JPS5917751A - デ−タ通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ通信方式に係り、特に共通の伝送路に多
数の端末装置を接続し、この端末相互間において時分割
でデータを送受信する方式に関するものである。

近年、事務の生産性向上を指向したオフィスオートメー
ション（以下ＯＡと略す）が脚光を浴びつつある。従来
のＯＡは、主として個別的、定型的業務をパッチ処理に
より実行するものが主流であったが、今後は、例えば電
子ファイル、電子メール、文書編集等、いわゆるデータ
プロセシングを伴うより高度な事務の自動化が要請され
てきている。

一方、光ファイバ、発光ダイオードなどを基にした光通
信技術の急速な発展と共に、高速且つ低価格のディジタ
ル伝送が、身近かなネットワークにも適用できる可能性
が高まっている。

このような技術的背景に基づき、ファクシミリ、電話器
、ワードプロセッサ、バーンナルコンピュータ、各種デ
ータ端末機等を共通の信号伝送路に接続し、端末相互間
で自由にデータ通信を行い得るようにした総合的なネッ
トワークシステムを実現しようという試みがなされつつ
ある。

本発明の目的は、データ情報以外の制御情報を高速に伝
送することができるデータ通信方式を提供することにあ
る。

このような目的を達成するために、本発明では、複数の
チャネルからなるフレームを生成して伝送する際に、各
チャネルにデータ清報と同時に制御情報全挿入して伝送
するようにしたことに特徴がある。

まず本発明方式の全体のシステム構成全第１図を参照し
て説明する。

同図において１はループ状の共通伝送路で、例えば光フ
ァイバが用いられる。２はこの伝送路に接続されたノー
ド装置で、その詳細については後述する。このノード装
置は１ループ当り、例えば３２〜６４個接続され、その
うちの少くとも１個は、同期信号領域と情報チャネル領
域とよりなるフレームを生成する機能を有する。３は端
末装置で、例えばファクシミリ、ワードプロセッサ、パ
ーソナルコンピュータ、ミニコンピユータ、電話器、各
種データ端末装置などがこれに相当する。

この端末装置は１個のノード装置当り、例えば８〜３２
個接続される。従って上記の例では１ループ伝送路当り
２５６個〜２０４８蘭の端末が接続されることになる。

もちろん、これらの装置の数は、−例を示したにすぎず
、本発明方式がこれに限定されないことは言うまでもな
い。

次に本発明の時分割多重通信方式におけるフレーム構成
について説明する。

本発明方式においては、上述のループ状の伝送路１にビ
ット列の情報か伝送されるが、一定ビツト数の連続した
ビット群をここではチャネルと称し、そのチャネル数が
一定数連続した群をフレームと称する。このフレームは
、伝送速度を一定とすれば一定繰返し周期で発生する。

本発明方式におけるフレームは、第２Ａ図に示すように
、同期領域Ｘと清報通信領域Ｙとより構成される。同期
領域Ｘとして例えば４チヤネルが割当てられ、残りのチ
ャネルは情報通信領域として用いられる。本実施例では
１チヤネルは１０ビツトから構成される。フレームの繰
返し周期はこの例では１２５μＳ　（８ＫＨｚ　）に選
ばれている。

従って、データの速度ｅ　１０　Ｍｂｌ）Ｓとすると１
フレームのチャネル数は１２５チヤネル、３２ＭｂｐＳ
では４００チヤネルになる。

同期領域の各チャネルには同期用の１０ビツトのビット
パターンが挿入される。このビットパターンは、情報通
信領域Ｙに出現する重度の少ないビットパターンである
ことが望ましい。

情報通信領域Ｙは、回線交換機能時と、パケット交換機
能時とで異なったフレーム構成となる。

第２Ｂ図は回線交換機能時のフレーム構成、第２Ｃ図、
第２Ｄ図はパケット交換機能時のフレーム構成、第２Ｅ
図は両者の混在する場合のフレーム構成である。以下そ
れぞれのフレーム構成について詳細に説明する。

回線交換時のフレーム構成 第２Ｂ図から明らかなように回線交換時のフレームは、
同期領域Ｘ、接続制御パケット領域Ａ及び回線交換領域
Ｂとから構成される。

フレームの先頭はフレームの先頭であることを識別する
ための固定した同期文字（１文字は１０ビツトのビット
パターン）を伝送する同期領域Ｘであり複数のチャネル
から構成される。次の領域は接続制御パケット領域Ａ及
び回線交換領域Ｂの二つがあるが、これらは連続した領
域であれば順序はどちらでもよい。又、フレーム全体の
中に上記３つの低域以外のものが含まれていてもよい。

接続制御パケット領域Ａは、データを送信すべき宛先の
ノード装置及び端末装置のアドレス、発信ｌ１１１のノ
ード装置、端末装置のアドレス及びデータ送受信のため
に使用する回線交換領域Ｂ内のチャネル番号等、いわゆ
る接続制御情報をパケットにして伝送するために用いら
れる。

この接続制御パケット領域Ａは第２Ｆ図に例示するよう
に１６チヤネルＡＯ〜Ａ１５から構成される。各チャネ
ルは１０ビツトから形成されており、最初のビットＡ０
０は接続制御パケット領域Ａの空塞表示用に用いられる
。すなわち、フレームの繰り返し周期を１２５μ５（８
ＫＨ２）とすると、接続制御情報として最大８に個／ｓ
ｅｃの異なる接続清報を伝送し得ることになるが、この
接続制御パケット領域Ａを使用している場合には、ＡＧ
Ｏビットを“１′使用していない場合には”０゛をセツ
トすることによって、この領域の空塞状態を表示してい
る。尚、この接続制御パケット領域Ａは、端末相互間で
データの転送すべきチャネルを設定する際と、設定の解
除を行なう場合等に用いられるだけであり、実際にデー
タの送受信が行われている期間は回、腺交換チャネルの
みが使用される。

接続制御パケット領域Ａのチャネルの２番目のピッ）　
Ａ（＋１は本実施例では予備的に設けられており、本発
明と直接関係ないので説明を略する。

各チャネルのＡＯ２〜ＡＯ９の８ビツトは、データ情報
を表わす。第２Ｇ図は接続制菌パケット領域Ａの各チャ
ネルＡＯ〜Ａ１５と、そのチャネルを介して伝送される
情報との関係例を示す。

チャネルＡＯは、データを発信するノード装置のアドレ
ス情報を伝送するために用いられ、Ａ”は、そのノード
装置に接続されている端末の１つを指定するために用い
られる。Ａ２はデータを送信すべき相手先のノード装置
のアドレスに、Ａ３はそのノード装置に接続されたデー
タ送信先の端末のアドレスを表わす情報を伝送するため
に用いられる。チャネルＡ４は、データの送信要求、終
了要求の区別を表わす接続制御コードの伝送に用いられ
る。チャネルＡ５は、データ通信を行うために使用する
回線交換領域Ｂ内の特定チャネル番号を表わす情報の伝
送用に用いられる。チャネルＡ６〜Ａ１３は各種のパラ
メータの伝送に用いられるが、この発明とは直接関係な
いので説明を省略する。回線交換領域Ｂ内のチャネルと
同時に複数個用いて通信を行なう場合には、このチャネ
ルＡ６〜Ａ１３を使用チャネル番号の表示用に用いるこ
ともできる。チャネルＡ１４はチェックコードの伝送の
ために用いられる。例えばチャネル八６〜Ａ１３のデー
タに対して一定の演算処理をした結果をチェックコード
として伝送し、受信側では同じデータに対して同じ演算
処理を実行し、送信されたデータの正誤をチェックする
。チャネルＡ１５はステータス情報の伝送に用いられる
。たとえば、データの宛先ノード装置は、データを受信
すると、このチャネルＡ１５に予め定められた情報を乗
せて発信元に送り返す。これにより、発信元ノード装置
はデータの送達の確認をすることができる。

一方、回線交換領域Ｂは、上記接続制御）（ケラト領域
Ａで指定されたチャネル゛を通して、複数の端末装置相
互間で目的とする情報交換を行うために用いられる。

この回線交換領域Ｂは任意の数のチャネル１３ｏ。

Ｂｌ、　Ｂ２・・・・・・Ｂｍから構成される。第２Ｈ
図に示すように各チャネルは１０ビツトで構成されてお
り、下位８ビツトＢ０２〜ＢＯＯがデータ伝送用に割当
てられている。先頭のビットＢｏｏは、そのチャネルが
空いているか、或いは既に使用されているかを表わす空
塞表示ビットとして用いられる。

２番目のビットＢＯＩはそのチャネルの８ビツトのデー
タが有効なデータであるか、無効なデータであるかを表
示するために用いられる。この情報の有効／無効ピッ）
　ＢＯＩによってデータ速度の調整が可能であり、以下
その理由を簡単に説明する。

前述のように本発明方式では１フレームの周期を例えば
１２５μ５（８ＫＨ２）に選定しているから、１チヤネ
ルで１秒間に伝送し得るデータ量は８ピツ）ｘ８に＝６
４にビットである。本発明ではこのチャネルを単位とし
、九とえ超低速のデータを扱う端末でも、端末から送信
要求があった場合には１端末１チヤネルを割当てること
にしている。従って端末のデータ速度が例えば５０　ｂ
ｐｓ程度の超低速の場合には１チヤネルを割当てられて
も、伝送すべきデータは、６４に１５０フレームに１回
位の割合でしか発生しない。つまり、１秒間に８に回フ
レームが繰り返し生成されても、そのフレームのチャネ
ルを利用するのは１０００フレームに１度程度で充分、
超低速データを伝送し得ることになる。従って１つのチ
ャネルに着目するとそのチャネルにデータがのっている
フレームと全くデータのないフレームとが繰り返し生成
されていることになる訳であり、本発明では割り当てら
れたチャネルにデータがのっている場合にはＢＯＩビッ
トヲ有効表示、例えば”１”をセットし、データがない
場合にはＪ３ｏｔビットを無効表示、例えば′０”をセ
ットすることとしている。従ってＢＯＩビットの°１゛
の周期がデータの速度を表わしていることになる。換言
すれば各ノード装置はＢＯＩビットヲ利用することによ
り速度の異なるデータを自由に調整して送受信すること
ができる。

一方、６４Ｋｂｐｓ以上の高速のデータを伝送する場合
には複数チャネルを割当てることにより容易に対処でき
る。例えばｉ　Ｍｂｐｓの高速データを扱う端末に対し
ては１６チヤネルを割当てればよい。

また、データ清報の転送制御用に各種の制御信号、例え
ば、送信要求信号等を用いており、これらの制御信号を
送るのに、接続制御パケット’ｋ［うことができるが、
この接続制御パケット’に２つだ場合、高速で制御情報
を送ることができない。

そこで、第２に図に示すように、各チャネルに空塞表示
ピッ）Ｂ、有効／無効表示ビット■およびデータ清報ビ
ット（６ビツト）Ｄ以外に、制御情報を伝送する制御情
報ピッ）Ｃｔ−設けている。

そうすることにより、制御情報を高速に伝送することが
できるので、高速応答が要求される場合に准効である。

なお、各チャネルには、第２に図のように、上述した他
に、データ清報のチェック用にパリティビットＰを設け
てもよい。

次に、回線交換方式によるデータ通信手順について第２
１図を参照して説明する。

端末からの送信要求により、ノード装置は相手の端末の
論理的なアドレス（たとえば電話番号）から相手先アド
レスを作成する。各ノード装置のアドレスは、予め固定
的に割当てる等、公知の方法により決められる。

次に回線交換領域ＢのチャネルＢＯ〜Ｂｍの中で空塞表
示ビット（Ｂｏｏ、Ｂｔｏ、Ｂｏｏ・・・・・・）が空
表示（例えば０°）のチャネルを探し、そのチャネルを
塞表示（例えば”１”）とする。その後第２Ｇ図に示す
ような接続制御パケットフォーマットに基づき、複数チ
ャネルからなる接続制御パケットヲ作成する。この場合
、チャネルＡ４に相当する領域には接続要求を表示する
コードが格納され、Ａ５に相当する領域にはハントされ
たチャネル番号を表わすデータが格納される。

接続制御パケットが作成できたら、空表示になっている
接続制御パケット領域Ａ’にみつけて該パケット（これ
を第１のパケットと称する）を伝送する。上記領域Ａの
空塞状態は前述のように接続制御パケット領域Ａの先頭
チャネルＡＯの空塞表示ビットＡＯＯを見ることにより
識別できる。

上記接続制御パケットは受信ノードで受信されパケット
清報内容の解釈を行い、まず接続要求された端末が使用
中でないかどうか確認し、使用中でない時には与えられ
た使用チャネル番号（チャネルＡ５のデータ）を上記ノ
ード装置の端末制御部に設定する。この使用チャネル番
号の設定により、以後このチャネルを通して送られてく
るデータが端末に受信されることになる。その後、受信
先のノード装置でチャネル設定の処理が完了したことを
意味する応答パケット情報が作成され、このパケット（
これを第２のパケットと称する）が送信側のノード装置
に送出される。

送信側ノード装置は第１のパケットの送達確認を行った
後、応答清報の第２のパケットの受信を待つ。第２のパ
ケットヲ受信した後、一定タイミングをとり送信側端末
にスタート指示を出す。

一方、着信側ノード装置は、応答清報を表わす第２パケ
ツトの送達を確認した後、直ちに端末に対しスタート指
示を出す。この時点で既に発信側、着信側ノード装置の
端末制御部に同一の使用チャネル番号が設定されており
、以降、終了要求があるまでフレーム周期間隔で両端末
間の清報交換が、回線交換領域Ｂの指定されたチャネル
を通して連続的に行われる。

あるフレームが生成されているタイミングにおいて、送
信すべきデータがまだ端末で発生していないときにはチ
ャネル内の有効性表示ビット（例えばＢｏｌ）をたとえ
ば“０”にすることにより、受信側ノード装置に対し、
そのフレームのデータが無効であることを伝える。この
ように有効性表示ビットの利用により自動的にデータの
自動調整を行うことができることは前述の通りである。

送信側端末からデータ伝送の終了要求が発生すると、前
述と同様にして第２Ｇ図に示すフォーマットに基づき終
了要求を表わすバケツ）１１１報を作成する。このパケ
ット情報は受信側のノード装置に伝送される。両ノード
装置はともに端末に対して停止指示信号を送るとともに
使用中のチャネルを解放する。つまり送信側は使用中の
チャネルの先頭ビットを“０′にし、空状態に戻し、受
信側は設定したチャネル全解除する。

以上述べた制御は、後述するノード装置内の処理装置か
らの指示に基づいて実行される。

パケット交換時のフレーム構成 パケット交換時のフレームは、第２Ｃ図、第２Ｄ図に示
すように、同期領域Ｘと、パケット交換領域りとから構
成されている。

同期領域Ｘはフレームの先頭を識別するためのもので、
回線交換時のフレームの場合と同様である。

パケット交換領域りは第２Ｄ図のように全情報通信領域
を１つのパケット交換領域にしてもよいし、第２Ｃ図に
示すように複数のパケット交換領域に分割して使用する
こともできる。

各パケット領域りは第２Ｊ図に示すように複数のチャネ
ルＤｏ、ＤＩ、・・・・・・毀からなり、各チャネルで
伝送すべき清報は同図のように予め割当てられている。

もちろん、第２５図は一例を示したにすぎず、パケット
フォーマット、アドレスの割付は方法は他の方法でも可
能である。

本実施例では先頭の２チャンネルＤＯ，ＤＩ’ｉ通して
パケットを送信する側、即ち発信アドレス情報が伝送さ
れ、次の２チャンネルＤ２．Ｄ３を通してパケツｉ受信
する側、即ち宛先アドレス情報が伝送される。そしてチ
ャネルＤＯ，Ｄ２　Ｋはノード装置のアドレスが、チャ
ネルＤｉ、Ｄ３には端末装置のアドレスが割当てられて
いる。

チャネルＤ４以降の連続したチャネルＤ４〜Ｄｔ−２は
データ伝送用に割当てられている。最終チャネルの一つ
前のチャネルｐｚ−ｔは、チャネルＤＯ〜ｐｔ−ｚの情
報のチェッコード用に割当てられ、最終バイトＤｔはス
テータス用に割当てられている。

尚、各チャネルは第２Ｆ図の場合と同様に１゜ビットか
ら構成され先頭チャネルＤＯの最上位の１ビツトだけが
パケット交換領域の空塞表示用に用いられ、各チャネル
の下位８ヒツトが情報の内容を表わす。

次にパケット交換方式によるデータ通信の動作について
説明する。

送信端末からの送信要求に従い、送信元ノード装置は空
きパケット？ｉＪｔ域が受信されるのを待ち、その電域
を塞表示として、パケット情報を伝送路に送出する。

各ノード装置はパケット情報内の宛先アドレスＤ２ｔ−
チェックし、自己のノードアドレスと一致しない時には
、そのまま池のノード装置に転送する。チャネルＤＯの
宛先アドレスが自己のノードアドレスと一致すると、そ
のノード装置は受１言動作を開始する。

受信ノード装置は、これに接続された受信端末にバケツ
）［報を伝送するとともに、パケット情報の最終チャネ
ルｆ）ｔに、受信したことを表わすステータス情報をの
せ、他の情報とともに次のノード装置に順次伝送する。

パケット情報がループ状伝送路を一頻し、送信ノード装
置にもどってくると、この送信ノード装置はチャネルＤ
Ｏの発信アドレスが自己のノードアドレスと一致するの
で、間口したパケット情報をとり込む。同時に、そのパ
ケット領域の空塞表示ピッ）ｄｏＯ’空き表示とし、伝
送を終了する。

送信ノード装置は、圓回後のとり込んだパケット情報の
ステータスをチェックすることにより、伝送の正常性を
調べることができる。

以上、本発明方式による回線交換時及びパケット交換時
のフレーム構成と、それぞれのデータ通信方式について
述べたが、本発明においては、両交換方式を適宜切換え
てデータ通信することもできるし、又１つのフレーム内
に回線交換領域とパケット交換領域の両方を同時に作成
し、両交換方式を混在させた形でデータ通信を行うこと
もできる。

第２Ｅ図は、回線交換機能とパケット交換機能とを同時
に実現する場合のフレーム構成を示す。

このフレームの同期領域Ｘ１接続制御領域Ａ１回線交換
領域Ｂ及びパケット交換領域りの各ビットフォーマット
は第２Ｂ図〜第２Ｄ図と同様であるのでその説明は省略
する。尚、第２Ｅ図において各領域Ａ、Ｂ、Ｄの順序は
任意でよく、又パケット交換領域りは複数に分割されて
もよい。

第３Ａ図は本発明によるデータ通信方式を実現するため
の通常のノード装置の全体構成の一例を示す。１００は
フレーム同期部、２００はチャネル制御部、３００は処
理装置、４００は転送制御部、５００は端末制御部、６
００はリンク制御部、７００はパケット制御部、８００
はパケットインタフェース部、１０００は端末装置、１
１００はパケット化装置、１２００は光ループ伝送路、
１３００は端末バスである。

このような構成において、フレーム同期部１００では、
ループ伝送路１２００から送られてくる受信信号からフ
レームの先頭の同期領域を識別し、フレームの先頭およ
びフレーム内容チャネルの先頭を示すクロックタイミン
グ信号を作成し他の部分へ送出する。

チャネル制御部２００では、フレーム内のチャネル番号
を識別したり、フレームの回線交換領域の指示を行なっ
たり、ノードの動作制御、状態表示などを行なったりす
る。

処理装置３００は、マイクロコンピュータ、メモリなど
を用いた蓄積プログラム制御を行なう部分で接続制御処
理、初期設定処理などのプログラム制御を行なう。

転送制御部４００は、ループ伝送路１２００からの入力
信号を受信し、所定の端末装置１０００等との送受信信
号の入れ替え処理を行なった後、ループ伝送路１２００
への送信信号を作成する。

端末制御部５００は、対応する端末装置１０００との送
受信を制御したり、転送制御部４００との間の送受信デ
ータの転送制御を行なう。そのために、転送すべきフレ
ーム内のチャネＡ・番号の記憶を行なう。

リンク制御部６００では、回線交換の接続制御、パケッ
トの送受信処理を行なう。パケット制御部７００はパケ
ット送受信に必要な基本機能を有し、アドレスの一致検
出、空チャネルの探索、送受信タイミングの作成等を行
なう。

パケットインタフェース部８００では、パケット交換領
域を有する時のパケット化装置１１００との制御信号、
送受信データの制御、パケット領域の記憶等を行なう。

端末バス１３００は、これら装置１００〜８００の間を
接続し、相互の送受信の制御１を行なう役目をする。

このような構成において、ループ伝送路１２００から受
信信号が入ってくると、転送制御部４００では受信復調
し、フレーム同期部１００において、その受信信号から
フレームの先頭の同期信号を識別シ、フレームおよびフ
レーム内チャネルの受信に必要なりロックタイミングを
作成して他の部分へ送出する。

チャネル制御部２００では、フレーム同期部１００から
のタイミングにより、チャネル番号信号を作成し、端末
バス１３００に送出するとともに、このチャネル番号信
号から回線交換領域内であるかどうかを判定して同じく
端末バス１３００に送出する。また、リンク制御部６０
０では、チャネル制御部２００からのチャネル番号信号
から受信チャネルが接続制御パケット領域の先頭および
終了であるかどうかを判定してパケット制御部７００に
送る。

いま、ある端末装置１０００から送信要求があると処理
装置３００が検出し、端末制御部５００ヘハント要求を
出す。端末制御部５００−Ｃは、転送ＴＪｊｌ　刺部４
００から取り込まれた各チャネルの空塞表示ビットと、
チャネル制御部２００からの回線交換領域内であること
を示す信号とにより、回線交換領域内の空表示のチャネ
ルを探し、それが見つかると、その時のチャネル番号信
号全端末制御部５００に取り込み記憶するとともに、転
送制御部４００に信号を送って、対応するチャネルの空
塞表示ビットを塞表示にしてループ伝送路１２００に送
出する。

処理装置３００では、宛先アドレスを、端末装置１００
０からの情報受信あるいは予じめ決められた固定的なア
ドレスにより作成し、その宛先アドレス、自己のアドレ
ス、端末制御部５００から取り込んだ空チヤネル番号を
読み出し作成し、接続要求コードなどを接続料例バケッ
トフォーマットに基づき編集して接続制衝１パケットを
作成し、す／り制（財）部６００に送っておく。それと
ともに、処理装置３００からリンク制御部６００に送信
要求を出すと、パケット制御部７００では接続制御パケ
ット領域の先頭チャネルの空塞表示ビットに見て、空表
示であれば、転送制御部４００に信号を送って先頭チャ
ネルの空塞表示ビットを塞表示にしてループ伝送路１２
００に送出する。それとともに、リンク制御部６００に
信号を送って、既に設定されている接続制御パケツ１転
送制例部４００に送り、パケット送信情報としてループ
伝送路１２００に乗せる。

このようにしてループ伝送路１２００に送出された接続
制御パケットは、各ノード装置で受信される。その動作
は、転送制御部４００から該領域のデータがパケット制
御部７００に送られ、そこで、宛先アドレスと自己のア
ドレスとの一致をチェックし、一致が検出されると、リ
ンク制御部６００を起動し、受信された接続制御パケッ
トデータをリンク制御部６００が取り込み、更に処理装
置３００がそれを読みとる。

処理装置３００では、読み収った接続制御パケットの内
容の解釈を行ない、接続要求された端末装置１０００が
使用中でないか否かを確認し、使用中でなければ、送信
側ノード装置を宛先アドレスとした応答情報を含む接続
制御パケットを作成し、送信要求とともにリンク制御部
６００に送る。

以下、前述した送信側ノード装置と同様に、空の接続制
御パケット領域を見つけて、その空塞表示ビラトラ塞表
示にするとともに、作成した接続制御パケットをその領
域内に押入してパケット伝送路１２００に送出する。ま
た、処理装置３００では送られて来た空チヤネル番号を
接続要求された端末装置１０００の端末装置部５００に
設定する。

一方、送信側ノード装置では、自己が送信したパケット
がループ伝送路１２００ｔ−一巡して戻って来た時、転
送制御部４００で取り込まれたデータ中の発信アドレス
が自己のアドレスに一致することをパケット制御部７０
０において判定し、転送制御部４００に信号を送って接
続制御パケット領域の先頭チャネルの空塞表示ビラトラ
空表示にする。

一方、送信側ノード装置で、受信側ノード装置から送ら
れて来た応答を示す接続制御パケットを受信すると、パ
ケット制御部７００において、宛先アドレスが自己アド
レスと一致することを検出し、前述したと同様に、接続
制御パケットヲリンク制御部６００を介して処理装置３
００に取り込むＯ 処理装置３００では、応答情報を確認して、端末装置１
０００にスタート指令を発生する。また、受信側ノード
装置で自己が送信した情報がループ伝送路１２０（１−
巡して来たことを知ると、前述したと同様に、接続制御
パケット領域の先頭チャネルの空塞表示ビットを空表示
にして、端末装置１０００にスタート指令を出す。

送信側ノード装置では、処理装置３００からのスタート
指令に基づき、端末装置１０００から送信データを端末
制御部５００に送出する。

端末制御部５００では、設定されたチャネル番号が、チ
ャネル制御部２００からのチャネル番号信号と一致する
かどうか検出し、一致が検出されると、端末装置１００
０からの送信データを転送制御部４００に送り、それに
より対応するチャネルに送信データを挿入してループ伝
送路１２００に送出する。

一方、受信仰）−ド装置では、送信されて来たデータを
転送制御部４００で受信し、端末制御部５００に送る。

端末制御部５００では、設定されたチャネル番号がチャ
ネル制御部２００からのチャネル番号信号と一致するか
どうかを判定し、一致が検出されると、受信データをと
り込み端末装置１０００に送る。なお、同じチャネルを
使って同時に受信側ノード装置から送信側ノード装置に
対しても、データの送信を同様に行なうことができる。

なお、受信側ノード装置から送信側ノード装置に対して
、異なったチャネルを使って送信を行なうようにするこ
ともできる。

次に、送信側ノード装置において、端末制御１０００か
ら送信終了要求が処理装置３００に出ると、処理装置３
００では、切断を指示する接続制御パケットを作成し、
前述したと同様に、受信側ノード装置に送り、その端末
装置１０００に停止指示を行なう。

それとともに、送信側ノード装置において、処理装置３
００から端末制御部５００にチャネル要求を出し、占有
しているチャネルの番号にチャネル番号信号が一致した
時、転送制御部４００に信号を送り、そのチャネルの空
塞表示ビットを空にして、チャネル解放を行なう。

なお、端末制御部５００では、設定されたチャネル番号
がチャネル番号信号と一致した時、端末装置１０００か
ら未だデータが入って来ていない場合には有効性表示ビ
ットを無効表示にしたデータを送信し、相手方にデータ
が無効であることを伝え、端末装置１０００側のどのよ
うな処理速度にも対処できるようになっている。

また、転送制御部４００においては、リンク制御部６０
０から送られた接続制御パケットの第１〜１４番目のチ
ャネルのデータに所定の演算を施してチェックコードを
作成し、そのコードをパケットの１５番目のチャネル内
に挿入して転送する機能と、受信された接続制御パケッ
トの第１〜１５番目のチャネルのデータに所定の演算を
施して、受信データの誤りをチェックし、その結果を第
１６番目のチャネルにステータス情報として挿入して転
送する機能とを有している。

一方、パケット交換を行なう場合は、送信Ｉｌｌノード
装置のパケットインタフェース部８００において、パケ
ット交換領域の先頭チャネルを検出してパケット制御部
７００に送る。パケット制御部７００では、転送制御部
４００からの空塞表示ビットを見て、空チヤネル表示で
あれば、転送制御部４００に信号を送り、その先頭チャ
ネルの空塞表示ビラトラ塞表示にする。それとともに、
パケット化装［１１１００で作成し、パケットインタフ
ェース部８００に設定しであるパケット清報を転送制御
部４００からループ伝送路１２００に送出する。受信側
ノード装置では、パケットの先頭チャネルｆ　パケット
インタフェース部１１００でチャネル番号信号により検
出し、パケット制御部７００を起動する。パケット制御
部７００では、転送制御部４００から送られて来たパケ
ットデータの宛先アドレスが自己のアドレスであること
を検出し、その結果をパケットインターフェース部１１
００に知らせる。インタフェース部１１００では送られ
たパケットデータを受は取り、処理装置３００に送る。

パケットインタフェース部８００でパケット交換領域の
終了チャネルを検出すると、終了動作を行なう。

各ノード装置で、自己の発信したパケットデータがルー
プ伝送路１２００ｔ−一巡して再び戻ってくると、パケ
ット制御部７００では、同様に転送制御部からパケット
データを受取り、発信アドレスが自己のアドレスと一致
することをチェックし、一致した場合は転送制御部４０
０に信号を送って、対応するパケットの先頭の空塞表示
ビットを空表示にし、パケット領域を解放する。

第３Ｂ図は本発明によるデータ通信方式を実現するため
ノード装置であって、フレーム生成機能を有するノード
装置の全体構成の一例を示すもので、第３Ａ図と異なる
点は、転送制御部４００が送受信部４００Ａと転送部４
００Ｂとに分割されていることと、これらの間にフレー
ム生成制御部９００が設けられていることである。

このノード装置は前述した通常のノード装置の役目をす
るとともに、ループ伝送路１２００を巡回する一定同期
のフレームを生成する役目をするものである。

フレーム生成制御部９００ではループを一巡したフレー
ム清報を転送制御部４００の送受信部４００Ａ経由フレ
ーム生成制御部９００内のメモリに−フレーム分記憶し
、一方、送信用のクロックを発生させ、該クロックに基
づき、同期領域のパターンを先頭に作成し、その後順次
上記メモリを読み出し、フレームを形成させる。該情報
を転送１制御部の転送部４００Ｂに送る。以降他と同様
な動作を行ない、次ノードへの情報は転送制御部の送受
信部４００Ａを経由して送出する。

また、フレーム生成制御部９００では異常監視を行なう
機能を有している。すなわち、回線交換領域）よびパケ
ット交換領域のそれぞれにおいて、各チャネルの空塞表
示ビットが全て塞表示を示している事が一定回数以上連
続して続いていることを検出すると、各チャネルの空塞
表示ピッ）ｋ強制的に空表示にする役目をしている。

その他の動作は第３Ａ図の場合と同じであるのでその説
明は省略する。

以下、第３Ａ、Ｂ図の各部の具体的構成例につき詳細に
説明する。　　。

（１）フレーム同期部１００ 第４図はフレーム同期部１ｏｏの具体的構成の一実施ｆ
ｊｊ　（、示すものである。

図において、信号ＴＩＭ、５ＲＯＵＴ　は第１図で詳述
するように受信器及びシフトレジスタにより作成される
１言号である。ループ伝送路１２００から転送制御部４
００に送られて来た直列の受信情報を受１＾器により復
調するとともに、受信情報のビット間隔のタイミングを
抽出することによりデユーティ５０％のタイミング信号
ＴＩＭが作成される。このタイミング信号ＴＩＭにより
直列の受信情報をシフトレジスタに順次格納する。その
シフトレジスタの並列出力が信号５ＲＯＵＴである。

フレーム同期部１００では、同期パターン発生器１０１
に設定されている、フレーム同期領域内の同期パターン
と、転送制御部４００シフトレジスタに格納された情報
５Ｒ−ＯＵＴとを一致回路１０２において、１ビツト受
信する毎に比較し、一致が検出されると一致フリップフ
ロップ１０３をアンドゲート１０４會通してセットする
。

このフリップ７０ツブ１０３０セツトにより、アンドゲ
ート１０５ｉ通して同期カウンタ１０６を作動させ、以
後の受信ビット数の計数全開始する。

同期カウンタ１０６の値が、１チャネル当りのビット数
（本実施例では１０）に相当したことをデコーダ１０７
で検出すると、アントゲ−）１０８により転送制御部４
００のシフトレジスタの内容５ＲＯＵＴか再び同期パタ
ーンに一致するがどうかのチェックを行ない、もし不一
致であれば、アンドゲート１０８の出力によりオアゲー
ト１０９を通して一致フリップフロップ１０３および同
期カウンタ１０６をリセットしてしまい、再び、１ビツ
トずつ受信される度にシフトレジスタの内容と同期パタ
ーンの一致を探索する。

シフトレジスタの内容と同期パターンが引続き一致した
場合には一致フリップフロップ１０３はセットされたま
まで、その時には、同期カウンタ１０６から同期文字カ
ウンタ１１０に信号を出し、同期文字カウンタ１１０を
＋１する。このように、同期パターンに一致したチャネ
ルが連続して受信されると、同期文字カウンタ１１０に
その文字数が計数される。上述したように同期領域のチ
ャネル数が４であるとすれば、カウンタ１１０の値が３
になり、かつ同期カウンタ１０６の内容が次の第４チヤ
ネルの同期文字で検出した後の値例えば３になった時、
すなわち、４チヤネル連続して一致が得られたことをデ
コーダ１１１，１０７により検出し、かつタイミング信
号ＴＩＭのタイミングの時にアンドゲート１１２に出力
を生じさせ、同期合せフリップフ。ツブ１１３をセット
し、同期合せが成立した事を示し、そのセット出力で、
オアゲート１０９を通して一致フリップフロッグ１０３
、同期カウンタ１ｏ６、同期文字カウンタ１１０’ｆ全
てリセットするとともに、アンドゲート１０４の出力を
禁止する。それにより、一致検出動作を停止させ、以降
の情報チャネルの内容を誤って同期チャネルを見なすこ
とを防止する。

一方、クロックカウンタ１１４は、受信タイミング信号
ＴＩＭにより駆動されており、シフトレジスタ出力５Ｒ
ＯＵＴが−チャネル分の情報を示すタイミングを指示す
るクロックを作成するためのものである。そのために、
アンドケート１１２で同期ＯＫが検出された時、クロッ
クカウンタ１１４の内容を強制的に同期カウンタ１０６
の値即ち３に設定し、同期カウンタ１０６の１直と、ク
ロックカウンタ１１４の値を同じにすることにより位相
合せを行なう。一方、クロックカウンタ１１４の出力を
デコーダ１１５に入力し、クロックカウンタ１１４の値
が０．１の時にデコーダ１１５からタロツク信号ＣＬＫ
Ｉを出力し、また、クロックカウンタ１１５の値が５．
６の時に、クロック信号ＣＬＫｎ’ｒ出力する。また、
特殊な用　・途のためにクロックカウンタ１１５の値が
４の時クロック信号ＣＬＫＩ’に出力する。このＣＬＫ
Ｉにより後述するようにシフトレジスタの出力は、受信
レジスタに転送される。各チャネル毎の清報単位で以降
の処理が可能となる。一方、本ＣＬＫＩ〜■は同期が合
っていない時でも、クロックカウンタ１１４は常に動作
しているので常時出力され、ノード装置の他の部分の処
理を中断させることはない。

同期合せフリップフロップ１１３がセットされると、フ
レーム同期部１００からチャネル制御１部２００にチャ
ネルアクト信号ＣＨＡＣＴｆ、送り、チャネル制御部２
００内のチャネルカウンタを起動し、クロック信号ＣＬ
Ｋｎのタイミングで計数を開始し、クロック信号ＣＬ　
Ｋ　ＩＩの数すなわちフレーム内のチャネル数（同期領
域内のチャネル数は除く。）を計数する。チャネルカウ
ンタの内容が、フレーム内の情報通信領域（第２Ａ図Ｙ
）のチャネル数に相当する数に達すると、デコーダから
エンドチャネル信号Ｅ　Ｎ　Ｄ　　ＣＨｆｆｉフレーム
同期部１００に送り返し、アンドゲート１１６’に通し
て同期合せフリップフロップ１１３をリセットする。そ
れにより、前述したような同期検出動作が開始され転送
制御部４００のシフトレジスタに１ビツト受信される度
に同期文字パターンかどうかのチェックを再び行なう。

それにより、次のフレームの同期値域が、前フレームの
終了に続いて正常に受信されるかのチェックがなされる
。

ループ伝送路１２００の伝送清報のビット抜け、雑音に
よるビット湧出し等により、次のフレームの同期領域に
同期パターンが検出されない場合があり得る。この場合
には、フレーム内のチャネル情報が正しく認識されない
ので、すぐに同期を取り直す一方、その間の処理を中止
させる等の何らかの処置が必要であり、そのために、こ
の同期ずれを直ちに検出しなければならない。

この同期ずれの検出は、前のフレームの終了を示すエン
ドチャネル信号ＥＮＤ　　ＣＨにより同期合せフリップ
７０ツブ１１３がリセットされた後、クロックカウンタ
１１４のイ直が０になったタイミング、すなわち、次の
フレームの同期領域の先頭の同期チャネルの情報が全て
転送１ｔｊｊ！　ｍ部４００のシフトレジスタに入力き
れたタイミングで、同期パターンとの一致が検出されず
、即チ一致フリップフロップ１０３がリセットされてい
れば、アンドゲート１１７から出力が生じ、同期ずれフ
リップフロップ１１８をセットする。同期ずれフリップ
フロップ１１８０セツト出力である同期ずれ信号ＳＴ　
　ＯＵＴをチャネル制御部２００に送出する。このフリ
ップフロップ１１８は同期合せができたとき、フリップ
フロップ１１３の出力でリセットされる。

（２）チャネル制御部２００ 第５Ａ図はチャネル制御部２００の具体的構成の一例を
示すものである。

前述したように、フレーム同期部１０ｏで、同期合せが
成立してチャネルアクト信号ＣＨＡＣＴが出力されると
、チャネル制御部２００では、同じくフレーム同期部１
００からのクロック信号ＣＬＫｎのタイミングでアンド
ゲート２ｏ１を開き、チャネルカウンタ２０２の計数を
開始する。

チャネルカウンタ２０２の内容が、フレーム内の情報通
信領域のチャネル数に相当する値になるとデコーダ２０
３からエンドチャネル信号ＥＮＤＣＨを出力する。フレ
ーム同期部１ｏｏからのチャネルアクト信号ＣＨＡＣＴ
がオフになると、インバートゲート２０４を通してチャ
ネルカウンタ２０２をリセットする。

チャネルカウンタ２０２の出力は、後述するように、ノ
ードアクト、フリップフロップ２０５がセットされてい
る時に、アンドケート２０６を通してチャネル番号信号
ＣＨＮ　Ｏとして端末ハス１３００に送出される。

一方、インタフェース回路２０７は、処理装置３００か
ら選択されたレジスタにデータを書込んだり、データを
読み出したりするだめの回路で、その具体的構成は例え
ば、第５Ｂ図に示すようである。

第５Ｂ図に示すインタフェース回路２０７には、処理装
置３００から端末バス１３００’ｉ通して、同期信号５
ＹＮＣ，端末番号ＴＭＮＯ、レジスタ番号比ＥＧＮＯ，
読出し、書込み制御信号Ｒ／ＷデータＤが入力されてお
り、−数回路２０８において、同期信号５ＹＮＣが入っ
ている時に、端末番号ＴＭＮＯｔ端末番号発生器２０９
からの自己に割りあてられた端末番号と比較し、両者が
一致する時にリード・ライト制御信号Ｒ／Ｗに応じて。

アンドケート２１０または２１１から出力を生せしめ、
ライトデコーダ２１２またはリードデコーダ２１３を選
択させて、処理装置３００がらのレジスタ番号ＲＥＧＮ
Ｏに対応するレジスタにライトセレクト信号ＷＳまたは
リードセレクト信号Ｒ８を出力する。同時に、送信ゲー
ト２１４または受信ゲート２１５も選択し、処理装置か
らのデータＤ−ｔライトセレクト信号ＷＳで選択された
レジスタに書込むか、または、選択されたレジスタの内
容を出して処理装置に送るかする。なお、レジスタ番号
１１．ＥＧＮＯで指定されるのはレジスタに限らず、フ
リップフロップ等の記憶機能を持ったものでもよい。

第５Ａ図において、回線先頭チャネルレジスタ２１６、
回線終了チャネルレジスタ２１７、同期はずれ状態フリ
ップフロップ２１８およびノードアクトフリップフロッ
プ２０５は処理装置からのレジスタ番号几ＥＧＮＯで選
定されるものである。

回線先頭チャネルレジスタ２１６および回線終了チャネ
ルレジスタ２１７には、処理装置からインタフェース回
路２０７全通して送られるライトセレクト番号ＷＳまた
はＷＳにより予じめフレームの回線交換領域の最初のチ
ャネル番号および最終のチャネル番号が予じめ格納袋れ
る。また、フリップ７０ツブ２０５は、ノード装＠を動
作させる時に、ライトセレクト信号ＷＳのタイミングで
、データＤでセットされるようになっている。そして、
チャネルカウンタ２０２の内容が、回線先頭チャネルレ
ジスタ２１６と一致することを一致回路２１９で検出す
ると、回線交換領域フリップフロップ２２０をセットす
る。また、チャネルカウンタ２０２の内容が、回線終了
チャネルレジスタ２１７と一致することが一致回路２２
１で検出されると検出信号を遅延回路２２２で一定時間
遅延した後、フリップフロップ２２０をリセットする。

フリップフロップ２２０がセットされている時、ノード
アクト、フリップ７０ツブ２０５がセット状態にあれば
、アンドゲート２２３を開いて、回線ゲート信号ＬＩＮ
Ｇ全発生させ、端末バス１３００に送出する。

処理装置３００において、同期はずれ状態フリップフロ
ップ２１８の状態を知るために、インタフェース回路２
０７全通してリードセレクト信号Ｒ８を送り、バッファ
ゲート２２４を開いて、フリップフロップ２１８の内容
を取込むとともに、遅延回路２２５で一定時間遅延した
信号によりフリップフロップ２１８をリセットする。

また、インタフェース回路２０７からのリードセレクト
信号Ｒ８により、レジスタ２１６または２１７の内容が
バッファゲート２２６または２２７を通して読出される
ようになっている。

（３）処理装置３００ 第６図は処理装置３００の具体的構成の一例を示すもの
である。

処理装置３００は、処理部３００Ａと変換部３００Ｂと
に分けられ、処理部３００Ａは少なくともプロセッサ３
０１メモリ３０２およびパス３０３よりなっている。

そして、プロセッサ３０１およびメモリ３０２を接続し
たバス３０３にはアドレスストローフ信号ＡＳＹＮＣ，
アドレス信号ＡＤＨ，Ｓ、　　リード・ライト制御信号
Ｒ，／ＷおよびデータＤを有しており、それらの信号は
変換部３００Ｂに入力される。変換部３００Ｂでは、処
理部３００Ａからのアドレス信号ＡＤＲ８の上位ビット
全一致回路３０４に送り、アドレスストローブ信号ＡＳ
ＹＮＣのタイミングでアドレスの上位ビットがアドレス
発生器３０５に設定されている。インタフェース回路へ
のアクセスを示すアドレスパターンが否かのチェック全
行ない、一致すれば、同期信号５ＹＮＣを作成する。ま
た、アドレスＡＤＢＳの下位ビットは端末番号ＴＭＮＯ
およびレジスタ番号ＲＥＧＮＯとしてそのまま送出され
る。

また、リード・ライト制御信号Ｒ／Ｗは、同期信号５Ｙ
ＮＣのタイミングで、アントゲ−）３．０６を通して送
出するとともに、アントゲ−）３０６および３０７によ
り、バッファゲート３０８または３０９ｆ：開いてデー
タＤの送信または受信を行なう。

このようにして作成された各種の信号は、上述したチャ
ネル制御部２００のインタフェース回路ばかりでなく、
端末制御部５００．ＩＪンク制御部６００およびパケッ
トインタフェース部８００の（４）転送制御部４００ 第７図は転送制御部４００の具体的構成の一例を示すも
ので、送受信部４００Ａと転送部４００Ｂとからなって
いる・ 送受信部４００Ａにおいて、ループ伝送路１２００から
の情報を受信器４０１で受け、その清報を復調する一方
、その情報から受信情報のビットタイミング信号ＴＩＭ
ｋ抽出し、このタイミング信号ＴＩＭのタイミングで情
報全シフトレジスタ４０２に順次格納する。

次に、前述したフレーム同期部１ｏｏからのクロック信
号ＣＬＫＩの立上りで、シフトレジスタ４０２０１０ビ
ツトの出力を受信レジスタ４０３に並列にセットする。

一方、転送部４００Ｂでは、受信レジスタ４０３の出力
の内の有効表示ビットおよび空塞表示ビットの２ビツト
をそのまま受信レジスタ４０４に送るとともに、空塞表
示ビットをノットゲート４ｏ５全通して空塞表示信号Ｉ
ＤＬＥとして端末バス１３００に送出する。受信レジス
タ４０３の出力の残りの８ビツトのデータ清報を、アド
レス照合のための信号ＡＤＤＲとしてパケット制御部７
００に送るとともに、ステータスセレクタ４０６の一方
の入力に送る。また、ステータスセレクタ４０６の他方
の入力には、パケット制御部７００からのステータス信
号５ＴＡＴＢ　および後述するエラーの有無を示すステ
ータス信号が入力されている。

このステータスセレクタ４０６では、パケット制御部７
００からのステータスセレクト５ＴＡＴＳＥＬに応じて
送出データを選択する。すなわち、該信号がない時には
受信レジスタ４０３の出力を選択し、該信号がある時に
は他方の入力であるステータス信号５ＴＡＢ等を選択す
る。一方スデータスセレク）　５ＴＡＴＳＥＬ信号は例
えば接続制御パケット領域を受信中に、その１６チヤネ
ル目にステータスを返送する必要がある時等に送られ、
ステータス信号８ＴＡＴＢおよび零検出器４１７の出力
を選択する。ステータスセレクタ４０６の選択出力は受
信レジスタ４０４に送られる。受信レジスタ４０４では
１７レ一ム同期部１００からのクロックＣＬＫｎで入力
データをセットする。受信レジスタ４０４の出力の内の
空塞表示ビットをビジー制御回路４０７に入力し、他の
残りの９ビツトを受信データＲＤとして端末バス１３ｏ
Ｏに送出するとともに、モードセレクタ４０８の一方に
入力する。また、受信レジスタ４０４のデータ情報８ビ
ツトの出力をＦＩＦＯメモリ４０９を構成するレジスタ
１に入力する。ＦＩＦＯメモリ４０９では受１言レジス
タ４０４の出力全レジスタ４０９−１，４０９−２にＣ
ＬＫＩのタイミングで、又４０９−３にはＣＬＫＩＩの
タイミングで順次格納する。

したがって、ＦＩＦＯメモリ４０９から出力される受信
データば２チャネル分遅延されたもので、パケット受信
データＰＡＮＤとしてリンク制御部６００に送られる。

ここでＦＩＦＯメモリ４０９を使用したのは、接続制御
パケット内の宛先アドレスは３チヤネル目であり、その
宛先アドレスが自己アドレスであることを判断して受信
データを取り込む必要があるからである。

モードセレクタ４０８の他方の入力には、端末バス１３
００からの送信データＳＤが入力されており、このセレ
クタ４０８では、パケット制御部７００からのモードセ
レクト信号ＭＯＤＳＥＬがオンになると、送信データ５
Ｄ−ｅ選択し、モードセレクト信号ＭＯＤＳＥＬがオフ
になると、受信レジスタ４０４からの出力を選択する。

ビジー制御回路４０７は、パケット制御部７００からの
ビジーオン信号ＢＵＳＹＯＮがオンである時に受信清報
の内の空塞表示ビラトラ塞表示に強制的に設定し、ビジ
ーオフ信号ＢＵＳＹＯＦＦがオンである時に、空塞表示
ビット１空表示に強制的に設定している。それ以外の時
は、ビジー制御回路４０７は、受信レジスタ４０４から
の信号をそのまま出力する機能を持っている。

次に、ビジー制御回路４０７およびモードセレクタ４０
８の出力をクロックＣＬＫＩのタイミングで送信レジス
タ４１２にセットする。送信レジスタ４１２の出力の内
、空表示ビット、有効表示ビットの２ビツトはそのまま
送受信部４００Ａの送信レジスタ４１３に入力される。

一方、残りの８ビツトのデータ情報は、チェックセレク
タ４１４および演算器４１５に入力される。

チェックレジスタ４１６は、パケット制御部７００から
のリセット信号ＢＣＣＲ８ＴによりＯに初期設定された
後、パケット制御部７００からのチェック動作開始信号
ＢＣＣＡＣＴにより、演算器４１５を動作させて、チェ
ックレジスタ４１６の出力と送信レジスタ４１２の出力
との演算を行ない、その結果をクロックＣＬＫＩＩのタ
イミングでチェックレジスタ４１６にセットする。本演
算は特定の定数での割算であり、伝送清報チェックとし
て一般に用いられる方式である。これらの動作は、例え
ば接続制御パケット領域の１〜１４チヤネルのデータ情
報を送信する間繰り返される。

１５チヤネル目に、パケット制御部７００からチェック
セレクト信号ＢＣＣ８ＥＬがセレクタ４１４に送られ、
セレクタ４１４では、そのタイミングで、演算器４１５
の出力ｆＪＪ択して送信レジスタ４１３に送出する。

零検出器４１７は、演算器４１５の全ビットが所定値、
例えば、０であることを検出する機能を有しており、そ
の出力全ステータス信号５ＴＡＴＢとともに、ステータ
スセレクタ４０６に入力している。要するに、零検出器
４１７は、接続制御パケット領域内の１〜１５チヤネル
のデータ情報の各ビットの演算結果がすべて例えば零に
なるかどうかでデータ情報にエラーがあるかどうかを検
出するもので５その結果をパケット領域内の１６チヤネ
ル目のステータスチャネルに乗せるようになっている。

送受信部４００Ａの送信レジスタ４１３では、フレーム
同期部１００からのクロックＣＬＫＩＩＩのタイミング
で送信レジスタ４１２およびチェックセレクタ４１４の
出力をセットし、次にその内容をタイミング信号ＴＩＭ
で１ビツトずつシフトして送信器４１８を介してループ
伝送路１２００に送信する。

また、前述したように、フレーム同期部１００では、フ
レーム同期が成立していなくてもクロックタイミングを
生成しているので、受信した情報は常時転送が可能にな
っている。

（５）端末制御部５００ 第８Ａ図および第８Ｂ図は端末制御部５００の具体的構
成の一例を示すもので、第８Ａ図はその基本部、第８Ｂ
図は空チヤネル選択部を示している。

第８Ａ図は基本部において、インタフェース回路５０１
は第５Ｂ図と同様な回路で構成され、処理装置３００と
の間のデータの送、受を行なう。

送信チャネルレジスタ５０２は送信すべき回線交換領域
内のチャネル番号を格納するものであり、受信チャネル
レジスタ５０３は、受信すべき回線交換領域内のチャネ
ル番号を格納するものである。

また、モードレジスタ５０４の内容は４ビツトの情報か
らなり、その内の２ピツ）５０４−１゜５０４−２は、
送信時のバス接続方法を示している。５０４−１は端末
バス１３０ｏ内の送信バスを介してループ伝送路１２０
０にデータを送信する場合を指示し、５０４−２は同じ
ノード装置内の他の端末制御部へ端末バス１３００内の
内部バスを介してデータ全送信する場合を指示している
。

また、モードレジスタ５０４の残りの２ビット５０４−
３，５０４−４は受信時のバス接続方法全示しており、
ビット５０４−３はループ伝送路１２００から端末バス
１３００の受信バスを介してデータを受信する場合を示
し、ピッ）５０４−４は同一ノード装置内の他端末制御
１部から端末バス１３００内の内部バスを介してデータ
を受信する鴨合を示している。

これら送信チャネルレジスタ５０２、受信チャネルレジ
スタ５０３およびモードレジスタ５０４には、インタフ
ェース回路５０１からのライトセレクト信号ＷＳにより
データＤ’ｒセットできるようになっており、また、こ
れらのレジスタ５０２゜５０３および５０４の出力をリ
ードセレクト信号Ｒ，８によりそれぞれバッファゲート
５０５，５０６および５０７を介してインタフェース回
路５０１に取込むようになっている。

また、送信および受信チャネルレジスタ５０２および５
０３には、第８Ｂ図で詳細に説明するように、ハント要
求があった後のクロックＣＬＫＩのタイミングＨＴＣＬ
Ｋ−８およびＲでチャネル番号ＣＨＮＯを更新登録して
行き、回線交換領域内の空チャネルが生じた時、そのチ
ャネル番号を最終的に登録することが可能になっている
。モードレジスタ５０４のうちの送信指示である５０４
−１，５０４−２のいずれかが設定されていることを検
出するオアゲート５２４の出力がある時のみ、送信チャ
ネルレジスタ５０２の出力がアンドゲート５０８により
一致回路５１０に出力される。

同様にオアゲート５２５により送信モードレジスタ５０
４のうちの５０４−３，５０４−４のいずれかが設定さ
れていることを検出し、チャネルレジスタ５０３の出力
をアンドゲート５０９により一致回路５１１に出力され
る。

なお、レジスタ５０２および５０３にインタフェース回
路５０１を介して処理装置３００からのデータを設定す
るのは、例えば相手方から接続制御パケットを受信し、
そこに送受信チャネル番号が指定されていた場合等であ
る。

レジスタ５０２〜５０４にデータがセットされた受、送
信チャネルレジスタ５０２および受信チャネルレジスタ
５０３の内容と、チャネル番号信号ＣＨＮＯとの一致を
一致回路５１０および５１１で検出する。

チャネル番号信号が送信チャネルレジスタ５０２との一
致が一致回路５１０で検出されると、モードレジスタ５
０４のビット５０４−１の内容が１であれば、アンドゲ
ート５１２を開いて、モード信号ＭＯＤＥを端末バス１
３００に送出するとともに、アンドゲート５１３を介し
てバッファゲート５１４を開き、送信バッファ５１５の
内容を端末バス１３００に送出する。一方、端末装置１
０００では送信データが揃うと送信要求信号５ＲＥＱを
オンにすることにより送信バッファ５１５に８ビツトの
送信データＳＤ’にセットするとともに、送信要求フリ
ップフロップ５１６をセットし、該５１６の出力信号は
有効表示ビットとして、バッファゲート５１４が開かれ
た時にデータ情報とともに端末バス１３００に送信デー
タＳＤとして転送制御部４００に送出する。転送制御部
４００では前述したようにモード信号ＭＯＤＥに対応す
るモードセレクト信号ＭＯＤ８ＥＬによりモードセレク
タを動作させて送信データＳＤを他のノード装置に送出
する。

一致回路５１０の一致出力を遅延回路５１７で遅延した
信号を端末装置１０００へ送信ＯＫ信号ＳＯＫとして送
出する一方、送信要求フリップフロップ５１６をリセッ
トする。従って、端末装置１０００からの送信データが
揃わない前に、チャネル番号の一致が検出されると、デ
ータの送出前に送信要求フリップフロップ５１６がリセ
ットされているので、送信データＳＤの有効表示ビット
は０となり、その送信データが無効であることを表示し
ている。要するに端末装置１０００側の処理速度が遅く
、送信データが揃わない場合には、無効表示をすること
により、端末装置１０００側の処理速度に制限はなくな
る。

次に、一致回路５１０で一致が検出された時、モードレ
ジスタ５０４のビット５０４−２が１であれば、アンド
ゲート５１８によりバッフアゲ−）５１９’に開いて、
前述した送信データを内部バスデータＩＮＤとして内部
バスに送出する。

一方、受信チャネルレジスタ５０３の出力が、端末バス
からのチャネル番号と一致することが一致回路５１１で
検出されると、モードレジスタ５０４のビット５０４−
３，５０４−４の内容に応じて次の動作を行なう。

すなわち、受信セレクタ５２０には、受信バスからの受
信データＲＤおよび内部バスからの受信データＩＮＤが
入力されており、このセレクタ５２０では、モードレジ
スタ５０４のビット５０４−３が１の時には受信データ
ＲＤｋ選択し、ピッ）５０４−４が１の時には内部バス
データＩＮＩ）を選択するようになっている。このよう
にして選択されたデータの内、データ清報を受信バッフ
ァ５２１に入力し、有効表示ビットをアンドゲート５２
２に印加する。有効表示ビットの有効表示信号と、一致
回路５１１の一致出力とにより、アンドゲート５２２の
出力をオンとし、受信セレクタ５２０の出力を受信バッ
ファ５２１にセットするとともに、受信要求フリップ７
０ツブ５２３をセットする。このフリップフロップ５２
３のセット出力を受信要求信号ＲＲＥＱとして端末装置
１０００に送出するとともに、受信バッファ５２１の内
容を受信データＲＤとして端末装置１０００に送出する
。端末装置１０００で受信要求信号ＲＲＥ　Ｑ、を受は
取ると受信ＯＫ倍信号ＯＫ’を送り返し、受信要求フリ
ップフロップ５２３？リセツトする。

このように、アンドゲート５２２により有効表示ビット
が有効表示をしている時のみ、受信データを端末装置１
０００に取り込むようになっているので、送信側の端末
装置で完全なデータとして送出された時のみ受信される
ことになり、端末装置側の速度にとられれないでデータ
の送受信を行なうことができる。

次に、第８Ｂ図により、空チヤネル選択機能について説
明する。なお、第８Ｂ図は、送信または受信のいずれか
の時の空チヤネル選択機能に関連する回路のみが示され
ているが、実際には、送信および受信に対応して第８Ｂ
図の回路が２個設けられることになる。

このような構成において、処理装置３００からインタフ
ェース回路５０１を経由してハント要求が送られてくる
と、クロックＣＬＫＩのタイミングでアンドゲート５３
１を開いてハント要求フリップフロッグ５３２をセット
する。ハント要求フリップフロップ５３２がセットされ
ると、回線交換領域の受信を示す回線ゲート信号ＬＩＮ
Ｇと、受信データのチャネルが空チャネルであることを
示す空表示信号ＩＤＬＥと、ハント要求フリップフロッ
グ５３２の出力とをアンドゲート５３３に入力し、上述
したハント条件が成立した時、アンドゲート５３３から
出力信号を遅延回路５３４で所定時間遅延した後、空チ
ヤネル獲得フリップフロップ５３５をセットするととも
に、ハント要求フリップフロップ５３２をリセットする
。一方、ハント要求フリップフロップ５３２がセットさ
れている間、クロックＣＬＫＩによりアンドゲート５３
６を開いて信号ＨＴＣＬＫを得、この信号を第８Ａ図の
チャネルレジスタ５０２または５０３に入力して、その
タイミングで、チャネル番号信号ＣＨＮＯを次々チャネ
ルレジスタ５０２または５０３に取り込み、更新する。

前述したように、空チャネルが検出され、ハント要求フ
リップフロップ５３２がリセットされると、レジスタの
取り込み動作を停止するので、最終的には、空チャネル
に対応するチャネル番号がレジスタに格納されているこ
とになる。

遅延回路５３４の出力信号をオアゲート５３７を通して
遅延回路５３８に入力し、そこで所定時間遅延してビジ
ー信号ＢＵＳＹとしてパケット制御部７００に送出し、
ビジーオン信号ＢＵＳＹＯＮに変換する。それにより、
転送制御部４００で転送中の対応チャネルの空塞表示ビ
ットを塞表示とし、他の端末装置でのハントを禁止する
。以降、ハント成立後も第８Ａ図の一致回路５１０また
は５１１の一致出力Ｃ０ＩＮ−８またはＲをアンドゲー
ト５３９およびオアゲート５３７を通して遅延回路５３
８に入力し、遅延回路５３８で所定時間遅延した後、同
じくビジー信号ＢＵＳＹとして送出し、空塞表示ビット
を塞表示にする。なお、遅延回路５３８は、タイミング
を適切に保つために設けられている。

フリップフロップ５３５がセットされ、ハントが成立し
た後は、そのセット出力により、アンドゲート５３１を
閉じ、以後のハント要求を禁止し、二重チャネルハント
を防止している。

一方、データの送信または受信が終了して、占有したチ
ャネルを解放する時は、処理装置３００からの指示によ
り、インクフェース回路５０１からライトセレクト信号
ＷＳｅ送出し、クロックＣＬＫＩのタイミングでアンド
ゲート５４０を開いて解放要求フリップフロップ５４１
をセラトスる。そして、第８Ａ図のチャネルレジスタ５
０２または５０３の内容とチャネル番号信号ＣＨＮＯと
の一致が検出されるのを待ち、一致回路５１゜または５
１１で一致が検出され信号Ｃ０ＩＮ−８あるいはＣ０Ｉ
Ｎ−几が出力されると、アントゲ−１５４２からの出力
がタイミング調整用の遅延回路５４３で所定時間遅延し
た後、空表示ＯＫ信号ＩＤＬＥＯＫｋパケット制御部７
００に送出し、ビジーオフ信号ＢＵＳＹＯＦＦを転送制
御部４００に送り、占有したチャネルの空塞表示ビラト
ラ強制的に空表示にする。

それとともに、解放要求フリップフロップ５４１および
空チヤネル獲得フリップフロップ５３５をリセットし、
解放動作を完了する。

なお、同一ノード装置内の複数個の端末制御部に対して
同時にハント要求状態にしないように処理装置内のプロ
グラム制御で常に唯一個のみの動作を行なわせるように
し、空のチャネルに対し複数の端末制御部がハントする
事を防止している。

上述した実施例では、端末装置当り１チヤネルだけを占
有して送信あるいは受信を行なう場合について説明した
が、端末装置当り複数チャネルを割り当てるようＫして
もよい。第８Ｃ図は、この場合の端末制御部の基本部の
主要部の一例の構成を示すものである。

図において、チャネルレジスタ５５１，５５２は送信お
よび受信用に兼用されるもので、これらレジスタにセッ
トされた内容とチャネル番号信号ＣＨＮＯとの一致を一
致回路５５５，５５６で検出し、いずれかの一致回路で
一致が検出されるとオアゲート５５７から出力させる。

一方、送、受信の端末インタフェースの速度調整のため
に、送信用および受信用にそれぞれＦＩＦＯメモリ５５
８および５５９が設けられている。

このＦＩＦＯメモリ５５８には、端末装置１０００から
送られた送信要求信号５ＲＥＱのタイミングで送信デー
タＳＤとともに、データが有効であることを示す有効表
示ビットを格納しておく。

上述したように一致が検出されると、その検出信号を遅
延回路５６０で所定時間遅延させ、その遅延信号のタイ
ミングでＦＩＦＯメモリ５５８に格納された送信データ
を読み出す。この時、データの送信を行なった場合モー
ドレジスタ５０４のピッ）５０４−１および５０４−２
の内容に応じて第８Ａ図で述べたと同じ動作を行なう。

一方、データの受信を行なう場合、モールドレジスタ５
０４のビット５０４−３および５０４−４の内容に応じ
て、第８Ａ図で述べたように、受信データＲＤまたは内
部バスデータＩＮＤをセレクタ５２０で選択し、選択さ
れたデータが有効である時には、そのデータをＦＩＦＯ
メモリ５５９に順次格納し、その内容を所定のタイミン
グで読み出し端末装置１０００に受信データＲＤとして
送出する。

また、チャネルレジスタ５５１に対応して、第８Ｂ図に
示すような空チヤネル選択機能を有する回路が設けられ
ており、その場合には、アントゲ−）５３６の出力信号
）ＩＴＣＬＫ−１〜ＨＴＣＬＫ　−ｎをチャネルレジス
タ５５１〜５５２に印加し、そのタイミングでチャネル
番号ＣＨＮＯを次々チャネルレジスタ５５１〜５５２に
取り込み、更新する。また、モードレジスタ５０４の各
ビットの出力の論理和をオアゲート５６３でとり、モー
ドレジスタ５０４のいずれかのビットに１がセットされ
ている時のみ、チャネルレジスタ５５１〜５５２の出力
がアンドゲート５５３〜５５４を通して一致回路５５３
〜５５４に出力される。

また、−数回路５５５〜５５６の一致出力Ｃ０ＩＮ−１
〜Ｃ０ＩＮ−ｎｋそれぞれのアンドゲート５３９および
５４２に印加している。

また、それぞれの遅延回路５３８の出力の論理和をオア
ゲートで取った出力をビジー信号ＢＵＳＹとして送出す
るとともに、それぞれの遅延回路５４３の出力の論理和
を同様に取って、その出力を空表示ＯＫ倍信号ＤＬＥＯ
Ｋとして送出するようになっている。

また、インタフェース回路５０１からのリードセレクト
信号Ｒ８により、バッファゲート５６１および５６２を
開いて、チャネルレジスタ５５１〜５５２の内容を処理
装置に取込むこともできる。

上述した実施例において、モードレジスタ５０４および
内部バスを用いることにより、同一ノード装置内の複数
の端末制御部内の任意の２つの間の交信が可能となって
いるが、このことを第８Ｄ図により詳細に説明する。

図は、転送制御部４００と複数の端末制御部５００Ａ、
５００Ｂとの接続関係を示すもので、端末バス１３００
はそれらの間の接続に必要なバス、すなわち、モード信
号ＭＯＤＥ用のバス１３０１、送信データＳＤ用の送信
バＸｌ−３０２、受信データＲ，Ｄ用の受信バス１３０
３、内部バスデータＩＮＤ用の内部バス１３０４および
チャネル番号信号ＣＨＮ　Ｏ用のバス１３０５’ｉ有し
ている。

同一ノード装置内の端末制御部５００Ａおよび５００Ｂ
の間で交信を行なう場合Ｓ端末制御部５００Ａおよび５
００Ｂ内の送信チャネルレジスタ５０２と受信チャネル
レジスタ５０３の値を各々同一のチャネル番号に設定し
ておく。

次に、チャネル番号を設定する方法の一例につき説明す
る。送信側の一方の端末制御部、例えば、５００Ａにお
いて、空チャネルを探し、空チャネルが見つかるとその
チャネル番号を送信チャネルレジスタ５０２に設定する
。処理装置３′ｏＯではこのレジスタ５０２に設定され
たチャネル番号を読み込み、それと同じチャネル番号を
同じ端末制御部５００　Ａ内の受信チャネルレジスタ５
０３にセットするとともに２他の端末制御部５００Ｂ内
の送信および受信チャネルレジスタ５０２および５０３
にもセットする。−また、処理装置３００では、端末制
御部５００Ａ内のモードレジスタ５０４において、受信
側は受信バス１３０３、送信側は内部バス１３０４との
接続を指示するように、ビット５０４−２および５０４
−３を１とするとともに、端末制御部５００Ｂ内のモー
ドレジスタ５０４においては、受信側は内部バス１３０
４、送信側は送信バス１３０２との接続を指示するよう
にビット５０４−１および５０４−４を１にしておく。

これにより、端末制御部５００Ｂの送信部５９０Ｂから
の送信情報を第８Ｄ図の太線に示すように、送信バス１
３０２を経由して転送制御部４００に送り、また、同様
にモード信号をバス１３０１を経由し７て転送制御部４
００に送る。・転送制御部４００ではバス１３０１のモ
ード信号がオンすること九より、送信情報を設定された
番号のチャネルに乗せてループ伝送路１２００に送出す
る。このようにしてループ伝送路１２００を周回した情
報を転送制御部４００で取り込み、受信バス１３０３を
介して端末制御部５００Ａの受信部５９１Ａに送る。

一方、端末制御部５００Ａから端末制御部５００Ｂへ情
報を送出する場合、第８Ｄ図の太線に示すように、端末
制御部５００Ａの送信部５９０Ａから送信情報を内部バ
ス１３ｏ４に送り出し、この内部バス１３０４のデータ
を端末制御部５００Ｂの受信部５９１Ｂで受けるように
なっている。

また、図の点線は、上述したと送の場合の信号の経路を
示している。

第８Ｅ図は、第２に図に示すように各チャネル内圧制御
情報ビットを有する場合の端末制御部の主要部の構成の
一例を示すものである。

図は、第８Ｎ図の右側の送信バッファ５１５、バッファ
ゲート５１４，５１９、受信セレクタ５２０、受信バッ
ファ５２１、フリップフロップ５１６．５２３、アンド
ゲート５２２に対応する部分を示しており、その他の構
成は、第８Ａ図の構成と同じであるので、こ＼では省略
されている。

第８Ｅ図において、端末装置１０００との転送りロック
を発生するクロック発生部５８０からのクロックにより
、端末装置１０００からの送信データ８ＤＫ−送信シフ
トレジスタ５８１に設定する。

一方、転送りロックによりカウンタ回路５８２の内容を
カラン）ダウンし、信号５ＹＮｅｔ−生成する。

この信号５ＹＮＣにより、６ビツトの送信データＳＤが
送信シフトレジスタ５８１に設定されたタイミングで、
送信シフトレジスタ５８１の内容を送信バッファ５１５
に転送する。この時、端末装置１０００からの制御情報
ＳＣも同時に送信バッファ５１５に設定される。

また、送信シフトレジスタ５８１に蓄積されている６ビ
ツトのデータ情報から、パリティ生成回路５８３により
パリティビットを生成し、送信バッファ５１５のパリテ
ィビット位置に設定する。

また、信号５ＹＮＣは第８Ａ図の信号Ｓ　ＲＥＱと同様
に、フリップフロップ５１６をセットし、有効／無効表
示ピッ）Ｕｔ作成する役目をしている。

これらの情報をグー）５１４，５１９を通して端末バス
１３００に送出する。

一方、端末バス１３００からの受信情報を受信セレクタ
５２０を介して受信バッファ５２１およびアンドゲート
５２２に送る。受信チャネルレジスタ５０３（第８Ａ図
に示す。）の内容と受信チャネルとが一致した時生ずる
信号Ｃ０ＩＮ−Ｒがオンの時、有効／無効表示ピッ）Ｕ
がオンであれば、アンドゲート５２２により受信情報を
受信バッファ５２１に設定する。

受信情報の内、制御情報ビットＣは直ちに信号ＲＣとし
て端末装置１０００に送られる。一方、６ビツトのデー
タ情報りを信号５ＹＮＣのタイミングで受信シフトレジ
スタ５８４に転送し、クロック発生器５８０からの転送
りロックにより、受信データＲＤとして端末装置１００
０に送る。

また、受信バッファ５２１内の６ビツトデータ情報りと
パリティビットＰとをパリティチェック回路５８５に送
り、データ清報の誤りチェックを行なう。

このチェック結果は、例えば、第８Ａ図のインタフェー
ス回路を介して処理装置３００に送られる。

なお、クロック発生器５８０からの転送りロックはその
ま＼端末装置１０００に信号ＴＣとして送出される。ま
た、５８６〜５８８は送信器５８９〜５９０は受信器を
示す。

上述したように、チャネル内に制御ビット１設けること
により、情報の高速伝送か可能になった。

場合、各々の端末制御部のチャネルレジスタ、制御レジ
スタ等全一度設定しておけば、後は直接制御情報の送受
信が行なえることから、自動的に処理装置の介入なしに
端末装置間で通信を行なうことができ、制御が簡単にな
る。

リンク制御部６００ リンク制御部６００は、回線交換機能時において接続制
御パケット領域Ａのパケットデータ（以下リンクパケッ
トデータと略す）の送受信処理を行うものである。この
リンク制御部６００の構成、動作は、パケット交換機能
時におけるデータの送受信全行う装置の構成、動作と、
端末インターフェース以外はほぼ同じである。

第９図は上記リンク制御部６００の構成を示す一実施例
である。

同図において、６０２，６０３はレジスタであり、前述
の処理装置３００からインターフェース部６０１を介し
て接続制御パケット領域Ａ（以下リンクパケット領域と
略称する）の先頭チャネル番号と終了チャネル番号とが
それぞれ初期設定される。従って例えば第２Ｂ図のよう
なフレーム構成の場合、リンク先頭チャネルレジスタ６
０２にはチャネル番号５、リンク終了チャネルレジスタ
６０３にはチャネル番号２０の値がセットされることに
なる。各レジスタ６０２，６０３にチャネル番号を表わ
すデータをセットする場合には、各レジスタに予め割当
てられたアドレスを指定するライトセレクト信号ＷＳと
、七ッ卜すべきチャネル番号を表わすデータＤ、！：’
ｅレジスタに印加することにより実現される。又、各レ
ジスタ６０２゜６０３のアドレスを指定するリードーヒ
レクト信号Ｒ８が印加されると、各レジスタに格納され
ているチャネル番号を表わすデータが、それぞれノくラ
フアゲ−）６０８，６０９に介して読み出される。

両レジスタ６０２，６０３の出力は、チャネル制御部２
００から端末ノくスを通して送られてくるチャネル番号
情報ＣＩ（Ｎ　Ｏと共に、それぞれ−数棟出回路６０４
，６０５に加えられる。−数棟出回路６０４は、レジス
タ６０２の内容とチャネル番号情報ＣＨＮＯとが一致し
たときに出力信号を出し、これにより先頭タイミング回
路６０６が起動される。このタイミング回路６０６は、
先頭チャネルにおいてクロックＣＬＫＩと同期したタイ
ミングに信号５ＴＣＨを出力する。一方、−数棟出回路
６０５は、レジスタ６０５の内容と、チャネル番号情報
ＣＨＮＯとが一致したときに出力信号を出し、これによ
り終了タイミング回路６０７が起動される。このタイミ
ング回路６０７は終了チャネルにおいてクロック信号Ｃ
ＬＫＩＩと同期したタイミングに信号ＴＥＣＨ’を出力
する。

上記先頭タイミング回路６０６の起動により、先頭チャ
ネル信号５ＴＣＨが端末バスを経由して後述のパケット
制御部７００に送られ、パケットデータの送受信制御を
開始させる。

又、上記終了タイミング回路６０７の起動により同様に
終了チャネル信号ＴＥＣＨがパケット制御部７００に送
られ、パケット送受信制御を完了させる。

６３１はチャネル番号ＣＨＮＯが零のとき出力を出す零
検出回路であり、この出力があるときは一致検出回路６
０４，６０５の出力を禁止している。この回路６３１が
設けられているのは、リンクパケット領域Ａを全く指定
しないときにはレジスタ６０２，６０３の内容がＯにな
るために、前述の同期領域Ｘの最初のチャネル番号０と
一致が検出され、誤ってタイミング信号５ＴＣＨ。

ＴＥＣＨが出るのを防出するためである。

次にパケットデータの送信動作について説明する。

処理装置３００により送信すべきパケットが作成され、
インターフェース部６０１を経由して送信用のＦＩＦＯ
バッファメモリ回路（以下ＦＩＦＯと略称する）６１２
に順次書き込まれる。この書き込みは、前述のように、
送信ＰＩＦＯ６１２に予め割当てられたアドレスを指定
するライトセレクト信号ＷＳと、パケットデータＤ’に
上記送信ＦＩＦＯ６１２に印加することにより実現され
る。

パケットデータの書込みが完了した後、処理装置３００
から、送信要求信号が送出され、これがインターフェー
ス部６０１を経由して、フリップフロップ６１０に印加
される。このフリップフロップの出力Ｑによりアンドゲ
ート６２３が開く。

先頭チャネルレジスタ６０２の内容と、チャネル番号Ｃ
ＨＮＯとが一致し、先頭タイミング回路６０６が起動す
ると、その出力が先頭チャネル信号８ＴＣＨとして端末
バスに送出されると同時に、上記アンドゲート６２３に
印加される。このアンドゲート６２３の論理積出力はオ
アゲート６２５を介して、ステータス信号５ＴＡＴＡと
して送出される。このステータス信号５ＴＡＴＡはパケ
ット制御部７００に送られ、タイミング信号５ＴＣＨと
の積をとることにより送信要求がでていることを知らせ
る。

又、上記先頭タイミング回路６０６の出力によりフリッ
プフロップ６１１がセットされ、その出力Ｑがアンドゲ
ート６２６及び６２８に加えられる。この結果、端末バ
スを経由して送られてくる送信ゲート信号ＳＧの受信が
可能になる。

一方、パケット制御部７００では、リンクパケット領域
Ａの先頭ビットをみて、空領域であることを確認すると
、送信ゲート信号ＳＧ’に送出する。

この送信ゲート信号８Ｇは上記アンドゲート６２６を通
って、アンドゲート６２０に印加される。従って送信ゲ
ート信号８Ｇかオンの間、クロック信号ＣＬＫｎが送信
ＦｉＦＯ６１２に入り、このクロックに同期して送信Ｆ
ＩＦＯ６１２に格納されているパケットデータが順次ア
ンドゲート６２７を通って送出される。この送出データ
ＳＤは送信バス全経由して前述の転送制御部４００のモ
ードセレクタ４０８に加えられる。又、送信ゲート信号
ＳＧにより送信要求フリップフロップ６１０をリセット
する。これにより、次の送信要求待ちの状態になる。

リンク終了チャネルレジスタ６０３の内容と、チャネル
番号ＣＨＮＯとが一致すると、前述のようにタイミング
回路６０７は終了チャネル信号ＴＥＣＨ？：送出する。

この終了チャネル信号ＴＥＣＨは端末バスを経由してパ
ケット制御部７００に入る。パケット制御部７００は後
述するようにパケットデーク転送の完了処理を行い、送
信ゲート信号８Ｇ−ｅオフとする。これにより、送信Ｆ
ＩＦＯ６１２に接続されたゲート６２０゜６２７が閉じ
、リンクパケット領域Ａのパケットデータの送信動作を
終了する。

次に、相手のノード装置から送られてくるパケットデー
タの受信動作について説明する。

データを受信するノード装置においても前述と同様に処
理装置３００の指示に基づいて、リンクパケット領域へ
の先頭チャネルと終了チャネル番号をレジスタ６０２，
６０３にそれぞれセットする。上述と同様にセットされ
た先頭チャネル番号と、端末バスを経由して送られてく
るチャネル番号ＣＨＮＯとが一致すると、先頭チャネル
信号５ＴＣＨ（ｒパケット制御部７００に送出する。パ
ケット制御部７００は後述するように１宛先アドレスと
自己の）−ド装置のアドレスとの一致を検出すると受信
ゲート信号Ｒ，Ｇ’！ｒｒオンとする。

上記受信ゲート信号ＲＧはリンク制御部７００のゲート
６２８に加えられ、転送制御部４００からのパケットデ
ータＰＡＫＤは受信ＦＩＦＯ６１３に加えられる。フリ
ップフロップ６１１は先頭チャネルのタイミングでセッ
トされているので、その出力Ｑによりアンドゲート６２
８は開いている。

従って受信ゲート信号Ｒ，Ｇはゲート６２８を通ってア
ンドゲート６２１に印加される。この受信ゲート信号Ｒ
Ｇがオンの期間、クロック信号ＣＬＫｎが受信ＦＩＦ’
０６１３に入り、これに同期してパケットデータＰＡＫ
Ｄが取り込まれる。受信ＰＩＦＯ６１３に格納されたパ
ケットデータは処理装置３００により読み出される。つ
まり、この受信ＦＩＦＯ６１３のアドレスを指定するリ
ードセレクト信号Ｒ，ｌ−印加すると、パケットデータ
はゲートバッファ６１７を介して順次処理装置３００に
読み出される。

一方、受信ＦＩＦＯ６１３のオーバーフローの有無を表
わす信号は、終了タイミング回路６０７の出力と共にア
ンドゲート６２４に加えられている。終了チャネル信号
ＴＥＣＨ＝を送出するタイミングに、受信ＦＩＦＯ６１
３の格納データがオーバーフロー状態になっていると上
記アンドゲート６２４により出力を生じ、これがステー
タス信号５ＴＡＴＡとしてパケット制御部７００に送出
される。

リンクパケット領域Ａ（第２Ｂ図参照）の終了チャネル
が検出されると、終了タイミング回路６０７の出力信号
によりフリップフロップ６１１がリセットされ、この結
果、ゲート６２７が閉じ、データ受信処理が完了する。

アンドゲート６２８の出力がオンからオフになった変化
により、ステータスレジスタ６１５内の１ビツトがオン
にセットされる。処理装置３００は、上記ステータスレ
ジスタ６１５に予め割当てられたアドレスを指定するリ
ードセレクト信号几Ｓを送出し、そのレジスタ６１５の
内容をゲートバッファ６１９を介して読み込むことによ
り、データ受信の終了を知ることができる。この受信完
了は、割込み処理等により処理装置３００に知らせるこ
ともできる。ステータスレジスタ６１５のリードセレク
ト信号Ｒ８は遅延回路６１６を介して、そのレジスタ６
１５のリセット端子に印加される。従って、レジスタ６
１５の内容が読み出された後、自動的にリセットされる
。

次に、送信ノード装置より送出したパケットデータか、
ループ状の共通伝送路を一巡し、再び自己のノード装置
に戻ってきたときに、これを取り込む処理について説明
する。

パケット制御部７００ば、リンク１ｌｊｌｌ　ｉ部６０
０から先頭チャネル信号５ＴＣＨ−に受信すると、最初
のチャネルの発信アドレスと自己のノード装置のアドレ
スとの一致を検出する。両アドレスが一致するというこ
とは、受信したデータが、自己のノード装置から発信し
たデータが一巡して戻ってきたものであることを意味す
る。両アドレスが一致すると、パケット制御部７００は
、後述のように終了ゲート信号ＴＥＧ’に送出し、これ
が端末バスを経由して、リンク制御部６００に加えられ
る。

この終了ゲート信号ＴＥＧはオアゲート６２９、及びア
ンドゲート６３０を通ってアンドゲート６２２に入る。

このためクロック信号ＣＬＫＩＩが上記アントゲ−）６
２２′ｆｔ通って送信終了ＰＩＦＯ６１４に加えられ、
転送制御部４００からのパケットデータＰＡＫＤが順次
送信終了ＦＩＦＯ６１４に取り込まれる。

後述のように、この終了ゲート信号ＴＥＧは、リンクパ
ケット領域Ａの全ての期間のあいだオンとなっているの
ではなく、少くともアドレス情報のチャネル期間（第２
Ｇ図の例ではＡＯからＡ３のチャネル期間）だけオンと
なるようにしている。

一方、ステータスゲート信号５ＴＡＴＧはステータス情
報のチャネル期間（第２Ｇ図の例ではＡ１５のチャネル
期間）だけオンとなるようにしている。

従って終了ゲート信号ＴＥＧとステータスゲート信号５
ＴＡＴＧのいづれかがオンの期間だけ、パケットデータ
Ｐ　Ａ　Ｋ　Ｄ　ｆ：取り込むように動作する送信終了
ＦＩＦ０５１４は、ＡＯ〜Ａ３及びＡ１５のチャネルの
データを取り込むことになる。これは送信終了時に必要
な情報だけを選択受信する機能である。もちろん、上記
以外の情報を送信終了ＦＩＦＯ６１４に取り込んでもよ
い。処理装置３００は、送信終了ＦＩＦＯ６１４に割当
てられたアドレスを表わすリードセレクト信号を送出す
ることにより、このＦＩＦＯ６１４に格納されたデータ
をバッファゲート６１８を通して読み出すことができる
。

パケット制御部７００ パケット制御部７００は、リンクパケット領域Ａ及びパ
ケット交換領域りのノ（ケラトデータの送受信に必要な
タイミング信号全生成するだめのものである。説明の便
宜上、以下はリンク・（ケラト領域のデータの送受信の
場合について述べる。

第１０図はバケツ）　ｉｔｔ制御部７００の一実施例の
回路構成を示す・ リンク制御部６００から送られてくる先頭チャネル信号
５ＴＣＨ及び終了チャネル信号ＴＥＣＨは、パケット制
御部７００の先頭タイミング回路７０１及び終了タイミ
ング回路７０２にそれぞれ加えられる。このタイミング
回路７０１，７０２は、リンクパケット領域の先頭チャ
ネル及び終了チャネルに同期した信号及び、これから任
意のチャネル分だけ遅れたタイミング信号をつくるため
のものである。これらのタイミング信号をもとにして以
下説明するデータの送受信に必要なタイミング信号がつ
くられる。

最初に、パケットデータの送信時の動作について説明す
る。

前述のように、リンク制御部６００から送られてくるス
テータス信号５ＴＡＴＡはノくケラトデータの送信要求
を意味する。この要求があった場合、パケット１ｌｉｌ
ｌ　８部７００は空・（ケラト領域の７・ント動作を開
始する。

まず、リンクパケット領域Ａの先頭チャネルＡＯの空塞
表示ピッ）ＡＧＯ（第２Ｆ図、第２Ｇ図参照）、つまり
アイドル信号ＩＤＬＥの内容をチェックする。アイドル
信号ＩＤＬＥがオン（又は°１°）のときは、リンクツ
くケラト領域が空いていることを示し、オフ（°０“）
のときは、塞がっていることを示す。アイドル信号ＩＤ
ＬＥがオフのときは、アンドゲート７１３は閉じており
、送信動作は開始されないで、再び先頭チャネルがくる
まで待つ。

アイドル信号ＩＤＬＥがオンである場合には、アンドゲ
ート７１３の出力により送信フリップフロップ７０５が
セットされ、その出力Ｑが送信ゲート信号ＳＧとしてリ
ンク制御部６００に送出される。リンク制御部６００は
この送信ゲート信号５Ｇｔ−受けとると前述のように送
信Ｉ”ＩＦ’０６１２の格納データを順次、転送制御部
４００に送出する。同時に上記フリップフロップ７０５
の出力Ｑはオアゲート７２０を通り、モードセレクト信
号Ｍ　ＯＤ　Ｓ　Ｅ　Ｌとして転送制御部４００に加え
られる。転送制御部４００はモードセレクト信号Ｍ　Ｏ
ＤＳ　ＥＬが入ると、リンク制御部６００より送られて
くる送信データＳＤを送出する。

又、上記フリップフロップ７０５の出力Ｑは、オアゲー
ト７１９’ｅ介（７、ビジーオン信号ＢＵＳＹＯＮ　　
として転送制御部４００に送出される。この信号は転送
制御部４００におけるビジー制御回路４０７に印加され
、リンクパケット領域Ａの空塞表示ピッ）ＡＯ（ｌ塞表
示にする。

一方、先頭タイミング回路７０１から発生する先頭チャ
ネルＡＯと同期した信号をチェックリセット信号ＢＣＣ
Ｒ８Ｔ　　として転送制御部４００に送出する。この信
号ＢＣＣＲ８Ｔ　　により転送制御部４００におけるブ
ロックチェックレジスタの内容ＢＣＣＲが零に初期設定
される。

一方、その次のタイミングの信号によりフリップフロッ
プ７０３がセットされ、その出力Ｑがチェック動作信号
ＢＣＣＡＣＴとして転送制御部４００に送出される。こ
の信号ＢＣＣＡＣＴが入ると、転送制御部４００のブロ
ックチェック演算器４１５の出力をブロックチェックレ
ジスタ４１６に１暇次設定される動作が開始される。

その後、リンクパケット領域Ａの終了を知らせる終了チ
ャネル信号Ｔ　Ｅ　ＣＨがリンク制御部６００から送ら
れてくると、終了タイミング回路７０２が起動される。

この回路７０２はデータ領域の後のチェックバイト（第
２Ｇ図のチャネルＡｘ４）ｉ転送すべきタイミング信号
を作成し、これをアントケート７１８を介してブロック
チェックセレクト信号ＢＣＣ８ＥＬとして転送制御部４
００に送出する。この信号ＢＣＣ８ＥＬが入るとブロッ
クチェックセレクタ４１４はチェックの演算結果を格納
したブロックチェックレジスタ４１６の内容をリンクパ
ケット領域ＡのチェックコードのチャネルＡ１４（第２
Ｇ図参照）にのせて共通伝送路に送出する。又、終了タ
イミング回路７０２からのタイミング信号により送信フ
リップフロップ７０５がリセットされ、その出力Ｑがオ
フとなるため、送信ゲート信号ＳＧ、　ビジーオン信号
ＢＵＳＹＯＮ。

及びモードセレクト信号ＭＯＤＳＥＬが全てオフとなり
、送信動作が終了する。

次に発信ノード装置から送出したリンクパケットデータ
がループ伝送路を一巡し、自己のノード装置に戻ってき
た時の動作について説明する。

送信時と同様に、リンク制御部６００から端末バスを経
由して先頭チャネル信号５ＴＣＨがパケット制御部７０
０の先頭タイミング回路７０１に入り、この回路７０１
が起動する。又、転送制御部４００の受信レジスタ４０
３の出力であるアドレス信号ＡＤＤＲがパケット制御部
７００の一致検出回路７１０に入る。−数構出回路７１
０は、リンクパケット領域Ａの最初のチャネルＡＯのタ
イミングで、アドレス信号Ａ　Ｄ　Ｄ　Ｒ，と、アドレ
ス発生器７１１から発生する自己のノード装置のアドレ
ス信号とが一致するかどうか検出する。本実施例では第
２Ｇ図からも明らかなように、先頭チャネルＡＯに発信
ノードアドレスが割当てられているから、このチャネル
ＡＯのアドレスと、アドレス発生器７１１のアドレスと
が一致するということは、自己のノード装置から送出し
たパケットデータがループ伝送路を一巡して戻ってきた
ことを章味する。従ってこの時は、受信したデータを自
己のノード装置にとり込み、送信終了の処理をする。

まず、上記両アドレスが一致すると、アントゲ−）７１
４の出力により送信終了フリップフロップ７０６がセッ
トされる。このフリップフロップ７０６の出力Ｑは、オ
アゲート７２１を通り、ビジーオフ信号ＢＵＳＹＯＦＦ
として転送制御部４００のビジー制御回路４０７に加え
られる。ビジー制御回路４０７は、リンクパケット領域
Ａの先頭ビットＡＯＯ’ｋ“０“（空表示）とし、他の
ノード装置が上記パケット領域Ａを使用できるようにす
る。

一方、タイミング回路７０１ば、リンクパケット領域Ａ
のアドレス情報（ＡＱ〜Ａ３のチャネル）が転送制御部
４００からリンク制御部６００に送出されるタイミング
に終了フリップフロップ７０７をオンとするようなタイ
ミング信号をつくり、このタイミング信号を７０７のセ
ット端子Ｓ及びリセット端子Ｒに印加する。またステー
タスバイト（チャネルＡ１５の情報）が転送制御部４０
０からリンク制御部６００に送出されるタイミングにス
テータスフリップフロップ７０８をオンとするようなタ
イミング信号をフリップフロップ７２３、アンドゲート
７１６等によりつくり、これを７０８のセット端子Ｓ及
びリセット端子Ｒに印加する。

そして上記両フリップフロップ７０７，７０８の出力が
それぞれ終了ゲート信号ＴＥＧ、ステータスゲート信号
５ＴＡＴＧとしてリンク制御部６００に送出される。

リンク制御部６００では前述のように上記ゲート信号Ｔ
ＥＧ及び５ＴＡＴＧがオンの期間、つまり、チャネルＡ
Ｏ〜Ａ３及びＡ１５の情報を送信終了ＦＩＦＯに取り込
むように動作する。

なお、上述のようにフリップフロップ７０７゜７０８を
所定の期間だけオンとするようなタイミング信号をつく
ることは、タイミング回路７０１゜７０２としてカウン
タ、或いはシフトレジスタを用いることにより容易に実
現することができる。

次に発信ノード装置から送られてくるパケットデータを
受信する場合の動作について説明する。

本実施例ではリンクパケット領域Ａの第３チヤネルＡ２
　（第２Ｇ図参照）に宛先ノードアドレスが入っている
ので、データを受信する場合は、チャネルＡ２のアドレ
ス情報と、自己のノード装置のアドレスとの一致を検出
しなければならない。

このためにまず、タイミング回路７０１は、上記チャネ
ルＡ２と同期するタイミング信号をつくり、これをアン
ドゲート７１７に印加する。

一方、転送制御部４００より送られてくるアドレス信号
ＡＤＤＲと自己のノード装置のアドレスとが一致検出回
路７１０で比較され、上記チャネルＡ２のタイミングで
両アドレスが一致すると、その出力がアンドゲート７１
７を通って受信フリップフロップ７０９のセット端子に
印加される。

上記のタイミングで両アドレスが一致することは、送ら
れてきたパケットデータが自己のノード装置類の情報で
あることを意味する。従って受信動作を開始するために
パケット制御部７００はリンク制御部６００に対し、フ
リップフロップ７０９の出力Ｑを受信ゲート信号ＫＧと
して送出する。

ここで問題となるのは、各ノード装置がパケットデータ
を受信すべきか否か判明するのは、第３チヤネルの宛先
ノードアドレス情報を受信した時点であるが、受信すべ
きと判定された場合には、第１チヤネルＡＯの発信元ノ
ードアドレスと第２チヤネルＡ１の発信元端末アドレス
も取り込む必要があるという点である。このために、第
１、第２チヤネルＡＯＩ　Ａｌ　　の情報も一時的に蓄
積しておく必要がある。前述の転送制御部４００のＦＩ
ＦＯメモリ４０９はパケットデータを２チャネル分遅延
させるために用いられており、これにより第１チヤネル
ＡＯからのデータの受信を可能にしている。つまり、パ
ケット制御部７００より、受信ゲート信号比Ｇがリンク
制御部６００に入ると、これに同期して転送制御部４０
０より第１チヤネルＡＯより第１６チヤネルＡ１５がパ
ケットデータＰＡＫＤとしてリンク制御部６００に入り
、受信ＦＩＦＯ６１３にとり込まれることになる。

一方、タイミング回路７０２は、リンクパケット領域Ａ
のステータスバイスのチャネルＡ１５と同期したタイミ
ング信号をつくり、これをアントゲ−）７２２に印加す
る。受信フリップフロップ７０９がオンになった後、上
記チャネルＡ１５のタイミングでアンドゲート７２２が
開き、その出力がステータスセレクト信号５ＴＡＴＳＥ
Ｌとして転送制御部４００に送出される。転送制御部４
００では、ステータスセレクト信号５ＴＡＴＳＥＬを受
信すると、受信状況を示すステータス情報５ＴＡＴＢを
上記チャネルＡ１５にのせてパケットデータを受信レジ
スタ４０４に送出する。上記ステータス信号５ＴＡＴＢ
　は第１０図から分かるように別のステータス信号５Ｔ
ＡＴＡと、終了チャネル信号ＴＥＣＨとの論理積出力を
遅延回路７０４により所定時間遅延させることによって
つくられる。又、ステータス信号５ＴＡＴ４は第９図か
ら分かるように、Ｔ　ＥＣＨと論理積金とる場合受信Ｆ
ＩＦＯ６１３がオーバーフローしたかどうかの状況を表
わしている。

以上の説明はリンクパケット領域Ａのデータの送受信の
場合のタイミング制御について述べたが、パケット交換
領域のデータの送受信の場合も全く同様であるのでその
説明は省略する。

パケットインタフェースｉｓ　ｏ　。

パケットインタフェース部８００はパケット化装置１１
００と他の装置とのインタフェースを構成するものでパ
ケット交換領域Ｄ（第２Ｃ図、第２Ｄ図参照）における
データの送受信制ｆｉ１１’ｅ行う。

このインターフェース部８００の構成、動作は、リンク
制＠部６００（第９図参照）のそれと略同第１１図はパ
ケットインターフェース部８００におけるフレーム構成
制御部を示したもので、他の部分は第９図と同じである
。

パケット交換領域りは第２Ｃ図から明らかなように本実
施例の場合、最大４領域をフレーム内に設定することが
可能である。従って先頭チャネルレジスタ及び終了チャ
ネルレジスタを各々４組用意する必要がある。そこで、
ここでは４語のレジスタファイルメモリ８２２ｆ！ｒ：
用いている。先頭チャネル部分８１０と終了チャネル部
分８２０の構成は同じであり、ここでは代表例として先
頭チャネルレジスタ部分８１０の説明を行う。

４個のパケット交換領域の各先頭チャネル番号を若い順
番から順次レジスタファイルメモリ８２２に初期設定す
る。この設定は処理装置から、メモリ８２２のアドレス
を指定するライトセレクト信号ＷＳと、各先頭チャネル
番号を示すデータＤを送出することにより実現される。

処理装置３００からの信号はインターフェース部８０１
を介しデコーダ８１１に入り、ここで解読された後、レ
ジスタファイルメモリ８２２にセットされる。最大分割
数４まで領域分割を行わないときは、残りのレジスタ同
容をＯにしておく。

上記デコーダ８１１にはチャネル制御部２００から送出
されるノードアクト信号Ｎ０ＤＥＡＣＴが印加されてお
り、これがオフの時だけチャネルレジスタ番号の読出し
、書き込みが可能になる。このノードアクト信号Ｎ、０
ＤＥＡＣＴは前述のようにノードＶｃ（ｔ’に動作させ
たり、或いはその動作を停止させる制ａを行うために用
いられる。

上記レジスタファイルメモリ８２２の内容を読み出すと
きには、処理装置３００からリードセレクト信号Ｉ（Ｓ
が送出され、これがアクセスセレクタ８２６に印加され
る。このアクセスセレクタ８２６はノードアクト信号Ｎ
０ＤＥＡＣＴがオフのときだけ、リードセレクト信号比
Ｓをセレクタ８２３に加える。メモリ８２２より読み出
されたデータはセレクタ８２３、バッファゲート８２７
を経由して処理装置３００に入る。

初期設定が終了した後、ノードアクト信号Ｎ０ＤＥＡＣ
Ｔがオンにされ、パケットデータの送受信の制御が開始
される。

まず、チャネル制御部２００より送られてくるチャネル
番号を表わす信号ＣＨＮＯが零検出回路８２５に加えら
れる。この零検出回路８２５は、チャネル番号が零であ
ることを検出すると、−数構出回路８２４の出力を禁止
する。これは前にも述べたように、パケット領域ヲ全く
指定しないときにはレジスタファイルメモリ８２２の内
容は“０゛になっており、同期領域のチャネル番号０の
タイミングに一致検出回路８２４が出力を出してしまう
ことを防ぐためである。

一方、零検出回路８２５の出力は、アクセスカウンタ８
２８のリセット端子に入り、カウンタ８２８の内容をリ
セットする。つまり、アクセスカウンタ８２８はフレー
ムの同期領域Ｘの期間は０の状態を維持する。このアク
セスカウンタ８２８の内容はアクセスセレクタ８２６に
加えられる。

アクセスセレクタ８２６にはオン状態のノードアクト信
号Ｎ０ＤＥＡＣＴが印加されているので、アドレスカウ
ンタ８２８から入った信号（”０″）をそのまま出力す
る。このアクセスセレクタ８２６の出力はセレクタ８２
３に加えられ、レジスタファイルメモリ８２２の選択信
号となる。従ってこのレジスタファイルメモリ８２２の
第０語口が読み出され、−数構出回路８２４の一方の入
力に印加される。他方の入力にはチャネル番号信号ＣＨ
ＮＯが印加されている。両人力信号が一致すると一致検
出回路８２４の出力により先頭タイミング回路８０２が
起動され、それ以後の動作はリンク制御部６００の動作
と同じである。

タイミング回路８０２の出力によりアクセスカウンタ８
２８の値がカウントアツプされ、“１′となる。従って
今度はレジスタファイルメモリ８２２の第１語口が読み
出され、２番目のパケット交換領域の先頭チャネルを検
出する準備に入る。

以上は先頭チャネルの検出についての説明であるが、終
了チャネルについても全く同様であり、その詳細につい
ては省略する。

フレーム生成制御部９００ フレーム生成制御部９００の構成の一実施例を第１２図
を参照して説明する。

このフレーム生成制御部９００はループ状の共通伝送路
に接続されたノード装置のうちの１つのノード装置（こ
れをフレーム制御ノード装置と称す　）に設けられるも
のであり、第７図の転送制御部４００の送受信部４００
Ａと転送部４００Ｂとの間に接続される。

送信クロック発振器９０１は、本発明データ通信システ
ムにおける伝送りロックの原発振器となるものであり、
フレーム制御ノード装置だけは、送受信部の送信クロッ
クとして、上記送信クロック発振器９０１の出力を用い
る。

上記送信クロック発振器９０１の出力パルスは、まず１
０進クロツクカウンタ９０２に印加される。

１０進のクロックカウンタを用いるのは、本発明の実施
例では１チヤネルが１０ビツトより構成されているため
である。このクロックカウンタ９０２の出力は更に、ク
ロックデコーダ９０３に印加され、ここでフレーム制御
ノード装置内で用いるクロック信号ＣＩ、ＫＯ１，ＣＬ
ＫＯＨと、後述する同期回路９０６及びフレームメモリ
９１２のアクセス用のタイミング信号が生成される。上
記クロック信号ＣＬＫＯ１，ｎは、通常のノード装置に
おけるクロック信号ＣＬＫ１．ＩＩと同様に、例えば１
チヤネルの１０ビツトのうち、０ビツトから１ビツトの
あいだ、及び５ビツトから６ビツトのあいだでそれぞれ
１°、それ以外で“０“となるようなりロックである。

一方、転送制御部４００の受信器４０１で生成されたタ
イミング信号に基づいてフレーム同期部１００でつくら
れるクロック信号ＣＬＫ１．ｎ。

及び受信レジスタ４０３から送信される信号ＲＲ。

は、受信クロックに同期しており、前述の送信クロック
発振器９０１の出力とは非同期である。従って本フレー
ム生成制御部では上記のクロック信号ＣＬＫＩ、ＩＩ、
ＲＲ倍信号をとり込み、送信クロックＣＬＫＯＩｉＩｌ
と位相合わせを行っている。

この位相合わせのために、まず同期回路９０６に、フレ
ーム同期部１００からのクロック信号ＣＬＫ１．Ｕとク
ロックデコーダ９０３からの信号が印加され、ここで受
信クロックＣＬＫＩ、Ｉｆの立上りの前後のタイミング
と、送信クロックＣＬＫＯＩの立上りの前後のタイミン
グとを避けた適当なタイミングに発生する信号がつくら
れる。

一方、受信クロックＣＬＫｎ及びチャネルアクト信号Ｃ
ＨＡ　ＣＴ　はアンドゲート９３０に印加され、このゲ
ート９３０の出力が受信チャネルカウンタ９０８に加え
られる。これにより、受信チャネルカウンタ９０８が所
定のチャネル数をカウントするとデコーダ９０７がこれ
を解読し、エンドチャネル信号ＥＮＤＣＨを発生する。

受信チャネルカウンタ９０８の計数値及び受信レジスタ
４０３の内容ＰＲ，は同期回路９０６の出力タイミング
で、それぞれ同期バッファレジスタ９０９及び９１７に
セットされる。

更に、上記バッファレジスタ９０９及び９１７に格納さ
れた内容は、送信クロックＣＬＫＯＩのタイミングでそ
れぞれ受信レジスタ９１０及び９１８にセットされる。

前記？ロックデコーダ９０３は送信クロックＣＬＫＯＩ
の立下りから、ＣＬ　Ｊ　ＯＩＩのｔ下りまでオンとす
る信号、つまり１チヤネルの１／２の時間だけオンとな
る信号音つくり、これがアドレスセレクタ９１１及びラ
イトゲート９１４に加えられる。これにより、アドレス
セレクタ９１１は２つの入力のうち受信レジスタ９１０
の出力を選択してフレームメモリのアドレス入力端子９
１２に加える。同時にライトゲート９１４が開いて受信
レジスタ９１８の出力がフレームメモリ９１２の入カン
タ娼子に入る。従ってフレームメモリ９１２には、受信
チャネルレジスタ９１０の示すアドレスに、受信し／ジ
メタ９１８の内容が書き連棟れることになる。

」二記フレーノ、メモリ９１２は１飴を１０ビツトとし
、１フレームの総チャネル数と等しい語数の１青報を格
納できる容量を有する。換ざすれば、１フレ一ム分の全
情報を格納できる容量を有する。

１チヤネル内の他の１／２の時間、つまり送信クロック
ＣＬＫＯＩ［の立下りから、ＣＬＫＯＩの立下りのあい
だは、上記アドレスセレクタ９１１は２つの入力のうち
チャネルカウンタ９０４の出力全選択してフレームメモ
リ９１２のアドレス入力端子に加える。上記チャネルカ
ウンタ９０４には送信クロックＣＬＫＯＩＩが印加され
ており、送信用のチャネル数を計数している。上記フレ
ームメモリ９１２から、チャネルカウンタ９０９の値が
示すアドレスの情報が読み出され、送信クロックＣＬＫ
ＯＩ　の立上りのタイミングで送信レジスタ９１３にセ
ットされる。

上述のチャネルカウンタ９０４の計数値が所定値（最終
チャネル番号）に達すると、デコーダ９０５の出力によ
りそのイ直がリセットされる。

一方、上記送信レジスタ９１３に読み出された情報は、
同期パターン発生器９１５の出力とともに、送信セレク
タ９１６に加えられる。送信セレクタ９１６は、チャネ
ルカウンタ９０４が同期領域（本実施例では０チヤネル
〜３チヤネル）を示しているときには同期パターン発生
器９１５の出力を送出し、その他の領域を示していると
きには送信レジスタ９１３の内容を送出する。この送信
セレクタ９１６の出力ＲＲは転送制御部４００の転送部
に送出される。すなわち、受信レジスタ４０３により受
信された情報ＲＲが、上述の動作により送信クロックの
タイミングに位相合わせされた後、転送部に送出される
ことになる。

フレーム生成制御部９００は、上述の位相合わせの機能
の他に、異常監視機能を有する。すなわち、全チャネル
の空塞表示ビットが全て塞表示を示している状態が一定
時間以上連続した場合には、システムに異常があるもの
と判断し、空塞表示ビットを強制的に空表示に変える機
能である。

この機能は、第１２図の回路のうち、９１９〜９２９の
構成要素によって実現される。

以下の説明では、上述の異常監視機能を、回線交換領域
における異常検出と、パケット交換領域における異常検
出とに分けて述べる。

回線交換領域Ｂ（第２Ｂ図参照）のタイミング検出は、
チャネル制御部２００において行われ、回線交換領域Ｂ
の期間中オンとなる回線ゲート信号ＬＩＮＧが送出され
る。この回線ゲート信号はクロック信号ＣＬＫＩＩとと
もにアンドゲート９２３に入り、その出力が遅延型フリ
ップフロップ９１９のＣ端子に加えられる。一方、送信
レジスタ９１３に読み出された１チヤネル分の情報のビ
ジービット、つまり先頭ビットの情報が上記フリップフ
ロップ９１９のＤ端子に加えられる。この結果ビジービ
ットがオンであればフリップフロップ９１９がセットさ
れ、その出力Ｑがアンドゲート９２５に印加され、回線
ゲート信号ＬＩＮＧがオフとなったときゲート９２５″
ｆｔ：通ってビジーカウンタ９２１に入る。こうして、
１フレームの全チャネルの先頭ビットがオンの状態が何
フレームが続くと、上記ビジーカウンタ９２１の内容が
そのフレーム数だけカウントアツプされていく。もし１
フレームの中に１チヤネルでも空表示のチャネルがある
と、フリップフロップ９１９がオフとなり、その出力Ｑ
によりビジーカウンタ９２１がリセットされる。ビジー
カウンタ９２１はその計数値が所定値を超えたとき、つ
まり全チャネルビジーの状態が所定値の数のフレーム分
続いた場合に出力を出す。この出力信号は回線ゲート信
号ＬＩＮＧとともにアンドゲート９２７に加えられ、そ
のゲート９２７の出力がオアゲート９２９に介して送信
セレクタに入る。これにより、全チャネルビジーのフレ
ームが所定フレーム続いた場合のみ、送信セレクタ９１
６より送出される情報のうち回線交換領域のビジーピッ
１ｆ強制的にオフにすることができる。

次にパケット交換領域の異常検出について説明するＯ パケット交換領域の先頭チャネル信号５ＴＣＨは、クロ
ック信号ＣＬＫｎとともにアンドゲート９２４に入り、
その出力が遅延型フリップフロップ９２０のＣ端子に加
えられる。このフリップフロップ９２０のＤｉｌｌ子に
は前記と同様に、各チャネルの先頭ビットの情報が加え
られる。フリップフロップ９２０は、先頭チャネル信号
Ｓ　Ｔ　ＣＨのタイミングにビジービットがオンであれ
ばセットされ、その出力Ｑか”１°となる。出力Ｑが”
１”の場合、アンドゲート９２６は終了チャネル信号Ｔ
　Ｅ　ＣＨのタイミングで出力を生じ、これがビジーカ
ウンタ９２２に入る。もし、１フレームのチャネルの中
に、１チヤネルでも空表示のチャネルがあるとフリップ
フロップ９２０はリセットされ、その出力Ｑによりビジ
ーカウンタ９２２の値もリセットされる。全チャネルビ
ジー〇状態が何フレームを続き、カウンタ９２２の計数
値が所定値を超えると、先頭チャネルのタイミングで、
アンドゲート９２８からビジーオフ信号が出され、これ
が送信セレクタ９１６に入る。これにより送信セレクタ
９１６から送出されるパケット交換領域のビジービット
が強制的にオフされる。

以上説明した本発明方式によれば、１フレーム中の複数
チャネルを接続制御情報を伝送するための専用電域とし
て割当てているので、送信要求があった場合のデータ転
送チャネルの設定および終了要求があった場合の設定の
解除等を高速に行い得るという利点がある。

上述した実施例においては、データ８ビツト＋データ有
効性表示ビット＋チャネル空塞表示ビットの計１０ビッ
トで１チヤネルを構成した場合（以下１０ビット方式と
略す。）について述べてきた。

しかし次に示す様な端末のみを接続する場合、１チヤネ
ルは８ビツトで充分である。

（１）音声（電話）情報７ビツ）ＰＣＭ＋チャネル空塞
表示ビット （２）データ６ビツト＋データ有効表示ビット＋チャネ
ル空塞表示ビット （３）パケットは先頭１チヤネル目の１ビツトのみヲパ
ケット全体の空塞表示に用い、そのチャネルのデータ部
は７ビツトとする。２チヤネル目以降は８ビット全部を
データとして使用できる。

（１）〜（３）の方法で１チヤネルを８ビツトで構成す
る方法を以下８ビット方式と略す。第１３図に１０ビッ
ト方式と８ビット方式による１チヤネルのビットの割り
付けを示す。図において、Ｂはチャネル空塞表示ビット
、Ａはデータ有効表示ビットＶは使用してないビットを
示している。

本実施例で今まで述べてきた方法は、８ビット方式を採
用しても本質的な変更なしに適用可能である。

以下に、本実施例において１０ビット方式、８ビット方
式を切換えて使用することにより、一種類のハードウェ
アで実現するための切換手段について説明する。

１０ビット方式を採用するか８ビット方式を採用するか
は、第１図に示すネットワークシステムにどのような端
末が接続されるかによって決定される。システムの立ち
上げ時にスイッチまたは処理装置３００からの信号によ
ってどちらの方式かを定める。

上述した、１０ビット方式と８ビット方式との切換を実
現するには、第４図のフレーム同期部を次のように変更
する。

同期バタン発生器１０１．一致回路１０２．同期カウン
タ１０６．デコーダ１０７．クロックカウンタ１１４．
デコーダ１１５を、既存の１０ビット用とは別に８ビツ
ト用のものを新たに設け、８ビツト／１０ビツト切換信
号（以下信号ＯＣＴ　Ｅ　Ｔと称す。）により、切り換
える。倍音ＯＣＴ　１’、　Ｔは、システムの立ち、上
げ時に、スイッチまたは処理装置３００から得られる。

デコーダ１１５の出力クロック信号ＣＬＫＩＩは、８ビ
ツト方式の場合には、クロックカウンタ１１４の値が４
．５になる時に１になる信号である。

あるいは、８ビツト方式にも１０ビット方式にも共用で
きる回路方式をとることにより、たとえば同期カウンタ
１０６．クロックカウンタ１１４をそれぞれ１つにして
、信号０ＣＴＥＴ　のオン・オフにより８ビツト７１０
ビツトいずれの動作も行なわせることができるようにす
ることも可能である。

さらに、第４図に示す回路全体を８ビツト方式用に別個
に設けるようにしてもよい。

第１４図は８ビツト／１０ビツト切換機能を追加した転
送制御部の一実施例を示す。

以下、８ビツト方式の場合の動作を説明する。

シフトレジスタ４０２からクロック信号ｃＬＫＩのタイ
ミングで受信レジスタ４０３にとりこ１れた８ビツトデ
ータのうち、空塞表示ビットＡ０２は１０ビット方式時
の空塞表示ヒラ）ＡＯＯと共にセレクタ１４００に入る
。信号０ＣＴＥＴがオンの場合、ピッ）ＡＯ２がＡＯＯ
’　として出力される。つまり、８ビツト方式でも１０
ビット方式でもピッ）ＡＯＯ’としては、そのチャネル
の空塞表示ビットがあられれることになる。

ビジー制御回路４０７に与えられる信号ＢＵＳＹＯＮ、
ＢＵＳＹＯＦＦによりセットまたはリセットされるか、
あるいは全く変化しなかった空塞表示ビットＡＯＯ”は
送信レジスタ４１２にクロック信号ＣＬＫＩのタイミン
グでとりこまれた後、セレクタ１４０１に、８ビツト方
式時の空塞表示ビットＡＯ２”と共に入る。セレクタ１
４ｏ１は信号０ＣＴＥＴがオンであり、かつパケットの
２チヤネル目以降でない時はピッ）　Ａ　００　ｋＡＯ
２”として出力する。このパケットの２チヤネル目以降
でないことを示す信号としては、第１０図の先頭タイミ
ング回路７０１から得られる２チヤネル目を表わす信号
ＣＨＮ２を反転したものを使っている。信号０ＣＴＥＴ
がオフ、すなわち１０ビット方式時と、８ビツト方式時
におけるパケットの２チヤネル目以降は、ビットＡＯ２
“’ｔＡＯ２”としてそのまま出力する。８ビツト方式
時に、パケットの２チヤネル以降はビットＡＯ２“をそ
のままＡ　０２　／／／として通させるのは、２チヤネ
ル目以降はデータを８ビツト分確保するためである。

結局、二つのセレクタ１４００と１４０１に追加して８
ビツト時に用いることにより、転送制御部におけるビジ
ー制御、送受信データ等の処理は８ビツト／１０ビツト
方式の違いに無関係に同じものでよいことになる。

空塞清報ピッ）　Ａ　０２　”がのった８ビツト信号は
、チェックセレクタ４１４を通って送信シフトレジスタ
４１３にクロック信号ＣＬ　Ｋ　ＩＩＩのタイミングで
とりこまれる。８ビツト方式の場合、１０ビット方式用
に用意しである１０ビツトシフトレジスタ４１３の途中
の８ビツト目の端子から直列出力音とり出す。セレクタ
１４０２は、信号０ＣＴＥ’ｉ’　がオンの時、送信シ
フトレジスタ４１３の８ビツト目の出力が選ばれてセレ
クタ１４０２の出力となり、第７図の送信器４１８に送
られる。

信号０ＣＴＥＴ　がオフの時、１０ビツト目の出力が選
ばれて同様に送信器４１８に送られる。

第１５図は、８ビツト／１０ビツト切換機能を持った端
末制御部の一部の構成例を示したもので、第８Ａ図に付
加される部分を示しである。

まず、端末装置からデータを送信する場合、セレクタ１
５００は信号０ＣＴＥＴがオンの時、第８Ａ図の信号Ｓ
Ｒ，ＥＱによりセットされたフリップフロップ５１６か
らの出力信号５ＤＯＩを、８ビツト方式時のデータ有効
表示ビットＳＤＯ３’として出力させる働きをする。こ
のセレクタ１５００により、端末装置は８ピツ）／１０
ビツトに拘らずデータ有効表示信号を信号５ＲＥＱとし
て出力すれば、その時に用いられている方式に応じたビ
ットの位置にデータ有効表示信号が出力される。

次に端末装置がデータを受信する場合、受信セレクタ５
２０により選択された信号ＲＤまたはＩＮＤのうち、８
ビット方式時のデータ有効表示ビットＲＤＯ３が、セレ
クタ１５０１により、ピッ）ｌ（ＤＯ１’として出力さ
れる。これにより、端末装置側は８ビツト／１０ビツト
の方式に拘らずＲ，ＤＯ１’に検出すれば、データの有
効性を知ることができる。

結局、セレクタ１５００．１５０１を用いることにより
、端末装置は、８ビツト／１０ビツトいずれの場合でも
同じビット位置にデータ有効表示信号を入出力できるこ
とになる。

【図面の簡単な説明】

第１図は本発明方式の全体のシステム構成を説明するた
めの略図、第２Ａ図、第２Ｂ図、第２Ｃ図、第２Ｄ図、
第２Ｅ図、第２Ｆ図、第２Ｇ図、第２Ｈ図、第２Ｊ図お
よび２に図は本発明方式におけるフレーム構成を説明す
るための略図、第２１図は本発明方式の回線交換機能時
の動作を説明するための説明図、第３Ａ図、第３Ｂ図は
本発明方式におけるノード装置の一実施例を示す構成図
、第４図は本発明方式におけるフレーム同期部の一実施
例を示す構成図、第５Ａ図、第５Ｂ図は本発明方式にお
けるチャネル制御部の一実施例を示す構成図、第６図は
本発明における処理装置部の一実施例を示す構成図、第
７図は本発明方式における転送制御部の一実施例を示す
構成図、第８Ａ図、第８Ｂ図、第８Ｃ図、第８Ｄ図は本
発明方式における端末制御部の一実施例を示す構成図、
第８Ｅ図は本発明方式における転送制御部の他の実施例
を示す構成図、第９図は本発明方式におけるリンク制御
部の一実施例を示す構成図、第１Ｏ図は本発明方式にお
けるパケット制御部の一実施例を示す構成図、第１１図
は本発明方式におけるパケット制？＠部の一実施例を示
す構成図、第１２図は本発明方式におけるフレーム生成
制御部の一実施例を示す構成図、第１３図〜第１５図は
本発明方式において、１０ビット方式／８ビット方式切
換機能を付加した場合を示すもので、第１３図は、１０
ビット方式と８ビット方式におけるチャネルのビットの
割り付けの例を示す説明図、第１４図は転送制御部の一
実施例を示す構成図、第１５図ｉｄ端末制御部の一実施
例を示す構成図である。 １００・・・フレーム同期部、２００・・・チャネル制
御部、３００・・・処理装置、４００・・・転送制御部
、５００・・・端末制御部、６００・・・リンク制御部
、７００・・・パケット制御部、８００・・・パケット
インターフェース部、９００・・・フレーム生成制御部
、第ｆｒ２Ｕ （Ａン 第　５　図 （Ｂ） ： 第　８　図 （Ｄ） ゐ乙ｂｖ　　　　　　　　　　　１＜θＲＣＴＣ第７３ ■「冨口

Claims (1)

【特許請求の範囲】
1. １、複数個のノード装置と、該ノード装置間を結合する
   少くとも１つのループ状伝送路とを有し、上記ノード装
   置の少くとも１つにおいて、複数チャネルからなるフレ
   ームを繰り返し生成し、該フレームを上記伝送路上に伝
   送させるデータ通信方式において、少くとも１部のチャ
   ネルは、データ情報伝送用のビットと、データ伝送制御
   用のビットを含み、各ノード装置は上記チャネルを通し
   てデータ情報と同時に制御情報を伝送するようにしたこ
   とを特徴とするデータ通信方式。