JP2528176Y2

JP2528176Y2 - 映像信号処理装置

Info

Publication number: JP2528176Y2
Application number: JP1989038677U
Authority: JP
Inventors: 直樹坪野
Original assignee: アイワ株式会社
Priority date: 1989-03-31
Filing date: 1989-03-31
Publication date: 1997-03-05
Anticipated expiration: 2004-03-31
Also published as: JPH02130170U

Description

【考案の詳細な説明】［産業上の利用分野］この考案は、映像信号の増大または減衰処理をしてフ
ェードインまたはフェードアウトを行なう際に使用して
好適な映像信号処理装置に関する。

［従来の技術］従来、例えばカメラ一体型VTRにおいて、フェードイ
ン・フェードアウトの機能を有するものが知られてい
る。フェードインとは、カメラ部からVTR部に供給され
る映像信号を徐々に増大させて画像がゆっくり現われる
ようにする特殊効果であり、逆に、フェードアウトと
は、カメラ部からVTR部に供給される映像信号を徐々に
減衰させて画像がゆっくり消えるようにする特殊効果で
ある。

これら、フェードイン・フェードアウトは、例えば記
録開始時および記録終了時に行なわれ、効果的な継ぎ撮
りが可能となっている。

［考案が解決しようとする課題］上述したように、フェードインまたはフェードアウト
は、映像信号の増大または減衰処理を行なうことで実現
することができる。

そこで、この考案では、フェードインまたはフェード
アウトを良好に実現することができる映像信号処理装置
を提供することを目的とするものである。

［課題を解決するための手段］この考案は、入力映像信号が接続スイッチを介して第
１および第２の減算器に供給され、第１の減算器の出力
信号はフィールドメモリに供給され、このフィールドメ
モリの出力信号は出力映像信号とされると共に第２の減
算器に供給され、この第２の減算器の出力信号はレベル
調整器を介して第１の減算器に供給されることを特徴と
するものである。

［作用］上述構成においては、接続スイッチ13aをオン状態と
すると共に、レベル調整器13fで所定の減衰を与えるこ
とにより、最初フィールドメモリ13dに記憶されている
信号のレベルが略０であれば、最初のフィールド期間で
は第２の減算器13cからの差信号Δｆが大きく第１の減
算器13bでの減算量が大きいが、その後のフィールド期
間ではフィールドメモリ13dより出力される信号のレベ
ルが徐々に大きくなって差信号Δｆのレベルが小さくな
るので、フィールドメモリ13dからの出力映像信号のレ
ベルは徐々に増大され、フェードインが実現される。

また、接続スイッチ13aをオフ状態とすると共に、レ
ベル調整器13fで所定の減衰を与えることにより、入力
映像信号fnのレベルが０となるので、最初のフィールド
期間では第２の減算器13cからの差信号Δｆが大きく、
第１の減算器13bよりフィールドメモリ13dに供給される
信号のレベルは大きいが、その後のフィールド期間では
フィールドメモリ13dに供給される信号のレベルが徐々
に小さくなるので、フィールドメモリ13dからの出力映
像信号のレベルは徐々に減衰され、フェードアウトが実
現される。

また、このフェードインやフェードアウトにおいて、
接続スイッチ13aをオフ状態とすると共に、レベル調整
器13fで減衰を与えないことにより、第２の減算器13cか
らの差信号Δｆはフィールドメモリ13dの出力信号と同
じものとなり、これが第１の減算器13bを介してフィー
ルドメモリ13dに供給されるので、フィールドメモリ13d
からの出力映像信号のレベルは増大や減衰はされない。
つまり、このようなフィールド期間を設けることによっ
て、フェードインやフェードアウトの時間を適当に延長
し得る。

［実施例］以下、第１図を参照しながら、この考案の一実施例に
ついて説明する。本例はカメラ一体型VTRに適用した例
である。

同図において、１は撮像素子、例えばCCD固体撮像素
子であり、この撮像素子１からの撮像信号はAGCアンプ
２を介してプロセス回路３に供給され、このプロセス回
路３より輝度信号Ｙおよび色差信号Ｒ−Y,B−Ｙが出力
される。

また、撮像素子１からの撮像信号はレベル検出器４に
供給され、その検出信号はアイリスドライバ５に制御信
号として供給され、このアイリスドライバ５によって、
撮像素子１の前面側に配されたアイリス６が駆動され
る。この場合、アイリス６の開きは撮像信号のレベルに
応じて制御され、推奨照度以下、例えば200ルックス以
下では開放となるように制御される。

また、AGCアンプ２の出力信号はレベル検出器７に供
給され、その検出信号はアンプ８を介してAGCアンプ２
にAGC制御信号として供給される。これによりAGCアンプ
２は推奨照度以下で動作して、AGCアンプ２の出力信号
のレベルが一定となるようにされる。なお、2aはAGCア
ンプ２の最大ゲインを設定するためのポテンショメータ
である。

また、プロセス回路３より出力される輝度信号Ｙはγ
補正回路９およびアンプ10の直列回路を介してエンコー
ダ11に供給される。このエンコーダ11で同期信号が付加
されたのちA/D変換器12に供給され、このA/D変換器12で
ディジタル信号に変換されたのちディジタル処理回路13
に供給される。

すなわち、A/D変換器12の出力信号は接続スイッチ13a
を介して減算器13bおよび減算器13cに供給され、減算器
13bの出力信号はフィールドメモリ13dで１フィールド期
間だけ遅延されたのち減算器13cに供給される。フィー
ルドメモリ13dはメモリ制御回路14を介してマイコンを
有してなるコントローラ15によって制御される。

減算器13cからは、現フィールドの信号fnとフィール
ドメモリ13dからの１フィールド前の信号fn−１との差
信号Δｆが出力され、この差信号Δｆはローパスフィル
タ13eでノイズ成分が除去されてレベル調整用の係数器1
3fに供給され、この係数器13fで係数ｋが乗算されたの
ち減算器13bに供給されて現フィールドの信号fnより減
算される。

ここで、係数器13fの係数ｋはコントローラ15によっ
て制御される。

すなわち、フェードインやフェードアウトでないとき
には、係数ｋは０とされる。また、フェードインおよび
フェードアウトのときには、係数ｋが１より小さいフィ
ールド期間（○印で図示）と、係数ｋが１のフィールド
期間（×印で図示）とが、それぞれ、例えば第２図Ａお
よびＢに示すように切り換えられる。

また、接続スイッチ13aのオンオフの切り換えはコン
トローラ15によって制御される。

すなわち、フェードインやフェードアウトでないとき
には、継続してオン状態とされる。また、フェードイン
のときには、係数ｋが１より小さくされるフィールド期
間ではオン状態とされると共に係数ｋが１とされるフィ
ールド期間ではオフ状態とされ、フェードアウトのとき
には、継続してオフ状態とされる。

以上の構成において、フェードインやフェードアウト
でないときには、係数器13fの係数ｋが０であると共に
接続スイッチ13aが継続してオン状態であるので、A/D変
換器12の出力信号がフィールドメモリ13dを介してその
まま出力される。

また、フェードインにおいて係数器13fの係数ｋが１
より小さく、接続スイッチ13aがオン状態のフィールド
期間、最初フィールドメモリ13dに記憶されている信号
のレベルが略０であるので最初のフィールド期間では減
算器13cからの差信号Δｆが大きく減算器13bでの減算量
が大きいが、その後のフィールド期間ではフィールドメ
モリ13dより出力される信号のレベルが徐々に大きくな
って差信号Δｆのレベルが小さくなるので、フィールド
メモリ13dを介して出力される信号のレベルは徐々に増
大される。

そして、このフェードインにおいて係数器13fの係数
ｋが１で、接続スイッチ13aがオフ状態のフィールド期
間、減算器13cからの差信号Δｆはフィールドメモリ13d
の出力信号と同じものとなり、これがそのままフィール
ドメモリ13dに供給されるので、フィールドメモリ13dよ
り出力される信号のレベルは増大されない。つまり、こ
のフィールド期間によってフェードインの時間が適当に
延長されている。

また、フェードアウトにおいて係数器13fの係数ｋが
１より小さく、接続スイッチ13aがオフ状態のフィール
ド期間、現フィールドの信号fnのレベルが０であるの
で、最初のフィールド期間では減算器13cからの差信号
Δｆが大きくフィールドメモリ13dに供給される信号の
レベルは大きいが、その後のフィールド期間ではフィー
ルドメモリ13dに供給される信号のレベルが徐々に小さ
くなるので、フィールドメモリ13dを介して出力される
信号のレベルは徐々に減衰される。

そして、このフェードアウトにおいて係数器13fの係
数ｋが１で、接続スイッチ13aがオフ状態のフィールド
期間、減算器13cからの差信号Δｆはフィールドメモリ1
3dの出力信号と同じものとなり、これがそのままフィー
ルドメモリ13dに供給されるので、フィールドメモリ13d
より出力される信号のレベルは減衰されない。つまり、
このフィールド期間によってフェードアウトの時間が適
当に延長されている。

なお、コントローラ15には、フェードモードとするた
めの操作キー16および記録モードまたは記録待機モード
とするための操作キー17が接続される。

また、ディジタル処理回路13、したがってフィールド
メモリ13dの出力信号は、D/A変換器18でアナログ信号に
変換されたのち切換スイッチ19のｂ側の固定端子に供給
され、この切換スイッチ19のａ側の固定端子にはエンコ
ーダ11より出力される輝度信号Ｙが供給される。この切
換スイッチ19の切り換えはメモリ制御回路14によって制
御され、フェードモードでないときにはｂ側に切り換え
られ、フェードモードでフェードインのスタート時には
ｂ側に切り換えられると共にフェードアウトでエンド時
にはａ側に切り換えられる。

この切換スイッチ19の出力信号はVTR20に記録信号と
して供給される。

また、プロセス回路３より出力される色差信号Ｒ−Y,
B−Ｙはエンコーダ11にて直角二相変調されたのち色信
号Ｃ（色副搬送波周波数は、例えば3.58MHz）として出
力される。この色信号ＣはA/D変換器21に供給され、こ
のA/D変換器21でディジタル信号に変換されたのち色復
調回路22に供給され、この色復調回路22からは色差信号
Ｒ−Y,B−Ｙが点順次で出力される。

この色復調回路22からの色差信号Ｒ−Y,B−Ｙはディ
ジタル処理回路23に供給される。このディジタル処理回
路23は、上述した輝度信号系のディジタル処理回路13と
同様に構成され、接続スイッチおよび係数器はコントロ
ーラ15によって制御されると共に、フィールドメモリは
メモリ制御回路14によって制御される。

このディジタル処理回路23の出力信号は色変調回路24
に供給され、この色変調回路24より出力される色信号Ｃ
はD/A変換器25でアナログ信号に変換されたのち切換ス
イッチ26のｂ側の固定端子に供給され、この切換スイッ
チ26のａ側の固定端子にはエンコーダ11より出力される
色信号Ｃが供給される。この切換スイッチ26の切り換え
はメモリ制御回路14によって制御され、フェードモード
でないときにはｂ側に切り換えられ、フェードモードで
フェードインのスタート時にはｂ側に切り換えられると
共にフェードアウトでエンド時にはａ側に切り換えられ
る。

この切換スイッチ26の出力信号はVTR20に記録信号と
して供給される。

なお、VTR20の動作は、VTR制御回路27を介してコント
ローラ15によって制御される。

また、切換スイッチ19および26の出力信号は加算器28
に供給されて加算されたのち電子ビューファインダ（EV
F）29に表示信号として供給される。

以上の構成において、記録待機（ポーズ）モードにあ
るとき、ディジタル処理回路13および23からはそれぞれ
A/D変換器12および色復調回路22の出力信号がそのまま
出力されると共に切換スイッチ19および26はｂ側に切り
換えられているので、EVF29には今撮っている被写体が
表示される（第３図イに図示）。この場合、EVF29の画
面には「REC PAUSE」の文字が表示される。なお、説明
の簡単のため、第１図において文字表示に関する部分は
省略している。

この状態で、操作キー16が押されてフェードモードと
されると、EVF29の画面には、「REC PAUSE」の文字の他
に「FADE」の文字が表示される（同図ロに図示）。

この状態で、操作キー17が押されて記録モードとされ
ると、フェードインの状態となり、ディジタル処理回路
13および23より出力される信号のレベルは徐々に増大さ
れるので、EVF29には、真暗な画面から少しづつ今撮っ
ている被写体が現われてくる（同図ハ〜ホに図示）。こ
の場合、EVF29の画面には、「FADE」の文字が表示され
ると共に、「REC」の文字が点滅表示される。

フェードインが終了すると、EVF29の画面における「R
EC」の文字の点滅が停止されて、通常の記録が行なわれ
る（同図ヘ〜トに図示）。

この状態で、操作キー17が押されて記録待機モードと
されると、フェードアウトの状態となり、ディジタル処
理回路13および23より出力される信号のレベルは徐々に
減衰されるので、EVF29の画面は、今撮っている被写体
から少しずつ真暗な画面になっていく（同図チ〜ヌに図
示）。この場合、EVF29の画面には、「FADE」の文字が
表示されると共に、「REC PAUSE」の文字が点滅表示さ
れる。

フェードアウトが終了すると、「REC PAUSE」の文字
の点滅が停止される（同図ルに図示）。そして、切換ス
イッチ19および26はａ側に切り換えられるので、EVF29
には今撮っている被写体が表示される（同図ヲに図
示）。

この状態で、操作キー17が押されて記録モードとされ
ると、フェードインの状態となり、切換スイッチ19およ
び26はｂ側に切り換えられると共に、ディジタル処理回
路13および23より出力される信号のレベルは徐々に増大
されるので、EVF29には、真暗な画面から少しづつ今撮
っている被写体が現れてくる（同図ワ〜ヨに図示）。こ
の場合、EVF29の画面には、「FADE」の文字が表示され
ると共に、「REC」の文字が点滅表示される。

フェードインが終了すると、EVF29の画面における「R
EC」の文字の点滅が停止されて、通常の記録が行なわれ
る（同図タ〜レに図示）。

そして、以下操作キー17が押されるごとに同様にフェ
ードアウト、フェードインの動作が行なわれる。

そして、例えばフェードアウトが終了した後に（同図
ヲ参照）、操作キー17が押されてフェードモードが解除
されると、切換スイッチ19および26はｂ側に切り換えら
れると共に、EVF29の画面の「FADE」の文字が消去され
る。

なお、第３図イに示すような記録待機モードの状態
で、フェードモードとされずに、操作キー17が押されて
記録モードとされると、フェードイン状態となることな
く通常の記録が行なわれる。この場合、EVF20の画面に
は「REC」の文字が表示される。またこの状態で、操作
キー17が押されて記録待機モードとされると、フェード
アウト状態となることなく記録が終了される。

このように本例によれば、接続スイッチ13aをオン状
態とすると共に、係数器13fの係数を１より小さくする
ことにより、ディジタル処理回路13および23の出力信号
のレベルが徐々に増大されるので、良好なフェードイン
を実現することができる。また、接続スイッチ13aをオ
フ状態とすると共に、係数器13fの係数を１より小さく
することにより、ディジタル処理回路13および23の出力
信号のレベルが徐々に減衰されるので、良好なフェード
アウトを実現することができる。

また、このフェードインやフェードアウトにおいて、
接続スイッチ13aをオフ状態とすると共に、係数器13fの
係数を１とすることにより、ディジタル処理回路13およ
び23の出力信号のレベルは増大や減衰はされず、フェー
ドインやフェードアウトの時間を適当に延長することが
できる。

［考案の効果］以上説明したように、この考案によれば、接続スイッ
チのオンオフやレベル調整器の係数を適当に制御するこ
とにより、良好なフェードインやフェードアウトを実現
できると共に、フェードインやフェードアウトの時間を
自由に延長することができる。

【図面の簡単な説明】

第１図はこの考案の一実施例を示す構成図、第２図およ
び第３図はその説明のための図である。１……撮像素子２……AGCアンプ３……プロセス回路 4,7……レベル検出器６……アイリス 11……エンコーダ 12,21……A/D変換器 13,23……ディジタル処理回路 14……メモリ制御回路 15……コントローラ 16,17……操作キー 18,25……D/A変換器 19,26……切換スイッチ 20……VTR 27……VTR制御回路 28……加算器 29……電子ビューファインダ

Claims

(57)【実用新案登録請求の範囲】

【請求項１】入力映像信号が接続スイッチを介して第１
および第２の減算器に供給され、上記第１の減算器の出力信号はフィールドメモリに供給
され、上記フィールドメモリの出力信号は出力映像信号とされ
ると共に上記第２の減算器に供給され、上記第２の減算器の出力信号はレベル調整器を介して上
記第１の減算器に供給されることを特徴とする映像信号
処理装置。