JP2509285B2 - 半導体装置の試験方法 - Google Patents

半導体装置の試験方法

Info

Publication number
JP2509285B2
JP2509285B2 JP63063621A JP6362188A JP2509285B2 JP 2509285 B2 JP2509285 B2 JP 2509285B2 JP 63063621 A JP63063621 A JP 63063621A JP 6362188 A JP6362188 A JP 6362188A JP 2509285 B2 JP2509285 B2 JP 2509285B2
Authority
JP
Japan
Prior art keywords
package
socket
contact
pin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63063621A
Other languages
English (en)
Other versions
JPH01238048A (ja
Inventor
光樹 永戸
勉 ▲吉▼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63063621A priority Critical patent/JP2509285B2/ja
Priority to US07/319,713 priority patent/US5057904A/en
Publication of JPH01238048A publication Critical patent/JPH01238048A/ja
Application granted granted Critical
Publication of JP2509285B2 publication Critical patent/JP2509285B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1076—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by sliding
    • H05K7/1084—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by sliding pin grid array package carriers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔概 要〕 パッケージと該パッケージを用いたバーンイン方法に
係り、特にICリードの高温試験等のバーンインを行なう
ために有効なパッケージとそのパッケージを用いたバー
ンイン方法に関し、 本発明はパッケージとバーンイン用のソケットのコン
タクト方法を簡略化し、ピンの曲がりを防止するパッケ
ージ及びそのパッケージを用いたバーンイン方法を提供
することを目的とし、 パッケージにおいて、該ピンの周囲に各ピンと電気的
に接続された複数のパッドを配設したこと、 及び前記パッドと電気的に接続可能な接触子を有する
ソケットであること、 及びパッケージのピンに電流を流してバーンインする
方法において、 該パッケージの周囲に各ピンと電気的に接続された複
数のパッドを有するパッケージを、該パッドと電気的に
接続可能な接触子に接触させて電流を供給することを構
成とする。
〔産業上の利用分野〕
本発明は、半導体装置の試験方法に係り、特にICリー
ドの高温試験等のバーンインを行なうために有効なパッ
ケージとそのパッケージを用いたバーンイン方法に関す
る。
〔従来の技術及び課題〕
ICデバイスの初期試験として例えば高温試験が行なわ
れる。この高温試験を行なうにはいわゆるバーンイン工
程が行なわれこの工程ではICデバイスに電流を供給する
必要がある。そのため該デバイスのPGA（Pin Grid Arra
y）パッケージの電源ピン（リード）に接触できるソケ
ットを作り、そのソケットにICデバイス電源ピンを挿入
し、ソケットの接触子を介して電流を供給している。し
かしながら最近PGAパッケージのピン数が増加して各ピ
ン間の間隔（ピッチ）が小さくなると、そのピンに対応
して作られたソケットの接触子との接触不良が生じる。
電源ピンとソケットの接触子とを良好に接触させるには
接触子に高い位置決め精度を必要としソケット製造価格
が高価となる。またピン数が増加すると共にピンの直径
も小さくなって来ているのでICパッケージとソケットと
のコンタクトの際に電源ピンを曲げたり時に破損を招く
場合もあった。
また、このような課題は電源ピンの場合のみならず信
号線用のピンの場合にも生じる。
本発明はパッケージとバーンイン用のソケットのコン
タクト方法を簡略化し、ピンの曲がりを防止するPGAパ
ッケージを用いた半導体装置の試験方法を提供すること
を目的とする。
〔課題を解決するための手段〕
上記課題は、本発明によれば、ピン群のうちの一又は
二以上のピンと電気的に接続された複数の試験用パッド
を有するパッケージを、前記複数の試験用パッドのそれ
ぞれに接触し且つ前記ピン群には接触しない複数の接触
子を有するソケットに載置し、前記ソケットの各接触子
から前記パッケージの各試験用パッドに電流を供給する
ことを特徴とする、半導体装置の試験方法によって解決
される。
〔実施例〕
以下本発明の実施例を図面に基づいて説明する。
第1A図及び第1B図は本発明の一実施例を説明するため
のパッケージの模式断面及び平面図である。
第1A図及び第1B図に示すように、例えば直径0.15mmで
各ピン間の距離が0.9mmの多数の電源ピン（リード）１
が配設されたPGA（ピングリッドアレイ）パッケージ２
のピン１が立設された側と同一面の周囲に約1mm四方の
複数の電源パッド３が各ピンに対応して設けられてい
る。
第２図は上記のパッケージ２とそのパッケージと組合
せて使用するソケットを組合せて電源供給を行なう状態
にした模式断面図である。
第２図において、パッケージ２の電源パッド３がソケ
ット５の接触子６と接触せしめられ電流が供給されてい
る。該ソケット５はソケットふた７を有し、そのソケッ
トとソケットふたの間にパッケージが配され押え８によ
り、パッケージの電源パッド３とソケットの接触子６と
の接触をより強固なものにしている。このようなソケッ
トとパッケージの組合せ状態で例えば高温試験、バーン
イン（burn in）がなされる。なお、第２図に示すよう
に、ソケット５の接触子６はパッケージ２のピン１には
接触しない。
〔発明の効果〕
以上説明したように本発明によればバーンイン用のソ
ケットに各ピンに対応した多くの接触子を配設する必要
がなく、バーンイン用ソケットの構造を簡略化、低価格
化できる。またソケットとパッケージのコンタクトの際
パッケージの各ピンはソケットの接触子に直接接触しな
くとも電流供給がなされるのでピンの曲がり、破損等が
防止され、しかもパッケージに配設した電源パッドと接
触子との接触面積が広くなるので従来より位置決め精度
がゆるやかとなり安定した電流供給を行なうことができ
る。
【図面の簡単な説明】
第1A図及び第1B図は本発明の一実施例を説明するための
パッケージの模式断面及び平面図である。 第２図は上記のパッケージ２とそのパッケージと組合せ
て使用するソケットを組合せて電源供給を行なう状態に
した模式断面図である。 １……ピン（リード）、２……パッケージ、 ３……電源パッド、５……ソケット、 ６……接触子、７……ソケットふた、 ８……押え。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】ピン群のうちの一又は二以上のピンと電気
    的に接続された複数の試験用パッドを有するパッケージ
    を、 前記複数の試験用パッドのそれぞれに接触し且つ前記ピ
    ン群には接触しない複数の接触子を有するソケットに載
    置し、 前記ソケットの各接触子から前記パッケージの各試験用
    パッドに電流を供給することを特徴とする、半導体装置
    の試験方法。
JP63063621A 1988-03-18 1988-03-18 半導体装置の試験方法 Expired - Lifetime JP2509285B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63063621A JP2509285B2 (ja) 1988-03-18 1988-03-18 半導体装置の試験方法
US07/319,713 US5057904A (en) 1988-03-18 1989-03-07 Socket unit for package having pins and pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63063621A JP2509285B2 (ja) 1988-03-18 1988-03-18 半導体装置の試験方法

Publications (2)

Publication Number Publication Date
JPH01238048A JPH01238048A (ja) 1989-09-22
JP2509285B2 true JP2509285B2 (ja) 1996-06-19

Family

ID=13234580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63063621A Expired - Lifetime JP2509285B2 (ja) 1988-03-18 1988-03-18 半導体装置の試験方法

Country Status (2)

Country Link
US (1) US5057904A (ja)
JP (1) JP2509285B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342206A (en) * 1993-07-15 1994-08-30 The Whitaker Corporation Socket for direct electrical connection to an integrated circuit chip
US5384692A (en) * 1993-12-16 1995-01-24 Intel Corporation Socket with in-socket embedded integrated circuit
US5923179A (en) * 1996-03-29 1999-07-13 Intel Corporation Thermal enhancing test/burn in socket for C4 and tab packaging
US6181149B1 (en) 1996-09-26 2001-01-30 Delaware Capital Formation, Inc. Grid array package test contactor
JP3761997B2 (ja) * 1996-11-15 2006-03-29 株式会社アドバンテスト Ｂｇａパッケージ用ｉｃソケット
US6064218A (en) * 1997-03-11 2000-05-16 Primeyield Systems, Inc. Peripherally leaded package test contactor
US6040625A (en) * 1997-09-25 2000-03-21 I/O Sensors, Inc. Sensor package arrangement
US20030087502A1 (en) * 2001-11-02 2003-05-08 Advanced Semiconductor Engineering, Inc. Carrier for used in manufacturing semiconductor encapsulant packages
US6793505B2 (en) * 2002-03-26 2004-09-21 Intel Corporation Ganged land grid array socket contacts for improved power delivery
JP2005108615A (ja) * 2003-09-30 2005-04-21 Tyco Electronics Amp Kk Ｉｃソケット組立体
US20050128726A1 (en) * 2003-12-10 2005-06-16 Thompson Jill H. System and method for protecting pins of an integrated circuit
US7316573B2 (en) * 2004-10-25 2008-01-08 Intel Corporation Protected socket for integrated circuit devices
US20070176618A1 (en) * 2005-08-12 2007-08-02 Amkor Technology, Inc. Universal contactor for use with multiple handlers and method therefor
US20070103179A1 (en) * 2005-11-10 2007-05-10 Silicon Integrated Systems Corp. Socket base adaptable to a load board for testing ic
US9110128B1 (en) * 2008-10-03 2015-08-18 Altera Corporation IC package for pin counts less than test requirements
FR2951912B1 (fr) * 2009-11-03 2011-12-02 Thales Sa Coque de casque en materiau composite
CN103617964B (zh) * 2013-11-20 2019-03-29 常州唐龙电子有限公司 一种铜镍合金封装针栅阵列式集成电路
US11047905B2 (en) * 2019-05-31 2021-06-29 Analog Devices International Unlimited Company Contactor with integrated memory
CN111707929B (zh) * 2020-06-29 2024-07-30 深圳赛西信息技术有限公司 一种pga封装微波测试夹具

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611741Y2 (ja) * 1979-06-06 1986-01-21
US4441119A (en) * 1981-01-15 1984-04-03 Mostek Corporation Integrated circuit package
US4390220A (en) * 1981-04-02 1983-06-28 Burroughs Corporation Electrical connector assembly for an integrated circuit package
JPS59117252A (ja) * 1982-12-24 1984-07-06 Hitachi Micro Comput Eng Ltd 半導体装置
JPS59151443A (ja) * 1983-02-17 1984-08-29 Fujitsu Ltd 半導体装置
JPS59135699U (ja) * 1983-02-28 1984-09-10 山一電機工業株式会社 Ｉｃソケツトにおけるｉｃ押え装置
US4793058A (en) * 1985-04-04 1988-12-27 Aries Electronics, Inc. Method of making an electrical connector
JPS6230367U (ja) * 1985-08-07 1987-02-24
JPS62244139A (ja) * 1986-04-17 1987-10-24 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイ及びその製造方法
US4816426A (en) * 1987-02-19 1989-03-28 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby

Also Published As

Publication number Publication date
US5057904A (en) 1991-10-15
JPH01238048A (ja) 1989-09-22

Similar Documents

Publication Publication Date Title
JP2509285B2 (ja) 半導体装置の試験方法
KR970067804A (ko) 전자 빔 조사가 가능한 칩 캐리어 및 fib 수정장치
JP3616236B2 (ja) プローブカードおよびそれを用いたウエハテスト方法
US6249114B1 (en) Electronic component continuity inspection method and apparatus
JPH02211648A (ja) 半導体装置
US6025733A (en) Semiconductor memory device
JP2000077459A5 (ja)
JPS6325573A (ja) 集積回路のテストボ−ド
JPH11185912A (ja) 半導体測定用治具
JPH0192669A (ja) Ｉｃ測定用キャリア
KR20020067412A (ko) 베어 칩 캐리어 및 반도체 장치의 제조방법
JP3365879B2 (ja) 半導体装置の製造方法
JPH04111328A (ja) 集積回路装置
JPH01198051A (ja) 半導体集積回路
JPH0926437A (ja) プローブカードおよびそれを用いた検査装置
JPH0680714B2 (ja) プローブカード
JPS6041729Y2 (ja) ウエハプロ−ブカ−ド
JP2583252B2 (ja) 半導体素子検査用コンタクタ
JP2996219B2 (ja) 半導体装置のテスト方法及びテスト治具
KR100600046B1 (ko) 반도체 소자 테스트용 인터페이스 키트
KR0117115Y1 (ko) 웨이퍼 테스트용 프로브 카드
JPH0367186A (ja) Ｉｃパッケージソケット
JPH0547866A (ja) Ｉｃチツプ試験用プローブカード
JPH07191114A (ja) Ｓｑｕｉｄ用キャリヤ
JPS6376341A (ja) 半導体装置の試験装置