KR20020067412A - 베어 칩 캐리어 및 반도체 장치의 제조방법 - Google Patents

베어 칩 캐리어 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20020067412A
KR20020067412A KR1020010069115A KR20010069115A KR20020067412A KR 20020067412 A KR20020067412 A KR 20020067412A KR 1020010069115 A KR1020010069115 A KR 1020010069115A KR 20010069115 A KR20010069115 A KR 20010069115A KR 20020067412 A KR20020067412 A KR 20020067412A
Authority
KR
South Korea
Prior art keywords
bare chip
chip carrier
electrode
socket
bare
Prior art date
Application number
KR1020010069115A
Other languages
English (en)
Inventor
하시모토오사무
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020067412A publication Critical patent/KR20020067412A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 높은 전기적 및 기계적 접촉성을 갖는 베어 칩 캐리어를 제공하고자 한다. 이러한 본 발명에서, 베어 칩(2)을 지지하는 베어 칩 캐리어는, 베어 칩 캐리어 베이스부(1)와, 베어 칩 캐리어 베이스부(1)의 주면에 형성되고, 베어 칩(2)의 패드 전극(21)과 접속하는 범프 전극(3)과, 베어 칩 캐리어 베이스부(1)의 이면에 형성되고, 오목형의 형상부(41)를 갖는 베어 칩 캐리어 전극(4)과, 범프 전극(3)과 베어 칩 캐리어 전극(4)을 접속하는 배선(5)을 구비한다.

Description

베어 칩 캐리어 및 반도체 장치의 제조방법{BARE CHIP CARRIER AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 베어 칩(bare chip)의 전기적 시험에 이용하는 베어 칩 캐리어(carrier)에 관한 것으로, 특히 베어 칩 캐리어의 전기적 접속에 관한 것이다.
반도체 웨이퍼로부터 절단된 반도체 베어 칩(이하, 베어 칩이라 칭함)을 그 대로 제조하여 출하할 때에는, IC 테스터 또는 번인(burn-in) 장치 등의 반도체 시험장치를 이용하여 베어 칩의 전기적 시험(전기적 측정이라고도 함)을 할 필요가 있다.
이때, IC 테스터에서 사용하는 테스트 보드상, 또는 번인 장치에서 사용하는 번인 보드상의 IC 소켓에 상기 베어 칩을 실장하기 위해서, 베어 칩 캐리어가 이용된다. 즉, 베어 칩을 지지한 베어 칩 캐리어를 IC 소켓에 실장하여, 각 종 전기적 시험이 행해진다.
이하, 종래의 베어 칩 캐리어에 관하여 설명한다.
도 6은 종래의 베어 칩 캐리어를 설명하기 위한 단면도이다.
도 6에 도시한 것처럼, 베어 칩 캐리어는, 베어 칩(2)을 지지하기 위한 베어 칩 캐리어 베이스부(이하, 베이스부라 약칭함)(1), 및 베어 칩(2)의 패드 전극(21)과 전기적으로 접속하는 범프 전극(3)을 구비하고 있다. 또한, 베어 칩 캐리어는, 베어 칩(2)을 베이스부(1)에 고정하기 위한 베어 칩 캐리어 상부 덮개(6), 베어 칩(2)과 배선(9)을 전기적으로 절연하기 위한 절연성 필름(7), 외부의 IC 소켓과 접속하는 베어 칩 캐리어 전극(8) 및 베어 칩 캐리어 전극(8)과 범프 전극(3)을 접속하는 배선(9)을 구비한다.
여기서, 베어 칩 캐리어 전극(8) 및 배선(9)은, 도전성 필름에 의해 일체적으로 형성된다. 즉, 상기 종래의 베어 칩 캐리어에서는, 도전성 필름을 베어 칩 캐리어 전극으로서 이용되었다.
그러나, 이 도전성 필름은, 기계적 강도가 낮고, 휨과 구부러짐 등의 변형이 생기기 쉽다고 하는 문제가 있었다. 이 때문에, 베어 칩 캐리어 전극(8)과, 이 전극(8)에 접속되는 IC 소켓의 접속단자(예를 들면, 후술할 콘택터)와의 사이에서 접촉 불량이 발생하는 문제가 있었다.
이 대책으로서, 일본국 특개평 10-213626호 공보에 개시된 베어 칩 캐리어에서는, 베어 칩 캐리어 전극이 베이스 부재에 직접 설치되어 있다. 이 베어 칩 캐리어에 의하면, 휨과 구부러짐 등의 변형에 영향을 받지 않고, IC 소켓의 접속단자와 베어 칩 캐리어 전극의 접촉의 안정성을 도모할 수 있다.
또한, 상기 공보에는, 베어 칩 캐리어 전극 상에, BGA 구조의 반도체 장치에서 이용되고 있는 것과 마찬가지인 범프 전극을 설치하고, BGA용 번인 소켓에 대응시킨 것이 개시되어 있다.
그러나, 상기 종래의 기술에서는 베어 칩 캐리어 전극의 구조에 관해서는 어디에도 고안되어 있지 않았다. 종래는, 패드 전극과 범프 전극 등이, 베어 칩 캐리어 전극으로서 이용되었다. 즉, 반도체 장치에서 이용되고 있는 전극 구조를, 단지 베어 칩 캐리어 전극에 적용한데 지나지 않았다.
최근, 전기적 시험을 한 후에, IC 소켓과 베어 칩 캐리어의 사이에서 높은 전기적 및 기계적 접촉성이 얻어지고 있다.
그러나, 종래의 베어 칩 캐리어 전극의 구조에서는, 높은 전기적 및 기계적 접촉성을 얻을 수 없었다.
본 발명은 상기 종래의 문제를 해결하기 위해 주어진 것으로, 높은 전기적 및 기계적 접촉성을 갖는 베어 칩 캐리어를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 의한 베어 칩 캐리어를 설명하기 위한 단면도,
도 2는 본 발명의 실시예 1에 의한 베어 칩 캐리어에 있어서 베어 칩 캐리어 전극의 형상을 설명하기 위한 단면도,
도 3은 본 발명의 실시예 2에 의한 베어 칩 캐리어에 있어서 베어 칩 캐리어 전극의 형상을 설명하기 위한 단면도,
도 4는 본 발명의 실시예 3에 의한 베어 칩 캐리어에 있어서 베어 칩 캐리어 전극의 형상을 설명하기 위한 단면도,
도 5는 본 발명의 실시예 4에 의한 베어 칩 캐리어에 있어서 베어 칩 캐리어 전극의 형상을 설명하기 위한 단면도,
도 6은 종래의 베어 칩 캐리어를 설명하기 위한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 베어 칩 캐리어 베이스부2 : 베어 칩
3 : 범프 전극(제 1 전극)4 : 베어 칩 캐리어 전극(제 2 전극)
5 : 배선6 : 베어 칩 캐리어 상부 덮개
7 : 절연성 필름11 : 콘택부
12 : 콘택터21 : 패드 전극
41 : 형상부42 : 거친 표면 형상부
43 : 형상부(개공)44 : 형상부
본 발명의 제 1 국면에 따른 베어 칩 캐리어는, 베어 칩을 지지하기 위한 베어 칩 캐리어에 있어서,
베이스부와,
상기 베이스부의 주면에 형성되고, 상기 베어 칩과 접속하는 제 1 전극과,
상기 베이스부의 이면에 형성되고, 오목형 형상부를 갖는 제 2 전극과,
상기 제 1 전극과 상기 제 2 전극을 접속하는 배선을 구비한 것을 특징으로 한다.
본 발명의 제 2 국면에 따른 베어 칩 캐리어는, 상기 제 1 국면에 기재된 베어 칩 캐리어에 있어서,
상기 제 2 전극의 오목형 형상부는, 원뿔형으로 절단된 것을 특징으로 한다.
본 발명의 제 3 국면에 따른 베어 칩 캐리어는, 상기 제 1 국면에 기재된 베어 칩 캐리어에 있어서,
상기 제 2 전극의 오목형 형상부가 개공(Open hole)인 것을 특징으로 한다.
본 발명의 제 4 국면에 따른 베어 칩 캐리어는, 상기 제 1 내지 제 3 국면 중 어느 하나에 기재된 베어 칩 캐리어에 있어서,
상기 제 2 전극의 오목형 형상부가 거친 표면 형상을 갖는 것을 특징으로 한다.
본 발명의 제 5 국면에 따른 베어 칩 캐리어는, 베어 칩을 지지하기 위한 베어 칩 캐리어에 있어서,
베이스부와,
상기 베이스부의 주면에 형성되고, 상기 베어 칩과 접속하는 제 1 전극과,
상기 베이스부의 이면에 형성되고, 거친 표면 형상부를 갖는 제 2 전극과,
상기 제 1 전극과 상기 제 2 전극을 접속하는 배선을 구비한 것을 특징으로 한다.
본 발명의 제 6 국면에 따른 베어 칩 캐리어는, 상기 제 5 국면에 기재된 베어 칩 캐리어에 있어서,
상기 제 2 전극의 거친 표면 형상부는, 복수의 오목부를 갖는 것을 특징으로 한다.
또한, 본 발명의 제 7 국면에 따른 베어 칩 캐리어는, 상기 제 5 국면에 기재된 베어 칩 캐리어에 있어서,
상기 제 2 전극의 거친 표면 형상부는, 계단형 형상을 갖는 것을 특징으로 한다.
또한, 본 발명의 제 8 국면에 따른 반도체 장치의 제조방법은, 상기 제 1 내지 제 7 국면 중 어느 하나에 기재된 베어 칩 캐리어를 이용하여 베어 칩을 전기적으로 시험하는 공정을 포함하는 것을 특징으로 한다.
[실시예]
이하, 도면을 참조하여 본 발명의 실시예에 관하여 설명한다. 도면 중, 동일 또는 상당하는 부분에는 동일한 부호를 부여하여 그 설명을 간략화 내지 생략한다.
[실시예 1]
도 1은, 본 발명의 실시예 1에 의한 베어 칩 캐리어를 설명하기 위한 단면도이다.
도 1에서, 참조부호 1은 베어 칩 캐리어 베이스부(이하, 베이스부라 약칭함), 2는 베어 칩, 21은 패드 전극, 3은 범프 전극, 4는 베어 칩 캐리어 전극,41은 오목형 형상부, 5는 배선, 6은 베어 칩 캐리어 상부 덮개, 7은 절연성 필름을 나타낸다.
베이스부(1)는, 베어 칩(2)을 지지하기 위한 것으로, 번인 보드와 테스트 보드와 마찬가지로, 절연성을 갖는 수지 등의 배선 기판으로 형성된다.
베어 칩(2)은, 베이스부(1)상에 지지되고, 도시하지 않은 반도체 시험장치에 의해 전기적 시험이 되는 반도체 장치이다. 또한, 베어 칩(2)은, 범프 전극(3)과 접속하는 패드 전극(21)을 복수로 갖고 있다.
범프 전극(3)은, 베이스부(1)의 주면에 형성된 절연성 필름(7)의 위에 복수로 형성되고, 베어 칩(2)의 복수의 패드 전극(21)과 각각 접속한다. 또한, 범프 전극(3)은, 배선(5)을 통해 베어 칩 캐리어 전극(4)과 전기적으로 접속된다.
베어 칩 캐리어 전극(4)은, 상세 내용은 후술하지만, 베이스부(1)의 이면에 형성되고, 오목형 형상부(41)를 갖는다. 또한, 베어 칩 캐리어 전극(4)은, IC 소켓의 콘택터(후술함)와 전기적 및 기계적으로 접촉한다. 또한, 베어 칩 캐리어 전극(4)은, 배선(5)을 통해서 범프 전극(3)과 전기적으로 접속된다.
배선(5)은, 범프 전극(3)과 베어 칩 캐리어 전극(4)을 접속하기 위한 것이다. 배선(5)은, 베이스부(1)내에 수평 방향으로 배치된 배선 51, 이 수평 방향으로 배치된 배선 51과 범프 전극(3)을 접속하는 배선 52, 상기 수평 방향으로 배치된 배선 51과 베어 칩 캐리어 전극(4)을 접속하는 배선 53, 및 그 외의 필요한 범프 전극군 및 배선군을 포함한다. 배선 5는, 개략적으로, 베이스부(1)의 내부에 형성된다. 또한, 배선 52는, 절연성 필름(7)을 관통하여 형성되어 있고, 배선 52의 선단은 절연성 필름 7의 위쪽에 위치한다.
또한, 도면 좌측의 배선(5)은, 도시하지 않은 다른 범프 전극(3)과 접속하고, 이 외의 범프 전극(3)은, 베어 칩(2)의 도시하지 않은 다른 패드 전극(21)과 접속하고 있다.
상부 덮개(6)는, 베어 칩(2)을 도면의 위쪽에서 가압하여, 베어 칩(2)을 베이스부(1)에 고정하기 위한 것이다.
절연성 필름(7)은, 베이스부(1)와 베어 칩(2)의 사이에 배치되고, 그들을 전기적으로 절연하기 위한 것이다.
다음으로, 상술한 베어 칩 캐리어 전극(4)에 관하여 설명한다.
도 2는, 도 1에 도시한 베어 칩 캐리어 전극의 형상, 즉, 본 실시예 1에 의한 베어칩 캐리어에서의 베어 칩 캐리어 전극의 형상을 설명하기 위한 단면도이다.
도 2에서, 11은 IC 소켓의 콘택터부(또는 콘택트 보드), 12는 IC 소켓의 콘택터(접촉자)를 나타낸다.
도 1 및 도 2에 도시한 것처럼, 베어 칩 캐리어 전극(4)은 오목형 형상부(41)를 갖고 있다.
이 오목형 형상부(41)는, 베어 칩 캐리어 전극(4)이 원뿔형 또는 절구형으로 절단되어 형성된 것이다. 이에 따라, 베어 칩 캐리어 전극(4)은, 관을 거꾸로 한 형상이다.
또한, 오목형 형상부(41)는, 도면의 아래쪽을 향해 형성되어 있다. 이것은, 아래쪽으로부터 콘택터(12)와 접속하기 위한 것이다.
도 2에 도시한 것처럼, 베어 칩 캐리어 전극(4)의 오목형 형상부(41)는, IC 소켓의 콘택터부(11)상에 형성된 콘택터(12)와 전기적 및 기계적으로 접촉한다. 이에 따라, 베어 칩(2)을 지지한 베어 칩 캐리어가 IC 소켓을 통해서 반도체 시험장치에 전기적으로 접속되고, 전기적 시험이 실행된다.
이때, 상술한 베어 칩 캐리어 전극(4)은, 상기 제 1 및 제 2 국면에 기재된 제 2 전극에 대응한다. 또한, 범프 전극(3)은, 제 1 국면에 기재한 제 1 전극에 대응한다.
이상 설명한 것처럼, 본 실시예 1에 의한 베어 칩 캐리어는, IC 소켓과 접속하는 베어 칩 캐리어 전극(4)에 오목형 형상부(41)를 형성하였다.
이 베어 칩 캐리어에 의하면, IC 소켓의 콘택터(12)와 베어 칩 캐리어 전극(4)의 오목형 형상부(41)의 접촉이 다점으로 접촉된다. 또한, 콘택터(12)의 선단은, 베어 칩 캐리어 전극(4)의 오목형 형상부(41)에는 삽입되기 때문에, IC 소켓 상에서의 베어 칩 캐리어의 위치결정 정밀도가 향상한다.
따라서, IC 소켓과 베어 칩 캐리어의 전기적 및 기계적 접촉이 양호해진다. 이에 따라, 반도체 장치(베어 칩)의 전기적 시험을 정밀도가 양호하게 실행하는 것이 가능해진다. 따라서, 전기적 시험을 완료한 반도체 장치의 신뢰성을 향상시킬 수 있다.
이때, 본 실시예 1에서는, 베어 칩 캐리어 전극(4)을 원뿔형(또는 절구형)으로 절단하여 오목형 형상부(41)를 형성하였지만, 이 절단부분의 형상은 원뿔로 제한하지 않는다. 예를 들면, 삼각뿔과 사각뿔, 또는 반구형으로 절단하여도 된다.이 경우도, 콘택터(12)와 상기 형상부(41)의 접촉은 다점으로 접촉되어, 상술한 효과를 얻을 수 있다.
[실시예 2]
도 3은, 본 발명의 실시예 2에 의한 베어 칩 캐리어에서의 베어 칩 캐리어 전극의 형상을 설명하기 위한 단면도이다.
본 실시예 2에 의한 베어 칩 캐리어와, 상술한 실시예 1에 의한 베어 칩 캐리어가 다른 점은, 베어 칩 캐리어 전극에 있다.
이하, 그 다른 점인 베어 칩 캐리어 전극을 중심으로 설명한다.
도 3에 도시한 것처럼, 본 실시예 2에서의 베어 칩 캐리어 전극(4)은, 거친 표면 형상부(42)를 갖는다. 이 거친 표면 형상부(42)는, 복수의 오목부를 갖는다.
여기서, 거친 표면 형상부(42)의 형성에는, 예를 들면, 약액 처리와 블라스팅(blasting) 등의 처리가 이용된다.
또한, 거친 표면 형상부(42)는, 도 3과 같이 오목부가 규칙적으로 형성된 것에 한하지 않고, 불규칙적인 형상의 오목부가 형성된 것이어도 된다.
베어 칩 캐리어 전극(4)의 거친 표면 형상부(42)는, IC 소켓의 콘택터(12)와 전기적 및 기계적으로 접촉한다. 이에 따라, 베어 칩을 지지한 베어 칩 캐리어가 IC 소켓을 통해서 반도체 시험장치에 전기적으로 접촉되어, 전기적 시험이 실행된다.
이때, 상술한 베어 칩 캐리어 전극(4)은, 상기 제 5 국면 및 제 6 국면에 기재한 제 2 전극에 대응한다.
이상 설명한 것처럼, 본 실시예 2에 의한 베어 칩 캐리어는, 베어 칩 캐리어 전극(4)의 표면에 거친 표면 형상부(42)를 형성하였다.
이 베어 칩 캐리어에 의하면, IC 소켓의 콘택터(12)와, 베어 칩 캐리어 전극(4)의 거친 표면 형상부(42)와의 접촉이 다점으로 접촉된다.
따라서, IC 소켓과 베어 칩 캐리어의 전기적 및 기계적 접촉이 양호해지고, 실시예 1과 동일한 효과를 얻을 수 있다.
[실시예 3]
도 4는, 본 발명의 실시예 3에 의한 베어 칩 캐리어에서의 베어 칩 캐리어 전극의 형상을 설명하기 위한 단면도이다.
본 실시예 3에 의한 베어 칩 캐리어와, 상술한 실시예 1에 의한 베어 칩 캐리어와의 다른 점은, 베어 칩 캐리어 전극에 있다.
이하, 그 차이점인 베어 칩 캐리어 전극을 중심으로 설명한다.
도 4에 도시한 것처럼, 본 실시예 3에서의 베어 칩 캐리어 전극(4)은, 플러그 인(Plug-in)식의 전극이다.
즉, 베어 칩 캐리어 전극(4)은, 오목형 형상부(43)를 갖고, 이 오목형 형상부(43)는 개공이다.
이 개공(43)은, 도면에서 아래쪽을 향해 형성되어 있다. 이 개공(43)에 콘택터(12)가 아래쪽으로부터 삽입되기 때문이다. 따라서, 개공(43)의 지름은, IC 소켓의 콘택터(12)의 형상에 대응한다.
또한, 도 4에 도시한 베어 칩 캐리어 전극(4)에는, 표면에서의 지름이 크고 깊이로 들어갈수록 지름이 작아지도록 개공(43)이 형성된다.
베어 칩 캐리어 전극(4)의 개공(43)에는, IC 소켓의 콘택터(12)가 플러그 인됨으로써, 전기적 및 기계적으로 접촉한다. 이에 따라, 베어 칩을 지지한 베어 칩 캐리어가 IC 소켓을 통해서 반도체 시험장치에 전기적으로 접속되고, 전기적 시험이 실행된다.
이때, 상술한 베어 칩 캐리어 전극(4)은, 상기 제 1 국면 및 제 3 국면에 기재된 제 2 전극에 대응한다.
이상 설명한 것처럼, 본 실시예 3에 의한 베어 칩 캐리어는, 베어 칩 캐리어 전극(4)에 개공(43)을 형성하였다.
이 베어 칩 캐리어에 의하면, IC 소켓의 콘택터(12)를 개공(43)에 플러그 인함으로써, 그 접촉이 다점으로 접촉된다. 또한, IC 소켓 상에서의 베어 칩 캐리어의 위치 결정 정밀도가 향상한다.
따라서, IC 소켓과 베어 칩 캐리어의 전기적 및 기계적 접촉이 양호해지고, 실시예 1과 마찬가지의 효과를 얻을 수 있다.
이때, 개공(43)을 거친 표면화 가공(실시예 2 참조)하여, 개공(43)의 내면을 거친 표면으로 하여도 된다. 이 경우도, 콘택터(12)와 베어 칩 캐리어 전극(4)과의 접촉이 다점으로 접촉되어, 상술한 효과를 얻을 수 있다.
[실시예 4]
도 5는, 본 발명의 실시예 4에 의한 베어 칩 캐리어에서의 베어 칩 캐리어 전극의 형상을 설명하기 위한 단면도이다.
본 실시예 4에 의한 베어 칩 캐리어와, 상술한 실시예 1에 의한 베어 칩 캐리어와의 다른 점은, 베어 칩 캐리어 전극에 있다.
이하, 그 다른 점인 베어 칩 캐리어 전극을 중심으로 설명한다.
도 5에 도시한 것처럼, 본 실시예 4에 의한 베어 칩 캐리어 전극(4)은, 상술한 실시예 1 및 2의 베어 칩 캐리어 전극을 조합한 것이다. 즉, 베어 칩 캐리어 전극(4)은, 오목형 형상부(44)를 갖고 있고, 또한, 이 오목형 형상부(44)는 거친 표면 형상을 갖는다.
보다 구체적으로는, 오목형 형상부(44)는, 베어 칩 캐리어 전극(4)이 원뿔형 또는 절구형으로 절단된 것에, 예를 들면 약액 처리 또는 블라스팅 처리에 의해 거친 표면화 가공한 것이다. 이에 따라, 오목형 형상부(44)는, 계단형 형상을 갖는다.
또한, 이 거친 표면화된 오목형 형상부(44)는, 도면에서 아래쪽을 향해 형성되어 있다. 이것은, 아래쪽으로부터 콘택터(12)와 접촉하기 때문이다.
베어 칩 캐리어 전극(4)의 거친 표면화된 오목형 형상부(44)는, 콘택터부(11) 상에 형성된 콘택터(12)와 전기적 및 기계적으로 접촉한다. 이것에 의해, 베어 칩(2)을 지지한 베어 칩 캐리어가 IC 소켓을 통해서 반도체 시험장치에 전기적으로 접속되고, 전기적 시험이 실행된다.
이때, 상술한 베어 칩 캐리어 전극(4)은, 상기 제 1, 4, 5 및 7 국면에 기재된 제 2 전극에 대응한다.
이상 설명한 것처럼, 본 실시예 4에 의한 베어 칩 캐리어는, 베어 칩 캐리어 전극(4)에 오목형 형상부를 형성하고, 그 오목형 형상부를 거친 표면화 가공을 하였다.
이 베어 칩 캐리어에 의하면, IC 소켓의 콘택터(12)와, 베어 칩 캐리어 전극(4)과의 접촉이 다점으로 접촉된다. 또한, IC 소켓 상에서의 베어 칩 캐리어의 위치 결정 정밀도가 향상한다.
따라서, IC 소켓과 베어 칩 캐리어의 전기적 및 기계적 접촉이 양호해져, 실시예 1과 마찬가지의 효과를 얻을 수 있다.
본 발명에 의하면, 높은 전기적 및 기계적 접촉성을 갖는 베어 칩 캐리어를 제공할 수 있다.
또한, 본 발명의 베어 칩 캐리어를 이용하여 베어 칩의 전기적 시험을 하는 것에 의해 반도체 장치의 신뢰성을 향상시킬 수 있다.

Claims (3)

  1. 베어 칩을 지지하기 위한 베어 칩 캐리어에 있어서,
    베이스부와,
    상기 베이스부의 주면에 형성되고, 상기 베어 칩과 접속하는 제 1 전극과,
    상기 베이스부의 이면에 형성되고, 오목형 형상부를 갖는 제 2 전극과,
    상기 제 1 전극과 상기 제 2 전극을 접속하는 배선을 구비한 것을 특징으로 하는 베어 칩 캐리어.
  2. 베어 칩을 지지하기 위한 베어 칩 캐리어에 있어서,
    베이스부와,
    상기 베이스부의 주면에 형성되고, 상기 베어 칩과 접속하는 제 1 전극과,
    상기 베이스부의 이면에 형성되고, 거친 표면 형상부를 갖는 제 2 전극과,
    상기 제 1 전극과 상기 제 2 전극을 접속하는 배선을 구비한 것을 특징으로 하는 베어 칩 캐리어.
  3. 청구항 1 또는 2에 기재된 베어 칩 캐리어를 이용하여 베어 칩을 전기적으로 시험하는 공정을 포함한 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020010069115A 2001-02-15 2001-11-07 베어 칩 캐리어 및 반도체 장치의 제조방법 KR20020067412A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00038640 2001-02-15
JP2001038640A JP2002243795A (ja) 2001-02-15 2001-02-15 ベアチップキャリア、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20020067412A true KR20020067412A (ko) 2002-08-22

Family

ID=18901574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010069115A KR20020067412A (ko) 2001-02-15 2001-11-07 베어 칩 캐리어 및 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US6888158B2 (ko)
JP (1) JP2002243795A (ko)
KR (1) KR20020067412A (ko)
DE (1) DE10152095A1 (ko)
TW (1) TW512472B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250842B1 (ko) * 2010-05-10 2013-04-04 가부시키가이샤 아드반테스트 캐리어분해장치 및 캐리어분해방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028238A1 (ja) * 2004-09-06 2006-03-16 Nec Corporation テストキャリア
JP5616119B2 (ja) * 2010-05-10 2014-10-29 株式会社アドバンテスト 試験用キャリア

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194931A (en) * 1989-06-13 1993-03-16 Kabushiki Kaisha Toshiba Master slice semiconductor device
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5163834A (en) 1990-12-17 1992-11-17 International Business Machines Corporation High density connector
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
US5592736A (en) * 1993-09-03 1997-01-14 Micron Technology, Inc. Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads
US5691041A (en) 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
JPH09161926A (ja) 1995-12-04 1997-06-20 Hitachi Ltd 半導体チップ用ソケット
US5759047A (en) 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
JPH09320720A (ja) 1996-06-03 1997-12-12 Hitachi Ltd 接続装置
JPH10213626A (ja) 1997-01-29 1998-08-11 Hitachi Ltd ベアチップ用キャリア治具
US5962921A (en) * 1997-03-31 1999-10-05 Micron Technology, Inc. Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
US6249135B1 (en) * 1997-09-19 2001-06-19 Fujitsu Limited Method and apparatus for passive optical characterization of semiconductor substrates subjected to high energy (MEV) ion implantation using high-injection surface photovoltage
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
US6010340A (en) 1998-03-04 2000-01-04 Internatinal Business Machines Corporation Solder column tip compliancy modification for use in a BGA socket connector
JP2000243899A (ja) * 1999-02-23 2000-09-08 Rohm Co Ltd チップ・オン・チップ構造の半導体装置
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3459223B2 (ja) * 2000-04-19 2003-10-20 沖電気工業株式会社 半導体装置及びその製造方法
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250842B1 (ko) * 2010-05-10 2013-04-04 가부시키가이샤 아드반테스트 캐리어분해장치 및 캐리어분해방법

Also Published As

Publication number Publication date
US20020111051A1 (en) 2002-08-15
DE10152095A1 (de) 2002-09-12
US6888158B2 (en) 2005-05-03
TW512472B (en) 2002-12-01
JP2002243795A (ja) 2002-08-28

Similar Documents

Publication Publication Date Title
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
KR960008514B1 (ko) 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
US7129730B2 (en) Probe card assembly
US6880245B2 (en) Method for fabricating a structure for making contact with an IC device
US9052341B2 (en) Probe card and manufacturing method thereof
KR20010111118A (ko) 프로브 카드
KR20020067412A (ko) 베어 칩 캐리어 및 반도체 장치의 제조방법
US7474113B2 (en) Flexible head probe for sort interface units
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
US5940680A (en) Method for manufacturing known good die array having solder bumps
JPS5811741B2 (ja) プロ−ブボ−ド
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
JP2011038930A (ja) プローブカード及び被検査装置のテスト方法
KR20170119452A (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
JP2004138576A (ja) 電気的接続装置
KR100868452B1 (ko) 유니버셜 패키지 테스트 보드 어셈블리
KR0181100B1 (ko) 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
KR950014752B1 (ko) 인쇄회로보드를 이용한 노운 굳 다이 제조방법
KR200311472Y1 (ko) 반도체 패키지 테스트용 기판 커넥터
KR20090058862A (ko) 반도체 패키지 테스트 보드
KR20030068629A (ko) 테스트 보드 어셈블리
KR20070056670A (ko) 반도체 웨이퍼 검사용 본딩 패드
KR20040022647A (ko) 집적 회로 칩 테스트를 위한 캔티레버형 푸르브 카드
KR100576654B1 (ko) 웨이퍼 레벨 칩 스케일형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee