JP2024016171A - 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法 - Google Patents

入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法 Download PDF

Info

Publication number
JP2024016171A
JP2024016171A JP2023189071A JP2023189071A JP2024016171A JP 2024016171 A JP2024016171 A JP 2024016171A JP 2023189071 A JP2023189071 A JP 2023189071A JP 2023189071 A JP2023189071 A JP 2023189071A JP 2024016171 A JP2024016171 A JP 2024016171A
Authority
JP
Japan
Prior art keywords
transistor
packaged
bond wire
transistor device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023189071A
Other languages
English (en)
Inventor
トラン、フランク
Trang Frank
ジャン、ヘドン
Haedong Jang
モクティー、ズラーズミ
Mokhti Zulhazmi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2024016171A publication Critical patent/JP2024016171A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】入力ボンド・ワイヤと出力ボンド・ワイヤとの間の分離が強化されたトランジスタ・デバイスを提供する。【解決手段】パッケージングされたトランジスタ・デバイス１００は、ベース上の、制御端子及び出力端子を備えるトランジスタと、入力リード１４とトランジスタの制御端子との間に電気的に結合された第１のボンド・ワイヤと、出力リード１８とトランジスタの出力端子との間に電気的に結合された第２のボンド・ワイヤと、第１のボンド・ワイヤと第２のボンド・ワイヤとの間に物理的に存在する分離材料であって、第１のボンド・ワイヤと第２のボンド・ワイヤとの間の結合を低減するように構成された分離材料とを含む、パッケージングされたトランジスタ・デバイスが提供される。【選択図】図１Ａ

Description

本発明は、一般に、無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）トランジスタに関し、より詳細には、本発明は、パッケージングされたＲＦトランジスタの入力信号と出力信号との間が分離された、パッケージングされたＲＦトランジスタに関する。
パッケージングされたＲＦパワー・デバイスは、典型的には、ベース上に取り付けられてパッケージに収納されたトランジスタ・ダイを含む。ＲＦ入力信号は、パッケージの外部からパッケージの内部に延びるＲＦ入力リードを通じてトランジスタに供給され、ＲＦ出力信号は、パッケージの内部から外部に延びるＲＦ出力リードを通じてデバイスから送出される。パッケージ内に入力整合回路を含めることができ、ＲＦ入力リードとＲＦトランジスタの入力端子との間に入力整合回路を接続することができる。入力整合回路は、トランジスタの入力部において、トランジスタの基本動作周波数でのインピーダンス整合を行う。また、パッケージ内に出力整合回路を含めることができ、ＲＦトランジスタの出力端子とＲＦ出力リードとの間に出力整合回路を接続することができる。出力整合回路は、トランジスタの出力部において、トランジスタの基本動作周波数でのインピーダンス整合を行うことができる。
ＲＦトランジスタは、電気的に並列に接続された、共通基板上のいくつかの別々のトランジスタ・セルを含む、周縁部の大きなトランジスタ・ダイを含むことができる。入力整合は、デバイスの使用可能な帯域幅を広げることができるので、このようなデバイスには特に有益となり得る。さらに、入力及び／又は出力整合ネットワークの要素のインピーダンス値は、奇モード発振の生成を避けるために注意深く選択しなければならない。ボンド・ワイヤの長さによる適切なインダクタンスの選択を含め、インピーダンス値の選択は、整合ネットワークのトポロジーを制限することがあり得る。
パッケージングされたＲＦパワー・デバイスは、空気空洞及びオーバーモールド構成を有する。空気空洞構成では、トランジスタ・ダイ及び／又は整合ネットワークの構成要素などのパッケージングされたＲＦパワー・デバイスの要素は、パッケージングされたＲＦパワー・デバイス内の空気空洞に配置することができる。オーバーモールドされたプラスチック（ＯＭＰ：ｏｖｅｒｍｏｌｄｅｄ ｐｌａｓｔｉｃ）構成では、パッケージングされたＲＦパワー・デバイスの要素は、パッケージングされたＲＦパワー・デバイスのデバイス及びボンド・ワイヤを取り囲んで接触するポリマー材料に包まれることができる。
米国特許第８，０７６，９９４号 米国特許第９，７４１，６７３号
本明細書で説明する様々な実施例は、入力ボンド・ワイヤと出力ボンド・ワイヤとの間の分離が強化されたトランジスタ・デバイスを提供する。
本発明の実施例によれば、パッケージングされたトランジスタ・デバイスのベース上の、制御端子及び出力端子を備えるトランジスタと、入力リードとトランジスタの制御端子との間に電気的に結合された第１のボンド・ワイヤと、出力リードとトランジスタの出力端子との間に電気的に結合された第２のボンド・ワイヤと、第１のボンド・ワイヤと第２のボンド・ワイヤとの間に物理的に存在する分離材料であって、第１のボンド・ワイヤと第２のボンド・ワイヤとの間の結合を低減するように構成された分離材料とを含むパッケージングされたトランジスタ・デバイスが提供される。
いくつかの実施例では、トランジスタは、並列に電気的に接続された複数のユニット・セル・トランジスタを備える。
いくつかの実施例では、分離材料は、導電性分離材料、磁性分離材料、又は損失性誘電分離材料である。損失性誘電分離材料は、０．１より大きな損失正接を有してもよい。
いくつかの実施例では、パッケージングされたトランジスタ・デバイスは、トランジスタを収容するパッケージをさらに備えてもよく、入力リード及び出力リードはパッケージから延在する。
いくつかの実施例では、分離材料の一部分はパッケージに接触する。
いくつかの実施例では、パッケージは空気空洞を備え、第１のボンド・ワイヤの少なくとも一部分、及び第２のボンド・ワイヤの少なくとも一部分は空気空洞内に延在する。
いくつかの実施例では、パッケージはプラスチック・オーバーモールドを含む。
いくつかの実施例では、分離材料はトランジスタの上方に配置されている。
いくつかの実施例では、制御端子は、トランジスタの第１の側にあり、出力端子は、第１の側の反対側のトランジスタの第２の側にあり、複数の第３のボンド・ワイヤが、トランジスタの第３の側からトランジスタの第４の側に延在し、トランジスタの第３の側及び第４の側は第１の側及び第２の側と異なる。
いくつかの実施例では、第３のボンド・ワイヤのうちの第１のボンド・ワイヤの第１の部分は、第１の高さでトランジスタの上方に延在し、第３のボンド・ワイヤのうちの第２のボンド・ワイヤの第２の部分は、第１の高さより高い第２の高さでトランジスタの上方に延在する。
いくつかの実施例では、分離材料は複数の金属セグメントを含む。
いくつかの実施例では、複数の金属セグメントは、トランジスタの頂面に実質的に垂直の方向に延在する。
いくつかの実施例では、分離材料は金属壁を備える。
いくつかの実施例では、金属壁は、トランジスタの頂面に実質的に垂直の方向に延在する。
いくつかの実施例では、分離材料はアース信号に接続されるように構成される。
いくつかの実施例では、分離材料は電気的にフローティング状態であるように構成される。
いくつかの実施例では、分離材料は金属メッシュを備える。
いくつかの実施例では、パッケージングされたトランジスタ・デバイスは、入力リードと制御端子との間に電気的に結合された入力整合回路をさらに含み、第１のボンド・ワイヤは、入力整合回路内の誘導性要素である。
本発明のさらなる実施例によれば、パッケージングされたトランジスタ・デバイスのベース上の、両側に制御端子及び出力端子を備えるトランジスタと、制御端子に接続された第１のインダクタであって、トランジスタの頂面よりもベースから遠くの第１の高さで延在する第１の部分を備える第１のインダクタと、出力端子に接続された第２のインダクタであって、トランジスタの頂面よりもベースから遠くの第２の高さで延在する第２の部分を備える第２のインダクタと、第１の部分と第２の部分との間にある分離材料であって、第１のインダクタと第２のインダクタとの間の結合を低減するように構成された分離材料とを含むパッケージングされたトランジスタ・デバイスが提供される。
いくつかの実施例では、分離材料は基準信号に電気的に接続されている。
いくつかの実施例では、第１のインダクタは、インピーダンス整合回路又は高調波低減回路の構成要素である。
いくつかの実施例では、パッケージングされたトランジスタ・デバイスは、トランジスタを収容するパッケージをさらに含み、入力リード及び出力リードはパッケージから延在し、入力リードは制御端子に接続され、出力リードは出力端子に接続される。
いくつかの実施例では、分離材料の一部分はパッケージに接触する。
いくつかの実施例では、パッケージは空気空洞を備え、第１のインダクタの少なくとも一部分、及び第２のインダクタの少なくとも一部分は空気空洞内に延在する。
いくつかの実施例では、パッケージはプラスチック・オーバーモールドを備える。
いくつかの実施例では、分離材料は、導電性分離材料、磁性分離材料、又は損失性誘電分離材料である。いくつかの実施例では、損失性誘電分離材料は、０．１より大きな損失正接を有する。
いくつかの実施例では、分離材料は複数のボンド・ワイヤを備える。
いくつかの実施例では、ボンド・ワイヤのうちの第１のボンド・ワイヤの第１の部分は、第１の高さでトランジスタの上方に延在し、ボンド・ワイヤのうちの第２のボンド・ワイヤの第２の部分は、第１の高さより高い第２の高さでトランジスタの上方に延在する。
いくつかの実施例では、分離材料はトランジスタの上方に配置されている。
いくつかの実施例では、分離材料は複数の金属セグメントを備える。
いくつかの実施例では、複数の金属セグメントは、トランジスタの頂面に実質的に垂直の方向に延在する。
いくつかの実施例では、分離材料は金属壁を備える。
本発明のさらなる実施例によれば、パッケージングされたトランジスタ・デバイスを製造する方法は、両側に制御端子及び出力端子を備えるトランジスタを提供するステップと、第１のボンド・ワイヤを制御端子に接続するステップと、第２のボンド・ワイヤを出力端子に接続するステップと、第１のボンド・ワイヤと第２のボンド・ワイヤとの間でトランジスタに分離材料を配置するステップであって、分離材料が、第１のボンド・ワイヤと第２のボンド・ワイヤとの間の結合を低減するように構成された、ステップと、トランジスタ、第１のボンド・ワイヤ、第２のボンド・ワイヤ、及び分離材料を収納するようにパッケージを提供するステップとを含む。
いくつかの実施例では、トランジスタを提供するステップは、パッケージングされたトランジスタ・デバイスの空気空洞内にトランジスタを提供するステップを含む。
いくつかの実施例では、分離材料は空気空洞の側壁内に延在する。
いくつかの実施例では、トランジスタに分離材料を配置するステップは、複数の第３のボンド・ワイヤを第１のボンド・ワイヤと第２のボンド・ワイヤとの間に設けるステップを含む。
いくつかの実施例では、パッケージを提供するステップはプラスチック・オーバーモールドをトランジスタに配置するステップを含み、トランジスタに分離材料を配置するステップは、プラスチック・オーバーモールドに凹部を設けるステップを含む。
いくつかの実施例では、プラスチック・オーバーモールドに凹部を設けるステップは、複数の凹部をプラスチック・オーバーモールド内に設けるステップと、金属材料を複数の凹部内に提供するステップとを含む。
いくつかの実施例では、プラスチック・オーバーモールドに凹部を設けるステップは、トランジスタ上を延在する溝をプラスチック・オーバーモールド内に設けるステップと、金属材料を溝内に提供するステップとを含む。
いくつかの実施例では、分離材料はアース信号に接続されるように構成される。
いくつかの実施例では、分離材料はトランジスタの上方に配置されている。
いくつかの実施例では、分離材料は、導電性分離材料、磁性分離材料、又は損失性誘電分離材料である。
いくつかの実施例では、損失性誘電分離材料は、０．１より大きな損失正接を有する。
本発明の理解を深めるために含まれる添付図面は、この出願に組み込まれ、この出願の一部を構成し、本発明の特定の実施例を示す。
例示的なパッケージングされたＲＦパワー・トランジスタ・デバイスの斜視図である。 図１ＡのパッケージングされたＲＦパワー・トランジスタ・デバイスの例示的なレイアウトの機能ブロック図である。 ＲＦパワー・トランジスタと、入力整合回路と、出力整合回路とを含むパッケージングされたトランジスタ・デバイスの概略回路図である。 図２Ａに示したパッケージングされたトランジスタ・デバイスの例示的な物理的なレイアウトである。 ボンド・ワイヤを組み入れたパッケージングされたトランジスタ・デバイスの概略側面図であり、内部に寄生結合を生じる可能性があることを示す図である。 分離材料を利用して、入力ボンド・ワイヤと出力ボンド・ワイヤとの間の結合の影響を低減する、本発明によるパッケージングされたトランジスタ・デバイスの斜視図である。 図４の実施例に示された分離材料を組み入れたプロトタイプのパッケージングされたトランジスタ・デバイスの概略図である。 従来のパッケージングされたトランジスタ・デバイスの模擬性能と比較した、本発明の実施例によるパッケージングされたトランジスタ・デバイスの模擬性能を示すグラフである。 従来のパッケージングされたトランジスタ・デバイスの模擬性能と比較した、本発明の実施例によるパッケージングされたトランジスタ・デバイスの模擬性能を示すグラフである。 分離材料を含まないこと以外は同一である従来のパッケージングされたトランジスタ・デバイスと比較した、分離材料を組み入れた図５のプロトタイプのパッケージングされたトランジスタ・デバイスの測定性能を示すグラフである。 分離材料を含まないこと以外は同一である従来のパッケージングされたトランジスタ・デバイスと比較した、分離材料を組み入れた図５のプロトタイプのパッケージングされたトランジスタ・デバイスの測定性能を示すグラフである。 本発明の実施例による、分離材料としてボンド・ワイヤを組み入れたパッケージングされたトランジスタ・デバイスの斜視図である。 図８Ａのパッケージングされたトランジスタ・デバイスの分離材料の構成を示す断面図である。 図８Ａのパッケージングされたトランジスタ・デバイスの分離材料のさらなる構成を示す断面図である。 本発明のさらなる実施例による、分離材料として分離ボンド・ワイヤを組み入れたパッケージングされたトランジスタ・デバイスの斜視図である。 図９Ａのパッケージングされたトランジスタ・デバイスの分離材料の構成を示す断面図である。 図９Ａのパッケージングされたトランジスタ・デバイスの分離材料のさらなる構成を示す断面図である。 本発明のさらなる実施例による分離材料を示す概略断面図である。 本発明のさらなる実施例による分離材料を示す概略断面図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するための例示的な実施例の図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するための例示的な実施例の図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するための例示的な実施例の図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するための例示的な実施例の図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するための例示的な実施例の図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するための例示的な実施例の図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するための例示的な実施例の図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するための例示的な実施例の図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するためのさらなる例示的な技法の図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するためのさらなる例示的な技法の図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するためのさらなる例示的な技法の図である。 本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用してパッケージングされたトランジスタ・デバイスを製造するためのさらなる例示的な技法の図である。
次に、以下に、本発明の実施例を示す添付図面を参照して、本発明の実施例をより完全に説明する。しかしながら、本発明は、多くの異なる形態で具現化されてもよく、本明細書で説明する実施例に限定されると解釈すべきではない。むしろ、これらの実施例は、本開示が十分且つ完全であり、当業者に本発明の範囲を十分に伝えるように提供される。全体を通じて類似の番号は類似の要素を指す。
本発明の実施例によれば、入力ボンド・ワイヤと出力ボンド・ワイヤとの間の結合を低減するようにそれらの間に配置された分離材料を含むパッケージングされたトランジスタ・デバイスが提供される。この入力ボンド・ワイヤ及び出力ボンド・ワイヤは、パッケージングされたトランジスタ・デバイスのトランジスタをパッケージングされたトランジスタ・デバイスの入力リード及び出力リードにそれぞれ結合するために使用することができ、また、パッケージングされたトランジスタ・デバイスのためのインピーダンス整合及び／又は高調波低減を行うために使用することもできる。
本発明のいくつかの実施例は、パッケージングされたＲＦパワー・トランジスタを提供する。ＲＦパワー・トランジスタは典型的には、並列に動作する複数のトランジスタ・セルを含む。本発明の実施例によるパッケージに含まれ得るトランジスタは、横方向拡散金属酸化物半導体電界効果トランジスタ（ＬＤＭＯＳＦＥＴ：ｌａｔｅｒａｌｌｙ ｄｉｆｆｕｓｅｄ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、又はバイポーラ・デバイス、金属半導体ＦＥＴ（ＭＥＳＦＥＴ：ｍｅｔａｌ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）デバイス、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ：ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）デバイス、及び高電子移動トランジスタ（ＨＥＭＴ：ｈｉｇｈ－ｅｌｅｃｔｒｏｎ－ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）デバイスなどの他の半導体デバイスを含む金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含むことができる。これらのトランジスタは、ナロー・バンドギャップ又はワイド・バンドギャップ半導体を使用して作ることができる。例えば、これらのトランジスタは、シリコンＬＤＭＯＳ及び／若しくはバイポーラ・トランジスタ、並びに／又はＧａＡｓ ＭＥＳＦＥＴ、ＩｎＧａＰ ＨＢＴ、ＧａＮ ＨＥＭＴデバイス、ＧａＮバイポーラ・トランジスタなどのＩＩＩ－Ｖデバイスを含むことができる。
１０ワット以上の電力を供給するＲＦパワー・トランジスタは、個別のデバイスとしてパッケージングすることができる。図１Ａは、例示的なパッケージングされたトランジスタ・デバイス１００の斜視図である。図１Ｂは、図１Ａのパッケージングされたトランジスタ・デバイス１００の例示的なレイアウトの機能ブロック図である。
図１Ａ及び図１Ｂを参照すると、パッケージングされたトランジスタ・デバイス１００はトランジスタ１５（例えば、ＦＥＴ又はバイポーラ・デバイスであってもよい）を含むことができる。パッケージングされたトランジスタ・デバイス１００は、入力リード１４をトランジスタ１５の制御電極（例えば、ＦＥＴのゲートＧ、又はバイポーラ・トランジスタのベース）に接続する入力整合回路１２を含むことができる。トランジスタ１５は、並列に接続された複数のトランジスタ・セルを含む、周縁部の大きなＲＦトランジスタであってもよい。出力リード１８は、トランジスタ１５の出力電極（例えば、ＦＥＴのドレインＤ、又はバイポーラ・トランジスタのコレクタ若しくはエミッタ）に接続することができる。ＲＦ入力リード１４及び出力リード１８は、図１Ａに示すように、パッケージングされたトランジスタ・デバイス１００の外側に延在してもよい。いくつかの実施例では、トランジスタ１５のソースＳは接地されてもよい。
図１Ｂに示すように、入力整合回路１２はパッケージングされたトランジスタ・デバイス１００内に設けられてもよい。本発明のいくつかの実施例によれば、パッケージングされたトランジスタ・デバイス１００の入力整合回路１２は、パッケージングされたトランジスタ・デバイス１００の入力リード１４にインピーダンス整合を与えるために１つ又は複数のコンデンサ及び／又は他の誘導性要素を含んでもよい。いくつかの実施例では、入力整合回路１２は、高調波低減のための回路要素を含んでもよい。１つ又は複数のコンデンサからトランジスタ１５（例えば、マルチ・セルＲＦトランジスタ・ダイ）のそれぞれのセル（又はセル群）にワイヤボンド接続してもよい。
出力整合回路１１６もまた、デバイス・パッケージ内に設けられてもよい。出力整合回路１１６は、インピーダンス整合要素、及び／又は、信号が出力リード１８に達する前に高調波を低減することができるように高調波低減器を含んでもよい。例えば、インピーダンス整合要素は、出力リード１８で見たときにインピーダンスを整合させるために容量性及び／又は誘導性要素を提供してもよい。いくつかの実施例では、出力整合回路１１６は、ＤＣブロッキング要素として働く分路コンデンサを含んでもよい。高調波低減器は、デバイス・パッケージ自体の中の２次及び／又はより高次の高調波を低減することによって、パッケージングされたパワー・トランジスタの直線性を改善することができる。出力整合回路１１６をパッケージ内に配置すると、（パッケージ外に配置することに対して）広い範囲の周波数及び／又は出力パワー・レベルにわたって、出力整合回路１１６の性能を改善することができる。
内部の高調波低減器及び入力／出力整合ネットワークを形成する方法は、例えば、Ｆａｒｒｅｌｌらによる、「ＲＦ ｐｏｗｅｒ ｔｒａｎｓｉｓｔｏｒ ｐａｃｋａｇｅｓ ｗｉｔｈ ｉｎｔｅｒｎａｌ ｈａｒｍｏｎｉｃ ｆｒｅｑｕｅｎｃｙ ｒｅｄｕｃｔｉｏｎ ａｎｄ ｍｅｔｈｏｄｓ ｏｆ ｆｏｒｍｉｎｇ ＲＦ ｐｏｗｅｒ ｔｒａｎｓｉｓｔｏｒ ｐａｃｋａｇｅｓ ｗｉｔｈ ｉｎｔｅｒｎａｌ ｈａｒｍｏｎｉｃ ｆｒｅｑｕｅｎｃｙ ｒｅｄｕｃｔｉｏｎ」という名称の米国特許第８，０７６，９９４号、及び、Ａｎｄｒｅらによる「ＲＦ ｔｒａｎｓｉｓｔｏｒ ｐａｃｋａｇｅｓ ｗｉｔｈ ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ ｓｔａｂｉｌｉｚａｔｉｏｎ ｆｅａｔｕｒｅｓ ａｎｄ ｍｅｔｈｏｄｓ ｏｆ ｆｏｒｍｉｎｇ ＲＦ ｔｒａｎｓｉｓｔｏｒ ｐａｃｋａｇｅｓ ｗｉｔｈ ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ ｓｔａｂｉｌｉｚａｔｉｏｎ ｆｅａｔｕｒｅｓ」という名称の米国特許第９，７４１，６７３号に論じられ、両方とも、内容全体が参照によって本明細書に援用される。
例えば、図１Ｂに示すように、トランジスタ１５の出力（ドレイン）において、ＲＦパワー・トランジスタ１５を含むパッケージングされたトランジスタ・デバイス１００のパッケージ内に高調波低減器を含む出力整合回路１１６を含むことができる。出力整合回路１１６の高調波低減器は、出力信号中の２次高調波周波数などの高調波周波数のエネルギーを低減するように構成されてもよい。
図１Ｂは、トランジスタ１５の入力においてインピーダンス整合要素を含む入力整合回路１２と、トランジスタ１５の出力において高調波低減器を含む出力整合回路１１６とを示しているが、他の構成も可能であることは理解されよう。例えば、出力整合回路１１６は、入力整合回路１２のインピーダンス整合要素に加えて又は代えて、追加のインピーダンス整合要素を含んでもよい。同様に、入力整合回路１１２も、ＲＦ出力リード１８ではなくて入力リード１４に結合された高調波低減器を含んでもよく、又は、パッケージングされたトランジスタ・デバイス１００は、入力整合回路１２及び出力整合回路１１６の両方に高調波低減器を含んでもよい。便宜上、図１Ｂの構成を１つの実例として論じるが、本発明は、インピーダンス整合回路及び高調波低減器がトランジスタ１５の入力又は出力のどちらかにある他の構成にも同様に適用することができる。本明細書では、入力整合回路とは、パッケージングされたトランジスタ・デバイスの入力においてインピーダンス整合及び／又は高調波低減を行うために使用される、パッケージングされたトランジスタ・デバイスの入力リードとトランジスタとの間にある（例えば、電気的に結合された）任意の回路を指す。本明細書では、出力整合回路とは、パッケージングされたトランジスタ・デバイスの出力においてインピーダンス整合及び／又は高調波低減を行うために使用される、パッケージングされたトランジスタ・デバイスのトランジスタと出力リードとの間にある（例えば、電気的に結合された）任意の回路を指す。
図２Ａは、図１Ｂのパッケージングされたトランジスタ・デバイス１００など、トランジスタ１５と、入力整合回路１２と、出力整合回路１１６とを含むパッケージングされたトランジスタ・デバイス１００の概略回路図である。図２Ｂは、図２Ａに示したパッケージングされたトランジスタ・デバイス１００の例示的な物理的なレイアウトである。
図２Ａ及び図２Ｂを参照すると、入力整合回路１２は、入力リード１４とトランジスタ１５のゲートＧとの間に接続されてもよい。入力整合回路１２は、入力リード１４とコンデンサ３６の第１の端子との間に延在するボンド・ワイヤ３２を含む誘導性ワイヤ・ボンド接続部、及びコンデンサ３６の第１の端子からトランジスタ１５のゲートＧまで延在するボンド・ワイヤ３４を含む誘導性ワイヤ・ボンド接続部を含むことができる。コンデンサ３６は、トランジスタ１５と入力リード１４と間で、パッケージングされたトランジスタ・デバイス１００のベース１４０上に形成することができる。ボンド・ワイヤ３２及びボンド・ワイヤ３４のインダクタンス、並びにコンデンサ３６のキャパシタンスは、入力リード１４に接続された外部インピーダンスを、パッケージングされたトランジスタ・デバイス１００の内部インピーダンスと整合させるように選ぶことができる。
トランジスタ１５のソースＳは接地されてもよく、出力リード１８は、トランジスタのドレインＤから出力リード１８に延在する、ボンド・ワイヤ３８を含む誘導性ワイヤ・ボンド接続部を介して、トランジスタ１５のドレインＤに接続することができる。
パッケージングされたトランジスタ・デバイス１００はまた、トランジスタ１５のドレインＤとアースとの間に接続された出力整合回路１１６を含んでもよい。図２Ａに示す実施例では、出力整合回路１１６は、コンデンサ１２２と直列の誘導性要素（例えば、誘導性ボンド・ワイヤ）１２０を有する高調波低減器を含む。コンデンサ１２２は、トランジスタ１５に隣接して、パッケージングされたトランジスタ・デバイス１００のベース１４０上に取り付けられてもよく、誘導性ボンド・ワイヤ１２０は、トランジスタ１５のドレインＤからコンデンサ１２２に延在するボンド・ワイヤ１２０を含んでもよい。特に、コンデンサ１２２は、トランジスタ１５と出力リード１８との間で、パッケージングされたトランジスタ・デバイス１００のベース１４０上に形成されてもよい。いくつかの実施例では、誘導性ボンド・ワイヤ３８はコンデンサ１２２の上を横切ってもよい。
パッケージングされたトランジスタ・デバイス１００のベース１４０とは、トランジスタ１５が取り付けられる任意の構造部材を指すことができ、したがって、基板、フランジ、ダイ・キャリア等に該当することができることが認識されよう。
ボンド・ワイヤ１２０のインダクタンス及びコンデンサ１２２のキャパシタンスは、トランジスタ１５の基本動作周波数に対する高調波周波数での信号に対して、アースへの短絡回路及び／又は低インピーダンス経路を提供するように選ぶことができる。例えば、基本動作周波数が２．５ＧＨｚの場合、キャパシタンス及びインダクタンスの値は、５ＧＨｚの周波数で短絡回路を提供するように選ぶことができる。そうした値を選択することは、当該技術では公知である。実際に使用される値は、回路の構成及び／又は物理的なレイアウトに依存することがある。限定のためではなく１つの実例として、基本動作周波数ｆで動作するように設計されたトランジスタ１５では、コンデンサ１２２のキャパシタンスＣ、及び誘導性ボンド・ワイヤ１２０のインダクタンスＬはそれぞれ、次式を満たすように選ぶことができる。
限定のためではなく１つの実例として、基本動作周波数を２．５ＧＨｚと仮定すると、２次高調波周波数（すなわち５ＧＨｚ）で短絡回路／低インピーダンス経路を提供するために、コンデンサ１２２は約０．４ｐＦのキャパシタンスＣを有してもよく、インダクタは約２．５ｎＨのインダクタンスＬを有してもよい。コンデンサ１２２の存在により、出力及び／又は効率の点でパッケージングされたトランジスタ・デバイス１００の性能が低下する可能性があるが、広い周波数の範囲にわたる直線性の改善によって、そうした性能の低下を相殺することができ、それはいくつかの実施例によって得ることができる。
本明細書で説明する本発明は、部分的には、図１Ａ、図１Ｂ、図２Ａ、及び図２Ｃのパッケージングされたトランジスタ・デバイス１００などのパッケージングされたトランジスタ・デバイスのインピーダンス整合及び／又は高調波低減回路に使用されるボンド・ワイヤの構成が、パッケージングされたトランジスタ・デバイス１００の性能に悪影響を与えるボンド・ワイヤ間の結合になることがあるという認識から生じている。例えば、図２Ａ及び図２Ｂのボンド・ワイヤ３４、３８、及び１２０などのゲート及びドレインのボンド・ワイヤは、トランジスタ１５のゲートとドレインとの間に、パッケージングされたトランジスタ・デバイス１００の安定性及び効率に悪影響を及ぼすことがある寄生容量（例えばＣｇｄ）を招くことがある。これに加えて、これらのボンド・ワイヤはまた、磁気結合（例えばＭ）を有することがあり、これは、パッケージングされたトランジスタ・デバイス１００内のフィードバック・ネットワークの一因となって、その性能を悪化させることがある。
図３は、ボンド・ワイヤ間に生じることがある寄生結合を示すボンド・ワイヤを組み入れた、パッケージングされたトランジスタ・デバイス１００の概略側面図である。パッケージングされたトランジスタ・デバイス１００は、ボンド・ワイヤ３２を介してコンデンサ３６の第１の端子に結合された入力リード１４、及びボンド・ワイヤ３４を介してトランジスタ１５に結合されたコンデンサ３６の第１の端子を含む。トランジスタ１５は、ボンド・ワイヤ１２０を介してコンデンサ１２２の第１の端子に結合され、ボンド・ワイヤ３８を介して出力リード１８に結合される。図３に示すように、ボンド・ワイヤ１２０とボンド・ワイヤ３４は、互いに容量的及び磁気的に結合されるように配置されることがある。例えば、入力ボンド・ワイヤ３４は、キャパシタンスＣｇｄによって、出力ボンド・ワイヤ１２０及び／又は出力ボンド・ワイヤ３８に容量的に結合されることがある。これに加えて、入力ボンド・ワイヤ３４は、磁気結合Ｍによって、出力ボンド・ワイヤ１２０及び／又は出力ボンド・ワイヤ３８に磁気的に結合されることがある。容量的結合Ｃｇｄ及び／又は磁気的結合Ｍは、パッケージングされたトランジスタ・デバイス１００内にフィードバック・ネットワークを生じさせ、且つ／又は、それを拡大して、パッケージングされたトランジスタ・デバイス１００の性能を低下させ、且つ／又はその安定性を低下させることがある。
図４は、分離材料４１０を利用して、入力ボンド・ワイヤと出力ボンド・ワイヤとの間の結合の影響を低減する、本発明によるパッケージングされたトランジスタ・デバイス４００の斜視図である。図５は、図４の実施例に示された分離材料４１０を組み入れた、プロトタイプのパッケージングされたトランジスタ・デバイス４００の概略図である。
図４のパッケージングされたトランジスタ・デバイス４００は、多くの点で、図２Ａ、図２Ｂ、及び図３のパッケージングされたトランジスタ・デバイス１００に類似している。図４に示すように、パッケージングされたトランジスタ・デバイス４００は、ボンド・ワイヤ３２を介してコンデンサ３６の第１の端子に結合された入力リード１４、及びボンド・ワイヤ３４を介してトランジスタ１５に結合されたコンデンサ３６の第１の端子を含んでもよい。トランジスタ１５は、ボンド・ワイヤ１２０を介してコンデンサ１２２の第１の端子に結合され、ボンド・ワイヤ３８を介して出力リード１８に結合されてもよい。ボンド・ワイヤ３４、ボンド・ワイヤ１２０、及び／又はボンド・ワイヤ３８のうちの少なくとも１つは、トランジスタ１５の頂面の上方を延在してもよい。
図４及び図５を参照すると、本発明の実施例は、トランジスタ１５の入力に結合された入力ボンド・ワイヤ（例えばボンド・ワイヤ３４）と、トランジスタ１５の出力に結合された出力ボンド・ワイヤ（例えばボンド・ワイヤ１２０及び／又はボンド・ワイヤ３８）との間に分離材料４１０を挿入してもよい。分離材料４１０は、トランジスタ１５の頂面を延在してもよく、分離材料４１０の少なくとも一部分は、（例えば、トランジスタ１５の上方で）入力ボンド・ワイヤと出力ボンド・ワイヤとの間に物理的に存在してもよい。本明細書では、第２の要素の一部分から第３の要素の一部分への直線が第１の要素を横切るとき、第１の要素は、物理的に、第２の要素と第３の要素との間にある。分離材料４１０は、入力ボンド・ワイヤと出力ボンド・ワイヤとの間の容量的結合及び／又は磁気的結合を低減することができる。いくつかの実施例では、分離材料４１０は、入力ボンド・ワイヤと出力ボンド・ワイヤとの間を電磁的に遮蔽するように構成されてもよい。
いくつかの実施例では、分離材料４１０は、導電性分離材料４１０を形成するように導電性材料から構成されてもよい。導電性分離材料４１０は、基準電圧源（例えばアース）に結合されてもよい。例えば、導電性分離材料４１０は、接地された導電フランジ、パッケージングされたトランジスタ・デバイス４００のベース上の接地されたパッド、及び／又はアース信号を提供することができるパッケージングされたトランジスタ・デバイス４００の他の要素に結合されてもよい。いくつかの実施例では、導電性分離材料４１０は、トランジスタ１５の頂面に設けられたパッド又は他の接続要素に結合されてもよい。パッドは、トランジスタ１５の内部接続部を介して基準信号（例えばアース）に接続されてもよい。いくつかの実施例では、導電性分離材料４１０は、アースに結合するのではなく、電気的にフローティング状態であるように設けられてもよい。いくつかの実施例では、分離材料４１０は、金属、導電性金属窒化物、導電性金属酸化物、又はこれらの材料の組合せを含んでもよい。例えば、分離材料４１０は、タングステン（Ｗ）、窒化タングステン（ＷＮ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、すず（Ｓｎ）、亜鉛（Ｚｎ）、酸化インジウムすず（ＩＴＯ）、これらの金属の合金、又はこれらの金属の組合せを含んでもよい。いくつかの実施例では、分離材料４１０は、導電性材料（例えば金属又は金属含有物質）でめっき及び／又はコーティングされた非導電性材料を含んでもよい。
分離材料４１０は導電性分離材料であってもよいが、本発明はこれに限定されない。いくつかの実施例では、分離材料４１０は、マイクロ波及び／又はＲＦ放射を吸収することができる誘電材料を含んでもよい。いくつかの実施例では、分離材料４１０は、損失性誘電体から形成されてもよい。損失性誘電体は、入力ボンド・ワイヤと出力ボンド・ワイヤとの間の結合を形成する電磁波などの電磁波を吸収する且つ／又は減衰させるように構成されてもよい。分離材料４１０の材料として有用になることがある損失性誘電体は、０．１より大きな損失正接を有する損失性誘電体を含んでもよい。損失正接は、ｔａｎδとしても知られており、誘電率の実数部と虚数部との間の比である。いくつかの実施例では、分離材料４１０として用いられる損失性誘電体の損失正接は、トランジスタ・デバイス４００の動作周波数に基づいていてもよい。損失性誘電体の実例は、炭素を含む誘電体を含むことができる。
いくつかの実施例では、分離材料４１０は、例えば、フェライト及び／又はニッケルなどの磁性材料を含んでもよい。
分離材料４１０は、トランジスタ１５に接続される入力ボンド・ワイヤ（例えばボンド・ワイヤ３４）及び／又は出力ボンド・ワイヤ（例えばボンド・ワイヤ３８及び／又は１２０）に実質的に直交する第１の方向に延在してもよい。トランジスタ１５の制御端子（例えばゲート端子）は、トランジスタ１５の第１の側にあってもよく、出力端子（例えばドレイン端子）は、第１の側の反対側のトランジスタ１５の第２の側にあってもよい。入力ボンド・ワイヤ（例えばボンド・ワイヤ３４）は、第１の側にあるトランジスタ１５の入力端子に接続されてもよい。出力ボンド・ワイヤ（例えばボンド・ワイヤ３８及び／又は１２０）は、第２の側にあるトランジスタ１５の出力端子に接続されてもよい。
図５では、パッケージングされたトランジスタ・デバイス４００のプロトタイプは、分離材料４１０として金属遮蔽壁を含む。図５のパッケージングされたトランジスタ・デバイス４００が、分離材料４１０の性能への影響を決定するために従来のパッケージングされたトランジスタ・デバイスと比較された。
分離材料４１０の有効度を定量化する１つの方法は、同一の整合ネットワークを有するが、一方には分離材料４１０が実装された２つのトランジスタ・デバイスの信号応答を比較することによるものである。分析され得る量の１つの例としては散乱パラメータＳ１２が含まれ、これは、トランジスタ・デバイスの入力と出力との間の分離の物差しである。Ｓ１２の値が低いことは、トランジスタ・デバイスの入力と出力との間の分離のレベルが高いことを示す。分析され得る量の別の例はμファクタであり、これはトランジスタ・デバイスの安定性を定量化する。μファクタが高いほどデバイスは安定している。１より大きなμファクタは、無条件に安定したトランジスタ・デバイスを示し、１より小さなμファクタは潜在的に不安定なデバイスを示す。
図６Ａ及び図６Ｂは、図２Ａ及び図２Ｂに示したデバイスなどの従来のパッケージングされたトランジスタ・デバイス１００の模擬性能に比較されたパッケージングされたトランジスタ・デバイス４００の模擬性能を示すグラフである。
図６Ａ及び図６Ｂは、対象の周波数帯における、分離材料４１０を有するパッケージングされたトランジスタ・デバイス４００及び分離材料４１０の無いパッケージングされたトランジスタ・デバイスの模擬されたＳ１２及びμファクタを示す。図６Ａ及び図６Ｂの模擬デバイスは、２．１～２．２ＧＨｚの周波数帯用に設計された。図６Ａは、分離材料４１０を有するトランジスタ・デバイスのＳ１２模擬性能６１０、及び分離材料４１０の無いトランジスタ・デバイスのＳ１２模擬性能６２０を示す。図６Ａは、分離材料４１０を付け加えることによって、分離材料４１０の無いパッケージングされたトランジスタ・デバイスに比べると、２．１４ＧＨｚにおいて分離が約７ｄＢ大きくなることを示している。
図６Ｂは、分離材料４１０を有するトランジスタ・デバイスのμファクタ模擬性能６３０、及び分離材料４１０の無いトランジスタ・デバイスのμファクタ模擬性能６４０を示す。図６Ｂは、分離材料４１０を付け加えることによって、μファクタが、対象の周波数帯内で１．０８から１．５５に増大したことを示し、これはより安定したデバイスを示している。
図７Ａ及び図７Ｂは、図２Ａ及び図２Ｂに示したパッケージングされたトランジスタ・デバイス１００などの、分離材料４１０の無い従来のパッケージングされたトランジスタ・デバイスと比較したときの、分離材料４１０を組み入れた図５のプロトタイプのパッケージングされたトランジスタ・デバイス４００の測定性能を示すグラフである。図７Ａは、分離材料４１０を組み入れた図５のパッケージングされたトランジスタ・デバイス４００が、従来のパッケージングされたトランジスタ・デバイス１００の測定Ｓ１２性能７２０よりも、２．１４ＧＨｚにおいて９ｄＢ大きいＳ１２分離に寄与する測定Ｓ１２性能７１０を有することを示している。図７Ｂは、分離材料４１０を組み入れた図５のパッケージングされたトランジスタ・デバイス４００が、従来のパッケージングされたトランジスタ・デバイス１００の測定μファクタ性能７４０と比較されたとき、２．１４ＧＨｚにおいて、μファクタを０．７９から１．１４に増大させる測定μファクタ性能７３０を有することを示している。
図４及び図５は、分離材料４１０として金属壁の使用を示しているが、本発明から逸脱せずに分離材料４１０の他の構成が使用されてもよいことは理解されよう。例えば、いくつかの実施例では、分離材料は、金属メッシュなどのメッシュから形成されてもよい。いくつかの実施例では、分離材料４１０は、個々のボンド・ワイヤから形成されてもよい。図８Ａは、本発明の実施例による、分離材料４１０として分離ボンド・ワイヤ８１０を組み入れたパッケージングされたトランジスタ・デバイス８００の斜視図である。図８Ｂは、図８Ａのパッケージングされたトランジスタ・デバイス８００の分離材料４１０の構成を示す断面図である。
パッケージングされたトランジスタ・デバイス８００の入力ボンド・ワイヤ及び出力ボンド・ワイヤの構成は、図４に示したパッケージングされたトランジスタ・デバイス４００に実質的に類似していてもよい。図８Ａに示すように、パッケージングされたトランジスタ・デバイス８００は、ボンド・ワイヤ３２を介してコンデンサ３６に結合された入力リード１４を含んでもよく、コンデンサ３６は、ボンド・ワイヤ３４を介してトランジスタ１５に結合されてもよい。トランジスタ１５は、ボンド・ワイヤ１２０を介してコンデンサ１２２に結合されてもよく、ボンド・ワイヤ３８を介して出力リード１８に結合されてもよい。ボンド・ワイヤ３４、ボンド・ワイヤ１２０、及び／又はボンド・ワイヤ３８のうちの少なくとも１つは、トランジスタ１５の頂面の上方を延在してもよい。
図８Ａ及び図８Ｂを参照すると、分離材料４１０は、基準電圧源（例えばアース信号）に接続されてもよい複数の分離ボンド・ワイヤ８１０から構成されてもよい。いくつかの実施例では、分離材料４１０の分離ボンド・ワイヤ８１０は、トランジスタ１５の第１の側からトランジスタ１５の第２の側へ第１の方向に延在してもよい。入力ボンド・ワイヤ（例えばボンド・ワイヤ３４）は、入力リード１４からトランジスタ１５の第３の側に延びる第２の方向に延在してもよい。出力ボンド・ワイヤ（例えばボンド・ワイヤ３８及び／又は１２０）は、第２の方向（例えば、トランジスタ１５の第４の側から出力リード１８に延びる方向）に延在してもよい。いくつかの実施例では、第１の方向は第２の方向と直交していてもよい。分離ボンド・ワイヤ８１０のうちの少なくとも１つの一部分は、物理的に、入力ボンド・ワイヤと出力ボンド・ワイヤとの間（例えばトランジスタ１５の上方）にあってもよい。
いくつかの実施例では、分離ボンド・ワイヤ８１０は、トランジスタ１５の第１の側において、パッケージングされたトランジスタ・デバイス８００のベース及び／又は基板に接続されてもよく、トランジスタ１５の上方のある高さのところをトランジスタ１５に面して延在してもよく、且つ／又は、トランジスタ１５の第２の側において、パッケージングされたトランジスタ・デバイス８００のベース及び／又は基板に接続されてもよい。いくつかの実施例では、複数の分離ボンド・ワイヤ８１０の個々の分離ボンド・ワイヤの部分は（例えば水平方向及び／又は垂直方向に）互いに重なってもよいが、本発明はこれに限定されない。
図８Ａ及び図８Ｂは、ベース及び／又は基板に接続された分離ボンド・ワイヤ８１０を示しているが、本発明はこれに限定されない。いくつかの実施例では、トランジスタ１５は、その表面に、トランジスタ１５の（例えば基板への）内部又は外部接続部を通じて基準信号（例えばアース）に接続されたパッド及び／又は他の接続要素を有してもよい。図８Ｃは、複数のボンド・ワイヤ８１０が１つ又は複数のアース・パッド１８２に接続されている実施例を示す。いくつかの実施例では、複数の分離ボンド・ワイヤ８１０は、トランジスタ１５の表面、例えば、頂面又は側面などにあるアース・パッド１８２に接続されてもよい。
図９Ａは、本発明の実施例による、分離材料４１０として分離ボンド・ワイヤ８２０を組み入れたパッケージングされたトランジスタ・デバイス９００の斜視図である。図９Ｂは、図９Ａのパッケージングされたトランジスタ・デバイス９００の分離材料４１０の構成を示す断面図である。
パッケージングされたトランジスタ・デバイス９００の入力ボンド・ワイヤ及び出力ボンド・ワイヤの構成は、図４及び図８に示したパッケージングされたトランジスタ・デバイス４００に実質的に類似していてもよい。図９Ａに示すように、パッケージングされたトランジスタ・デバイス９００は、ボンド・ワイヤ３２を介してコンデンサ３６に結合された入力リード１４を含んでもよく、コンデンサ３６は、ボンド・ワイヤ３４を介してトランジスタ１５に結合されてもよい。トランジスタ１５は、ボンド・ワイヤ１２０を介してコンデンサ１２２に結合されてもよく、ボンド・ワイヤ３８を介して出力リード１８に結合されてもよい。ボンド・ワイヤ３４、ボンド・ワイヤ１２０、及び／又はボンド・ワイヤ３８のうちの少なくとも１つは、トランジスタ１５の頂面の上方を延在してもよい。
図９Ａ及び図９Ｂを参照すると、分離材料４１０は、基準電圧源（例えばアース信号）に接続されてもよい複数の分離ボンド・ワイヤ９１０から構成されてもよい。分離材料４１０の分離ボンド・ワイヤ９１０は、トランジスタ１５の第１の側からトランジスタ１５の第２の側へ第１の方向に延在してもよい。入力ボンド・ワイヤ（例えばボンド・ワイヤ３４）は、第２の方向（例えば、入力リード１４からトランジスタ１５の第３の側への方向）に延在してもよい。出力ボンド・ワイヤ（例えばボンド・ワイヤ３８及び／又は１２０）は、第２の方向（例えば、トランジスタ１５の第４の側から出力リード１８への方向）に延在してもよい。いくつかの実施例では、第１の方向は第２の方向と直交していてもよい。分離ボンド・ワイヤ９１０のうちの少なくとも１つの一部分は、入力ボンド・ワイヤと出力ボンド・ワイヤとの間（例えばトランジスタ１５の上方）に配置されてもよい。
いくつかの実施例では、分離ボンド・ワイヤ９１０は、トランジスタ１５の第１の側において、パッケージングされたトランジスタ・デバイス９００のベース及び／又は基板に接続されてもよく、トランジスタ１５の上方のある高さのところをトランジスタ１５に面して延在してもよく、且つ／又は、トランジスタ１５の第２の側において、パッケージングされたトランジスタ・デバイス９００のベース及び／又は基板に接続されてもよい。いくつかの実施例では、複数の分離ボンド・ワイヤ９１０のうちの第１のボンド・ワイヤは、複数の分離ボンド・ワイヤ９１０のうちの第２のボンド・ワイヤよりも高い位置で（例えばトランジスタ１５からより遠くを）延在してもよい。いくつかの実施例では、複数の分離ボンド・ワイヤ９１０の個々の分離ボンド・ワイヤの部分は互いに実質的に平行に延在してもよいが、本発明はこれに限定されない。
図９Ａ及び図９Ｂは、ベース及び／又は基板に接続された分離ボンド・ワイヤ９１０を示しているが、本発明はこれに限定されない。図９Ｃは、複数のボンド・ワイヤ９１０が１つ又は複数のアース・パッド１８２に接続されている実施例を示す。いくつかの実施例では、トランジスタ１５は、その表面に、トランジスタ１５の（例えば基板への）内部又は外部接続部を通じて基準信号（例えばアース）に接続されたアース・パッド１８２及び／又は他の接続要素を有してもよい。いくつかの実施例では、複数の分離ボンド・ワイヤ９１０は、トランジスタ１５の表面、例えば、頂面又は側面などにあるアース・パッド１８２に接続されてもよい。
図１０Ａは、本発明のさらなる実施例による分離材料４１０を示す概略断面図である。図１０Ａに示すように、分離材料４１０は、１つ又は複数の分離セグメント１０１０から構成されてもよい。いくつかの実施例では、分離セグメント１０１０は、トランジスタ１５から離れる方向（例えば垂直方向）にトランジスタ１５の頂面から延在してもよい。いくつかの実施例では、分離セグメント１０１０は、トランジスタ１５の頂面に実質的に垂直の方向に延在してもよい。図１０Ａに示した分離材料４１０は、図４、図８Ａ、及び図９Ａのパッケージングされたトランジスタ・デバイスと同様に、パッケージングされたトランジスタ・デバイスの入力ボンド・ワイヤ及び出力ボンド・ワイヤなどの他の要素に対してトランジスタ１５に配置されてもよいことは理解されよう。すなわち、分離材料４１０の分離セグメント１０１０は、入力ボンド・ワイヤと出力ボンド・ワイヤとの間でトランジスタ１５の上方に配置されてもよい。いくつかの実施例では、分離セグメント１０１０は、金属、導電性金属窒化物、導電性金属酸化物、又はこれらの材料の組合せを含んでもよい。例えば、分離セグメントは、タングステン（Ｗ）、窒化タングステン（ＷＮ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、すず（Ｓｎ）、亜鉛（Ｚｎ）、酸化インジウムすず（ＩＴＯ）、これらの金属の合金、又はこれらの金属の組合せを含んでもよい。いくつかの実施例では、分離セグメント１０１０は、損失性誘電体及び／又は磁性材料を含んでもよい。
いくつかの実施例では、分離セグメント１０１０は、ベース分離セグメント１０２０上に形成されてもよいが、本発明はこれに限定されない。いくつかの実施例では、ベース分離セグメント１０２０は、トランジスタ１５の１つの側のベース及び／又は基板に接続されてもよく、トランジスタ１５の上方をトランジスタ１５に面して延在してもよく、且つ／又は、トランジスタ１５の第２の側のベース及び／又は基板に接続されてもよい。いくつかの実施例では、ベース分離セグメント１０２０は、図９Ａ及び図９Ｂに示した複数のボンド・ワイヤ９１０などの複数のボンド・ワイヤのうちの１つであってもよい。図１０Ａは、ベース及び／又は基板に接続されたベース分離セグメント１０２０を示しているが、本発明はこれに限定されない。いくつかの実施例では、トランジスタ１５は、その表面に、トランジスタ１５の（例えば基板への）内部又は外部接続部を通じて基準信号（例えばアース）に接続されたパッド及び／又は他の接続要素を有してもよい。図１０Ｂは、トランジスタ１５が、トランジスタ１５の頂面にアース・パッド１８２を有する実施例を示す。いくつかの実施例では、ベース分離セグメント１０２０は、トランジスタ１５の表面のアース・パッド１８２に接続されてもよい。いくつかの実施例では、ベース分離セグメント１０２０の少なくとも１つの端部は、基準信号（例えばアース信号）に接続されてもよい。いくつかの実施例では、ベース分離セグメント１０２０はボンド・ワイヤであってもよい。いくつかの実施例では、ベース分離セグメント１０２０は、トランジスタ１５の頂面に形成された金属トレース及び／又はセグメントであってもよい。
図４、図８Ａ、及び図９Ａは、空気空洞を組み入れたパッケージングされたトランジスタ・デバイス４００、８００、９００の実施例を示しているが、本発明はこれに限定されない。いくつかの実施例では、分離材料４１０は、パッケージングされたトランジスタ・デバイスの構成部品を包むために用いられるプラスチック・オーバーモールド内に形成されてもよい。例えば、空気空洞構成では、分離材料４１０は、例えば、空気空洞の側壁と接続することによって、且つ／又はパッケージングされたトランジスタ・デバイスのベースに接続することによって、トランジスタ１５に配置されてもよい。オーバーモールド構成では、分離材料４１０は、空気空洞構成と同様にトランジスタ１５に配置されてもよく、且つ／又は、トランジスタ１５を覆うオーバーモールド内でトランジスタ１５に配置されてもよい。したがって、本明細書で説明する分離材料４１０は、パッケージングされたトランジスタ・デバイスの複数の構成で使用することができる。
図１１Ａ～図１４Ｂは、本発明のいくつかの実施例による、プラスチック・オーバーモールドを利用して、パッケージングされたトランジスタ・デバイス１１００を製造するための例示的な技法を示す。
図１１Ａはトランジスタ構成体の平面図であり、図１１Ｂは図１１Ａの線Ａ－Ａ‘に沿って見た断面図である。図１１Ａ及び図１１Ｂを参照すると、入力リード１４及び出力リード１８に結合されたトランジスタ１５を組み入れたトランジスタ構成体を提供することができる。トランジスタ１５は、本明細書で説明したように、誘導性要素としてボンド・ワイヤを利用して整合ネットワーク及び／又は高調波低減器に結合されてもよい。ベース分離セグメント１１２０は、トランジスタ１５に設けられてもよい。いくつかの実施例では、ベース分離セグメント１１２０はボンド・ワイヤであってもよい。いくつかの実施例では、ベース分離セグメント１１２０は、トランジスタ１５の１つの側のベース及び／又は基板に接続されてもよく、トランジスタ１５の上方をトランジスタ１５に面して延在してもよく、且つ／又は、トランジスタ１５の第２の側のベース及び／又は基板に接続されてもよい。いくつかの実施例では、ベース分離セグメント１１２０は、トランジスタ１５の表面のパッドに接続されてもよく、この場合、このパッドは、トランジスタ１５の内部接続部及び／又は外部接続部を介して基準信号（例えばアース）にさらに接続される。ベース分離セグメント１１２０の少なくとも１つの側は、基準信号（例えばアース信号）に接続されてもよい。例えば、トランジスタ１５の頂面にアース信号に接続されたパッドを組み入れた実施例などのいくつかの実施例では、ベース分離セグメント１１２０は省かれてもよい。
図１２Ａ、及び図１２Ａの線Ａ－Ａ‘に沿って見た断面図である図１２Ｂを参照すると、プラスチック・オーバーモールド１２２０はトランジスタ構成体に形成されてもよい。プラスチック・オーバーモールド１２２０は、ベース分離セグメント１１２０（存在する場合）を含むトランジスタ構成体の要素を包んでもよい。プラスチック・オーバーモールド１２２０は、プラスチック又はプラスチック・ポリマー化合物から構成されてもよい。
図１３Ａ、及び図１３Ａの線Ａ－Ａ‘に沿って見た断面図である図１３Ｂを参照すると、凹部１３２０がプラスチック・オーバーモールド１２２０に形成されてもよい。凹部１３２０の少なくとも一部分は、プラスチック・オーバーモールド１２２０の表面からベース分離セグメント１１２０の方へ延在してもよい。いくつかの実施例では、凹部１３２０は、ベース分離セグメント１１２０を露出するように延在してもよいが、本発明はこれに限定されない。例えば、トランジスタ１５の頂面にアース信号に接続されたパッドを組み入れた実施例などのいくつかの実施例では、凹部１３２０はパッドを露出するように延在してもよい。いくつかの実施例では、凹部１３２０は、ベース分離セグメント１１２０と同じ方向に延在するように形成されてもよい。
図１４Ａ、及び図１４Ａの線Ａ－Ａ‘に沿って見た断面図である図１４Ｂを参照すると、導電性材料１４２０が、本発明の実施例によるパッケージングされたトランジスタ・デバイス１１００を形成するように凹部１３２０内に配置されてもよい。いくつかの実施例では、導電性材料１４２０は凹部１３２０を満たしてもよい。導電性材料１４２０は、例えば、金属又は金属含有材料（例えば銀エポキシ）を含んでもよい。いくつかの実施例では、導電性材料１４２０は、マイクロ波及び／又はＲＦ放射を吸収することができる誘電材料を含んでもよい。
いくつかの実施例では、プラスチック・オーバーモールド１２２０内に分離材料４１０を形成するように、導電性材料１４２０は、ベース分離セグメント１１２０に電気的に結合されてもよい。いくつかの実施例では、導電性材料１４２０は、ベース分離セグメント１１２０から離れていてもよい。例えば、トランジスタ１５の頂面にアース信号に接続されたパッドを組み入れた実施例などのいくつかの実施例では、導電性材料１４２０は、パッドと電気的に接触しているように形成されてもよい。
図１５Ａ～図１６Ｂは、本発明のいくつかの実施例による、パッケージングされたトランジスタ・デバイスを製造するためのさらなる例示的な技法を示す。図１１Ａ～図１２Ｂを参照して本明細書で論じた作業と同様な作業を図１５Ａ～図１６Ｂに示す実施例に先行させてもよい。図１５Ａ、及び図１５Ａの線Ａ－Ａ‘に沿って見た断面図である図１５Ｂを参照すると、複数の凹部１５２０がプラスチック・オーバーモールド１２２０に形成されてもよい。複数の凹部１５２０のうちの少なくとも１つは、プラスチック・オーバーモールド１２２０の表面からベース分離セグメント１１２０に延在してもよい。いくつかの実施例では、複数の凹部１５２０のそれぞれは、トランジスタ１５の頂面から離れるように延在する柱状に形成されてもよい。
図１６Ａ、及び図１６Ａの線Ａ－Ａ‘に沿って見た断面図である図１６Ｂを参照すると、導電性材料１６２０は、本発明の実施例によるパッケージングされたトランジスタ・デバイス１１００を形成するように複数の凹部１５２０内に配置されてもよい。いくつかの実施例では、導電性材料１６２０は複数の凹部１５２０のうちの１つ又は複数を満たしてもよい。導電性材料１６２０は、例えば、金属又は金属含有材料（例えば銀エポキシ）を含んでもよい。いくつかの実施例では、導電性材料１６２０は、マイクロ波及び／又はＲＦ放射を吸収することができる誘電材料を含んでもよい。いくつかの実施例では、プラスチック・オーバーモールド１２２０内に分離材料４１０を形成するように、複数の凹部１５２０のそれぞれの中の導電性材料１６２０は、ベース分離セグメント１１２０に電気的に結合されてもよい。
いくつかの実施例では、ベース分離セグメント１１２０は任意選択であってもよい。例えば、複数の凹部１５２０は、図１５Ａ及び図１５Ｂに関して論じたように形成されてもよい。複数の凹部１５２０を満たす前又は後のいずれかで、接続凹部（例えば溝）がプラスチック・オーバーモールド１２２０の頂面に形成されてもよい。接続凹部は、複数の凹部１５２０の頂面を接続するように延在してもよい。複数の凹部１５２０及び接続凹部は、分離材料４１０を形成するように導電性材料１６２０で満たされてもよい。分離材料４１０は、基準信号（例えばアース）にさらに接続されてもよく、又は、入力ボンド・ワイヤと出力ボンド・ワイヤとの間の結合を最小限にするように、且つ／若しくは低減するようにフローティング状態のままであってもよい。
本発明の実施例によれば、パッケージングされたトランジスタ・デバイスのベース上の、制御端子及び出力端子を備えるトランジスタと、入力リードとトランジスタの制御端子との間に電気的に結合された第１のボンド・ワイヤと、出力リードとトランジスタの出力端子との間に電気的に結合された第２のボンド・ワイヤと、第１のボンド・ワイヤと第２のボンド・ワイヤとの間に物理的に存在する分離材料であって、第１のボンド・ワイヤと第２のボンド・ワイヤとの間の結合を低減するように構成された分離材料とを含むパッケージングされたトランジスタ・デバイスが提供される。
いくつかの実施例では、トランジスタは、並列に電気的に接続された複数のユニット・セル・トランジスタを備える。
いくつかの実施例では、分離材料は、導電性分離材料、磁性分離材料、又は損失性誘電分離材料である。損失性誘電分離材料は、０．１より大きな損失正接を含んでもよい。
いくつかの実施例では、パッケージングされたトランジスタ・デバイスは、トランジスタを収容するパッケージをさらに含んでもよく、入力リード及び出力リードはパッケージから延在する。
いくつかの実施例では、分離材料の一部分はパッケージに接触する。
いくつかの実施例では、パッケージは空気空洞を備え、第１のボンド・ワイヤの少なくとも一部分、及び第２のボンド・ワイヤの少なくとも一部分は空気空洞内に延在する。
いくつかの実施例では、パッケージはプラスチック・オーバーモールドを含む。
いくつかの実施例では、分離材料はトランジスタの上方に配置されている。
いくつかの実施例では、制御端子はトランジスタの第１の側にあり、出力端子は、第１の側の反対側のトランジスタの第２の側にあり、複数の第３のボンド・ワイヤが、トランジスタの第３の側からトランジスタの第４の側に延在し、トランジスタの第３の側及び第４の側は第１の側及び第２の側と異なる。
いくつかの実施例では、第３のボンド・ワイヤのうちの第１のボンド・ワイヤの第１の部分は、第１の高さでトランジスタの上方に延在し、第３のボンド・ワイヤのうちの第２のボンド・ワイヤの第２の部分は、第１の高さより高い第２の高さでトランジスタの上方に延在する。
いくつかの実施例では、分離材料は複数の金属セグメントを含む。
いくつかの実施例では、複数の金属セグメントは、トランジスタの頂面に実質的に垂直の方向に延在する。
いくつかの実施例では、分離材料は金属壁を備える。
いくつかの実施例では、金属壁は、トランジスタの頂面に実質的に垂直の方向に延在する。
いくつかの実施例では、分離材料はアース信号に接続されるように構成される。
いくつかの実施例では、分離材料は電気的にフローティング状態であるように構成される。
いくつかの実施例では、分離材料は金属メッシュを備える。
いくつかの実施例では、パッケージングされたトランジスタ・デバイスは、入力リードと制御端子との間に電気的に結合された入力整合回路をさらに含み、第１のボンド・ワイヤが入力整合回路内の誘導性要素である。
本発明のさらなる実施例によれば、パッケージングされたトランジスタ・デバイスのベース上の、両側に制御端子及び出力端子を備えるトランジスタと、制御端子に接続された第１のインダクタであって、トランジスタの頂面よりもベースから遠くの第１の高さで延在する第１の部分を備える第１のインダクタと、出力端子に接続された第２のインダクタであって、トランジスタの頂面よりもベースから遠くの第２の高さで延在する第２の部分を備える第２のインダクタと、第１の部分と第２の部分との間にある分離材料であって、第１のインダクタと第２のインダクタとの間の結合を低減するように構成された分離材料とを含むパッケージングされたトランジスタ・デバイスが提供される。
いくつかの実施例では、分離材料は基準信号に電気的に接続されている。
いくつかの実施例では、第１のインダクタは、インピーダンス整合回路又は高調波低減回路の構成要素である。
いくつかの実施例では、パッケージングされたトランジスタ・デバイスは、トランジスタを収容するパッケージをさらに含み、入力リード及び出力リードはパッケージから延在し、入力リードは制御端子に接続され、出力リードは出力端子に接続される。
いくつかの実施例では、分離材料の一部分はパッケージに接触する。
いくつかの実施例では、パッケージは空気空洞を備え、第１のインダクタの少なくとも一部分、及び第２のインダクタの少なくとも一部分は空気空洞内に延在する。
いくつかの実施例では、パッケージはプラスチック・オーバーモールドを備える。
いくつかの実施例では、分離材料は、導電性分離材料、磁性分離材料、又は損失性誘電分離材料である。いくつかの実施例では、損失性誘電分離材料は、０．１より大きな損失正接を有する。
いくつかの実施例では、分離材料は複数のボンド・ワイヤを備える。
いくつかの実施例では、ボンド・ワイヤのうちの第１のボンド・ワイヤの第１の部分は、第１の高さでトランジスタの上方に延在し、ボンド・ワイヤのうちの第２のボンド・ワイヤの第２の部分は、第１の高さより高い第２の高さでトランジスタの上方に延在する。
いくつかの実施例では、分離材料はトランジスタの上方に配置されている。
いくつかの実施例では、分離材料は複数の金属セグメントを備える。
いくつかの実施例では、複数の金属セグメントは、トランジスタの頂面に実質的に垂直の方向に延在する。
いくつかの実施例では、分離材料は金属壁を備える。
本発明のさらなる実施例によれば、パッケージングされたトランジスタ・デバイスを製造する方法は、両側に制御端子及び出力端子を備えるトランジスタを提供するステップと、第１のボンド・ワイヤを制御端子に接続するステップと、第２のボンド・ワイヤを出力端子に接続するステップと、第１のボンド・ワイヤと第２のボンド・ワイヤとの間でトランジスタに分離材料を配置するステップであって、分離材料が、第１のボンド・ワイヤと第２のボンド・ワイヤとの間の結合を低減するように構成された、ステップと、トランジスタ、第１のボンド・ワイヤ、第２のボンド・ワイヤ、及び分離材料を収納するようにパッケージを提供するステップとを含む。
いくつかの実施例では、トランジスタを提供するステップは、パッケージングされたトランジスタ・デバイスの空気空洞内にトランジスタを提供するステップを含む。
いくつかの実施例では、分離材料は空気空洞の側壁内に延在する。
いくつかの実施例では、分離材料をトランジスタに配置するステップは、複数の第３のボンド・ワイヤを第１のボンド・ワイヤと第２のボンド・ワイヤとの間に設けるステップを含む。
いくつかの実施例では、パッケージを提供するステップはプラスチック・オーバーモールドをトランジスタに配置するステップを含み、分離材料をトランジスタに配置するステップは、プラスチック・オーバーモールドに凹部を設けるステップを含む。
いくつかの実施例では、プラスチック・オーバーモールドに凹部を設けるステップは、複数の凹部をプラスチック・オーバーモールド内に設けるステップと、金属材料を複数の凹部内に提供するステップとを含む。
いくつかの実施例では、プラスチック・オーバーモールドに凹部を設けるステップは、トランジスタ上を延在する溝をプラスチック・オーバーモールド内に設けるステップと、金属材料を溝内に提供するステップとを含む。
いくつかの実施例では、分離材料はアース信号に接続されるように構成される。
いくつかの実施例では、分離材料はトランジスタの上方に配置される。
いくつかの実施例では、分離材料は、導電性分離材料、磁性分離材料、又は損失性誘電分離材料である。
いくつかの実施例では、損失性誘電分離材料は、０．１より大きな損失正接を有する。
本明細書では、様々な要素を説明するために第１の、第２の、などの用語を使用することがあるが、これらの用語によってこれらの要素を限定すべきではないことは理解されよう。これらの用語は、１つの要素を別の要素から区別するために使用されているにすぎない。例えば、第１の要素を第２の要素と呼ぶことがあり、同様に、本発明の範囲から逸脱せずに、第２の要素を第１の要素と呼ぶことがある。本明細書では、「及び／又は」という用語は、関連する列挙された項目のうちの１つ又は複数の任意の組合せ及びすべての組合せを含む。
本明細書で使用される専門用語は、単に特定の実施例を説明する目的のためであり、発明を限定することを意図したものではない。本明細書では、単数形「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」は、文脈上明らかにそうでないと示していない限り、複数の形態も同様に含むことを意図される。本明細書では、用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、述べられた特徴、完全体、ステップ、動作、要素、及び／又は構成要素の存在を特定するが、他の１つ又は複数の特徴、完全体、ステップ、動作、要素、構成要素、及び／又はそれらの群の存在又は追加を排除しないことはさらに理解されよう。
他に定義されない限り、本明細書で使用されるすべての用語（技術用語及び科学用語を含む）は、本発明が属する分野の当業者によって一般的に理解されるのと同じ意味を有する。本明細書で使用する用語は、この明細書及び関連技術の文脈におけるそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的にそのように定義されない限り、理想化された、又は過度に形式的な意味で解釈されないことはさらに理解されよう。
層、領域、又は基板などの要素が別の要素の「上に（ｏｎ）」ある、又は「上へ（ｏｎｔｏ）」延在すると言われる場合、その要素は他の要素の上に直接あり得るか、若しくは他の要素の上へ直接延在し得る、又は介在要素も存在し得ることは理解されよう。対照的に、ある要素が別の要素の「直接上に」ある、又は「直接上へ」延在すると言われる場合、介在する要素は存在しない。ある要素が別の要素に「接続（ｃｏｎｎｅｃｔｅｄ）」又は「結合（ｃｏｕｐｌｅｄ）」されていると言われる場合、その要素は他の要素に直接接続若しくは結合され得るか、又は介在要素が存在し得ることもまた理解されよう。対照的に、ある要素が別の要素に「直接接続」されている、又は「直接結合」されていると言われる場合、介在する要素は存在しない。
「下方に（ｂｅｌｏｗ）」若しくは「上方に（ａｂｏｖｅ）」、又は「上部に（ｕｐｐｅｒ）」若しくは「下部に（ｌｏｗｅｒ）」、又は「水平に（ｈｏｒｉｚｏｎｔａｌ）」若しくは「側方に（ｌａｔｅｒａｌ）」若しくは「垂直に（ｖｅｒｔｉｃａｌ）」などの相対的な用語は、図に示す、１つの要素、層、又は領域と別の要素、層、又は領域との関係を説明するために本明細書で使用されることがある。これらの用語は、図に描かれている向きに加えて、デバイスの様々な向きを包含することを意図していることは理解されよう。
本明細書では、本発明の理想化された実施例（及び中間構造体）の概略図である断面図を参照して、本発明の実施例を説明している。図における層及び領域の厚さは、明確にするために誇張されている場合がある。さらに、例えば製造技法及び／又は許容誤差の結果、図の形状から変わることが予想されよう。したがって、本発明の実施例は、本明細書に示す領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造に起因する形状のずれを含むものである。
全体を通じて類似の番号は類似の要素を指す。したがって、同じ又は類似の番号は、該当図面に言及又は説明されていない場合でも、他の図面を参照して説明されている場合がある。また、参照番号が示されていない要素は、他の図面を参照して説明されている場合がある。
図面及び明細書において、本発明の典型的な実施例を開示してきた。特定の用語が使用されているが、それらは一般的且つ説明的な意味でのみ使用され、限定する目的ではない。本発明の範囲は以下の特許請求の範囲に記述される。

Claims (10)

  1. パッケージングされたトランジスタ・デバイスであって、
    前記パッケージングされたトランジスタ・デバイスのベース上の、制御端子及び出力端子を備えるトランジスタと、
    入力リードと前記トランジスタの前記制御端子との間に電気的に結合された第１のボンド・ワイヤと、
    出力リードと前記トランジスタの前記出力端子との間に電気的に結合された第２のボンド・ワイヤと、
    前記第１のボンド・ワイヤと前記第２のボンド・ワイヤとの間に物理的に存在する分離材料であって、前記第１のボンド・ワイヤと前記第２のボンド・ワイヤとの間の結合を低減するように構成された分離材料と
    を備え、
    前記分離材料が、アース信号に接続されるように構成されている、
    パッケージングされたトランジスタ・デバイス。
  2. 前記分離材料が、磁性分離材料である、請求項１に記載のパッケージングされたトランジスタ・デバイス。
  3. 前記分離材料が、０．１より大きな損失正接を有する損失性誘電分離材料である、請求項２に記載のパッケージングされたトランジスタ・デバイス。
  4. 前記トランジスタを収容するパッケージをさらに備え、前記入力リード及び前記出力リードが前記パッケージから延在し、前記分離材料の一部分が前記パッケージに接触する、請求項１から３までのいずれか一項に記載のパッケージングされたトランジスタ・デバイス。
  5. 前記パッケージが、プラスチック・オーバーモールドを備える、請求項４に記載のパッケージングされたトランジスタ・デバイス。
  6. 前記制御端子が、前記トランジスタの第１の側にあり、前記出力端子が、前記第１の側の反対側の、前記トランジスタの第２の側にあり、
    前記複数の第３のボンド・ワイヤが、前記トランジスタの第３の側から前記トランジスタの第４の側に延在し、
    前記トランジスタの前記第３の側及び前記第４の側が、前記第１の側及び前記第２の側と異なる、請求項１から５までのいずれか一項に記載のパッケージングされたトランジスタ・デバイス。
  7. 前記分離材料が、複数の第３のボンド・ワイヤを備え、前記第３のボンド・ワイヤのうちの第１のボンド・ワイヤの第１の部分が、第１の高さで前記トランジスタの上方に延在し、
    前記第３のボンド・ワイヤのうちの第２のボンド・ワイヤの第２の部分が、前記第１の高さより高い第２の高さで前記トランジスタの上方に延在する、請求項１から５までのいずれか一項に記載のパッケージングされたトランジスタ・デバイス。
  8. 前記分離材料が、複数の金属セグメントを含み、当該複数の金属セグメントが、前記トランジスタの頂面に実質的に垂直の方向に延在する、請求項１から５までのいずれか一項に記載のパッケージングされたトランジスタ・デバイス。
  9. 前記分離材料が、金属壁を備え、
    当該金属壁が、前記トランジスタの頂面に実質的に垂直の方向に延在する、請求項１から５までのいずれか一項に記載のパッケージングされたトランジスタ・デバイス。
  10. 前記分離材料が、金属メッシュを備える、請求項１から５までのいずれか一項に記載のパッケージングされたトランジスタ・デバイス。
JP2023189071A 2018-12-04 2023-11-06 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法 Pending JP2024016171A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/208,821 US10770415B2 (en) 2018-12-04 2018-12-04 Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US16/208,821 2018-12-04
JP2021531735A JP7382405B2 (ja) 2018-12-04 2019-12-02 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法
PCT/US2019/063961 WO2020117652A1 (en) 2018-12-04 2019-12-02 Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021531735A Division JP7382405B2 (ja) 2018-12-04 2019-12-02 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法

Publications (1)

Publication Number Publication Date
JP2024016171A true JP2024016171A (ja) 2024-02-06

Family

ID=69056136

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021531735A Active JP7382405B2 (ja) 2018-12-04 2019-12-02 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法
JP2023189071A Pending JP2024016171A (ja) 2018-12-04 2023-11-06 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021531735A Active JP7382405B2 (ja) 2018-12-04 2019-12-02 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法

Country Status (6)

Country Link
US (2) US10770415B2 (ja)
EP (1) EP3891791A1 (ja)
JP (2) JP7382405B2 (ja)
KR (2) KR20240040755A (ja)
CN (1) CN113272954A (ja)
WO (1) WO2020117652A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621322B2 (en) * 2020-07-30 2023-04-04 Wolfspeed, Inc. Die-to-die isolation structures for packaged transistor devices
FR3117267B1 (fr) * 2020-12-04 2023-03-03 St Microelectronics Alps Sas Puce électronique

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683241A (en) * 1971-03-08 1972-08-08 Communications Transistor Corp Radio frequency transistor package
US4498093A (en) 1981-09-14 1985-02-05 At&T Bell Laboratories High-power III-V semiconductor device
US4721986A (en) 1984-02-21 1988-01-26 International Rectifier Corporation Bidirectional output semiconductor field effect transistor and method for its maufacture
US4639760A (en) * 1986-01-21 1987-01-27 Motorola, Inc. High power RF transistor assembly
JPH01107141U (ja) * 1988-01-07 1989-07-19
US5025296A (en) 1988-02-29 1991-06-18 Motorola, Inc. Center tapped FET
JPH06511111A (ja) 1991-09-30 1994-12-08 ルミニス　プロプライエタリー　リミテッド ガリウム砒素ｍｅｓｆｅｔ撮像デバイス
JPH0643970A (ja) 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 情報記憶媒体とこの情報記憶媒体に使用される情報記憶媒体用機能ブロックとこの情報記憶媒体を使用した情報記憶装置
US5825042A (en) 1993-06-18 1998-10-20 Space Electronics, Inc. Radiation shielding of plastic integrated circuits
US5430247A (en) 1993-08-31 1995-07-04 Motorola, Inc. Twisted-pair planar conductor line off-set structure
US5592006A (en) 1994-05-13 1997-01-07 International Rectifier Corporation Gate resistor for IGBT
US5744843A (en) 1996-08-28 1998-04-28 Texas Instruments Incorporated CMOS power device and method of construction and layout
US6023086A (en) 1997-09-02 2000-02-08 Motorola, Inc. Semiconductor transistor with stabilizing gate electrode
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP2001094094A (ja) 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
US6274896B1 (en) 2000-01-14 2001-08-14 Lexmark International, Inc. Drive transistor with fold gate
SE520109C2 (sv) 2000-05-17 2003-05-27 Ericsson Telefon Ab L M Effekttransistorer för radiofrekvenser
JP4322414B2 (ja) 2000-09-19 2009-09-02 株式会社ルネサステクノロジ 半導体装置
JP3542116B2 (ja) 2000-09-29 2004-07-14 ユーディナデバイス株式会社 高周波回路
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3712111B2 (ja) 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP2003007727A (ja) 2001-06-22 2003-01-10 Sanyo Electric Co Ltd 化合物半導体装置
JP2003115732A (ja) 2001-10-03 2003-04-18 Hitachi Ltd 半導体装置
JP2003168736A (ja) 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP2005183770A (ja) 2003-12-22 2005-07-07 Mitsubishi Electric Corp 高周波用半導体装置
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7135747B2 (en) 2004-02-25 2006-11-14 Cree, Inc. Semiconductor devices having thermal spacers
GB0416174D0 (en) 2004-07-20 2004-08-18 Koninkl Philips Electronics Nv Insulated gate field effect transistors
US7288803B2 (en) 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
JP2006156902A (ja) 2004-12-01 2006-06-15 Mitsubishi Electric Corp 高周波用半導体装置
JP5011549B2 (ja) 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
JP2007173731A (ja) 2005-12-26 2007-07-05 Mitsumi Electric Co Ltd 半導体装置
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7492235B2 (en) 2006-10-25 2009-02-17 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Transmission line transistor attenuator
JP5300238B2 (ja) 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
US20080157222A1 (en) 2006-12-27 2008-07-03 Mediatek Inc. Rf integrated circuit device
US8330265B2 (en) * 2007-06-22 2012-12-11 Cree, Inc. RF transistor packages with internal stability network and methods of forming RF transistor packages with internal stability networks
US8076994B2 (en) 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
US9741673B2 (en) 2007-06-22 2017-08-22 Cree, Inc. RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
JP2009016686A (ja) 2007-07-06 2009-01-22 Toshiba Corp 高周波用トランジスタ
US8026596B2 (en) 2007-08-15 2011-09-27 International Rectifier Corporation Thermal designs of packaged gallium nitride material devices and methods of packaging
JP5106041B2 (ja) 2007-10-26 2012-12-26 株式会社東芝 半導体装置
US8178908B2 (en) 2008-05-07 2012-05-15 International Business Machines Corporation Electrical contact structure having multiple metal interconnect levels staggering one another
JP2010147254A (ja) 2008-12-18 2010-07-01 Renesas Electronics Corp 半導体装置
US7908799B2 (en) 2009-01-30 2011-03-22 Anchor Wall Systems, Inc. Wall blocks, wall block kits, walls resulting therefrom, and methods
US20120012908A1 (en) 2009-03-30 2012-01-19 Koji Matsunaga Semiconductor device
JP5238633B2 (ja) 2009-07-27 2013-07-17 株式会社東芝 半導体装置
US8212321B2 (en) 2009-10-30 2012-07-03 Freescale Semiconductor, Inc. Semiconductor device with feedback control
EP2549528B1 (en) 2010-03-19 2018-12-19 Fujitsu Limited Compound semiconductor device and method for fabricating the same
JP2012084743A (ja) 2010-10-13 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置及び電源装置
JP2012182438A (ja) 2011-02-08 2012-09-20 Toshiba Corp 半導体装置
JP5733616B2 (ja) 2011-04-21 2015-06-10 住友電工デバイス・イノベーション株式会社 半導体装置
JP2013183061A (ja) 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
US20130313653A1 (en) 2012-05-25 2013-11-28 Infineon Technologies Austria Ag MOS Transistor with Multi-finger Gate Electrode
JP5580365B2 (ja) 2012-05-29 2014-08-27 旭化成エレクトロニクス株式会社 電流制御回路およびこれを用いたｐｌｌ回路
JP5983117B2 (ja) 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
JP6043970B2 (ja) 2012-12-21 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体装置
US9788466B2 (en) * 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
TWI577022B (zh) 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US9741653B2 (en) 2013-09-18 2017-08-22 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having reduced-resistance metal layout
JP5505915B1 (ja) 2013-10-30 2014-05-28 太陽誘電株式会社 通信モジュール
JP6219140B2 (ja) 2013-11-22 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置
US9673164B2 (en) 2014-04-25 2017-06-06 Nxp Usa, Inc. Semiconductor package and system with an isolation structure to reduce electromagnetic coupling
US9641163B2 (en) 2014-05-28 2017-05-02 Cree, Inc. Bandwidth limiting methods for GaN power transistors
JP6600491B2 (ja) 2014-07-31 2019-10-30 エイブリック株式会社 Ｅｓｄ素子を有する半導体装置
US9564861B2 (en) * 2014-10-31 2017-02-07 Nxp Usa, Inc. Broadband radio frequency power amplifiers, and methods of manufacture thereof
US20160240448A1 (en) * 2015-02-12 2016-08-18 Ampleon Netherlands B.V. RF Package
CN107535081B (zh) 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
US9986639B2 (en) 2015-06-29 2018-05-29 Analog Devices Global Vertical magnetic barrier for integrated electronic module and related methods
US9607953B1 (en) * 2016-02-24 2017-03-28 Nxp Usa, Inc. Semiconductor package with isolation wall
US9653410B1 (en) 2016-03-15 2017-05-16 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
US9786660B1 (en) 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
JP6724546B2 (ja) 2016-05-24 2020-07-15 Tdk株式会社 電子部品パッケージ
US10249725B2 (en) 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width
JP6195031B1 (ja) * 2016-10-24 2017-09-13 三菱電機株式会社 高周波増幅器
US9979360B1 (en) * 2016-12-20 2018-05-22 Nxp Usa, Inc. Multi baseband termination components for RF power amplifier with enhanced video bandwidth
US9979361B1 (en) * 2016-12-27 2018-05-22 Nxp Usa, Inc. Input circuits for RF amplifier devices, and methods of manufacture thereof
US10103258B2 (en) 2016-12-29 2018-10-16 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with gate poly contact within source window
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US10270402B1 (en) * 2017-11-30 2019-04-23 Nxp Usa, Inc. Broadband input matching and video bandwidth circuits for power amplifiers
US10483352B1 (en) 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10593619B1 (en) 2018-08-28 2020-03-17 Nsp Usa, Inc. Transistor shield structure, packaged device, and method of manufacture

Also Published As

Publication number Publication date
EP3891791A1 (en) 2021-10-13
JP2022510411A (ja) 2022-01-26
KR20240040755A (ko) 2024-03-28
US20200402933A1 (en) 2020-12-24
KR20210098505A (ko) 2021-08-10
US10770415B2 (en) 2020-09-08
WO2020117652A1 (en) 2020-06-11
KR102637745B1 (ko) 2024-02-23
JP7382405B2 (ja) 2023-11-16
US20200176402A1 (en) 2020-06-04
US11417617B2 (en) 2022-08-16
CN113272954A (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
JP2024016171A (ja) 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法
JP7185011B2 (ja) 無線周波数トランジスタ増幅器及び絶縁構造を有する他のマルチセルトランジスタ
KR102199173B1 (ko) 고 전자 이동도 트랜지스터
CN103117254B (zh) 封装
KR102632903B1 (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들
US10163811B2 (en) Semiconductor package structure based on cascade circuits
CN110034736B (zh) 封装式射频功率放大器
US11444078B2 (en) ESD protection element
US11929317B2 (en) Capacitor networks for harmonic control in power devices
US20220140794A1 (en) Radio frequency transistor amplifiers having multi-layer encapsulations that include functional electrical circuits
JP2005033154A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231106