JP2023139309A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2023139309A
JP2023139309A JP2023127078A JP2023127078A JP2023139309A JP 2023139309 A JP2023139309 A JP 2023139309A JP 2023127078 A JP2023127078 A JP 2023127078A JP 2023127078 A JP2023127078 A JP 2023127078A JP 2023139309 A JP2023139309 A JP 2023139309A
Authority
JP
Japan
Prior art keywords
transistor
pixel
light emitting
conductive film
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023127078A
Other languages
English (en)
Other versions
JP7535635B2 (ja
Inventor
博之 三宅
Hiroyuki Miyake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023139309A publication Critical patent/JP2023139309A/ja
Priority to JP2024128962A priority Critical patent/JP2024153894A/ja
Application granted granted Critical
Publication of JP7535635B2 publication Critical patent/JP7535635B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】トランジスタがノーマリオンであっても、閾値電圧のばらつきによる画素間の輝度のばらつきが抑えられる発光装置。【解決手段】通常のゲート電極（第１ゲート電極）の他に、閾値電圧を制御するための第２ゲート電極が備えられたトランジスタを用いて、発光素子への電流の供給を制御する構成を有する。さらに、上記発光装置は、上記トランジスタの第１ゲート電極とドレイン端子の間の導通または非導通を選択する単数または複数のスイッチを有する。そして、トランジスタの閾値電圧を取得する際に、上記スイッチによりトランジスタの第１ゲート電極とドレイン端子の間を導通させ、なおかつ、第２ゲート電極の電位を制御することでトランジスタの閾値電圧をシフトさせる構成とする。【選択図】図１

Description

本発明は、トランジスタが各画素に設けられた発光装置に関する。
発光素子を用いたアクティブマトリクス型の発光装置は、通常、少なくとも発光素子と、
画素への画像信号の入力を制御するトランジスタ（スイッチング用トランジスタ）と、画
像信号に従って該発光素子に供給する電流値を制御するトランジスタ（駆動用トランジス
タ）とが、各画素に設けられている。上記構成の発光装置では、駆動用トランジスタのド
レイン電流が発光素子に供給されるため、画素間において駆動用トランジスタの閾値電圧
にばらつきが生じると、発光素子の輝度にもそのばらつきが反映されてしまう。
閾値電圧のばらつきが発光素子の輝度に影響を及ぼすのを防ぐために、下記の特許文献１
では、ドライバー素子であるＴＦＴ６の閾値電圧の補正を行う表示装置について記載され
ている。
特開２００４－２８００５９号公報
特許文献１に記載の表示装置では、閾値電圧を検出する際に、ドライバー素子であるＴＦ
Ｔ６のゲート電極とドレイン電極を短絡させているので、ＴＦＴ６は飽和領域で動作する
。よって、ＴＦＴ６において、ドレイン電極からソース電極に向かって流れる電流が０に
収束すると、ゲート電極とソース電極の電位差が閾値電圧と等しくなり、閾値電圧を取得
することができる。
しかし、特許文献１に記載の表示装置では、閾値電圧を検出する際に、ゲート電極とドレ
イン電極を短絡させているため、ＴＦＴ６のソース電極の電位が、ゲート電極の電位より
も高くなることがない。すなわち、ゲート電極とソース電極の電位差が負の値を有するこ
とはない。よって、ＴＦＴ６がノーマリオフで、その閾値電圧が０Ｖ以上である場合は、
ゲート電極とソース電極の電位差を閾値電圧と等しくすることができるが、ＴＦＴ６がノ
ーマリオンであり、その閾値電圧が負の値を有する場合は、ゲート電極とソース電極の電
位差を閾値電圧と等しくすることができない。したがって、ＴＦＴ６がノーマリオンだと
、閾値電圧を取得することができず、閾値電圧のばらつきに起因する発光素子の輝度ムラ
の発生を防ぐことができない。
上述したような技術的背景のもと、本発明は、トランジスタがノーマリオンであっても、
閾値電圧のばらつきによる画素間の輝度のばらつきが抑えられる、発光装置の提供を課題
の一つとする。
本発明の一態様に係る発光装置は、通常のゲート電極（第１ゲート電極）の他に、閾値電
圧を制御するための第２ゲート電極が備えられたトランジスタを用いて、発光素子への電
流の供給を制御する構成を有する。さらに、上記発光装置は、上記トランジスタの第１ゲ
ート電極とドレイン端子の間の導通または非導通を選択するスイッチを有する。そして、
トランジスタの閾値電圧を取得する際に、上記スイッチによりトランジスタの第１ゲート
電極とドレイン端子の間を導通させ、なおかつ、第２ゲート電極の電位を制御することで
トランジスタの閾値電圧をシフトさせる構成とする。
発光素子への電流の供給を制御するトランジスタは、絶縁ゲート型電界効果トランジスタ
であれば良く、具体的には、第１ゲート電極と、第２ゲート電極と、第１ゲート電極と第
２ゲート電極の間に位置する半導体膜と、第１ゲート電極と半導体膜の間に位置する第１
絶縁膜と、第２ゲート電極と半導体膜の間に位置する第２絶縁膜とを、少なくとも有する
。さらに、半導体膜に接するソース端子及びドレイン端子をその構成要素に加えても良い
。
上記構成により、発光素子への電流の供給を制御するトランジスタがノーマリオンであっ
ても、閾値電圧を取得する際に当該トランジスタをノーマリオフとすることができる。よ
って、上記トランジスタの第１ゲート電極とドレイン端子とがスイッチにより導通、すな
わち接続されている状態において、第１ゲート電極とソース端子の電位差を閾値電圧と等
しくすることができる。
本発明の一態様に係る発光装置では、発光素子への電流の供給を制御するトランジスタが
ノーマリオンであっても、閾値電圧の取得を行うことができる。よって、閾値電圧の補正
を行うことができ、それにより、画素間の輝度のばらつきが抑えられる。
発光装置が有する画素の構成を示す図。 回路１２の拡大図。 画素部の構成を示す図。 発光装置が有する画素の構成を示す図。 画素の動作を示すタイミングチャート。 画素の動作を模式的に示す図。 画素の動作を模式的に示す図。 容量素子と発光素子とが直列に接続されている様子を、模式的に示す図。 発光装置が有する画素の構成を示す図。 発光装置が有する画素の構成を示す図。 画素の上面図。 画素の断面図。 画素の断面図。 画素の断面図。 パネルの斜視図。 電子機器の図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本明細書において発光装置とは、発光素子が各画素に形成されたパネルと、該パネ
ルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを、その範疇に含む。
（実施の形態１）
図１に、本発明の一態様に係る発光装置の、画素の構成を示す。図１に示す画素１０は、
スイッチ１１と、画像信号に従って電流の量を制御する回路１２と、スイッチ１３と、上
記回路１２から上記電流が供給される発光素子１４とを有する。
具体的に、スイッチ１１は、端子１８に与えられた画像信号を、回路１２に与えるか否か
を制御する。例えば、スイッチ１１は、トランジスタを単数または複数用いて構成するこ
とができる。或いは、スイッチ１１は、単数または複数のトランジスタに加えて、容量素
子を用いていても良い。
回路１２は、そのドレイン電流が発光素子１４に与えられるトランジスタ１５と、スイッ
チ１６と、容量素子１７とを有する。スイッチ１６は、トランジスタ１５のゲート電極（
Ｇで示す）とドレイン端子（Ｄで示す）の間の導通または非導通を選択、すなわち接続を
制御する。スイッチ１６は、トランジスタを単数または複数用いて構成することができる
。容量素子１７は、トランジスタ１５のゲート電極とソース端子（Ｓで示す）の電位差、
すなわち、ゲート電圧Ｖｇｓを保持する。ただし、容量素子１７は、例えばトランジスタ
１５のゲート電極と活性層の間に形成されるゲート容量が十分大きい場合などは、必ずし
も回路１２に設ける必要はない。
また、本発明の一態様では、トランジスタ１５は、通常のゲート電極（第１ゲート電極）
に加えて、閾値電圧を制御するためのバックゲート電極（第２ゲート電極）を有する。ト
ランジスタ１５のゲート電極の電位は、スイッチ１１を介して回路１２に与えられる画像
信号に従って制御される。また、スイッチ１３は、バックゲート電極（ＢＧで示す）への
端子２１の電位の供給を制御する。例えば、スイッチ１３は、トランジスタを単数または
複数用いて構成することができる。或いは、スイッチ１３は、単数または複数のトランジ
スタに加えて、容量素子を用いていても良い。
なお、トランジスタが有するソース端子とドレイン端子は、トランジスタのチャネル型及
び各電極に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャ
ネル型トランジスタでは、低い電位が与えられる電極がソース端子と呼ばれ、高い電位が
与えられる電極がドレイン端子と呼ばれる。また、ｐチャネル型トランジスタでは、低い
電位が与えられる電極がドレイン端子と呼ばれ、高い電位が与えられる電極がソース端子
と呼ばれる。本明細書では、便宜上、ソース端子とドレイン端子とが固定されているもの
と仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係
に従ってソース端子とドレイン端子の呼び方が入れ替わる。
トランジスタのソース端子とは、活性層の一部であるソース領域、或いは活性層に接続さ
れたソース電極を意味する。同様に、トランジスタのドレイン端子とは、活性層の一部で
あるドレイン領域、或いは活性層に接続されたドレイン電極を意味する。
また、本明細書において接続とは電気的な接続を意味しており、電流、電圧又は電位が、
供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続
している状態を必ずしも指すわけではなく、電流、電圧又は電位が、供給可能、或いは伝
送可能であるように、配線、導電膜、抵抗、ダイオード、トランジスタなどの素子を介し
て間接的に接続している状態も、その範疇に含む。
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の
機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜
が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
図１では、トランジスタ１５がｎチャネル型である場合を例示しているが、この場合、ト
ランジスタ１５のソース端子は、発光素子１４のアノードに接続されている。そして、ト
ランジスタ１５のドレイン端子は端子１９に接続されており、発光素子１４のカソードは
、端子２０に接続されている。また、端子１９の電位は、端子２０の電位に発光素子１４
の閾値電圧Ｖｔｈｅと、トランジスタ１５の閾値電圧Ｖｔｈとを加算した電位よりも、高
いものとする。よって、スイッチ１１を介して回路１２に与えられた画像信号に従い、ト
ランジスタ１５のドレイン電流の値が定まると、上記ドレイン電流が発光素子１４に供給
されることで、発光素子１４は発光の状態となる。
トランジスタ１５がｐチャネル型である場合は、トランジスタ１５のソース端子は、発光
素子１４のカソードに接続される。そして、トランジスタ１５のドレイン端子は端子１９
に接続されており、発光素子１４のアノードは、端子２０に接続される。また、端子２０
の電位は、端子１９の電位に発光素子１４の閾値電圧Ｖｔｈｅと、トランジスタ１５の閾
値電圧Ｖｔｈとを加算した電位よりも、高いものとする。そして、トランジスタ１５がｎ
チャネル型である場合と同様に、トランジスタ１５がｐチャネル型である場合も、スイッ
チ１１を介して回路１２に与えられた画像信号に従い、トランジスタ１５のドレイン電流
の値が定まると、上記ドレイン電流が発光素子１４に供給されることで、発光素子１４は
発光の状態となる。
また、本発明の一態様では、画像信号に従ってトランジスタ１５のドレイン電流の値を定
める前に、上記スイッチ１６によりトランジスタ１５のゲート電極とドレイン端子の間を
導通させた状態において、トランジスタ１５の閾値電圧を取得する。閾値電圧を取得して
、画像信号に従ってトランジスタ１５のドレイン電流の値を定めることで、画素間におい
て生じた閾値電圧のばらつきが、上記ドレイン電流の値に影響を及ぼすのを防ぐことがで
きる。
また、本発明の一態様では、上述したように、トランジスタ１５が通常のゲート電極に加
えて、閾値電圧を制御するためのバックゲート電極を有する。トランジスタ１５は、バッ
クゲート電極に与えられる電位に従って、閾値電圧Ｖｔｈが制御される。本発明の一態様
では、トランジスタ１５がノーマリオンである場合において、閾値電圧を取得する際に、
バックゲート電極の電位を制御することで、トランジスタ１５がノーマリオフとなるよう
に、その閾値電圧Ｖｔｈをシフトさせる。上記トランジスタ１５の閾値電圧Ｖｔｈのシフ
ト量は、バックゲート電極の電位の高さ、より具体的には、ソース端子とバックゲート電
極の電位差により制御される。
具体的に、トランジスタ１５がｎチャネル型である場合、その閾値電圧Ｖｔｈが負の値を
有していると、ノーマリオンである。よって、トランジスタ１５がｎチャネル型である場
合、バックゲート電極の電位をソース端子の電位よりも低い値に設定することで、閾値電
圧Ｖｔｈをプラス方向にシフトさせ、ノーマリオフとする。トランジスタ１５がｐチャネ
ル型である場合、その閾値電圧Ｖｔｈが正の値を有していると、ノーマリオンである。よ
って、トランジスタ１５がｐチャネル型である場合、バックゲート電極の電位をソース端
子の電位よりも高い値に設定することで、閾値電圧Ｖｔｈをマイナス方向にシフトさせ、
ノーマリオフとする。
なお、トランジスタ１５がノーマリオンの状態では、閾値電圧の取得が困難である。以下
、その理由について、トランジスタ１５がｎチャネル型である場合を例に挙げ、説明する
。
図２に、回路１２の拡大図を示す。図２（Ａ）に示すように、トランジスタ１５がｎチャ
ネル型である場合、閾値電圧を取得する前の段階において、端子１９の電位をトランジス
タ１５のソース端子の電位よりも高く保つ。具体的には、トランジスタ１５のソース端子
の電位に、トランジスタ１５の閾値電圧Ｖｔｈを加算した電位よりも高くなるように、ト
ランジスタ１５のソース端子と端子１９の間に電位差Ｖｏｎを設ける。そして、スイッチ
１６を導通させた状態（オン）にすることで、トランジスタ１５のゲート電極とドレイン
端子は接続させておく。
よって、図２（Ａ）に示すように、トランジスタ１５のゲート電圧Ｖｇｓが電位差Ｖｏｎ
と等しくなるため、トランジスタ１５はオンになり、ドレイン電流が流れる。上記状態に
おいて、トランジスタ１５のゲート電極を、容量素子１７の一方の電極に、トランジスタ
１５のソース端子を、容量素子１７の他方の電極に接続させ、トランジスタ１５のドレイ
ン電流が容量素子１７にのみ流れる構成とする。
上記構成により、容量素子１７に蓄積されている電荷が放出され、トランジスタ１５のソ
ース端子の電位が上昇する。そして、トランジスタ１５のゲート電圧Ｖｇｓは、ドレイン
電流が流れ始めた当初は電位差Ｖｏｎと等しい値を有しているが、ソース端子の電位の上
昇に伴い、徐々に小さくなっていく。
そして、トランジスタ１５がノーマリオフである場合、ゲート電圧Ｖｇｓが閾値電圧Ｖｔ
ｈに近づくと、ドレイン電流が０Ａとなる。その結果、容量素子１７に閾値電圧Ｖｔｈが
保持され、閾値電圧Ｖｔｈの取得が終了する。しかし、トランジスタ１５がノーマリオン
である場合、閾値電圧Ｖｔｈは負の値を有する。よって、閾値電圧Ｖｔｈを取得するため
には、ゲート電極の電位が、ソース端子の電位を下回り、ゲート電圧Ｖｇｓが負の値を有
さないとならない。しかし、上述したように、端子１９の電位はトランジスタ１５のソー
ス端子の電位よりも高く保たれているため、ゲート電極の電位が、ソース端子の電位を下
回ることはない。従って、トランジスタ１５がノーマリオンである場合、図２（Ｂ）に示
すように、ゲート電圧Ｖｇｓが０Ｖに近づき、トランジスタ１５のソース端子とドレイン
端子間の電位差が０Ｖに近づいた時点で、トランジスタ１５のドレイン電流は０Ａとなる
。よって、容量素子１７には、閾値電圧Ｖｔｈは保持されない。
本発明の一態様では、トランジスタ１５がノーマリオンであっても、閾値電圧を取得する
際に、その閾値電圧Ｖｔｈをシフトさせることで、トランジスタ１５をノーマリオフとし
、閾値電圧の取得を為し得るものである。そして、閾値電圧を取得することで、画素間に
存在する閾値電圧のばらつきを補正することができ、画素間の輝度のばらつきを抑えるこ
とができる。
また、上述したように、本発明の一態様では、スイッチ１６によりトランジスタ１５のゲ
ート電極とドレイン端子間の接続が制御できる構成であれば良い。また、容量素子１７に
、或いは容量素子１７がない場合はトランジスタ１５のゲート容量に、トランジスタ１５
のゲート電圧Ｖｇｓを保持できる構成であれば良い。そして、トランジスタ１５に流れる
ドレイン電流により容量素子１７に蓄積された電荷が放出され、その結果、トランジスタ
１５の閾値電圧が容量素子１７に保持される構成であれば良い。よって、回路１２は、ト
ランジスタ１５、スイッチ１６、容量素子１７のみならず、トランジスタ、容量素子、抵
抗、インダクタなどの他の回路素子をさらに有していても良い。そして、上記構成を満た
すように、他の回路素子が、トランジスタ１５、スイッチ１６、容量素子１７、端子１９
間に設けられていても良い。
図３に、本発明の一態様に係る発光装置の、画素部の構成を一例として示す。図３では、
画素部４０が、マトリクス状に配列された複数の画素１０を有している。また、画素部４
０には、複数の画素１０を一行ごとに選択する走査線ＧＬと、選択された画素１０へ画像
信号を送るための信号線ＳＬとを少なくとも有する。複数の画素１０は、走査線ＧＬの少
なくとも一つと、信号線ＳＬの少なくとも一つとに、それぞれ接続されている。
なお、上記配線の種類及びその数は、画素１０の構成、数及び配置によって決めることが
できる。具体的に、図３に示す画素部４０の場合、ｘ列×ｙ行の画素１０がマトリクス状
に接続されており、信号線ＳＬ１～ＳＬｘ、走査線ＧＬ１～ＧＬｙが、画素部４０内に配
置されている場合を例示している。
本発明の一態様では、トランジスタ１５がノーマリオンである画素１０と、トランジスタ
１５がノーマリオフである画素１０とが、画素部４０に混在している場合であっても、全
ての画素１０においてトランジスタ１５をノーマリオフとし、閾値電圧の取得を行うこと
ができる。
具体的に、図３に示す画素部４０では、全ての画素１０において、トランジスタ１５のバ
ックゲート電極に、閾値電圧を補正するための一の電位を与えても良い。或いは、同じ行
の画素、すなわち同じ一の走査線ＧＬに接続されている複数の画素において、トランジス
タ１５のバックゲート電極に、閾値電圧を補正するための一の電位を与えても良い。或い
は、同じ列の画素、すなわち同じ一の信号線ＳＬに接続されている複数の画素において、
トランジスタ１５のバックゲート電極に、閾値電圧を補正するための一の電位を与えても
良い。上記構成により、画素部４０の全ての画素１０においてトランジスタ１５がノーマ
リオンであっても、トランジスタ１５がノーマリオンである画素１０と、トランジスタ１
５がノーマリオフである画素１０とが、画素部４０に混在している場合であっても、閾値
電圧の取得を行うことができる。
（実施の形態２）
図４に、本発明の一態様に係る発光装置の、画素の具体的な構成の一例を示す。
図４に示す画素１０は、図１と同様に、スイッチ１１と、回路１２と、スイッチ１３と、
発光素子１４とを有する。そして、図４に示す画素１０では、スイッチ１１がトランジス
タ３０で構成されている。また、回路１２が、トランジスタ１５と、容量素子１７と、ト
ランジスタ３１乃至トランジスタ３６と、容量素子３８とを有している。トランジスタ３
１は、図１で示したスイッチ１６に相当する。また、スイッチ１３はトランジスタ３７で
構成されている。
なお、図４では、トランジスタ１５がｎチャネル型である場合を例示している。
具体的に、図４に示す画素１０では、トランジスタ３０のゲート電極が、走査線ＧＬａに
接続されている。また、トランジスタ３０のソース端子及びドレイン端子の一方が信号線
ＳＬに接続され、他方がトランジスタ１５のゲート電極に接続されている。トランジスタ
３１のゲート電極は、走査線ＧＬａに接続されている。また、トランジスタ３１のソース
端子及びドレイン端子の一方がトランジスタ１５のゲート電極に接続され、他方がトラン
ジスタ１５のドレイン端子に接続されている。トランジスタ３２のゲート電極は、走査線
ＧＬａに接続されている。また、トランジスタ３２のソース端子及びドレイン端子の一方
が容量素子１７の一方の電極に接続され、他方が配線ＶＬａに接続されている。トランジ
スタ３３のゲート電極は、走査線ＧＬｂに接続されている。また、トランジスタ３３のソ
ース端子及びドレイン端子の一方がトランジスタ１５のドレイン端子に接続され、他方が
配線ＶＬａに接続されている。トランジスタ３４のゲート電極は、走査線ＧＬｂに接続さ
れている。また、トランジスタ３４のソース端子及びドレイン端子の一方がトランジスタ
１５のゲート電極に接続され、他方が容量素子１７の一方の電極に接続されている。トラ
ンジスタ３５のゲート電極は、走査線ＧＬｂに接続されている。また、トランジスタ３５
のソース端子及びドレイン端子の一方がトランジスタ１５のソース端子及び容量素子１７
の他方の電極に接続され、他方が発光素子１４のアノードに接続されている。トランジス
タ３６のゲート電極は、走査線ＧＬｃに接続されている。また、トランジスタ３６のソー
ス端子及びドレイン端子の一方が容量素子１７の他方の電極及びトランジスタ１５のソー
ス端子に接続され、他方が配線ＶＬｂに接続されている。容量素子３８が有する一方の電
極は、トランジスタ１５のバックゲート電極に接続され、他方の電極がトランジスタ１５
のソース端子に接続されている。トランジスタ３７のゲート電極は、走査線ＧＬｃに接続
されている。また、トランジスタ３７のソース端子及びドレイン端子の一方がトランジス
タ１５のバックゲート電極に接続され、他方が配線ＶＬｃに接続されている。
なお、図４に示す画素１０では、トランジスタ３１のソース端子及びドレイン端子の一方
が、トランジスタ３０のソース端子及びドレイン端子の他方に接続され、トランジスタ３
１のソース端子及びドレイン端子の他方が、トランジスタ３３のソース端子及びドレイン
端子の一方に接続されている。しかし、トランジスタ３１は、トランジスタ１５のゲート
電極とドレイン端子の間の接続を制御できるのであれば良い。よって、例えば、図９に示
す画素１０のように、トランジスタ３１のソース端子及びドレイン端子の一方が、トラン
ジスタ３０のソース端子及びドレイン端子の他方及びトランジスタ３３のソース端子及び
ドレイン端子の一方に接続され、トランジスタ３１のソース端子及びドレイン端子の他方
が、トランジスタ３４のソース端子及びドレイン端子の一方に接続されていても良い。
次いで、図４に示す画素１０の動作について説明する。
図５に、信号線ＳＬに与えられる電位Ｖｄａｔａと、走査線ＧＬａ、走査線ＧＬｂ、走査
線ＧＬｃのそれぞれに与えられる電位のタイミングチャートを、一例として示す。ただし
、図５に示すタイミングチャートは、トランジスタ１５、トランジスタ３０乃至トランジ
スタ３７が、全てｎチャネル型である場合を例示している。
図５に示すように、画素１０の動作は、期間ｔ１乃至期間ｔ４の、４つの期間に分けて説
明することができる。各期間における画素１０の動作を、図６及び図７に模式的に示す。
なお、図６及び図７では、スイッチング素子として機能するトランジスタ３０乃至トラン
ジスタ３７を、スイッチの記号で図示している。
期間ｔ１乃至期間ｔ４を通して、配線ＶＬａには電位Ｖａｎｏが与えられ、配線ＶＬｂに
は電位Ｖ０が与えられ、配線ＶＬｃには電位Ｖ１が与えられ、発光素子１４のカソードに
は電位Ｖｃａｔが与えられている。電位Ｖｃａｔを基準としたときの、電位Ｖａｎｏと電
位Ｖｃａｔの差は、発光素子１４の閾値電圧Ｖｔｈｅより大きいものであるとする。なお
、以下、発光素子１４の閾値電圧Ｖｔｈｅは０Ｖであると仮定する。
まず、図５に示すように、期間ｔ１では、走査線ＧＬａ及び走査線ＧＬｂにローレベルの
電位が与えられ、走査線ＧＬｃにハイレベルの電位が与えられる。よって、トランジスタ
３６及びトランジスタ３７がオンとなり、トランジスタ３０乃至トランジスタ３５がオフ
となる。
図６（Ａ）に、期間ｔ１における画素１０の動作を模式的に示す。期間ｔ１では、トラン
ジスタ３０乃至トランジスタ３７が上述したようなスイッチングを行うことで、トランジ
スタ１５のバックゲート電極に電位Ｖ１が与えられ、トランジスタ１５のソース端子に電
位Ｖ０が与えられる。よって、バックゲート電極とソース端子の電位差はＶ１－Ｖ０とな
り、上記電位差は容量素子３８において保持される。
なお、本実施の形態では、Ｖ１－Ｖ０は負の値を有するものとする。トランジスタ１５の
バックゲート電極とソース端子の電位差がＶ１－Ｖ０となることで、トランジスタ１５の
閾値電圧Ｖｔｈはプラス方向にシフトする。よって、バックゲート電極とソース端子の電
位差が０のときにトランジスタ１５がノーマリオンであっても、閾値電圧Ｖｔｈをプラス
方向にシフトさせ、その値を０Ｖ以上とし、ノーマリオフとすることができる。
次いで、図５に示すように、期間ｔ２では、走査線ＧＬａにハイレベルの電位が与えられ
、走査線ＧＬｂ及び走査線ＧＬｃにローレベルの電位が与えられる。よって、トランジス
タ３０乃至トランジスタ３２がオンとなり、トランジスタ３３乃至トランジスタ３７がオ
フとなる。また、信号線ＳＬには、画像信号の電位Ｖｄａｔａが与えられる。
図６（Ｂ）に、期間ｔ２における画素１０の動作を模式的に示す。期間ｔ２の開始当初で
は、トランジスタ３０乃至トランジスタ３７が上述したようなスイッチングを行い、信号
線ＳＬに画像信号の電位Ｖｄａｔａが与えられることで、トランジスタ１５のソース端子
及び容量素子１７の他方の電極の電位（ｎｏｄｅＡの電位）が、電位Ｖ０となる。また、
容量素子１７の一方の電極の電位（ｎｏｄｅＢの電位）が、電位Ｖａｎｏとなる。よって
、容量素子１７に与えられる電位差はＶａｎｏ－Ｖ０となる。
また、トランジスタ１５のバックゲート電極とソース端子の電位差Ｖ１－Ｖ０は、容量素
子３８において保持された状態にある。よって、トランジスタ１５の閾値電圧Ｖｔｈは０
Ｖ以上に保たれ、トランジスタ１５はノーマリオフの状態を維持する。
また、トランジスタ１５のゲート電極の電位（ｎｏｄｅＣの電位）が、電位Ｖｄａｔａと
なる。よって、トランジスタ１５のゲート電圧ＶｇｓはＶｄａｔａ－Ｖ０となる。なお、
画像信号の電位Ｖｄａｔａは、画像信号に含まれる画像情報によって、当然その高さが異
なるが、電位Ｖ０にトランジスタ１５の閾値電圧Ｖｔｈを加算した電位よりも、高いもの
であるとする。よって、トランジスタ１５はオンとなり、トランジスタ１５を介して容量
素子１７に蓄積されている電荷が放出される。
そして、容量素子１７から電荷が放出されることで、トランジスタ１５のソース端子の電
位が上昇し、期間ｔ２の開始当初は電位差Ｖｄａｔａ－Ｖ０だったゲート電圧Ｖｇｓが、
時間の経過と共に閾値電圧Ｖｔｈに近づいていく。また、期間ｔ２の開始当初、容量素子
１７に与えられる電位差はＶａｎｏ－Ｖ０であるが、容量素子１７から電荷が放出される
ことで、時間の経過と共に容量素子１７に保持されている電位差はＶａｎｏ－Ｖｄａｔａ
＋Ｖｔｈに近づいていく。そして、最終的にトランジスタ１５はオフになる。
よって、本発明の一態様では、トランジスタ１５がノーマリオンであっても、期間ｔ１に
おいてその閾値電圧Ｖｔｈをシフトさせることでトランジスタ１５をノーマリオフとし、
上記期間ｔ２においてトランジスタ１５の閾値電圧Ｖｔｈを取得することができる。
なお、本発明の一態様では、トランジスタ１５のゲート電圧Ｖｇｓが閾値電圧Ｖｔｈとな
ったときに、期間ｔ２を終了させなくとも良い。例えば、トランジスタ１５のゲート電圧
Ｖｇｓが、電位差Ｖｄａｔａ－Ｖ０よりも小さく、閾値電圧Ｖｔｈよりも大きい値である
ときに、期間ｔ２を終了させるようにしても良い。
次いで、図５に示すように、期間ｔ３では、走査線ＧＬａ、走査線ＧＬｂ及び走査線ＧＬ
ｃにローレベルの電位が与えられる。よって、トランジスタ３０乃至トランジスタ３７が
オフとなる。
図７（Ａ）に、期間ｔ３における画素１０の動作を模式的に示す。トランジスタ３０乃至
トランジスタ３７が上述したようなスイッチングを行うことで、容量素子１７に電位差Ｖ
ａｎｏ－Ｖｄａｔａ＋Ｖｔｈが保持される。また、トランジスタ１５のバックゲート電極
とソース端子の電位差Ｖ１－Ｖ０は、容量素子３８において保持された状態にある。
次いで、図５に示すように、期間ｔ４では、走査線ＧＬｂにハイレベルの電位が与えられ
、走査線ＧＬａ及び走査線ＧＬｃにローレベルの電位が与えられる。よって、トランジス
タ３３乃至トランジスタ３５がオンとなり、トランジスタ３０乃至トランジスタ３２、ト
ランジスタ３６及びトランジスタ３７がオフとなる。
図７（Ｂ）に、期間ｔ４における画素１０の動作を模式的に示す。期間ｔ４では、トラン
ジスタ３０乃至トランジスタ３７が上述したようなスイッチングを行うことで、トランジ
スタ１５のバックゲート電極とソース端子の電位差Ｖ１－Ｖ０は、容量素子３８において
保持された状態にある。よって、トランジスタ１５の閾値電圧Ｖｔｈは０Ｖ以上に保たれ
、トランジスタ１５はノーマリオフの状態を維持する。
また、理想的には、容量素子１７が保持していた電位差Ｖａｎｏ－Ｖｄａｔａ＋Ｖｔｈが
、トランジスタ１５のゲート電圧Ｖｇｓとして、トランジスタ１５のゲート電極とソース
端子の間に与えられる。
なお、トランジスタ１５のゲート電圧Ｖｇｓは、実際には、容量素子１７が有する容量値
と、発光素子１４が有する容量値との比によって決まるため、必ずしも理想的な値、すな
わち電位差Ｖａｎｏ－Ｖｄａｔａ＋Ｖｔｈとなるとは限らない。以下、期間ｔ４における
ｎｏｄｅＡの電位ＶＡについて、詳細に説明する。
図８（Ａ）に、容量素子１７の回路図を示す。容量素子１７は、容量値Ｃ１を有する。そ
して、図８（Ａ）に示すように、期間ｔ３終了時における容量素子１７の一方の電極（ｎ
ｏｄｅＢに相当する）は、電位Ｖａｎｏであり、他方の電極（ｎｏｄｅＡに相当する）は
電位Ｖｄａｔａ－Ｖｔｈである。よって、容量素子１７には、電位差Ｖａｎｏ－Ｖｄａｔ
ａ＋Ｖｔｈが保持されている。
また、期間ｔ４では、容量素子１７と発光素子１４とが、トランジスタ３５を介して直列
に接続される。図８（Ｂ）に、容量素子１７と発光素子１４とが直列に接続されている様
子を、模式的に示す。図８（Ｂ）では、発光素子１４が容量素子の一つであるものとして
、図示している。発光素子１４は、容量値Ｃ２を有する。図８（Ｂ）に示すように、期間
ｔ４終了時におけるｎｏｄｅＢは電位Ｖａｎｏであり、発光素子１４のカソードは電位Ｖ
ｃａｔである。そして、容量素子１７の他方の電極及び発光素子１４のアノード（ｎｏｄ
ｅＡに相当する）は、電位ＶＡであるものとする。
ｎｏｄｅＡの電位ＶＡは、容量素子１７が有する容量値Ｃ１と、発光素子１４が有する容
量値Ｃ２の比によって決まる。具体的に、期間ｔ４終了時におけるｎｏｄｅＡが電位ＶＡ
だとすると、期間ｔ４におけるトランジスタ１５のゲート電圧Ｖｇｓは、以下の式１で表
される。なお、式１では、期間ｔ３において、ｎｏｄｅＡが電位Ｖｄａｔａ－Ｖｔｈであ
る場合を例示している。
Ｖｇｓ＝Ｖａｎｏ－ＶＡ＝Ｃ２（Ｖａｎｏ－Ｖｄａｔａ）／（Ｃ１＋Ｃ２）＋Ｖｔｈ
（式１）
なお、期間ｔ４終了時における、理想的なゲート電圧ＶｇｓはＶｇｓ＝Ｖａｎｏ－Ｖｄａ
ｔａ＋Ｖｔｈである。ゲート電圧Ｖｇｓが上記値を有していれば、トランジスタ１５の閾
値電圧Ｖｔｈにばらつきが生じても、上記ばらつきの影響がトランジスタ１５のドレイン
電流に及ばなくなる。ゲート電圧Ｖｇｓを理想的な値に近づけるには、式１から、Ｃ２／
（Ｃ１＋Ｃ２）を１に近づけるのが望ましいことが分かる。すなわち、発光素子１４の容
量値Ｃ２が、容量素子１７の容量値Ｃ１よりも十分に大きければ、ゲート電圧Ｖｇｓを理
想的な値に近づけることができる。
期間ｔ４において、ゲート電圧Ｖｇｓが、Ｖａｎｏ－Ｖｄａｔａ＋Ｖｔｈに近い値を有し
ているならば、トランジスタ１５のゲート電圧Ｖｇｓは閾値電圧Ｖｔｈが加味された値で
あると言える。上記構成により、トランジスタ１５の閾値電圧Ｖｔｈのばらつきが、発光
素子１４に供給するドレイン電流の値に影響を及ぼすのを防ぐことができる。または、ト
ランジスタ１５が劣化して、閾値電圧Ｖｔｈが変化しても、上記変化が発光素子１４に供
給するドレイン電流の値に影響を及ぼすのを防ぐことができる。よって、輝度ムラを低減
でき、高い画質の表示を行う発光装置を提供することができる。
なお、期間ｔ３は必ずしも設ける必要はなく、期間ｔ２から期間ｔ４に直接移行するよう
にしても良い。ただし、期間ｔ３を設けることで、走査線ＧＬａに与える電位がハイレベ
ルからローレベルに切り替えられた後に、走査線ＧＬｂに与える電位をローレベルからハ
イレベルに切り替えることできる。上記構成により、容量素子１７に保持されている電位
差Ｖａｎｏ－Ｖｄａｔａ＋Ｖｔｈが、走査線ＧＬｂに与える電位の切り替えによって変動
するのを防ぐことができる。
上記動作は、画素１０一行ごとに行われる。一行の画素ごとに画像信号の書き込みを行い
、画素部の全ての画素１０に一行ごとに画像信号を書き込むことで、画像の表示が行われ
る。
本発明の一態様に係る発光装置では、例えばトランジスタ１５の半導体膜に非晶質シリコ
ンや酸化物半導体を用いた場合などに、トランジスタ１５がノーマリオンとなっても、輝
度ムラを低減でき、高い画質の表示を行うことができる。
なお、期間ｔ２の終了時におけるゲート電圧Ｖｇｓが閾値電圧Ｖｔｈではなく、上述した
ように、電位差Ｖｄａｔａ－Ｖ０よりも小さく、閾値電圧Ｖｔｈよりも大きい値を有する
場合、トランジスタ１５の閾値電圧のばらつきのみならず、移動度のばらつきが発光素子
１４の輝度に反映されるのを防ぐことができる。以下、これについてより詳細に説明する
。
発光素子１４に流れるドレイン電流Ｉｄは、Ｉｄ＝ｋμ（Ｖｇｓ－Ｖｔｈ）２／２で表さ
れる。ただし、μはトランジスタ１５の移動度、ｋはトランジスタ１５のチャネル長、チ
ャネル幅、ゲート容量によって決まる定数である。移動度μの補正を行わない場合、移動
度μが大きくなると発光素子１４に流れるドレイン電流Ｉｄも大きくなり、逆に移動度μ
が小さくなると発光素子１４に流れるドレイン電流Ｉｄも小さくなる。
例えば、期間ｔ２の終了時におけるｎｏｄｅＡの電位がＶｄａｔａ－Ｖｔｈより小さい場
合、トランジスタ１５のゲート電圧Ｖｇｓが電圧Ｖａとする。電圧Ｖａは、閾値電圧Ｖｔ
ｈにオフセットの電圧Ｖｂが加算された値となる。そして、この場合、期間ｔ２終了時に
、容量素子１７には電位差Ｖａｎｏ－Ｖｄａｔａ＋Ｖｂ＋Ｖｔｈが保持される。
そして、期間ｔ４において、容量素子１７に保持されている電位差は、そのままトランジ
スタ１５のゲート電圧Ｖｇｓとなる。よって、期間ｔ４におけるドレイン電流Ｉｄは、Ｉ
ｄ＝ｋμ（Ｖａｎｏ－Ｖｄａｔａ＋Ｖｂ）２／２で表される。よって、期間ｔ２の終了時
におけるｎｏｄｅＡの電位がＶｄａｔａ－Ｖｔｈより小さい場合であっても、閾値電圧Ｖ
ｔｈのばらつきによって生じるドレイン電流の値の変動は、相殺されることがわかる。
一方、トランジスタ１５がｎチャネル型の場合、オフセットの電圧Ｖｂは正の値を有して
いる。よって、ドレイン電流Ｉｄは、移動度μが小さいほどその絶対値が大きくなる。逆
に、ドレイン電流Ｉｄは、移動度μが大きいほどその絶対値が小さくなる。よって、Ｖｂ
は期間ｔ４におけるドレイン電流Ｉｄの移動度μによるばらつきを補正するための補正項
として機能し、移動度μが小さくなっても、ドレイン電流Ｉｄが小さくなるのが抑えられ
、移動度μが大きくなっても、ドレイン電流Ｉｄが大きくなるのが抑えられる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
図１０に、本発明の一態様に係る発光装置の、画素の具体的な構成の一例を示す。
図１０に示す画素１０は、図１と同様に、スイッチ１１と、回路１２と、スイッチ１３と
、発光素子１４とを有する。そして、図１０に示す画素１０では、スイッチ１１がトラン
ジスタ５１で構成されている。また、回路１２が、トランジスタ１５と、容量素子１７と
、トランジスタ５２乃至トランジスタ５５と、容量素子５７及び容量素子５８とを有して
いる。トランジスタ５２は、図１で示したスイッチ１６に相当する。また、スイッチ１３
はトランジスタ５６で構成されている。
なお、図１０では、トランジスタ１５がｎチャネル型である場合を例示している。
具体的に、図１０に示す画素１０では、トランジスタ５１のゲート電極が、走査線ＧＬａ
に接続されている。また、トランジスタ５１のソース端子及びドレイン端子の一方が信号
線ＳＬに接続され、他方がトランジスタ１５のゲート電極及び容量素子１７の一方の電極
に接続されている。トランジスタ５２のゲート電極は、走査線ＧＬｂに接続されている。
また、トランジスタ５２のソース端子及びドレイン端子の一方がトランジスタ１５のゲー
ト電極及び容量素子１７の一方の電極に接続され、他方がトランジスタ１５のドレイン端
子に接続されている。トランジスタ５３のゲート電極は、走査線ＧＬｂに接続されている
。また、トランジスタ５３のソース端子及びドレイン端子の一方が配線ＶＬｂに接続され
、他方がトランジスタ１５のドレイン端子に接続されている。トランジスタ５４のゲート
電極は、走査線ＧＬｃに接続されている。また、トランジスタ５４のソース端子及びドレ
イン端子の一方がトランジスタ１５のドレイン端子に接続され、他方が配線ＶＬａに接続
されている。トランジスタ５５のゲート電極は、走査線ＧＬｄに接続されている。また、
トランジスタ５５のソース端子及びドレイン端子の一方が発光素子１４のアノードに接続
され、他方が配線ＶＬｄに接続されている。トランジスタ５６のゲート電極は、走査線Ｇ
Ｌｅに接続されている。また、トランジスタ５６のソース端子及びドレイン端子の一方が
トランジスタ１５のバックゲート電極に接続され、他方が配線ＶＬｃに接続されている。
容量素子５７が有する一方の電極は、トランジスタ１５のソース端子、容量素子１７の他
方の電極、及び発光素子１４のアノードに接続され、他方の電極が配線ＶＬｄに接続され
ている。容量素子５８が有する一方の電極は、トランジスタ１５のバックゲート電極に接
続され、他方の電極がトランジスタ１５のソース端子に接続されている。
次いで、図１０に示す画素１０の動作について説明する。
図１０に示す画素１０の動作は、期間ｔ１乃至期間ｔ５の、５つの期間に分けて説明する
ことができる。
期間ｔ１乃至期間ｔ５を通して、配線ＶＬａには電位Ｖａｎｏが与えられ、配線ＶＬｂに
は電位Ｖ２が与えられ、配線ＶＬｃには電位Ｖ３が与えられ、配線ＶＬｄには電位Ｖ４が
与えられ、発光素子１４のカソードには電位Ｖｃａｔが与えられている。電位Ｖｃａｔを
基準としたときの、電位Ｖａｎｏと電位Ｖｃａｔの差は、発光素子１４の閾値電圧Ｖｔｈ
ｅより大きいものであるとする。なお、以下、発光素子１４の閾値電圧Ｖｔｈｅは０Ｖで
あると仮定する。また、電位Ｖ２は、電位Ｖｃａｔよりも高く、電位Ｖａｎｏよりも低い
ものであるとする。また、電位Ｖ３は、電位Ｖｃａｔ及び電位Ｖ４よりも低いものである
とする。また、電位Ｖ４は、電位Ｖｃａｔよりも低いものであるとする。
まず、期間ｔ１では、トランジスタ５５及びトランジスタ５６がオンとなり、トランジス
タ５１乃至トランジスタ５４がオフとなる。よって、期間ｔ１では、トランジスタ１５の
バックゲート電極に電位Ｖ３が与えられ、トランジスタ１５のソース端子に電位Ｖ４が与
えられる。よって、バックゲート電極とソース端子の電位差はＶ３－Ｖ４となり、上記電
位差は容量素子５８において保持される。
トランジスタ１５のバックゲート電極とソース端子の電位差Ｖ３－Ｖ４は負の値を有する
ため、トランジスタ１５の閾値電圧Ｖｔｈはプラス方向にシフトする。よって、バックゲ
ート電極とソース端子の電位差が０Ｖのときにトランジスタ１５がノーマリオンであって
も、閾値電圧Ｖｔｈをプラス方向にシフトさせ、その値を０Ｖ以上とし、ノーマリオフと
することができる。
次いで、期間ｔ２では、トランジスタ５２、トランジスタ５３、及びトランジスタ５５が
オンとなり、トランジスタ５１、トランジスタ５４、及びトランジスタ５６がオフとなる
。トランジスタ１５のバックゲート電極とソース端子の電位差Ｖ３－Ｖ４は、容量素子５
８において保持された状態にある。よって、トランジスタ１５の閾値電圧Ｖｔｈは０Ｖ以
上に保たれ、トランジスタ１５はノーマリオフの状態を維持する。また、期間ｔ２では、
トランジスタ１５のゲート電圧Ｖｇｓが電位差Ｖ２－Ｖ４となる。よって、トランジスタ
１５はオンとなり、トランジスタ１５にドレイン電流が流れる。
次いで、期間ｔ３では、トランジスタ５２及びトランジスタ５３がオンとなり、トランジ
スタ５１、トランジスタ５４乃至トランジスタ５６がオフとなる。トランジスタ１５のバ
ックゲート電極とソース端子の電位差Ｖ３－Ｖ４は、容量素子５８において保持された状
態にある。よって、トランジスタ１５の閾値電圧Ｖｔｈは０Ｖ以上に保たれ、トランジス
タ１５はノーマリオフの状態を維持する。また、オンのトランジスタ１５を介して、容量
素子１７に蓄積されている電荷が放出されることで、トランジスタ１５のソース端子の電
位が上昇する。そして、期間ｔ３の開始当初は電位差Ｖ２－Ｖ４だったゲート電圧Ｖｇｓ
が、時間の経過と共に閾値電圧Ｖｔｈに近づいていき、最終的にトランジスタ１５はオフ
になる。
よって、本発明の一態様では、トランジスタ１５がノーマリオンであっても、期間ｔ１に
おいてその閾値電圧Ｖｔｈをシフトさせることでトランジスタ１５をノーマリオフとし、
上記期間ｔ３においてトランジスタ１５の閾値電圧Ｖｔｈを取得することができる。
なお、本発明の一態様では、トランジスタ１５のゲート電圧Ｖｇｓが閾値電圧Ｖｔｈとな
ったときに、期間ｔ３を終了させなくとも良い。例えば、トランジスタ１５のゲート電圧
Ｖｇｓが、電位差Ｖ２－Ｖ４よりも小さく、閾値電圧Ｖｔｈよりも大きい値であるときに
、期間ｔ３を終了させるようにしても良い。上記構成により、図４に示した画素１０の場
合と同様に、閾値電圧Ｖｔｈのばらつきのみならず、トランジスタ１５の移動度のばらつ
きをも補正することができる。
次いで、期間ｔ４では、トランジスタ５１がオンとなり、トランジスタ５２乃至トランジ
スタ５６がオフとなる。また、信号線ＳＬに、画像信号の電位Ｖｄａｔａが与えられる。
トランジスタ１５のバックゲート電極とソース端子の電位差Ｖ３－Ｖ４は、容量素子５８
において保持された状態にある。よって、トランジスタ１５の閾値電圧Ｖｔｈは０Ｖ以上
に保たれ、トランジスタ１５はノーマリオフの状態を維持する。また、トランジスタ１５
のゲート電極に電位Ｖｄａｔａが与えられることで、トランジスタ１５のゲート電圧Ｖｇ
ｓは、理想的には電位差Ｖｄａｔａ－Ｖｃａｔ＋Ｖｔｈとなる。
なお、トランジスタ１５のゲート電圧Ｖｇｓは、実際には、容量素子１７が有する容量値
と、容量素子５７及び発光素子１４が有する容量値との比によって決まるため、必ずしも
理想的な値、すなわち電位差Ｖｄａｔａ－Ｖｃａｔ＋Ｖｔｈとなるとは限らない。しかし
、図４に示す画素１０の場合と同様に、容量素子５７及び発光素子１４で構成される合成
容量の容量値が、容量素子１７の容量値よりも十分に大きければ、ゲート電圧Ｖｇｓを上
述した理想的な値に近づけることができる。
次いで、期間ｔ５では、トランジスタ５４がオンとなり、トランジスタ５１乃至トランジ
スタ５３、トランジスタ５５、及びトランジスタ５６がオフとなる。トランジスタ１５の
バックゲート電極とソース端子の電位差Ｖ３－Ｖ４は、容量素子５８において保持された
状態にある。よって、トランジスタ１５の閾値電圧Ｖｔｈは０Ｖ以上に保たれ、トランジ
スタ１５はノーマリオフの状態を維持する。
また、トランジスタ１５は、そのゲート電圧Ｖｇｓに従って定められた値のドレイン電流
を、発光素子１４に供給する。発光素子１４は、上記ドレイン電流の値に従って、その発
光の輝度が定まる。ドレイン電流が大きいほど発光素子１４の輝度は高くなり、ドレイン
電流が小さいほど発光素子１４の輝度は低くなる。
期間ｔ４において、ゲート電圧Ｖｇｓが、Ｖｄａｔａ－Ｖｃａｔ＋Ｖｔｈに近い値を有し
ているならば、トランジスタ１５のゲート電圧Ｖｇｓは閾値電圧Ｖｔｈが加味された値で
あると言える。上記構成により、期間ｔ５において、トランジスタ１５の閾値電圧Ｖｔｈ
のばらつきが、発光素子１４に供給するドレイン電流の値に影響を及ぼすのを防ぐことが
できる。または、トランジスタ１５が劣化して、閾値電圧Ｖｔｈが変化しても、上記変化
が発光素子１４に供給するドレイン電流の値に影響を及ぼすのを防ぐことができる。よっ
て、輝度ムラを低減でき、高い画質の表示を行う発光装置を提供することができる。
上記動作は、画素１０一行ごとに行われる。画素部の全ての画素１０に一行ごとに画像信
号を書き込むことで、画像の表示が行われる。
本発明の一態様に係る発光装置では、例えばトランジスタ１５の半導体膜に非晶質シリコ
ンや酸化物半導体を用いた場合などに、トランジスタ１５がノーマリオンとなっても、輝
度ムラを低減でき、高い画質の表示を行うことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
図４に示した画素１０を例に挙げて、本発明の一態様に係る発光装置の、画素のレイアウ
トについて、図１１及び図１２を用いて説明する。図１１は、画素の上面図の一例である
。また、図１２は、図１１に示す上面図の、破線Ａ１－Ａ２及び破線Ａ３－Ａ４における
断面図の一例に相当する。ただし、図１１では、画素のレイアウトを明確に示すために、
各種の絶縁膜を省略して、画素の上面図を示す。また、図１１では、画素が有する各種半
導体素子のレイアウトを明確に示すために、ＥＬ層と、カソードとを省略して、画素の上
面図を示す。
図１１及び図１２に示す画素において、トランジスタ３０は、絶縁表面を有する基板８０
０上に、ゲート電極として機能する導電膜８０１と、導電膜８０１上のゲート絶縁膜８０
２と、導電膜８０１と重なる位置においてゲート絶縁膜８０２上に位置する半導体膜８０
３と、ソース端子またはドレイン端子として機能し、半導体膜８０３上に位置する導電膜
８０４及び導電膜８０５とを有する。導電膜８０１は走査線ＧＬａとしても機能する。ま
た、導電膜８０４は、信号線ＳＬとしても機能する。
また、トランジスタ３４は、絶縁表面を有する基板８００上に、ゲート電極として機能す
る導電膜８０６と、導電膜８０６上のゲート絶縁膜８０２と、導電膜８０６と重なる位置
においてゲート絶縁膜８０２上に位置する半導体膜８０７と、ソース端子またはドレイン
端子として機能し、半導体膜８０７上に位置する導電膜８０５及び導電膜８０８とを有す
る。導電膜８０６は走査線ＧＬｂとしても機能する。
また、トランジスタ３３は、絶縁表面を有する基板８００上に、ゲート電極として機能す
る導電膜８０６と、導電膜８０６上のゲート絶縁膜８０２と、導電膜８０６と重なる位置
においてゲート絶縁膜８０２上に位置する半導体膜８０９と、ソース端子またはドレイン
端子として機能し、半導体膜８０９上に位置する導電膜８１０及び導電膜８１１とを有す
る。導電膜８１１は配線ＶＬａとしても機能する。
また、トランジスタ３２は、絶縁表面を有する基板８００上に、ゲート電極として機能す
る導電膜８０１と、導電膜８０１上のゲート絶縁膜８０２と、導電膜８０１と重なる位置
においてゲート絶縁膜８０２上に位置する半導体膜８１２と、ソース端子またはドレイン
端子として機能し、半導体膜８１２上に位置する導電膜８１１及び導電膜８０８とを有す
る。
また、トランジスタ３１は、絶縁表面を有する基板８００上に、ゲート電極として機能す
る導電膜８０１と、導電膜８０１上のゲート絶縁膜８０２と、導電膜８０１と重なる位置
においてゲート絶縁膜８０２上に位置する半導体膜８１３と、ソース端子またはドレイン
端子として機能し、半導体膜８１３上に位置する導電膜８１０及び導電膜８１４とを有す
る。なお、導電膜８１４は、導電膜８１５を介して導電膜８０５に接続されている。
また、トランジスタ３５は、絶縁表面を有する基板８００上に、ゲート電極として機能す
る導電膜８０６と、導電膜８０６上のゲート絶縁膜８０２と、導電膜８０６と重なる位置
においてゲート絶縁膜８０２上に位置する半導体膜８１６と、ソース端子またはドレイン
端子として機能し、半導体膜８１６上に位置する導電膜８１７及び導電膜８１８とを有す
る。
また、トランジスタ３６は、絶縁表面を有する基板８００上に、ゲート電極として機能す
る導電膜８２３と、導電膜８２３上のゲート絶縁膜８０２と、導電膜８２３と重なる位置
においてゲート絶縁膜８０２上に位置する半導体膜８２４と、ソース端子またはドレイン
端子として機能し、半導体膜８２４上に位置する導電膜８１８及び導電膜８２５とを有す
る。なお、導電膜８２３は、走査線ＧＬｃとしても機能する。導電膜８２５は、配線ＶＬ
ｂとして機能する導電膜８３０に接続されている。
また、トランジスタ３７は、絶縁表面を有する基板８００上に、ゲート電極として機能す
る導電膜８２３と、導電膜８２３上のゲート絶縁膜８０２と、導電膜８２３と重なる位置
においてゲート絶縁膜８０２上に位置する半導体膜８２６と、ソース端子またはドレイン
端子として機能し、半導体膜８２６上に位置する導電膜８２７及び導電膜８２８とを有す
る。導電膜８２８は、配線ＶＬｃとして機能する導電膜８２９に接続されている。
また、トランジスタ１５は、絶縁表面を有する基板８００上に、ゲート電極として機能す
る導電膜８３１と、導電膜８３１上のゲート絶縁膜８０２と、導電膜８３１と重なる位置
においてゲート絶縁膜８０２上に位置する半導体膜８３２と、ソース端子またはドレイン
端子として機能し、半導体膜８３２上に位置する導電膜８１０及び導電膜８１８とを有す
る。さらに、トランジスタ１５は、導電膜８１０及び導電膜８１８上に順に積層された絶
縁膜８２０及び絶縁膜８２１と、絶縁膜８２０及び絶縁膜８２１上において、半導体膜８
３２と重なる位置に、バックゲート電極として機能する導電膜８３３とを有する。導電膜
８３３は、導電膜８２７と接続されている。また、導電膜８３１は、導電膜８１４と接続
されている。
容量素子１７は、絶縁表面を有する基板８００上に、導電膜８３４と、導電膜８３４上の
ゲート絶縁膜８０２と、導電膜８３４と重なる位置においてゲート絶縁膜８０２上に位置
する導電膜８１８とを有する。導電膜８３４は、導電膜８０８と接続されている。
容量素子３８は、絶縁表面を有する基板８００上に、導電膜８３５と、導電膜８３５上の
ゲート絶縁膜８０２と、導電膜８３５と重なる位置においてゲート絶縁膜８０２上に位置
する導電膜８１８とを有する。導電膜８３５は、導電膜８２７と接続されている。
また、絶縁膜８２１上には、アノードとして機能する導電膜８１９が設けられている。導
電膜８１９は、絶縁膜８２０及び絶縁膜８２１に形成された開口部８２２を介して、導電
膜８１７に接続されている。
また、導電膜８１９の一部が露出するような開口部を有した絶縁膜８３６が、導電膜８１
９及び絶縁膜８２１上に設けられている。上記導電膜８１９の一部及び絶縁膜８３６上に
は、ＥＬ層８３７と、カソードとして機能する導電膜８３８とが、順に積層するように設
けられている。導電膜８１９と、ＥＬ層８３７と、導電膜８３８とが重なっている領域が
、発光素子１４に相当する。
なお、本発明の一態様では、半導体膜８０３、半導体膜８０７、半導体膜８０９、半導体
膜８１２、半導体膜８１３、半導体膜８１６、半導体膜８２４、半導体膜８２６、または
半導体膜８３２が、非晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウ
ムなどの半導体を含んでいても良いし、酸化物半導体などのワイドギャップ半導体を含ん
でいても良い。
非晶質シリコンや酸化物半導体を有するトランジスタで構成された発光装置は、第５世代
（横１２００ｍｍ×縦１３００ｍｍ）以上のガラス基板に対応できるため、生産性が高く
、コストが低いという利点を有する。しかし、非晶質シリコンや酸化物半導体を有するト
ランジスタは、一般的には単極性であり、なおかつ、ノーマリオンになりやすい傾向を有
する。本発明の一態様では、発光素子１４への電流の供給を制御するトランジスタ１５が
ノーマリオンであっても、その閾値電圧をシフトさせることでノーマリオフとし、閾値電
圧を取得することができる。よって、非晶質シリコンや酸化物半導体を有するトランジス
タで構成された発光装置においても、輝度ムラを低減でき、高い画質の表示を確保するこ
とができる。
なお、半導体膜８０３、半導体膜８０７、半導体膜８０９、半導体膜８１２、半導体膜８
１３、半導体膜８１６、半導体膜８２４、半導体膜８２６、または半導体膜８３２が、非
晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウムなどの半導体を含ん
でいる場合、一導電性を付与する不純物元素を上記半導体膜に添加して、ソース領域また
はドレイン領域として機能する不純物領域を形成する。例えば、リンまたはヒ素を上記半
導体膜に添加することで、ｎ型の導電性を有する不純物領域を形成することができる。ま
た、例えば、ボロンを上記半導体膜に添加することで、ｐ型の導電性を有する不純物領域
を形成することができる。
半導体膜８０３、半導体膜８０７、半導体膜８０９、半導体膜８１２、半導体膜８１３、
半導体膜８１６、半導体膜８２４、半導体膜８２６、または半導体膜８３２が、酸化物半
導体を含んでいる場合、ドーパントを上記半導体膜に添加して、ソース領域またはドレイ
ン領域として機能する不純物領域を形成しても良い。ドーパントの添加は、イオン注入法
を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガ
スや、窒素、リン、ヒ素、アンチモンなどの１５族原子などを用いることができる。例え
ば、窒素をドーパントとして用いた場合、不純物領域中の窒素原子の濃度は、５×１０１
９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
なお、シリコン半導体としては、プラズマＣＶＤ法などの気相成長法若しくはスパッタリ
ング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理によ
り結晶化させた多結晶シリコン、単結晶シリコンウエハーに水素イオン等を注入して表層
部を剥離した単結晶シリコンなどを用いることができる。
なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用い
たトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに
加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓ
ｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有する
ことが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ま
しい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸
化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化
物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物
、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、
Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉ
ｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ
－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉ
ｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－
Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用
いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。
なお、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ－Ｇａ－Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高いため、半導体装置に用いる
半導体材料としては好適である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ－Ｇａ－Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ－Ｓｎ－Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
例えば、Ｉｎ－Ｓｎ－Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ－Ｇａ－Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸
素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。
そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性
を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ
以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減
され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いる
ことにより、トランジスタのオフ電流を下げることができる。
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が低
いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチ
ャネル長が１０μｍの素子であっても、ソース端子とドレイン端子間の電圧（ドレイン電
圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定
限界以下、すなわち１×１０－１３Ａ以下という特性を得ることができる。この場合、ト
ランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分
かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から
流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当
該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用
い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定し
た。その結果、トランジスタのソース端子とドレイン端子間の電圧が３Ｖの場合に、数十
ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化さ
れた酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を
有するシリコンを用いたトランジスタに比べて著しく低い。
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおい
ては、ドレイン端子をソース端子とゲート電極よりも高い電位とした状態において、ソー
ス端子の電位を基準としたときのゲート電極の電位が０Ｖ以下であるときに、ソース端子
とドレイン端子の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、
ｐチャネル型トランジスタにおいては、ドレイン端子をソース端子とゲート電極よりも低
い電位とした状態において、ソース端子の電位を基準としたときのゲート電極の電位が０
Ｖ以上であるときに、ソース端子とドレイン端子の間に流れる電流のことを意味する。
なお、例えば、酸化物半導体膜は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（
亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ－Ｇａ－
Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ
：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または
３：１：４で示されるＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いる。前述の原子数比
を有するＩｎ－Ｇａ－Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜すること
で、多結晶または後述するＣＡＡＣ－ＯＳが形成されやすくなる。また、Ｉｎ、Ｇａ、及
びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１０
０％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜
は緻密な膜となる。
なお、酸化物半導体としてＩｎ－Ｚｎ系酸化物の材料を用いる場合、用いるターゲット中
の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１～１：２（モル数比に換算するとＩｎ２
Ｏ３：ＺｎＯ＝２５：１～１：４）、好ましくはＩｎ：Ｚｎ＝２０：１～１：１（モル数
比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１～１：２）、さらに好ましくはＩｎ：Ｚｎ
＝１．５：１～１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４～１５：２
）とする。例えば、Ｉｎ－Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲット
は、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比
率を上記範囲に収めることで、移動度の向上を実現することができる。
そして、具体的に酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処
理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記タ
ーゲットを用いて形成すればよい。成膜時に、基板温度を１００℃以上６００℃以下、好
ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することによ
り、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパ
ッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の
真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサ
ブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプ
にコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気
すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭
素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含
まれる不純物の濃度を低減できる。
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（
水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成し
やすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化
物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために
、酸化物半導体膜に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸
素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法
）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下
、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、加熱処理を
施す。
酸化物半導体膜に加熱処理を施すことで、酸化物半導体膜中の水分または水素を脱離させ
ることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板
の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下
程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行
えるため、ガラス基板の歪点を超える温度でも処理することができる。
なお、上記加熱処理により、酸化物半導体膜から酸素が脱離し、酸化物半導体膜内に酸素
欠損が形成される場合がある。よって、本発明の一態様では、酸化物半導体膜と接するゲ
ート絶縁膜などの絶縁膜として、酸素を含む絶縁膜を用いる。そして、酸素を含む絶縁膜
を形成した後、加熱処理を施すことで、上記絶縁膜から酸化物半導体膜に酸素が供与され
るようにする。上記構成により、ドナーとなる酸素欠損を低減し、酸化物半導体膜に含ま
れる酸化物半導体の、化学量論的組成を満たすことができる。半導体膜には化学量論的組
成を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体膜をｉ型に
近づけることができ、酸素欠損によるトランジスタの電気的特性のばらつきを軽減し、電
気的特性の向上を実現することができる。
なお、酸素を酸化物半導体膜に供与するための加熱処理は、窒素、超乾燥空気、または希
ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃
以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含有量が２０ｐｐｍ
以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。
また、酸化物半導体は、アモルファス（非晶質）であってもよいし、結晶性を有していて
もよい。後者の場合、単結晶でもよいし、多結晶でもよいし、一部分が結晶性を有する構
成でもよいし、アモルファス中に結晶性を有する部分を含む構造でもよいし、非アモルフ
ァスでもよい。一部分が結晶性を有する構成の一例として、ｃ軸配向し、かつａｂ面、表
面または界面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂
直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａ
ｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化
物半導体（ＣＡＡＣ－ＯＳ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒともいう。）を用いてもよい。
ＣＡＡＣ－ＯＳとは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三
角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向か
ら見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物を
いう。
ＣＡＡＣ－ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。また
、ＣＡＡＣ－ＯＳは結晶部分を含むが、１つの結晶部分と他の結晶部分の境界を明確に判
別できないこともある。
ＣＡＡＣ－ＯＳを構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ－ＯＳ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ－ＯＳを形成する基板
面、ＣＡＡＣ－ＯＳの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣ－
ＯＳを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣ－ＯＳを
形成する基板面、ＣＡＡＣ－ＯＳの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣ－ＯＳは、その組成などに応じて、可視光に対して透光性を有していたり、有し
ていなかったりする。
このようなＣＡＡＣ－ＯＳの例として、膜状に形成され、膜表面またはＣＡＡＣ－ＯＳが
形成される基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ
、かつその膜断面を観察すると金属原子または金属原子及び酸素原子（または窒素原子）
の層状配列が認められる結晶を挙げることもできる。
ＣＡＡＣ－ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ－ｂ面から劈開し、ａ
－ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ－ＯＳ膜を成膜することができる。
また、ＣＡＡＣ－ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
－８０℃以下、好ましくは－１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ化合物ターゲットにつ
いて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後
、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ－Ｇａ
－Ｚｎ－Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで
、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２
：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。
なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲ
ットによって適宜変更すればよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本発明の一態様に係る発光装置では、白色などの単色の光を発する発光素子と、カラーフ
ィルタを組み合わせることで、フルカラー画像の表示を行う、カラーフィルタ方式を採用
することができる。或いは、互いに異なる色相の光を発する複数の発光素子を用いて、フ
ルカラー画像の表示を行う方式を採用することもできる。この方式は、発光素子が有する
一対の電極間に設けられるＥＬ層を、対応する色ごとに塗り分けるため、塗り分け方式と
呼ばれる。
塗り分け方式の場合、ＥＬ層の塗り分けは、通常、メタルマスクなどのマスクを用いて、
蒸着法で行われる。そのため、画素のサイズは蒸着法によるＥＬ層の塗り分け精度に依存
する。一方、カラーフィルタ方式の場合、塗り分け方式とは異なり、ＥＬ層の塗り分けを
行う必要がない。よって、塗り分け方式の場合よりも、画素サイズの縮小化が容易であり
、高精細の画素部を実現することができる。
また、発光装置には、トランジスタが形成された基板、所謂素子基板側から発光素子の光
を取り出すボトムエミッション構造と、素子基板とは反対の側から発光素子の光を取り出
すトップエミッション構造とがある。トップエミッション構造の場合、発光素子から発せ
られる光を、配線、トランジスタ、容量素子などの各種素子によって遮られることがない
ため、ボトムエミッション構造に比べて、画素からの光の取り出し効率を高めることがで
きる。よって、トップエミッション構造は、発光素子に供給する電流値を低く抑えても、
高い輝度を得ることができるため、発光素子の長寿命化に有利である。
また、本発明の一態様に係る発光装置では、ＥＬ層から発せられる光を発光素子内で共振
させる、マイクロキャビティ（微小光共振器）構造を有していても良い。マイクロキャビ
ティ構造により、特定の波長の光について、発光素子からの取り出し効率を高めることが
できるので、画素部の輝度と色純度を向上させることができる。
図１３に、画素の断面図を、一例として示す。なお、図１３では、赤に対応する画素の断
面の一部、青に対応する画素の断面の一部と、緑に対応する画素の断面の一部とを示して
いる。
具体的に、図１３では、赤に対応した画素１４０ｒと、緑に対応した画素１４０ｇと、青
に対応した画素１４０ｂとが示されている。画素１４０ｒ、画素１４０ｇ、画素１４０ｂ
は、それぞれアノード７１５ｒ、アノード７１５ｇ、アノード７１５ｂを有する。上記ア
ノード７１５ｒ、アノード７１５ｇ、アノード７１５ｂは、画素１４０ｒ、画素１４０ｇ
、画素１４０ｂのそれぞれにおいて、基板７４０に形成された絶縁膜７５０の上に設けら
れている。
そして、アノード７１５ｒ、アノード７１５ｇ、及びアノード７１５ｂ上には絶縁膜を有
する隔壁７３０が設けられている。隔壁７３０は開口部を有し、上記開口部において、ア
ノード７１５ｒ、アノード７１５ｇ、及びアノード７１５ｂが、それぞれ一部露出してい
る。また、上記露出している領域を覆うように、隔壁７３０上に、ＥＬ層７３１と、可視
光に対して透光性を有するカソード７３２とが、順に積層されている。
アノード７１５ｒと、ＥＬ層７３１と、カソード７３２とが重なる部分が、赤に対応した
発光素子７４１ｒに相当する。アノード７１５ｇと、ＥＬ層７３１と、カソード７３２と
が重なる部分が、緑に対応した発光素子７４１ｇに相当する。アノード７１５ｂと、ＥＬ
層７３１と、カソード７３２とが重なる部分が、青に対応した発光素子７４１ｂに相当す
る。
また、基板７４２は、発光素子７４１ｒ、発光素子７４１ｇ、及び発光素子７４１ｂを間
に挟むように、基板７４０と対峙している。基板７４２上には、画素１４０ｒに対応した
着色層７４３ｒ、画素１４０ｇに対応した着色層７４３ｇ、画素１４０ｂに対応した着色
層７４３ｂが設けられている。着色層７４３ｒは、赤に対応した波長領域の光の透過率が
、他の波長領域の光の透過率より高い層であり、着色層７４３ｇは、緑に対応した波長領
域の光の透過率が、他の波長領域の光の透過率より高い層であり、着色層７４３ｂは、青
に対応した波長領域の光の透過率が、他の波長領域の光の透過率より高い層である。
さらに、基板７４２上には、着色層７４３ｒ、着色層７４３ｇ、着色層７４３ｂを覆うよ
うに、オーバーコート７４４が設けられている。オーバーコート７４４は、着色層７４３
ｒ、着色層７４３ｇ、着色層７４３ｂを保護するための、可視光に対して透光性を有する
層であり、平坦性の高い樹脂材料を用いるのが好ましい。着色層７４３ｒ、着色層７４３
ｇ、及び着色層７４３ｂと、オーバーコート７４４とを合わせてカラーフィルタと見なし
ても良いし、着色層７４３ｒ、着色層７４３ｇ、及び着色層７４３ｂのそれぞれをカラー
フィルタと見なしても良い。
そして、図１３では、アノード７１５ｒに、可視光の反射率が高い導電膜７４５ｒと、可
視光の透過率が上記導電膜７４５ｒよりも高い導電膜７４６ｒとを、順に積層して用いる
。また、アノード７１５ｇに、可視光の反射率が高い導電膜７４５ｇと、可視光の透過率
が上記導電膜７４５ｇよりも高い導電膜７４６ｇとを、順に積層して用いる。導電膜７４
６ｇの膜厚は、導電膜７４６ｒの膜厚よりも小さいものとする。また、アノード７１５ｂ
に、可視光の反射率が高い導電膜７４５ｂを用いる。
よって、図１３に示す発光装置では、発光素子７４１ｒにおいて、ＥＬ層７３１から発せ
られた光の光路長は、導電膜７４５ｒとカソード７３２の距離により調節することができ
る。また、発光素子７４１ｇにおいて、ＥＬ層７３１から発せられた光の光路長は、導電
膜７４５ｇとカソード７３２の距離により調節することができる。また、発光素子７４１
ｂにおいて、ＥＬ層７３１から発せられた光の光路長は、導電膜７４５ｂとカソード７３
２の距離により調節することができる。
本発明の一態様では、発光素子７４１ｒと、発光素子７４１ｇと、発光素子７４１ｂにそ
れぞれ対応する光の波長に合わせて、上記光路長を調整することで、ＥＬ層７３１から発
せられた光を上記各発光素子内において共振させる、マイクロキャビティ構造としても良
い。
上記マイクロキャビティ構造を、本発明の一態様に係る発光装置に採用することで、発光
素子７４１ｒから発せられる光において、赤に対応した波長を有する光の強度が、共振に
より高まる。よって、着色層７４３ｒを通して得られる赤の光の色純度及び輝度が高まる
。また、発光素子７４１ｇから発せられる光において、緑に対応した波長を有する光の強
度が、共振により高まる。よって、着色層７４３ｇを通して得られる緑の光の色純度及び
輝度が高まる。また、発光素子７４１ｂから発せられる光において、青に対応した波長を
有する光の強度が、共振により高まる。よって、着色層７４３ｂを通して得られる青の光
の色純度及び輝度が高まる。
なお、図１３では、赤、緑、青の３色に対応する画素を用いる構成について示したが、本
発明の一態様では、当該構成に限定されない。本発明の一態様で用いる色の組み合わせは
、例えば、赤、緑、青、黄の４色、または、シアン、マゼンタ、イエローの３色を用いて
いても良い。或いは、上記色の組み合わせは、淡色の赤、緑、及び青、並びに濃色の赤、
緑、及び青の６色を用いていても良い。或いは、上記色の組み合わせは、赤、緑、青、シ
アン、マゼンタ、イエローの６色を用いていても良い。
なお、例えば、赤、緑、及び青の画素を用いて表現できる色は、色度図上のそれぞれの発
光色に対応する３点が描く三角形の内側に示される色に限られる。従って、赤、緑、青、
黄の画素を用いた場合のように、色度図上の該三角形の外側に発光色が存在する発光素子
を別途加えることで、当該発光装置において表現できる色域を拡大し、色再現性を豊かに
することができる。
また、図１３では、発光素子７４１ｒ、発光素子７４１ｇ、発光素子７４１ｂのうち、光
の波長λが最も短い発光素子７４１ｂにおいて、可視光の反射率が高い導電膜７４５ｂを
アノードとして用い、他の発光素子７４１ｒ、発光素子７４１ｇにおいては、膜厚が互い
に異なる導電膜７４６ｒ及び導電膜７４６ｇを用いることにより、光路長を調整している
。本発明の一態様では、波長λが最も短い発光素子７４１ｂにおいても、可視光の反射率
が高い導電膜７４５ｂ上に、導電膜７４６ｒ及び導電膜７４６ｇのような、可視光の透過
率の高い導電膜を設けていても良い。ただし、図１３に示すように、波長λが最も短い発
光素子７４１ｂにおいて、可視光の反射率が高い導電膜７４５ｂでアノードを構成する場
合、全ての発光素子において、アノードに可視光の透過率が高い導電膜を用いる場合より
も、アノードの作製工程が簡素化されるため、好ましい。
なお、可視光の反射率が高い導電膜７４５ｂは、可視光の透過率が高い導電膜７４６ｒ及
び導電膜７４６ｇに比べて、仕事関数が小さい場合が多い。よって、光の波長λが最も短
い発光素子７４１ｂでは、発光素子７４１ｒ、発光素子７４１ｇに比べて、アノード７１
５ｂからＥＬ層７３１への正孔注入が行われにくいため、発光効率が低い傾向にある。そ
こで、本発明の一態様では、光の波長λが最も短い発光素子７４１ｂにおいて、ＥＬ層７
３１のうち、可視光の反射率が高い導電膜７４５ｂと接する層において、正孔輸送性の高
い物質に、当該正孔輸送性の高い物質に対してアクセプター性（電子受容性）を示す物質
を含有させた複合材料を用いることが好ましい。上記複合材料を、アノード７１５ｂに接
して形成することにより、アノード７１５ｂからＥＬ層７３１への正孔注入が行われやす
くなり、発光素子７４１ｂの発光効率を高めることができる。
アクセプター性を示す物質としては、７，７，８，８－テトラシアノ－２，３，５，６－
テトラフルオロキノジメタン（略称：Ｆ４－ＴＣＮＱ）、クロラニル等を挙げることがで
きる。また、遷移金属酸化物を挙げることができる。また、元素周期表における第４族乃
至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸
化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガ
ン、酸化レニウムはアクセプター性が高いため好ましい。中でも特に、酸化モリブデンは
大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。
複合材料に用いる正孔輸送性の高い物質としては、芳香族アミン化合物、カルバゾール誘
導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、
種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔
輸送性の高い有機化合物であることが好ましい。具体的には、１０－６ｃｍ２／Ｖｓ以上
の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い
物質であれば、これら以外のものを用いてもよい。
また、可視光の反射率が高い導電膜７４５ｒ、導電膜７４５ｇ、導電膜７４５ｂとしては
、例えば、アルミニウム、銀、または、これらの金属材料を含む合金等を、単層で、或い
は積層することで、形成することができる。また、導電膜７４５ｒ、導電膜７４５ｇ、導
電膜７４５ｂを、可視光の反射率の高い導電膜と、膜厚の薄い導電膜（好ましくは２０ｎ
ｍ以下、更に好ましくは１０ｎｍ以下）とを積層させて、形成してもよい。例えば、可視
光の反射率の高い導電膜上に、薄いチタン膜やモリブデン膜を積層して、導電膜７４５ｂ
を形成することにより、可視光の反射率の高い導電膜（アルミニウム、アルミニウムを含
む合金、または銀など）の表面に酸化膜が形成されるのを防ぐことができる。
また、可視光の透過率が高い導電膜７４６ｒ及び導電膜７４６ｇには、例えば、酸化イン
ジウム、酸化スズ、酸化亜鉛、インジウム錫酸化物、インジウム亜鉛酸化物などを用いる
ことができる。
また、カソード７３２は、例えば、光を透過する程度の薄い導電膜（好ましくは２０ｎｍ
以下、更に好ましくは１０ｎｍ以下）と、導電性の金属酸化物で構成された導電膜とを積
層することで、形成することができる。光を透過する程度の薄い導電膜は、銀、マグネシ
ウム、またはこれらの金属材料を含む合金等を、単層で、或いは積層して形成することが
できる。導電性の金属酸化物としては、酸化インジウム、酸化スズ、酸化亜鉛、インジウ
ム錫酸化物、インジウム亜鉛酸化物、またはこれらの金属酸化物材料に酸化シリコンを含
ませたものを用いることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、トップエミッション構造、ボトムエミッション構造、デュアルエミッ
ション構造について説明する。デュアルエミッション構造とは、発光素子の光を、素子基
板側からと、素子基板とは反対の側からと、取り出す構造を意味する。
図１４（Ａ）に、発光素子６０３３から発せられる光をアノード６０３４側から取り出す
場合の、画素の断面図を示す。トランジスタ６０３１は絶縁膜６０３７で覆われており、
絶縁膜６０３７上には開口部を有する隔壁６０３８が形成されている。隔壁６０３８の開
口部においてアノード６０３４が一部露出しており、該開口部においてアノード６０３４
、ＥＬ層６０３５、カソード６０３６が順に積層されている。
アノード６０３４は、光を透過しやすい材料または膜厚で形成し、カソード６０３６は、
光を透過しにくい材料または膜厚で形成する。上記構成により、アノード６０３４側から
白抜きの矢印で示すように光を取り出す、ボトムエミッション構造を得ることができる。
図１４（Ｂ）に、発光素子６０４３から発せられる光をカソード６０４６側から取り出す
場合の、画素の断面図を示す。トランジスタ６０４１は絶縁膜６０４７で覆われており、
絶縁膜６０４７上には開口部を有する隔壁６０４８が形成されている。隔壁６０４８の開
口部においてアノード６０４４が一部露出しており、該開口部においてアノード６０４４
、ＥＬ層６０４５、カソード６０４６が順に積層されている。
アノード６０４４は、光を透過しにくい材料または膜厚で形成し、カソード６０４６は、
光を透過しやすい材料または膜厚で形成する。上記構成により、カソード６０４６側から
白抜きの矢印で示すように光を取り出す、トップエミッション構造を得ることができる。
図１４（Ｃ）に、発光素子６０５３から発せられる光をアノード６０５４側及びカソード
６０５６側から取り出す場合の、画素の断面図を示す。トランジスタ６０５１は絶縁膜６
０５７で覆われており、絶縁膜６０５７上には開口部を有する隔壁６０５８が形成されて
いる。隔壁６０５８の開口部においてアノード６０５４が一部露出しており、該開口部に
おいてアノード６０５４、ＥＬ層６０５５、カソード６０５６が順に積層されている。
アノード６０５４及びカソード６０５６は、光を透過しやすい材料または膜厚で形成する
。上記構成により、アノード６０５４及びカソード６０５６側から白抜きの矢印で示すよ
うに光を取り出す、デュアルエミッション構造を得ることができる。
なお、アノードまたはカソードとなる電極には、金属、合金、電気伝導性化合物、および
これらの混合物などを用いることができる。具体的には、酸化インジウム－酸化スズ（Ｉ
ＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、珪素若しくは酸化珪素を含有した酸化イン
ジウム－酸化スズ、酸化インジウム－酸化亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）
、酸化タングステン及び酸化亜鉛を含有した酸化インジウム、金（Ａｕ）、白金（Ｐｔ）
、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（
Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）の他、元
素周期表の第１族または第２族に属する元素、すなわちリチウム（Ｌｉ）やセシウム（Ｃ
ｓ）等のアルカリ金属、およびカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカ
リ土類金属、マグネシウム（Ｍｇ）およびこれらを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユ
ウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金、
その他、グラフェン等を用いることができる。そして、上記材料を適宜選択し、その膜厚
を最適な値に設定することで、トップエミッション構造、ボトムエミッション構造、また
はデュアルエミッション構造を作り分けることが可能となる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
図１５は、本発明の一態様に係る発光装置の斜視図の一例である。
図１５に示す発光装置は、パネル１６０１と、回路基板１６０２と、接続部１６０３とを
有している。パネル１６０１は、画素が複数設けられた画素部１６０４と、複数の画素を
行ごとに選択する走査線駆動回路１６０５と、選択された行内の画素への画像信号の入力
を制御する信号線駆動回路１６０６とを有する。具体的に、走査線駆動回路１６０５では
、各種走査線に入力する信号を生成する。
回路基板１６０２から、接続部１６０３を介して、各種信号と、電源の電位とが、パネル
１６０１に入力される。接続部１６０３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部１６０３にＣＯＦテープ
を用いる場合、回路基板１６０２内の一部の回路、或いはパネル１６０１が有する走査線
駆動回路１６０５や信号線駆動回路１６０６の一部などを別途用意したチップに形成して
おき、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに接続
しておいても良い。
本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。
（実施の形態８）
本発明の一態様に係る発光装置は、表示機器、パーソナルコンピュータ、記録媒体を備え
た画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等
の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることが
できる。その他に、本発明の一態様に係る発光装置を用いることができる電子機器として
、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタル
スチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、
ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤ
ー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い
機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１６に示す。
図１６（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、
表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタ
イラス５００８等を有する。表示部５００３または表示部５００４に本発明の一態様に係
る発光装置を用いることで、輝度ムラの少ない高画質の携帯型ゲーム機を提供することが
できる。なお、図１６（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部
５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
図１６（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有
する。表示部５２０２に本発明の一態様に係る発光装置を用いることで、輝度ムラの少な
い高画質の表示機器を提供することができる。なお、表示機器には、パーソナルコンピュ
ータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示機器が含まれる。
図１６（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２
、キーボード５４０３、ポインティングデバイス５４０４等を有する。表示部５４０２に
本発明の一態様に係る発光装置を用いることで、輝度ムラの少ない高画質のノート型パー
ソナルコンピュータを提供することができる。
図１６（Ｄ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部
５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表
示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６
０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６
０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部
５６０５により変更できる。第１表示部５６０３における映像の切り替えを、接続部５６
０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構
成としても良い。第１表示部５６０３、或いは第２表示部５６０４に本発明の一態様に係
る発光装置を用いることで、輝度ムラの少ない高画質の携帯情報端末を提供することがで
きる。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力
装置としての機能が付加された発光装置を用いるようにしても良い。なお、位置入力装置
としての機能は、発光装置にタッチパネルを設けることで付加することができる。或いは
、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を発光装置の画
素部に設けることでも、付加することができる。
図１６（Ｅ）は携帯電話であり、筐体５８０１、表示部５８０２、音声入力部５８０３、
音声出力部５８０４、操作キー５８０５、受光部５８０６等を有する。受光部５８０６に
おいて受信した光を電気信号に変換することで、外部の画像を取り込むことができる。表
示部５８０２に本発明の一態様に係る発光装置を用いることで、輝度ムラの少ない高画質
の携帯電話を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
１０ 画素
１１ スイッチ
１２ 回路
１３ スイッチ
１４ 発光素子
１５ トランジスタ
１６ スイッチ
１７ 容量素子
１８ 端子
１９ 端子
２０ 端子
２１ 端子
３０ トランジスタ
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ 容量素子
４０ 画素部
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
５４ トランジスタ
５５ トランジスタ
５６ トランジスタ
５７ 容量素子
５８ 容量素子
１４０ｂ 画素
１４０ｇ 画素
１４０ｒ 画素
７１５ｂ アノード
７１５ｇ アノード
７１５ｒ アノード
７３０ 隔壁
７３１ ＥＬ層
７３２ カソード
７４０ 基板
７４１ｂ 発光素子
７４１ｇ 発光素子
７４１ｒ 発光素子
７４２ 基板
７４３ｂ 着色層
７４３ｇ 着色層
７４３ｒ 着色層
７４４ オーバーコート
７４５ｂ 導電膜
７４５ｇ 導電膜
７４５ｒ 導電膜
７４６ｇ 導電膜
７４６ｒ 導電膜
７５０ 絶縁膜
８００ 基板
８０１ 導電膜
８０２ ゲート絶縁膜
８０３ 半導体膜
８０４ 導電膜
８０５ 導電膜
８０６ 導電膜
８０７ 半導体膜
８０８ 導電膜
８０９ 半導体膜
８１０ 導電膜
８１１ 導電膜
８１２ 半導体膜
８１３ 半導体膜
８１４ 導電膜
８１５ 導電膜
８１６ 半導体膜
８１７ 導電膜
８１８ 導電膜
８１９ 導電膜
８２０ 絶縁膜
８２１ 絶縁膜
８２２ 開口部
８２３ 導電膜
８２４ 半導体膜
８２５ 導電膜
８２６ 半導体膜
８２７ 導電膜
８２８ 導電膜
８２９ 導電膜
８３０ 導電膜
８３１ 導電膜
８３２ 半導体膜
８３３ 導電膜
８３４ 導電膜
８３５ 導電膜
８３６ 絶縁膜
８３７ ＥＬ層
８３８ 導電膜
１６０１ パネル
１６０２ 回路基板
１６０３ 接続部
１６０４ 画素部
１６０５ 走査線駆動回路
１６０６ 信号線駆動回路
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 表示部
５２０３ 支持台
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 表示部
５８０３ 音声入力部
５８０４ 音声出力部
５８０５ 操作キー
５８０６ 受光部
６０３１ トランジスタ
６０３３ 発光素子
６０３４ アノード
６０３５ ＥＬ層
６０３６ カソード
６０３７ 絶縁膜
６０３８ 隔壁
６０４１ トランジスタ
６０４３ 発光素子
６０４４ アノード
６０４５ ＥＬ層
６０４６ カソード
６０４７ 絶縁膜
６０４８ 隔壁
６０５１ トランジスタ
６０５３ 発光素子
６０５４ アノード
６０５５ ＥＬ層
６０５６ カソード
６０５７ 絶縁膜
６０５８ 隔壁

Claims (4)

  1. 複数の画素を有し、
    前記複数の画素のそれぞれは、第１のトランジスタ乃至第３のトランジスタと、発光素子と、を有し、
    前記複数の画素のうち少なくとも一の画素において、前記第１のトランジスタは、画像信号に従って前記発光素子への電流の供給を制御する機能を有し、
    前記一の画素において、前記第２のトランジスタは、前記画像信号の前記一の画素への書き込みを制御する機能を有し、
    前記一の画素において、前記第３のトランジスタは、第１の電位が供給される配線と、前記第１のトランジスタのゲート電極との間の導通状態を制御する機能を有し、
    前記一の画素において、前記第１のトランジスタのゲート電極としての機能を有する第１の導電膜は、前記第１のトランジスタのチャネル形成領域を介して第２の導電膜と重なりを有し、
    前記一の画素において、前記第２のトランジスタのチャネル形成領域は、前記発光素子が有する第１の画素電極と重なりを有し、
    前記一の画素において、前記第３のトランジスタのチャネル形成領域は、前記一の画素に隣接する別の一の画素が有する前記発光素子の、第２の画素電極と重なりを有し、
    前記第２の画素電極は、前記第１の画素電極と同層に配置され、
    前記第１のトランジスタのチャネル形成領域は、前記第１の画素電極及び前記第２の画素電極と重ならない領域を有する、
    発光装置。
  2. 複数の画素を有し、
    前記複数の画素のそれぞれは、チャネル形成領域に酸化物半導体を含む第１のトランジスタ乃至第３のトランジスタと、発光素子と、を有し、
    前記複数の画素のうち少なくとも一の画素において、前記第１のトランジスタは、画像信号に従って前記発光素子への電流の供給を制御する機能を有し、
    前記一の画素において、前記第２のトランジスタは、前記画像信号の前記一の画素への書き込みを制御する機能を有し、
    前記一の画素において、前記第３のトランジスタは、第１の電位が供給される配線と、前記第１のトランジスタのゲート電極との間の導通状態を制御する機能を有し、
    前記一の画素において、前記第１のトランジスタのゲート電極としての機能を有する第１の導電膜は、前記第１のトランジスタのチャネル形成領域を介して第２の導電膜と重なりを有し、
    前記一の画素において、前記第２のトランジスタのチャネル形成領域は、前記発光素子が有する第１の画素電極と重なりを有し、
    前記一の画素において、前記第３のトランジスタのチャネル形成領域は、前記一の画素に隣接する別の一の画素が有する前記発光素子の、第２の画素電極と重なりを有し、
    前記第２の画素電極は、前記第１の画素電極と同層に配置され、
    前記第１のトランジスタのチャネル形成領域は、前記第１の画素電極及び前記第２の画素電極と重ならない領域を有する、
    発光装置。
  3. 複数の画素を有し、
    前記複数の画素のそれぞれは、第１のトランジスタ乃至第３のトランジスタと、発光素子と、を有し、
    前記複数の画素のうち少なくとも一の画素において、前記第１のトランジスタは、画像信号に従って前記発光素子への電流の供給を制御する機能を有し、
    前記一の画素において、前記第２のトランジスタは、前記画像信号の前記一の画素への書き込みを制御する機能を有し、
    前記一の画素において、前記第３のトランジスタは、第１の電位が供給される配線と、前記第１のトランジスタのゲート電極との間の導通状態を制御する機能を有し、
    前記一の画素において、前記第１のトランジスタのゲート電極としての機能を有する第１の導電膜は、前記第１のトランジスタのチャネル形成領域を介して第２の導電膜と重なりを有し、
    前記一の画素において、前記第２のトランジスタのチャネル形成領域は、前記発光素子が有する第１の画素電極と重なりを有し、
    前記一の画素において、前記第３のトランジスタのチャネル形成領域は、前記一の画素に隣接する別の一の画素が有する前記発光素子の、第２の画素電極と重なりを有し、
    前記第２の画素電極は、前記第１の画素電極と同層に配置され、
    前記第１のトランジスタのチャネル形成領域は、前記第１の画素電極及び前記第２の画素電極と重ならない領域を有し、
    前記第１のトランジスタのソースまたはドレインの一方としての機能を有する第３の導電膜は、前記第２の画素電極と重なりを有する、
    発光装置。
  4. 複数の画素を有し、
    前記複数の画素のそれぞれは、チャネル形成領域に酸化物半導体を含む第１のトランジスタ乃至第３のトランジスタと、発光素子と、を有し、
    前記複数の画素のうち少なくとも一の画素において、前記第１のトランジスタは、画像信号に従って前記発光素子への電流の供給を制御する機能を有し、
    前記一の画素において、前記第２のトランジスタは、前記画像信号の前記一の画素への書き込みを制御する機能を有し、
    前記一の画素において、前記第３のトランジスタは、第１の電位が供給される配線と、前記第１のトランジスタのゲート電極との間の導通状態を制御する機能を有し、
    前記一の画素において、前記第１のトランジスタのゲート電極としての機能を有する第１の導電膜は、前記第１のトランジスタのチャネル形成領域を介して第２の導電膜と重なりを有し、
    前記一の画素において、前記第２のトランジスタのチャネル形成領域は、前記発光素子が有する第１の画素電極と重なりを有し、
    前記一の画素において、前記第３のトランジスタのチャネル形成領域は、前記一の画素に隣接する別の一の画素が有する前記発光素子の、第２の画素電極と重なりを有し、
    前記第２の画素電極は、前記第１の画素電極と同層に配置され、
    前記第１のトランジスタのチャネル形成領域は、前記第１の画素電極及び前記第２の画素電極と重ならない領域を有し、
    前記第１のトランジスタのソースまたはドレインの一方としての機能を有する第３の導電膜は、前記第２の画素電極と重なりを有する、
    発光装置。
JP2023127078A 2011-09-14 2023-08-03 発光装置 Active JP7535635B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024128962A JP2024153894A (ja) 2011-09-14 2024-08-05 発光装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011200067 2011-09-14
JP2011200067 2011-09-14
JP2021015017A JP7014919B2 (ja) 2011-09-14 2021-02-02 発光装置
JP2022006953A JP7164739B2 (ja) 2011-09-14 2022-01-20 発光装置
JP2022168043A JP7328433B2 (ja) 2011-09-14 2022-10-20 発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022168043A Division JP7328433B2 (ja) 2011-09-14 2022-10-20 発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024128962A Division JP2024153894A (ja) 2011-09-14 2024-08-05 発光装置

Publications (2)

Publication Number Publication Date
JP2023139309A true JP2023139309A (ja) 2023-10-03
JP7535635B2 JP7535635B2 (ja) 2024-08-16

Family

ID=47829421

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2012198124A Expired - Fee Related JP6099336B2 (ja) 2011-09-14 2012-09-10 発光装置
JP2017029743A Withdrawn JP2017123337A (ja) 2011-09-14 2017-02-21 発光装置
JP2018088584A Active JP6568264B2 (ja) 2011-09-14 2018-05-02 電子機器
JP2019142360A Active JP6832991B2 (ja) 2011-09-14 2019-08-01 電子機器
JP2021015017A Active JP7014919B2 (ja) 2011-09-14 2021-02-02 発光装置
JP2022006953A Active JP7164739B2 (ja) 2011-09-14 2022-01-20 発光装置
JP2022168043A Active JP7328433B2 (ja) 2011-09-14 2022-10-20 発光装置
JP2023127078A Active JP7535635B2 (ja) 2011-09-14 2023-08-03 発光装置
JP2024128962A Pending JP2024153894A (ja) 2011-09-14 2024-08-05 発光装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2012198124A Expired - Fee Related JP6099336B2 (ja) 2011-09-14 2012-09-10 発光装置
JP2017029743A Withdrawn JP2017123337A (ja) 2011-09-14 2017-02-21 発光装置
JP2018088584A Active JP6568264B2 (ja) 2011-09-14 2018-05-02 電子機器
JP2019142360A Active JP6832991B2 (ja) 2011-09-14 2019-08-01 電子機器
JP2021015017A Active JP7014919B2 (ja) 2011-09-14 2021-02-02 発光装置
JP2022006953A Active JP7164739B2 (ja) 2011-09-14 2022-01-20 発光装置
JP2022168043A Active JP7328433B2 (ja) 2011-09-14 2022-10-20 発光装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024128962A Pending JP2024153894A (ja) 2011-09-14 2024-08-05 発光装置

Country Status (2)

Country Link
US (2) US8957889B2 (ja)
JP (9) JP6099336B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP6495602B2 (ja) 2013-09-13 2019-04-03 株式会社半導体エネルギー研究所 発光装置
KR102074718B1 (ko) * 2013-09-25 2020-02-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102349765B1 (ko) * 2013-11-25 2022-01-12 테세랜드 엘엘씨 몰입형 컴팩트 디스플레이 안경
JP6619137B2 (ja) * 2013-12-06 2019-12-11 株式会社半導体エネルギー研究所 発光装置
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
JP6793222B2 (ja) * 2013-12-12 2020-12-02 株式会社半導体エネルギー研究所 電子機器
KR102101182B1 (ko) * 2013-12-23 2020-04-16 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20220046701A (ko) * 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
JP5920897B2 (ja) * 2014-07-03 2016-05-18 株式会社ソニー・インタラクティブエンタテインメント 画像生成装置および画像生成方法
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102329498B1 (ko) 2014-09-04 2021-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170047314A (ko) * 2014-09-05 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 드라이버 ic, 표시 장치, 및 전자 장치
US10262570B2 (en) 2015-03-05 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP2017010000A (ja) * 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US10585506B2 (en) * 2015-07-30 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device with high visibility regardless of illuminance of external light
US9704893B2 (en) 2015-08-07 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
AU2016377371A1 (en) 2015-12-21 2018-08-09 Bristol-Myers Squibb Company Variant antibodies for site-specific conjugation
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102570832B1 (ko) * 2016-05-23 2023-08-24 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
US10242617B2 (en) * 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
CN108701435A (zh) 2016-06-20 2018-10-23 索尼公司 显示设备和电子设备
CN109937443A (zh) * 2016-11-10 2019-06-25 株式会社半导体能源研究所 显示装置及显示装置的驱动方法
EP3367374A1 (en) * 2017-02-28 2018-08-29 IMEC vzw An active matrix display and a method for threshold voltage compensation in an active matrix display
CN108597441B (zh) * 2017-03-14 2020-06-09 鸿富锦精密工业（深圳）有限公司 像素驱动电路及具有像素驱动电路的显示装置
CN107358915B (zh) * 2017-08-11 2020-01-07 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法、显示面板及显示装置
KR20240018693A (ko) * 2017-12-06 2024-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 전자 기기, 및 동작 방법
TWI829663B (zh) 2018-01-19 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置以及其工作方法
US11935899B2 (en) 2018-04-20 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI670702B (zh) * 2018-07-24 2019-09-01 友達光電股份有限公司 雙閘極電晶體電路、畫素電路及其閘極驅動電路
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11302248B2 (en) * 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
CN110288947A (zh) * 2019-06-28 2019-09-27 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN110767132B (zh) * 2019-10-25 2021-02-02 深圳市华星光电半导体显示技术有限公司 Tft电性侦测校正方法、装置、系统及显示装置
JP7253796B2 (ja) 2019-10-28 2023-04-07 株式会社Joled 画素回路、及び、表示装置
CN111402816A (zh) * 2020-04-14 2020-07-10 深圳市华星光电半导体显示技术有限公司 一种像素电路和具有该像素电路的amoled显示面板
TW202211195A (zh) 2020-08-12 2022-03-16 日商半導體能源研究所股份有限公司 顯示裝置、其工作方法以及電子裝置
US20240196653A1 (en) * 2021-04-16 2024-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20230009053A (ko) * 2021-07-08 2023-01-17 엘지디스플레이 주식회사 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치
KR20240095433A (ko) * 2021-10-27 2024-06-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20230114808A (ko) * 2022-01-24 2023-08-02 삼성디스플레이 주식회사 화소 및 표시 장치
EP4421787A1 (en) * 2022-05-31 2024-08-28 BOE Technology Group Co., Ltd. Pixel circuit, display panel, driving method and display apparatus

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4096585B2 (ja) 2001-03-19 2008-06-04 セイコーエプソン株式会社 表示装置の製造方法及び表示装置並びに電子機器
JP2003043995A (ja) 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd アクティブマトリックス型ｏｌｅｄ表示装置およびその駆動方法
JP3718770B2 (ja) 2002-01-11 2005-11-24 株式会社日立製作所 アクティブマトリックス型の表示装置
JP2003224437A (ja) * 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 電流駆動回路および該電流駆動回路を備えた表示装置
JP4734529B2 (ja) 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
KR100542997B1 (ko) * 2003-08-07 2006-01-20 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP2005352470A (ja) 2004-05-12 2005-12-22 Seiko Epson Corp 表示体回路基板、検査方法、及び電子機器
JP5152448B2 (ja) * 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP4379278B2 (ja) * 2004-09-21 2009-12-09 カシオ計算機株式会社 トランジスタアレイ基板及びディスプレイパネル
KR100741967B1 (ko) 2004-11-08 2007-07-23 삼성에스디아이 주식회사 평판표시장치
KR100700648B1 (ko) 2005-01-31 2007-03-27 삼성에스디아이 주식회사 전면발광 유기전계발광표시장치
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101251998B1 (ko) 2006-02-20 2013-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100740133B1 (ko) 2006-07-31 2007-07-16 삼성에스디아이 주식회사 발광 표시 장치
JP4748456B2 (ja) * 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP2008134625A (ja) 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP5045323B2 (ja) * 2007-09-14 2012-10-10 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
JP2009145446A (ja) 2007-12-12 2009-07-02 Seiko Epson Corp 発光装置及び電子機器
US9000441B2 (en) 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
WO2010044478A1 (en) 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
JP5642447B2 (ja) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR102113148B1 (ko) 2009-09-04 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101927922B1 (ko) 2009-09-16 2018-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR102065330B1 (ko) 2009-10-16 2020-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR102317763B1 (ko) 2009-11-06 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102691611B1 (ko) 2009-11-06 2024-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101272892B1 (ko) 2009-11-11 2013-06-11 엘지디스플레이 주식회사 어레이 기판
JP2011112723A (ja) * 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101117729B1 (ko) * 2009-12-17 2012-03-07 삼성모바일디스플레이주식회사 화소 회로, 및 유기전계발광 표시장치 및 이의 휘도 제어 방법
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
WO2011125107A1 (ja) * 2010-04-05 2011-10-13 パナソニック株式会社 有機ｅｌ表示装置及びその制御方法
US8847942B2 (en) * 2011-03-29 2014-09-30 Intrigue Technologies, Inc. Method and circuit for compensating pixel drift in active matrix displays
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置

Also Published As

Publication number Publication date
US9305988B2 (en) 2016-04-05
JP7014919B2 (ja) 2022-02-01
US8957889B2 (en) 2015-02-17
JP2022062082A (ja) 2022-04-19
JP2019194735A (ja) 2019-11-07
JP2013076994A (ja) 2013-04-25
US20150155345A1 (en) 2015-06-04
JP2017123337A (ja) 2017-07-13
JP6832991B2 (ja) 2021-02-24
US20130063413A1 (en) 2013-03-14
JP2024153894A (ja) 2024-10-29
JP7328433B2 (ja) 2023-08-16
JP7164739B2 (ja) 2022-11-01
JP6099336B2 (ja) 2017-03-22
JP7535635B2 (ja) 2024-08-16
JP2018156091A (ja) 2018-10-04
JP2021092792A (ja) 2021-06-17
JP6568264B2 (ja) 2019-08-28
JP2022189898A (ja) 2022-12-22

Similar Documents

Publication Publication Date Title
JP7535635B2 (ja) 発光装置
JP7406021B2 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230818

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240711

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240805

R150 Certificate of patent or registration of utility model

Ref document number: 7535635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150