JP2022180572A - インバータ回路、半導体装置 - Google Patents

インバータ回路、半導体装置 Download PDF

Info

Publication number
JP2022180572A
JP2022180572A JP2022153407A JP2022153407A JP2022180572A JP 2022180572 A JP2022180572 A JP 2022180572A JP 2022153407 A JP2022153407 A JP 2022153407A JP 2022153407 A JP2022153407 A JP 2022153407A JP 2022180572 A JP2022180572 A JP 2022180572A
Authority
JP
Japan
Prior art keywords
transistor
conductor
wiring
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022153407A
Other languages
English (en)
Other versions
JP7340079B2 (ja
Inventor
清 加藤
Kiyoshi Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022180572A publication Critical patent/JP2022180572A/ja
Priority to JP2023136895A priority Critical patent/JP2023162321A/ja
Application granted granted Critical
Publication of JP7340079B2 publication Critical patent/JP7340079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dram (AREA)

Abstract

【課題】面積を縮小した回路を有する半導体装置を提供する。または、電源電圧の変動を低減することが可能な回路を有する半導体装置を提供する。【解決手段】半導体装置500は、第1トランジスタ491と第2トランジスタ490と第1電源配線480と第2電源配線482とを有する。第2トランジスタ及び第1トランジスタは積層され、第2電源配線及び第1電源配線は積層され、第2電源配線と第1電源配線は、互いに少なくとも一部重なり、第2電源配線と第1電源配線とは、概略平行である。第1トランジスタのソース電極は、第1電源配線と電気的に接続され、第2トランジスタのソース電極は、第2電源配線と電気的に接続される。第2トランジスタは、nチャネル型であり、チャネル形成領域は、酸化物半導体で形成され、第1トランジスタは、pチャネル型であり、チャネル形成領域は、シリコンで形成される。【選択図】図1

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または組成物(コンポジション・オブ・マター)に関する。特に
、本発明は、例えば、半導体、半導体装置、表示装置、発光装置、照明装置、蓄電装置、
記憶装置またはプロセッサに関する。または、半導体、半導体装置、表示装置、発光装置
、照明装置、蓄電装置、記憶装置またはプロセッサの製造方法に関する。または、半導体
装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置またはプロセッサの駆動方法
に関する。
なお、本明細書などにおいて半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。記憶装置、表示装置、発光装置、照明装置、電気光学装置、半導体回路
および電子機器等は、半導体装置を有する場合がある。
チャネル形成領域が、半導体シリコン(Si)でなるトランジスタ(以下、Siトラン
ジスタという)が、集積回路や画像表示装置のような電子デバイスに広く応用されている
。集積回路は、nチャネル型Siトランジスタとpチャネル型Siトランジスタとを配置
、配線してなるインバータ回路やNAND回路やフリップフロップといったセル(論理セ
ル、スタンダードセルと呼ぶこともある)を構成単位として有する(非特許文献1を参照
)。
一方、チャネル形成領域が、In-Ga-Zn酸化物(In-Ga-Zn-O)等の酸
化物半導体(OS)でなるトランジスタ(以下、OSトランジスタという)が知られてい
る。酸化物半導体はシリコンよりもバンドギャップが大きいため、酸化物半導体でなるト
ランジスタはオフ電流が極めて低くなることが知られている。例えば、特許文献1には、
OSトランジスタをメモリセルに用いることで、電源遮断後もデータの保持が可能な半導
体装置が記載されている。
また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトラ
ンジスタなどの半導体素子を高密度に集積した回路の要求が高まっている。
特開2011-187950公報
Neil H.E.Weste and David Money Harris,CMOS VLSI Design: A Circuits and Systems Perspective(4th Edition),Addison Wesley,p.27,2011.
本発明の一形態は、以下の少なくとも1つを課題とする。複数のトランジスタが配置、
配線されてなる、面積を縮小した回路を有する半導体装置(セル)を提供すること、複数
のトランジスタが配置、配線されてなる、動作速度を向上することが可能な回路を有する
半導体装置(セル)を提供すること、複数のトランジスタが配置、配線されてなる、消費
電力を低減することが可能な回路を有する半導体装置(セル)を提供すること、複数のト
ランジスタが配置、配線されてなる、電源電圧の変動を低減することが可能な回路を有す
る半導体装置(セル)を提供すること、複数のトランジスタが配置、配線されてなる、小
型の半導体装置を提供すること、複数のトランジスタが配置、配線されてなる、処理速度
を向上することが可能な半導体装置を提供すること、複数のトランジスタが配置、配線さ
れてなる、消費電力を低減することが可能な半導体装置を提供すること、複数のトランジ
スタが配置、配線されてなる、コストを低減することが可能な半導体装置を提供すること
、または、新規な半導体装置を提供すること。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
(1)本発明の一態様は、第1トランジスタと、第2トランジスタと、第1導電体と、第
2導電体と、を有し、第2トランジスタ及び第1トランジスタは積層され、第1導電体に
は第1電源電圧が供給され、第2導電体には第2電源電圧が供給され、第1導電体は第1
領域を有し、第2導電体は第2領域を有し、第1領域および第2領域は、1層または複数
層の絶縁体を介して重なり、かつ平行に延在し、第1トランジスタのソース電極またはド
レイン電極は、第1導電体と電気的に接続され、第2トランジスタのソース電極またはド
レイン電極は、第2導電体と電気的に接続され、第2トランジスタは、nチャネル型であ
り、第2トランジスタのチャネル形成領域は、酸化物半導体で形成され、第1トランジス
タは、pチャネル型であり、第1トランジスタのチャネル形成領域は、シリコンで形成さ
れる半導体装置である。
(2)または、本発明の一態様は、入力端子および出力端子を有し、第1導電体の幅と第
2導電体の幅はそれぞれ、入力端子に接続される導電体の幅よりも広く、かつ出力端子に
接続される導電体の幅よりも広い、(1)の態様に係る半導体装置である。
(3)または、本発明の一態様は、第1開口部を有する第1絶縁体と、第2開口部を有す
る第2絶縁体と、第3導電体と、第4導電体と、を有し、第1開口部において、第1トラ
ンジスタのソース電極またはドレイン電極と第1導電体とは、第3導電体を介して直接接
続され、第2開口部において、第2トランジスタのソース電極またはドレイン電極と第2
導電体とは、第4導電体を介して直接接続される(1)または(2)のいずれか一の態様
に係る半導体装置である。
(4)または、本発明の一態様は、第1導電体および第1トランジスタの間、並びに第2
導電体および第2トランジスタの間に、トランジスタを有さない(1)乃至(3)のいず
れか一の態様に係る半導体装置である。
(5)または、本発明の一態様は、第1領域と第2領域の間には、導電体を有さない(1
)乃至(4)のいずれか一の態様に係る半導体装置である。
(6)または、本発明の一態様は、第1導電体と第2導電体は、隣り合う層の導電体で形
成されている(1)乃至(5)のいずれか一の態様に係る半導体装置である。
(7)または、本発明の一態様は、第1トランジスタのチャネル形成領域、第1導電体、
第2導電体、第2トランジスタのチャネル形成領域の順に積層されている(1)乃至(6
)のいずれか一の態様に係る半導体装置である。
(8)または、本発明の一態様は、第1トランジスタのチャネル形成領域、第1導電体、
第2トランジスタのチャネル形成領域、第2導電体の順に積層されている(1)乃至(6
)のいずれか一の態様に係る半導体装置である。
(9)または、本発明の一態様は、第1トランジスタのソース電極、ゲート電極、および
ドレイン電極の並ぶ方向と、第2トランジスタのソース電極、ゲート電極、およびドレイ
ン電極の並ぶ方向とは、平行または反平行であり、第1トランジスタのゲート電極と、第
2トランジスタのゲート電極とは、電気的に接続される(1)乃至(8)のいずれか一の
態様に係る半導体装置である。
(10)または、本発明の一態様は、第1トランジスタの電流が流れる方向と、第2トラ
ンジスタの電流が流れる方向とは、平行または反平行であり、第1トランジスタのゲート
電極と、第2トランジスタのゲート電極とは、電気的に接続される(1)乃至(9)のい
ずれか一の態様に係る半導体装置である。
(11)または、本発明の一態様は、第2トランジスタのチャネル形成領域を形成する酸
化物半導体は、c軸配向した複数の結晶部を有し、c軸配向した結晶を示す回折パターン
が観測される領域が一定の範囲において90%以上を占める(1)乃至(10)のいずれ
か一の態様に係る半導体装置である。
(12)または、本発明の一態様は、(1)乃至(11)のいずれか一の態様に係る半導
体装置を含むメモリセルアレイを有する記憶装置である。
(13)または、本発明の一態様は、(1)乃至(11)のいずれか一の態様に係る半導
体装置と、アンテナと、を有するRFIDタグである。
(14)または、本発明の一態様は、(1)乃至(11)のいずれか一の態様に係る半導
体装置と、プリント配線基板と、を有する電子機器。
トランジスタが配置、配線されてなる、面積を縮小した回路を有する半導体装置を提供
することができる。または、トランジスタが配置、配線されてなる、動作速度を向上する
ことが可能な回路を有する半導体装置を提供することができる。または、トランジスタが
配置、配線されてなる、消費電力低減することが可能な回路を有する半導体装置を提供す
ることができる。または、トランジスタが配置、配線されてなる、電源電圧の変動を低減
することが可能な回路を有する半導体装置を提供することができる。または、新規な半導
体装置を提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げる
ものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要は
ない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らか
となるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出する
ことが可能である。
本発明の一態様に係る半導体装置を示す模式図。 本発明の一態様に係る半導体装置を示す模式図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す模式図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す模式図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す模式図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す模式図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係るCPUを示すブロック図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係るチップとモジュールの構成を示す図。 本発明の一態様に係るRFIDを示すブロック図。 本発明の一態様に係る記憶装置を示すブロック図。 メモリセルを示す回路図。 メモリセルを示す回路図。 メモリセルを示す回路図。 本発明の一態様に係る電子機器を示す図。 本発明の一態様に係る半導体装置を示す模式図。 本発明の一態様に係る半導体装置を示す模式図。 トランジスタを示す断面図。 トランジスタを示す断面図。 酸化物半導体の断面TEM像および局所的なフーリエ変換像。 酸化物半導体のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。 透過電子回折測定による構造解析の一例を示す図、および平面TEM像。 半導体の積層を示す断面図、およびバンド構造を示す図。 本発明の一態様に係る半導体装置を示す模式図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の
説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易
に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるも
のではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は
異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じ
くし、特に符号を付さない場合がある。
なお、図において、大きさ、膜(層)の厚さ、または領域は、明瞭化のために誇張され
ている場合がある。
また、電圧は、ある電位と、基準の電位(例えば接地電位(GND)またはソース電位
)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能であ
る。
なお、第1、第2として付される序数詞は便宜的に用いるものであり、工程順または積
層順を示すものではない。そのため、例えば、「第1の」を「第2の」又は「第3の」な
どと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と
、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」と
しての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳
密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「絶縁体」と言
い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」
と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」と
しての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳
密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「導電体」と言
い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」
と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃
度が0.1原子%未満の元素は不純物である。不純物が含まれることにより、例えば、半
導体にDOS(Density of State)が形成されることや、キャリア移動
度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半
導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2
族元素、第14族元素、第15族元素、主成分以外の遷移金属などがあり、特に、例えば
、水素(水にも含まれる)、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒
素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を
形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不
純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第1
5族元素などがある。
なお、以下に示す実施の形態では、特に断りがない場合、絶縁体として、例えば、ホウ
素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、
アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム
、ハフニウムまたはタンタルを一種以上含む絶縁体を、単層で、または積層で用いればよ
い。または、絶縁体として、樹脂を用いてもよい。例えば、ポリイミド、ポリアミド、ア
クリル、シリコーンなどを含む樹脂を用いればよい。樹脂を用いることで、絶縁体の上面
を平坦化処理しなくてもよい場合がある。また、樹脂は短い時間で厚い膜を成膜すること
ができるため、生産性を高めることができる。絶縁体としては、好ましくは酸化アルミニ
ウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコ
ニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体
を、単層で、または積層で用いればよい。
また、以下に示す実施の形態では、特に断りがない場合、導電体として、例えば、ホウ
素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、
コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、
ルテニウム、銀、インジウム、スズ、タンタルまたはタングステンを一種以上含む導電体
を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、ア
ルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体
、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用い
てもよい。
なお、本明細書において、Aが濃度Bの領域を有する、と記載する場合、例えば、Aの
ある領域における深さ方向全体が濃度Bである場合、Aのある領域における深さ方向の平
均値が濃度Bである場合、Aのある領域における深さ方向の中央値が濃度Bである場合、
Aのある領域における深さ方向の最大値が濃度Bである場合、Aのある領域における深さ
方向の最小値が濃度Bである場合、Aのある領域における深さ方向の収束値が濃度Bであ
る場合、測定上Aそのものの確からしい値の得られる領域が濃度Bである場合などを含む
また、本明細書において、Aが大きさB、長さB、厚さB、幅Bまたは距離Bの領域を
有する、と記載する場合、例えば、Aのある領域における全体が大きさB、長さB、厚さ
B、幅Bまたは距離Bである場合、Aのある領域における平均値が大きさB、長さB、厚
さB、幅Bまたは距離Bである場合、Aのある領域における中央値が大きさB、長さB、
厚さB、幅Bまたは距離Bである場合、Aのある領域における最大値が大きさB、長さB
、厚さB、幅Bまたは距離Bである場合、Aのある領域における最小値が大きさB、長さ
B、厚さB、幅Bまたは距離Bである場合、Aのある領域における収束値が大きさB、長
さB、厚さB、幅Bまたは距離Bである場合、測定上Aそのものの確からしい値の得られ
る領域が大きさB、長さB、厚さB、幅Bまたは距離Bである場合などを含む。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトラ
ンジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領
域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)
とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトラ
ンジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つの
トランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書で
は、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小
値または平均値とする。
チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中
で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域に
おける、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトラン
ジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つの
トランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書で
は、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小
値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャ
ネル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示され
るチャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば
、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面
図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくな
る場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面
に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割
合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅
よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実
測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見
積もるためには、半導体の形状が既知という仮定が必要である。従って、半導体の形状が
正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタ
を採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わること
がある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ
替えて用いることができるものとする。
なお、本明細書において、「平行」とは、二つの直線が-10°以上10°以下の角度
で配置されている状態をいう。従って、-5°以上5°以下の場合も含まれる。また、「
垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。
従って、85°以上95°以下の場合も含まれる。
(実施の形態1)
本実施の形態では、本発明の一態様に係る半導体装置について図面を用いて説明する。
トランジスタが配置、配線された半導体装置の構成例について、図1を参照して説明す
る。
図1は、トランジスタ490およびトランジスタ491が配置、配線された半導体装置
500の模式図である。半導体装置500は、トランジスタ491と、配線として機能す
る導電体480と、トランジスタ490と、配線として機能する導電体482と、を有す
る。半導体装置500は、トランジスタ490と同時に形成されるトランジスタを有して
いても良い。当該トランジスタとトランジスタ490は、同じ半導体材料でチャネル形成
領域が形成される。半導体装置500は、トランジスタ491と同時に形成されるトラン
ジスタを有していても良い。当該トランジスタとトランジスタ491は、同じ半導体材料
でチャネル形成領域が形成される。トランジスタ490及びトランジスタ491は積層さ
れる。導電体480は高電源電圧(VDD)を供給する機能を有する(以下、高電源配線
とも呼ぶ。)。導電体482は低電源電圧(VSS)を供給する機能を有する(以下、低
電源配線とも呼ぶ。)。導電体482及び導電体480は積層される。
トランジスタ491は、一例として、スイッチングスピードの速いpチャネル型トラン
ジスタを用いることができる。例えば、トランジスタ491のスイッチングスピードは、
10ns未満、好ましくは1ns未満、より好ましくは0.1ns未満である。一例とし
て、pチャネル型Siトランジスタをトランジスタ491として用いることができる。ト
ランジスタ490は、一例として、スイッチングスピードの速いnチャネル型トランジス
タを用いることができる。例えば、トランジスタ490のスイッチングスピードは、10
ns未満、好ましくは1ns未満、より好ましくは0.1ns未満である。一例として、
酸化物半導体(好ましくはIn、Ga、及びZnを含む酸化物)をチャネル形成領域に含
むトランジスタをトランジスタ490として(以下、酸化物半導体を用いたトランジスタ
とも呼ぶ)を用いることができる。
なお、トランジスタのスイッチングスピードとは、一つのトランジスタが単独で非導通
状態から導通状態となるスピードを表す。これは、ゲート電圧が変化した際に、トランジ
スタのドレイン電流の増分に相当する電荷が、ゲート容量に蓄積される時間に対応するス
ピードと解釈することができる。或いは、トランジスタのスイッチングスピードとは、ト
ランジスタを増幅器として用いる場合に、電流利得が1以上となる最大の周波数(遮断周
波数)に対応するスピードを表しても良い。
半導体装置500は、トランジスタ491、および/またはトランジスタ491と同時
に形成されるトランジスタと、トランジスタ490、および/またはトランジスタ490
と同時に形成されるトランジスタと、を配置、配線することで、回路として機能すること
が可能な半導体装置である。また、半導体装置500は、当該トランジスタに電源を供給
する電源配線を有している。半導体装置500は、例えば、様々な電子回路の構成要素と
なる単位であってもよい。そのような単位は、スタンダードセル、論理セル、或いは単に
、セルと呼ばれる。
半導体装置500が有するトランジスタと電源配線とは、密に配置される。また、電源
配線はセルエリアの端部に規則的に配置されることが好ましい。それによって電子回路を
小さくすることができる。
半導体装置500(セル)には、インバータ回路、NAND回路、AND回路、NOR
回路、OR回路、バッファ、レベルシフタ、XOR回路、XNOR回路、AND-NOR
回路、OR-NAND回路、AND-OR-INV回路、OR-AND-INV回路、ア
ナログスイッチ、フリップフロップ、セット可能なフリップフロップ、リセット可能なフ
リップフロップ、セットおよびリセット可能なフリップフロップ、加算器、半加算器、マ
ルチプレクサ、デマルチプレクサ、レジスタ、スキャンレジスタ、リテンションレジスタ
、アイソレータ、デコーダなどが含まれる。
特に、pチャネル型トランジスタとnチャネル型トランジスタを配置、配線することで
、相補型金属酸化膜半導体(CMOS:Complementary Metal Ox
ide Semiconductor)回路を構成することができる。CMOS回路を構
成することで、電子回路の消費電力を低減することができる。
半導体装置500(セル)が用いられる電子回路として、CPU、GPU(Graph
ics Processing Unit)、DSP(Digital Signal
Processor)、MCU(Microcontroller Unit)、RF-
ID(Radio Frequency Identification)、カスタムL
SIなどがある。これらの電子回路では、複数のセルが複数行に配置され、電子回路とし
て機能するようにセルの入出力端子が配線により接続されている。
低電源配線(導電体482)は、トランジスタ490のソース電極(もしくはソース領
域)に接続される。または、トランジスタ490のソース電極(もしくはソース領域)は
、トランジスタ490と同時に形成されるトランジスタを介して、低電源配線(導電体4
82)と接続される。高電源配線(導電体480)は、トランジスタ491のソース電極
(もしくはソース領域)に接続される。または、トランジスタ491のソース電極(もし
くはソース領域)は、トランジスタ491と同時に形成されるトランジスタを介して、高
電源配線(導電体480)と接続される。低電源配線(導電体482)と高電源配線(導
電体480)とは、概ね平行に配置され、互いに重なって配置される。出力信号OUTは
、トランジスタ490のドレイン電極(もしくはドレイン領域)、トランジスタ490と
同時に形成されるトランジスタのドレイン電極(もしくはドレイン領域)、トランジスタ
491のドレイン電極(もしくはドレイン領域)、或いはトランジスタ491と同時に形
成されるトランジスタのドレイン電極(もしくはドレイン領域)のうちの一つもしくは複
数から出力される。入力信号INは、トランジスタ490のゲート電極、或いはトランジ
スタ490と同時に形成されるトランジスタのゲート電極、トランジスタ491のゲート
電極、或いはトランジスタ491同時に形成されるトランジスタのゲート電極のうちの一
つもしくは複数に入力される。
低電源配線(導電体482)と高電源配線(導電体480)とが、概ね平行に互いに重
なって配置されることで、当該配線は大きな寄生容量(配線容量とも言う)を有する。そ
の結果、当該配線を電源配線として用いることで、電源ノイズに対して電圧変動を小さく
抑えることができ、電源ノイズに強い、電源電圧の変動を低減することが可能な回路を実
現することができる。また、半導体装置500(セル)を適用した半導体装置において、
電源電圧の変動を低減させるために、電源配線に容量素子を意図的に設けることがある。
低電源配線(導電体482)と高電源配線(導電体480)が大きな配線容量を有するこ
とで、そのような容量素子を小さくすることができる。その結果、半導体装置を小型化す
ることが可能となる。また、低電源配線(導電体482)と高電源配線(導電体480)
とが互いに重なって配置されることで、当該配線の占有面積を小さくすることができ、半
導体装置500(セル)の面積を小さくすることができる。
低電源配線(導電体482)と高電源配線(導電体480)は、上下方向に隣り合う配
線用の導電体を用いることが好ましい。上下方向に隣り合う配線用の導電体を用いること
で、配線間の距離は小さくなり、当該配線は大きな配線容量を有する。その結果、電源ノ
イズに強く、電源電圧の変動を低減することが可能な回路を実現することができる。また
、半導体装置500(セル)を適用した半導体装置を小型化することが可能となる。
なお、配線用の導電体Aと配線用の導電体Bとが上下方向に隣り合うとは、例えば、半
導体装置が、基板側から順にn層の配線用の導電体を有している場合、配線用の導電体A
が第i層の配線用の導電体であり、配線用の導電体Bが第(i+1)層の配線用の導電体
であることを言う(iは1以上、(n-1)以下の整数)。
または、低電源配線(導電体482)と高電源配線(導電体480)は隣り合う層の導
電体を用いることが好ましい。または、半導体装置500(セル)では、低電源配線(導
電体482)と高電源配線(導電体480)の間において、これらに重なる導電体を有さ
ないことが好ましい。
トランジスタ490とトランジスタ491とは、互いに重なって配置される。その結果
、半導体装置500(セル)の面積を小さくすることができる。
トランジスタ490とトランジスタ491とが互いに重なっているとは、少なくとも、
トランジスタ490が有するゲート電極、ドレイン電極(もしくはドレイン領域)、ある
いはソース電極(もしくはソース領域)の一部が、トランジスタ491が有するゲート電
極、ドレイン電極(もしくはドレイン領域)、あるいはソース電極(もしくはソース領域
)の一部と、重なることを言う。或いは、トランジスタ490が有するゲート電極、ドレ
イン電極(もしくはドレイン領域)、及びソース電極(もしくはソース領域)を含む領域
と、トランジスタ491が有するゲート電極、ドレイン電極(もしくはドレイン領域)、
及びソース電極(もしくはソース領域)を含む領域とが、少なくとも一部重なっているこ
とを言う。或いは、トランジスタ490の構成要素を含む領域と、トランジスタ491の
構成要素を含む領域とが、少なくとも一部重なっていることを言う。
トランジスタ490とトランジスタ491とは、互いに重なって配置され、トランジス
タ490において電流が流れる方向と、トランジスタ491において電流が流れる方向と
は、概ね平行または反平行である。或いは、トランジスタ490のソース電極、ゲート電
極、およびドレイン電極の並ぶ方向と、トランジスタ491のソース電極、ゲート電極、
およびドレイン電極の並ぶ方向とは、概ね平行である。その結果、トランジスタ490の
ゲート電極とトランジスタ491のゲート電極を接続する場合に、トランジスタ490と
トランジスタ491を、ゲート電極の接続部を含めて狭い領域で配置可能となり、半導体
装置500(セル)の面積を小さくすることが可能となる。
また、トランジスタ491或いはトランジスタ491と同種のトランジスタと、トラン
ジスタ490或いはトランジスタ490と同種のトランジスタとを積層することで、積層
しない場合と比べて、面積を縮小できるため、トランジスタ間を接続する配線長を短くす
ることができる。その結果、信号配線に付随する寄生容量を減らすことが可能となる。そ
の結果、半導体装置500(セル)の動作速度を向上することが可能になる。
トランジスタ490は、トランジスタ491の上方に位置する。導電体482は、導電
体480の上方に位置する。導電体482は、トランジスタ491の上方に位置する。
なお、部位Aが部位Bの上方にあるとは、基板側からみて部位Aが部位Bより離れたと
ころに位置することを言う。或いは、部位Aが部位Bより後に形成されることを言う。部
位とは、領域、導電体、絶縁体、トランジスタ、電極などを含む。特に、半導体装置が、
基板側から順にn層の配線用の導電体を有している場合、部位Aが導電体Cの下方にある
とは、部位Aが第i層の配線用の導電体と第(i+1)層の配線用の導電体との間に位置
し、導電体Cが第(i+1)層以上、第n層以下の配線用の導電体を用いていることを言
う。部位Aが導電体Cより上方にあるとは、部位Aが第i層の配線用の導電体と第(i+
1)層の配線用の導電体との間に位置し、導電体Cが第1層以上、第i層以下の配線用の
導電体を用いていることを言う。
半導体装置500(セル)が有するトランジスタと電源配線とは、密に配置される。そ
れによって電子回路を小さくすることができる。半導体装置500(セル)が占有する領
域(セルエリアとも呼ぶ)は、高さHcell、幅Wcellの長方形であってもよい。
ところで、複数のセル間を接続する配線には、互いに概ね垂直な、高さ方向に延在する配
線(導電体)と、幅方向に延在する配線(導電体)と、を少なくとも用いることが好まし
い。高さ方向に延在する配線のピッチをPx、幅方向に延在する配線のピッチをPyとす
ると、セルは、セルの高さHcellがPyの整数倍、セルの幅WcellがPxの整数
倍となるセルエリアを有する場合がある。このようにすることで、セル間の接続を効率よ
く行うことができる。
図39は、インバータ回路セルの上面図の一例である。詳細な上面図の説明は後述し、
ここでは、セルエリアについて説明する。図39では、理解を容易にするため、絶縁体な
どの一部を省略して示している。図39に示すセルは、トランジスタ490、トランジス
タ491、導電体480、導電体482を有する。トランジスタ490とトランジスタ4
91とは重なっている。また、導電体480と導電体482とは重なっている。当該セル
の高さは6*Py、幅は4*Pxである。
上述した半導体装置500(セル)は、セルエリアを小さくすることができる。例えば
、インバータ回路であれば、セルの高さを、好ましくは、WW+WT+5*Py以下、よ
り好ましくは、WW+WT+4*Py以下とすることができる。ここで、WWは電源線幅
、WTは半導体装置500(セル)が有する複数のトランジスタのチャネル幅のうち最大
のチャネル幅である。また、セルの幅を、5*Px以下、より好ましくは、4*Px以下
とすることができる。また、小型のインバータであれば、セルの高さを6*Py以下とす
ることができる。また、例えば、2入力NAND回路であれば、セルの高さを、好ましく
は、WW+WT+7*Py以下、より好ましくは、WW+WT+5*Py以下とすること
ができる。また、セルの幅は、好ましくは、5*Px以下、より好ましくは、4*Px以
下とすることができる。
また、複数のセルの高さは同じであることが好ましい。こうすることで、セルの高さを
行の高さとし、複数のセルを複数行に配置することで、効率よく配置、配線を行うことが
できる。
半導体装置500(セル)が有するトランジスタと電源配線とを密に配置するために、
トランジスタ490のソース電極またはドレイン電極と、電源配線として機能する導電体
(482)と、が電気的に接続される場合には、当該電極と導電体とは絶縁体に設けられ
た開口部に設けられた導電体(ビアとも呼ぶ)を介して直接接続されることが好ましい。
或いは、ビアと、ビア間に挟まれた導電体とを介して接続されることが好ましい。トラン
ジスタ491のソース電極またはドレイン電極と、電源配線として機能する導電体(48
0)と、が電気的に接続される場合には、当該電極と導電体とは絶縁体に設けられた開口
部に設けられた導電体を介して直接接続されることが好ましい。或いは、ビアと、ビア間
に挟まれた導電体とを介して接続されることが好ましい。
半導体装置500(セル)が有するトランジスタと電源配線とを密に配置するために、
半導体装置500(セル)は、トランジスタ490及び電源配線として機能する導電体(
482)の間、並びにトランジスタ491及び電源配線として機能する導電体(480)
の間に、トランジスタを有さないことが好ましい。
半導体装置500(セル)が有するトランジスタと電源配線とを密に配置し、また、複
数のセルを効率よく配置するために、電源配線はセルエリアの端部に規則的に配置される
ことが好ましい。特に、本発明の一態様に係る半導体装置(セル)は、セルエリアの片側
の端部にのみ電源配線が配置されていても良い。セルエリアの両側の端部に電源配線が配
置される場合と比較して、セルエリアを小さくできる場合がある。
トランジスタが配置、配線された半導体装置の構成例について、図31を参照して説明
する。図31に示す半導体装置の模式図は、図1に示す半導体装置500(セル)が有す
る、トランジスタ491と、高電源配線(導電体480)と、トランジスタ490と、低
電源配線(導電体482)と、の位置関係を模式的に表した図である。
図31(A)において、半導体装置500(セル)は、トランジスタ491、高電源配
線(導電体480)、低電源配線(導電体482)、及びトランジスタ490が順に積層
されている。言い換えると、トランジスタ491の上方に高電源配線(導電体480)が
配置され、高電源配線(導電体480)の上方に低電源配線(導電体482)が配置され
かつ重なり、低電源配線(導電体482)の上方にトランジスタ490が配置される。
このような構成とすることで、低電源配線(導電体482)と高電源配線(導電体48
0)は、上下方向に近くに位置するため、大きな配線容量を有する。その結果、電源ノイ
ズに強く、電源電圧の変動を低減することが可能な回路を実現することができる。また、
半導体装置500(セル)を適用した半導体装置を小型化することが可能となる。
図31(B)において、半導体装置500(セル)は、トランジスタ491、高電源配
線(導電体480)、トランジスタ490、及び低電源配線(導電体482)が順に積層
されている。言い換えると、トランジスタ491の上方に高電源配線(導電体480)が
配置され、高電源配線(導電体480)の上方にトランジスタ490が配置され、トラン
ジスタ490の上方に低電源配線(導電体482)が配置される。
半導体装置500(セル)において、トランジスタ490のソース電極(もしくはソー
ス領域)あるいはドレイン電極(もしくはドレイン領域)は、トランジスタ490より上
方の導電体のみと接続する構成を有する場合がある。その場合、当該導電体は、半導体装
置500(セル)内のトランジスタ間の接続用配線に用いられる。従って、当該導電体を
、複数の半導体装置500(セル)間の接続用配線として用いることが難しい場合がある
。これは、複数の半導体装置500(セル)間の接続では、配線位置が不規則であるため
、使用できない領域が散在すると、迂回しなければならない配線が増加するためである。
そのような場合でも、面積の増加がほとんどなく、当該導電体を電源配線として用いるこ
とができる。これは、電源配線が半導体装置500(セル)領域の端部に規則的に配置さ
れるためである。このような場合、積層する電源配線(導電体482)と、半導体装置5
00(セル)内のトランジスタ間の接続用配線と、を同じ層の導電体で構成することがで
き、製造コストを低く抑えることが可能となる。
図2乃至図4、及び図19を参照して、図1の半導体装置500(セル)のより具体的
なデバイス構造を説明する。図2に示す半導体装置501(セル)は、図1に示す半導体
装置500(セル)に対応し、トランジスタ490およびトランジスタ491が配置、配
線された半導体装置(セル)である。
図2は、半導体装置501(セル)の構成の一例を示す模式図である。なお、図2と図
3では、理解を容易にするため、絶縁体などの一部を省略して示し、また同じ層に形成さ
れる導電体等には、同じハッチングパターンを付している。
図3は、半導体装置501(セル)の構成の一例を示す上面図であり、図3(A)には
、半導体装置501(セル)のうち、トランジスタ491と導電体480とを含む領域の
上面図を示し、図3(B)には、半導体装置501(セル)のうち、トランジスタ490
と導電体482と導電体484とを含む領域の上面図を示す。
図4は、半導体装置501(セル)の構成の一例を示す断面図である。図4の左側には
、図3(A)および図3(B)の一点鎖線A1-A2で切断した断面図を示し、同図右側
には、図3(A)および図3(B)の一点鎖線B1-B2で切断した断面を示す。
半導体装置501(セル)は、トランジスタ491とトランジスタ490を有し、図1
9に示すCMOSインバータ回路を構成する。CMOSインバータ回路では、出力信号O
UTは入力信号INの反転信号となる。トランジスタ491は、一例として、スイッチス
ピードの速いpチャネル型トランジスタを用いることができる。本実施の形態では、pチ
ャネル型Siトランジスタを用いるものとして説明する。一例として、スイッチスピード
の速いnチャネル型トランジスタをトランジスタ490として用いることができる。本実
施の形態では、酸化物半導体(好ましくはIn、Ga、及びZnを含む酸化物)をチャネ
ル形成領域に含むトランジスタをトランジスタ490として用いるものとして説明する。
半導体装置501(セル)は、トランジスタ491と、導電体480と、トランジスタ
490と、導電体482と、導電体424aと、424bと、を有する。トランジスタ4
90及びトランジスタ491は積層される。導電体482及び導電体480は積層される
。トランジスタ491は領域476a、領域476b、および導電体454を有する。ト
ランジスタ490は導電体416a、導電体416b、および導電体404を有する。
半導体装置501(セル)は、導電体484を有する。トランジスタ490は、導電体
413を有する。
導電体482は、低電源電圧(VSS)を供給する配線(低電源配線)としての機能を
有する。導電体480は、高電源電圧(VDD)を供給する配線(高電源配線)としての
機能を有する。領域476aおよび領域476bは、トランジスタ491のソース電極(
もしくはソース領域)とドレイン電極(もしくはドレイン領域)の一方および他方として
の機能を有する。導電体454は、トランジスタ491のゲート電極としての機能を有す
る。導電体416aおよび416bは、トランジスタ490のソース電極(もしくはソー
ス領域)とドレイン電極(もしくはドレイン領域)の一方および他方としての機能を有す
る。導電体404は、トランジスタ490のゲート電極としての機能を有する。
導電体413は、トランジスタ490のゲート電極としての機能を有する。導電体48
4は、トランジスタ490のゲート電極に電圧を供給する配線としての機能を有する。
なお、導電体413および導電体404は、ともにトランジスタ490のゲート電極と
しての機能を有するが、それぞれに印加する電位が異なっていても構わない。例えば、導
電体413に負または正のゲート電圧を印加することでトランジスタ490のしきい値電
圧を調整しても構わない。
高電源配線(導電体480)は、トランジスタ491のソース領域(領域476a)に
電気的に接続される。低電源配線(導電体482)は、トランジスタ490のソース電極
(導電体416a)に電気的に接続される。高電源配線(導電体480)と低電源配線(
導電体482)とは、概ね平行に互いに重なって配置される。トランジスタ490のゲー
ト電極(導電体404)とトランジスタ491のゲート電極(導電体454)とは電気的
に接続されている。トランジスタ490のドレイン電極(導電体416b)とトランジス
タ491のドレイン領域(領域476b)とは電気的に接続されている。出力信号OUT
は、トランジスタ490のドレイン電極(導電体416b)およびトランジスタ491の
ドレイン領域(領域476b)と接続される、導電体416bの上方に位置する導電体4
24aより外部に出力される。入力信号INは、トランジスタ490のゲート電極(導電
体404)およびトランジスタ491のゲート電極(導電体454)と接続される、導電
体404の上方に位置する導電体424bより外部から入力される。
トランジスタ490のゲート電極(導電体413)は、ゲート電圧を供給する配線(導
電体484)と電気的に接続される。ゲート電圧を供給する配線(導電体484)と低電
源配線(導電体482)とは、概ね平行に互いに重なって配置される。
低電源配線(導電体482)と高電源配線(導電体480)とが、概ね平行に互いに重
なって配置されることで、当該配線は大きな寄生容量(配線容量とも言う)を有する。そ
の結果、当該配線を電源配線として用いることで、電源ノイズに対して電圧変動を小さく
抑えることができ、電源ノイズに強い、電源電圧の変動を低減することが可能な回路を実
現することができる。また、半導体装置501(セル)を適用した半導体装置において、
電源電圧の変動を低減させるために、電源配線に容量素子を意図的に設けることがある。
低電源配線(導電体482)と高電源配線(導電体480)が大きな配線容量を有するこ
とで、そのような容量素子を小さくすることができる。その結果、半導体装置501(セ
ル)を適用した半導体装置を小型化することが可能となる。また、低電源配線(導電体4
82)と高電源配線(導電体480)とが互いに重なって配置されることで、当該配線の
占有面積を小さくすることができ、半導体装置501(セル)を適用した半導体装置の面
積を小さくすることができる。
高電源配線(導電体480)と低電源配線(導電体482)として、上下方向に隣り合
う配線用の導電体を用いることができる。上下方向に隣り合う配線用の導電体を用いるこ
とで、配線間の距離は小さくなり、当該配線は大きな配線容量を有する。その結果、電源
ノイズに強い、電源電圧の変動を低減することが可能な回路を実現することができる。ま
た、半導体装置501(セル)を適用した半導体装置を小型化することが可能となる。
または、低電源配線(導電体482)と高電源配線(導電体480)は隣り合う層の導
電体を用いることが好ましい。または、低電源配線(導電体482)と高電源配線(導電
体480)の間において、導電体を有さないことが好ましい。
トランジスタ490とトランジスタ491とは、互いに重なって配置される。その結果
、半導体装置501(セル)の面積を小さくすることができる。
トランジスタ490とトランジスタ491とは、互いに重なって配置され、トランジス
タ490において電流が流れる方向と、トランジスタ491において電流が流れる方向と
は、概ね平行または反平行である。或いは、トランジスタ490のソース電極、ゲート電
極、およびドレイン電極の並ぶ方向と、トランジスタ491のソース電極、ゲート電極、
およびドレイン電極の並ぶ方向とは、概ね平行である。その結果、トランジスタ490の
ドレイン電極とトランジスタ491のドレイン電極とを互いに近接して配置することがで
き、かつ、トランジスタ490のゲート電極とトランジスタ491のゲート電極とを互い
に近接して配置することができる。このような配置とすることで、トランジスタ490の
ドレイン電極とトランジスタ491のドレイン電極とを接続し、かつ、トランジスタ49
0のゲート電極とトランジスタ491のゲート電極とを接続する場合に、接続領域の面積
を小さくすることができ、半導体装置501(セル)の面積を小さくすることができる。
トランジスタ490において電流が流れる方向(或いは、トランジスタ490のソース
電極、ゲート電極、およびドレイン電極の並ぶ方向)と、低電源配線(導電体482)の
延伸方向とは、概ね平行である。この場合、トランジスタ490のソース電極とドレイン
電極とを入れ替えて配置しても、当該ソース電極と低電源配線(導電体482)とは短い
配線によって接続可能であり、好ましい。トランジスタ491において電流が流れる方向
(或いは、トランジスタ491のソース電極、ゲート電極、およびドレイン電極の並ぶ方
向)と、高電源配線(導電体480)の延伸方向とは、概ね平行である。この場合、トラ
ンジスタ491のソース電極が、ゲート電極を挟んでどちら側に位置しても、高電源配線
(導電体480)と短い配線によって接続可能であり、好ましい。
なお、トランジスタ490において電流が流れる方向(或いは、トランジスタ490の
ソース電極、ゲート電極、およびドレイン電極の並ぶ方向)と、低電源配線(導電体48
2)の延伸方向とは、概ね垂直であっても良い。トランジスタ490のソース電極が低電
源配線(導電体482)と接続する場合、ソース電極を低電源配線と重なるように配置す
ることが可能であり、面積が縮小できるため、好ましい。トランジスタ491において電
流が流れる方向(或いは、トランジスタ491のソース電極、ゲート電極、およびドレイ
ン電極の並ぶ方向)と、高電源配線(導電体480)の延伸方向とは、概ね垂直であって
も良い。トランジスタ491のソース電極が高電源配線(導電体480)と接続する場合
、ソース電極を高電源配線と重なるように配置することが可能であり、面積が縮小できる
ため、好ましい。
なお、隣り合うセル或いは近接するセルと入出力端子が接続される場合には、出力信号
OUTの出力端子は、導電体424aを介さずに、トランジスタ490のドレイン電極(
導電体416b)或いはトランジスタ491のドレイン領域(領域476b)を直接、隣
り合うセル或いは近接するセルの入力端子と接続しても良い。また、入力信号INの入力
端子は、導電体424bを介さずに、トランジスタ490のゲート電極(導電体404)
或いはトランジスタ491のゲート電極(導電体454)を直接、隣り合うセル或いは近
接するセルの出力端子と接続しても良い。
図2において、半導体装置501(セル)は、トランジスタ491、高電源配線(導電
体480)、低電源配線(導電体482)、導電体484、及びトランジスタ490が順
に積層されている。言い換えると、トランジスタ491の上方に高電源配線(導電体48
0)が配置され、高電源配線(導電体480)の上方に低電源配線(導電体482)が配
置されかつ重なり、低電源配線(導電体482)の上方に導電体484が配置されかつ重
なり、導電体484の上方にトランジスタ490が配置される。
トランジスタ491のソース電極(もしくはソース領域)は、高電源配線(導電体48
0)と接続されるため、トランジスタ491のソース電極(もしくはソース領域)が高電
源配線(導電体480)の上方に配置された低電源配線(導電体482)と接続される場
合よりも、接続が容易で好ましい。トランジスタ490のソース電極(もしくはソース領
域)は、低電源配線(導電体482)と接続されるため、トランジスタ490のソース電
極(もしくはソース領域)が低電源配線(導電体482)の下方に配置された高電源配線
(導電体480)と接続される場合よりも、接続が容易で好ましい。
また、半導体装置501(セル)において、高電源配線(導電体480)及び低電源配
線(導電体482)それぞれの配線幅は、トランジスタ491のゲート電極(導電体45
4)、トランジスタ490のゲート電極(導電体404)、或いは入出力信号を転送する
信号配線の配線幅よりも広いことが好ましい。或いは、高電源配線(導電体480)及び
低電源配線(導電体482)それぞれの配線幅は、入力端子に接続される配線(導電体)
の幅と出力端子に接続される配線(導電体)の幅よりも広いことが好ましい。電源配線は
、信号配線より多くの電流を流すことが多く、配線抵抗を信号配線より低くすることが好
ましいためである。
また、半導体装置501(セル)において、高電源配線(導電体480)及び低電源配
線(導電体482)が重なる領域の幅は、トランジスタ491のゲート電極(導電体45
4)、トランジスタ490のゲート電極(導電体404)、或いは入出力信号を転送する
信号配線の配線幅よりも広いことが好ましい。或いは、高電源配線(導電体480)及び
低電源配線(導電体482)が重なる領域の幅は、入力端子に接続される配線(導電体)
の幅と出力端子に接続される配線(導電体)の幅よりも広いことが好ましい。
図4に示す半導体装置の断面図を用いて、さらに詳細に説明する。
図4に示す半導体装置501(セル)は、トランジスタ491と、トランジスタ491
上の絶縁体442と、絶縁体442上のトランジスタ490と、を有する。なお、絶縁体
442は、酸素および水素をブロックする機能を有する絶縁体であることが好ましい。
トランジスタ491は、半導体基板400上の絶縁体462と、絶縁体462上の導電
体454と、導電体454の側面に接する絶縁体470と、半導体基板400中の導電体
454および絶縁体470と重ならない領域である領域476a、476bと、絶縁体4
70と重なる領域である領域474と、を有する。
半導体基板400は、例えば、シリコン、ゲルマニウムなどの単体半導体、または炭化
シリコン、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、リン化インジウム、酸
化亜鉛、酸化ガリウムなどの化合物半導体を用いればよい。なお、半導体基板400は、
非晶質半導体または結晶質半導体を用いればよく、結晶質半導体としては、単結晶半導体
、多結晶半導体、微結晶半導体などがある。
絶縁体462は、トランジスタ491のゲート絶縁体としての機能を有する。また、導
電体454は、トランジスタ491のゲート電極としての機能を有する。また、絶縁体4
70は、導電体454の側壁絶縁体(サイドウォールともいう。)としての機能を有する
。また、領域476a、476bは、トランジスタ491のソース領域またはドレイン領
域としての機能を有する。また、領域474は、トランジスタ491のLDD(Ligh
tly Doped Drain)領域としての機能を有する。
なお、領域474は、導電体454をマスクとした不純物添加によって形成することが
できる。また、その後、絶縁体470を形成し、導電体454および絶縁体470をマス
クとした不純物注入によって、領域476a、476bを形成することができる。従って
、領域474と領域476a、476bとを、同種の不純物の添加によって形成する場合
、領域474は領域476a、476bよりも不純物濃度の低い領域となる。
トランジスタ491は、領域474を有することによって、短チャネル効果を抑制する
ことができる。従って、微細化に適した構造であることがわかる。
トランジスタ491は、半導体基板400に設けられた他のトランジスタと、絶縁体4
60などによって分離される。なお、図4において、絶縁体460を、STI(Shal
low Trench Isolation)と呼ばれる手法で形成した例を示すが、こ
れに限定されない。例えば、絶縁体460に代えて、LOCOS(Local Oxid
ation of Silicon)法によって形成した絶縁体を用いて、トランジスタ
間を分離しても構わない。
トランジスタ490は、導電体413と、導電体413上の絶縁体402と、絶縁体4
02上の半導体406aと、半導体406a上の半導体406bと、半導体406aの側
面、ならびに半導体406bの上面および側面と接する、導電体416aおよび導電体4
16bと、半導体406aの側面、半導体406bの上面および側面、導電体416aの
上面および側面、ならびに導電体416bの上面および側面と接する半導体406cと、
半導体406c上の絶縁体412と、絶縁体412上の導電体404と、を有する。なお
、ここでは、導電体413をトランジスタ490の一部としているが、これに限定されな
い。例えば、導電体413がトランジスタ490とは独立した構成要素であるとしてもよ
い。
導電体413は、トランジスタ490のゲート電極としての機能を有する。また、絶縁
体402は、トランジスタ490のゲート絶縁体としての機能を有する。また、導電体4
16aおよび導電体416bは、トランジスタ490のソース電極およびドレイン電極と
しての機能を有する。また、絶縁体412は、トランジスタ490のゲート絶縁体として
の機能を有する。また、導電体404は、トランジスタ490のゲート電極としての機能
を有する。
図4に示すように、導電体416aおよび導電体416bは、半導体406bの側面と
接する。また、導電体404は、半導体406bのチャネル幅方向を電気的に取り囲んだ
構造となっており、半導体406bを上面だけでなく側面も取り囲んだ構造となっている
。このようなトランジスタの構造を、surrounded channel(s-ch
annel)構造とよぶ。
導電体404は、半導体406bの下方まで伸びている構造となっていることが好ましい
トランジスタの構造をs-channel構造とすることで、半導体406bの側面に
対してゲート電界によるチャネル形成領域の制御がしやすくなる。導電体404が半導体
406bの下方まで伸びている構造では、さらに制御性が優れる。その結果、トランジス
タ490のサブスレッショルドスイング値(S値ともいう。)を小さくすることができ、
トランジスタ490のオフ状態の電流を小さくすることができる。
このような構造とすることで、微細なトランジスタにおいても良好な電気特性が得られ
る。トランジスタの微細化により、該トランジスタを有する半導体装置は、集積度の高い
、高密度化された半導体装置とすることが可能となる。また、トランジスタに寄生する容
量が減少するため、良好なスイッチング特性が得られる。例えば、トランジスタ490は
、チャネル長が好ましくは40nm以下、さらに好ましくは30nm以下、より好ましく
は20nm以下の領域を有し、かつ、トランジスタ490は、チャネル幅が好ましくは4
0nm以下、さらに好ましくは30nm以下、より好ましくは20nm以下の領域を有す
る。
なお、トランジスタ490がs-channel構造を有する場合、半導体406bの
全体(バルク)にチャネルが形成される場合がある。従って、半導体406bが厚いほど
チャネル形成領域は大きくなる。例えば、20nm以上、好ましくは40nm以上、さら
に好ましくは60nm以上、より好ましくは100nm以上の厚さの領域を有する半導体
406bとすればよい。ただし、半導体装置の生産性が低下する場合があるため、例えば
、300nm以下、好ましくは200nm以下、さらに好ましくは150nm以下の厚さ
の領域を有する半導体406bとすればよい。このような構造とすることで、s-cha
nnel構造では、トランジスタのソース-ドレイン間に大電流を流すことができ、導通
時の電流(オン電流)を高くすることができる。
また、導電体416a(および/または、導電体416b)の、少なくとも一部(また
は全部)は、半導体406bなどの半導体層の、表面、側面、上面、および/または、下
面の少なくとも一部(または全部)と、接触している。当該接触している半導体406b
では、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがあり、nチ
ャネル型導電領域となる。なお、酸素欠損のサイトに水素が入り込んだ状態をVHと表
記する場合がある。その結果、nチャネル型導電領域を電流が流れることで、良好なオン
電流を得ることができる。
また、酸化物半導体として、後述するCAAC-OS(C Axis Aligned
Crystalline Oxide Semiconductor)を用いることが
好ましい。CAAC-OSは、c軸配向した複数の結晶部を有する酸化物半導体の一つで
ある。特に、後述する、CAAC比率を高めることが好ましい。CAAC比率は、一定の
範囲におけるCAAC-OSの回折パターンが観測される領域の割合である。CAAC比
率を高めることにより、例えば、欠陥をより少なくすることができる。また、例えばキャ
リアの散乱を小さくすることができる。また、不純物の少ないCAAC-OSを実現する
ことができ、例えば極めて低いオフ電流特性を実現することができる。例えば、良質なC
AAC-OSであれば、CAAC比率は、50%以上、好ましくは80%以上、より好ま
しくは90%以上、さらに好ましくは95%以上100%以下である。
また、半導体406b中の不純物濃度を低減し、酸化物半導体を真性または実質的に真
性にすることが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が
、1×1017/cm未満であること、好ましくは1×1015/cm未満であるこ
と、さらに好ましくは1×1013/cm未満であることを指す。酸化物半導体におい
て、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば
、水素および窒素は酸化物半導体においてドナー準位の形成に寄与し、キャリア密度を増
大させてしまう。また、シリコンは、酸化物半導体において不純物準位を形成してしまう
実質的に真性な酸化物半導体を用いたトランジスタは、チャネル形成領域においてキャ
リア密度が低いため、しきい値電圧がマイナスとなる電気特性になることが少ない。また
、当該酸化物半導体を用いたトランジスタは、酸化物半導体のキャリアトラップが少ない
ため、電気特性の変動が小さく、信頼性の高いトランジスタとなる。また、当該酸化物半
導体を用いたトランジスタは、オフ電流を非常に低くすることが可能となる。
例えば、酸化物半導体を用いたトランジスタがオフ状態のときのドレイン電流を、室温
(25℃程度)にて1×10-18A以下、好ましくは1×10-21A以下、さらに好
ましくは1×10-24A以下、または85℃にて1×10-15A以下、好ましくは1
×10-18A以下、さらに好ましくは1×10-21A以下とすることができる。なお
、トランジスタがオフ状態とは、nチャネル型のトランジスタの場合、ゲート電圧がしき
い値電圧よりも小さい状態をいう。具体的には、ゲート電圧がしきい値電圧よりも1V以
上、2V以上または3V以上小さければ、トランジスタはオフ状態となる。
また、トランジスタ490が電子を多数キャリアとする蓄積型である場合、半導体40
6bのソース電極およびドレイン電極と接する領域からチャネルへ延びる電界が短距離で
遮蔽されるため、トランジスタが短チャネルでもゲート電界によるキャリアの制御を行い
やすい。
また、絶縁表面上にトランジスタを形成することで、半導体基板をそのままチャネル形
成領域として用いる場合と異なり、ゲート電極と半導体基板との間で寄生容量が形成され
ないため、ゲート電界によるキャリアの制御が容易になる。
このような構造とすることで、良好な電気特性が得られる。具体的には、優れたサブス
レッショルド特性、極めて小さいオフ電流、良好なオン電流が得られる。また、良好なス
イッチング特性が得られる。
上述の3層構造は一例である。例えば、半導体406aまたは半導体406cのない2
層構造としても構わない。または、半導体406aの上もしくは下、または半導体406
c上もしくは下に、半導体406a、半導体406および半導体406cとして例示した
半導体のいずれか一を有する4層構造としても構わない。または、半導体406が、半導
体406aの上、半導体406aの下、半導体406cの上、半導体406cの下のいず
れか二箇所以上に、半導体406a、半導体406および半導体406cとして例示した
半導体のいずれか一を備えるn層構造(nは5以上の整数)を有しても構わない。
なお、絶縁体402は過剰酸素を含む絶縁体であると好ましい。
例えば、過剰酸素を含む絶縁体は、加熱処理によって酸素を放出する機能を有する絶縁
体である。例えば、過剰酸素を含む酸化シリコンは、加熱処理などによって酸素を放出す
ることができる酸化シリコンである。従って、絶縁体402は膜中を酸素が移動可能な絶
縁体である。即ち、絶縁体402は酸素透過性を有する絶縁体とすればよい。例えば、絶
縁体402は、半導体406aよりも酸素透過性の高い絶縁体とすればよい。
過剰酸素を含む絶縁体は、半導体406b中の酸素欠損を低減させる機能を有する場合
がある。半導体406b中で酸素欠損は、DOSを形成し、正孔トラップなどとなる。ま
た、酸素欠損のサイトに水素が入ることによって、キャリアである電子を生成することが
ある。従って、半導体406b中の酸素欠損を低減することで、トランジスタ490に安
定した電気特性を付与することができる。
図4などに示す絶縁体442は、トランジスタ491と、トランジスタ490と、の間
に設けられる。絶縁体442としては、例えば、アルミニウムを含む酸化物、例えば酸化
アルミニウムを用いる。絶縁体442は、酸素および水素をブロックする絶縁体であるが
、密度が3.2g/cm未満の酸化アルミニウムは、特に水素をブロックする機能が高
いため好ましい。または、結晶性の低い酸化アルミニウムは、特に水素をブロックする機
能が高いため好ましい。
例えば、トランジスタ491がシリコンを用いたトランジスタである場合、水素を外部
から供給することでシリコンのダングリングボンドを低減させることができるため、トラ
ンジスタの電気特性が向上する場合がある。水素の供給は、例えば、水素を含む雰囲気下
における加熱処理によって行えばよい。または、例えば、水素を含む絶縁体をトランジス
タ491の近傍に配置し、加熱処理を行うことで、該水素を拡散させて、トランジスタ4
91に供給しても構わない。具体的には、トランジスタ491上の絶縁体464が水素を
含む絶縁体にすると好ましい。なお、絶縁体464は、単層構造または積層構造としても
構わない。例えば、酸化窒化シリコンまたは酸化シリコンと、窒化酸化シリコンまたは窒
化シリコンと、を有する積層構造などを絶縁体464に用いればよい。
水素を含む絶縁体は、例えば、TDS分析にて、100℃以上700℃以下または10
0℃以上500℃以下の表面温度の範囲で1×1018atoms/cm以上、1×1
19atoms/cm以上または1×1020atoms/cm以上の水素(水素
原子数換算)を放出することもある。
ところで、絶縁体464から拡散した水素は、絶縁体464の開口部に設けられた導電
体471、絶縁体464上の導電体480、導電体480上の導電体482などを介して
、トランジスタ490の近傍まで到達する場合があるが、絶縁体442が水素をブロック
する機能を有するため、トランジスタ490まで到達する水素は僅かとなる。水素は、酸
化物半導体中でキャリアトラップやキャリア発生源となりトランジスタ490の電気特性
を劣化させることがある。そのため、絶縁体442によって水素をブロックすることは半
導体装置の性能および信頼性を高めるために重要な意味を持つ。
一方、例えば、トランジスタ490に外部から酸素を供給することで、酸化物半導体の
酸素欠損を低減させることができるため、トランジスタの電気特性が向上する場合がある
。酸素の供給は、例えば、酸素を含む雰囲気下における加熱処理によって行えばよい。ま
たは、例えば、過剰酸素(酸素)を含む絶縁体をトランジスタ490の近傍に配置し、加
熱処理を行うことで、該酸素を拡散させて、トランジスタ490に供給しても構わない。
ここでは、トランジスタ490の絶縁体402が過剰酸素を含む絶縁体を用いる。
拡散した酸素は、各層を介してトランジスタ491まで到達する場合があるが、絶縁体
442が酸素をブロックする機能を有するため、トランジスタ491まで到達する酸素は
僅かとなる。トランジスタ491が、シリコンを用いたトランジスタである場合、シリコ
ン中に酸素が混入することでシリコンの結晶性を低下させることや、キャリアの移動を阻
害させる要因となることがある。そのため、絶縁体442によって酸素をブロックするこ
とは半導体装置の性能および信頼性を高めるために重要な意味を持つ。
また、図4などにおいて、半導体装置は、トランジスタ490上に絶縁体408を有す
ると好ましい。絶縁体408は、酸素および水素をブロックする機能を有する。絶縁体4
08は、例えば、絶縁体442についての記載を参照する。または、絶縁体408は、例
えば、半導体406aおよび/または半導体406cよりも、酸素および水素をブロック
する特性が高い。
半導体装置が絶縁体408を有することで、酸素がトランジスタ490から外方拡散す
ることを抑制できる。従って、絶縁体402などに含まれる過剰酸素(酸素)の量に対し
て、トランジスタ490へ効果的に酸素を供給することができる。また、絶縁体408は
、絶縁体408よりも上に設けられた層や半導体装置の外部から混入する水素を含む不純
物をブロックするため、不純物の混入によってトランジスタ490の電気特性が劣化する
ことを抑制できる。
なお、便宜上、絶縁体442および/または絶縁体408をトランジスタ490と区別
して説明したが、トランジスタ490の一部であっても構わない。
なお、図4に示した断面図において、半導体装置501(セル)は、トランジスタ49
0およびトランジスタ491と接続される複数層の配線用の導電体を有する。第1層の導
電体は、トランジスタ491上に設けられた絶縁体464上に位置し、高電源配線(導電
体480)を含む。トランジスタ491と第1層の導電体とは、絶縁体464に設けられ
た開口部に設けられた導電体471(ビアとも呼ぶ)を介して接続されてもよい。第2層
の導電体は、第1層の導電体上に設けられた絶縁体465上に位置し、低電源配線(導電
体482)を含む。第1層の導電体と第2層の導電体とは、絶縁体465に設けられた開
口部に設けられた導電体472(ビアとも呼ぶ)を介して接続されてもよい。第3層の導
電体は、第2層の導電体上に設けられた絶縁体466上に位置し、ゲート電圧を供給する
配線(導電体484)を含む。第2層の導電体と第3層の導電体とは、絶縁体466に設
けられた開口部に設けられた導電体473(ビアとも呼ぶ)を介して接続されてもよい。
第3層の導電体上に設けられた絶縁体467上に、絶縁体442が位置し、絶縁体442
上に、導電体413およびトランジスタ490が位置する。第4層の導電体はトランジス
タ490上に設けられた絶縁体408、および絶縁体468上に位置し、導電体424a
、424bを含む。第3層の導電体と第4層の導電体とは、絶縁体408、468に設け
られた開口部に設けられた導電体475(ビアとも呼ぶ)と、トランジスタ490のドレ
イン電極(導電体416b)を介して接続されてもよい。第4層の導電体上には、さらに
絶縁体が設けられていても良い。当該絶縁体上には、さらに1つもしくは複数層の導電体
および絶縁体が設けられていても良い。それらの導電体は、複数の半導体装置(セル)間
の接続用の配線などとして用いることができる。図4に示した構成例では、トランジスタ
490およびトランジスタ491の間に3層の導電体を設けているが、本発明の一態様に
係る半導体装置(セル)の構造はこれに限定されない。トランジスタ490およびトラン
ジスタ491の間に1層乃至10層の導電体を設けても構わない。
なお、トランジスタ491の構造は、図4に示した構造に限定されない。例えば、図5
に示すトランジスタ491のように、半導体基板400に凸部(突起、フィンなどとも呼
ばれる。)を有する構造であっても構わない。図5に示すトランジスタ491の構造は、
図4に示したトランジスタ491の構造と比較して、同じ占有面積に対する実効的なチャ
ネル幅を大きくすることができる。従って、トランジスタ491の、導通時の電流を大き
くすることができる。また、導電体454が半導体基板400の凸部をチャネル幅方向に
取り囲んだ構造となっており、ゲート電界によるチャネル形成領域の制御がしやすくなる
。その結果、短チャネル効果を抑制することができ、微細化に適した構造であることがわ
かる。
または、例えば、図6に示すトランジスタ491のように、半導体基板400に絶縁体
領域452を設ける構造としても構わない。図6に示すトランジスタ491の構造とする
ことで、個別に動作するトランジスタ間を、より確実に分離することができ、リーク電流
を抑えることができる。また、基板との間に形成される寄生容量や基板へのリーク電流を
抑えることができる。その結果、トランジスタ491のリーク電流を小さくすることがで
きる。また、トランジスタ491の高速動作や低電力動作が可能となる。
上述したpチャネル型Siトランジスタは、良好なスイッチングスピードが得られる。
例えば、トランジスタのスイッチングスピードは、10ns未満、好ましくは1ns未満
、より好ましくは0.1ns未満である。また、上述した酸化物半導体をチャネル形成領
域に含むトランジスタは、良好なスイッチングスピードが得られる。例えば、トランジス
タのスイッチングスピードは、10ns未満、好ましくは1ns未満、より好ましくは0
.1ns未満である。トランジスタ491に、上述したpチャネル型Siトランジスタを
用い、トランジスタ490に、上述した酸化物半導体をチャネル形成領域に含むトランジ
スタを用いることで、本発明の一態様に係る半導体装置(セル)は、動作速度を向上する
ことが可能となる。例えば、本発明の一態様に係る半導体装置(セル)であるインバータ
や2入力NAND回路の遅延時間は、10ns未満、好ましくは1ns未満、より好まし
くは0.1ns未満である。
また、酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいことから、静的
リーク電流(あるいはDCリーク電流)の小さい半導体装置を提供することが可能となる
。特に、入力信号がロー、あるいは低電源電圧である期間は、入力信号が酸化物半導体を
用いたトランジスタのゲート電極に入力されても、酸化物半導体を用いたトランジスタは
オフ状態となり、酸化物半導体を用いたトランジスタを介したリーク電流を極めて小さく
することができる。その結果、消費電力低減することが可能な半導体装置を提供すること
が可能となる。
また、トランジスタ491或いはトランジスタ491と同時に形成されるトランジスタ
に、pチャネル型Siトランジスタのみを用いることが好ましい。その結果、Siトラン
ジスタの製造工程において、nチャネル型Siトランジスタを製造する必要が無く、製造
コストを低く抑えることが可能である。特に、微細トランジスタでは、nチャネル型Si
トランジスタとpチャネル型Siトランジスタの製造工程はそれぞれ異なって最適化され
ているため、nチャネル型Siトランジスタを製造しないことによる製造コスト低減の効
果は大きい。また、pチャネル型Siトランジスタのみを製造する場合には、シリコン基
板表面の面方位として、pチャネル型トランジスタに都合の良い、例えば、高い移動度を
得ることが可能な面方位を選択することができる。例えば、シリコン基板の面方位をSi
(110)面とすることができる。
(実施の形態2)
本発明の一形態である半導体装置は、図4乃至図6に示した構造に限定されない。本実
施の形態では、本発明の一形態である半導体装置の例を、図7乃至図9を用いて説明する
。図7に示す半導体装置502(セル)は、図1に示す半導体装置500(セル)に対応
し、トランジスタ490およびトランジスタ491が配置、配線されたセルである。
図7は、半導体装置502(セル)の構成の一例を示す模式図である。なお、図7と図
8では、理解を容易にするため、絶縁体などの一部を省略して示し、また同じ層に形成さ
れる導電体等には、同じハッチングパターンを付している。
図8は、半導体装置502(セル)の構成の一例を示す上面図であり、図8(A)には
、半導体装置502のうち、トランジスタ491と導電体480とを含む領域の上面図を
示し、図8(B)には、半導体装置502のうち、トランジスタ490と導電体482と
を含む領域の上面図を示す。
図9は、半導体装置502(セル)の構成の一例を示す断面図である。図9の左側には
、図8(A)および図8(B)の一点鎖線A1-A2で切断した断面図を示し、同図右側
には、図8(A)および図8(B)の一点鎖線B1-B2で切断した断面を示す。
図7において、半導体装置502(セル)は、トランジスタ491、高電源配線(導電
体480)、低電源配線(導電体482)、及びトランジスタ490が順に積層されてい
る。言い換えると、トランジスタ491の上方に高電源配線(導電体480)が配置され
、高電源配線(導電体480)の上方に低電源配線(導電体482)が配置されかつ重な
り、低電源配線(導電体482)の上方にトランジスタ490が配置される。
トランジスタ491のソース電極(もしくはソース領域)は、高電源配線(導電体48
0)と接続されるため、トランジスタ491のソース電極(もしくはソース領域)が高電
源配線(導電体480)の上方に配置された低電源配線(導電体482)と接続される場
合よりも、接続が容易で好ましい。トランジスタ490のソース電極(もしくはソース領
域)は、低電源配線(導電体482)と接続されるため、トランジスタ490のソース電
極(もしくはソース領域)が低電源配線(導電体482)の下方に配置された高電源配線
(導電体480)と接続される場合よりも、接続が容易で好ましい。
また、半導体装置502(セル)において、高電源配線(導電体480)及び低電源配
線(導電体482)の配線幅それぞれは、トランジスタ491のゲート電極(導電体45
4)、トランジスタ490のゲート電極(導電体404)、或いは入出力信号を転送する
信号配線の配線幅よりも広いことが好ましい。或いは、高電源配線(導電体480)及び
低電源配線(導電体482)それぞれの配線幅は、入力端子に接続される配線(導電体)
の幅と出力端子に接続される配線(導電体)の幅よりも広いことが好ましい。電源配線は
、信号配線より多くの電流を流すことが多く、配線抵抗を信号配線より低くすることが好
ましいためである。
図2乃至図6では、トランジスタ490がゲート電極の機能を有する導電体413を有
する例を示したが、本発明の一様態に係る半導体装置の構造はこれに限定されない。図7
乃至図9に示すように、トランジスタ490が導電体413を有さなくても構わない。ま
た、半導体装置502(セル)は、導電体413に電圧を供給する導電体484を有さな
くても構わない。このような構造とすることで、導電体484を形成するための導電体層
が不要となり、製造コストを抑えることができる。
図2乃至図6では、トランジスタ490のゲート電極(導電体404)とトランジスタ
491のゲート電極(導電体454)とが、導電体404の上方に位置する導電体424
bを介して接続される例を示したが、本発明の一態様に係る半導体装置(セル)の構造は
これに限定されない。図7乃至図9に示すように、導電体404と導電体454とが、導
電体424bを介さずに、導電体404と導電体454の間に位置する導電体のみを介し
て接続されても構わない。このような構造とすることで、トランジスタ490のゲート電
極とトランジスタ491のゲート電極とを接続する領域を小さくすることができる。その
結果、半導体装置502(セル)を小さくすることができる。
(実施の形態3)
本発明の一形態である半導体装置は、図4乃至図6に示した構造に限定されない。本実
施の形態では、本発明の一形態である半導体装置の例を、図10乃至図12を用いて説明
する。図10に示す半導体装置503(セル)は、図1に示す半導体装置500(セル)
に対応し、トランジスタ490およびトランジスタ491が配置、配線されたセルである
図10は、半導体装置503(セル)の構成の一例を示す模式図である。なお、図10
と図11では、理解を容易にするため、絶縁体などの一部を省略して示し、また同じ層に
形成される導電体等には、同じハッチングパターンを付している。
図11は、半導体装置503(セル)の構成の一例を示す上面図であり、図11(A)
には、半導体装置503のうち、トランジスタ491と導電体480とを含む領域の上面
図を示し、図11(B)には、半導体装置503(セル)のうち、トランジスタ490と
導電体482を含む領域の上面図を示す。
図12は、半導体装置503(セル)の構成の一例を示す断面図である。図12の左側
には、図11(A)および図11(B)の一点鎖線A1-A2で切断した断面図を示し、
同図右側には、図11(A)および図11(B)の一点鎖線B1-B2で切断した断面を
示す。
図10において、半導体装置503(セル)は、トランジスタ491、高電源配線(導
電体480)、低電源配線(導電体482)、及びトランジスタ490が順に積層されて
いる。言い換えると、トランジスタ491の上方に高電源配線(導電体480)が配置さ
れ、高電源配線(導電体480)の上方に低電源配線(導電体482)が配置されかつ重
なり、低電源配線(導電体482)の上方にトランジスタ490が配置される。
トランジスタ491のソース電極(もしくはソース領域)は、高電源配線(導電体48
0)と接続されるため、トランジスタ491のソース電極(もしくはソース領域)が高電
源配線(導電体480)の上方に配置された低電源配線(導電体482)と接続される場
合よりも、接続が容易で好ましい。トランジスタ490のソース電極(もしくはソース領
域)は、低電源配線(導電体482)と接続されるため、トランジスタ490のソース電
極(もしくはソース領域)が低電源配線(導電体482)の下方に配置された高電源配線
(導電体480)と接続される場合よりも、接続が容易で好ましい。
また、半導体装置503(セル)において、高電源配線(導電体480)及び低電源配
線(導電体482)のそれぞれの配線幅は、トランジスタ491のゲート電極(導電体4
54)、トランジスタ490のゲート電極(導電体404)、或いは入出力信号を転送す
る信号配線の配線幅よりも広いことが好ましい。或いは、高電源配線(導電体480)及
び低電源配線(導電体482)それぞれの配線幅は、入力端子に接続される配線(導電体
)の幅と出力端子に接続される配線(導電体)の幅よりも広いことが好ましい。電源配線
は、信号配線より多くの電流を流すことが多く、配線抵抗を信号配線より低くすることが
好ましいためである。
図2乃至図6では、トランジスタ490はゲート電極(導電体413)を有し、ゲート
電極(導電体413)とゲート電極(導電体404)とは独立にゲート電圧を印加できる
例を示したが、本発明の一態様に係る半導体装置(セル)の構造はこれに限定されない。
図10乃至図12に示すように、ゲート電極(導電体413)とゲート電極(導電体40
4)とを電気的に接続することで、同じ電位を印加しても構わない。この場合、実効的な
チャネル幅を大きくすることができるため、トランジスタ490の導通時の電流を大きく
することができる。また、ゲート電極(導電体404)による電界が届きにくい領域でも
、ゲート電極(導電体413)による電界が届くため、トランジスタ490のサブスレッ
ショルドスイング値(S値ともいう。)を小さくすることができ、トランジスタ490の
オフ状態の電流を小さくすることができる。
(実施の形態4)
本発明の一形態である半導体装置の断面構造は、図4乃至図6に示した構造に限定され
ない。本実施の形態では、本発明の一形態である半導体装置の断面構造の例を、図13乃
至図15を用いて説明する。図13に示す半導体装置504(セル)は、図1に示す半導
体装置500(セル)に対応し、トランジスタ490およびトランジスタ491が配置、
配線されたセルである。
図13は、半導体装置504(セル)の構成の一例を示す模式図である。なお、図13
と図14では、理解を容易にするため、絶縁体などの一部を省略して示し、また同じ層に
形成される導電体等には、同じハッチングパターンを付している。
図14は、半導体装置504(セル)の構成の一例を示す上面図であり、図14(A)
には、半導体装置504のうち、トランジスタ491と導電体480とを含む領域の上面
図を示し、図14(B)には、半導体装置504のうち、トランジスタ490と導電体4
82と導電体484とを含む領域の上面図を示す。
図15は、半導体装置504(セル)の構成の一例を示す断面図である。図15の左側
には、図14(A)および図14(B)の一点鎖線A1-A2で切断した断面図を示し、
同図右側には、図14(A)および図14(B)の一点鎖線B1-B2で切断した断面を
示す。
図13において、半導体装置504(セル)は、トランジスタ491、高電源配線(導
電体480)、導電体484、トランジスタ490、及び低電源配線(導電体482)が
順に積層されている。言い換えると、トランジスタ491の上方に高電源配線(導電体4
80)が配置され、高電源配線(導電体480)の上方に導電体484が配置されかつ重
なり、導電体484の上方にトランジスタ490が配置され、トランジスタ490の上方
に低電源配線(導電体482)が配置される。
トランジスタ491のソース電極(もしくはソース領域)は、高電源配線(導電体48
0)と接続されるため、トランジスタ491のソース電極(もしくはソース領域)が高電
源配線(導電体480)の上方に配置された低電源配線(導電体482)と接続される場
合よりも、接続が容易で好ましい。トランジスタ490のソース電極(もしくはソース領
域)は、低電源配線(導電体482)と接続されるため、トランジスタ490のソース電
極(もしくはソース領域)が低電源配線(導電体482)の下方に配置された高電源配線
(導電体480)と接続される場合よりも、接続が容易で好ましい。
また、半導体装置504(セル)において、高電源配線(導電体480)及び低電源配
線(導電体482)のそれぞれ配線幅は、トランジスタ491のゲート電極(導電体45
4)、トランジスタ490のゲート電極(導電体404)、或いは入出力信号を転送する
信号配線の配線幅よりも広いことが好ましい。或いは、高電源配線(導電体480)及び
低電源配線(導電体482)それぞれの配線幅は、入力端子に接続される配線(導電体)
の幅と出力端子に接続される配線(導電体)の幅よりも広いことが好ましい。電源配線は
、信号配線より多くの電流を流すことが多く、配線抵抗を信号配線より低くすることが好
ましいためである。
図2乃至図6では、低電源配線(導電体482)と、高電源配線(導電体480)とが
隣り合う導電体を用いる例を示したが、本発明の一態様に係る半導体装置(セル)の構造
はこれに限定されない。図13乃至図15に示すように、低電源配線(導電体482)と
高電源配線(導電体480)との間に、低電源配線(導電体482)と互いに重なるよう
に、導電体484が設けられていても構わない。導電体482と導電体484が互いに重
なって配置されることで、配線間に寄生容量を有する。また、低電源配線(導電体482
)と高電源配線(導電体480)との間に、高電源配線(導電体480)と互いに重なる
ように、導電体484が設けられていても構わない。導電体480と導電体484が互い
に重なって配置されることで、配線間に寄生容量を有する。これらの寄生容量によって、
電源ノイズに強い、電源電圧の変動を低減することが可能な回路を実現することができる
。なお、導電体484は、電位が頻繁に変化しないことが好ましい。或いは、導電体48
4は、電源配線としての機能を有することが好ましい。このような構成とすることで、導
電体484の変動により、導電体480や導電体482の電位を変動させてしまう事象を
減らすことができる。
図13乃至図15に示す構成例では、導電体484は、ゲート電圧を与える配線として
の機能を有する。ゲート電圧は、トランジスタ490のしきい値電圧を制御するために利
用することができる。ゲート電圧は常に一定であっても良く、その場合、導電体484は
電源配線としての機能を有する。また、ゲート電圧は、半導体装置504(セル)が動作
している期間と動作していない期間とで値を切り替えても良い。このような切り替えは頻
繁には行われず、導電体484は電位が頻繁に変化しない配線となる。
また、図2乃至図6では、低電源配線(導電体482)と、導電体424a、424b
とを別々の層の導電体で設けていたが、本発明の一態様に係る半導体装置(セル)の構造
はこれに限定されない。図13乃至図15に示すように、導電体482と、導電体424
a、424bとは同じ層の導電体を用いても構わない。その結果、面積の縮小や導電体の
層数の低減により製造コストを抑えられる場合がある。
なお、出力信号OUTは、トランジスタ490のドレイン電極(導電体416b)およ
びトランジスタ491のドレイン領域(領域476b)と接続される、導電体416bの
上方に位置する導電体425aより外部に出力される。導電体425aは、導電体477
を介して導電体424aと接続される。入力信号INは、トランジスタ490のゲート電
極(導電体404)およびトランジスタ491のゲート電極(導電体454)と接続され
る、導電体404の上方に位置する導電体425bより外部から入力される。なお、導電
体425bは、導電体478を介して導電体424bと接続される。導電体477,47
8は、絶縁体469の開口部に設けられる。
(実施の形態5)
本発明の一態様に係る半導体装置(セル)の構成の一例について、図16乃至図18、
図20、及び図32を用いて説明する。
図32は、トランジスタ490a、トランジスタ490b、トランジスタ491a、お
よび、トランジスタ491bが配置、配線された半導体装置の模式図である。
半導体装置510(セル)は、トランジスタ491aとトランジスタ491bとトラン
ジスタ490aとトランジスタ490bと配線として機能する導電体480と配線として
機能する導電体482とを有し、図20に示すCMOS構成の2入力NAND回路を構成
する。CMOS構成の2入力NAND回路では、2つの入力信号AおよびBが共にハイの
場合のみ、出力信号Zはローとなる。トランジスタ490a、トランジスタ490bとト
ランジスタ491a、トランジスタ491bとは、積層される。導電体482は低電源電
圧(VSS)を供給する機能を有する。導電体480は高電源電圧(VDD)を供給する
機能を有する。導電体482及び導電体480は積層される。出力信号Zは、トランジス
タ490bのドレイン電極、トランジスタ491aのドレイン電極およびトランジスタ4
91bのドレイン電極から出力される。入力信号の一方Aは、トランジスタ490aのゲ
ート電極およびトランジスタ491aのゲート電極に入力される。入力信号の他方Bは、
トランジスタ490bのゲート電極およびトランジスタ491bのゲート電極に入力され
る。
トランジスタ491a、トランジスタ491bは、一例として、スイッチングスピード
の速いpチャネル型トランジスタを用いることができる。例えば、トランジスタのスイッ
チングスピードは、10ns未満、好ましくは1ns未満、より好ましくは0.1ns未
満である。例えば、pチャネル型Siトランジスタをトランジスタ491a、トランジス
タ491bとして用いることができる。トランジスタ490a、トランジスタ490bは
、一例として、スイッチングスピードの速いnチャネル型トランジスタを用いることがで
きる。例えば、トランジスタのスイッチングスピードは、10ns未満、好ましくは1n
s未満、より好ましくは0.1ns未満である。例えば、酸化物半導体(好ましくはIn
、Ga、及びZnを含む酸化物)をチャネル形成領域に含むトランジスタをトランジスタ
490a、トランジスタ490bとして用いることができる。
低電源配線(導電体482)は、トランジスタ490aのソース電極に電気的に接続さ
れる。低電源配線(導電体482)は、トランジスタ490bのソース電極に、トランジ
スタ490aを介して、電気的に接続される。高電源配線(導電体480)は、トランジ
スタ491aのソース電極、及びトランジスタ491bのソース電極に電気的に接続され
る。トランジスタ490aのゲート電極とトランジスタ491aのゲート電極は電気的に
接続される。トランジスタ490bのゲート電極とトランジスタ491bのゲート電極は
電気的に接続される。トランジスタ490bのドレイン電極は、トランジスタ491aの
ドレイン電極、及びトランジスタ491bのドレイン電極に電気的に接続される。トラン
ジスタ490aのドレイン電極とトランジスタ490bのソース電極は電気的に接続され
る。トランジスタ491aのドレイン電極とトランジスタ491bのドレイン電極は電気
的に接続される。低電源配線(導電体482)と高電源配線(導電体480)とは、概ね
平行に配置され、互いに重なって配置される。
低電源配線(導電体482)と高電源配線(導電体480)とは、概ね平行に互いに重
なって配置されることで、当該配線は大きな寄生容量(配線容量とも言う)を有する。そ
の結果、当該配線を電源配線として用いることで、電源ノイズに対して電圧変動を小さく
抑えることができ、電源ノイズに強い、電源電圧の変動を低減することが可能な回路を実
現することができる。また、半導体装置510(セル)を適用した半導体装置において、
電源電圧の変動を低減させるために、電源配線に容量素子を意図的に設けることがある。
低電源配線(導電体482)と高電源配線(導電体480)が大きな配線容量を有するこ
とで、そのような容量素子を小さくすることができる。その結果、半導体装置510(セ
ル)を適用した半導体装置を小型化することが可能となる。また、低電源配線(導電体4
82)と高電源配線(導電体480)とが互いに重なって配置されることで、当該配線の
占有面積を小さくすることができ、半導体装置510(セル)の面積を小さくすることが
できる。
低電源配線(導電体482)と高電源配線(導電体480)は、上下方向に隣り合う配
線用の導電体を用いることが好ましい。上下方向に隣り合う配線用の導電体を用いること
で、配線間の距離は小さくなり、当該配線は大きな配線容量を有する。その結果、電源ノ
イズに強く、電源電圧の変動を低減することが可能な回路を実現することができる。また
、半導体装置510(セル)を適用した半導体装置を小型化することが可能となる。
または、低電源配線(導電体482)と高電源配線(導電体480)は隣り合う層の導
電体を用いることが好ましい。または、低電源配線(導電体482)と高電源配線(導電
体480)の間において、導電体を有さないことが好ましい。
トランジスタ490aとトランジスタ491aとは、互いに重なって配置される。トラ
ンジスタ490bとトランジスタ491bとは、互いに重なって配置される。その結果、
半導体装置510(セル)の面積を小さくすることができる。
トランジスタ490aとトランジスタ491aとは、互いに重なって配置され、トラン
ジスタ490aにおいて電流が流れる方向と、トランジスタ491aにおいて電流が流れ
る方向とは、概ね平行または反平行である。或いは、トランジスタ490aのソース電極
、ゲート電極、およびドレイン電極の並ぶ方向と、トランジスタ491aのソース電極、
ゲート電極、およびドレイン電極の並ぶ方向とは、概ね平行である。トランジスタ490
bとトランジスタ491bとは、互いに重なって配置され、トランジスタ490bにおい
て電流が流れる方向と、トランジスタ491bにおいて電流が流れる方向とは、概ね平行
または反平行である。或いは、トランジスタ490bのソース電極、ゲート電極、および
ドレイン電極の並ぶ方向と、トランジスタ491bのソース電極、ゲート電極、およびド
レイン電極の並ぶ方向とは、概ね平行である。その結果、トランジスタ490aとトラン
ジスタ491aを、ゲート電極の接続部を含めて狭い領域で接続可能となり、トランジス
タ490bとトランジスタ491bを、ゲート電極の接続部を含めて狭い領域で接続可能
となり、半導体装置510の(セル)面積を小さくすることが可能となる。
図32(A)において、半導体装置510(セル)は、トランジスタ491aと491
b、高電源配線(導電体480)、低電源配線(導電体482)、及びトランジスタ49
0aと490bが順に積層されている。言い換えると、トランジスタ491aと491b
の上方に高電源配線(導電体480)が配置され、高電源配線(導電体480)の上方に
低電源配線(導電体482)が配置されかつ重なり、低電源配線(導電体482)の上方
にトランジスタ490aと490bが配置される。
このような構成とすることで、低電源配線(導電体482)と高電源配線(導電体48
0)は、上下方向に近くに位置するため、大きな配線容量を有する。その結果、電源ノイ
ズに強く、電源電圧の変動を低減することが可能な回路を実現することができる。また、
半導体装置510(セル)を適用した半導体装置を小型化することが可能となる。
図32(B)において、半導体装置510(セル)は、半導体基板上に設けられており
、半導体基板上に、トランジスタ491aと491b、高電源配線(導電体480)、ト
ランジスタ490aと490b、及び低電源配線(導電体482)の順で有する。言い換
えると、トランジスタ491aと491bの上方に高電源配線(導電体480)が配置さ
れ、高電源配線(導電体480)の上方にトランジスタ490aと490bが配置され、
トランジスタ490aと490bの上方に低電源配線(導電体482)が配置される。
半導体装置510(セル)において、トランジスタ490aと490bのソース電極あ
るいはドレイン電極は、トランジスタ490aと490bより上方の導電体を介して半導
体装置510(セル)内の他のトランジスタと接続される場合がある。その場合、当該導
電体と複数のセル間の接続用配線として用いる導電体とを同じ層で形成すると、配線に要
する面積が大きくなってしまう場合がある。これは、複数のセル間の接続では、配線位置
が不規則であるため、使用できない領域が点在すると、迂回しなければならない配線が増
加するためである。そのような場合でも、当該導電体と電源配線として用いる導電体とを
同じ層で形成すると、面積の増加がほとんどない場合がある。これは、電源配線がセル領
域の端部に規則的に配置されるためである。その結果、面積の縮小や導電体層数の低減に
より製造コストを抑えられる場合がある。
上述した半導体装置510(セル)は、セルエリアを小さくすることができる。例えば
、2入力NAND回路であれば、セルの高さを、好ましくは、WW+WT+7*Py以下
、より好ましくは、WW+WT+5*Py以下とすることができる。また、セルの幅は、
好ましくは、5*Px以下、より好ましくは、4*Px以下とすることができる。ここで
、WWは電源線幅、WTは半導体装置510(セル)が有する複数のトランジスタのチャ
ネル幅のうち最大のチャネル幅である。
また、複数のセルの高さは同じであることが好ましい。こうすることで、セルの高さを
行の高さとし、複数のセルを複数行に配置することで、効率よく配置、配線を行うことが
できる。
半導体装置510(セル)が有するトランジスタと電源配線とを密に配置するために、
トランジスタ490aのソース電極、および/またはトランジスタ490bのソース電極
と、電源配線として機能する導電体(482)と、が電気的に接続される場合には、当該
電極と導電体とは絶縁体に設けられた開口部に設けられた導電体(ビアとも呼ぶ)を介し
て直接接続されることが好ましい。或いは、トランジスタ490aのソース電極、および
/またはトランジスタ490bのソース電極と、電源配線として機能する導電体(482
)とは、ビアと、ビア間に挟まれた導電体とを介して接続されることが好ましい。トラン
ジスタ491aのソース電極、および/またはトランジスタ491bのソース電極と、電
源配線として機能する導電体(480)と、が電気的に接続される場合には、当該電極と
導電体とは絶縁体に設けられた開口部に設けられた導電体を介して直接接続されることが
好ましい。或いは、トランジスタ491aのソース電極、および/またはトランジスタ4
91bのソース電極と、電源配線として機能する導電体(480)とは、ビアと、ビア間
に挟まれた導電体とを介して接続されることが好ましい。
半導体装置510(セル)が有するトランジスタと電源配線とを密に配置するために、
半導体装置510(セル)は、トランジスタ490aおよびトランジスタ490bと電源
配線として機能する導電体480との間、並びにトランジスタ491aおよびトランジス
タ491bと電源配線として機能する導電体482との間には、トランジスタを有さない
ことが好ましい。
半導体装置510(セル)が有するトランジスタと電源配線とを密に配置し、また、複
数のセルを効率よく配置するために、電源配線はセルエリアの端部に規則的に配置される
ことが好ましい。特に、本発明の一態様に係る半導体装置(セル)は、セルエリアの片側
の端部にのみ電源配線が配置されていても良い。セルエリアの両側の端部に電源配線が配
置される場合と比較して、セルエリアを小さくできる場合がある。
図16は、半導体装置511(セル)の構成の一例を示す模式図である。図16に示す
半導体装置511(セル)は、図32に示す半導体装置510(セル)に対応し、トラン
ジスタ490a、トランジスタ490b、トランジスタ491a、および、トランジスタ
491bが配置、配線されたセルである。なお、図16と図17では、理解を容易にする
ため、絶縁体などの一部を省略して示し、また同じ層に形成される導電体等には、同じハ
ッチングパターンを付している。
図17は、半導体装置511(セル)の構成の一例を示す上面図であり、図17(A)
には、半導体装置511のうち、トランジスタ491aと491bと導電体480とを含
む領域の上面図を示し、図17(B)には、半導体装置511(セル)のうち、トランジ
スタ490aと490bと導電体482とを含む領域の上面図を示す。
図18は、半導体装置511(セル)の構成の一例を示す断面図である。図18の左側
には、図17(A)および図17(B)の一点鎖線A1-A2で切断した断面図を示し、
同図右側には、図17(A)および図17(B)の一点鎖線B1-B2で切断した断面を
示す。
図16に示す半導体装置511(セル)は、トランジスタ491aとトランジスタ49
1bと導電体480とトランジスタ490aとトランジスタ490bと導電体482とを
有する。トランジスタ490aとトランジスタ490bは、トランジスタ491a及びト
ランジスタ491bは積層される。導電体482及び導電体480は積層される。トラン
ジスタ491aは領域476a、476b、および導電体454aを有する。トランジス
タ491bは領域476b、476c、および導電体454bを有する。トランジスタ4
90aは導電体416a、416b、および404aを有する。トランジスタ490bは
導電体416b、416c、および404bを有する。
領域476aおよび476bは、トランジスタ491aのソース電極(もしくはソース
領域)とドレイン電極(もしくはドレイン領域)の一方および他方としての機能を有する
。導電体454aは、トランジスタ491aのゲート電極としての機能を有する。領域4
76bおよび476cは、トランジスタ491bのソース電極(もしくはソース領域)と
ドレイン電極(もしくはドレイン領域)の一方および他方としての機能を有する。導電体
454bは、トランジスタ491bのゲート電極としての機能を有する。導電体416a
および416bは、トランジスタ490aのソース電極(もしくはソース領域)とドレイ
ン電極(もしくはドレイン領域)の一方および他方としての機能を有する。導電体404
aは、トランジスタ490aのゲート電極としての機能を有する。導電体416bおよび
416cは、トランジスタ490bのソース電極(もしくはソース領域)とドレイン電極
(もしくはドレイン領域)の一方および他方としての機能を有する。導電体404bは、
トランジスタ490bのゲート電極としての機能を有する。
高電源配線(導電体480)と低電源配線(導電体482)とは、概ね平行に互いに重
なって配置される。出力信号は、トランジスタ490bのドレイン電極(導電体416c
)、トランジスタ491aのドレイン領域(領域476a)、及びトランジスタ491b
のドレイン領域(領域476c)と接続される、導電体416cの上方に位置する導電体
424aより外部に出力される。入力信号の一方は、トランジスタ490aのゲート電極
(導電体404a)およびトランジスタ491aのゲート電極(導電体454a)と接続
される、導電体404aの上方に位置する導電体424bより外部から入力される。入力
信号の他方は、トランジスタ490bのゲート電極(導電体404b)およびトランジス
タ491bのゲート電極(導電体454b)と接続される、導電体404bの上方に位置
する導電体424cより外部から入力される。
低電源配線(導電体482)と高電源配線(導電体480)とが、概ね平行に互いに重
なって配置されることで、当該配線は大きな寄生容量(配線容量とも言う)を有する。そ
の結果、当該配線を電源配線として用いることで、電源ノイズに対して電圧変動を小さく
抑えることができ、電源ノイズに強い、電源電圧の変動を低減することが可能な回路を実
現することができる。また、半導体装置511(セル)を適用した半導体装置において、
電源電圧の変動を低減させるために、電源配線に容量素子を意図的に設けることがある。
低電源配線(導電体482)と高電源配線(導電体480)が大きな配線容量を有するこ
とで、そのような容量素子を小さくすることができる。その結果、半導体装置511(セ
ル)を適用した半導体装置を小型化することが可能となる。また、低電源配線(導電体4
82)と高電源配線(導電体480)とが互いに重なって配置されることで、当該配線の
占有面積を小さくすることができ、半導体装置511(セル)の面積を小さくすることが
できる。
低電源配線(導電体482)と高電源配線(導電体480)は、上下方向に隣り合う配
線用の導電体を用いることができる。上下方向に隣り合う配線用の導電体を用いることで
、配線間の距離は小さくなり、当該配線は大きな配線容量を有する。その結果、電源ノイ
ズに強く、電源電圧の変動を低減することが可能な回路を実現することができる。また、
半導体装置511(セル)を適用した半導体装置を小型化することが可能となる。
または、低電源配線(導電体482)と高電源配線(導電体480)は隣り合う層の導
電体を用いることが好ましい。または、低電源配線(導電体482)と高電源配線(導電
体480)の間において、導電体を有さないことが好ましい。
トランジスタ490aとトランジスタ491aとは互いに重なって配置される。トラン
ジスタ490bとトランジスタ491bとは互いに重なって配置される。その結果、半導
体装置510(セル)の面積を小さくすることができる。
トランジスタ490aとトランジスタ491aとは互いに重なって配置され、トランジ
スタ490aにおいて電流が流れる方向と、トランジスタ491aにおいて電流が流れる
方向とは、概ね平行または反平行である。或いは、トランジスタ490aのソース電極、
ゲート電極、およびドレイン電極の並ぶ方向と、トランジスタ491aのソース電極、ゲ
ート電極、およびドレイン電極の並ぶ方向とは、概ね平行である。トランジスタ490b
とトランジスタ491bとは互いに重なって配置され、トランジスタ490bにおいて電
流が流れる方向と、トランジスタ491bにおいて電流が流れる方向とは、概ね平行また
は反平行である。或いは、トランジスタ490bのソース電極、ゲート電極、およびドレ
イン電極の並ぶ方向と、トランジスタ491bのソース電極、ゲート電極、およびドレイ
ン電極の並ぶ方向とは、概ね平行である。このような配置とすることで、トランジスタ4
90aのドレイン電極とトランジスタ491aのドレイン電極とを互いに近接して配置す
ることができ、かつ、トランジスタ490aのゲート電極とトランジスタ491aのゲー
ト電極とを互いに近接して配置することができる。また、トランジスタ490bのドレイ
ン電極とトランジスタ491bのドレイン電極とを互いに近接して配置することができ、
かつ、トランジスタ490bのゲート電極とトランジスタ491bのゲート電極とを互い
に近接して配置することができる。その結果、トランジスタ490aのゲート電極とトラ
ンジスタ491aのゲート電極とを接続し、トランジスタ490bのドレイン電極とトラ
ンジスタ491bのドレイン電極とを接続し、かつ、トランジスタ490bのゲート電極
とトランジスタ491bのゲート電極とを接続する場合に、接続領域の面積を小さくする
ことができ、半導体装置510(セル)の面積を小さくすることができる。
トランジスタ490aにおいて電流が流れる方向(或いは、トランジスタ490aのソ
ース電極、ゲート電極、およびドレイン電極の並ぶ方向)と、低電源配線(導電体482
)との延伸方向は、概ね平行である。この場合、トランジスタ490aのソース電極が、
ゲート電極を挟んでどちら側に位置しても、低電源配線(導電体482)と短い配線によ
って接続可能であり、好ましい。トランジスタ491aにおいて電流が流れる方向(或い
は、トランジスタ491aのソース電極、ゲート電極、およびドレイン電極の並ぶ方向)
と、高電源配線(導電体480)の延伸方向とは、概ね平行である。この場合、トランジ
スタ491aのソース電極が、ゲート電極を挟んでどちら側に位置しても、高電源配線(
導電体480)と短い配線によって接続可能であり、好ましい。トランジスタ490bに
おいて電流が流れる方向(或いは、トランジスタ490bのソース電極、ゲート電極、お
よびドレイン電極の並ぶ方向)と、低電源配線(導電体482)の延伸方向とは、概ね平
行である。この場合、トランジスタ490bのソース電極が、ゲート電極を挟んでどちら
側に位置しても、低電源配線(導電体482)と短い配線によって接続可能であり、好ま
しい。トランジスタ491bにおいて電流が流れる方向(或いは、トランジスタ491b
のソース電極、ゲート電極、およびドレイン電極の並ぶ方向)と、高電源配線(導電体4
80)との延伸方向は、概ね平行である。この場合、トランジスタ491bのソース電極
が、ゲート電極を挟んでどちら側に位置しても、高電源配線(導電体480)と短い配線
によって接続可能であり、好ましい。
トランジスタ490aにおいて電流が流れる方向(或いは、トランジスタ490aのソ
ース電極、ゲート電極、およびドレイン電極の並ぶ方向)と、低電源配線(導電体482
)の延伸方向とは、概ね垂直であっても良い。トランジスタ490aのソース電極が低電
源配線(導電体482)と接続する場合、ソース電極を低電源配線と重なるように配置す
ることが可能であり、面積が縮小できるため、好ましい。トランジスタ491aにおいて
電流が流れる方向(或いは、トランジスタ491aのソース電極、ゲート電極、およびド
レイン電極の並ぶ方向)と、高電源配線(導電体480)の延伸方向とは、概ね垂直であ
っても良い。トランジスタ491aのソース電極が高電源配線(導電体480)と接続す
る場合、ソース電極を高電源配線と重なるように配置することが可能であり、面積が縮小
できるため、好ましい。トランジスタ490bにおいて電流が流れる方向(或いは、トラ
ンジスタ490bのソース電極、ゲート電極、およびドレイン電極の並ぶ方向)と、低電
源配線(導電体482)の延伸方向とは、概ね垂直であっても良い。トランジスタ490
bのソース電極が低電源配線(導電体482)と接続する場合、ソース電極を低電源配線
と重なるように配置することが可能であり、面積が縮小できるため、好ましい。トランジ
スタ491bにおいて電流が流れる方向(或いは、トランジスタ491bのソース電極、
ゲート電極、およびドレイン電極の並ぶ方向)と、高電源配線(導電体480)の延伸方
向とは、概ね垂直であっても良い。トランジスタ491bのソース電極が高電源配線(導
電体480)と接続する場合、ソース電極を高電源配線と重なるように配置することが可
能であり、面積が縮小できるため、好ましい。
トランジスタ490aにおいて電流が流れる方向(或いは、トランジスタ490aのソ
ース電極、ゲート電極、およびドレイン電極の並ぶ方向)と、トランジスタ490bにお
いて電流が流れる方向(或いは、トランジスタ490bのソース電極、ゲート電極、およ
びドレイン電極の並ぶ方向)とは、概ね平行または反平行であっても良い。トランジスタ
の向きを揃えることで、トランジスタを配置、配線し回路を構成する際に、規則的な配置
を行うことができる。規則的な配置を行うことで、例えば、半導体装置(セル)の高さ方
向を揃えることができ、複数のセルを効率よく配置することが可能となる。また、トラン
ジスタの向きを揃えることで、トランジスタの電気特性のばらつきが小さくなる場合があ
る。
なお、隣り合うセル或いは近接するセルと入出力端子が接続される場合には、出力信号
OUTが出力される出力端子は、導電体424aを介さずに、トランジスタ490bのド
レイン電極(導電体416c)、トランジスタ491aのドレイン電極もしくはドレイン
領域(領域476a)、或いはトランジスタ491bのドレイン電極もしくはドレイン領
域(領域476c)を直接、隣り合うセル或いは近接するセルの入出力端子と接続しても
良い。入力信号INが入力される入力端子の一方は、導電体424bを介さず、トランジ
スタ490aのゲート電極(導電体404a)或いはトランジスタ491aのゲート電極
(導電体454a)を直接、隣り合うセル或いは近接するセルの入出力端子と接続しても
良い。入力信号INが入力される入力端子の他方は、導電体424cを介さず、トランジ
スタ490bのゲート電極(導電体404b)およびトランジスタ491bのゲート電極
(導電体454b)を直接、隣り合うセル或いは近接するセルの入出力端子と接続しても
良い。
図16において、半導体装置511(セル)は、トランジスタ491aと491b、高
電源配線(導電体480)、低電源配線(導電体482)、及びトランジスタ490aと
490bが順に積層されている。言い換えると、トランジスタ491aと491bの上方
に高電源配線(導電体480)が配置され、高電源配線(導電体480)の上方に低電源
配線(導電体482)が配置されかつ重なり、低電源配線(導電体482)の上方にトラ
ンジスタ490aと490bが配置される。
トランジスタ491aと491bのソース電極(もしくはソース領域)は、高電源配線
(導電体480)と接続されるため、トランジスタ491aと491bのソース電極(も
しくはソース領域)が高電源配線(導電体480)の上方に配置された低電源配線(導電
体482)と接続される場合よりも、接続が容易で好ましい。トランジスタ490aのソ
ース電極(もしくはソース領域)は、低電源配線(導電体482)と接続されるため、ト
ランジスタ490aのソース電極(もしくはソース領域)が低電源配線(導電体482)
の下方に配置された高電源配線(導電体480)と接続される場合よりも、接続が容易で
好ましい。
また、半導体装置511(セル)において、高電源配線(導電体480)及び低電源配
線(導電体482)それぞれの配線幅は、トランジスタ491のゲート電極(導電体45
4)、トランジスタ490のゲート電極(導電体404)、或いは入出力信号を転送する
信号配線の配線幅よりも広いことが好ましい。或いは、高電源配線(導電体480)及び
低電源配線(導電体482)それぞれの配線幅は、入力端子に接続される配線(導電体)
の幅と出力端子に接続される配線(導電体)の幅よりも広いことが好ましい。電源配線は
、信号配線より多くの電流を流すことが多く、配線抵抗を信号配線より低くすることが好
ましいためである。
なお、図18に示す半導体装置は、図5に示す半導体装置と同様の断面構造を有する。
従って、図18に示す半導体装置は、図5に示したトランジスタについての説明を適宜参
照することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
(実施の形態6)
トランジスタ490は、様々な構造をとりうる。本実施の形態では、理解を容易にする
ため、トランジスタ490と、その近傍の領域についてのみ抜き出し、図33及び図34
に示す。
図33(A)は、トランジスタ490の上面図の一例である。図33(A)の一点鎖線
E1-E2および一点鎖線E3-E4で切断した断面図の一例を図33(B)に示す。な
お、図33(A)では、理解を容易にするため、絶縁体などの一部を省略して示す。
図4などではソース電極およびドレイン電極として機能する導電体416aおよび導電
体416bが半導体406bの上面および側面、絶縁体402の上面などと接する例を示
したが、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば、図3
3に示すように、導電体416aおよび導電体416bが半導体406bの上面のみと接
する構造であっても構わない。
図33に示すトランジスタは、導電体416aおよび導電体416bは、半導体406
bの側面と接しない。従って、ゲート電極としての機能を有する導電体404から半導体
406bの側面に向けて印加される電界が、導電体416aおよび導電体416bによっ
て遮蔽されにくい構造である。また、導電体416aおよび導電体416bは、絶縁体4
02の上面と接しない。そのため、絶縁体402から放出される過剰酸素(酸素)が41
6aおよび導電体416bを酸化させるために消費されない。従って、絶縁体402から
放出される過剰酸素(酸素)を、半導体406bの酸素欠損を低減するために効率的に利
用することのできる構造である。即ち、図33に示す構造のトランジスタは、高いオン電
流、高い電界効果移動度、低いサブスレッショルドスイング値、高い信頼性などを有する
優れた電気特性のトランジスタである。
図34(A)は、トランジスタ490の上面図の一例である。図34(A)の一点鎖線
G1-G2および一点鎖線G3-G4で切断した断面図の一例を図34(B)に示す。な
お、図34(A)では、理解を容易にするため、絶縁体などの一部を省略して示す。
図34(A)および図34(B)に示すトランジスタ490は、絶縁体442上の導電
体413と、絶縁体442上および導電体413上の凸部を有する絶縁体402と、絶縁
体402の凸部上の半導体406aと、半導体406a上の半導体406bと、半導体4
06b上の半導体406cと、半導体406a、半導体406bおよび半導体406cと
接し、間隔を開けて配置された導電体416aおよび導電体416bと、半導体406c
上、導電体416a上および導電体416b上の絶縁体412と、絶縁体412上の導電
体404と、導電体416a上、導電体416b上、絶縁体412上および導電体404
上の絶縁体408と、絶縁体408上の絶縁体468と、を有する。
なお、絶縁体412は、G3-G4断面において、少なくとも半導体406bの側面と
接する。また、導電体404は、G3-G4断面において、少なくとも絶縁体412を介
して半導体406bの上面および側面と面する。また、導電体413は、絶縁体402を
介して半導体406bの下面と面する。また、絶縁体402が凸部を有さなくても構わな
い。また、半導体406cを有さなくても構わない。また、絶縁体408を有さなくても
構わない。また、絶縁体468を有さなくても構わない。
図34に示すトランジスタ490は、図4に示したトランジスタ490と一部の構造が
異なるのみである。具体的には、図4に示したトランジスタ490の半導体406a、半
導体406bおよび半導体406cの構造と、図34に示すトランジスタ490の半導体
406a、半導体406bおよび半導体406cの構造が異なるのみである。従って、図
34に示すトランジスタは、図4に示したトランジスタについての説明を適宜参照するこ
とができる。
なお、本実施の形態において、トランジスタ490は、一例として、チャネルなどにお
いて、酸化物半導体を用いることができるが、本発明の実施形態の一態様は、これに限定
されない。例えば、トランジスタ490は、チャネルやその近傍、ソース領域、ドレイン
領域などにおいて、場合によっては、または、状況に応じて、Si(シリコン)、Ge(
ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs(ガリウムヒ素)、など
を有する材料で形成してもよい。
例えば、本明細書等において、様々な基板を用いて、トランジスタ490やトランジス
タ491などのトランジスタを形成することが出来る。基板の種類は、特定のものに限定
されることはない。その基板の一例としては、半導体基板(例えば単結晶基板又はシリコ
ン基板)、SOI(Silicon on insulator)基板、ガラス基板、石
英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・
ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基
板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス
基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソー
ダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例
としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート(PET)、
ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表される
プラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または
、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニ
ルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、
無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はSOI基
板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのば
らつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる
。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の
高集積化を図ることができる。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成して
もよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に
半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するため
に用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転
載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機
膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いる
ことができる。
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを
転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の
一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロ
ファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布
基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若
しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、
皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトラ
ンジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性
の付与、軽量化、又は薄型化を図ることができる。
(実施の形態7)
以下では、半導体406a、半導体406b、半導体406cなどに適用可能な酸化物
半導体の構造について説明する。なお、本明細書において、結晶が三方晶または菱面体晶
である場合、六方晶系として表す。
酸化物半導体は、非単結晶酸化物半導体と単結晶酸化物半導体とに大別される。非単結
晶酸化物半導体とは、CAAC-OS(C Axis Aligned Crystal
line Oxide Semiconductor)、多結晶酸化物半導体、微結晶酸
化物半導体、非晶質酸化物半導体などをいう。
まずは、CAAC-OSについて説明する。
CAAC-OSは、c軸配向した複数の結晶部を有する酸化物半導体の一つである。
CAAC-OSを透過型電子顕微鏡(TEM:Transmission Elect
ron Microscope)によって観察すると、明確な結晶部同士の境界、即ち結
晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CA
AC-OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC-OSを、試料面と概略平行な方向からTEMによって観察(断面TEM観察
)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、CAAC-OSを形成する面(被形成面ともいう。)または上面の凹凸を反映
した形状であり、CAAC-OSの被形成面または上面と平行に配列する。
一方、CAAC-OSを、試料面と概略垂直な方向からTEMによって観察(平面TE
M観察)すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列は必ずしも規則的に
配列しているとは限らない。
図35(a)は、CAAC-OSの断面TEM像である。また、図35(b)は、図3
5(a)をさらに拡大した断面TEM像であり、理解を容易にするために原子配列を強調
表示している。
図35(c)は、図35(a)のA-O-A’間において、丸で囲んだ領域(直径約4
nm)の局所的なフーリエ変換像である。図35(c)より、各領域においてc軸配向性
が確認できる。また、A-O間とO-A’間とでは、c軸の向きが異なるため、異なるグ
レインであることが示唆される。また、A-O間では、c軸の角度が14.3°、16.
6°、26.4°のように少しずつ連続的に変化していることがわかる。同様に、O-A
’間では、c軸の角度が-18.3°、-17.6°、-15.9°と少しずつ連続的に
変化していることがわかる。
なお、CAAC-OSに対し、電子回折を行うと、配向性を示すスポット(輝点)が観
測される。例えば、CAAC-OSの上面に対し、例えば1nm以上30nm以下の電子
線を用いる電子回折(ナノビーム電子回折ともいう。)を行うと、スポットが観測される
(図36(A)参照。)。
断面TEM観察および平面TEM観察より、CAAC-OSの結晶部は配向性を有して
いることがわかる。
なお、CAAC-OSに含まれるほとんどの結晶部は、一辺が100nm未満の立方体
内に収まる大きさである。従って、CAAC-OSに含まれる結晶部は、一辺が10nm
未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。ただし
、CAAC-OSに含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形
成する場合がある。例えば、平面TEM像において、2500nm以上、5μm以上
または1000μm以上となる結晶領域が観察される場合がある。
CAAC-OSに対し、X線回折(XRD:X-Ray Diffraction)装
置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC-OSの
out-of-plane法による解析では、回折角(2θ)が31°近傍にピークが現
れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されるこ
とから、CAAC-OSの結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂
直な方向を向いていることが確認できる。
一方、CAAC-OSに対し、c軸に概略垂直な方向からX線を入射させるin-pl
ane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは
、InGaZnOの結晶の(110)面に帰属される。InGaZnOの単結晶酸化
物半導体であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)とし
て試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰
属されるピークが6本観察される。これに対し、CAAC-OSの場合は、2θを56°
近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC-OSでは、異なる結晶部間ではa軸およびb軸の配向は不
規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配
列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC-OSを成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のc軸は、CAAC-OSの被形成面または
上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC-OSの形状を
エッチングなどによって変化させた場合、結晶のc軸がCAAC-OSの被形成面または
上面の法線ベクトルと平行にならないこともある。
また、CAAC-OS中において、c軸配向した結晶部の分布が均一でなくてもよい。
例えば、CAAC-OSの結晶部が、CAAC-OSの上面近傍からの結晶成長によって
形成される場合、上面近傍の領域は、被形成面近傍の領域よりもc軸配向した結晶部の割
合が高くなることがある。また、不純物の添加されたCAAC-OSは、不純物が添加さ
れた領域が変質し、部分的にc軸配向した結晶部の割合の異なる領域が形成されることも
ある。
なお、InGaZnOの結晶を有するCAAC-OSのout-of-plane法
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC-OS中の一部に、c軸配向性を
有さない結晶が含まれることを示している。CAAC-OSは、2θが31°近傍にピー
クを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC-OSは、不純物濃度の低い酸化物半導体である。不純物は、水素、炭素、シ
リコン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンな
どの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導
体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる
。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分
子半径)が大きいため、酸化物半導体内部に含まれると、酸化物半導体の原子配列を乱し
、結晶性を低下させる要因となる。なお、酸化物半導体に含まれる不純物は、キャリアト
ラップやキャリア発生源となる場合がある。
また、CAAC-OSは、欠陥準位密度の低い酸化物半導体である。例えば、酸化物半
導体中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャ
リア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該
酸化物半導体を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマ
リーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性
である酸化物半導体は、キャリアトラップが少ない。そのため、当該酸化物半導体を用い
たトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、
酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く
、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準
位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある
また、CAAC-OSを用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、TEMによる観察像では、明確に結晶部を確認することができ
ない場合がある。微結晶酸化物半導体に含まれる結晶部は、1nm以上100nm以下、
または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以
下、または1nm以上3nm以下の微結晶である微結晶をナノ結晶(nc:nanocr
ystal)という。ナノ結晶を有する酸化物半導体を、nc-OS(nanocrys
talline Oxide Semiconductor)と呼ぶ。また、nc-OS
は、例えば、TEMによる観察像では、結晶粒界を明確に確認できない場合がある。
nc-OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上
3nm以下の領域)において原子配列に周期性を有する。また、nc-OSは、異なる結
晶部間で結晶方位に規則性が見られない。そのため、層全体で配向性が見られない。従っ
て、nc-OSは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合があ
る。例えば、nc-OSに対し、結晶部よりも大きい径のX線を用いるXRD装置を用い
て構造解析を行うと、out-of-plane法による解析では、結晶面を示すピーク
が検出されない。また、nc-OSに対し、結晶部よりも大きいプローブ径(例えば50
nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行うと、ハロー
パターンのような回折パターンが観測される。一方、nc-OSに対し、結晶部の大きさ
と近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、ス
ポットが観測される。また、nc-OSに対しナノビーム電子回折を行うと、円を描くよ
うに(リング状に)輝度の高い領域が観測される場合がある。また、nc-OSに対しナ
ノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある
(図36(B)参照。)。
nc-OSは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、nc-OSは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc-O
Sは、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc-OSは、CA
AC-OSと比べて欠陥準位密度が高くなる。
従って、nc-OSは、CAAC-OSと比べて、キャリア密度が高くなる場合がある
。キャリア密度が高い酸化物半導体は、電子移動度が高くなる場合がある。従って、nc
-OSを用いたトランジスタは、高い電界効果移動度を有する場合がある。また、nc-
OSは、CAAC-OSと比べて、欠陥準位密度が高いため、キャリアトラップが多くな
る場合がある。従って、nc-OSを用いたトランジスタは、CAAC-OSを用いたト
ランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。ただ
し、nc-OSは、比較的不純物が多く含まれていても形成することができるため、CA
AC-OSよりも形成が容易となり、用途によっては好適に用いることができる場合があ
る。そのため、nc-OSを用いたトランジスタを有する半導体装置は、生産性高く作製
することができる場合がある。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、微結晶酸化物半導体、CAAC
-OSのうち、二種以上を有する積層膜であってもよい。
以上のように、CAAC-OSは、多結晶及び微結晶と比較して結晶粒界に起因するキ
ャリアの散乱が小さいためにキャリア移動度の低下が起こりにくい利点がある。また、C
AAC-OSは、欠陥準位密度が低い酸化物半導体でありキャリアトラップが少ないため
、CAAC-OSを用いたトランジスタは、電気特性の変動が小さく、信頼性の高い優れ
たトランジスタとなる。
酸化物半導体が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析
が可能となる場合がある。
図36(C)に、電子銃室10と、電子銃室10の下の光学系12と、光学系12の下
の試料室14と、試料室14の下の光学系16と、光学系16の下の観察室20と、観察
室20に設置されたカメラ18と、観察室20の下のフィルム室22と、を有する透過電
子回折測定装置を示す。カメラ18は、観察室20内部に向けて設置される。なお、フィ
ルム室22を有さなくても構わない。
また、図36(D)に、図36(C)に示した透過電子回折測定装置内部の構造を示す
。透過電子回折測定装置内部では、電子銃室10に設置された電子銃から放出された電子
24が、光学系12を介して試料室14に配置された物質28に照射される。物質28を
通過した電子は、光学系16を介して観察室20内部に設置された蛍光板32に入射する
。蛍光板32では、入射した電子の強度に応じたパターンが現れることで透過電子回折パ
ターンを測定することができる。
カメラ18は、蛍光板32を向いて設置されており、蛍光板32に現れたパターンを撮
影することが可能である。カメラ18のレンズの中央、および蛍光板32の中央を通る直
線と、蛍光板32の上面と、の為す角度は、例えば、15°以上80°以下、30°以上
75°以下、または45°以上70°以下とする。該角度が小さいほど、カメラ18で撮
影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっ
ていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カ
メラ18をフィルム室22に設置しても構わない場合がある。例えば、カメラ18をフィ
ルム室22に、電子24の入射方向と対向するように設置してもよい。この場合、蛍光板
32の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室14には、試料である物質28を固定するためのホルダが設置されている。ホル
ダは、物質28を通過する電子を透過するような構造をしている。ホルダは、例えば、物
質28をX軸、Y軸、Z軸などに移動させる機能を有していてもよい。ホルダの移動機能
は、例えば、1nm以上10nm以下、5nm以上50nm以下、10nm以上100n
m以下、50nm以上500nm以下、100nm以上1μm以下などの範囲で移動させ
る精度を有すればよい。これらの範囲は、物質28の構造によって最適な範囲を設定すれ
ばよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定す
る方法について説明する。
例えば、図36(D)に示すように物質におけるナノビームである電子24の照射位置
を変化させる(スキャンする)ことで、物質の構造が変化していく様子を確認することが
できる。このとき、物質28がCAAC-OSであれば、図36(A)に示したような回
折パターンが観測される。または、物質28がnc-OSであれば、図36(B)に示し
たような輝点を伴ったリング状の回折パターンが観測される。
図36(A)に示す、CAAC-OSに代表的にみられる回折パターン、すなわちc軸
配向を示す回折パターンを、CAAC構造の回折パターンと呼ぶ。図36(A)に示すよ
うに、CAAC-OSの回折パターンでは、例えば六角形の頂点に位置するスポットが確
認される。CAAC-OSでは、照射位置をスキャンすることにより、この六角形の向き
が一様ではなく、少しずつ回転している様子がみられる。また、回転の角度はある幅を有
する。
または、CAAC-OSの回折パターンでは、照射位置をスキャンすることにより、c
軸を中心として少しずつ回転する様子が見られる。これは、例えばa軸とb軸が形成する
面が回転しているともいえる。
ところで、物質28がCAAC-OSであったとしても、部分的にnc-OSなどと同
様の回折パターンが観測される場合がある。従って、CAAC-OSの良否は、一定の範
囲におけるCAAC-OSの回折パターンが観測される領域の割合(CAAC比率、また
はCAAC化率ともいう。)で表すことができる場合がある。例えば、良質なCAAC-
OSであれば、CAAC比率は、50%以上、好ましくは80%以上、より好ましくは9
0%以上、さらに好ましくは95%以上100%以下である。なお、一定の範囲における
CAAC-OSと異なる回折パターンが観測される領域の割合を非CAAC比率、または
非CAAC化率と表記する。
以下に、CAAC-OSのCAAC比率の評価方法について説明する。無作為に測定点
を選び、透過電子回折パターンを取得し、全測定点の数に対し、CAAC構造の回折パタ
ーンが観測される測定点の数の割合を算出する。ここで、測定点数は、50点以上が好ま
しく、100点以上がより好ましい。
無作為に測定点を選ぶ方法として、例えば直線状に照射位置をスキャンし、ある等間隔
の時間毎に回折パターンを取得すればよい。照射位置をスキャンすることによりCAAC
構造を有する領域と、その他の領域の境界などが確認できるため、好ましい。
一例として、成膜直後(as-sputteredと表記。)のCAAC-OSを有す
る試料、および酸素を含む雰囲気における450℃加熱処理後のCAAC-OSを有する
試料を作製し、各試料の上面に対し、スキャンしながら透過電子回折パターンを取得した
。ここでは、5nm/秒の速度で60秒間スキャンしながら回折パターンを観測し、観測
された回折パターンを0.5秒ごとに静止画に変換することで、CAAC比率を導出した
。なお、電子線としては、プローブ径が1nmのナノビーム電子線を用いた。なお、同様
の測定は6試料に対して行った。そしてCAAC比率の算出には、6試料における平均値
を用いた。
各試料におけるCAAC比率を図37(A)に示す。成膜直後のCAAC-OSのCA
AC比率は75.7%(非CAAC比率は24.3%)であった。また、450℃加熱処
理後のCAAC-OSのCAAC比率は85.3%(非CAAC比率は14.7%)であ
った。成膜直後と比べて、450℃加熱処理後のCAAC比率が高いことがわかる。即ち
、高い温度(例えば400℃以上)における加熱処理によって、非CAAC比率が低くな
る(CAAC比率が高くなる)ことがわかる。また、500℃未満の加熱処理においても
高いCAAC比率を有するCAAC-OSが得られることがわかる。
ここで、CAAC-OSと異なる回折パターンのほとんどはnc-OSと同様の回折パ
ターンであった。また、測定領域において非晶質酸化物半導体は、確認することができな
かった。従って、加熱処理によって、nc-OSと同様の構造を有する領域が、隣接する
領域の構造の影響を受けて再配列し、CAAC化していることが示唆される。
図37(B)および図37(C)は、成膜直後および450℃加熱処理後のCAAC-
OSの平面TEM像である。図37(B)と図37(C)とを比較することにより、45
0℃加熱処理後のCAAC-OSは、膜質がより均質であることがわかる。即ち、高い温
度における加熱処理によって、CAAC-OSの膜質が向上することがわかる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体の構造解析が可能と
なる場合がある。
ここでナノビーム電子回折を行った場合に、CAAC-OSが部分的にCAAC構造以
外の構造を有する領域、例えばnc構造の回折パターンが観測される領域や、スピネル型
の結晶構造の回折パターンが観測される領域を有する場合を考える。このような場合には
、CAAC構造の回折パターンが観測される領域と、他の構造の回折パターンが観測され
る領域との境界では、例えばキャリアの散乱が増大し、キャリア移動度が低下することが
ある。また、境界部は不純物の移動経路になりやすく、また不純物を捕獲しやすいと考え
られるため、CAAC-OSの不純物濃度が高まる懸念がある。
特に、CAAC構造以外の構造を有する領域がスピネル型の結晶構造を有する領域であ
った場合には、CAAC構造を有する領域とCAAC構造以外の構造を有する領域との間
に明確な境界が観測されることがある。また、その境界部ではキャリアの散乱などにより
電子移動度が低下する場合がある。また、CAAC-OS上に導電膜を形成する場合に、
導電膜の有する元素、例えば金属元素等がCAAC構造を有する領域とスピネル型の結晶
構造を有する領域の境界に拡散してしまうことがある。また、スピネル型の結晶構造を有
する膜では膜中の不純物濃度、例えば水素濃度が上昇することがあり、例えば粒界部分に
水素等の不純物が捕獲されている可能性などが考えられる。よって、CAAC-OSには
、特にスピネル型の結晶構造が含まれない、または少ないことがより好ましい。
酸化物半導体が、インジウ酸化物半導体ム、元素M及び亜鉛を有する場合を考える。こ
こで、元素Mは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどと
する。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニ
ッケル、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム
、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Mとして、
前述の元素を複数組み合わせても構わない場合がある。酸化物半導体が有するインジウム
、元素M及び亜鉛の原子数の比、x:y:zの好ましい範囲について説明する。
インジウム、元素M及び亜鉛を有する酸化物では、InMO(ZnO)(mは自然
数)で表されるホモロガス相(ホモロガスシリーズ)が存在することが知られている。こ
こで、例として元素MがGaである場合を考える。
例えば、スピネル型の結晶構造を有する化合物として、ZnGaなどのZnM
で表される化合物が知られている。また、ZnGaの近傍の組成、つまりZn
Gaにおいてx,y及びzが(x,y,z)=(0,1,2)に近い値を有する
場合には、スピネル型の結晶構造が形成、あるいは混在しやすい。ここで、酸化物半導体
はCAAC-OSであることが好ましい。また、CAAC-OSは、特にスピネル型の結
晶構造が含まれないことが好ましい。また、キャリア移動度を高めるためにはInの含有
率を高めることが好ましい。インジウム、元素M及び亜鉛を有する酸化物半導体では主と
して重金属のs軌道がキャリア伝導に寄与している。インジウムの含有率を多くすること
により、より多くのs軌道が重なる。このため、インジウムの含有率が多い酸化物はイン
ジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、酸化物半導体に
インジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる
例えば、他の金属元素と比較してインジウムの原子数比を高めることにより、キャリア
移動度を高めることができるため好ましい。例えば、酸化物半導体の有するインジウム、
元素M及び亜鉛の原子数の比をx:y:zで表した場合、xはyの1.75倍以上である
と好ましい。
また、酸化物半導体のCAAC比率をより高めるためには、他の金属元素と比較して亜
鉛の原子数比を高めることが好ましい。例えば、In-Ga-Zn酸化物の原子数比を固
溶域をとり得る範囲とすることにより、CAAC比率をより高めることができる場合があ
る。インジウムとガリウムの原子数の和に対して亜鉛の原子数の比を高めると、固溶域を
とり得る範囲は広くなる傾向がある。よって、インジウムとガリウムの原子数の和に対し
て亜鉛の原子数比を高めることにより、酸化物半導体のCAAC比率をより高めることが
できる場合がある。例えば、酸化物半導体の有するインジウム、元素M及び亜鉛の原子数
の比をx:y:zで表した場合、zはx+yの0.5倍以上であると好ましい。一方で、
インジウムの原子数比を高め、キャリア移動度を高めるために、zはx+yの2倍以下で
あると好ましい。
その結果、ナノビーム電子回折においてスピネル型の結晶構造が観測される割合をなく
すことができる、または極めて低くすることができる。よって、優れたCAAC-OSを
得ることができる。また、CAAC構造とスピネル型の結晶構造の境界におけるキャリア
散乱等を減少させることができるため、酸化物半導体をトランジスタに用いた場合に、高
い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジ
スタを実現することができる。
その結果、CAAC比率の高い酸化物半導体を実現することができる。すなわち、良質
なCAAC-OSを実現することができる。また、スピネル型の結晶構造が観測される領
域のない、または極めて少ないCAAC-OSを実現することができる。例えば、良質な
CAAC-OSであれば、CAAC比率は、50%以上、好ましくは80%以上、より好
ましくは90%以上、さらに好ましくは95%以上100%以下である。
また、酸化物半導体をスパッタリング法で成膜する場合、ターゲットの原子数比からず
れた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも
膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数
比の40atomic%以上90atomic%程度以下となる場合がある。
従って、ターゲットの原子数比は、スパッタリング法により得られる酸化物半導体より
も亜鉛の原子数比が多くなることが好ましい。
なお、酸化物半導体は、複数の膜を積層してもよい。また複数の膜のそれぞれのCAA
C比率が異なってもよい。また、積層された複数の膜のうち、少なくとも一層の膜は例え
ばCAAC比率が90%高いことが好ましく、95%以上であることがより好ましく、9
7%以上100%以下であることがさらに好ましい。
以上が、半導体406a、半導体406b、半導体406cなどに適用可能な酸化物半
導体の構造である。
次に、半導体406a、半導体406b、半導体406cなどに適用可能な半導体の、
その他の要素について説明する。
半導体406bに適用可能な酸化物半導体は、例えば、インジウムを含む酸化物半導体
である。半導体406bは、例えば、インジウムを含むと、キャリア移動度(電子移動度
)が高くなる。また、半導体406bは、元素Mを含むと好ましい。元素Mは、好ましく
は、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに
適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イ
ットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、
タンタル、タングステンなどがある。ただし、元素Mとして、前述の元素を複数組み合わ
せても構わない場合がある。元素Mは、例えば、酸素との結合エネルギーが高い元素であ
る。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素
Mは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である
。また、半導体406bは、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶
化しやすくなる場合がある。
半導体406bは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体40
6bのエネルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2.
8eV以上3.8eV以下、さらに好ましくは3eV以上3.5eV以下とする。
半導体406a、半導体406bおよび半導体406cは、少なくともインジウムを含
むと好ましい。なお、半導体406aがIn-M-Zn酸化物のとき、InおよびMの和
を100atomic%としたとき、好ましくはInが50atomic%未満、Mが5
0atomic%以上、さらに好ましくはInが25atomic%未満、Mが75at
omic%以上とする。また、半導体406bがIn-M-Zn酸化物のとき、Inおよ
びMの和を100atomic%としたとき、好ましくはInが25atomic%以上
、Mが75atomic%未満、さらに好ましくはInが34atomic%以上、Mが
66atomic%未満とする。また、半導体406cがIn-M-Zn酸化物のとき、
InおよびMの和を100atomic%としたとき、好ましくはInが50atomi
c%未満、Mが50atomic%以上、さらに好ましくはInが25atomic%未
満、Mが75atomic%以上とする。なお、半導体406cは、半導体406aと同
種の酸化物を用いても構わない。
半導体406bは、半導体406aおよび半導体406cよりも電子親和力の大きい酸
化物を用いる。例えば、半導体406bとして、半導体406aおよび半導体406cよ
りも電子親和力の0.07eV以上1.3eV以下、好ましくは0.1eV以上0.7e
V以下、さらに好ましくは0.15eV以上0.4eV以下大きい酸化物を用いる。なお
、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有す
る。そのため、半導体406cがインジウムガリウム酸化物を含むと好ましい。ガリウム
原子割合[Ga/(In+Ga)]は、例えば、70%以上、好ましくは80%以上、さ
らに好ましくは90%以上とする。
このとき、ゲート電極に電界を印加すると、半導体406a、半導体406b、半導体
406cのうち、電子親和力の大きい半導体406bにチャネルが形成される。よって、
トランジスタの電界効果移動度を高くすることができる。ここで、半導体406bと半導
体406cは構成する元素が共通しているため、界面散乱がほとんど生じない。
ここで、半導体406aと半導体406bとの間には、半導体406aと半導体406
bとの混合領域を有する場合がある。また、半導体406bと半導体406cとの間には
、半導体406bと半導体406cとの混合領域を有する場合がある。混合領域は、界面
準位密度が低くなる。そのため、半導体406a、半導体406bおよび半導体406c
の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する(連続接合と
もいう。)バンド構造となる。なお、図38(A)は、半導体406a、半導体406b
および半導体406cが、この順番に積層した断面図である。図38(B)は、図38(
A)の一点鎖線P1-P2に対応する伝導帯下端のエネルギー(Ec)であり、半導体4
06aより半導体406cの電子親和力が大きい場合を示す。また、図38(C)は、半
導体406aより半導体406cの電子親和力が小さい場合を示す。
このとき、電子は、半導体406a中および半導体406c中ではなく、半導体406
b中を主として移動する。上述したように、半導体406aおよび半導体406bの界面
における界面準位密度、半導体406bと半導体406cとの界面における界面準位密度
を低くすることによって、半導体406b中で電子の移動が阻害されることが少なく、ト
ランジスタ490のオン電流を高くすることができる。
例えば、半導体406aおよび半導体406cは、半導体406bを構成する酸素以外
の元素一種以上、または二種以上を有する酸化物半導体である。半導体406bを構成す
る酸素以外の元素一種以上、または二種以上から半導体406aおよび半導体406cを
有するため、半導体406aと半導体406bとの界面、および半導体406bと半導体
406cとの界面において、界面準位が形成されにくい。
半導体406a、半導体406b及び半導体406cは、スピネル型の結晶構造が含ま
れない、または少ないことが好ましい。また、半導体406a、半導体406b及び半導
体406cは、CAAC-OSであることが好ましい。
例えば、c軸配向した複数の結晶部を有するCAAC-OSを半導体406aとして用
いることにより、その上に積層される半導体406bは、半導体406aとの界面近傍に
おいても、良好なc軸配向を有する領域を形成することができる。
また、CAAC-OSのCAAC比率を高めることにより、例えば、欠陥をより少なく
することができる。また、例えばスピネル型の構造を有する領域を少なくすることができ
る。また、例えばキャリアの散乱を小さくすることができる。また、例えば不純物に対す
るブロック能の高い膜とすることができる。よって、半導体406a及び半導体406c
のCAAC比率を高めることにより、チャネルが形成される半導体406bと良好な界面
を形成し、キャリア散乱を小さく抑えることができる。また、半導体406bへの不純物
の混入を抑制することができ、半導体406bの不純物濃度を低減することができる。
なお、チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害
される。
例えば、半導体406bが酸素欠損(Vとも表記。)を有する場合、酸素欠損のサイ
トに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイト
に水素が入り込んだ状態をVHと表記する場合がある。VHは電子を散乱するため、
トランジスタ490のオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水
素が入るよりも酸素が入る方が安定する。従って、半導体406b中の酸素欠損を低減す
ることで、トランジスタ490のオン電流を高くすることができる場合がある。
半導体406bの酸素欠損を低減するために、例えば、絶縁体402に含まれる過剰酸
素を、半導体406aを介して半導体406bまで移動させる方法などがある。この場合
、半導体406aは、酸素透過性を有する層(酸素を通過または透過させる層)であるこ
とが好ましい。
酸素は、加熱処理などによって絶縁体402から放出され、半導体406a中に取り込
まれる。なお、酸素は、半導体406a中の原子間に遊離して存在する場合や、他の酸素
などと結合して存在する場合がある。半導体406aは、密度が低いほど、即ち原子間に
間隙が多いほど酸素透過性が高くなる。例えば、また、半導体406aが層状の結晶構造
を有し、層を横切るような酸素の移動は起こりにくい場合、半導体406aは適度に結晶
性の低い層であると好ましい。
絶縁体402から放出された過剰酸素(酸素)を半導体406bまで到達させるために
は、半導体406aは過剰酸素(酸素)を透過する程度の結晶性を有するとよい。例えば
、半導体406aがCAAC-OSである場合、層全体がCAAC化してしまうと、過剰
酸素(酸素)を透過することができないため、一部に隙間を有する構造とすると好ましい
。例えば、半導体406aのCAAC比率を、100%未満、好ましくは98%未満、さ
らに好ましくは95%未満、より好ましくは90%未満とすればよい。ただし、半導体4
06aと半導体406bとの界面準位密度を低減させるためには、半導体406aのCA
AC比率を、10%以上、好ましくは20%以上、さらに好ましくは50%、より好まし
くは70%以上とすればよい。
また、トランジスタ490のオン電流を高くするためには、半導体406cの厚さは小
さいほど好ましい。例えば、10nm未満、好ましくは5nm以下、さらに好ましくは3
nm以下の領域を有する半導体406cとすればよい。一方、半導体406cは、チャネ
ルの形成される半導体406bへ、隣接する絶縁体を構成する酸素以外の元素(水素、シ
リコンなど)が入り込まないようブロックする機能を有する。そのため、半導体406c
は、ある程度の厚さを有することが好ましい。例えば、0.3nm以上、好ましくは1n
m以上、さらに好ましくは2nm以上の厚さの領域を有する半導体406cとすればよい
。また、半導体406cは、絶縁体402などから放出される酸素の外方拡散を抑制する
ために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、半導体406aは厚く、半導体406cは薄いこと
が好ましい。例えば、10nm以上、好ましくは20nm以上、さらに好ましくは40n
m以上、より好ましくは60nm以上の厚さの領域を有する半導体406aとすればよい
。半導体406aの厚さを、厚くすることで、隣接する絶縁体と半導体406aとの界面
からチャネルの形成される半導体406bまでの距離を離すことができる。ただし、半導
体装置の生産性が低下する場合があるため、例えば、200nm以下、好ましくは120
nm以下、さらに好ましくは80nm以下の厚さの領域を有する半導体406aとすれば
よい。
例えば、半導体406bと半導体406aとの間に、例えば、二次イオン質量分析法(
SIMS:Secondary Ion Mass Spectrometry)におい
て、1×1019atoms/cm未満、好ましくは5×1018atoms/cm
未満、さらに好ましくは2×1018atoms/cm未満のシリコン濃度となる領域
を有する。また、半導体406bと半導体406cとの間に、SIMSにおいて、1×1
19atoms/cm未満、好ましくは5×1018atoms/cm未満、さら
に好ましくは2×1018atoms/cm未満のシリコン濃度となる領域を有する。
また、半導体406bの水素濃度を低減するために、半導体406aおよび半導体40
6cの水素濃度を低減すると好ましい。半導体406aおよび半導体406cは、SIM
Sにおいて、2×1020atoms/cm以下、好ましくは5×1019atoms
/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは
5×1018atoms/cm以下の水素濃度となる領域を有する。また、半導体40
6bの窒素濃度を低減するために、半導体406aおよび半導体406cの窒素濃度を低
減すると好ましい。半導体406aおよび半導体406cは、SIMSにおいて、5×1
19atoms/cm未満、好ましくは5×1018atoms/cm以下、より
好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017ato
ms/cm以下の窒素濃度となる領域を有する。
以上が、半導体406a、半導体406b、半導体406cなどに適用可能な酸化物半
導体の構造およびその他の要素である。以上のような酸化物半導体を半導体406a、半
導体406b、半導体406cなどに適用することで、トランジスタ490は、良好な電
気特性が得られる。例えば、良好なスイッチングスピードが得られる。例えば、トランジ
スタ490のスイッチングスピードは、10ns未満、好ましくは1ns未満、より好ま
しくは0.1ns未満である。さらに、トランジスタ490として、良好なスイッチング
スピードを有するpチャネル型Siトランジスタを用いることで、本発明の一態様に係る
半導体装置(セル)は、動作速度を向上することが可能となる。例えば、pチャネル型S
iトランジスタのスイッチングスピードは、10ns未満、好ましくは1ns未満、より
好ましくは0.1ns未満である。また、例えば、本発明の一態様に係る半導体装置(セ
ル)であるインバータやNAND回路の遅延時間は、10ns未満、好ましくは1ns未
満、より好ましくは0.1ns未満である。
(実施の形態8)
本発明の一態様に係る半導体装置(セル)を用いた半導体装置の構成の一例について、
図21を用いながら説明する。
図21に示す半導体装置300は、CPUコア301、パワーマネージメントユニット
321および周辺回路322を有する。パワーマネージメントユニット321は、パワー
コントローラ302、およびパワースイッチ303を有する。周辺回路322は、キャッ
シュメモリを有するキャッシュ304、バスインターフェース(BUS I/F)305
、及びデバッグインターフェース(Debug I/F)306を有する。CPUコア3
01は、データバス323、制御装置307、PC(プログラムカウンタ)308、パイ
プラインレジスタ309、パイプラインレジスタ310、ALU(Arithmetic
logic unit)311、及びレジスタファイル312を有する。CPUコア3
01と、キャッシュ304等の周辺回路322とのデータのやり取りは、データバス32
3を介して行われる。
本発明の一態様に係る半導体装置(セル)は、パワーコントローラ302、制御装置3
07をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用い
て構成することができる全ての論理回路に適用することができる。その結果、小型の半導
体装置300を提供できる。また、消費電力低減することが可能な半導体装置300を提
供できる。また、動作速度を向上することが可能な半導体装置300を提供できる。また
、電源電圧の変動を低減することが可能な半導体装置300を提供できる。
本発明の一態様に係る半導体装置(セル)に、pチャネル型Siトランジスタと、先の
実施の形態に記載の酸化物半導体(好ましくはIn、Ga、及びZnを含む酸化物)をチ
ャネル形成領域に含むトランジスタとを用い、該半導体装置(セル)を半導体装置300
に適用することで、小型の半導体装置300を提供できる。また、消費電力低減すること
が可能な半導体装置300を提供できる。また、動作速度を向上することが可能な半導体
装置300を提供できる。特に、Siトランジスタはpチャネル型のみとすることで、製
造コストを低く抑えることができる。
制御装置307は、PC308、パイプラインレジスタ309、パイプラインレジスタ
310、ALU311、レジスタファイル312、キャッシュ304、バスインターフェ
ース305、デバッグインターフェース306、及びパワーコントローラ302の動作を
統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令
をデコードし、実行する機能を有する。
ALU311は、四則演算、論理演算などの各種演算処理を行う機能を有する。
キャッシュ304は、使用頻度の高いデータを一時的に記憶しておく機能を有する。P
C308は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお
、図21では図示していないが、キャッシュ304には、キャッシュメモリの動作を制御
するキャッシュコントローラが設けられている。
パイプラインレジスタ309は、命令データを一時的に記憶する機能を有するレジスタ
である。
レジスタファイル312は、汎用レジスタを含む複数のレジスタを有しており、メイン
メモリから読み出されたデータ、またはALU311の演算処理の結果得られたデータ、
などを記憶することができる。
パイプラインレジスタ310は、ALU311の演算処理に利用するデータ、またはA
LU311の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジス
タである。
バスインターフェース305は、半導体装置300と半導体装置300の外部にある各
種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース3
06は、デバッグの制御を行うための命令を半導体装置300に入力するための信号の経
路としての機能を有する。
パワースイッチ303は、半導体装置300が有する、パワーコントローラ302以外
の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパ
ワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワー
スイッチ303によって電源電圧の供給の有無が制御される。また、パワーコントローラ
302はパワースイッチ303の動作を制御する機能を有する。
上記構成を有する半導体装置300は、パワーゲーティングを行うことが可能である。
パワーゲーティングの動作の流れについて、一例を挙げて説明する。
まず、CPUコア301が、電源電圧の供給を停止するタイミングを、パワーコントロ
ーラ302のレジスタに設定する。次いで、CPUコア301からパワーコントローラ3
02へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置300内に
含まれる各種レジスタとキャッシュ304が、データの退避を開始する。次いで、半導体
装置300が有するパワーコントローラ302以外の各種回路への電源電圧の供給が、パ
ワースイッチ303により停止される。次いで、割込み信号がパワーコントローラ302
に入力されることで、半導体装置300が有する各種回路への電源電圧の供給が開始され
る。なお、パワーコントローラ302にカウンタを設けておき、電源電圧の供給が開始さ
れるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにし
てもよい。次いで、各種レジスタとキャッシュ304が、データの復帰を開始する。次い
で、制御装置307における命令の実行が再開される。
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一
つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を
停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の
削減を行うことができる。
パワーゲーティングを行う場合、CPUコア301や周辺回路322が保持する情報を
短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能と
なり、省電力の効果が大きくなる。
CPUコア301や周辺回路322が保持する情報を短期間に退避するためには、フリ
ップフロップ回路がその回路内でデータ退避できることが好ましい(バックアップ可能な
フリップフロップ回路と呼ぶ)。また、SRAMセルがセル内でデータ退避できることが
好ましい(バックアップ可能なSRAMセルと呼ぶ)。バックアップ可能なフリップフロ
ップ回路やSRAMセルは、酸化物半導体(好ましくはIn、Ga、及びZnを含む酸化
物)をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トラン
ジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やSR
AMセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高
速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やSR
AMセルは短期間のデータ退避および復帰が可能となる場合がある。
バックアップ可能なフリップフロップ回路やバックアップ可能なSRAMセルの例につ
いて、図22及び図23を用いて説明する。
図22に示す半導体装置200は、バックアップ可能なフリップフロップ回路の一例で
ある。半導体装置200は、第1の記憶回路201と、第2の記憶回路202と、第3の
記憶回路203と、読み出し回路204と、を有する。半導体装置200には、電位V1
と電位V2の電位差が、電源電圧として供給される。電位V1と電位V2は一方がハイレ
ベルであり、他方がローレベルである。以下、電位V1がローレベル、電位V2がハイレ
ベルの場合を例に挙げて、半導体装置200の構成例について説明するものとする。
第1の記憶回路201は、半導体装置200に電源電圧が供給されている期間において
、データを含む信号Dが入力されると、当該データを保持する機能を有する。そして、半
導体装置200に電源電圧が供給されている期間において、第1の記憶回路201からは
、保持されているデータを含む信号Qが出力される。一方、第1の記憶回路201は、半
導体装置200に電源電圧が供給されていない期間においては、データを保持することが
できない。すなわち、第1の記憶回路201は、揮発性の記憶回路と呼ぶことができる。
第2の記憶回路202は、第1の記憶回路201に保持されているデータを読み込んで
記憶する(あるいは退避する)機能を有する。第3の記憶回路203は、第2の記憶回路
202に保持されているデータを読み込記憶する(あるいは退避する)機能を有する。読
み出し回路204は、第2の記憶回路202または第3の記憶回路203に保持されたデ
ータを読み出して第1の記憶回路201に記憶する(あるいは復帰する)機能を有する。
特に、第3の記憶回路203は、半導体装置200に電源電圧が供給されてない期間に
おいても、第2の記憶回路202に保持されているデータを読み込記憶する(あるいは退
避する)機能を有する。
図22に示すように、第2の記憶回路202はトランジスタ212と容量素子219と
を有する。第3の記憶回路203はトランジスタ213と、トランジスタ215と、容量
素子220とを有する。読み出し回路204はトランジスタ210と、トランジスタ21
8と、トランジスタ209と、トランジスタ217と、を有する。
トランジスタ212は、第1の記憶回路201に保持されているデータに応じた電荷を
、容量素子219に充放電する機能を有する。トランジスタ212は、第1の記憶回路2
01に保持されているデータに応じた電荷を容量素子219に対して高速に充放電できる
ことが望ましい。具体的には、トランジスタ212が、結晶性を有するシリコン(好まし
くは多結晶シリコン、更に好ましくは単結晶シリコン)をチャネル形成領域に含むことが
望ましい。
トランジスタ213は、容量素子219に保持されている電荷に従って導通状態または
非導通状態が選択される。トランジスタ215は、トランジスタ213が導通状態である
ときに、配線244の電位に応じた電荷を容量素子220に充放電する機能を有する。ト
ランジスタ215は、オフ電流が著しく小さいことが望ましい。具体的には、トランジス
タ215が、酸化物半導体(好ましくはIn、Ga、及びZnを含む酸化物)をチャネル
形成領域に含むことが望ましい。
各素子の接続関係を具体的に説明すると、トランジスタ212のソース及びドレインの
一方は、第1の記憶回路201に接続されている。トランジスタ212のソース及びドレ
インの他方は、容量素子219の一方の電極、トランジスタ213のゲート、及びトラン
ジスタ218のゲートに接続されている。容量素子219の他方の電極は、配線242に
接続されている。トランジスタ213のソース及びドレインの一方は、配線244に接続
されている。トランジスタ213のソース及びドレインの他方は、トランジスタ215の
ソース及びドレインの一方に接続されている。トランジスタ215のソース及びドレイン
の他方は、容量素子220の一方の電極、及びトランジスタ210のゲートに接続されて
いる。容量素子220の他方の電極は、配線243に接続されている。トランジスタ21
0のソース及びドレインの一方は、配線241に接続されている。トランジスタ210の
ソース及びドレインの他方は、トランジスタ218のソース及びドレインの一方に接続さ
れている。トランジスタ218のソース及びドレインの他方は、トランジスタ209のソ
ース及びドレインの一方に接続されている。トランジスタ209のソース及びドレインの
他方は、トランジスタ217のソース及びドレインの一方、及び第1の記憶回路201に
接続されている。トランジスタ217のソース及びドレインの他方は、配線240に接続
されている。また、図22においては、トランジスタ209のゲートは、トランジスタ2
17のゲートと接続されているが、トランジスタ209のゲートは、必ずしもトランジス
タ217のゲートと接続されていなくてもよい。
トランジスタ215に先の実施の形態で例示したトランジスタを適用することができる
。トランジスタ215のオフ電流が小さいために、半導体装置200は、長期間電源供給
なしに情報を保持することができる。トランジスタ215のスイッチング特性が良好であ
るために、半導体装置200は、高速のバックアップとリカバリを行うことができる。
図23に示す半導体装置100は、バックアップ可能なSRAMセルの一例である。半
導体装置100は、トランジスタM101、M102、Mos1、Mos2、インバータ
INV101、INV102およびキャパシタC101、C102を有する。半導体装置
100は、配線WL、BL、BLB、BRLに接続されている。また、半導体装置100
には、電源電圧として低電源電圧(VSS)等が供給される。
インバータINV101とインバータINV102は、入力ノードと出力ノードが互い
に接続され、インバータループ回路を構成している。トランジスタM101のゲートと、
トランジスタM102のゲートは、配線WLに接続されている。トランジスタM101は
、配線BLとインバータINV101の入力ノード間を接続するスイッチとして機能し、
トランジスタM102は、配線BLBとインバータINV102の入力ノード間を接続す
るスイッチとして機能する。
配線WLは、書き込み/読み出し用ワード線として機能し、メモリセルの選択用信号(
WLE)がワード線ドライバ回路から入力される。配線BL、BLBは、データ信号D、
DBを送るビット線として機能する。データ信号DBは、データ信号Dの論理値が反転さ
れた信号である。データ信号D、DBは、ビット線ドライバ回路から供給される。また、
配線BL、BLBは、半導体装置100から読み出したデータを出力回路に送る配線でも
ある。
半導体装置100は、インバータINV101、インバータINV102、トランジス
タM101、トランジスタM102を有する揮発性の記憶回路に、一対の記憶回路を設け
た回路に相当する。なお、一対の記憶回路は、トランジスタMos1及びキャパシタC1
01を有する記憶回路(以下、記憶回路(Mos1、C101)と示す。)、トランジス
タMos2及びキャパシタC102を有する記憶回路(以下、記憶回路(Mos2、C1
02)と示す。)で構成される。記憶回路(Mos1、C101)、記憶回路(Mos2
、C102)は、それぞれ、ノードNET1、ノードNET2で保持されている電位を記
憶することで、揮発性の記憶回路のデータをバックアップするための回路である。これら
の記憶回路は、トランジスタMos1、Mos2をオン状態にすることで、キャパシタC
101、C102を充電または放電して、データを書き込み、これをオフ状態にすること
で、キャパシタに蓄積された電荷を保持することで、電源供給なしにデータを保持するも
のである。
データのリカバリも、トランジスタMos1、Mos2をオン状態にすることで行われ
る。インバータINV101、INV102への電源供給を停止した状態で、トランジス
タMos1、Mos2をオン状態にして、ノードFN1とノードNET1を接続し、ノー
ドFN1とノードNET1で電荷を共有すると共に、ノードFN2とノードNET2を接
続し、ノードFN2とノードNET2で電荷を共有する。その後、インバータINV10
1、INV102へ電源を供給することで、ノードNET1とノードNET2の電位に応
じて、インバータループ回路にデータが復帰される。しかる後、トランジスタMos1、
Mos2をオフ状態にする。
トランジスタMos1、Mos2のゲートは、配線BRLに接続されている。配線BR
Lには、信号OSGが入力される。信号OSGにより一対の記憶回路(記憶回路(Mos
1、C101)、記憶回路(Mos2C102))が駆動され、バックアップ、またはリ
カバリが行われる。
以下、記憶回路(Mos1、C101)及び記憶回路(Mos2、C102)の構成と
その動作について説明する。
記憶回路(Mos1、C101)、(Mos2、C102)は、キャパシタC101、
C102に電荷を蓄積することで、ノードFN1、FN2の電位を保持する。トランジス
タMos1、Mos2をオン状態にすることで、ノードNET1とノードFN1が接続さ
れ、ノードFN1にノードNET1で保持している電位が印加され、また、トランジスタ
Mos2をオン状態にすることで、ノードNET2とノードFN2が接続され、ノードF
N2にノードNET2で保持している電位が印加される。そして、トランジスタMos1
、Mos2をオフ状態にすることで、ノードFN1、FN2が電気的に浮遊状態となり、
キャパシタC101、C102に蓄積された電荷が保持され、記憶回路はデータ保持の状
態となる。
例えば、ノードFN1がHレベルである場合、C101から電荷がリークして徐々にそ
の電圧が低下してしまうおそれがある。トランジスタMos1、Mos2は、酸化物半導
体(好ましくはIn、Ga、及びZnを含む酸化物)をチャネル形成領域に含むことが望
ましい。その結果、オフ状態でのソースードレイン間を流れるリーク電流(オフ電流)が
極めて小さいため、ノードFN1の電圧の変動が抑えられる。つまり、記憶回路(Mos
1、C101)を不揮発性の記憶回路、あるいは電源供給なしで長期間データを保持する
ことができる記憶回路として動作させることが可能である。また、記憶回路(Mos2、
C102)も同様であり、これらの記憶回路を、インバータINV101、インバータI
NV102、トランジスタM101、トランジスタM102を有する揮発性の記憶回路の
バックアップ用記憶回路として用いることができる。
トランジスタMos1,Mos2に先の実施の形態で例示したトランジスタを適用する
ことができる。トランジスタMos1,Mos2のオフ電流が小さいために、半導体装置
100は、長期間電源供給なしに情報を保持することができる。トランジスタMos1,
Mos2のスイッチング特性が良好であるために、半導体装置100は、高速のバックア
ップとリカバリを行うことができる。
本発明の一態様に係る半導体装置(セル)と、先の実施の形態で例示した酸化物半導体
をチャネル形成領域に含むトランジスタを用いた、バックアップ可能なフリップフロップ
回路やSRAMセルとを、半導体装置300に適用することが可能である。その結果、短
期間に電源のオンオフが可能となり、さらに低消費電力の半導体装置を提供することがで
きる。
また、本発明の一態様に係る半導体装置(セル)と、先の実施の形態で例示した酸化物
半導体をチャネル形成領域に含むトランジスタを用いた、バックアップ可能なフリップフ
ロップ回路やSRAMセルとを、半導体装置300に適用することができる。この結果、
製造コストを抑えることが可能である。特に、フリップフロップ回路やSRAMセルに用
いるnチャネル型トランジスタを全て、先の実施の形態で例示した酸化物半導体をチャネ
ル形成領域に含むトランジスタで置き換えても良い。Siトランジスタはpチャネル型の
みとすることで、製造コストを低く抑えることができる。
なお、本発明の一態様に係る半導体装置(セル)は、CPUだけでなく、GPU(Gr
aphics Processing Unit)、PLD(Programmable
Logic Device)、DSP(Digital Signal Proces
sor)、MCU(Microcontroller Unit)、RF-ID(Rad
io Frequency Identification)、カスタムLSIなどにも
応用可能である。
(実施の形態9)
本実施の形態では、本発明の一態様に係る半導体装置(セル)の使用例について説明す
る。
図24(A)に、リードフレーム型のインターポーザを用いたパッケージの内部の一部
を表す斜視図を示す。図24(A)に示すパッケージは、本発明の一態様に係る半導体装
置(セル)が適用されたチップ751が、ワイヤボンディング法により、インターポーザ
750上の端子752と接続されている。端子752は、インターポーザ750のチップ
751がマウントされている面上に配置されている。そしてチップ751はモールド樹脂
753によって封止されていてもよいが、各端子752の一部が露出した状態で封止され
るようにする。
パッケージが回路基板に実装されている電子機器(携帯電話)のモジュールの構成を、
図24(B)に示す。図24(B)に示す携帯電話のモジュールは、プリント配線基板7
61に、パッケージ762と、バッテリー764とが実装されている。また、表示素子が
設けられたパネル760に、プリント配線基板761がFPC763によって実装されて
いる。
(実施の形態10)
本発明の一態様に係る半導体装置(セル)を用いた半導体装置の構成の一例について、
図26乃至図29を用いながら説明する。
図26に半導体装置の構成の一例を示す。図26に示す半導体装置600は、記憶装置
として機能することが可能な半導体装置の一例である。半導体装置600は、メモリセル
アレイ610、ローデコーダ621、ワード線ドライバ回路622、ビット線ドライバ回
路630、出力回路640、コントロールロジック回路660を有する。
ビット線ドライバ回路630は、カラムデコーダ631、プリチャージ回路632、セ
ンスアンプ633、および書き込み回路634を有する。プリチャージ回路632は、配
線BL、BLBをプリチャージする機能、および同じ列の配線BLと配線BLBの電圧を
均等にする機能を有する。センスアンプ633は、配線BL、BLBから読み出されたデ
ータ信号D、DBを増幅する機能を有する。増幅されたデータ信号は、出力回路640を
介して、デジタルのデータ信号RDATAとして半導体装置600の外部に出力される。
また、半導体装置600には、外部から電源電圧として低電源電圧VSS、メモリセル
アレイ以外の回路部601用の高電源電圧VDD、メモリセルアレイ610用の高電源電
圧VILが供給される。
また、半導体装置600には、制御信号CE、WE、RE、アドレス信号ADDR、デ
ータ信号WDATAが外部から入力される。ADDRは、ローデコーダ621およびカラ
ムデコーダ631に入力され、WDATAは書き込み回路634に入力される。
コントロールロジック回路660は、外部から入力される制御信号(CE、WE、RE
)を処理して、ローデコーダ621、カラムデコーダ631の制御信号を生成する。制御
信号CEは、チップイネーブル信号であり、制御信号WEは、書き込みイネーブル信号で
あり、制御信号REは、読み出しイネーブル信号である。コントロールロジック回路66
0が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入
力すればよい。
なお、上述の各回路あるいは各信号は、必要に応じて、適宜、取捨することができる。
本発明の一態様に係る半導体装置(セル)は、ローデコーダ621、ワード線ドライバ
回路622、ビット線ドライバ回路630、出力回路640、コントロールロジック回路
660に適用することができる。特に、スタンダードセルを用いて構成することができる
全ての論理回路に適用することができる。その結果、小型の半導体装置600を提供でき
る。また、消費電力低減することが可能な半導体装置600を提供できる。また、動作速
度を向上することが可能な半導体装置600を提供できる。
本発明の一態様に係る半導体装置(セル)にpチャネル型Siトランジスタと、先の実
施の形態で説明した酸化物半導体(好ましくはIn、Ga、及びZnを含む酸化物)をチ
ャネル形成領域に含むトランジスタを用い、半導体装置600に適用することで、小型の
半導体装置600を提供できる。また、消費電力低減することが可能な半導体装置600
を提供できる。また、動作速度を向上することが可能な半導体装置600を提供できる。
特に、Siトランジスタはpチャネル型のみとすることで、製造コストを低く抑えること
ができる。
なお、メモリセルアレイ610には、先の実施の形態で説明した酸化物半導体(好まし
くはIn、Ga、及びZnを含む酸化物)をチャネル形成領域に含むトランジスタを用い
てもよい。以下に、そのようなメモリセルの例を図27乃至図29を用いて説明する。
図27は、メモリセルの構成の一例を示す回路図である。メモリセル103は、トラン
ジスタMos3およびキャパシタC103を有する。ノードFN3がデータ保持部であり
、キャパシタC103の端子が接続されている。トランジスタMos3は、ノードFN3
と配線BLを接続するスイッチとして機能し、ゲートが配線WLに接続されている。配線
WLに、メモリセル選択用信号として、信号OSGが入力される。
図28は、メモリセルの構成の一例を示す回路図である。メモリセル104は、トラン
ジスタMos4、トランジスタM104およびキャパシタC104を有する。ノードFN
4がデータ保持部でありトランジスタMos4は、ノードFN4と配線BLを接続するス
イッチとして機能し、ゲートが配線WLに接続されている。配線WLに、信号OSGが入
力される。キャパシタC104は、配線WLCとノードFN4間を接続する。配線WLC
は、書き込み動作、および読み出し動作時に、C104の端子に一定の電圧を供給するた
めの配線である。トランジスタM104は、pチャネル型トランジスタであり、ゲートが
ノードFN4に、ソースが配線SLに、ドレインが配線BLに接続されている。
配線WLC、SLに一定電圧を与えた状態で、トランジスタMos4をオン状態にして
、ノードFN4を配線BLに接続することで、データを書き込む。データの読み出しは、
配線BL、WLC、SLに一定電圧を与える。ノードFN4の電圧に応じて、トランジス
タM104のソースードレイン間を流れる電流値が変動する。トランジスタM104のソ
ース―ドレイン電流により、配線BLが充電あるいは放電されるので、配線BLの電圧を
検出することで、メモリセル104に保持されているデータ値を読み出すことができる。
なお、トランジスタM104は、nチャネル型トランジスタとすることができる。トラ
ンジスタM104の導電型に合わせて、配線(BL、SL、WLC)に印加する電圧が決
定される。
図29は、メモリセルの構成の一例を示す回路図である。メモリセル105は、トラン
ジスタMos5、トランジスタM105、トランジスタM106およびキャパシタC10
5を有する。ノードFN5がデータ保持部でありトランジスタMos5は、ノードFN5
と配線BLを接続するスイッチとして機能し、ゲートが配線WLに接続されている。配線
WLに、信号OSGが入力される。配線BLとキャパシタC105の一方の端子が、トラ
ンジスタM105、M106により接続されている。トランジスタM105のゲートは配
線RWLに接続され、トランジスタM106のゲートはノードFN5に接続されている。
また、キャパシタC105の他方の端子はノードFN5に接続されている。
データの書き込みは、トランジスタMos5をオン状態にして、ノードFN4を配線B
Lに接続することで行われる。データの読み出しは、トランジスタM105をオン状態に
することで行われる。ノードFN5の電圧に応じて、トランジスタM106のソースード
レイン間を流れる電流値が変動する。トランジスタM106のソース―ドレイン電流によ
り、配線BLが充電あるいは放電されるので、配線BLの電圧を検出することで、メモリ
セル105に保持されているデータ値を読み出すことができる。
なお、トランジスタM105、M106は、pチャネル型トランジスタとすることがで
きる。トランジスタM105、M106の導電型に合わせて、配線RWLに印加する電圧
、キャパシタC105に印加する電圧を決定すればよい。
図27乃至図29に示したメモリセルの構成例において、トランジスタMos3、Mo
s4、Mos5は、酸化物半導体(好ましくはIn、Ga、及びZnを含む酸化物)をチ
ャネル形成領域に含むことが望ましい。その結果、オフ状態でトランジスタのソースード
レイン間を流れるリーク電流(オフ電流)が極めて小さいため、ノードFN3、FN4、
FN5の電圧の変動が抑えられる。つまり、Mos3とC103を含む回路、Mos4と
C104を含む回路、及びMos3とC103を含む回路、それぞれを不揮発性の記憶回
路、あるいは電源供給なしで長期間データを保持することができる記憶回路として動作さ
せることが可能である。
本発明の一態様に係る半導体装置(セル)と、先の実施の形態で例示した酸化物半導体
をチャネル形成領域に含むトランジスタを用いたメモリセルとを、半導体装置600に適
用することで、不揮発性の記憶回路、あるいは電源供給なしで長期間データを保持するこ
とができる記憶回路を有する半導体装置600を提供できる。また、小型化が可能で、低
消費電力で、高速動作が可能で、あるいは電源電圧の変動を低減することが可能な半導体
装置600を提供できる。
また、本発明の一態様に係る半導体装置(セル)と、先の実施の形態で例示した酸化物
半導体をチャネル形成領域に含むトランジスタを用いたメモリセルとを、半導体装置60
0に適用することが可能である。そのため、製造コストを抑えることが可能である。特に
、メモリセルに用いるn型トランジスタを全て、先の実施の形態で例示した酸化物半導体
をチャネル形成領域に含むトランジスタを用いて形成しても良い。Siトランジスタをp
チャネル型のみとすることで、製造コストを低く抑えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
(実施の形態11)
本発明の一態様に係る半導体装置(セル)を用いた装置の構成の一例について、図25
を用いながら説明する。
図25に示す半導体装置800は、RFIDタグの構成の一例である。本実施の形態に
おけるRFIDタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶し、非接触
手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から
、RFIDタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証
システムなどに用いることが可能である。
図25に示す半導体装置800は、アンテナ804、整流回路805、定電圧回路80
6、復調回路807、変調回路808、論理回路809、記憶回路810、ROM811
を有している。
アンテナ804は、通信器801に接続されたアンテナ802との間で無線信号803
の送受信を行うためのものである。また、整流回路805は、入力電位を生成する。具体
的には、アンテナ804で無線信号を受信することにより入力交流信号を生成する、概入
力信号を整流、例えば、半波2倍圧整流する、整流回路805の後段に設けられた容量素
子により、整流された信号を平滑化することが行われる。なお、整流回路805の入力側
または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振
幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しな
いように制御するための回路である。
定電圧回路806は、入力電位から安定した電源電圧を生成し、各回路に供給する。な
お、定電圧回路806は、内部にリセット信号生成回路を有していてもよい。リセット信
号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路809のリセット信
号を生成する。
復調回路807は、入力交流信号を包絡線検出することにより復調し、復調信号を生成
する。また、変調回路808は、アンテナ804より出力するデータに応じて変調を行う
論理回路809は復調信号を解読し、処理を行う。記憶回路810は、入力された情報
を保持し、ローデコーダ、カラムデコーダ、記憶領域などを有する。また、ROM811
は、固有番号(ID)などを格納し、処理に応じて出力を行う。
なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う
電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波
方式などがある。本実施の形態に示す半導体装置800は、いずれの方式に用いることも
可能である。
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
本発明の一態様に係る半導体装置(セル)は、論理回路809、記憶回路810、RO
M811等に適用することができる。特に、スタンダードセルを用いて構成することがで
きる全ての論理回路に適用することができる。その結果、小型の半導体装置800を提供
できる。また、消費電力低減することが可能な半導体装置800を提供できる。また、動
作速度を向上することが可能な半導体装置800を提供できる。
pチャネル型Siトランジスタと、先の実施の形態で説明した酸化物半導体(好ましく
はIn、Ga、及びZnを含む酸化物)をチャネル形成領域に含むトランジスタを用いた
本発明の一態様に係る半導体装置(セル)を、半導体装置800に適用することで、小型
の半導体装置800を提供できる。また、消費電力低減することが可能な半導体装置80
0を提供できる。また、動作速度を向上することが可能な半導体装置800を提供できる
。特に、Siトランジスタはpチャネル型のみとすることで、製造コストを低く抑えるこ
とができる。
なお、記憶回路810には、先の実施の形態で説明した記憶回路を用いることができる
。また、復調回路807に含まれる整流作用を示す素子に、先の実施の形態で説明した酸
化物半導体(好ましくはIn、Ga、及びZnを含む酸化物)をチャネル形成領域に含む
トランジスタを用いてもよい。当該トランジスタが低いオフ電流を有するため、整流作用
を示す素子の逆方向電流を小さく抑えることが可能となる。その結果、優れた整流効率を
実現できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
(実施の形態12)
本発明の一態様に係る半導体装置(セル)は、表示機器、パーソナルコンピュータ、記
録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile
Discなどの記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)
に用いることができる。その他に、本発明の一態様に係る半導体装置(セル)を用いるこ
とができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書
籍端末、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ(
ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディ
オ、デジタルオーディオプレイヤーなど)、複写機、ファクシミリ、プリンタ、プリンタ
複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子
機器の具体例を図30に示す。
図30(A)は携帯型ゲーム機であり、筐体901、筐体902、表示部903、表示
部904、マイクロフォン905、スピーカー906、操作キー907、スタイラス90
8などを有する。なお、図30(A)に示した携帯型ゲーム機は、2つの表示部903と
表示部904とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定され
ない。
図30(B)は携帯データ端末であり、第1筐体911、第2筐体912、第1表示部
913、第2表示部914、接続部915、操作キー916などを有する。第1表示部9
13は第1筐体911に設けられており、第2表示部914は第2筐体912に設けられ
ている。そして、第1筐体911と第2筐体912とは、接続部915により接続されて
おり、第1筐体911と第2筐体912の間の角度は、接続部915により変更が可能で
ある。第1表示部913における映像を、接続部915における第1筐体911と第2筐
体912との間の角度にしたがって、切り替える構成としてもよい。また、第1表示部9
13および第2表示部914の少なくとも一方に、位置入力装置としての機能が付加され
た表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置に
タッチパネルを設けることで付加することができる。または、位置入力装置としての機能
は、フォトセンサーとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付
加することができる。
図30(C)はノート型パーソナルコンピュータであり、筐体921、表示部922、
キーボード923、ポインティングデバイス924などを有する。
図30(D)は電気冷凍冷蔵庫であり、筐体931、冷蔵室用扉932、冷凍室用扉9
33などを有する。
図30(E)はビデオカメラであり、第1筐体941、第2筐体942、表示部943
、操作キー944、レンズ945、接続部946などを有する。操作キー944およびレ
ンズ945は第1筐体941に設けられており、表示部943は第2筐体942に設けら
れている。そして、第1筐体941と第2筐体942とは、接続部946により接続され
ており、第1筐体941と第2筐体942の間の角度は、接続部946により変更が可能
である。表示部943における映像を、接続部946における第1筐体941と第2筐体
942との間の角度にしたがって切り替える構成としてもよい。
図30(F)は普通自動車であり、車体951、車輪952、ダッシュボード953、
ライト954などを有する。
これらの電子機器に、本発明の一態様に係る半導体装置(セル)を用いることで、電子
機器の小型化、動作速度の高速化、消費電力の低減、および/または、電源電圧の変動の
低減を実現することが可能となる。特に、Siトランジスタはpチャネル型のみとするこ
とで、製造コストを低く抑えることができる。その結果、小型の電子機器を提供できる。
また、本発明の一態様に係る半導体装置(セル)を用いることで、消費電力が低減された
電子機器を提供できる。また、高速動作が可能な電子機器を提供できる。また、より安定
に動作する電子機器を提供できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
なお、ある一つの実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の
形態で述べる別の内容(一部の内容でもよい)、及び/又は、一つ若しくは複数の別の実
施の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、又は置き換
えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用い
て述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図(一部でもよい)は、その図の別の部分
、その実施の形態において述べる別の図(一部でもよい)、及び/又は、一つ若しくは複
数の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせることによ
り、さらに多くの図を構成させることが出来る。
10 電子銃室
11 記憶回路
12 光学系
14 試料室
16 光学系
18 カメラ
20 観察室
22 フィルム室
24 電子
28 物質
32 蛍光板
100 半導体装置
101 INV
102 INV
103 メモリセル
104 メモリセル
105 メモリセル
200 半導体装置
201 記憶回路
202 記憶回路
203 記憶回路
204 回路
209 トランジスタ
210 トランジスタ
212 トランジスタ
213 トランジスタ
215 トランジスタ
217 トランジスタ
218 トランジスタ
219 容量素子
220 容量素子
240 配線
241 配線
242 配線
243 配線
244 配線
300 半導体装置
301 CPUコア
302 パワーコントローラ
303 パワースイッチ
304 キャッシュ
305 バスインターフェース
306 デバッグインターフェース
307 制御装置
308 PC
309 パイプラインレジスタ
310 パイプラインレジスタ
311 ALU
312 レジスタファイル
321 パワーマネージメントユニット
322 周辺回路
323 データバス
400 半導体基板
402 絶縁体
404 導電体
404a 導電体
404b 導電体
406 半導体
406a 半導体
406b 半導体
406c 半導体
408 絶縁体
412 絶縁体
413 導電体
416a 導電体
416b 導電体
416c 導電体
424a 導電体
424b 導電体
424c 導電体
425a 導電体
425b 導電体
442 絶縁体
452 絶縁体領域
454 導電体
454a 導電体
454b 導電体
460 絶縁体
462 絶縁体
464 絶縁体
465 絶縁体
466 絶縁体
467 絶縁体
468 絶縁体
470 絶縁体
471 導電体
472 導電体
473 導電体
474 領域
476a 領域
476b 領域
476c 領域
480 導電体
482 導電体
484 導電体
490 トランジスタ
490a トランジスタ
490b トランジスタ
491 トランジスタ
491a トランジスタ
491b トランジスタ
492 トランジスタ
500 半導体装置
501 半導体装置
502 半導体装置
503 半導体装置
504 半導体装置
510 半導体装置
511 半導体装置
600 半導体装置
601 回路部
610 メモリセルアレイ
621 ローデコーダ
622 ワード線ドライバ回路
630 ビット線ドライバ回路
631 カラムデコーダ
632 プリチャージ回路
633 センスアンプ
634 回路
640 出力回路
660 コントロールロジック回路
750 インターポーザ
751 チップ
752 端子
753 モールド樹脂
760 パネル
761 プリント配線基板
762 パッケージ
763 FPC
764 バッテリー
800 半導体装置
801 通信器
802 アンテナ
803 無線信号
804 アンテナ
805 整流回路
806 定電圧回路
807 復調回路
808 変調回路
809 論理回路
810 記憶回路
811 ROM
901 筐体
902 筐体
903 表示部
904 表示部
905 マイクロフォン
906 スピーカー
907 操作キー
908 スタイラス
911 筐体
912 筐体
913 表示部
914 表示部
915 接続部
916 操作キー
921 筐体
922 表示部
923 キーボード
924 ポインティングデバイス
931 筐体
932 冷蔵室用扉
933 冷凍室用扉
941 筐体
942 筐体
943 表示部
944 操作キー
945 レンズ
946 接続部
951 車体
952 車輪
953 ダッシュボード
954 ライト

Claims (3)

  1. 第1のトランジスタと第2のトランジスタとを有するインバータ回路であって、
    前記第1のトランジスタは、シリコンを有する第1のチャネル形成領域と、前記第1のチャネル形成領域の上方に位置する第1のゲート電極と、を有し、
    前記第2のトランジスタは、酸化物半導体を有する第2のチャネル形成領域と、前記第2のチャネル形成領域の上方に位置する第2のゲート電極と、を有し、
    前記第2のチャネル形成領域と前記第2のゲート電極は、前記第1のゲート電極の上方に位置し、
    前記第1のトランジスタのソース電極またはドレイン電極の一方は、高電源配線に電気的に接続され、
    前記第2のトランジスタのソース電極またはドレイン電極の一方は、低電源配線に電気的に接続され、
    前記第1のゲート電極は、第1の導電体を介して、前記第2のゲート電極に電気的に接続され、
    前記第1の導電体は、前記第2のゲート電極の上方に位置し、
    前記第1のトランジスタのソース電極またはドレイン電極の他方は、第2の導電体を介して、前記第2のトランジスタのソース電極またはドレイン電極の他方に電気的に接続され、
    平面視において、前記高電源配線は、第1の方向に延在する領域を有し、
    平面視において、前記低電源配線は、前記第1の方向に延在する領域を有し、
    平面視において、前記第1のトランジスタは、前記第1の方向に沿う方向にキャリアが流れる領域を有し、
    平面視において、前記第2のトランジスタは、前記第1の方向に沿う方向にキャリアが流れる領域を有する、インバータ回路。
  2. 第1のトランジスタと第2のトランジスタとを有するインバータ回路であって、
    前記第1のトランジスタは、シリコンを有する第1のチャネル形成領域と、前記第1のチャネル形成領域の上方に位置する第1のゲート電極と、を有し、
    前記第2のトランジスタは、酸化物半導体を有する第2のチャネル形成領域と、前記第2のチャネル形成領域の上方に位置する第2のゲート電極と、前記第2のチャネル形成領域の下方に位置する第3のゲート電極と、を有し、
    前記第2のチャネル形成領域と前記第2のゲート電極は、前記第1のゲート電極の上方に位置し、
    前記第1のトランジスタのソース電極またはドレイン電極の一方は、高電源配線に電気的に接続され、
    前記第2のトランジスタのソース電極またはドレイン電極の一方は、低電源配線に電気的に接続され、
    前記第1のゲート電極は、第1の導電体を介して、前記第2のゲート電極に電気的に接続され、
    前記第2のゲート電極は、前記第1の導電体を介して、前記第3のゲート電極に電気的に接続され、
    前記第1の導電体は、前記第2のゲート電極の上方に位置し、
    前記第1のトランジスタのソース電極またはドレイン電極の他方は、第2の導電体を介して、前記第2のトランジスタのソース電極またはドレイン電極の他方に電気的に接続され、
    平面視において、前記高電源配線は、第1の方向に延在する領域を有し、
    平面視において、前記低電源配線は、前記第1の方向に延在する領域を有し、
    平面視において、前記第1のトランジスタは、前記第1の方向に沿う方向にキャリアが流れる領域を有し、
    平面視において、前記第2のトランジスタは、前記第1の方向に沿う方向にキャリアが流れる領域を有する、インバータ回路。
  3. 請求項1又は請求項2において、
    前記第2の導電体は、前記酸化物半導体の下方に位置する、インバータ回路。
JP2022153407A 2014-02-28 2022-09-27 インバータ回路、半導体装置 Active JP7340079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023136895A JP2023162321A (ja) 2014-02-28 2023-08-25 インバータ回路、半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014039280 2014-02-28
JP2014039280 2014-02-28
JP2020180830A JP2021022748A (ja) 2014-02-28 2020-10-28 半導体装置
JP2021177495A JP7150123B2 (ja) 2014-02-28 2021-10-29 インバータ回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021177495A Division JP7150123B2 (ja) 2014-02-28 2021-10-29 インバータ回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023136895A Division JP2023162321A (ja) 2014-02-28 2023-08-25 インバータ回路、半導体装置

Publications (2)

Publication Number Publication Date
JP2022180572A true JP2022180572A (ja) 2022-12-06
JP7340079B2 JP7340079B2 (ja) 2023-09-06

Family

ID=54210442

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2015037800A Active JP6612039B2 (ja) 2014-02-28 2015-02-27 半導体装置
JP2019197515A Active JP6786692B2 (ja) 2014-02-28 2019-10-30 半導体装置
JP2020180830A Withdrawn JP2021022748A (ja) 2014-02-28 2020-10-28 半導体装置
JP2021177495A Active JP7150123B2 (ja) 2014-02-28 2021-10-29 インバータ回路
JP2022153407A Active JP7340079B2 (ja) 2014-02-28 2022-09-27 インバータ回路、半導体装置
JP2023136895A Pending JP2023162321A (ja) 2014-02-28 2023-08-25 インバータ回路、半導体装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2015037800A Active JP6612039B2 (ja) 2014-02-28 2015-02-27 半導体装置
JP2019197515A Active JP6786692B2 (ja) 2014-02-28 2019-10-30 半導体装置
JP2020180830A Withdrawn JP2021022748A (ja) 2014-02-28 2020-10-28 半導体装置
JP2021177495A Active JP7150123B2 (ja) 2014-02-28 2021-10-29 インバータ回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023136895A Pending JP2023162321A (ja) 2014-02-28 2023-08-25 インバータ回路、半導体装置

Country Status (2)

Country Link
US (1) US10074576B2 (ja)
JP (6) JP6612039B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711521B2 (en) * 2015-08-31 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate fabrication method to improve RF (radio frequency) device performance
US9761546B2 (en) 2015-10-19 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Trap layer substrate stacking technique to improve performance for RF devices
CN105404872A (zh) * 2015-11-26 2016-03-16 华北电力大学(保定) 一种基于顺序割图法的航拍图像中绝缘子细定位方法
JP6692645B2 (ja) * 2016-01-15 2020-05-13 株式会社ジャパンディスプレイ 半導体装置
US9666546B1 (en) 2016-04-28 2017-05-30 Infineon Technologies Ag Multi-layer metal pads
CN109314146B (zh) * 2016-08-03 2022-12-27 株式会社尼康 半导体装置、pH传感器、生物传感器以及半导体装置的制造方法
KR20180055701A (ko) * 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102396806B1 (ko) 2017-08-31 2022-05-12 마이크론 테크놀로지, 인크 반도체 장치, 하이브리드 트랜지스터 및 관련 방법
KR102333036B1 (ko) 2017-08-31 2021-12-02 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
JPWO2019220259A1 (ja) * 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 記憶装置、半導体装置、および電子機器
KR102554712B1 (ko) 2019-01-11 2023-07-14 삼성전자주식회사 반도체 소자
JPWO2020245692A1 (ja) * 2019-06-07 2020-12-10
JP2021064666A (ja) * 2019-10-11 2021-04-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20220173099A1 (en) * 2020-11-27 2022-06-02 Samsung Electronics Co., Ltd. Complementary metal oxide semiconductor device
US20220254769A1 (en) * 2021-02-09 2022-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and manufacturing method of the same
WO2022176577A1 (ja) 2021-02-16 2022-08-25 三ツ星ベルト株式会社 伝動用vベルト
CN116234300B (zh) * 2022-03-18 2024-02-20 北京超弦存储器研究院 动态存储单元及动态存储装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6354763A (ja) * 1986-08-25 1988-03-09 Mitsubishi Electric Corp 半導体装置
JP2013243353A (ja) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd スタンダードセル、半導体装置、及び電子機器
JP2013243349A (ja) * 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013243352A (ja) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01246863A (ja) * 1988-03-29 1989-10-02 Seiko Epson Corp 半導体装置及び製造方法
JPH03177053A (ja) * 1989-12-05 1991-08-01 Mitsubishi Electric Corp 半導体集積回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05291259A (ja) * 1992-04-08 1993-11-05 Nec Corp 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3432963B2 (ja) * 1995-06-15 2003-08-04 沖電気工業株式会社 半導体集積回路
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003124320A (ja) * 2001-10-17 2003-04-25 Mitsubishi Electric Corp 半導体集積回路チップ
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005183696A (ja) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP2008300765A (ja) * 2007-06-04 2008-12-11 Toshiba Microelectronics Corp 半導体集積回路装置
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2011100989A (ja) * 2009-10-09 2011-05-19 Renesas Electronics Corp 半導体装置
CN103794612B (zh) * 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
KR102281043B1 (ko) 2009-10-29 2021-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190124813A (ko) * 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011099360A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
TWI574259B (zh) * 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
US10177170B2 (en) * 2011-06-24 2019-01-08 Sharp Kabushiki Kaisha Display device and method for manufacturing same
US8906779B2 (en) * 2012-03-30 2014-12-09 International Business Machines Corporation Solar-powered energy-autonomous silicon-on-insulator device
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
JP6173007B2 (ja) 2012-04-27 2017-08-02 株式会社半導体エネルギー研究所 半導体集積回路
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
KR102244460B1 (ko) * 2013-10-22 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6488124B2 (ja) * 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6354763A (ja) * 1986-08-25 1988-03-09 Mitsubishi Electric Corp 半導体装置
JP2013243349A (ja) * 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013243353A (ja) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd スタンダードセル、半導体装置、及び電子機器
JP2013243352A (ja) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置

Also Published As

Publication number Publication date
JP2022017434A (ja) 2022-01-25
JP7150123B2 (ja) 2022-10-07
US10074576B2 (en) 2018-09-11
JP2023162321A (ja) 2023-11-08
JP2021022748A (ja) 2021-02-18
JP2020036034A (ja) 2020-03-05
JP7340079B2 (ja) 2023-09-06
JP2015179838A (ja) 2015-10-08
JP6786692B2 (ja) 2020-11-18
US20150287745A1 (en) 2015-10-08
JP6612039B2 (ja) 2019-11-27

Similar Documents

Publication Publication Date Title
JP7150123B2 (ja) インバータ回路
US11374023B2 (en) Logic circuit, processing unit, electronic component, and electronic device
US10002648B2 (en) Memory device, semiconductor device, and electronic device
JP6748265B2 (ja) 半導体装置
US9299848B2 (en) Semiconductor device, RF tag, and electronic device
JP6377470B2 (ja) 半導体装置およびその作製方法
US9225329B2 (en) Semiconductor device, driving method thereof, and electronic appliance
US10388796B2 (en) Semiconductor device and method for manufacturing the same
JP2015079947A (ja) 半導体装置およびその作製方法
US20190348537A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP6333580B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230825

R150 Certificate of patent or registration of utility model

Ref document number: 7340079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150