JP2021088498A - 固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハ、並びに固体撮像素子 - Google Patents

固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハ、並びに固体撮像素子 Download PDF

Info

Publication number
JP2021088498A
JP2021088498A JP2019231078A JP2019231078A JP2021088498A JP 2021088498 A JP2021088498 A JP 2021088498A JP 2019231078 A JP2019231078 A JP 2019231078A JP 2019231078 A JP2019231078 A JP 2019231078A JP 2021088498 A JP2021088498 A JP 2021088498A
Authority
JP
Japan
Prior art keywords
single crystal
solid
silicon single
crystal substrate
state image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019231078A
Other languages
English (en)
Other versions
JP7318518B2 (ja
Inventor
阿部　孝夫
Takao Abe
孝夫 阿部
大槻　剛
Takeshi Otsuki
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to TW109136376A priority Critical patent/TW202122646A/zh
Priority to CN202011203371.1A priority patent/CN112951932B/zh
Priority to US17/089,122 priority patent/US11824070B2/en
Priority to KR1020200155158A priority patent/KR20210065043A/ko
Publication of JP2021088498A publication Critical patent/JP2021088498A/ja
Application granted granted Critical
Publication of JP7318518B2 publication Critical patent/JP7318518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Chemical Vapour Deposition (AREA)
  • Light Receiving Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】固体撮像素子の残像特性を抑制することができる固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハを提供する。【解決手段】 ＣＺ法によって作製されたシリコン単結晶をスライスして得られる固体撮像素子用のシリコン単結晶基板であって、前記シリコン単結晶基板は、主ドーパントがＧａのｐ型シリコン単結晶基板であり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であることを特徴とする固体撮像素子用のシリコン単結晶基板。【選択図】図１

Description

本発明は、固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハ、並びに固体撮像素子に関する。
スマートフォンをはじめとしたモバイル機器に、固体撮像素子が使用されている。固体撮像素子は、光によって生じたキャリアをＰＮ接合部の空乏層領域（フォトダイオード）にて捉えることにより、光情報を電子情報に変化して画像を得ている（光電変換）。近年、画素数の増加と共に、キャッシュメモリを、フォトダイオード近傍に設置することで、短時間に多数の画像を取得することが出来るようになっており、高画質に加えて、従来は捉えることが難しかった、瞬間瞬間の写真を撮ることが可能になっている。これは、フォトダイオードから短時間でデータを読み出すことになる。
このときに問題になるのが、残像特性である。これは、光電効果で生じたキャリアがトラップされたのちに、ある時間経過後に再放出されることで、このキャリアの影響で像が残ったように見える現象である。高機能化で、短時間に多数のデータを取得する際には、この残像があると、前の撮影データの影響が残ってしまうことを意味する。残像特性の原因としては、基板中のボロンと酸素の複合体であるとされている（非特許文献１、２、及び、特許文献１、２参照）。
また、近年自動運転への期待が高まっており、このためのセンサー（目）として、ＬｉＤＡＲが注目されている。これは赤外線を光源として照射し、反射光をセンサーでとらえて周囲の状況（距離）を測定する技術であり、従来は、航空機や山地計測などの分野で使用されてきた。ミリ波と組み合わせることで、自動運転に要求される高い精度の測定が可能になるとされている。このＬｉＤＡＲシステムのなかで、センサーとなる部分に固体撮像素子が使用される。この中には、感度を高める工夫として、光子が一個フォトダイオードに入射した際、ダイオードのアバランシェ降伏（なだれ降伏）を利用して、生成キャリア量を倍増させて高感度化するなどの方法が検討されている。この分野でも、先ほどの残像特性が発生すると、精度の低下（本来光がないのに、光があると感知。また、残像を回避するために、遅延時間を設けたことで、時間分解能が低下するなど）の可能性がある。
固体撮像素子は、前記の自動運転以外でも、例えば、産業用ロボットに設置される視認センサーや、外科手術などに用いる医療用途など、多くの分野での利用が見込まれる。
これらフォトダイオードを含む固体撮像素子は、シリコン基板を利用して作製されることから、残像特性を抑制できる基板の開発は非常に重要である。
特開２０１９−９２１２号公報 特開２０１９−７９８３４号公報 特許第３６７９３６６号
第７７回応用物理学会秋季学術講演会 講演予稿集 １４ｐ−Ｐ６−１０ 金田 翼， 大谷 章 「ＣＭＯＳ イメージセンサーの残像現象メカニズムの解明 １」 第７７回応用物理学会秋季学術講演会 講演予稿集 １４ｐ−Ｐ６−１１ 大谷 章， 金田 翼 「ＣＭＯＳ イメージセンサーの残像現象メカニズムの解明 ２」
本発明は上記問題点に鑑みてなされたもので、固体撮像素子の残像特性を抑制することができる固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハを提供することを目的とする。
上記目的を達成するために、本発明は、ＣＺ法によって作製されたシリコン単結晶をスライスして得られる固体撮像素子用のシリコン単結晶基板であって、前記シリコン単結晶基板は主ドーパントがＧａのｐ型シリコン単結晶基板であり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であることを特徴とする固体撮像素子用のシリコン単結晶基板を提供する。
このように、固体撮像素子用のシリコン単結晶基板として、ＣＺ（チョクラルスキー）法によって作製されたシリコン単結晶をスライスして得られるｐ型シリコン単結晶基板の主ドーパントが、一般的に用いられているＢ（ボロン）に変えてＧａ（ガリウム）であり、かつ、基板中のＢ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下のものであれば、残像特性の原因となるＢ濃度を低くすることができるため、格子間酸素濃度に関わらず、残像特性を抑制することができる。
しかもＣＺ基板であるため、基板強度、ゲッタリング能力、基板直径サイズ等の面で、ＦＺ（フローティングゾーン）基板よりも優れたものとすることができる。
尚、「主ドーパント」とは、シリコン単結晶基板の導電型を決定する最大濃度のドーパントを意味している。
また、前記ｐ型シリコン単結晶基板中の格子間酸素濃度が１ｐｐｍａ以上１５ｐｐｍａ以下であるものが好ましい。
１５ｐｐｍａ以下だと、光が入射していないにもかかわらず、酸素が空乏層中で発生中心となり電子正孔対が生成されて電荷が生じてしまう現象（白キズ、又は暗電流と呼ばれる）の発生確率を小さくすることができる。一方、１ｐｐｍａ以上だと、基板強度の低下や重金属汚染に対するゲッタリング能力不足が問題となるのをより確実に防ぐことができる。
尚、上記格子間酸素濃度の値はＪＥＩＤＡ（ＪＥＩＴＡ）規格によるものである。ＪＥＩＤＡは、社団法人日本電子工業振興協会の略称であって、ＪＥＩＤＡが定めた換算係数を用いて格子間酸素濃度を算出していることを示している。現在、ＪＥＩＤＡはＪＥＩＴＡ（社団法人電子情報技術産業協会）に改称されている。
さらに、本発明は、フォトダイオード部と、メモリー部と、演算部とを有する固体撮像素子であって、少なくとも前記フォトダイオード部は、上記本発明の固体撮像素子用のシリコン単結晶基板に形成されたものであることを特徴とする固体撮像素子を提供する。
固体撮像素子は、少なくともフォトダイオード部、メモリー部、演算部を有しているが、残像特性が発生するのはフォトダイオード部であるので、少なくともフォトダイオード部が形成される基板として、主ドーパントがＧａであり、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であるｐ型シリコン単結晶基板を用いることで、残像特性の抑制された固体撮像素子を作製することができる。
さらに、本発明は、シリコン単結晶基板の表面にシリコンエピタキシャル層を有する固体撮像素子用のシリコンエピタキシャルウェーハであって、前記シリコンエピタキシャル層は、主ドーパントがＧａのｐ型エピタキシャル層であり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であることを特徴とする固体撮像素子用のシリコンエピタキシャルウェーハを提供する。
シリコンエピタキシャルウェーハを用いて固体撮像素子を作製する場合、フォトダイオードが形成されるシリコンエピタキシャル層（単にエピタキシャル層とも言う）には酸素がほとんど含まれないため、従来のようにエピタキシャル層の主ドーパントがＢであっても、残像特性の原因となるＢと酸素の複合体は形成されないはずである。しかしながら、エピタキシャル層の堆積やデバイス作製プロセス中の熱処理により、従来品ではシリコン単結晶基板中の酸素がエピタキシャル層に拡散して残像特性が発生してしまう場合がある。しかし、本発明では、エピタキシャル層中の主ドーパントがＧａであり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であるので、基板からの酸素の拡散にかかわらず、残像特性を抑制することができる。さらには、たとえシリコン単結晶基板中にＢも含まれており、そのＢもがエピタキシャル層に拡散したとしても、エピタキシャル層中の元々のＢ濃度が上記のように極めて低いので、やはり残像特性を抑制することができる。
また、前記シリコン単結晶基板は、主ドーパントがＧａのｐ型シリコン単結晶基板であり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であるものとすることができる。
エピタキシャル層を形成するシリコン単結晶基板にＢと酸素が含まれている場合、それらの濃度とシリコン単結晶基板が受ける熱処理次第では、従来品では両方の元素がエピタキシャル層に拡散して残像特性が発生してしまう場合がある。そこで、シリコン単結晶基板中の主ドーパントをＧａとし、かつ、Ｂ濃度を５×１０１４ａｔｏｍｓ／ｃｍ３以下とすることによって、残像特性をより確実に抑制することができる。
また、前記シリコン単結晶基板は、主ドーパントがＢであり、Ｂ濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上のｐ＋型シリコン単結晶基板とすることができる。
このようなｐ＋型シリコン単結晶基板であれば、エピタキシャル層の堆積やデバイス作製プロセスの熱処理によって発生することがある金属不純物等のゲッタリング能力をより高めることができる。この場合、ｐ＋型シリコン単結晶基板からエピタキシャル層にＢが拡散するおそれがあるが、前述したようにエピタキシャル層中には酸素がほとんど含まれていないので、残像特性の原因となるＢと酸素の複合体の形成を抑制することができる。
また、前記シリコン単結晶基板は、主ドーパントがＢであり、Ｂ濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以下のｐ−型シリコン単結晶基板とすることができる。
このようなｐ−型であれば、エピタキシャル層の堆積やデバイス作製プロセスの熱処理によってエピタキシャル層中に拡散するＢは限定的であるため、エピタキシャル層中でのＢと酸素の複合体の形成を抑制し、かつ、シリコン単結晶基板の格子間酸素濃度を高めることで、ゲッタリング能力や基板強度を高めることができる。
また、前記シリコン単結晶基板は、ｎ型シリコン単結晶基板とすることができる。
ｎ型シリコン単結晶基板であればＢがほとんど含まれていないので、基板からの酸素の拡散にかかわらず、残像特性を抑制することができる。
ｎ型シリコン単結晶基板の場合もｐ−型シリコン単結晶基板と同様に、エピタキシャル層中でのＢと酸素の複合体の形成を抑制し、かつ、シリコン単結晶基板の格子間酸素濃度を高めることで、ゲッタリング能力や基板強度を高めることができる。
さらに、本発明は、フォトダイオード部と、メモリー部と、演算部とを有する固体撮像素子であって、少なくとも前記フォトダイオード部は、上記本発明の固体撮像素子用のシリコンエピタキシャルウェーハの前記シリコンエピタキシャル層に形成されたものであることを特徴とする固体撮像素子を提供する。
固体撮像素子は、少なくともフォトダイオード部、メモリー部、演算部を有しているが、残像特性が発生するのはフォトダイオード部であるので、少なくともフォトダイオード部が形成されるエピタキシャル層として、主ドーパントがＧａであり、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であるｐ型エピタキシャル層を用いることで、残像特性の抑制された固体撮像素子を作製することができる。
以上のように、本発明によれば、固体撮像素子の残像特性を抑制することができる固体撮像素子用のシリコン単結晶基板及び固体撮像素子を提供することができる。また、固体撮像素子の残像特性を抑制することができる固体撮像素子用のシリコンエピタキシャルウェーハ及び固体撮像素子を提供することができる。
本発明の固体撮像素子用のシリコン単結晶基板の一例を示す概略図である。 ＣＺ法による単結晶引き上げ装置の一例を示す模式図である。 本発明の固体撮像素子の一例を示す概略図である。 本発明の固体撮像素子の製造方法の一例を示す概略図である。 残像特性評価装置の一例を示す構成図である。 半導体基板の評価方法の測定シーケンスの一例を示す図である。 実施例１及び比較例１の残像特性評価の結果を示すグラフである。 本発明の固体撮像素子用のシリコンエピタキシャルウェーハの一例を示す概略図である。
本発明者らは、固体撮像素子の残像特性を抑制することを鋭意検討した結果、特には、残像特性と関係があるとされているＢと酸素の複合体に着目し、これを低減するため、ｐ型の主ドーパントとしてＢの代わりにＧａを用いることを発想した。
尚、ｐ型ドーパントとしてＢの代わりにＧａを用いる例は、太陽電池用のシリコン単結晶として用いることが知られている（特許文献３）。
しかしながら、太陽電池と固体撮像素子とでは製造工程や製造メーカーが異なっており、技術分野が相違していると言うことができる。
加えて、太陽電池用では光劣化を抑制する効果を得ることを目的としているのに対し、固体撮像素子用では残像特性を抑制する効果を得ることを目的としているので、目的とする効果の面でも全く相違している。
そのため、固体撮像素子用のシリコン単結晶基板としてＧａが主ドーパントであるｐ型シリコン単結晶基板が使用された実例は今までは皆無であり、その発想すらなかった。
また、残像特性と関係があるとされているＢと酸素の複合体の形成を抑制するのであれば、酸素濃度を低減させることを狙って、ＦＺ基板（ＦＺ法によって作製され、酸素をほとんど含まないシリコン単結晶からスライスして得られたシリコン単結晶基板）を用いることが考えられる。
しかしながら、固体撮像素子用としてＦＺ基板を用いた場合、１）酸素をほとんど含まないため基板強度が低いこと、及び、酸素析出物によるゲッタリング能力も得られないこと、２）基板強度を高めるために窒素がドープされるため、窒素ドナーの発生により抵抗率が変化しフォトダイオード部の空乏層幅が変化し素子特性に影響を及ぼすこと、３）ＣＺ基板に比べて直径が一世代小さいこと（量産レベルでの現在の最大直径は、ＣＺ基板は３００ｍｍ、ＦＺ基板は２００ｍｍ）などの欠点があるため、固体撮像素子用としてＦＺ基板が用いられることはほとんどなかった。
以上より、主ドーパントがＧａのｐ型のＣＺシリコン単結晶基板で、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下という低い値のものであれば、固体撮像素子の残像特性や基板強度等が良いことを見出し、本発明を完成させた。また、Ｇａ、Ｂについて同様のシリコンエピタキシャル層を有するシリコンエピタキシャルウェーハであれば、固体撮像素子の残像特性が良いことを見出し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
本発明における固体撮像素子用のシリコン単結晶基板の模式図を図１に示す。図１に示すように、本発明のシリコン単結晶基板１０は、主ドーパントがＧａのｐ型のＣＺシリコン単結晶基板であり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下である。
まず、ＣＺ法により作製されたシリコン単結晶基板であるため、例えば、酸素をほとんど含まないＦＺシリコン単結晶基板に比べて基板強度が高いこと、酸素析出物によるゲッタリング能力を得られること、基板直径が一世代大きいこと等の利点がある。なお、基板直径は特に限定されないが、例えば、３００ｍｍ以上、さらには４５０ｍｍ以上とすることができる。
また、主ドーパント、すなわち、基板の導電型を決定するドーパントが、従来の固体撮像素子用のシリコン単結晶基板でドープされているＢではなくＧａである。しかも、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下という低い値である。このため、主ドーパントがＢの従来品では固体撮像素子を製造した場合に問題となっていた、ＢＯ２複合体による残像特性を抑制することができ、格子間酸素濃度に関わらず、残像特性に関して、従来よりも優れた品質の固体撮像素子を提供可能なシリコン単結晶基板となる。
Ｇａ濃度は特に限定されず、所望の抵抗率等に応じて適宜決定できる。
またＢ濃度の下限は特に限定されない。単結晶製造時に不可避的に混入する可能性があるが、上記ＢＯ２複合体の発生を防ぐため、少なければ少ないほど好ましい。
なお、ドーパントに関しては上記条件を満たしていればよく、Ｇａ、Ｂの他に別のドーパントが混じっていても良い。
また、シリコン単結晶基板１０の酸素濃度としては、例えば、１ｐｐｍａ以上１５ｐｐｍａ以下とすることができる。
１５ｐｐｍａ以下なら、光が入射していないにもかかわらず、酸素が空乏層中で発生中心となり電子正孔対が生成されて電荷が生じてしまった白キズ（又は暗電流）の発生確率を小さくすることができる。
また１ｐｐｍａ以上なら、基板強度の低下や重金属汚染に対するゲッタリング能力不足が問題となるのをより確実に防ぐことができる。
なお、１０ｐｐｍａ以下とすることがより好ましく、５ｐｐｍａ以下がさらに好ましい。
このような本発明のシリコン単結晶基板１０の製造方法の一例について、以下、詳細に説明する。まず、ＣＺ法による単結晶引上げ装置の構成例を図２を参照して示す。
単結晶引上げ装置２０は原料を溶融するルツボ２０１を収容するボトムチャンバー２０２と、引き上げた単結晶（単結晶棒）２０３を収容し取り出すトップチャンバー２０４から構成されている。そしてトップチャンバー２０４の上部には単結晶を引き上げるためのワイヤー巻き取り機構２０５が備えつけられており、単結晶の育成に従ってワイヤー２０６を巻き下ろしたり、巻き上げたりの操作を行っている。そして、このワイヤー２０６の先端には、シリコン単結晶を引き上げるため種結晶２０７が種ホルダ２０８に取り付けられている。
一方、ボトムチャンバー２０２内のルツボ２０１は内側を石英ルツボ２０９、外側を黒鉛ルツボ２１０で構成されており、このルツボ２０１の周囲にはルツボ内に仕込まれた多結晶シリコン原料を溶かすためのヒータ２１１が配置されており、さらにヒータは断熱材２１２で囲われている。そしてルツボ２０１の内部にはヒータで加熱することによって溶解されたシリコン融液２１６が満たされている。そして、このルツボ２０１は回転動、上下動することが可能な支持軸２１３により支持されており、そのための駆動装置２１４がボトムチャンバー２０２の下部に取り付けられている。他に、炉内に導入される不活性ガスを整流するための整流筒２１５を用いてもよい。
次に、上記装置を用いたシリコン単結晶の製造方法について説明する。まず最初に、多結晶シリコン原料とドープ剤であるＧａをルツボ２０１内に入れ、ヒータ２１１で加熱して原料を溶融する。本形態ではＧａを多結晶シリコン原料と一緒に溶融前にルツボに入れたが、量産にあたっては精細な濃度調整が必要となることから、高濃度のＧａドープシリコン単結晶を作製し、それを細かく砕いてドープ剤を作製し、これを多結晶シリコン原料を溶融した後に所望濃度になるよう調整して投入するのが望ましい。
次に、多結晶シリコン原料が全て溶けたら、ワイヤー巻き取り機構２０５のワイヤー２０６の先端に単結晶棒を育成するための種結晶２０７を取り付け、ワイヤー２０６を静かに巻き降ろして種結晶２０７の先端をシリコン融液２１６に接触させる。このときルツボ２０１と種結晶２０７は互いに逆方向に回転しており、また引上機内部は減圧状態にあり炉内上部から流された、例えばアルゴン等の不活性ガスで満たされた状態にある。
種結晶２０７の周囲の温度が安定したら、種結晶２０７とルツボ２０１を互いに逆方向に回転させながら静かにワイヤー２０６を巻き取り種結晶２０７の引き上げを開始する。そして、種結晶２０７に生じているスリップ転位を消滅させるためのネッキングを実施する。ネッキングをスリップ転位が消滅する太さ、長さまで行なったら、徐々に径を拡大して単結晶２０３のコーン部を作製し、所望の直径まで拡径する。所定直径までコーン径が広がったところで、単結晶棒の定径部（直胴部）の作製に移行する。この時、ルツボの回転速度、引上げ速度、チャンバー内の不活性ガス圧力、流量等は、育成する単結晶に含まれる酸素濃度に合わせて適宜調整する。また、結晶直径は、温度と引上げ速度を調整することによって制御される。
単結晶直胴部を所定の長さ引上げたら、今度は結晶直径を縮径しテール部を作製したのち、テール先端をシリコン融液面から切り離し、育成したシリコン単結晶をトップチャンバー２０４まで巻き上げて、結晶が冷えるのを待つ。単結晶棒が取り出し可能な温度まで冷却されたら、引上機から取り出し、結晶をウエーハに加工する工程に移る。
加工工程では、まずコーン部とテール部を切断し単結晶棒の周囲を円筒研削し、適当な大きさのブロックに切断加工する。そして、この適当な大きさにした単結晶ブロックをスライサーによりスライスして、ウエーハ状にした後、必要に応じて面取り、ラッピング等を施し、さらにエッチングによって加工歪みを取り除き基板となるウエーハを作製する。
上記例では、意図的にＧａのみドープする例を挙げたが、ドープ剤はこれに限定されない。導電型を決定する主ドーパントとしてＧａがドープされ、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下になるようにすれば良い。
所望の抵抗率等に応じて適宜決定することができる。
固体撮像素子用としての抵抗率は、例えば、０．１〜２０Ωｃｍの範囲であるのが好ましい。
図３Ａに本発明の固体撮像素子の一例を示す。ここでは、裏面照射型の固体撮像素子を例に挙げるが、本発明はこれに限定されるものではない。
固体撮像素子３０は、フォトダイオード部３０３、メモリー部および演算部３０４を有している。固体撮像素子３０は第１の基板３０１（本発明のシリコン単結晶基板１０）と第２の基板３０２の各々に各種素子を形成して貼り合わされたものである。
第１の基板、すなわちフォトダイオード部３０３が形成される方は、本発明のシリコン単結晶基板１０のように、主ドーパントがＧａのｐ型のＣＺシリコン単結晶基板であり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下のものである。
一方、第２の基板は、例えば、ＣＺシリコン単結晶基板とすることができる。第１の基板のように主ドーパントがＧａでなくとも良く、適宜決定することができる。
このような固体撮像素子３０であれば、残像特性が発生するのはフォトダイオード部３０３であるので、少なくとも第１の基板３０１に主ドーパントがＧａのｐ型のＣＺシリコン単結晶基板であり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下のものを用いることで、残像特性の抑制された固体撮像素子となる。
このような固体撮像素子３０の製造方法の一例を図３Ｂに示す。
まず、本発明の基板である第１の基板３０１、第２の基板３０２を用意する。
これらの基板に対して、ゲート酸化膜３０５等を形成して各種素子（フォトダイオード部３０３（受光素子）、メモリー部及び演算部３０４）を形成する他、ＳＴＩ（素子分離）３０６、配線３０７、層間絶縁膜３０８等を形成する。
その後、各種素子を形成した第１の基板３０１、第２の基板３０２を貼り合わせ、固体撮像素子３０を作製する。
また、上記のシリコン単結晶基板を用いた固体撮像素子とは別態様の、残像特性を抑制可能なシリコンエピタキシャルウェーハを用いた固体撮像素子について以下に説明する。
まず、本発明における固体撮像素子用のシリコンエピタキシャルウェーハの模式図を図７に示す。図７に示すように、本発明のシリコンエピタキシャルウェーハ７０は、シリコン単結晶基板７０２の表面に、主ドーパントがＧａであり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であるｐ型のシリコンエピタキシャル層７０１を有している。このようなものであれば、シリコンエピタキシャル層７０１中の元々のＢ濃度が極めて低く、酸素もほとんど含まれないため、たとえシリコン単結晶基板７０２から酸素やＢが拡散してきたとしても、酸素とＢの複合体の形成は抑制され、残像特性を抑制可能である。
また、シリコン単結晶基板７０２自体（例えば主ドーパント等）は限定されず、適宜決定することができる。以下にシリコン単結晶基板７０２の例を挙げる。
シリコン単結晶基板７０２は、例えば、主ドーパントがＧａであり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下のｐ型シリコン単結晶基板とすることができる。このようなｐ型シリコン単結晶基板であれば、シリコン単結晶基板が受ける熱処理によって、Ｂと酸素がシリコンエピタキシャル層７０１に拡散して残像特性が発生してしまうのをより確実に抑制することができる。
また、シリコン単結晶基板７０２は、例えば、主ドーパントがＢであり、Ｂ濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上のｐ＋型シリコン単結晶基板とすることができる。このようなｐ＋型シリコン単結晶基板であれば、シリコンエピタキシャル層７０１の堆積やデバイス作製プロセスの熱処理によって発生することがある金属不純物等のゲッタリング能力をより高めることができる。この場合、ｐ＋型シリコン単結晶基板からエピタキシャル層にＢが拡散するおそれがあるが、エピタキシャル層中には酸素がほとんど含まれていないので、残像特性の原因となるＢと酸素の複合体の形成を抑制することができる。
この際、このｐ＋型シリコン単結晶基板の格子間酸素濃度は限定されないが、ｐ＋型シリコン単結晶基板からエピタキシャル層への酸素の拡散をより確実に防止するため、格子間酸素濃度を２０ｐｐｍａ以下とすることが好ましく、１５ｐｐｍａ以下とすることがより好ましい。
また、シリコン単結晶基板７０２は、例えば、主ドーパントがＢであり、Ｂ濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以下のｐ−型シリコン単結晶基板とすることができる。このようなｐ−型シリコン単結晶基板であれば、エピタキシャル層の堆積やデバイス作製プロセスの熱処理によってエピタキシャル層中に拡散するＢは限定的であるため、エピタキシャル層中でのＢと酸素の複合体の形成をより確実に抑制し、かつ、シリコン単結晶基板の格子間酸素濃度を高めることで、ゲッタリング能力や基板強度を高めることができる。
また、シリコン単結晶基板７０２は、例えばｎ型シリコン単結晶基板とすることができる。ｎ型シリコン単結晶基板であればＢがほとんど含まれていないので、ｐ−型シリコン単結晶基板と同様に、エピタキシャル層中でのＢと酸素の複合体の形成をより確実に抑制し、かつ、シリコン単結晶基板の格子間酸素濃度を高めることで、ゲッタリング能力や基板強度を高めることができる。
このような本発明のシリコンエピタキシャルウェーハを製造する方法について説明する。
まず、シリコン単結晶基板７０２は、例えば、図２に示すようなＣＺ法の単結晶引上げ装置２０を用いて製造し、スライスし、面取り等を行い得ることができる。なお、Ｂを意図的にドープする場合については、単結晶引上げの際に、Ｂドープ剤を所望濃度分だけ原料ととともに溶融しておけば良い。
そして、製造したシリコン単結晶基板７０２上にシリコンエピタキシャル層７０１を積層する。この場合、使用するエピタキシャル装置は特に限定されず、例えば従来と同様のものを用いることができる。炉内のサセプタ上にシリコン単結晶基板７０２を配置し、炉内を加熱するとともに、キャリアガス、原料ガスとしてトリクロロシラン等を炉内に流すとともに、Ｇａドープのために例えば塩化ガリウムを含むガスも併せて流す。これにより、主ドーパントがＧａのｐ型であり、しかも、Ｂが不可避的に混入したとしても５×１０１４ａｔｏｍｓ／ｃｍ３以下の濃度（少なければ少ないほど良い）に抑えたエピタキシャル層７０１を積層することができ、本発明のシリコンエピタキシャルウェーハ７０を製造できる。
なお、Ｇａドープの方法は上記に限定されず、所望の濃度等に応じて適宜決定することができる。
次に、このようなシリコンエピタキシャルウェーハを用いた固体撮像素子について説明するが、本発明はこれに限定されるものではない。
前述した図３Ａのシリコン単結晶基板を用いた固体撮像素子３０と同様に、フォトダイオード部、メモリー部および演算部を有する固体撮像素子である。ただし、図３Ａの例では、フォトダイオード部３０３が形成される第１の基板３０１が本発明のシリコン単結晶基板１０であったが、ここでは上記のシリコンエピタキシャルウェーハ７０に置き換えたものとなる。
フォトダイオード部が形成されるシリコンエピタキシャル層では、少なくともシリコンエピタキシャル層中の主ドーパントがＧａであり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であり、残像特性に関して、従来よりも優れた品質の固体撮像素子となる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
図２の装置を用いてＣＺシリコン単結晶を引き上げ、スライスして主ドーパントがＧａの本発明の固体撮像素子用のｐ型のシリコン単結晶基板を作製した。作製にあたり、具体的なパラメータは以下の通りである。なお、Ｇａは意図的にドープしたが、Ｂは不可避的に混入したものと思われる。
直径３００ｍｍ、結晶方位＜１００＞、酸素濃度：３．４〜１０．５ｐｐｍａ、抵抗率５Ωｃｍ、Ｇａ濃度：３×１０１５ａｔｏｍｓ／ｃｍ３、Ｂ濃度：５×１０１３ａｔｏｍｓ／ｃｍ３以下（ＳＩＭＳによる下限値以下）
（比較例１）
主ドーパントがＢの従来の固体撮像素子用のｐ型のシリコン単結晶基板を作製した。作製にあたり、具体的なパラメータは以下の通りである。それ以外は実施例１と同様にして作製した。
直径３００ｍｍ、結晶方位＜１００＞、酸素濃度：３．４〜１０．５ｐｐｍａ、抵抗率１０Ωｃｍ、Ｂ濃度：１×１０１５ａｔｏｍｓ／ｃｍ３
実施例１、比較例１の基板を用いて、ＰＮ接合を形成し、残像特性の酸素濃度依存性を基板レベルで比較した（４５０℃、７５時間アニール後の「光照射前後のリーク電流比」で評価）。評価装置、方法について以下に詳述する。
具体的な評価方法を説明するために、図４に、残像特性評価装置４０の一例を示す。該評価装置は、ＰＮ接合構造４０１を有する半導体基板４０２に対し、光照射を行う装置（照明）４０３、光ファイバー４０４及び光の光量を測定する装置（照度計）４０５、ケルビンプロープ４０６を備えた電流測定器（ＳＭＵ）４０７からなる。そして基板を設置して、半導体基板４０２の表面に所定の照度の光照射を所定時間行った後（光照射を行う工程）、光照射をオフにした後の光照射後の発生キャリア量を測定する工程を行う。
ここで、光照射は、白色光のＬＥＤを使用した。また、測定時の光量であるが、５００ルクスとした。また、光照射の時間は、１０秒とした。
このようにして形成されたＰＮ接合の発生キャリア量を測定する。具体的な光照射と測定のタイミング概念図を図５に示す。図５は、半導体基板の評価方法の測定シーケンスの一例を示す図である。
光照射によるキャリアの発生量は、半導体基板４０２の種類や半導体基板４０２に含まれる軽元素、とくに炭素の影響を受ける。そのため、光照射によりもともと発生するキャリア量の違いが、残像特性に影響することを回避するために、図５に示すように、光照射をしながら一度発生キャリア量（光照射中の発生キャリア量）を測定した。このようにして、もともと発生するキャリア量の違いを考慮して半導体基板を評価した。
また、光照射をオフとしてからの光照射後の発生キャリア量の測定時間を１秒間とした。
また図５において、光照射をオフにした後の発生キャリア量の測定を行う前に、一度測定を停止するのは、光照射をオフにしたときのノイズをより確実に避けるためである。
そして、残像特性を、光照射オンオフ時のキャリア測定プローブの電流値の比から評価した。例えば、光照射オフ後の電流値が高いということは、それだけキャリアがトラップされていることを示すものであり、残像特性が悪いことが推測できる。
実際の固体撮像素子の例でも、シャッターを開けた場合に入射する光により生成した電子・正孔対により電荷が生じ、これを取り込むことで画像として構築されるが、シャッターを閉じた後には、速やかに電子・正孔対が排出されることが重要であり、これが遅いと残像として、次のフレームに影響を及ぼす。
（実施例１と比較例１の評価結果）
図６に評価結果を示す。比較例１（Ｂ主ドープ）の場合、どの酸素濃度［Ｏｉ］においても実施例１（Ｇａ主ドープ）に比べて光照射前後の電流比が大きく、残像特性が劣ることがわかる。具体的には光照射前後の電流比は、比較例１は２．７〜５．２、実施例１は１．２〜１．６であった。４５０℃で７５時間アニールすると、ＢＯ２欠陥が生成するＢドープ結晶の比較例１では電流値が変化するが、Ｇａドープ結晶の実施例１ではＢＯ２形成が抑制されるので、電流値変化（残像特性変化）が抑制される。また、比較例１では酸素濃度が増加するにつれて電流比が大きくなっており、酸素濃度の増加とともに残像特性が劣化していく傾向があることがわかる。
一方、実施例１の場合、酸素濃度が増加しても光照射前後の電流比は低い値（１に近い値）でほぼ一定であり、残像特性が良好であると判断できる。
（実施例２）
図２の装置を用いてＣＺシリコン単結晶を引き上げ、スライスして主ドーパントがＧａの本発明の固体撮像素子用のｐ型のシリコン単結晶基板を作製した。作製にあたり、具体的なパラメータは以下の通りである。なお、Ｇａの他、Ｂを意図的に微量ドープして作製した。
直径３００ｍｍ、結晶方位＜１００＞、酸素濃度：５ｐｐｍａ、抵抗率４Ωｃｍ、Ｇａ濃度：３×１０１５ａｔｏｍｓ／ｃｍ３、Ｂ濃度：５×１０１４ａｔｏｍｓ／ｃｍ３
そして、実施例１と同様にして残像特性の評価を行った。
（実施例２の評価結果）
光照射前後の電流比は約１．６であり、残像特性が良好であると判断できる。
（実施例３）
本発明の固体撮像素子用のシリコンエピタキシャルウェーハを作製するため、まず、図２の装置を用いてＣＺシリコン単結晶を引き上げ、スライスして主ドーパントがＧａのｐ型のシリコン単結晶基板を作製し、この基板上に、主ドーパントがＧａのｐ型エピタキシャル層を形成した。作製にあたり、具体的なパラメータは以下の通りである。
（シリコン単結晶基板）
直径３００ｍｍ、結晶方位＜１００＞、酸素濃度：１５ｐｐｍａ、抵抗率４Ωｃｍ、Ｇａ濃度：３×１０１５ａｔｏｍｓ／ｃｍ３、Ｂ濃度：５×１０１３ａｔｏｍｓ／ｃｍ３以下（ＳＩＭＳによる下限値以下）
（シリコンエピタキシャル層）
エピタキシャル層膜厚：５μｍ、抵抗率１０Ωｃｍ、Ｇａ濃度：１×１０１５ａｔｏｍｓ／ｃｍ３、Ｂ濃度：５×１０１３ａｔｏｍｓ／ｃｍ３以下（ＳＩＭＳによる下限値以下）
そして、実施例１と同様にして残像特性の評価を行った。
（実施例３の評価結果）
光照射前後の電流比は約１．８であり、残像特性が良好であると判断できる。
（比較例２）
シリコンエピタキシャル層のドーパントとしてＧａの代わりにＢを用いた（エピタキシャル層でのＢ濃度：１×１０１５ａｔｏｍｓ／ｃｍ３）以外は、実施例３と同等の条件でシリコンエピタキシャルウェーハを作製し、実施例１と同様にして残像特性の評価を行った。
（比較例２の評価結果）
光照射前後の電流比は約８．２と実施例３に比べて大きくなっており、残像特性が劣っていることが判る。
（実施例４）
本発明の固体撮像素子用のシリコンエピタキシャルウェーハを作製するため、まず、図２の装置を用いてＣＺシリコン単結晶を引き上げ、スライスして主ドーパントがＢのｐ＋型のシリコン単結晶基板を作製し、この基板上に、主ドーパントがＧａのｐ型エピタキシャル層を形成した。作製にあたり、具体的なパラメータは以下の通りである。
（シリコン単結晶基板）
直径３００ｍｍ、結晶方位＜１００＞、酸素濃度：１０ｐｐｍａ、抵抗率０．０１Ωｃｍ、Ｂ濃度：８．５×１０１８ａｔｏｍｓ／ｃｍ３
（シリコンエピタキシャル層）
エピタキシャル層膜厚：５μｍ、抵抗率１０Ωｃｍ、Ｇａ濃度：１×１０１５ａｔｏｍｓ／ｃｍ３、Ｂ濃度：５×１０１３ａｔｏｍｓ／ｃｍ３以下（ＳＩＭＳによる下限値以下）
そして、実施例１と同様にして残像特性の評価を行った。
（実施例４の評価結果）
光照射前後の電流比は約２．１であり、残像特性が良好であると判断できる。
（実施例５）
本発明の固体撮像素子用のシリコンエピタキシャルウェーハを作製するため、まず、図２の装置を用いてＣＺシリコン単結晶を引き上げ、スライスして主ドーパントがＢのｐ−型のシリコン単結晶基板を作製し、この基板上に、主ドーパントがＧａのｐ型エピタキシャル層を形成した。作製にあたり、具体的なパラメータは以下の通りである。
（シリコン単結晶基板）
直径３００ｍｍ、結晶方位＜１００＞、酸素濃度：１５ｐｐｍａ、抵抗率１０Ωｃｍ、Ｂ濃度：１×１０１５ａｔｏｍｓ／ｃｍ３
（シリコンエピタキシャル層）
エピタキシャル層膜厚：５μｍ、抵抗率１０Ωｃｍ、Ｇａ濃度：１×１０１５ａｔｏｍｓ／ｃｍ３、Ｂ濃度：５×１０１３ａｔｏｍｓ／ｃｍ３以下（ＳＩＭＳによる下限値以下）
そして、実施例１と同様にして残像特性の評価を行った。
（実施例５の評価結果）
光照射前後の電流比は約２．２であり、残像特性が良好であると判断できる。
（実施例６）
本発明の固体撮像素子用のシリコンエピタキシャルウェーハを作製するため、まず、図２の装置を用いてＣＺシリコン単結晶を引き上げ、スライスして主ドーパントがＧａのｐ型のシリコン単結晶基板を作製し、この基板上に、主ドーパントがＧａのｐ型エピタキシャル層を形成した。作製にあたり、具体的なパラメータは以下の通りである。なお、エピタキシャル層にはＧａの他、Ｂを意図的に微量ドープして作製した。
（シリコン単結晶基板）
直径３００ｍｍ、結晶方位＜１００＞、酸素濃度：１５ｐｐｍａ、抵抗率４Ωｃｍ、Ｇａ濃度：３×１０１５ａｔｏｍｓ／ｃｍ３、Ｂ濃度：５×１０１３ａｔｏｍｓ／ｃｍ３以下（ＳＩＭＳによる下限値以下）
（シリコンエピタキシャル層）
エピタキシャル層膜厚：５μｍ、抵抗率８Ωｃｍ、Ｇａ濃度：１×１０１５ａｔｏｍｓ／ｃｍ３、Ｂ濃度：５×１０１４ａｔｏｍｓ／ｃｍ３
そして、実施例１と同様にして残像特性の評価を行った。
（実施例６の評価結果）
光照射前後の電流比は約２．３であり、残像特性が良好であると判断できる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…ｐ型シリコン単結晶基板、
２０…単結晶引上げ装置、 ２０１…ルツボ、 ２０２…ボトムチャンバー、
２０３…単結晶、 ２０４…トップチャンバー、 ２０５…ワイヤー巻き取り機構、
２０６…ワイヤー、 ２０７…種結晶、 ２０８…種ホルダ、 ２０９…石英ルツボ、
２１０…黒鉛ルツボ、 ２１１…ヒータ、 ２１２…断熱材、 ２１３…支持軸、
２１４…駆動装置、 ２１５…整流筒、 ２１６…シリコン融液、
３０…固体撮像素子、 ３０１…第１の基板、 ３０２…第２の基板、
３０３…フォトダイオード部、 ３０４…メモリー部及び演算部、
３０５…ゲート酸化膜、 ３０６…ＳＴＩ（素子分離）、 ３０７…配線、
３０８…層間絶縁膜、
４０…残像特性評価装置、 ４０１…ＰＮ接合、 ４０２…基板、 ４０３…照明、
４０４…光ファイバー、 ４０５…照度計、 ４０６…ケルビンプロープ、
４０７…電流測定器（ＳＭＵ）、
７０…シリコンエピタキシャルウェーハ、 ７０１…ｐ型シリコンエピタキシャル層、
７０２…シリコン単結晶基板。

Claims (9)

  1. ＣＺ法によって作製されたシリコン単結晶をスライスして得られる固体撮像素子用のシリコン単結晶基板であって、
    前記シリコン単結晶基板は、主ドーパントがＧａのｐ型シリコン単結晶基板であり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であることを特徴とする固体撮像素子用のシリコン単結晶基板。
  2. 前記ｐ型シリコン単結晶基板中の格子間酸素濃度が１ｐｐｍａ以上１５ｐｐｍａ以下であることを特徴とする請求項１に記載の固体撮像素子用のシリコン単結晶基板。
  3. フォトダイオード部と、メモリー部と、演算部とを有する固体撮像素子であって、
    少なくとも前記フォトダイオード部は、請求項１又は請求項２に記載された固体撮像素子用のシリコン単結晶基板に形成されたものであることを特徴とする固体撮像素子。
  4. シリコン単結晶基板の表面にシリコンエピタキシャル層を有する固体撮像素子用のシリコンエピタキシャルウェーハであって、
    前記シリコンエピタキシャル層は、主ドーパントがＧａのｐ型エピタキシャル層であり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であることを特徴とする固体撮像素子用のシリコンエピタキシャルウェーハ。
  5. 前記シリコン単結晶基板は、主ドーパントがＧａのｐ型シリコン単結晶基板であり、かつ、Ｂ濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項４に記載の固体撮像素子用のシリコンエピタキシャルウェーハ。
  6. 前記シリコン単結晶基板は、主ドーパントがＢであり、Ｂ濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上のｐ＋型シリコン単結晶基板であることを特徴とする請求項４に記載の固体撮像素子用のシリコンエピタキシャルウェーハ。
  7. 前記シリコン単結晶基板は、主ドーパントがＢであり、Ｂ濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以下のｐ−型シリコン単結晶基板であることを特徴とする請求項４に記載の固体撮像素子用のシリコンエピタキシャルウェーハ。
  8. 前記シリコン単結晶基板は、ｎ型シリコン単結晶基板であることを特徴とする請求項４に記載の固体撮像素子用のシリコンエピタキシャルウェーハ。
  9. フォトダイオード部と、メモリー部と、演算部とを有する固体撮像素子であって、
    少なくとも前記フォトダイオード部は、請求項４から請求項８のいずれか一項に記載された固体撮像素子用のシリコンエピタキシャルウェーハの前記シリコンエピタキシャル層に形成されたものであることを特徴とする固体撮像素子。
JP2019231078A 2019-11-26 2019-12-23 固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハ、並びに固体撮像素子 Active JP7318518B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW109136376A TW202122646A (zh) 2019-11-26 2020-10-21 固體攝像元件用之矽單晶基板及矽磊晶晶圓以及固體攝像元件
CN202011203371.1A CN112951932B (zh) 2019-11-26 2020-11-02 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件
US17/089,122 US11824070B2 (en) 2019-11-26 2020-11-04 Silicon single crystal substrate and silicon epitaxial wafer for solid-state image sensor and solid-state image sensor
KR1020200155158A KR20210065043A (ko) 2019-11-26 2020-11-19 고체촬상소자용의 실리콘 단결정 기판 및 실리콘 에피택셜 웨이퍼, 그리고 고체촬상소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019213288 2019-11-26
JP2019213288 2019-11-26

Publications (2)

Publication Number Publication Date
JP2021088498A true JP2021088498A (ja) 2021-06-10
JP7318518B2 JP7318518B2 (ja) 2023-08-01

Family

ID=76219531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019231078A Active JP7318518B2 (ja) 2019-11-26 2019-12-23 固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハ、並びに固体撮像素子

Country Status (4)

Country Link
JP (1) JP7318518B2 (ja)
KR (1) KR20210065043A (ja)
CN (1) CN112951932B (ja)
TW (1) TW202122646A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002104897A (ja) * 2000-09-26 2002-04-10 Shin Etsu Handotai Co Ltd シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
JP3679366B2 (ja) * 1999-05-28 2005-08-03 信越半導体株式会社 Ｇａ添加太陽電池用ＣＺシリコン単結晶および太陽電池用シリコン単結晶ウエーハ並びにその製造方法
CN102400219A (zh) * 2011-11-30 2012-04-04 东海晶澳太阳能科技有限公司 一种硼-镓共掺准单晶硅及其制备方法
CN104124292A (zh) * 2013-04-23 2014-10-29 晶澳太阳能有限公司 硼镓共掺单晶硅片及其制备方法和太阳能电池
JP2017005196A (ja) * 2015-06-15 2017-01-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像素子の製造方法、光電変換素子、撮像装置、電子機器、並びに光電変換素子。
JP2018148128A (ja) * 2017-03-08 2018-09-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハおよび固体撮像素子の製造方法
JP2019079834A (ja) * 2017-10-19 2019-05-23 信越半導体株式会社 シリコンエピタキシャルウエーハの製造方法及びシリコンエピタキシャルウエーハ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766380A (ja) * 1993-06-30 1995-03-10 Toshiba Corp 固体撮像装置
JP2002176162A (ja) * 2000-08-10 2002-06-21 Semiconductor Energy Lab Co Ltd エリアセンサ及びエリアセンサを備えた表示装置
JP4359739B2 (ja) * 2000-10-20 2009-11-04 日本電気株式会社 光電変換素子および固体撮像素子
JP2002329664A (ja) * 2001-04-26 2002-11-15 Mitsubishi Materials Silicon Corp ＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法、並びに半導体ウェーハ及びこれを用いた歪みＳｉウェーハと電界効果型トランジスタ
JP2005175316A (ja) * 2003-12-12 2005-06-30 Nikon Corp 受光素子、及び固体撮像装置
JP2007210833A (ja) * 2006-02-09 2007-08-23 Kyocera Corp 粒状半導体の製造装置および製造方法ならびに光電変換装置
CN101599499A (zh) * 2009-07-14 2009-12-09 北京思比科微电子技术有限公司 无残像cmos图像传感器的像素结构和制造方法
US8680591B2 (en) * 2009-09-17 2014-03-25 Sionyx, Inc. Photosensitive imaging devices and associated methods
JP5523813B2 (ja) * 2009-12-16 2014-06-18 株式会社東芝 固体撮像装置
KR101211442B1 (ko) * 2010-03-08 2012-12-12 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 고체 촬상 장치
JP5934218B2 (ja) * 2010-09-03 2016-06-15 ジーテイーエイテイー・アイピー・ホールデイング・エルエルシーＧＴＡＴ ＩＰ Ｈｏｌｄｉｎｇ ＬＬＣ ガリウム、インジウムまたはアルミニウムでドープされたケイ素の単結晶
JP5724890B2 (ja) * 2012-01-23 2015-05-27 信越半導体株式会社 シリコン単結晶ウエーハ、その酸素析出量の面内均一性評価方法、シリコン単結晶の製造方法
CN102978699B (zh) * 2012-11-16 2015-11-11 浙江中晶科技股份有限公司 硼镓共掺的重掺p型单晶硅的生长及掺杂方法
JP6107308B2 (ja) * 2013-03-28 2017-04-05 信越半導体株式会社 シリコン単結晶製造方法
JP2013175742A (ja) * 2013-03-29 2013-09-05 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP6020342B2 (ja) * 2013-05-10 2016-11-02 信越半導体株式会社 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
EP3113224B1 (en) * 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP6702270B2 (ja) 2017-06-22 2020-05-27 信越半導体株式会社 半導体基板の評価方法
TWI800636B (zh) * 2018-04-20 2023-05-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679366B2 (ja) * 1999-05-28 2005-08-03 信越半導体株式会社 Ｇａ添加太陽電池用ＣＺシリコン単結晶および太陽電池用シリコン単結晶ウエーハ並びにその製造方法
JP2002104897A (ja) * 2000-09-26 2002-04-10 Shin Etsu Handotai Co Ltd シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
CN102400219A (zh) * 2011-11-30 2012-04-04 东海晶澳太阳能科技有限公司 一种硼-镓共掺准单晶硅及其制备方法
CN104124292A (zh) * 2013-04-23 2014-10-29 晶澳太阳能有限公司 硼镓共掺单晶硅片及其制备方法和太阳能电池
JP2017005196A (ja) * 2015-06-15 2017-01-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像素子の製造方法、光電変換素子、撮像装置、電子機器、並びに光電変換素子。
JP2018148128A (ja) * 2017-03-08 2018-09-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハおよび固体撮像素子の製造方法
JP2019079834A (ja) * 2017-10-19 2019-05-23 信越半導体株式会社 シリコンエピタキシャルウエーハの製造方法及びシリコンエピタキシャルウエーハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
〇大谷 章、金田 翼 〇AKIRA OHTANI, TASUKO KANEDA: "［１４ｐ−Ｐ６−１１］ＣＭＯＳイメージセンサーの残像現象メカニズムの解明２ [14p-P6-11]Analysis of a", ２０１６年 第７７回応用物理学会秋季学術講演会［講演予稿集］ EXTENDED ABSTRACTS OF THE 77TH JSAP AU, JPN6023025254, ISSN: 0005086547 *

Also Published As

Publication number Publication date
KR20210065043A (ko) 2021-06-03
JP7318518B2 (ja) 2023-08-01
TW202122646A (zh) 2021-06-16
CN112951932B (zh) 2024-05-14
CN112951932A (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
KR101073419B1 (ko) 실리콘 기판과 그 제조 방법
KR101208651B1 (ko) 실리콘 기판과 그 제조방법
JP5772491B2 (ja) エピタキシャルウエーハ及びその製造方法
KR20140109945A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스
JP2007273959A (ja) 光検出素子及びその製造方法
JP2009212354A (ja) シリコン基板の製造方法
KR20160006692A (ko) 실리콘 에피택셜 웨이퍼 및 실리콘 에피택셜 웨이퍼의 제조방법
US8101508B2 (en) Silicon substrate and manufacturing method thereof
US11824070B2 (en) Silicon single crystal substrate and silicon epitaxial wafer for solid-state image sensor and solid-state image sensor
Krishna et al. Low temperature crystal growth and characterization of Cd0. 9Zn0. 1Te for radiation detection applications
JPWO2009075257A1 (ja) シリコン基板とその製造方法
JPWO2009075288A1 (ja) シリコン基板とその製造方法
JP7318518B2 (ja) 固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハ、並びに固体撮像素子
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
KR20100023769A (ko) 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법
JP5401809B2 (ja) シリコン基板とその製造方法
JP5401808B2 (ja) シリコン基板とその製造方法
JP6448789B2 (ja) ＣｄＴｅ系化合物単結晶及びその製造方法
JP7415889B2 (ja) Ｘ線センサ向けエピタキシャルウェーハおよびｘ線センサ
JP2011023533A (ja) シリコン基板とその製造方法
JPH08104592A (ja) 半導体装置用半導体基板と半導体装置との製造方法
JP2009283726A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230703

R150 Certificate of patent or registration of utility model

Ref document number: 7318518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150