CN101599499A - 无残像cmos图像传感器的像素结构和制造方法 - Google Patents
无残像cmos图像传感器的像素结构和制造方法 Download PDFInfo
- Publication number
- CN101599499A CN101599499A CNA2009100889293A CN200910088929A CN101599499A CN 101599499 A CN101599499 A CN 101599499A CN A2009100889293 A CNA2009100889293 A CN A2009100889293A CN 200910088929 A CN200910088929 A CN 200910088929A CN 101599499 A CN101599499 A CN 101599499A
- Authority
- CN
- China
- Prior art keywords
- district
- type
- threshold voltage
- image sensor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种无残像CMOS图像传感器的像素结构和制造方法。包括P+型单晶硅衬底及P－型外延层，P－型外延层上设有转移晶体管和掩埋型感光二极管，还包括阈值电压调节区和防穿通区；阈值电压调节区的一边设于掩埋型感光二极管的N区的上方，并全部覆盖；另一边设于转移晶体管的栅极及其栅介质的下方并部分覆盖；防穿通区的一边设于转移晶体管的漏极的轻掺杂区和重掺杂区的下方，并全部覆盖；另一边设于阈值电压调节区的下方并部分重叠。通过优化工艺参数，可完全消除图像传感器残像，从而降低图像噪声和提高图像质量。
Description
技术领域
本发明涉及一种互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，以下简称CMOS)技术，尤其涉及一种无残像CMOS图像传感器的像素结构和制造方法。
背景技术
图像传感器是将光学图像转换为电信号的器件。通常分为二类：电荷耦合器件型(Charge Coupled Device，简称CCD)和CMOS图像传感器型(CMOS image sensor，简称CIS)。近年来，CMOS图像传感器发展迅速，它具有能和其它数模电路集成在同一芯片、低功耗、芯片面积小和制造成本低的优点。
CMOS图像传感器的基本感光单元被称为像素，分无源型和有源型，其中有源型包括3T、4T和5T型。目前市场上大部分是4T型，它是由一个感光二极管、一个浮空有源区(Floating Diffusion，简称FD)和4个MOS型晶体管构成，四个晶体管分别是复位管、放大管、选择管和转移晶体管。像素感光特性主要由这六个器件的尺寸和工艺决定，特别是感光二极管和转移晶体管的结构和工艺。
如图1所示，为现有技术的感光二极管和转移晶体管的结构示意图，包括P+型单晶硅衬底001、P-型外延层002、隔离二氧化硅(称为场区)003、P阱004、栅介质007、转移管的多晶硅栅极008、转移管漏极轻掺杂区009、感光二极管的N区010、多晶硅侧壁电介质011、转移管漏极重掺杂区012也是FD(浮置扩散区)区的一部分、感光二极管顶部P型区013。这种结构的感光二极管的N区一部分在转移管栅介质007下面(称为非掩埋型)。
N型区010和其顶部P型区013、P-型外延层002以及P阱004构成PINNED型(或耗尽型)感光二极管。入射光在感光二极管内产生光电子由转移晶体管转移到FD区012并由放大管(未示意)转换成电压信号。
现有技术中，上述CMOS图像传感器及其制作工艺至少存在以下缺点：
存在残像(image lag)问题，使得图像噪声大。残像本质是感光二极管内产生的光电子不能完全转移到FD区(即在感光区残留有光电子)，工艺参数没有优化好或者非掩埋型结构的感光二极管会出现这种现象。残留光电子越多，图像噪声越大。
发明内容
本发明的目的是提供一种图像噪声小的无残像CMOS图像传感器的像素结构和制造方法。
本发明的目的是通过以下技术方案实现的：
本发明的无残像CMOS图像传感器的像素结构，包括P+型单晶硅衬底及P-型外延层，所述P-型外延层上设有转移晶体管和掩埋型感光二极管，包括阈值电压调节区和防穿通区；
所述阈值电压调节区的一边设于所述掩埋型感光二极管的N区的上方，并全部覆盖；另一边设于所述转移晶体管的栅极及其栅介质的下方并部分覆盖；
所述防穿通区的一边设于所述转移晶体管的漏极的轻掺杂区和重掺杂区的下方，并全部覆盖；另一边设于所述阈值电压调节区的下方并部分重叠。
本发明的上述的无残像CMOS图像传感器的像素结构的制造方法，包括步骤：
首先，在P+型单晶硅衬底的P-型外延层上形成转移晶体管和掩埋型感光二极管的隔离二氧化硅区和P阱；
然后，形成防穿通区和阈值电压调节区，所述防穿通区用离子植入技术植入硼形成；所述阈值电压调节区用离子植入P型杂质形成；
之后，形成转移晶体管的栅极及其栅介质和漏极的轻掺杂区及重掺杂区，并形成掩埋型感光二极管的N区和P区。
由上述本发明提供的技术方案可以看出，本发明所述的无残像CMOS图像传感器的像素结构和制造方法，由于引入阈值电压调节区和防穿通区。不仅将感光二极管做成掩埋型，而且方便调节转移管以及感光二极管特性。通过优化阈值电压调节区、防穿通区、二极管N区以及P区的工艺参数，可完全消除图像传感器残像，从而降低图像噪声和提高图像质量。
附图说明
图1为现有技术中CMOS像素结构示意图；
图2为本发明中CMOS图像传感器的像素结构示意图；
图3～8为本发明的制造方法的工艺步骤示意图。
具体实施方式
本发明的无残像CMOS图像传感器的像素结构，其较佳的具体实施方式是：
包括P+型单晶硅衬底及P-型外延层，所述P-型外延层上设有转移晶体管和掩埋型感光二极管，还包括阈值电压调节区和防穿通区；
所述阈值电压调节区的一边设于所述感光二极管的N区上方，并全部覆盖；另一边设于所述转移晶体管的栅极及其栅介质的下方并部分覆盖；
所述防穿通区的一边设于所述转移晶体管的漏极的轻掺杂区和重掺杂区的下方，并全部覆盖；另一边设于所述阈值电压调节区的下方并部分重叠。
所述阈值电压调节区覆盖所述栅极及其栅介质的部分的长度大于或等于0.25um；
所述防穿通区与所述阈值电压调节区的重叠部分的长度为0.05～0.2um，如0.1um。
具体如图2所示，包括P+型单晶硅衬底101、P-型外延层102、隔离二氧化硅103、P阱104、P型掺杂区105(称为防穿通区)、浅P型掺杂区106(称为阈值电压调节区)、栅介质107、转移管的多晶硅栅极108、转移管漏极轻掺杂区109、感光二极管的N区110、多晶硅侧壁电介质111、转移管漏极重掺杂区112(也是FD区的一部分)、感光二极管顶部P型区113。
同现有技术相比较，转移晶体管的P阱由阈值电压调节区106和防穿通区105替代。阈值电压调节区106覆盖部分转移晶体管栅极108，覆盖部分的长度1068最好大于0.25um，另一边则全部覆盖感光二极管N区。防穿通区105覆盖转移晶体管漏极109和112，另一边覆盖部分阈值电压调节区106，覆盖部分的长度1056为0.1um左右。感光二极管的N区113顶部除有阈值电压调节区106外，还包括使二极管达到PINNED型的P区113。
本发明的上述的无残像CMOS图像传感器的像素结构的制造方法，其较佳的具体实施方式是，包括步骤：
首先，在P+型单晶硅衬底的P-型外延层上形成转移晶体管和感光二极管的隔离二氧化硅区和P阱；
然后，形成防穿通区和阈值电压调节区，所述防穿通区用离子植入技术植入硼形成；所述阈值电压调节区用离子植入P型杂质形成；
之后，形成转移晶体管的栅极及其栅介质和漏极的轻掺杂区及重掺杂区，并形成感光二极管的N区和P区。
所述防穿通区用离子植入技术植入硼的能量为40～150keV、剂量为5E11～5E13。
所述阈值电压调节区用离子植入P型杂质的剂量为5E11～1E13，所述P型杂质可以为能量为5～30keV的硼或能量为15～50keV的BF2。
具体可以：
衬底材料为P+型单晶硅衬底101，外延层102厚度为1～10um，掺杂浓度为1E13～5E15，杂质为B。用浅沟槽隔离法或局部氧化法形成场区103，材料为SiO2或SiO2与SiN的复合材料。用离子植入法依次形成P阱104、防穿通区105以及阈值电压调节区106。防穿通区105用离子植入硼形成，能量为60～150keV，剂量为5E11～5E13。阈值电压调节区106也是用离子植入P型杂质形成，剂量为5E11～1E13，可以用能量为5～30keV的硼，也可以用15～50keV的BF2。用热氧化形成栅介质107，材料可以是SiO2或SiON。用低压化学气相淀积法淀积多晶硅层，并用掩膜技术和干法蚀刻形成转移管栅极108。用离子植入法形成转移管漏极轻掺杂区109和感光二极管的N区110。二极管N区110由N型杂质离子植入形成，剂量为5E11～1E13，可以是能量为30～250keV的磷，或者是70～250keV的砷。在多晶硅108的侧壁形成侧壁电介质111，材料为SiN或SiO2或SiN/SiO2复合材料。用离子植入法形成转移管漏极重掺杂区112和感光二极管顶部P型区113。P型区113植入杂质为BF2，能量15～50keV，剂量为5E11～1E13。
本发明通过设计上优化转移管和掩埋型感光二极管尺寸和工艺上优化制作条件，消除了残像和提高图像质量。特别是引入阈值电压调节区和防穿通区，很方便开发无残像工艺。通过优化工艺参数，可完全消除图像传感器残像，从而降低图像噪声和提高图像质量。
具体实施例：
如图3-8所示，本发明的具体实施例，可以在标准CMOS工艺基础上增加4道光刻和离子植入即可完成(即转移管的阈值电压调节区、防穿通区、感光二极管的N区和P区)。所用衬底材料可以为5～50ohm.cm电阻率的P型硅片材料，也可以是在很低电阻率(例如小于5ohm.cm)的P型硅片表面上外延电阻率为5～50ohm.cm的硅薄膜。图中仅给出感光二极管和转移晶体管，另外三个晶体管与标准CMOS工艺相类似。具体包括步骤：
步骤1，如图3、图4所示，采用P+/P-epi外延硅片，即低电阻率(电阻率小于5ohm.cm)的P型硅片101，其表面上带有外延硅薄膜102，厚度2-10um、电阻率为5-50ohm.cm。采用LOCOS或STI在硅薄膜102表面形成场区103；实施P阱注入，形成隔离光电二极管或转移晶体管的P阱104。版图设计时要求P阱104必须覆盖场区103，以减小光电二极管或转移晶体管漏电。然后完成标准CMOS工艺的其它阱隔离，例如N阱等(图中未示)。
步骤2，如图5所示，用CMOS标准光刻和离子植入技术形成转移晶体管的防穿通区105和阈值电压调节区106。防穿通区105用离子植入硼形成，能量为40～150keV，剂量为5E11～5E13，和阈值电压调节区106交叠尺寸1056为0.1um左右。阈值电压调节区106用离子植入P型杂质形成，剂量为5E11～1E13，可以用能量为5～30keV的硼，也可以用15～50keV的BF2。
步骤3，如图6所示，然后形成MOS器件的栅氧化层，可以采用热氧化方式或其他任何合适的方式完成，在栅氧化层上方形成多晶硅，采用低压化学气相淀积法形成。蚀刻出转移晶体管(包括其他晶体管)的多晶硅栅108，107为转移管的栅氧化层。版图设计时要求多晶硅108和阈值电压调节区106交叠尺寸1068最好大于或等于0.25um，以保证转移管的稳定特性。
步骤4，如图7所示，用CMOS标准光刻和离子植入技术形成转移晶体管的漏极轻掺杂区109和感光二极管的N区110。感光二极管N区110由N型杂质离子植入形成，剂量为5E11～1E13，可以是能量为30～250keV的磷，或者是70～250keV的砷。版图设计时要求二极管N区110不能覆盖P阱104，以减少感光二极管漏电和像素间电串扰等。另外，N区110覆盖部分栅极多晶硅108，并且完全由转移管阈值电压调节区106覆盖。
步骤5，如图8所示，用常规标准CMOS工艺中的沉积和回蚀刻方法或其它合适的方法在多晶硅栅108的侧壁形成侧壁电介质(spacer)111，如图8所示。其宽度可以为700-1200A，材料可以是SiO2，也可以是SiO2或SiN或SiO2/SIN的复合层结构。再用CMOS标准光刻和离子植入技术形成转移晶体管的漏极重掺杂区112和感光二极管的P区113。P型区113植入杂质为BF2，能量15～40keV，剂量为5E11～1E13，它的目的是使二极管成为PINNED型。
本发明中，可以省略感光二极管的P型区113(示意图省略)，这种结构对FWC(fullwell capacity)要求不高等特殊情况下适用，由于省略一道或二道掩模板，制造成本相对较低。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1、一种无残像CMOS图像传感器的像素结构，包括P+型单晶硅衬底及P-型外延层，所述P-型外延层上设有转移晶体管和掩埋型感光二极管，其特征在于，包括阈值电压调节区和防穿通区；
所述阈值电压调节区的一边设于所述掩埋型感光二极管的N区的上方，并全部覆盖；另一边设于所述转移晶体管的栅极及其栅介质的下方并部分覆盖；
所述防穿通区的一边设于所述转移晶体管的漏极的轻掺杂区和重掺杂区的下方，并全部覆盖；另一边设于所述阈值电压调节区的下方并部分重叠。
2、根据权利要求1所述的无残像CMOS图像传感器的像素结构，其特征在于，所述阈值电压调节区覆盖所述栅极及其栅介质的部分的长度大于或等于0.25um。
3、根据权利要求1或2所述的无残像CMOS图像传感器的像素结构，其特征在于，所述防穿通区与所述阈值电压调节区的重叠部分的长度为0.05～0.2um。
4、一种如权利要求1或2所述的无残像CMOS图像传感器的像素结构的制造方法，其特征在于，包括步骤：
首先，在P+型单晶硅衬底的P-型外延层上形成转移晶体管和掩埋型感光二极管的隔离二氧化硅区和P阱；
然后，形成防穿通区和阈值电压调节区，所述防穿通区用离子植入技术植入硼形成；所述阈值电压调节区用离子植入P型杂质形成；
之后，形成转移晶体管的栅极及其栅介质和漏极的轻掺杂区及重掺杂区，并形成掩埋型感光二极管的N区和P区。
5、根据权利要求4所述的无残像CMOS图像传感器的像素结构的制造方法，其特征在于，所述防穿通区用离子植入技术植入硼的能量为40～150keV、剂量为5E11～5E13。
6、根据权利要求4所述的无残像CMOS图像传感器的像素结构的制造方法，其特征在于，所述阈值电压调节区用离子植入P型杂质的剂量为5E11～1E13，所述P型杂质为能量为5～30keV的硼或能量为15～50keV的BF2。
7、根据权利要求4所述的无残像CMOS图像传感器的像素结构的制造方法，其特征在于，所述P-型外延层的厚度为1～10um，掺杂浓度为1E13～5E15，杂质为硼。
8、根据权利要求4所述的无残像CMOS图像传感器的像素结构的制造方法，其特征在于，所述转移晶体管的栅介质用热氧化形成，材料为SiO2或SiON；用低压化学气相淀积法淀积多晶硅层，并用掩膜技术和干法蚀刻形成转移晶体管的栅极。
9、根据权利要求4所述的无残像CMOS图像传感器的像素结构的制造方法，其特征在于，所述掩埋型感光二极管N区用离子植入N型杂质的剂量为5E11～1E13，所述N型杂质为能量为30～250keV的磷或能量为70～250keV的砷。
10、根据权利要求4所述的无残像CMOS图像传感器的像素结构的制造方法，其特征在于，所述掩埋型感光二极管P区用用离子植入技术植入BF2的能量为15～40keV，剂量为5E11～1E13。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100889293A CN101599499A (zh) | 2009-07-14 | 2009-07-14 | 无残像cmos图像传感器的像素结构和制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100889293A CN101599499A (zh) | 2009-07-14 | 2009-07-14 | 无残像cmos图像传感器的像素结构和制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101599499A true CN101599499A (zh) | 2009-12-09 |
Family
ID=41420853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2009100889293A Pending CN101599499A (zh) | 2009-07-14 | 2009-07-14 | 无残像cmos图像传感器的像素结构和制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101599499A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789437A (zh) * | 2010-03-08 | 2010-07-28 | 昆山锐芯微电子有限公司 | Cmos图像传感器的像素结构及其制造方法 |
| CN102544042A (zh) * | 2012-01-17 | 2012-07-04 | 中国科学院半导体研究所 | 高速cmos图像传感器的像素单元及其制作方法 |
| CN102544041A (zh) * | 2012-01-17 | 2012-07-04 | 中国科学院半导体研究所 | Cmos图像传感器的像素单元及其制作方法 |
| CN102646693A (zh) * | 2012-04-25 | 2012-08-22 | 上海宏力半导体制造有限公司 | Cmos图像传感器及其形成方法 |
| CN103066086A (zh) * | 2012-12-18 | 2013-04-24 | 上海集成电路研发中心有限公司 | 一种cmos图像传感器像素阵列及其制造方法 |
| CN103915457A (zh) * | 2014-03-14 | 2014-07-09 | 复旦大学 | 一种硅基cmos图像传感器及其抑制光生载流子表面陷阱复合的方法 |
| CN107665898A (zh) * | 2016-07-28 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制备方法和电子装置 |
| CN112951932A (zh) * | 2019-11-26 | 2021-06-11 | 信越半导体株式会社 | 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件 |
-
2009
- 2009-07-14 CN CNA2009100889293A patent/CN101599499A/zh active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789437A (zh) * | 2010-03-08 | 2010-07-28 | 昆山锐芯微电子有限公司 | Cmos图像传感器的像素结构及其制造方法 |
| CN102544042A (zh) * | 2012-01-17 | 2012-07-04 | 中国科学院半导体研究所 | 高速cmos图像传感器的像素单元及其制作方法 |
| CN102544041A (zh) * | 2012-01-17 | 2012-07-04 | 中国科学院半导体研究所 | Cmos图像传感器的像素单元及其制作方法 |
| CN102544041B (zh) * | 2012-01-17 | 2015-08-19 | 中国科学院半导体研究所 | Cmos图像传感器的像素单元及其制作方法 |
| CN102646693A (zh) * | 2012-04-25 | 2012-08-22 | 上海宏力半导体制造有限公司 | Cmos图像传感器及其形成方法 |
| CN103066086A (zh) * | 2012-12-18 | 2013-04-24 | 上海集成电路研发中心有限公司 | 一种cmos图像传感器像素阵列及其制造方法 |
| CN103066086B (zh) * | 2012-12-18 | 2017-05-31 | 上海集成电路研发中心有限公司 | 一种cmos图像传感器像素阵列及其制造方法 |
| CN103915457A (zh) * | 2014-03-14 | 2014-07-09 | 复旦大学 | 一种硅基cmos图像传感器及其抑制光生载流子表面陷阱复合的方法 |
| CN107665898A (zh) * | 2016-07-28 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制备方法和电子装置 |
| CN112951932A (zh) * | 2019-11-26 | 2021-06-11 | 信越半导体株式会社 | 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件 |
| CN112951932B (zh) * | 2019-11-26 | 2024-05-14 | 信越半导体株式会社 | 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7141836B1 (en) | Pixel sensor having doped isolation structure sidewall | |
| US6723580B2 (en) | Method of forming a photodiode for an image sensor | |
| US7355229B2 (en) | Masked spacer etching for imagers | |
| US7148525B2 (en) | Using high-k dielectrics in isolation structures method, pixel and imager device | |
| US6818930B2 (en) | Gated isolation structure for imagers | |
| KR100846005B1 (ko) | 고 양자 효율을 위한 각도를 가지는 핀드 포토다이오드 및그 형성 방법 | |
| US7205591B2 (en) | Pixel sensor cell having reduced pinning layer barrier potential and method thereof | |
| US7821046B2 (en) | Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels | |
| CN101599499A (zh) | 无残像cmos图像传感器的像素结构和制造方法 | |
| KR20080083034A (ko) | 개선된 표면 공핍을 갖는 이미지 센서 | |
| TW200415785A (en) | Grounded gate and isolation techniques for reducing dark current in CMOS image sensors | |
| CN102544041B (zh) | Cmos图像传感器的像素单元及其制作方法 | |
| JP2006049888A (ja) | イメージセンサー及びその製造方法 | |
| CN101546777A (zh) | Soi cmos图像传感器结构及其制作方法 | |
| US8124438B2 (en) | Method of fabricating CMOS image sensor | |
| US20070023796A1 (en) | Pinning layer for pixel sensor cell and method thereof | |
| JP4061609B2 (ja) | 延伸されたピンドフォトダイオ―ドを有するイメ―ジセンサ及びその製造方法 | |
| CN216084890U (zh) | 一种像素、图像传感器、图像采集装置 | |
| US20020079518A1 (en) | Solid imaging device and production method thereof | |
| EP1746656A2 (en) | Pixel sensor with raised silicon photodiode | |
| TW578303B (en) | Image sensor with pixel isolation region | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
| US20230223417A1 (en) | Image sensor and manufacturing method thereof | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20091209 |