CN101789437A

CN101789437A - Cmos图像传感器的像素结构及其制造方法

Info

Publication number: CN101789437A
Application number: CN 201010128912
Authority: CN
Inventors: 余泳
Original assignee: Brigates Microelectronic Co Ltd
Current assignee: Rockchip Electronics Co Ltd
Priority date: 2010-03-08
Filing date: 2010-03-08
Publication date: 2010-07-28
Anticipated expiration: 2030-03-08
Also published as: CN101789437B

Abstract

CMOS图像传感器，包括晶体管和光电二极管，该晶体管包括：依次位于外延薄膜表面的栅介质层和栅极以及位于栅介质层和栅极两侧的侧壁；位于所述栅极一侧外延薄膜内的掺杂阱且所述掺杂阱包围所述相邻隔离结构；位于栅极、侧壁一侧的所述掺杂阱内的重掺杂区；位于栅极下方的外延薄膜内的阈值电压调节区，与所述掺杂阱相邻；该光电二极管包括：位于外延薄膜内的深掺杂区，其与邻近隔离结构具有距离，深度大于阈值电压调节区且与之部分重叠；位于所述外延薄膜内与深掺杂区导电类型相反的浅掺杂区，深度小于深掺杂区且与隔离结构以及阈值电压调节区相邻。本发明减小图像传感器的残像，适用于亚微米层次的制造工艺、具有较小漏电流且制造工艺简单。

Description

CMOS图像传感器的像素结构及其制造方法

技术领域

本发明涉及一种互补金属氧化物半导体技术，特别涉及一种CMOS图像传感器的像素结构及其制造方法。

背景技术

图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器，通常用于将光学信号转化为相应的电信号。CCD图像传感器的优点是对图像敏感度较高，噪声小，但是CCD图像传感器与其他器件的集成比较困难，而且CCD图像传感器的功耗较高。相比之下，CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等。

CMOS图像传感器的基本感光单元被称为像素，所述像素包含一个光电二极管和3个或4个MOS晶体管，称为3T型或4T型。目前市场上大部分CMOS图像传感器是4T型。如图1所示的4T型图像传感器包括：4个MOS晶体管和1个光电二极管PD，所述4个MOS晶体管分别为复位晶体管M1、放大晶体管M2、选择晶体管M3的和传输晶体管M4。所述图像传感器还包括位于传输晶体管M4和放大晶体管M2之间的浮空扩散区FD(Floating Diffusion)。下面对如图1所示的4T型图传感器的像素单元的工作过程进行说明。在未接收光照时，复位晶体管M1的栅极、传输晶体管M4的栅极接收高电平脉冲信号，对光电二极管PD进行复位，使光电二极管PD的阴极电位为高电平；复位晶体管M1的栅极、传输晶体管M4的栅极脉冲信号转为低电平时，复位结束，然后光电二极管PD在预定时间内接收光照，并根据光照产生载流子；然后，传输晶体管M4的栅极接收高电平脉冲信号，将所述载流子从光电二极管PD传输至浮空扩散区FD；然后选择晶体管M3接收的脉冲信号为高电平，所述载流子自浮空扩散区FD经过放大晶体管M2和选择晶体管M3输出，完成一次光信号的采集与传输。

上述工作过程中，所述载流子自光电二极管PD传输至浮空扩散区FD依靠的是光电二极管PD的阴极与浮空扩散区FD之间的电势差，当所述电势差大于光电二极管PD与浮空扩散区FD之间的势垒时，所述电势差可以将载流子传输到浮空扩散区FD。由于所述电势差随着载流子的传输逐渐减小，当电势差小于光电二极管PD与浮空扩散区FD之间的势垒时，载流子不能被传输出去而留在光电二极管PD中，与光电二极管PD下一次收集的载流子叠加，形成残像，影响成像质量。

本领域技术人员通过优化CMOS图像传感器的像素结构来改善残像，如申请号为200910088929.3的中国专利申请就公开了一种CMOS图像传感器的像素结构。

请参考图2，图2是现有的CMOS图像传感器的像素结构以光电二极管和转移晶体管为例的示意图，所述结构包括：衬底101；位于衬底101上的P型外延薄膜102；位于外延薄膜102内进行器件间隔离的隔离结构103；位于隔离结构103之间的外延薄膜102上及外延薄膜102内的晶体管及与之相邻的光电二极管。其中所述晶体管包括：依次位于外延薄膜102上的栅介质层107和栅极108；位于栅介质层107和栅极108两侧的例壁111；位于栅极102一侧外延薄膜102内的轻掺杂区109；位于栅极102和侧壁111一侧延薄膜102内的重掺杂区112，所述重掺杂区112同时作为浮空扩散区FD，所述重掺杂区112与轻掺杂区109位于同一侧；位于外延薄膜102内，位于重掺杂区112和轻掺杂区109的下方的防穿通区105，所述防穿通区105具有P型导电类型；阈值电压调节区106，位于栅介质层107下方外延薄膜102内，其与轻掺杂区109没有重叠区，与P型掺杂区105部分重叠。光电二极管包括：与隔离结构103相邻的浅掺杂区113，所述浅掺杂区113的掺杂类型为P型；深掺杂区110，其深度大于浅掺杂区113，与隔离结构103不相邻。其中阈值电压调节区106部分位于光电二极管的浅掺杂区113和深掺杂区110之间。

现有技术的CMOS图像传感器至少存在以下缺陷：1.由于所述阈值电压调节区106采用一次离子注入，形成的阈值电压调节区106的深度难以控制，不合适于亚微米层次的制造工艺；2.防穿通区105的离子注入能量小，一般为40～100KeV，因而防穿通区105的深度不够深，导致重掺杂区(同时也是浮空扩散区)112下方有漏电流的风险；3.采用隔离结构103和隔离阱104将光电二极管和晶体管与其他半导体器件进行隔离，工艺复杂。

因此，需要一种CMOS图像传感器的像素结构，所述像素结构能够减少残像，适用于亚微米层次的制造工艺、具有较小漏电流并且制造工艺简单。

发明内容

本发明解决的问题是提供了一种CMOS图像传感器的像素结构，所述像素结构能够使得光电荷在一次传输过程中无残留，提高了成像的质量，适用于亚微米层次的制造工艺、具有较小漏电流并且制造工艺简单。

为解决上述问题，本发明提供一种CMOS图像传感器的像素结构，包括：半导体衬底、位于衬底上方的外延薄膜、位于所述外延薄膜内的隔离结构、位于所述隔离结构之间的外延薄膜内的MOS晶体管以及与所述MOS晶体管相邻的光电二极管，所述MOS晶体管包括：依次位于外延薄膜表面的栅介质层和栅极以及位于栅介质层和栅极两侧的侧壁；

位于所述栅极一侧的外延薄膜内的掺杂阱，且所述掺杂阱包围所述相邻隔离结构；

位于栅极、侧壁一侧的所述掺杂阱内的重掺杂区；

位于栅极下方的外延薄膜内的阈值电压调节区，与所述掺杂阱相邻；

所述光电二极管包括：位于所述外延薄膜内的深掺杂区，所述深掺杂区与邻近隔离结构具有距离，深掺杂区深度大于阈值电压调节区且与之部分重叠；

位于所述外延薄膜内与深掺杂区导电类型相反的浅掺杂区，深度小于深掺杂区，且与隔离结构以及阈值电压调节区相邻。

可选地，所述MOS晶体管的掺杂阱与所述光电二极管的深掺杂区具有距离，所述距离为0.2微米至0.7微米。

可选地，所述晶体管掺杂阱的导电类型为P型，所述重掺杂区的导电类型为N型，所述阈值电压调节区的导电类型为P型。

可选地，所述光电二极管浅掺杂区的导电类型为P型，深掺杂区的导电类型为N型。

可选地，所述像素结构还包括：MOS晶体管的轻掺杂区，所述轻掺杂区位于栅极一侧的掺杂阱内，且与所述重掺杂区和阈值电压调节区相邻。

相应地，本发明还提供一种制作CMOS图像传感器的像素结构的方法，包括：

提供半导体衬底，其表面具有外延薄膜；

在外延薄膜内形成隔离结构；

在外延薄膜内形成晶体管的掺杂阱，所述掺杂阱包围邻近隔离结构；

在隔离结构之间的外延薄膜内形成与掺杂阱相连的晶体管的阈值电压调节区；

在阈值电压调节区上方的外延薄膜表面依次形成晶体管的栅介质层、栅极；

在外延薄膜内形成光电二极管的浅掺杂区，所述浅掺杂区与相邻隔离结构、阈值电压调节区相连；

在外延薄膜内形成光电二极管的深掺杂区，所述深掺杂区的深度大于浅掺杂区深度，所述深掺杂区与阈值电压调节区部分重叠，且与邻近的隔离结构有距离；

在栅极、栅介质层两侧形成侧壁；

在栅极、侧壁一侧的掺杂阱内形成重掺杂区。

可选地，所述在形成侧壁之前还包括：在栅极一侧的掺杂阱中形成轻掺杂区，其深度小于重掺杂区，且与阈值电压调节区相邻。

可选地，所述深掺杂区通过N型离子注入形成，所述离子注入具有倾斜角度，所述倾斜角度范围为10～45度。

可选地，所述N型离子注入的元素为P、AS或者SB，剂量为1E11～1E13/cm^-2，能量为50～200KeV。

可选地，所述掺杂阱通过P型离子注入形成，所述离子注入的元素为B或BF₂，所述离子注入的能量范围为5E12～1E13/cm^-2，能量为130～190KeV。

可选地，所述阈值电压调节区通过两次P型离子注入形成，两次离子注入的元素为B或BF₂，两次离子注入的剂量范围为2E12～9E12/cm^-2，能量范围为5～40KeV。

可选地，所述掺杂阱与所述深掺杂区具有距离。

与现有技术相比，本发明具有以下优点：所述光电二极管的深掺杂区与所述MOS晶体管的阈值电压调节区部分重叠，减小了MOS晶体管与光电二极管之间的势垒，有利于在MOS晶体管和光电二极管之间形成通道，使得载流子能够全部传输到浮空扩散区，解决了图像传感器的残像问题；

所述晶体管的掺杂阱位于所述隔离结构下方，使得所述掺杂阱具有隔离晶体管和相邻器件的作用，同时所述掺杂阱防止晶体管的重掺杂区即浮空扩散区下方产生漏电流，掺杂阱现有技术中隔离阱及防穿通区的作用，不需要分两步形成不同区，减少了工艺步骤；

光电二极管的重掺杂区与相邻的隔离结构有距离，使得所述外延薄膜具有隔离光电二极管和相邻器件的作用，取代现有的隔离阱，减少了形成隔离阱的工艺步骤；

进一步地，所述阈值电压调节区通过两次离子注入形成，形成的阈值电压调节区深度不但可以更好控制，且离子分布更加均匀，适合亚微米层次的制造工艺；

所述晶体管的掺杂阱与光电二极管的深掺杂区之间有距离，可以防止光电二极管的有效感光面积减小。

附图说明

图1是现有技术的4T型的CMOS图像传感器像素的电路结构示意图。

图2是现有的CMOS图像传感器的像素结构以光电二极管和转移晶体管为例的示意图。

图3是制作本发明所述的CMOS图像传感器的像素结构的流程示意图。

图4至图6是本发明所述的CMOS图像传感器的像素结构的光电二极管和MOS晶体管的制造流程示意图。

图7是本发明第一实施例的CMOS图像传感器的像素结构。

具体实施方式

发明人发现，现有技术的CMOS图像传感器的阈值电压调节区的厚度难以控制，不适合于亚微米层次制造工艺；防穿通区的深度较小，重掺杂区(同时也是浮空扩散区)有漏电流的风险；光电二极管和MOS晶体管的同时采用隔离结构和隔离阱进行隔离，工艺复杂。

因此，发明人提供一种CMOS图像传感器的像素结构，所述结构如下：

半导体衬底、位于衬底上方的外延薄膜、位于所述外延薄膜内的隔离结构、位于所述隔离结构之间的外延薄膜内的MOS晶体管以及与所述MOS晶体管相邻的光电二极管，所述MOS晶体管包括：依次位于外延薄膜表面的栅介质层和栅极以及位于栅介质层和栅极两侧的侧壁；

位于所述栅极一例的外延薄膜内的掺杂阱，且所述掺杂阱包围所述相邻隔离结构；

位于栅极、侧壁一侧的所述掺杂阱内的重掺杂区；

下面将结合具体的实施例对本发明的技术方案进行详细的说明。

图7是本发明第一实施例的CMOS图像传感器的像素结构示意图，请参考图7。所述图像传感器包含半导体衬底301，所述半导体衬底301为P型。

外延薄膜302，位于所述半导体衬底301上方。所述外延薄膜302为P型。所述外延薄膜302的厚度不宜过小，否则所述MOS晶体管耗尽层宽度不能满足要求，导致图像传感器对绿光的敏感度降低；但是外延薄膜302的厚度也不能过大，否则可能导致图像传感器相邻像素之间的串扰。优选的，所述外延薄膜302的厚度为3～11微米，电阻率为5～50ohm.cm。作为一个实施例，所述外延薄膜302厚度为8微米，电阻率为25ohm.cm。

隔离结构303位于所述外延薄膜302中。所述隔离结构303用于器件间隔离。所述隔离结构303为浅沟槽隔离(STI)。

请继续参考图7，所述图像传感器还包括位于所述隔离结构303之间的晶体管和与晶体管相邻的光电二极管。所述晶体管为NMOS晶体管。所述NMOS晶体管包括：栅介质层307、多晶硅栅极308、重掺杂区310(所述重掺杂区310同时作为浮空扩散区FD)以及多晶硅栅极308的侧壁311以及阈值电压调节区306以及P阱309。所述光电二极管包括N型深掺杂区304、P型浅掺杂区305。

参考图7，作为一个实施例，所述晶体管的栅介质层307位于所述外延薄膜302上方。所述栅介质层307为二氧化硅层，其厚度为15～50埃。所述栅介质层302通过热氧化的方式形成。所述多晶硅栅极308位于栅介质层307上方，所述多晶硅栅极308厚度为1500～3000埃。所述NMOS晶体管的侧壁311位于栅极308、栅介质层307两侧。

所述P阱309位于所述多晶硅栅极308且与光电二极管不同侧的外延薄膜302内且所述P阱309位于隔离结构303下方。所述P阱309包围隔离结构303，因此所述P阱具有隔离的效果，取代了现有技术的隔离阱。参考图7，重掺杂区310位于栅极308和侧壁311一侧的P阱309中，且与所述隔离结构303接触。所述重掺杂区310具有N型导电类型。所述重掺杂区310作为MOS晶体管的深掺杂漏极，同时作为图像传感器的浮空扩散区FD。所述阈值电压调节区306具有P型导电类型。所述阈值电压调节区306位于栅介质层307下方的外延薄膜302内。所述阈值电压调节区306与所述P阱309相邻。所述阈值电压调节区306沿沟道长度方向的尺寸小于所述栅极308沿沟道长度方向的尺寸。

作为本发明的另一个实施例，所述MOS晶体管还包括轻掺杂区。所述轻掺杂区位于P阱内，且与所述重掺杂区和阈值电压调节区相邻。所述轻掺杂区具有防止MOS晶体管热载流子效应的作用。

参考图7，所述光电二极管的N型深掺杂区304位于外延薄膜302内。所述N型深掺杂区304与P阱309具有距离d1，这样可以防止P阱309中的掺杂杂质扩散至光电二极管的N型深掺杂区304，使得所述N型深掺杂区304面积减小而影响光电二极管的有效感光面积。作为一个实施例，所述距离d1大于0.2微米小于0.6微米。所述N型深掺杂区304与所述MOS晶体管的阈值电压调节区306部分重叠，这样减小了MOS晶体管与光电二极管之间的势垒，有利于在MOS晶体管和光电二极管之间形成通道，使得载流子能够全部传输到浮空扩散区，解决了图像传感器的残像问题。作为一个实施例，所述重叠部分的长度为d2。作为一个实施例，d2范围为0.05～0.35微米。

继续参考图7，所述N型深掺杂区304与邻近隔离结构303具有距离d3。由于设置了所述距离d3，所述P型外延薄膜302可以取代现有技术的隔离P阱，减少一个制造所述隔离P阱的步骤。作为一个实施例，所述d3范围为0.05～0.1微米。

参考图7，所述光电二极管的P型浅掺杂区305位于外延薄膜302内，其深度小于N型深掺杂区304，所述光电二极管的P型浅掺杂区305与隔离结构303和阈值电压调节区306相邻，其作用为定扎半导体衬底表面可动电荷，以减小暗电流。

至此，本发明提供一种图像传感器，所述图像传感器的阈值电压调节区的深度容易控制，更适合于亚微米层次制造工艺；解决了防穿通区的深度较小造成的漏电流的风险；同时节约了隔离阱。

需要说明的是对于4T型的图像传感器，本发明所述MOS晶体管为传输晶体管。4T型的其他3个晶体管的结构与标准的CMOS图像传感器结构相同，这里不做详述；对于3T型的图像传感器，所述MOS晶体管为复位晶体管，3T型的其他2个晶体管的结构与标准的CMOS图像传感器结构相同，这里不做详述。

相应地，本发明提供一种CMOS图像传感器的像素结构的制作方法，请参考图3，图3是制作本发明所述的CMOS图像传感器的像素结构的流程示意图，所述方法包括：

步骤S1，提供半导体衬底，其表面具有外延薄膜；

步骤S2，在外延薄膜内形成隔离结构；

步骤S3，在外延薄膜内形成晶体管的掺杂阱，所述掺杂阱包围邻近隔离结构；

步骤S4，在隔离结构之间的外延薄膜内形成与掺杂阱相连的晶体管的阈值电压调节区；

步骤S5，在阈值电压调节区上方的外延薄膜表面依次形成晶体管的栅介质层、栅极；

步骤S6，在外延薄膜内形成光电二极管的浅掺杂区，所述浅掺杂区与相邻隔离结构、阈值电压调节区相连；

步骤S7，在外延薄膜内形成光电二极管的深掺杂区，所述深掺杂区的深度大于浅掺杂区深度，所述深掺杂区与阈值电压调节区部分重叠，且与邻近的隔离结构有距离；

步骤S8，在栅极、栅介质层两侧形成侧壁；

步骤S9，在栅极、侧壁一侧的掺杂阱内形成重掺杂区。

下面将结合实施例对本发明的技术方案进行详细的说明。需要说明的是CMOS图像传感器的像素单元包含3T、4T结构的图像传感器，本实施例仅以4T结构为例进行说明。4T结构的CMOS图像传感器包含4个晶体管，本实施例仅以光电二极管和与光电二极管相连的传输晶体管为例进行说明，其他3个晶体管的制造方法与标准CMOS的制造方法相同。

图4至图6是本发明所述的CMOS图像传感器的像素结构的光电二极管和MOS晶体管的制造流程示意图。为了便于说明技术方案，图4至图6中相同结构采用相同的标号。请参考图4，首先提供半导体衬底301，所述半导体衬底301具有外延薄膜302。所述半导体衬底301具有P型导电类型。所述外延薄膜302为P型外延。接着，在所述外延薄膜302内形成隔离结构303，用于器件间的隔离。所述隔离结构303可以为浅沟槽隔离(STI)。

然后，参考图4，在隔离结构303之间的外延薄膜内形成晶体管的P阱309，所述P阱309包围邻近隔离结构303。所述P阱309通过离子注入工艺形成。在离子注入工艺之前，首先采用现有的光刻和蚀刻工艺在外延薄膜302表面形成离子注入的阻挡层，露出需要进行离子注入的区域，然后进行离子注入以形成所述P阱309。所述离子为P型，剂量范围为1E11～1E13/cm^-2，能量范围为50～300KeV。本领域技术人员可以在所述范围内，对所述离子注入的能量进行调整，使得P阱309的离子能够在退火后扩散至隔离结构303下方，并包围所述P阱309，以便取代现有技术的隔离P阱，同时具有防穿通的作用。作为本领域技术人员知晓技术，P阱离子注入完成后，进行去除阻挡层的蚀刻工艺和激活离子的快速热退火工艺。

然后，参考图4，在隔离结构303之间的外延薄膜302内形成与P阱相连的MOS晶体管的阈值电压调节区306，所述阈值电压调节区306与所述P阱309相连。所述阈值电压调节区306通过离子注入工艺形成。首先按照现有的光刻和蚀刻工艺形成阻挡层(图4中未示出)，所述阻挡层作为离子注入的阻挡层，露出需要进行离子注入的区域。然后对外延薄膜302进行两次离子注入以形成所述阈值电压调节区306。所述两次离子注入的均为P型，第一次离子注入的剂量和第二次离子注入的剂量相同，均为现有离子注入剂量的1/2，第一次离子注入的能量是现有技术离子注入剂量的0.95倍，第二次离子注入的剂量是现有技术离子注入能量剂量的1.05倍。第一次离子注入的元素相当于对衬底预掺杂，对第二次离子注入的离子注入的分布进行了优化，相比于一次离子注入，两次离子注入的形成的阈值电压调节区306的深度更加均匀。作为一个实施例，所述阈值电压调节两次离子注入的元素为B，两次离子注入的剂量范围为2E11～9E12/cm^-2，能量范围为5～40KeV。可替代的，所述阈值电压调节两次离子注入的元素为BF₂，两次离子注入的剂量范围为2E11～9E12/cm^-2，能量范围为15～60KeV。通常，所述离子注入完成后，还需要进行采用去除阻挡层的蚀刻工艺以及激活掺杂离子的快速热退火工艺，作为本领域相关技术人员的公知技术，在此不做详述。

接着，请参考图5，在阈值电压调节区306上方的外延薄膜302表面形成MOS晶体管的栅介质层307。所述栅介质层307为通过热氧化的方式形成。作为一个实施例，所述栅介质层307厚度为15～35埃。然后在所述栅介质层307上方形成MOS晶体管的栅极308。所述栅极308为多晶硅栅。作为一个实施例，所述多晶硅栅通过低压化学气相沉积的方式形成。

然后，参考图5，在所述外延薄膜302内形成光电二极管的P型浅掺杂区305，所述P型浅掺杂区305与相邻隔离结构303、阈值电压调节区306相连。所述P型浅掺杂区305通过离子注入形成。具体工艺如下，采用现有的光刻和蚀刻工艺在所述外延薄膜302表面形成阻挡层400。所述阻挡层400定义出图形，露出需要离子注入的区域，以所述阻挡层400为掩模，向外延薄膜302内注入离子。所述离子类型为P型，剂量范围为1E11～1E13/cm^-2，能量范围为50～150KeV。

在所述P型浅掺杂区305离子注入完成后，需要进行去除阻挡层400的蚀刻工艺以及离子激活的快速热退火工艺。继续参考图5，接着，在外延薄膜302内形成形成光电二极管的N型深掺杂区304，所述N型深掺杂区304的深度小于所述P阱309的深度，并且大于P型浅掺杂区305的深度。作为本发明的一个优选实施例，在所述P型浅掺杂区305离子注入完成后，保留所述阻挡层400。在所述阻挡层400的阻挡之下，进行离子注入形成光电二极管的N型深掺杂区304，所述离子注入倾斜角度为10～45度，以使得所述N型深掺杂区304与相邻的隔离结构303有距离d3，并且所述N型深掺杂区304与阈值电压调节区306重叠，所述重叠部分的长度为d2。由于P阱309的离子浓度通常大于N型深掺杂区304的浓度，因此为了防止P阱309中的离子扩散进入所述光电二极管的N型深掺杂区304，造成光电二极管感光面积面积减小，需要控制N型深掺杂区304与P阱309的距离，所述距离应为d1。在10～45度的范围内调整所述离子注入的角度，可以控制距离d1、距离d2、长度d3的大小，减小MOS晶体管与光电二极管的势垒，改善残像，获得更高成像质量的图像传感器。作为一个实施例，所述N型深掺杂区离子注入的剂量范围为1E11～1E13/cm^-2，能量范围为50～200KeV。

然后，采用现有的蚀刻技术去除所述阻挡层400，然后进行离子激活的快速热退火工艺。

接着，参考图6，在栅极307、栅介质层308两侧形成MOS晶体管的侧壁311。所述侧壁311可以为ONO(氧化层-氮氧化层-氧化层)结构。

最后，请参考图7，采用现有技术形成MOS晶体管的N型重掺杂区310。所述N型重掺杂区310同时作为MOS晶体管的深掺杂漏极以及像素的浮空扩散区FD，接收来自光电二极管的光电荷。所述重掺杂区310与P阱309中的隔离结构303接触。

作为本发明的另一实施例，可以在形成所述侧壁311之前，在所述P阱309中形成MOS晶体管的轻掺杂区，所述MOS晶体管的轻掺杂区与阈值电压调节区306相连，然后在继续参考图6，在所述栅极307、栅介质层308两侧形成MOS晶体管的侧壁311；最后参考图7，形成MOS晶体管的重掺杂区310。

综上，本发明提供一种CMOS图像传感器及其制作方法，所述方法采用10～45度倾斜角度的离子注入形成光电二极管的N型深掺杂区以及采用两次离子注入形成阈值电压调节区，使得阈值电压调节区的深度更加容易控制，并且阈值电压调节区与光电二极管的N型深掺杂区部分重叠，减小了MOS晶体管与光电二极管之间的势垒，解决了CMOS图像传感器的残像问题，提高了成像质量；

同时，采用离子注入形成掺杂阱，来代替现有技术中的的防穿通区以及隔离P阱，减少一个工艺步骤。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何领域技术人员在不脱离本发明的精神和范围内，都可以作出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种CMOS图像传感器的像素结构，包括：半导体衬底、位于衬底上方的外延薄膜、位于所述外延薄膜内的隔离结构、位于所述隔离结构之间的外延薄膜内的MOS晶体管以及与所述MOS晶体管相邻的光电二极管，其特征在于，所述MOS晶体管包括：依次位于外延薄膜表面的栅介质层和栅极以及位于栅介质层和栅极两侧的侧壁；

位于栅极、侧壁一侧的所述掺杂阱内的重掺杂区；

2.根据权利要求1所述的CMOS图像传感器的像素结构，其特征在于，所述MOS晶体管的掺杂阱与所述光电二极管的深掺杂区具有距离，所述距离为0.2微米至0.7微米。

3.根据权利要求1所述的CMOS图像传感器的像素结构，其特征在于，所述晶体管掺杂阱的导电类型为P型，所述重掺杂区的导电类型为N型，所述阈值电压调节区的导电类型为P型。

4.根据权利要求1所述的CMOS图像传感器的像素结构，其特征在于，所述光电二极管浅掺杂区的导电类型为P型，深掺杂区的导电类型为N型。

5.根据权利要求1所述的CMOS图像传感器的像素结构，其特征在于，所述像素结构还包括：MOS晶体管的轻掺杂区，所述轻掺杂区位于栅极一侧的掺杂阱内，且与所述重掺杂区和阈值电压调节区相邻。

6.一种制作权利要求1所述的CMOS图像传感器的像素结构的方法，其特征在于，包括：

提供半导体衬底，其表面具有外延薄膜；

在外延薄膜内形成隔离结构；

在栅极、栅介质层两侧形成侧壁；

在栅极、侧壁一侧的掺杂阱内形成重掺杂区。

7.根据权利要求6所述的制作CMOS图像传感器的像素结构的方法，其特征在于，所述在形成侧壁之前还包括：在栅极一侧的掺杂阱中形成轻掺杂区，其深度小于重掺杂区，且与阈值电压调节区相邻。

8.根据权利要求6所述的制作CMOS图像传感器的像素结构的方法，其特征在于，所述深掺杂区通过N型离子注入形成，所述离子注入具有倾斜角度，所述倾斜角度范围为10～45度。

9.根据权利要求6所述的制作CMOS图像传感器的像素结构的方法，其特征在于，所述N型离子注入的元素为P、AS或者SB，剂量为1E11～1E13/cm^-2，能量为50～200KeV。

10.根据权利要求6所述的制作CMOS图像传感器的像素结构的方法，其特征在于，所述掺杂阱通过P型离子注入形成，所述离子注入的元素为B或BF₂，所述离子注入的能量范围为5E12～1E13/cm^-2，能量为130～190KeV。

11.根据权利要求6所述的制作CMOS图像传感器的像素结构的方法，其特征在于，所述阈值电压调节区通过两次P型离子注入形成，两次离子注入的元素为B或BF₂，两次离子注入的剂量范围为2E12～9E12/cm^-2，能量范围为5～40KeV。

12.根据权利要求6所述的制作CMOS图像传感器的像素结构的方法，其特征在于，所述掺杂阱与所述深掺杂区具有距离。