JP2021007158A - Transistor manufacturing method - Google Patents

Transistor manufacturing method Download PDF

Info

Publication number
JP2021007158A
JP2021007158A JP2020155974A JP2020155974A JP2021007158A JP 2021007158 A JP2021007158 A JP 2021007158A JP 2020155974 A JP2020155974 A JP 2020155974A JP 2020155974 A JP2020155974 A JP 2020155974A JP 2021007158 A JP2021007158 A JP 2021007158A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
transistor
oxygen
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020155974A
Other languages
Japanese (ja)
Inventor
山崎 舜平
Shunpei Yamazaki
舜平 山崎
裕平 佐藤
Yuhei Sato
裕平 佐藤
恵司 佐藤
Keiji Sato
恵司 佐藤
哲紀 丸山
Yoshiki Maruyama
哲紀 丸山
純一 肥塚
Junichi Hizuka
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021007158A publication Critical patent/JP2021007158A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/40Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Non-Volatile Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

To impart a stable electric property to a semiconductor device arranged by use of an oxide semiconductor, thereby providing a highly reliable semiconductor device.SOLUTION: In a process for manufacturing a transistor including an oxide semiconductor film, an oxygen doping treatment on an oxide semiconductor film is performed, and then a thermal treatment on the oxide semiconductor film and an aluminum oxide film provided over the oxide semiconductor film is performed to form an oxide semiconductor film having a region containing oxygen of a quantity over a stoichiometric composition ratio. The transistor with the oxide semiconductor film is reduced in the change of a transistor threshold voltage before and after a bias-thermal stress test (BT test), and it can be made a highly reliable transistor.SELECTED DRAWING: Figure 1

Description

半導体装置及び半導体装置の作製方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
In the present specification, the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics, and the electro-optical device, the semiconductor circuit, and the electronic device are all semiconductor devices.

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。
Attention is being paid to a technique for constructing a transistor by using a semiconductor thin film formed on a substrate having an insulating surface. The transistor is widely applied to electronic devices such as integrated circuits (ICs) and image display devices (display devices). Silicon-based semiconductor materials are widely known as semiconductor thin films applicable to transistors, but oxide semiconductors are attracting attention as other materials.

例えば、トランジスタの活性層として、電子キャリア濃度が1018/cm未満である
インジウム(In)、ガリウム(Ga)、及び亜鉛(Zn)を含む非晶質酸化物を用いた
トランジスタが開示されている(特許文献1参照。)。
For example, a transistor using an amorphous oxide containing indium (In), gallium (Ga), and zinc (Zn) having an electron carrier concentration of less than 10 18 / cm 3 is disclosed as the active layer of the transistor. (See Patent Document 1).

特開2006−165528号公報Japanese Unexamined Patent Publication No. 2006-165528

しかし、酸化物半導体を有する半導体デバイスにおいて、該酸化物半導体が酸素欠損を有
すると、その電気伝導度が変化する恐れがある。このような現象は、酸化物半導体を用い
たトランジスタにとって電気的特性の変動要因となる。
However, in a semiconductor device having an oxide semiconductor, if the oxide semiconductor has an oxygen deficiency, its electric conductivity may change. Such a phenomenon becomes a factor of fluctuation in electrical characteristics for a transistor using an oxide semiconductor.

このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し
、信頼性の高い半導体装置を提供することを目的の一とする。
In view of such a problem, one of the purposes of the present invention is to provide a semiconductor device using an oxide semiconductor with stable electrical characteristics and to provide a highly reliable semiconductor device.

酸化物半導体膜を含むトランジスタの作製工程において、酸化物半導体膜に酸素ドープ処
理を行い、その後、酸化物半導体膜及び酸化物半導体膜上に設けられた酸化アルミニウム
膜に対して熱処理を行うことで、化学量論的組成比を超える酸素を含む領域を有する酸化
物半導体膜を形成する。また、酸化物半導体膜への熱処理によって水素原子を含む不純物
を除去することも可能である。より具体的には、例えば以下の作製方法とすることができ
る。
In the process of manufacturing a transistor containing an oxide semiconductor film, the oxide semiconductor film is oxygen-doped, and then the oxide semiconductor film and the aluminum oxide film provided on the oxide semiconductor film are heat-treated. , Form an oxide semiconductor film having a region containing oxygen exceeding the chemical quantitative composition ratio. It is also possible to remove impurities containing hydrogen atoms by heat-treating the oxide semiconductor film. More specifically, for example, the following production method can be used.

本発明の一態様は、酸化シリコン膜を形成する工程と、酸化シリコン膜に接する酸化物半
導体膜を形成する工程と、酸化物半導体膜上に酸化アルミニウム膜を形成する工程と、酸
化物半導体膜に酸素ドープ処理を行い、酸化物半導体膜に酸素を供給して酸化物半導体膜
に化学量論的組成比より酸素が多い領域を形成する工程と、酸素を供給した酸化物半導体
膜及び酸化アルミニウム膜に対して熱処理を行う工程と、を含む半導体装置の作製方法で
ある。
One aspect of the present invention includes a step of forming a silicon oxide film, a step of forming an oxide semiconductor film in contact with the silicon oxide film, a step of forming an aluminum oxide film on the oxide semiconductor film, and an oxide semiconductor film. Is oxygen-doped and oxygen is supplied to the oxide semiconductor film to form a region having more oxygen than the chemical quantitative composition ratio in the oxide semiconductor film, and the oxygen-supplied oxide semiconductor film and aluminum oxide. It is a method for manufacturing a semiconductor device including a step of heat-treating a film.

また、本発明の他の一態様は、酸化シリコン膜を形成する工程と、酸化シリコン膜に接す
る酸化物半導体膜を形成する工程と、酸化物半導体膜に第1の熱処理を行って、酸化物半
導体膜中の水素原子を除去する工程と、酸化物半導体膜に酸素ドープ処理を行い、酸化物
半導体膜に酸素を供給して酸化物半導体膜に化学量論的組成比より酸素が多い領域を形成
する工程と、酸化物半導体膜上に酸化アルミニウム膜を形成し、第2の熱処理を行う工程
と、を含む半導体装置の作製方法である。
Further, in another aspect of the present invention, a step of forming a silicon oxide film, a step of forming an oxide semiconductor film in contact with the silicon oxide film, and a first heat treatment of the oxide semiconductor film are performed to obtain an oxide. The process of removing hydrogen atoms in the semiconductor film and the oxygen doping treatment of the oxide semiconductor film to supply oxygen to the oxide semiconductor film to create a region where the oxide semiconductor film has more oxygen than the chemical quantitative composition ratio. This is a method for manufacturing a semiconductor device, which includes a step of forming and a step of forming an aluminum oxide film on an oxide semiconductor film and performing a second heat treatment.

また、上記の半導体装置の作製方法において、酸化シリコン膜を形成後に、大気解放せず
に連続的に酸化物半導体膜を形成するのが好ましい。
Further, in the above method for manufacturing a semiconductor device, it is preferable to continuously form an oxide semiconductor film without releasing it to the atmosphere after forming a silicon oxide film.

また、上記の半導体装置の作製方法において、酸素ドープ処理によって導入された酸化物
半導体膜における酸素濃度のピークを1×1018/cm以上3×1021/cm
下とするのが好ましい。
Further, in the above method for manufacturing a semiconductor device, it is preferable that the peak oxygen concentration in the oxide semiconductor film introduced by the oxygen doping treatment is 1 × 10 18 / cm 3 or more and 3 × 10 21 / cm 3 or less.

また、上記の半導体装置の作製方法において、酸化物半導体膜と酸化アルミニウム膜との
間に、酸化物絶縁膜を形成してもよい。
Further, in the above method for manufacturing a semiconductor device, an oxide insulating film may be formed between the oxide semiconductor film and the aluminum oxide film.

酸化物半導体膜を有するトランジスタの作製工程において、酸素ドープ処理を行い、その
後、酸化物半導体膜への水(水素を含む)の侵入防止機能及び酸化物半導体膜からの酸素
の脱離防止機能を有する酸化アルミニウム膜を設けた状態で熱処理を行うことによって、
酸化物半導体膜の膜中(バルク中)または、絶縁膜と酸化物半導体膜の界面において、少
なくとも1ヶ所、該膜の化学量論的組成比を超える酸素が存在する領域(酸素過剰領域と
も表記する)を設けることができる。なお、酸素ドープ処理によって添加された酸素は、
酸化物半導体の格子間に存在する場合もある。
In the process of manufacturing a transistor having an oxide semiconductor film, oxygen doping treatment is performed, and then the function of preventing water (including hydrogen) from entering the oxide semiconductor film and the function of preventing oxygen from being desorbed from the oxide semiconductor film are performed. By performing heat treatment with the aluminum oxide film provided,
In the film of the oxide semiconductor film (in the bulk) or at the interface between the insulating film and the oxide semiconductor film, at least one region (also referred to as an oxygen excess region) in which oxygen exceeding the chemical quantitative composition ratio of the film is present. ) Can be provided. The oxygen added by the oxygen doping treatment is
It may exist between the lattices of oxide semiconductors.

また、酸化物半導体膜には熱処理による脱水化または脱水素化処理を行い、酸化物半導体
膜中の水素原子または水などの水素原子を含む不純物を除去し、酸化物半導体膜を高純度
化するのが好ましい。なお、酸素ドープ処理により添加される酸素の量は、脱水化または
脱水素化処理により高純度化された酸化物半導体膜中の水素の量より多くするのが好まし
い。
In addition, the oxide semiconductor film is dehydrated or dehydrogenated by heat treatment to remove impurities containing hydrogen atoms such as hydrogen atoms or water in the oxide semiconductor film to purify the oxide semiconductor film. Is preferable. The amount of oxygen added by the oxygen doping treatment is preferably larger than the amount of hydrogen in the oxide semiconductor film purified by the dehydration or dehydrogenation treatment.

なお、上記の「酸素ドープ処理」とは、酸素(少なくとも、酸素ラジカル、酸素原子、酸
素イオン、のいずれかを含む)をバルクに添加することを言う。なお、当該「バルク」の
用語は、酸素を、薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いて
いる。また、「酸素ドープ処理」には、「酸素イオン注入処理」、またはプラズマ化した
酸素をバルクに添加する「酸素プラズマドープ」が含まれる。
The above-mentioned "oxygen doping treatment" means adding oxygen (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) to the bulk. The term "bulk" is used for the purpose of clarifying that oxygen is added not only to the surface of the thin film but also to the inside of the thin film. Further, the "oxygen doping treatment" includes "oxygen ion implantation treatment" or "oxygen plasma doping" in which plasmatized oxygen is added to the bulk.

開示する発明の一態様である上述の構成の効果は、次のように考えると理解が容易である
。ただし、以下の説明は、あくまでも一考察に過ぎないことを付記する。
The effect of the above-described configuration, which is one aspect of the disclosed invention, can be easily understood by considering it as follows. However, it should be added that the following explanation is just one consideration.

一般に、酸化物半導体膜中に含まれる酸素は、下記式(1)で示すような酸化物半導体中
の金属元素との結合と脱離の反応を動的に繰り返す。酸素が脱離した金属元素は未結合手
を有するため、酸化物半導体膜中において、酸素が脱離した箇所では酸素欠損が存在する
In general, oxygen contained in an oxide semiconductor film dynamically repeats a reaction of bonding and desorption with a metal element in an oxide semiconductor as represented by the following formula (1). Since the metal element from which oxygen has been desorbed has an unbonded hand, oxygen deficiency exists at the location where oxygen is desorbed in the oxide semiconductor film.

Figure 2021007158
Figure 2021007158

開示する発明の一態様に係る酸化物半導体膜は、膜中に過剰の酸素(好ましくは化学量的
組成論比より過剰の酸素)を含有することで、該酸素欠損を直ちに補填することができる
。よって、膜中に存在する酸素欠損に起因するDOS(density of stat
e)を減少させることが可能となる。例えば、酸化物半導体膜が化学量論的組成比に一致
した量の酸素を含有する場合のDOSの平均密度が1018cm−3以上1019cm
以下程度である場合、化学量論的組成比より過剰な酸素を含む酸化物半導体におけるD
OSの平均密度は1015cm−3以上1016cm−3以下程度となりうる。
The oxide semiconductor film according to one aspect of the disclosed invention can immediately compensate for the oxygen deficiency by containing excess oxygen (preferably excess oxygen from the stoichiometric ratio) in the film. .. Therefore, DOS (density of status) caused by oxygen deficiency existing in the membrane
e) can be reduced. For example, when the oxide semiconductor film contains an amount of oxygen corresponding to the stoichiometric composition ratio, the average density of DOS is 10 18 cm -3 or more and 10 19 cm −.
When it is about 3 or less, D in an oxide semiconductor containing oxygen in excess of the stoichiometric composition ratio.
The average density of the OS can be about 10 15 cm -3 or more and 10 16 cm -3 or less.

なお、酸化物半導体膜の膜厚を大きくする程、トランジスタのしきい値電圧のばらつきが
大きくなる傾向が確認されている。これは、酸化物半導体膜中の酸素欠陥がしきい値電圧
の変動の一因であり、酸化物半導体膜の膜厚が大きくなるほど酸素欠陥が増加するためと
推測できる。上述のように、開示する発明の一態様に係るトランジスタは、酸素ドープ処
理によって、酸化物半導体膜の酸素の含有量を増大させているため、上記式(1)の動的
な反応によって生じる膜中の酸素欠陥を直ちに補填することが可能である。よって、開示
する発明の一態様に係るトランジスタは、酸素欠陥に起因するドナー準位が形成される時
間を短時間とし、実質的にドナー準位をなくすことができるため、しきい値電圧のばらつ
きを抑制することができる。
It has been confirmed that the larger the film thickness of the oxide semiconductor film, the larger the variation in the threshold voltage of the transistor. It can be inferred that this is because oxygen defects in the oxide semiconductor film contribute to the fluctuation of the threshold voltage, and the oxygen defects increase as the film thickness of the oxide semiconductor film increases. As described above, in the transistor according to one aspect of the disclosed invention, the oxygen content of the oxide semiconductor film is increased by the oxygen doping treatment, so that the film produced by the dynamic reaction of the above formula (1). It is possible to immediately compensate for the oxygen deficiency inside. Therefore, in the transistor according to one aspect of the disclosed invention, the time for forming the donor level due to the oxygen defect can be shortened, and the donor level can be substantially eliminated, so that the threshold voltage varies. Can be suppressed.

酸化物半導体膜に酸素を過剰に含ませるようにして、該酸素が放出されないように酸化ア
ルミニウム膜を酸化物半導体膜上に設けることにより、酸化物半導体中及びその上下で接
する層との界面で欠陥が生成され、また欠陥が増加することを防ぐことができる。すなわ
ち、酸化物半導体膜に含ませた過剰な酸素が、酸素空孔欠陥を埋めるように作用するので
、安定した電気特性を有する信頼性の高い半導体装置を提供することができる。
By allowing the oxide semiconductor film to contain excess oxygen and providing an aluminum oxide film on the oxide semiconductor film so that the oxygen is not released, at the interface between the oxide semiconductor and the layers in contact with each other above and below it. It is possible to prevent defects from being generated and increasing. That is, since the excess oxygen contained in the oxide semiconductor film acts to fill the oxygen vacancies, it is possible to provide a highly reliable semiconductor device having stable electrical characteristics.

半導体装置の一形態を説明する平面図及び断面図。A plan view and a cross-sectional view illustrating one form of a semiconductor device. 半導体装置の作製方法の一形態を説明する図。The figure explaining one form of the manufacturing method of a semiconductor device. 半導体装置の一形態を説明する平面図及び断面図。A plan view and a cross-sectional view illustrating one form of a semiconductor device. 半導体装置の一形態を説明する平面図及び断面図。A plan view and a cross-sectional view illustrating one form of a semiconductor device. 半導体装置の作製方法の一形態を説明する図。The figure explaining one form of the manufacturing method of a semiconductor device. 半導体装置の一形態を説明する平面図及び断面図。A plan view and a cross-sectional view illustrating one form of a semiconductor device. 半導体装置の一形態を説明する図。The figure explaining one form of the semiconductor device. 半導体装置の一形態を説明する図。The figure explaining one form of the semiconductor device. 半導体装置の一形態を説明する図。The figure explaining one form of the semiconductor device. 半導体装置の一形態を説明する図。The figure explaining one form of the semiconductor device. 半導体装置の一形態を説明する図。The figure explaining one form of the semiconductor device. 半導体装置の一形態を説明する図。The figure explaining one form of the semiconductor device. 電子機器を示す図。The figure which shows the electronic device. SIMSの測定結果を示す図。The figure which shows the measurement result of SIMS. SIMSの測定結果を示す図。The figure which shows the measurement result of SIMS. TDSの測定結果を示す図。The figure which shows the measurement result of TDS. TDSの測定結果を示す図。The figure which shows the measurement result of TDS.

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
Hereinafter, embodiments of the invention disclosed in the present specification will be described in detail with reference to the drawings.
However, it is easily understood by those skilled in the art that the invention disclosed in the present specification is not limited to the following description, and its form and details may be changed in various ways. Further, the invention disclosed in the present specification is not construed as being limited to the description contents of the embodiments shown below.

なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
The ordinal numbers attached as the first and second numbers are used for convenience and do not indicate the process order or the stacking order. In addition, this specification does not indicate a unique name as a matter for specifying the invention.

(実施の形態1)
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図1乃至図3を用
いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトラ
ンジスタを示す。
(Embodiment 1)
In the present embodiment, one embodiment of the semiconductor device and the method for manufacturing the semiconductor device will be described with reference to FIGS. 1 to 3. In the present embodiment, a transistor having an oxide semiconductor film is shown as an example of a semiconductor device.

図1に、半導体装置の例として、ボトムゲート型のトランジスタ410の断面図及び平面
図を示す。図1(A)は平面図であり、図1(B)及び図1(C)は、図1(A)におけ
るA−B断面及びC−D断面に係る断面図である。なお、図1(A)では、煩雑になるこ
とを避けるため、トランジスタ410の構成要素の一部(例えば、絶縁膜407など)を
省略している。
FIG. 1 shows a cross-sectional view and a plan view of a bottom gate type transistor 410 as an example of a semiconductor device. 1 (A) is a plan view, and FIGS. 1 (B) and 1 (C) are cross-sectional views taken along the sections AB and CD in FIG. 1 (A). In FIG. 1A, a part of the components of the transistor 410 (for example, the insulating film 407) is omitted in order to avoid complication.

図1に示すトランジスタ410は、絶縁表面を有する基板400上に、ゲート電極層40
1、ゲート絶縁膜402、酸化物半導体膜403、ソース電極層405a、ドレイン電極
層405b及び絶縁膜407を含む。
The transistor 410 shown in FIG. 1 has a gate electrode layer 40 on a substrate 400 having an insulating surface.
1. The gate insulating film 402, the oxide semiconductor film 403, the source electrode layer 405a, the drain electrode layer 405b, and the insulating film 407 are included.

図1に示すトランジスタ410において、酸化物半導体膜403は、酸素ドープ処理が行
われており、酸素過剰領域を有する。酸素ドープ処理を行うことにより、酸化物半導体膜
403に膜中の酸素欠損を補填するために十分な量の酸素を含有させることができるので
、信頼性が高められたトランジスタ410が実現する。
In the transistor 410 shown in FIG. 1, the oxide semiconductor film 403 is subjected to oxygen doping treatment and has an oxygen excess region. By performing the oxygen doping treatment, the oxide semiconductor film 403 can contain a sufficient amount of oxygen to compensate for the oxygen deficiency in the film, so that the transistor 410 with improved reliability is realized.

また、絶縁膜407として、酸化アルミニウム膜が設けられている。酸化アルミニウムは
、水分、酸素、その他の不純物を透過させにくいというバリア機能を有しているため、デ
バイス完成後に水分等の不純物が外部より侵入するのを防ぐことができる。また、酸化物
半導体膜403より酸素が放出されるのを防ぐことができる。なお、絶縁膜407は、酸
素過剰領域を有するのがより好ましい。
Further, an aluminum oxide film is provided as the insulating film 407. Since aluminum oxide has a barrier function that makes it difficult for moisture, oxygen, and other impurities to permeate, it is possible to prevent impurities such as moisture from entering from the outside after the device is completed. In addition, it is possible to prevent oxygen from being released from the oxide semiconductor film 403. The insulating film 407 more preferably has an oxygen excess region.

また、ゲート絶縁膜402は、酸素過剰領域を有するのが好ましい。ゲート絶縁膜402
が酸素過剰領域を有していると、酸化物半導体膜403からゲート絶縁膜402への酸素
の移動を防ぐことができ、且つ、ゲート絶縁膜402から酸化物半導体膜403への酸素
の供給を行うこともできるためである。
Further, the gate insulating film 402 preferably has an oxygen excess region. Gate insulating film 402
When has an oxygen excess region, it is possible to prevent the movement of oxygen from the oxide semiconductor film 403 to the gate insulating film 402, and to supply oxygen from the gate insulating film 402 to the oxide semiconductor film 403. This is because it can also be done.

なお、トランジスタ410上には、さらに絶縁物が設けられていてもよい。また、ソース
電極層405aやドレイン電極層405bと配線とを電気的に接続させるために、ゲート
絶縁膜402などには開口が形成されていてもよい。また、酸化物半導体膜403の上方
に、さらに、第2のゲート電極を有していてもよい。なお、酸化物半導体膜403は島状
に加工されていてもよい。
An insulator may be further provided on the transistor 410. Further, in order to electrically connect the source electrode layer 405a and the drain electrode layer 405b to the wiring, an opening may be formed in the gate insulating film 402 or the like. Further, a second gate electrode may be further provided above the oxide semiconductor film 403. The oxide semiconductor film 403 may be processed into an island shape.

図2(A)乃至(D)にトランジスタ410の作製方法の一例を示す。 FIGS. 2 (A) to 2 (D) show an example of a method for manufacturing the transistor 410.

まず、絶縁表面を有する基板400上に導電膜を形成した後、フォトリソグラフィ工程に
よりゲート電極層401を形成する。なお、レジストマスクをインクジェット法で形成し
てもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないた
め、製造コストを低減できる。
First, a conductive film is formed on the substrate 400 having an insulating surface, and then the gate electrode layer 401 is formed by a photolithography step. The resist mask may be formed by an inkjet method. When the resist mask is formed by the inkjet method, the photomask is not used, so that the manufacturing cost can be reduced.

絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、SOI基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板400として用いてもよい。
There is no major limitation on the substrate that can be used for the substrate 400 having an insulating surface, but at least it is necessary to have heat resistance enough to withstand the subsequent heat treatment. For example, glass substrates such as barium borosilicate glass and aluminoborosilicate glass, ceramic substrates,
A quartz substrate, a sapphire substrate, or the like can be used. Further, a single crystal semiconductor substrate such as silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be applied, and a semiconductor element is provided on these substrates. It may be used as a substrate 400.

また、基板400として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性
基板上に酸化物半導体膜を含むトランジスタを直接作製してもよいし、他の作製基板に酸
化物半導体膜を含むトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。
なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含
むトランジスタとの間に剥離層を設けるとよい。
Moreover, you may use a flexible substrate as a substrate 400. When a flexible substrate is used, a transistor containing an oxide semiconductor film may be directly produced on the flexible substrate, or a transistor containing an oxide semiconductor film may be produced on another production substrate, and then flexible. It may be peeled off and transferred to the substrate.
In addition, in order to peel and transfer from the manufactured substrate to the flexible substrate, it is preferable to provide a peeling layer between the manufactured substrate and the transistor containing the oxide semiconductor film.

下地膜となる絶縁膜を基板400とゲート電極層401との間に設けてもよい。下地膜は
、基板400からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
An insulating film serving as a base film may be provided between the substrate 400 and the gate electrode layer 401. The undercoat has a function of preventing the diffusion of impurity elements from the substrate 400, and has a laminated structure of one or more films selected from a silicon nitride film, a silicon oxide film, a silicon nitride film, or a silicon oxide film. Can be formed.

また、ゲート電極層401は、プラズマCVD法又はスパッタリング法等により、モリブ
デン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等
の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成するこ
とができる。
Further, the gate electrode layer 401 is made of a metal material such as molybdenum, titanium, tantalum, tungsten, aluminum, copper, neodymium, scandium or an alloy material containing these as a main component by a plasma CVD method or a sputtering method. It can be formed in layers or in layers.

次いで、ゲート電極層401上にゲート絶縁膜402を形成する。本実施の形態において
は、ゲート絶縁膜402として酸化シリコン膜をプラズマCVD法又はスパッタリング法
等により形成する。なお、ゲート絶縁膜402を、酸化シリコン膜と、窒化シリコン、酸
化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化ア
ルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合
材料を含む膜と、の積層構造としてもよい。但し、酸化シリコン膜を後に形成される酸化
物半導体膜403と接する構造とするのが好ましい。
Next, the gate insulating film 402 is formed on the gate electrode layer 401. In the present embodiment, a silicon oxide film is formed as the gate insulating film 402 by a plasma CVD method, a sputtering method, or the like. The gate insulating film 402 is a silicon oxide film and silicon nitride, silicon oxide, silicon nitride, aluminum oxide, aluminum nitride, aluminum nitride, aluminum nitride, hafnium oxide, gallium oxide, or a mixed material thereof. It may be a laminated structure of a film containing the film. However, it is preferable that the silicon oxide film has a structure in contact with the oxide semiconductor film 403 to be formed later.

また、μ波(例えば周波数2.45GHz)を用いた高密度プラズマCVDは、緻密で絶
縁耐圧の高い高品質な絶縁層を形成できるので、ゲート絶縁膜402の形成に用いると好
ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界
面準位を低減して界面特性を良好なものとすることができるからである。
Further, high-density plasma CVD using μ waves (for example, frequency 2.45 GHz) can form a high-quality insulating layer that is dense and has a high dielectric strength, and is therefore preferable to be used for forming the gate insulating film 402. This is because the high-purity oxide semiconductor and the high-quality gate insulating film are in close contact with each other, so that the interface state can be reduced and the interface characteristics can be improved.

また、成膜後の熱処理によって、膜質、酸化物半導体との界面特性が改質される絶縁層を
ゲート絶縁膜として用いてもよい。いずれにしても、ゲート絶縁膜としての膜質が良好で
あることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成でき
るものであればよい。
Further, an insulating layer in which the film quality and the interface characteristics with the oxide semiconductor are modified by the heat treatment after the film formation may be used as the gate insulating film. In any case, not only the film quality as the gate insulating film is good, but also the interface level density with the oxide semiconductor can be reduced and a good interface can be formed.

なお、ゲート絶縁膜402は酸素過剰領域を有すると、ゲート絶縁膜402に含まれる過
剰な酸素によって、酸化物半導体膜403の酸素欠損を補填することが可能であるため好
ましい。
It is preferable that the gate insulating film 402 has an oxygen excess region because the excess oxygen contained in the gate insulating film 402 can compensate for the oxygen deficiency of the oxide semiconductor film 403.

次いで、ゲート絶縁膜402上に、膜厚2nm以上200nm以下、好ましくは5nm以
上30nm以下の酸化物半導体膜403を形成する(図2(A)参照)。
Next, an oxide semiconductor film 403 having a film thickness of 2 nm or more and 200 nm or less, preferably 5 nm or more and 30 nm or less is formed on the gate insulating film 402 (see FIG. 2A).

酸化物半導体膜403は、In、Ga、ZnおよびSnから選ばれた2種以上を含む金属
酸化物材料を用いればよい。例えば、四元系金属酸化物であるIn−Sn−Ga−Zn−
O系の材料や、三元系金属酸化物であるIn−Ga−Zn−O系の材料、In−Sn−Z
n−O系の材料、In−Al−Zn−O系の材料、Sn−Ga−Zn−O系の材料、Al
−Ga−Zn−O系の材料、Sn−Al−Zn−O系の材料や、二元系金属酸化物である
In−Zn−O系の材料、Sn−Zn−O系の材料、Al−Zn−O系の材料、Zn−M
g−O系の材料、Sn−Mg−O系の材料、In−Mg−O系の材料、In−Ga−O系
の材料や、In−O系の材料、Sn−O系の材料、Zn−O系の材料などを用いればよい
。また、上記酸化物半導体にInとGaとSnとZn以外の元素、例えばSiOを含ま
せてもよい。
As the oxide semiconductor film 403, a metal oxide material containing two or more kinds selected from In, Ga, Zn and Sn may be used. For example, In-Sn-Ga-Zn-, which is a quaternary metal oxide.
O-based materials, In-Ga-Zn-O-based materials that are ternary metal oxides, In-Sn-Z
n-O-based material, In-Al-Zn-O-based material, Sn-Ga-Zn-O-based material, Al
-Ga-Zn-O-based material, Sn-Al-Zn-O-based material, In-Zn-O-based material which is a binary metal oxide, Sn-Zn-O-based material, Al- Zn-O-based material, Zn-M
g-O-based material, Sn-Mg-O-based material, In-Mg-O-based material, In-Ga-O-based material, In-O-based material, Sn-O-based material, Zn A −O-based material or the like may be used. Further, the oxide semiconductor may contain elements other than In, Ga, Sn and Zn, for example, SiO 2 .

ここで、例えば、In−Ga−Zn−O系酸化物半導体とは、インジウム(In)、ガリ
ウム(Ga)、亜鉛(Zn)を有する酸化物半導体、という意味であり、その組成比は問
わない。
Here, for example, the In-Ga-Zn-O-based oxide semiconductor means an oxide semiconductor having indium (In), gallium (Ga), and zinc (Zn), and the composition ratio thereof does not matter. ..

また、酸化物半導体膜403は、化学式InMO(ZnO)(m>0)で表記される
薄膜を用いることができる。ここで、Mは、Zn、Ga、Al、Mn及びCoから選ばれ
た一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn
、またはGa及びCoなどがある。
Further, as the oxide semiconductor film 403, a thin film represented by the chemical formula InMO 3 (ZnO) m (m> 0) can be used. Here, M represents one or more metal elements selected from Zn, Ga, Al, Mn and Co. For example, as M, Ga, Ga and Al, Ga and Mn
, Or Ga and Co.

なお、酸化物半導体としてIn−Zn−O系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に
換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=1
5:1〜1.5:1(モル数比に換算するとIn:ZnO=15:2〜3:4)と
する。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比が
In:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
When an In—Zn—O-based material is used as the oxide semiconductor, the composition ratio of the target used is In: Zn = 50: 1 to 1: 2 in terms of atomic number ratio (In 2 when converted to a molar ratio). O 3
: ZnO = 25: 1 to 1: 4), preferably In: Zn = 20: 1 to 1: 1 (In 2 O 3 : ZnO = 10: 1 to 1: 2 in terms of molar ratio), more preferably. Is In: Zn = 1
It is set to 5: 1 to 1.5: 1 (in 2 O 3 : ZnO = 15: 2 to 3: 4 when converted to a molar ratio). For example, the target used for forming an In—Zn—O-based oxide semiconductor is Z> 1.5X + Y when the atomic number ratio is In: Zn: O = X: Y: Z.

酸化物半導体膜は、単結晶、多結晶(ポリクリスタルともいう)、又は非晶質などの状態
をとる。
The oxide semiconductor film is in a state of single crystal, polycrystal (also referred to as polycrystal), or amorphous.

また、酸化物半導体膜403として、CAAC−OS(C Axis Aligned
Crystalline Oxide Semiconductor)膜を用いてもよい
Further, as the oxide semiconductor film 403, CAAC-OS (C Axis Aligned)
A Crystalline Oxide Semiconductor) membrane may be used.

CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜
は、非晶質相に結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜であ
る。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが
多い。また、透過型顕微鏡(TEM:Transmission Electron M
icroscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部
との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバ
ウンダリーともいう)は確認できない。そのため、CAAC−OS膜は、粒界に起因する
電子移動度の低下が抑制される。
The CAAC-OS film is neither completely single crystal nor completely amorphous. The CAAC-OS film is an oxide semiconductor film having a crystal-amorphous mixed phase structure having a crystal portion and an amorphous portion in an amorphous phase. In many cases, the crystal portion has a size that fits in a cube having a side of less than 100 nm. In addition, a transmission microscope (TEM: Transmission Electron M)
In the observation image by icroscopy), the boundary between the amorphous part and the crystal part contained in the CAAC-OS film is not clear. In addition, grain boundaries (also referred to as grain boundaries) cannot be confirmed on the CAAC-OS film by TEM. Therefore, the CAAC-OS film suppresses the decrease in electron mobility due to the grain boundaries.

CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面の法線ベクト
ル又はCAAC−OS膜の表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な
方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属
原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で
、それぞれa軸及びb軸の向きが異なっていてもよい。本明細書において、単に垂直と記
載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載
する場合、−5°以上5°以下に範囲も含まれることとする。
The crystal part contained in the CAAC-OS film is aligned in a direction in which the c-axis is parallel to the normal vector of the surface to be formed of the CAAC-OS film or the normal vector of the surface of the CAAC-OS film, and is perpendicular to the ab plane. It has a triangular or hexagonal atomic arrangement when viewed from the direction, and metal atoms are arranged in layers or metal atoms and oxygen atoms are arranged in layers when viewed from the direction perpendicular to the c-axis. The directions of the a-axis and the b-axis may be different between different crystal portions. In the present specification, when it is simply described as vertical, the range of 85 ° or more and 95 ° or less is also included. In addition, when simply describing parallel, the range is also included within -5 ° or more and 5 ° or less.

なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAA
C−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CA
AC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
In the CAAC-OS film, the distribution of crystal portions does not have to be uniform. For example, CAA
In the process of forming the C-OS film, when crystals are grown from the surface side of the oxide semiconductor film, the proportion of the crystal portion in the vicinity of the surface may be higher than that in the vicinity of the surface to be formed. Also, CA
By adding an impurity to the AC-OS film, the crystal part may become amorphous in the impurity-added region.

CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベクト
ル又は表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成面
の断面形状又は表面の断面形状)によっては互いに異なる方向を向くことがある。なお、
結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベクトル又
は表面の法線ベクトルに平行な方向となる。結晶部は成膜することにより、又は成膜後に
加熱処理などの結晶成長処理を行うことにより形成される。
Since the c-axis of the crystal portion contained in the CAAC-OS film is aligned in the direction parallel to the normal vector of the surface to be formed or the normal vector of the surface of the CAAC-OS film, the shape of the CAAC-OS film (plane to be formed). Depending on the cross-sectional shape of the surface or the cross-sectional shape of the surface), they may face different directions. In addition, it should be noted
The direction of the c-axis of the crystal portion is parallel to the normal vector of the surface to be formed or the normal vector of the surface when the CAAC-OS film is formed. The crystal portion is formed by forming a film or by performing a crystal growth treatment such as a heat treatment after the film formation.

CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
A transistor using a CAAC-OS film can reduce fluctuations in electrical characteristics due to irradiation with visible light or ultraviolet light. Therefore, the transistor has high reliability.

なお、CAAC−OS膜を構成する酸素の一部は窒素で置換されてもよい。 A part of oxygen constituting the CAAC-OS film may be replaced with nitrogen.

酸化物半導体膜403は、スパッタリング法、分子線エピタキシー法、原子層堆積法また
はパルスレーザー蒸着法により形成する。ここでは、スパッタリング法により形成するこ
とができる。
The oxide semiconductor film 403 is formed by a sputtering method, a molecular beam epitaxy method, an atomic layer deposition method, or a pulse laser vapor deposition method. Here, it can be formed by a sputtering method.

酸化物半導体膜403をCAAC−OS膜とする際には、基板400を加熱しながら酸化
物半導体膜403を形成すればよく、基板400を加熱する温度としては、150℃以上
450℃以下、好ましくは基板温度が200℃以上350℃以下とする。なお、酸化物半
導体膜の形成時に、基板を加熱する温度を高くすることで、非晶質な部分に対して結晶部
分の占める割合の多いCAAC−OS膜とすることができる。
When the oxide semiconductor film 403 is used as a CAAC-OS film, the oxide semiconductor film 403 may be formed while heating the substrate 400, and the temperature for heating the substrate 400 is preferably 150 ° C. or higher and 450 ° C. or lower. The substrate temperature is 200 ° C. or higher and 350 ° C. or lower. By raising the temperature at which the substrate is heated when the oxide semiconductor film is formed, a CAAC-OS film in which the crystal portion occupies a large proportion of the amorphous portion can be obtained.

スパッタリング法により酸化物半導体膜403を形成する際、できる限り酸化物半導体膜
403に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、ス
パッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基または水素
化物などの不純物が除去された高純度の希ガス(代表的にはアルゴン)、酸素、および希
ガスと酸素との混合ガスを適宜用いる。さらには、該処理室の排気は、水の排気能力の高
いクライオポンプおよび水素の排気能力の高いスパッタイオンポンプを組み合わせて用い
ればよい。
When the oxide semiconductor film 403 is formed by the sputtering method, it is preferable to reduce the hydrogen concentration contained in the oxide semiconductor film 403 as much as possible. In order to reduce the hydrogen concentration, high-purity rare gas (typically argon) from which impurities such as hydrogen, water, hydroxyl groups or hydrides have been removed, oxygen, as atmospheric gas to be supplied to the processing chamber of the sputtering apparatus, And a mixed gas of rare gas and oxygen is used as appropriate. Further, the exhaust of the treatment chamber may be a combination of a cryopump having a high water exhaust capacity and a sputter ion pump having a high hydrogen exhaust capacity.

また、ゲート絶縁膜402及び酸化物半導体膜403は、大気解放することなく連続的に
成膜してもよい。例えば、基板400上に設けられたゲート電極層401の表面に付着し
た水素を含む不純物を、熱処理またはプラズマ処理で除去した後、大気に解放することな
くゲート絶縁膜402を形成し、続けて大気に解放することなく酸化物半導体膜403を
形成してもよい。このようにすることで、ゲート電極層401の表面に付着した水素を含
む不純物を低減し、また、ゲート電極層401とゲート絶縁膜402との界面、及び、ゲ
ート絶縁膜402と酸化物半導体膜403との界面に、大気成分が付着することを抑制で
きる。その結果、電気特性が良好で、信頼性の高いトランジスタ410を作製することが
できる。
Further, the gate insulating film 402 and the oxide semiconductor film 403 may be continuously formed without being released to the atmosphere. For example, after removing impurities containing hydrogen adhering to the surface of the gate electrode layer 401 provided on the substrate 400 by heat treatment or plasma treatment, the gate insulating film 402 is formed without being released to the atmosphere, followed by the atmosphere. The oxide semiconductor film 403 may be formed without releasing the oxide semiconductor film 403. By doing so, impurities containing hydrogen adhering to the surface of the gate electrode layer 401 can be reduced, and the interface between the gate electrode layer 401 and the gate insulating film 402 and the gate insulating film 402 and the oxide semiconductor film can be reduced. It is possible to suppress the adhesion of atmospheric components to the interface with the 403. As a result, a transistor 410 having good electrical characteristics and high reliability can be manufactured.

酸化物半導体膜403を成膜後、酸化物半導体膜403に対して、熱処理(第1の熱処理
)を行うことが望ましい。この第1の熱処理によって酸化物半導体膜403中の、過剰な
水素(水や水酸基を含む)を除去することができる。さらに、この第1の熱処理によって
、ゲート絶縁膜402中の過剰な水素(水や水酸基を含む)を除去することも可能である
。第1の熱処理の温度は、250℃以上700℃以下、好ましくは450℃以上600℃
以下、または基板の歪み点未満とする。
After forming the oxide semiconductor film 403, it is desirable to perform a heat treatment (first heat treatment) on the oxide semiconductor film 403. Excess hydrogen (including water and hydroxyl groups) in the oxide semiconductor film 403 can be removed by this first heat treatment. Furthermore, it is also possible to remove excess hydrogen (including water and hydroxyl groups) in the gate insulating film 402 by this first heat treatment. The temperature of the first heat treatment is 250 ° C. or higher and 700 ° C. or lower, preferably 450 ° C. or higher and 600 ° C. or lower.
Below, or less than the distortion point of the substrate.

熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
450℃、1時間の条件で行うことができる。この間、酸化物半導体膜403は大気に触
れさせず、水や水素の混入が生じないようにする。
For heat treatment, for example, the object to be processed is introduced into an electric furnace using a resistance heating element, etc.
It can be carried out at 450 ° C. for 1 hour. During this period, the oxide semiconductor film 403 is kept out of contact with the atmosphere so that water and hydrogen are not mixed.

熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas Rap
id Thermal Anneal)装置、LRTA(Lamp Rapid The
rmal Anneal)装置等のRTA(Rapid Thermal Anneal
)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。
GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
The heat treatment apparatus is not limited to the electric furnace, and an apparatus that heats the object to be processed by heat conduction from a medium such as heated gas or heat radiation may be used. For example, GRTA (Gas Rap)
id Thermal Anneal) device, LRTA (Lamp Rapid The)
RTA (Rapid Thermal Anneal) such as rmal Anneal equipment
) The device can be used. The LRTA device is a device that heats an object to be processed by radiation of light (electromagnetic waves) emitted from lamps such as halogen lamps, metal halide lamps, xenon arc lamps, carbon arc lamps, high-pressure sodium lamps, and high-pressure mercury lamps.
The GRTA device is a device that performs heat treatment using a high-temperature gas. As the gas, a rare gas such as argon or an inert gas such as nitrogen that does not react with the object to be treated by heat treatment is used.

例えば、第1の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すGRTA処理を行ってもよい
。GRTA処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えてもよい。酸素を含む雰囲気において第1の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
For example, as the first heat treatment, the object to be treated may be put into a heated inert gas atmosphere, heated for several minutes, and then subjected to a GRTA treatment for removing the object to be processed from the inert gas atmosphere. The GRTA treatment enables high temperature heat treatment in a short time. Further, it can be applied even under temperature conditions exceeding the heat resistant temperature of the object to be processed. The inert gas may be switched to a gas containing oxygen during the treatment. By performing the first heat treatment in an atmosphere containing oxygen,
This is because the defect level in the energy gap caused by oxygen deficiency can be reduced.

なお、不活性ガス雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等
)を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(
すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。
As the inert gas atmosphere, it is desirable to apply an atmosphere containing nitrogen or a rare gas (helium, neon, argon, etc.) as a main component and not containing water, hydrogen, or the like. For example, the purity of nitrogen and rare gases such as helium, neon, and argon to be introduced into the heat treatment apparatus is 6N (99.99999%) or more, preferably 7N (99.99999%) or more (
That is, the impurity concentration is 1 ppm or less, preferably 0.1 ppm or less).

ところで、上述の熱処理(第1の熱処理)には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、例えば、酸素ドープ処理後などのタイミングにおいて行うことも可能
である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行ってもよ
い。
By the way, since the above-mentioned heat treatment (first heat treatment) has the effect of removing hydrogen, water and the like,
The heat treatment can also be called a dehydration treatment, a dehydrogenation treatment, or the like. The dehydration treatment and the dehydrogenation treatment can be performed at a timing such as after the oxygen doping treatment. Further, such dehydration treatment and dehydrogenation treatment may be performed not only once but also a plurality of times.

次いで、酸化物半導体膜403上に、ソース電極層及びドレイン電極層(これと同じ層で
形成される配線を含む)となる導電膜を成膜し、これを加工してソース電極層405a及
びドレイン電極層405bを形成する(図2(B)参照)。
Next, a conductive film to be a source electrode layer and a drain electrode layer (including a wiring formed by the same layer) is formed on the oxide semiconductor film 403, and this is processed to form a source electrode layer 405a and a drain. An electrode layer 405b is formed (see FIG. 2B).

ソース電極層405a及びドレイン電極層405bに用いる導電膜としては、後の熱処理
工程に耐えられる材料を用いる。例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから
選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン
膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。また、Al、C
uなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜ま
たはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を
積層させた構成としてもよい。また、ソース電極層、及びドレイン電極層に用いる導電膜
としては、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化イン
ジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム酸
化スズ(In−SnO、ITOと略記する)、酸化インジウム酸化亜鉛(In
−ZnO)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いるこ
とができる。
As the conductive film used for the source electrode layer 405a and the drain electrode layer 405b, a material that can withstand the subsequent heat treatment step is used. For example, a metal film containing an element selected from Al, Cr, Cu, Ta, Ti, Mo, and W, or a metal nitride film containing the above-mentioned elements as a component (titanium nitride film, molybdenum nitride film, tungsten nitride film). Etc. can be used. Also, Al, C
A refractory metal film such as Ti, Mo, W or a metal nitride film thereof (titanium nitride film, molybdenum nitride film, tungsten nitride film) is laminated on one or both of the lower side or the upper side of the metal film such as u. It may be configured. Further, the conductive film used for the source electrode layer and the drain electrode layer may be formed of a conductive metal oxide. Conductive metal oxide, indium oxide (In 2 O 3), tin oxide (SnO 2), zinc oxide (ZnO), (abbreviated as In 2 O 3 -SnO 2, ITO ) of indium oxide and tin oxide, Indium zinc oxide (In 2
O 3- ZnO) or a metal oxide material containing silicon oxide can be used.

なお、導電膜のエッチングの際に、酸化物半導体膜403がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体膜403を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体膜403は一部のみがエッチングされ、溝
部(凹部)を有する酸化物半導体膜となることもある。
It is desirable to optimize the etching conditions so that the oxide semiconductor film 403 is not etched and divided when the conductive film is etched. However, it is difficult to obtain the condition that only the conductive film is etched and the oxide semiconductor film 403 is not etched at all. When the conductive film is etched, only a part of the oxide semiconductor film 403 is etched, and a groove (recess) is formed. It may be an oxide semiconductor film having.

次いで、ソース電極層405a及びドレイン電極層405bを覆い、酸化物半導体膜40
3の一部と接する絶縁膜407を形成する。
Next, the source electrode layer 405a and the drain electrode layer 405b are covered, and the oxide semiconductor film 40 is covered.
An insulating film 407 in contact with a part of 3 is formed.

絶縁膜407としては、酸化アルミニウム膜を用いることができる。酸化アルミニウムは
、水分、酸素、その他の不純物を透過させにくいというバリア機能を有している。したが
って、酸化物半導体膜403上に酸化アルミニウム膜を設けることで、該酸化アルミニウ
ム膜がパッシベーション膜として機能して、デバイス完成後に水分等の不純物が外部より
酸化物半導体膜403へ侵入するのを防ぐことができる。また、酸化物半導体膜403よ
り酸素が放出されるのを防ぐことができる。
An aluminum oxide film can be used as the insulating film 407. Aluminum oxide has a barrier function that makes it difficult for water, oxygen, and other impurities to permeate. Therefore, by providing the aluminum oxide film on the oxide semiconductor film 403, the aluminum oxide film functions as a passivation film and prevents impurities such as moisture from entering the oxide semiconductor film 403 from the outside after the device is completed. be able to. In addition, it is possible to prevent oxygen from being released from the oxide semiconductor film 403.

絶縁膜407は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁膜407に水
、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁膜407
に水素が含まれると、その水素の酸化物半導体膜への侵入、又は水素による酸化物半導体
膜中の酸素の引き抜き、が生じ酸化物半導体膜のバックチャネルが低抵抗化(N型化)し
てしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜407はできるだけ
水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
The insulating film 407 has a film thickness of at least 1 nm or more, and can be formed by appropriately using a method such as a sputtering method in which impurities such as water and hydrogen are not mixed into the insulating film 407. Insulating film 407
When hydrogen is contained in the oxide semiconductor film, the hydrogen penetrates into the oxide semiconductor film or oxygen is extracted from the oxide semiconductor film by hydrogen, and the back channel of the oxide semiconductor film becomes low resistance (N-type). This may result in the formation of parasitic channels. Therefore, it is important not to use hydrogen in the film forming method so that the insulating film 407 is a film containing as little hydrogen as possible.

絶縁膜407を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物など
の不純物が除去された高純度ガスを用いることが好ましい。
As the sputter gas used for forming the insulating film 407, it is preferable to use a high-purity gas from which impurities such as hydrogen, water, hydroxyl groups and hydrides have been removed.

なお、絶縁膜407は、少なくとも酸化アルミニウム膜を有していればよく、他の無機絶
縁材料を含む膜との積層構造とすることも可能である。
The insulating film 407 may have at least an aluminum oxide film, and may have a laminated structure with a film containing another inorganic insulating material.

次に、酸化物半導体膜403に酸素ドープ処理を行い、酸素過剰領域を形成する(図2(
C)参照)。酸素ドープ処理を行うことにより、酸素421を酸化物半導体膜403に供
給して、絶縁膜407と酸化物半導体膜403との界面、酸化物半導体膜403中、又は
酸化物半導体膜403とゲート絶縁膜402との界面の少なくとも一に酸素を過剰に含有
させる。酸化物半導体膜403に酸素過剰領域を形成することで、酸素欠損を直ちに補填
することができる。これによって、酸化物半導体膜403中の電荷捕獲中心を低減するこ
とができる。
Next, the oxide semiconductor film 403 is subjected to oxygen doping treatment to form an oxygen excess region (FIG. 2 (FIG. 2).
See C)). By performing the oxygen doping treatment, oxygen 421 is supplied to the oxide semiconductor film 403 to insulate the interface between the insulating film 407 and the oxide semiconductor film 403, in the oxide semiconductor film 403, or gate insulation with the oxide semiconductor film 403. At least one of the interfaces with the film 402 is excessively oxygenated. By forming an oxygen excess region on the oxide semiconductor film 403, the oxygen deficiency can be immediately compensated. Thereby, the charge capture center in the oxide semiconductor film 403 can be reduced.

酸素ドープ処理によって酸化物半導体膜403の酸素の含有量を、酸化物半導体膜403
の化学量論的組成比を超える程度とする。例えば、酸素ドープ処理によって導入された酸
化物半導体膜403における酸素濃度のピークを1×1018/cm以上3×1021
/cm以下とするのが好ましい。ドープされる酸素421は、酸素ラジカル、酸素原子
、及び/又は酸素イオンを含む。なお、酸素過剰領域は、酸化物半導体膜の一部(界面も
含む)に存在していればよい。
The oxygen content of the oxide semiconductor film 403 is determined by oxygen doping treatment.
It should exceed the stoichiometric composition ratio of. For example, the peak oxygen concentration in the oxide semiconductor film 403 introduced by the oxygen doping treatment is 1 × 10 18 / cm 3 or more and 3 × 10 21.
It is preferably / cm 3 or less. The doped oxygen 421 contains oxygen radicals, oxygen atoms, and / or oxygen ions. The oxygen excess region may be present in a part (including the interface) of the oxide semiconductor film.

なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半
導体膜中の酸素濃度を、SIMS(Secondary Ion Mass Spect
rometry)などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半
導体膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
Oxygen is one of the main component materials in oxide semiconductors. Therefore, the oxygen concentration in the oxide semiconductor film can be adjusted to SIMS (Secondary Ion Mass Spec).
It is difficult to make an accurate estimate using a method such as romery). That is, it can be said that it is difficult to determine whether or not oxygen is intentionally added to the oxide semiconductor film.

ところで、酸素には17Oや18Oといった同位体が存在し、自然界におけるこれらの存
在比率はそれぞれ酸素原子全体の0.037%、0.204%程度であることが知られて
いる。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、SIMSなどの方法に
よって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半
導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃
度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別してもよ
い。
By the way, it is known that oxygen has isotopes such as 17 O and 18 O, and their abundance ratios in nature are about 0.037% and 0.204% of the total oxygen atoms, respectively. That is, since the concentrations of these isotopes in the oxide semiconductor film can be estimated by a method such as SIMS, the oxygen concentration in the oxide semiconductor film can be more accurately measured by measuring these concentrations. It may be possible to estimate. Therefore, by measuring these concentrations, it may be determined whether or not oxygen is intentionally added to the oxide semiconductor film.

また、酸化物半導体膜に添加される(含まれる)酸素421の一部は酸素の未結合手を酸
化物半導体中で有していてもよい。未結合手を有することにより、膜中に残存しうる水素
と結合して、水素を固定化(非可動イオン化)することができるためである。
Further, a part of oxygen 421 added (included) to the oxide semiconductor film may have an unbonded oxygen in the oxide semiconductor. This is because having an unbound hand allows hydrogen to be immobilized (non-movable ionization) by binding to hydrogen that may remain in the membrane.

ドープされる酸素(酸素ラジカル、酸素原子、及び/又は酸素イオン)は、酸素を含むガ
スを用いてプラズマ発生装置により供給されてもよいし、又はオゾン発生装置により供給
されてもよい。より具体的には、例えば、半導体装置に対してエッチング処理を行うため
の装置や、レジストマスクに対してアッシングを行うための装置などを用いて酸素421
を発生させ、酸化物半導体膜403へ酸素ドープ処理を行うことができる。
The oxygen to be doped (oxygen radicals, oxygen atoms, and / or oxygen ions) may be supplied by a plasma generator using a gas containing oxygen, or may be supplied by an ozone generator. More specifically, for example, oxygen 421 is used by using an apparatus for performing etching processing on a semiconductor apparatus, an apparatus for performing ashing on a resist mask, or the like.
Can be subjected to oxygen doping treatment on the oxide semiconductor film 403.

なお、酸化物半導体膜403への酸素ドープ処理は、酸化物半導体膜403成膜後であれ
ばどのタイミングで行ってもよく、例えば、ソース電極層405a及びドレイン電極層4
05b形成前に行ってもよい。
The oxygen doping treatment of the oxide semiconductor film 403 may be performed at any timing after the oxide semiconductor film 403 is formed, for example, the source electrode layer 405a and the drain electrode layer 4.
It may be done before 05b formation.

酸素ドープ処理後には、熱処理(好ましくは第2の熱処理)を行う。該熱処理の温度は、
好ましくは350℃以上650℃以下、より好ましくは450℃以上650℃以下または
基板の歪み点未満とする。該熱処理は、窒素、酸素、超乾燥空気(水の含有量が20pp
m以下、好ましくは1ppm以下、より好ましくは10ppb以下の空気)、または希ガ
ス(アルゴン、ヘリウムなど)の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気
、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理
装置に導入する窒素、酸素、または希ガスの純度を、6N(99.9999%)以上好ま
しくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0
.1ppm以下)とすることが好ましい。
After the oxygen doping treatment, a heat treatment (preferably a second heat treatment) is performed. The temperature of the heat treatment is
It is preferably 350 ° C. or higher and 650 ° C. or lower, more preferably 450 ° C. or higher and 650 ° C. or lower, or less than the distortion point of the substrate. The heat treatment involves nitrogen, oxygen, and ultra-dry air (water content is 20 pp).
It may be carried out in an atmosphere of m or less, preferably 1 ppm or less, more preferably 10 ppb or less) or a rare gas (argon, helium, etc.), but the atmosphere of the above nitrogen, oxygen, ultradry air, or rare gas. It is preferable that the gas does not contain water, hydrogen, or the like. Further, the purity of nitrogen, oxygen, or rare gas to be introduced into the heat treatment apparatus is 6N (99.99999%) or more, preferably 7N (99.99999%) or more (that is, the impurity concentration is 1 ppm or less, preferably 0).
.. 1 ppm or less) is preferable.

以上の工程で、酸素欠損の形成を抑制した酸化物半導体膜403を形成することができる
。なお、第2の熱処理によって、酸化物半導体を構成する主成分材料の一つである酸素を
、酸素を含有する絶縁膜であるゲート絶縁膜402より酸化物半導体膜403へ供給して
もよい。また、酸化物半導体膜403をCAAC−OS膜とした場合、酸素ドープ処理に
よって酸化物半導体膜403中に含まれる結晶構造が乱されて非晶質化することがあるが
、酸素ドープ処理後に熱処理を行うことによって、再度結晶化することが可能である。
By the above steps, the oxide semiconductor film 403 in which the formation of oxygen deficiency is suppressed can be formed. By the second heat treatment, oxygen, which is one of the main component materials constituting the oxide semiconductor, may be supplied to the oxide semiconductor film 403 from the gate insulating film 402, which is an oxygen-containing insulating film. Further, when the oxide semiconductor film 403 is a CAAC-OS film, the crystal structure contained in the oxide semiconductor film 403 may be disturbed and amorphized by the oxygen doping treatment, but heat treatment is performed after the oxygen doping treatment. It is possible to crystallize again by performing.

なお、酸素ドープ処理及び酸素ドープ処理後の熱処理(第2の熱処理)のタイミングは、
本実施の形態の構成に限定されないが、該熱処理は、少なくとも絶縁膜407の成膜後に
行う必要がある。絶縁膜407として用いる酸化アルミニウム膜は、水素、水分などの不
純物、及び酸素の両方に対して膜を透過させない遮断効果(ブロック効果)が高く、絶縁
膜407を成膜後に熱処理を行うことで、酸化物半導体膜403からの酸素の放出を防止
することができるためである。
The timing of the oxygen doping treatment and the heat treatment after the oxygen doping treatment (second heat treatment) is
Although not limited to the configuration of the present embodiment, the heat treatment needs to be performed at least after the insulating film 407 is formed. The aluminum oxide film used as the insulating film 407 has a high blocking effect (blocking effect) that does not allow the film to permeate both impurities such as hydrogen and moisture, and oxygen. By performing heat treatment after forming the insulating film 407, the insulating film 407 is heat-treated. This is because the release of oxygen from the oxide semiconductor film 403 can be prevented.

酸化物半導体膜の脱水化又脱水素化処理、及び酸素ドープ処理を適用することで、酸化物
半導体膜403を、その主成分以外の不純物が極力含まれないように高純度化し、i型(
真性半導体)又はi型に限りなく近い酸化物半導体膜とすることができる。高純度化され
た酸化物半導体膜403中にはドナーに由来するキャリアが極めて少なく(ゼロに近い)
、キャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満、さ
らに好ましくは1×1011/cm未満である。
By applying dehydration or dehydrogenation treatment of the oxide semiconductor film and oxygen doping treatment, the oxide semiconductor film 403 is highly purified so as not to contain impurities other than its main component as much as possible, and is type i (
It can be an oxide semiconductor film that is as close as possible to an intrinsic semiconductor) or i-type. There are very few donor-derived carriers in the highly purified oxide semiconductor film 403 (close to zero).
The carrier concentration is less than 1 × 10 14 / cm 3 , preferably less than 1 × 10 12 / cm 3 , and more preferably less than 1 × 10 11 / cm 3 .

以上の工程でトランジスタ410が形成される(図2(D)参照)。トランジスタ410
は、酸素ドープ処理によって酸素過剰領域を作製することで、酸化物半導体膜中または界
面における酸素欠損の形成を抑制し、酸素欠損に起因するエネルギーギャップ中のドナー
準位を低減する、又は実質的になくすことができる。また、酸素ドープ処理、またはその
後の熱処理によって、酸化物半導体膜403へと酸素を供給することで、酸化物半導体膜
403の酸素欠損を補填することができる。また、該供給された酸素によって、酸化物半
導体膜403中に残留する水素イオンを固定化しうる。よって、トランジスタ410は、
電気的特性変動が抑制されており、電気的に安定である。
The transistor 410 is formed by the above steps (see FIG. 2D). Transistor 410
By creating an oxygen excess region by oxygen doping treatment, the formation of oxygen deficiency in the oxide semiconductor film or at the interface is suppressed, and the donor level in the energy gap due to the oxygen deficiency is reduced or substantially. Can be eliminated. Further, by supplying oxygen to the oxide semiconductor film 403 by oxygen doping treatment or subsequent heat treatment, the oxygen deficiency of the oxide semiconductor film 403 can be compensated. Further, the supplied oxygen can immobilize the hydrogen ions remaining in the oxide semiconductor film 403. Therefore, the transistor 410 is
Fluctuations in electrical characteristics are suppressed and it is electrically stable.

また、トランジスタ410は、脱水化または脱水素化を目的とする熱処理を行うことが好
ましく、該熱処理によって、水素、水、水酸基又は水素化物(水素化合物ともいう)など
の不純物を酸化物半導体膜より意図的に排除された酸化物半導体膜403を含むトランジ
スタとすることができる。
Further, the transistor 410 is preferably subjected to a heat treatment for the purpose of dehydration or dehydrogenation, and the heat treatment removes impurities such as hydrogen, water, hydroxyl groups or hydrides (also referred to as hydrogen compounds) from the oxide semiconductor film. It can be a transistor including an oxide semiconductor film 403 that is intentionally excluded.

図3に、本実施の形態に係るトランジスタの別の構成例を示す。図3(A)はトランジス
タ420の平面図であり、図3(B)及び図3(C)は、図3(A)におけるE−F断面
及びG−H断面に係る断面図である。なお、図3(A)では、煩雑になることを避けるた
め、トランジスタ420の構成要素の一部(例えば、絶縁膜407など)を省略している
FIG. 3 shows another configuration example of the transistor according to the present embodiment. 3 (A) is a plan view of the transistor 420, and FIGS. 3 (B) and 3 (C) are cross-sectional views relating to the EF cross section and the GH cross section in FIG. 3 (A). In FIG. 3A, a part of the components of the transistor 420 (for example, the insulating film 407) is omitted in order to avoid complication.

図3に示すトランジスタ420は、図1に示すトランジスタ410と同様に、絶縁表面を
有する基板400上に、ゲート電極層401、ゲート絶縁膜402、酸化物半導体膜40
3、ソース電極層405a、ドレイン電極層405b及び絶縁膜407を含む。
Similar to the transistor 410 shown in FIG. 1, the transistor 420 shown in FIG. 3 has a gate electrode layer 401, a gate insulating film 402, and an oxide semiconductor film 40 on a substrate 400 having an insulating surface.
3. The source electrode layer 405a, the drain electrode layer 405b, and the insulating film 407 are included.

図3に示すトランジスタ420と図1に示すトランジスタ410との相違の一は、ソース
電極層405a及びドレイン電極層405bと、酸化物半導体膜403との積層順である
。すなわち、トランジスタ420は、ゲート絶縁膜402に接するソース電極層405a
及びドレイン電極層405bと、ソース電極層405a及びドレイン電極層405b上に
設けられ、ゲート絶縁膜402と少なくとも一部が接する酸化物半導体膜403と、を有
する。詳細については、トランジスタ410についての説明を参酌することができる。
One of the differences between the transistor 420 shown in FIG. 3 and the transistor 410 shown in FIG. 1 is the stacking order of the source electrode layer 405a and the drain electrode layer 405b and the oxide semiconductor film 403. That is, the transistor 420 has a source electrode layer 405a in contact with the gate insulating film 402.
And a drain electrode layer 405b, and an oxide semiconductor film 403 provided on the source electrode layer 405a and the drain electrode layer 405b and in contact with at least a part of the gate insulating film 402. For details, the description of the transistor 410 can be referred to.

図3に示す構成を採用した場合にも、図1に示す構成を採用した場合と同様の効果を得る
ことができる。
Even when the configuration shown in FIG. 3 is adopted, the same effect as when the configuration shown in FIG. 1 is adopted can be obtained.

本実施の形態で示すトランジスタは、酸素ドープ処理によって酸化物半導体膜の酸素の含
有量を増大させることで、電気的バイアスストレスや熱ストレスに起因する劣化を抑制し
、光による劣化を低減することができる。また、酸素ドープ処理によって、酸化物半導体
膜に酸素過剰領域を形成することによって、膜中の酸素欠損を補填することが可能である
。さらに、熱処理によって、水素、水、水酸基又は水素化物(水素化合物ともいう)など
の水素原子を含む不純物を酸化物半導体より排除することによって、高純度化およびi型
(真性)化を図った酸化物半導体膜を含むことによって、しきい値電圧などの電気的特性
変動が抑制され、電気的に安定なトランジスタとすることができる。
The transistor shown in the present embodiment suppresses deterioration due to electrical bias stress and thermal stress by increasing the oxygen content of the oxide semiconductor film by oxygen doping treatment, and reduces deterioration due to light. Can be done. Further, it is possible to compensate for the oxygen deficiency in the film by forming an oxygen excess region in the oxide semiconductor film by the oxygen doping treatment. Furthermore, by removing impurities containing hydrogen atoms such as hydrogen, water, hydroxyl groups or hydrides (also referred to as hydrides) from the oxide semiconductor by heat treatment, oxidation with high purity and i-type (intrinsic) By including the physical semiconductor film, fluctuations in electrical characteristics such as the threshold voltage are suppressed, and an electrically stable transistor can be obtained.

以上示したように、本実施の形態によって安定した電気的特性を有する酸化物半導体を用
いた半導体装置を提供することができる。また、信頼性の高い半導体装置を提供すること
ができる。
As shown above, according to the present embodiment, it is possible to provide a semiconductor device using an oxide semiconductor having stable electrical characteristics. Further, it is possible to provide a highly reliable semiconductor device.

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
As described above, the configurations and methods shown in the present embodiment can be appropriately combined with the configurations and methods shown in other embodiments.

(実施の形態2)
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図4乃至図6
を用いて説明する。なお、実施の形態1と同一部分又は同様な機能を有する部分、及び工
程は、実施の形態1と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所
の詳細な説明は省略する。
(Embodiment 2)
In the present embodiment, the semiconductor device and another embodiment of the method for manufacturing the semiconductor device are shown in FIGS. 4 to 6.
Will be described using. The same parts as those in the first embodiment or the parts having the same functions and the steps can be performed in the same manner as in the first embodiment, and the repeated description will be omitted. Further, detailed description of the same part will be omitted.

図4に、半導体装置の例として、トップゲート型のトランジスタ510の断面図及び平面
図を示す。図4(A)は平面図であり、図4(B)及び図4(C)は、図4(A)におけ
るI−J断面及びK−L断面に係る断面図である。なお、図4(A)では、煩雑になるこ
とを避けるため、トランジスタ510の構成要素の一部(例えば、絶縁膜407など)を
省略している。
FIG. 4 shows a cross-sectional view and a plan view of the top gate type transistor 510 as an example of the semiconductor device. 4 (A) is a plan view, and FIGS. 4 (B) and 4 (C) are cross-sectional views relating to the IJ cross section and the KL cross section in FIG. 4 (A). In FIG. 4A, a part of the components of the transistor 510 (for example, the insulating film 407) is omitted in order to avoid complication.

図4に示すトランジスタ510は、絶縁表面を有する基板400上に、下地絶縁膜506
、酸化物半導体膜403、ソース電極層405a、ドレイン電極層405b、ゲート絶縁
膜502、ゲート電極層401、及び絶縁膜407を含む。
The transistor 510 shown in FIG. 4 has an underlying insulating film 506 on a substrate 400 having an insulating surface.
, Oxide semiconductor film 403, source electrode layer 405a, drain electrode layer 405b, gate insulating film 502, gate electrode layer 401, and insulating film 407.

図4に示すトランジスタ510において、下地絶縁膜506又はゲート絶縁膜502の少
なくとも一方が酸素過剰領域を有するのが好ましい。酸化物半導体膜403と接する絶縁
膜が酸素過剰領域を有していると、酸化物半導体膜403からこれと接する絶縁膜への酸
素の移動を防ぐことができ、且つ、酸化物半導体膜403と接する絶縁膜から酸化物半導
体膜403への酸素の供給を行うこともできるためである。
In the transistor 510 shown in FIG. 4, it is preferable that at least one of the underlying insulating film 506 and the gate insulating film 502 has an oxygen excess region. When the insulating film in contact with the oxide semiconductor film 403 has an oxygen excess region, the transfer of oxygen from the oxide semiconductor film 403 to the insulating film in contact with the oxide semiconductor film 403 can be prevented, and the oxide semiconductor film 403 and the insulating film are in contact with the oxide semiconductor film 403. This is because oxygen can be supplied from the in contact insulating film to the oxide semiconductor film 403.

図5(A)乃至(D)にトランジスタ510の作製方法の一例を示す。 5 (A) to 5 (D) show an example of a method for manufacturing the transistor 510.

まず、絶縁表面を有する基板400上に下地絶縁膜506を形成した後、下地絶縁膜50
6に接して酸化物半導体膜403を形成する(図5(A)参照)。なお、酸化物半導体膜
403を成膜後、酸化物半導体膜403に対して、熱処理(第1の熱処理)を行うことが
望ましい。
First, the underlying insulating film 506 is formed on the substrate 400 having an insulating surface, and then the underlying insulating film 50
An oxide semiconductor film 403 is formed in contact with No. 6 (see FIG. 5 (A)). After forming the oxide semiconductor film 403, it is desirable to perform a heat treatment (first heat treatment) on the oxide semiconductor film 403.

本実施の形態においては、下地絶縁膜506として酸化シリコン膜をプラズマCVD法又
はスパッタリング法等により形成する。なお、下地絶縁膜506を、酸化シリコン膜と、
窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニ
ウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウム、
又はこれらの混合材料を含む膜と、の積層構造としてもよい。但し、酸化シリコン膜を後
に形成される酸化物半導体膜403と接する構造とするのが好ましい。
In the present embodiment, a silicon oxide film is formed as the underlying insulating film 506 by a plasma CVD method, a sputtering method, or the like. The underlying insulating film 506 is a silicon oxide film and
Silicon nitride, silicon oxide, silicon nitride, aluminum oxide, aluminum nitride, aluminum nitride, aluminum nitride, hafnium oxide, gallium oxide,
Alternatively, it may have a laminated structure with a film containing a mixed material thereof. However, it is preferable that the silicon oxide film has a structure in contact with the oxide semiconductor film 403 to be formed later.

なお、下地絶縁膜506は酸素過剰領域を有すると、下地絶縁膜506に含まれる過剰な
酸素によって、酸化物半導体膜403の酸素欠損を補填することが可能であるため好まし
い。下地絶縁膜506に酸素過剰領域を形成するためには、例えば、酸素雰囲気下又は酸
素と希ガスの混合雰囲気下で成膜を行えばよい。または、酸素雰囲気下で熱処理を行って
もよい。
It is preferable that the underlying insulating film 506 has an oxygen excess region because the excess oxygen contained in the underlying insulating film 506 can compensate for the oxygen deficiency of the oxide semiconductor film 403. In order to form an oxygen excess region on the base insulating film 506, for example, the film may be formed in an oxygen atmosphere or a mixed atmosphere of oxygen and a rare gas. Alternatively, the heat treatment may be performed in an oxygen atmosphere.

また、下地絶縁膜506及び酸化物半導体膜403は、大気解放することなく連続的に成
膜してもよい。例えば、基板400の表面に付着した水素を含む不純物を、熱処理または
プラズマ処理で除去した後、大気に解放することなく下地絶縁膜506を形成し、続けて
大気に解放することなく酸化物半導体膜403を形成してもよい。このようにすることで
、基板400の表面に付着した水素を含む不純物を低減し、下地絶縁膜506と酸化物半
導体膜403との界面に、大気成分が付着することを抑制できる。その結果、電気特性が
良好で、信頼性の高いトランジスタ510を作製することができる。
Further, the underlying insulating film 506 and the oxide semiconductor film 403 may be continuously formed without being released to the atmosphere. For example, after removing impurities containing hydrogen adhering to the surface of the substrate 400 by heat treatment or plasma treatment, the underlying insulating film 506 is formed without being released to the atmosphere, and subsequently, an oxide semiconductor film is formed without being released to the atmosphere. 403 may be formed. By doing so, impurities containing hydrogen adhering to the surface of the substrate 400 can be reduced, and atmospheric components can be suppressed from adhering to the interface between the underlying insulating film 506 and the oxide semiconductor film 403. As a result, a transistor 510 having good electrical characteristics and high reliability can be manufactured.

次いで、図2(B)で示した工程と同様に、酸化物半導体膜403上に、ソース電極層及
びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜を成膜し、これ
を加工してソース電極層405a及びドレイン電極層405bを形成する(図5(B)参
照)。
Next, a conductive film to be a source electrode layer and a drain electrode layer (including a wiring formed by the same layer) is formed on the oxide semiconductor film 403 in the same manner as in the step shown in FIG. 2 (B). Then, this is processed to form the source electrode layer 405a and the drain electrode layer 405b (see FIG. 5B).

次いで、ソース電極層405a及びドレイン電極層405bを覆い、酸化物半導体膜40
3の一部と接するゲート絶縁膜502を形成する。
Next, the source electrode layer 405a and the drain electrode layer 405b are covered, and the oxide semiconductor film 40 is covered.
A gate insulating film 502 in contact with a part of 3 is formed.

ゲート絶縁膜502は、CVD法やスパッタリング法等を用いて形成することができる。
また、ゲート絶縁膜502は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸
化シリコン、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート
(HfSi(x>0、y>0))、ハフニウムアルミネート(HfAl(x
>0、y>0))、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウ
ムアルミネート、などを含むように形成するのが好適である。ゲート絶縁膜502は、単
層構造としてもよいし、上記の材料を組み合わせて積層構造としてもよい。また、その厚
さは特に限定されないが、半導体装置を微細化する場合には、トランジスタの動作を確保
するために薄くするのが望ましい。例えば、酸化シリコンを用いる場合には、1nm以上
100nm以下、好ましくは10nm以上50nm以下とすることができる。
The gate insulating film 502 can be formed by using a CVD method, a sputtering method, or the like.
Further, the gate insulating film 502, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, tantalum oxide, hafnium oxide, yttrium oxide, hafnium silicate (HfSi x O y (x> 0, y> 0)), hafnium aluminate (HfAl x O y (x
> 0, y> 0)), it is preferable to form the hafnium silicate to which nitrogen has been added, hafnium aluminate to which nitrogen has been added, and the like. The gate insulating film 502 may have a single-layer structure or a laminated structure by combining the above materials. The thickness thereof is not particularly limited, but when the semiconductor device is miniaturized, it is desirable to make it thin in order to ensure the operation of the transistor. For example, when silicon oxide is used, it can be 1 nm or more and 100 nm or less, preferably 10 nm or more and 50 nm or less.

上述のように、ゲート絶縁膜を薄くすると、トンネル効果などに起因するゲートリークが
問題となる。ゲートリークの問題を解消するには、ゲート絶縁膜502に、酸化ハフニウ
ム、酸化タンタル、酸化イットリウム、ハフニウムシリケート、ハフニウムアルミネート
、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート、
などの高誘電率(high−k)材料を用いるとよい。high−k材料をゲート絶縁膜
502に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜厚を
大きくすることが可能になる。なお、high−k材料を含む膜と、酸化シリコン、窒化
シリコン、酸化窒化シリコン、窒化酸化シリコンなどのいずれかを含む膜との積層構造と
してもよい。
As described above, when the gate insulating film is thinned, gate leakage due to the tunnel effect or the like becomes a problem. To solve the problem of gate leak, the gate insulating film 502 is provided with hafnium oxide, tantalum oxide, yttrium oxide, hafnium silicate, hafnium aluminate, hafnium silicate added with nitrogen, hafnium aluminate added with nitrogen,
It is preferable to use a high dielectric constant (high-k) material such as. By using the high-k material for the gate insulating film 502, it is possible to increase the film thickness in order to suppress the gate leak while ensuring the electrical characteristics. A laminated structure of a film containing a high-k material and a film containing any one of silicon oxide, silicon nitride, silicon oxide and silicon nitride may be used.

次に、図2(C)で示した工程と同様に、酸化物半導体膜403に酸素ドープ処理を行い
、酸素過剰領域を形成する(図5(C)参照)。酸素ドープ処理を行うことにより、酸素
421を酸化物半導体膜403に供給して、下地絶縁膜506と酸化物半導体膜403と
の界面、酸化物半導体膜403中、又は酸化物半導体膜403とゲート絶縁膜502との
界面の少なくとも一に酸素を含有させる。酸化物半導体膜403に酸素過剰領域を形成す
ることで、酸素欠損を直ちに補填することができる。これによって、酸化物半導体膜40
3中の電荷捕獲中心を低減することができる。
Next, the oxide semiconductor film 403 is subjected to oxygen doping treatment in the same manner as in the step shown in FIG. 2 (C) to form an oxygen excess region (see FIG. 5 (C)). By performing the oxygen doping treatment, oxygen 421 is supplied to the oxide semiconductor film 403, and the interface between the underlying insulating film 506 and the oxide semiconductor film 403, in the oxide semiconductor film 403, or the gate with the oxide semiconductor film 403. Oxygen is contained in at least one of the interfaces with the insulating film 502. By forming an oxygen excess region on the oxide semiconductor film 403, the oxygen deficiency can be immediately compensated. As a result, the oxide semiconductor film 40
The charge capture center in 3 can be reduced.

なお、酸化物半導体膜403への酸素ドープ処理は、酸化物半導体膜403成膜後であれ
ばどのタイミングで行ってもよく、例えば、ソース電極層405a及びドレイン電極層4
05b形成前に行ってもよい。
The oxygen doping treatment of the oxide semiconductor film 403 may be performed at any timing after the oxide semiconductor film 403 is formed, for example, the source electrode layer 405a and the drain electrode layer 4.
It may be done before 05b formation.

次いで、ゲート絶縁膜502上に導電膜を形成した後、フォトリソグラフィ工程によりゲ
ート電極層401を形成する。その後、ゲート電極層401を覆い、ゲート絶縁膜502
と接する絶縁膜407を形成する(図5(D)参照)。
Next, after forming a conductive film on the gate insulating film 502, the gate electrode layer 401 is formed by a photolithography step. After that, the gate electrode layer 401 is covered, and the gate insulating film 502
An insulating film 407 in contact with the insulating film 407 is formed (see FIG. 5 (D)).

絶縁膜407成膜後には、熱処理(好ましくは第2の熱処理)を行う。該熱処理の温度は
、好ましくは350℃以上650℃以下、より好ましくは450℃以上650℃以下また
は基板の歪み点未満とする。該熱処理は、窒素、酸素、超乾燥空気(水の含有量が20p
pm以下、好ましくは1ppm以下、より好ましくは10ppb以下の空気)、または希
ガス(アルゴン、ヘリウムなど)の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空
気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処
理装置に導入する窒素、酸素、または希ガスの純度を、6N(99.9999%)以上好
ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは
0.1ppm以下)とすることが好ましい。
After forming the insulating film 407, a heat treatment (preferably a second heat treatment) is performed. The temperature of the heat treatment is preferably 350 ° C. or higher and 650 ° C. or lower, more preferably 450 ° C. or higher and 650 ° C. or lower, or lower than the strain point of the substrate. The heat treatment involves nitrogen, oxygen, and ultra-dry air (water content is 20p).
It may be carried out in an atmosphere of pm or less, preferably 1 ppm or less, more preferably 10 ppb or less) or a rare gas (argon, helium, etc.), but the atmosphere of the above nitrogen, oxygen, ultradry air, or rare gas. It is preferable that the gas does not contain water, hydrogen, or the like. Further, the purity of nitrogen, oxygen, or rare gas to be introduced into the heat treatment apparatus is 6N (99.99999%) or more, preferably 7N (99.99999%) or more (that is, the impurity concentration is 1 ppm or less, preferably 0.1 ppm). The following) is preferable.

なお、酸素ドープ処理及び酸素ドープ処理後の熱処理(第2の熱処理)のタイミングは、
本実施の形態の構成に限定されないが、該熱処理は、少なくとも絶縁膜407の成膜後に
行う必要がある。絶縁膜407として用いる酸化アルミニウム膜は、水素、水分などの不
純物、及び酸素の両方に対して膜を透過させない遮断効果(ブロック効果)が高く、絶縁
膜407を成膜後に熱処理を行うことで、酸化物半導体膜403からの酸素の放出を防止
することができるためである。
The timing of the oxygen doping treatment and the heat treatment after the oxygen doping treatment (second heat treatment) is
Although not limited to the configuration of the present embodiment, the heat treatment needs to be performed at least after the insulating film 407 is formed. The aluminum oxide film used as the insulating film 407 has a high blocking effect (blocking effect) that does not allow the film to permeate both impurities such as hydrogen and moisture, and oxygen. By performing heat treatment after forming the insulating film 407, the insulating film 407 is heat-treated. This is because the release of oxygen from the oxide semiconductor film 403 can be prevented.

以上の工程で、酸素欠損の形成を抑制した酸化物半導体膜403を含むトランジスタ51
0が形成される(図5(D)参照)。トランジスタ510は、酸素ドープ処理によって酸
素過剰領域を作製することで、酸化物半導体膜中または界面における酸素欠損の形成を抑
制し、酸素欠損に起因するエネルギーギャップ中のドナー準位を低減する、又は実質的に
なくすことができる。また、酸素ドープ処理、またはその後の熱処理によって、酸化物半
導体膜403へと酸素を供給することで、酸化物半導体膜403の酸素欠損を補填するこ
とができる。また、該供給された酸素によって、酸化物半導体膜403中に残留する水素
イオンを固定化しうる。よって、トランジスタ510は、電気的特性変動が抑制されてお
り、電気的に安定である。
In the above steps, the transistor 51 including the oxide semiconductor film 403 that suppresses the formation of oxygen deficiency
0 is formed (see FIG. 5 (D)). The transistor 510 suppresses the formation of oxygen deficiency in the oxide semiconductor film or at the interface by creating an oxygen excess region by oxygen doping treatment, and reduces the donor level in the energy gap due to the oxygen deficiency, or It can be virtually eliminated. Further, by supplying oxygen to the oxide semiconductor film 403 by oxygen doping treatment or subsequent heat treatment, the oxygen deficiency of the oxide semiconductor film 403 can be compensated. Further, the supplied oxygen can immobilize the hydrogen ions remaining in the oxide semiconductor film 403. Therefore, the transistor 510 is electrically stable because the fluctuation of the electrical characteristics is suppressed.

また、トランジスタ510は、脱水化または脱水素化を目的とする熱処理を行うことが好
ましく、該熱処理によって、水素、水、水酸基又は水素化物(水素化合物ともいう)など
の不純物を酸化物半導体膜より意図的に排除された酸化物半導体膜403を含むトランジ
スタとすることができる。酸化物半導体膜の脱水化又脱水素化処理、及び酸素ドープ処理
を適用することで、酸化物半導体膜を、その主成分以外の不純物が極力含まれないように
高純度化し、i型(真性半導体)又はi型に限りなく近い酸化物半導体膜とすることがで
きる。高純度化された酸化物半導体膜403中にはキャリアが極めて少ない(ゼロに近い
)。
Further, the transistor 510 is preferably subjected to a heat treatment for the purpose of dehydration or dehydrogenation, and the heat treatment removes impurities such as hydrogen, water, hydroxyl groups or hydrides (also referred to as hydrides) from the oxide semiconductor film. It can be a transistor containing an oxide semiconductor film 403 that is intentionally excluded. By applying dehydration or dehydrogenation treatment of the oxide semiconductor film and oxygen doping treatment, the oxide semiconductor film is highly purified so as not to contain impurities other than its main component as much as possible, and is i-type (intrinsic). It can be an oxide semiconductor film that is as close as possible to a semiconductor) or i-type. There are very few carriers (near zero) in the highly purified oxide semiconductor film 403.

図6に、本実施の形態に係るトランジスタの別の構成例を示す。図6(A)はトランジス
タ520の平面図であり、図6(B)及び図6(C)は、図6(A)におけるM−N断面
及びO−P断面に係る断面図である。なお、図6(A)では、煩雑になることを避けるた
め、トランジスタ520の構成要素の一部(例えば、絶縁膜407など)を省略している
FIG. 6 shows another configuration example of the transistor according to the present embodiment. 6 (A) is a plan view of the transistor 520, and FIGS. 6 (B) and 6 (C) are cross-sectional views relating to the MN cross section and the OP cross section in FIG. 6 (A). In FIG. 6A, a part of the components of the transistor 520 (for example, the insulating film 407) is omitted in order to avoid complication.

図6に示すトランジスタ520は、図4に示すトランジスタ510と同様に、絶縁表面を
有する基板400上に、下地絶縁膜506、酸化物半導体膜403、ソース電極層405
a、ドレイン電極層405b、ゲート絶縁膜502、ゲート電極層401及び絶縁膜40
7を含む。
Similar to the transistor 510 shown in FIG. 4, the transistor 520 shown in FIG. 6 has an underlying insulating film 506, an oxide semiconductor film 403, and a source electrode layer 405 on a substrate 400 having an insulating surface.
a, drain electrode layer 405b, gate insulating film 502, gate electrode layer 401 and insulating film 40
Includes 7.

図6に示すトランジスタ520と図4に示すトランジスタ510との相違の一は、ソース
電極層405a及びドレイン電極層405bと、酸化物半導体膜403との積層順である
。すなわち、トランジスタ520は、下地絶縁膜506に接するソース電極層405a及
びドレイン電極層405bと、ソース電極層405a及びドレイン電極層405b上に設
けられ、下地絶縁膜506と少なくとも一部が接する酸化物半導体膜403と、を有する
。詳細については、トランジスタ510についての説明を参酌することができる。
One of the differences between the transistor 520 shown in FIG. 6 and the transistor 510 shown in FIG. 4 is the stacking order of the source electrode layer 405a and the drain electrode layer 405b and the oxide semiconductor film 403. That is, the transistor 520 is an oxide semiconductor provided on the source electrode layer 405a and the drain electrode layer 405b in contact with the underlying insulating film 506, and on the source electrode layer 405a and the drain electrode layer 405b, and at least partially in contact with the underlying insulating film 506. It has a film 403 and. For details, the description of the transistor 510 can be taken into consideration.

図6に示す構成を採用した場合にも、図4に示す構成を採用した場合と同様の効果を得る
ことができる。
Even when the configuration shown in FIG. 6 is adopted, the same effect as when the configuration shown in FIG. 4 is adopted can be obtained.

本実施の形態で示すトランジスタは、酸素ドープ処理によって酸化物半導体膜の酸素の含
有量を増大させることで、電気的バイアスストレスや熱ストレスに起因する劣化を抑制し
、光による劣化を低減することができる。また、酸素ドープ処理によって、酸化物半導体
膜に酸素過剰領域を形成することによって、膜中の酸素欠損を補填することが可能である
。さらに、熱処理によって、水素、水、水酸基又は水素化物(水素化合物ともいう)など
の水素原子を含む不純物を酸化物半導体より排除することによって、高純度化およびi型
(真性)化を図った酸化物半導体膜を含むことによって、しきい値電圧などの電気的特性
変動が抑制され、電気的に安定なトランジスタとすることができる。
The transistor shown in the present embodiment suppresses deterioration due to electrical bias stress and thermal stress by increasing the oxygen content of the oxide semiconductor film by oxygen doping treatment, and reduces deterioration due to light. Can be done. Further, it is possible to compensate for the oxygen deficiency in the film by forming an oxygen excess region in the oxide semiconductor film by the oxygen doping treatment. Furthermore, by removing impurities containing hydrogen atoms such as hydrogen, water, hydroxyl groups or hydrides (also referred to as hydrides) from the oxide semiconductor by heat treatment, oxidation with high purity and i-type (intrinsic) By including the physical semiconductor film, fluctuations in electrical characteristics such as the threshold voltage are suppressed, and an electrically stable transistor can be obtained.

以上示したように、本実施の形態によって安定した電気的特性を有する酸化物半導体を用
いた半導体装置を提供することができる。また、信頼性の高い半導体装置を提供すること
ができる。
As shown above, according to the present embodiment, it is possible to provide a semiconductor device using an oxide semiconductor having stable electrical characteristics. Further, it is possible to provide a highly reliable semiconductor device.

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
As described above, the configurations and methods shown in the present embodiment can be appropriately combined with the configurations and methods shown in other embodiments.

(実施の形態3)
実施の形態1または2で例示したトランジスタを用いて表示機能を有する半導体装置(表
示装置ともいう)を作製することができる。また、トランジスタを含む駆動回路の一部ま
たは全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することがで
きる。
(Embodiment 3)
A semiconductor device (also referred to as a display device) having a display function can be manufactured using the transistors illustrated in the first or second embodiment. Further, a part or the whole of the drive circuit including the transistor can be integrally formed on the same substrate as the pixel portion to form a system on panel.

図8(A)において、第1の基板4001上に設けられた画素部4002は、画素部40
02を囲むようにして設けられたシール材4005と、第2の基板4006と、によって
封止されている。図8(A)においては、第1の基板4001上のシール材4005によ
って囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多
結晶半導体膜で形成された、走査線駆動回路4004及び信号線駆動回路4003が実装
されている。また信号線駆動回路4003、走査線駆動回路4004、及び画素部400
2に与えられる各種信号及び電位は、FPC(Flexible printed ci
rcuit)4018a、4018bから供給されている。
In FIG. 8A, the pixel portion 4002 provided on the first substrate 4001 is the pixel portion 40.
It is sealed by a sealing material 4005 provided so as to surround 02 and a second substrate 4006. In FIG. 8A, a single crystal semiconductor film or a polycrystalline semiconductor film is formed on a separately prepared substrate in a region different from the region surrounded by the sealing material 4005 on the first substrate 4001. , Scan line drive circuit 4004 and signal line drive circuit 4003 are mounted. Further, the signal line drive circuit 4003, the scanning line drive circuit 4004, and the pixel unit 400.
Various signals and potentials given to 2 are FPC (Flexible printed ci).
It is supplied from rcuit) 4018a and 4018b.

図8(B)(C)において、第1の基板4001上に設けられた画素部4002と、走査
線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素
部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よ
って表示素子を含む画素部4002と、走査線駆動回路4004とは、第1の基板400
1とシール材4005と第2の基板4006とによって、共に封止されている。図8(B
)(C)においては、第1の基板4001上のシール材4005によって囲まれている領
域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成
された信号線駆動回路4003が実装されている。図8(B)(C)においては、信号線
駆動回路4003、走査線駆動回路4004、及び画素部4002に与えられる各種信号
及び電位は、FPC4018から供給されている。
In FIGS. 8B and 8C, a sealing material 4005 is provided so as to surround the pixel portion 4002 provided on the first substrate 4001 and the scanning line drive circuit 4004. A second substrate 4006 is provided on the pixel unit 4002 and the scanning line drive circuit 4004. Therefore, the pixel unit 4002 including the display element and the scanning line drive circuit 4004 are connected to the first substrate 400.
1 is sealed together with the sealing material 4005 and the second substrate 4006. FIG. 8 (B
) (C), a signal formed of a single crystal semiconductor film or a polycrystalline semiconductor film on a separately prepared substrate in a region different from the region surrounded by the sealing material 4005 on the first substrate 4001. The line drive circuit 4003 is mounted. In FIGS. 8B and 8C, various signals and potentials given to the signal line driving circuit 4003, the scanning line driving circuit 4004, and the pixel unit 4002 are supplied from the FPC 4018.

また図8(B)(C)においては、信号線駆動回路4003を別途形成し、第1の基板4
001に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査
線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回
路の一部のみを別途形成して実装してもよい。
Further, in FIGS. 8B and 8C, a signal line drive circuit 4003 is separately formed, and the first substrate 4 is formed.
Although an example implemented in 001 is shown, the present embodiment is not limited to this configuration. The scanning line drive circuit may be separately formed and mounted, or only a part of the signal line driving circuit or a part of the scanning line driving circuit may be separately formed and mounted.

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Ch
ip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape A
utomated Bonding)方法などを用いることができる。図8(A)は、C
OG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、
図8(B)は、COG方法により信号線駆動回路4003を実装する例であり、図8(C
)は、TAB方法により信号線駆動回路4003を実装する例である。
The method of connecting the separately formed drive circuit is not particularly limited, and COG (Ch) is not particularly limited.
ip On Glass) method, wire bonding method, or TAB (Tape A)
An automated Bonding) method or the like can be used. FIG. 8 (A) shows C
This is an example of mounting the signal line drive circuit 4003 and the scanning line drive circuit 4004 by the OG method.
FIG. 8B is an example of mounting the signal line drive circuit 4003 by the COG method, and FIG. 8C is shown in FIG.
) Is an example of mounting the signal line drive circuit 4003 by the TAB method.

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むIC等を実装した状態にあるモジュールとを含む。
Further, the display device includes a panel in which the display element is sealed, and a module in which an IC or the like including a controller is mounted on the panel.

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTABテープもし
くはTCPが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が
設けられたモジュール、または表示素子にCOG方式によりIC(集積回路)が直接実装
されたモジュールも全て表示装置に含むものとする。
The display device in the present specification refers to an image display device, a display device, or a light source (including a lighting device). In addition, an IC (integrated circuit) is directly mounted on a connector, for example, a module to which FPC or TAB tape or TCP is attached, a module having a printed wiring board at the end of TAB tape or TCP, or a display element by the COG method. All modules shall be included in the display device.

また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態1または2で例示したトランジスタを適用することができる。
Further, the pixel portion and the scanning line drive circuit provided on the first substrate have a plurality of transistors, and the transistors illustrated in the first or second embodiment can be applied.

表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(
発光表示素子ともいう)、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro
Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
The display elements provided in the display device include a liquid crystal element (also called a liquid crystal display element) and a light emitting element (also called a liquid crystal display element).
(Also referred to as a light emitting display element), can be used. The light emitting element includes an element whose brightness is controlled by current or voltage in its category, and specifically, an inorganic EL (Electro).
Luminescence), organic EL and the like are included. Further, a display medium whose contrast changes due to an electric action, such as electronic ink, can also be applied.

半導体装置の一形態について、図9乃至図11を用いて説明する。図9乃至図11は、図
8(B)のQ−Rにおける断面図に相当する。
A form of the semiconductor device will be described with reference to FIGS. 9 to 11. 9 to 11 correspond to the cross-sectional views taken along the line QR of FIG. 8 (B).

図9乃至図11で示すように、半導体装置は接続端子電極層4015及び端子電極層40
16を有しており、接続端子電極層4015及び端子電極層4016はFPC4018が
有する端子と異方性導電膜4019を介して、電気的に接続されている。
As shown in FIGS. 9 to 11, the semiconductor device includes the connection terminal electrode layer 4015 and the terminal electrode layer 40.
The connection terminal electrode layer 4015 and the terminal electrode layer 4016 are electrically connected to the terminals of the FPC 4018 via the anisotropic conductive film 4019.

接続端子電極層4015は、第1の電極層4030と同じ導電膜から形成され、端子電極
層4016は、トランジスタ4010、4011のソース電極層及びドレイン電極層と同
じ導電膜で形成されている。
The connection terminal electrode layer 4015 is formed of the same conductive film as the first electrode layer 4030, and the terminal electrode layer 4016 is formed of the same conductive film as the source electrode layer and drain electrode layer of the transistors 4010 and 4011.

また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、
トランジスタを複数有しており、図9乃至図11では、画素部4002に含まれるトラン
ジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示し
ている。図9では、トランジスタ4010、4011上には絶縁膜4020、絶縁膜40
24が設けられ、図10及び図11ではさらに、絶縁膜4021が設けられている。なお
、絶縁膜4023は下地膜として機能する絶縁膜である。
Further, the pixel unit 4002 provided on the first substrate 4001 and the scanning line drive circuit 4004
A plurality of transistors are provided, and FIGS. 9 to 11 exemplify the transistor 4010 included in the pixel unit 4002 and the transistor 4011 included in the scanning line drive circuit 4004. In FIG. 9, the insulating film 4020 and the insulating film 40 are on the transistors 4010 and 4011.
24 is provided, and in FIGS. 10 and 11, an insulating film 4021 is further provided. The insulating film 4023 is an insulating film that functions as a base film.

本実施の形態では、トランジスタ4010、トランジスタ4011として、実施の形態1
または2で示したトランジスタを適用することができる。
In the present embodiment, the transistor 4010 and the transistor 4011 are used as the first embodiment.
Alternatively, the transistor shown in 2 can be applied.

トランジスタ4010及びトランジスタ4011は高純度化し、酸素欠損の形成を抑制し
た酸化物半導体膜を有するトランジスタである。よって、トランジスタ4010及びトラ
ンジスタ4011は、電気的特性変動が抑制されており、電気的に安定である。
The transistor 4010 and the transistor 4011 are transistors having an oxide semiconductor film that is highly purified and suppresses the formation of oxygen deficiency. Therefore, the transistor 4010 and the transistor 4011 are electrically stable because the fluctuation of the electrical characteristics is suppressed.

よって、図9乃至図11で示す本実施の形態の半導体装置として信頼性の高い半導体装置
を提供することができる。
Therefore, it is possible to provide a highly reliable semiconductor device as the semiconductor device of the present embodiment shown in FIGS. 9 to 11.

また、本実施の形態では、絶縁膜上において駆動回路用のトランジスタ4011の酸化物
半導体膜のチャネル形成領域と重なる位置に導電層が設けられている例である。導電層を
酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、BT試験前後に
おけるトランジスタ4011のしきい値電圧の変化量をさらに低減することができる。ま
た、導電層は、電位がトランジスタ4011のゲート電極層と同じでもよいし、異なって
いても良く、第2のゲート電極層として機能させることもできる。また、導電層の電位が
GND、0V、或いはフローティング状態であってもよい。
Further, in the present embodiment, the conductive layer is provided on the insulating film at a position overlapping the channel forming region of the oxide semiconductor film of the transistor 4011 for the drive circuit. By providing the conductive layer at a position overlapping the channel forming region of the oxide semiconductor film, the amount of change in the threshold voltage of the transistor 4011 before and after the BT test can be further reduced. Further, the conductive layer may have the same potential as the gate electrode layer of the transistor 4011 or may be different, and may function as the second gate electrode layer. Further, the potential of the conductive layer may be GND, 0V, or a floating state.

また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部(薄膜トランジスタ
を含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有す
る。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気
的な特性が変動することを防止することができる。
Further, the conductive layer also has a function of shielding an external electric field, that is, a function of preventing the external electric field from acting on the inside (circuit portion including a thin film transistor) (particularly, an electrostatic shielding function against static electricity). The shielding function of the conductive layer can prevent the electrical characteristics of the transistor from fluctuating due to the influence of an external electric field such as static electricity.

画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を
用いることができる。
The transistor 4010 provided in the pixel unit 4002 is electrically connected to the display element to form a display panel. The display element is not particularly limited as long as it can display, and various display elements can be used.

図9に表示素子として液晶素子を用いた液晶表示装置の例を示す。図9において、表示素
子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶
層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁膜
4032、4033が設けられている。第2の電極層4031は第2の基板4006側に
設けられ、第1の電極層4030と第2の電極層4031とは液晶層4008を介して積
層する構成となっている。
FIG. 9 shows an example of a liquid crystal display device using a liquid crystal element as a display element. In FIG. 9, the liquid crystal element 4013, which is a display element, includes a first electrode layer 4030, a second electrode layer 4031, and a liquid crystal layer 4008. Insulating films 4032 and 4033 that function as alignment films are provided so as to sandwich the liquid crystal layer 4008. The second electrode layer 4031 is provided on the side of the second substrate 4006, and the first electrode layer 4030 and the second electrode layer 4031 are laminated via the liquid crystal layer 4008.

また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のス
ペーサを用いていてもよい。
Further, 4035 is a columnar spacer obtained by selectively etching the insulating film.
It is provided to control the film thickness (cell gap) of the liquid crystal layer 4008. A spherical spacer may be used.

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
When a liquid crystal element is used as the display element, a thermotropic liquid crystal, a low molecular weight liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal, a strong dielectric liquid crystal, an anti-strong dielectric liquid crystal, or the like can be used. Depending on the conditions, these liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase and the like.

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために数重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性
であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるト
ランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範
囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示
装置にブルー相の液晶材料を用いることはより効果的である。
Further, a liquid crystal showing a blue phase without using an alignment film may be used. The blue phase is one of the liquid crystal phases, and is a phase that appears immediately before the transition from the cholesteric phase to the isotropic phase when the temperature of the cholesteric liquid crystal is raised. Since the blue phase is expressed only in a narrow temperature range, a liquid crystal composition mixed with a chiral agent of several weight% or more is used for the liquid crystal layer in order to improve the temperature range.
A liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed and is optically isotropic, so that no orientation treatment is required and the viewing angle dependence is small. Further, since the alignment film does not need to be provided, the rubbing process is not required, so that the electrostatic breakdown caused by the rubbing process can be prevented, and the defects and breakage of the liquid crystal display device during the manufacturing process can be reduced. ..
Therefore, it is possible to improve the productivity of the liquid crystal display device. A transistor using an oxide semiconductor film may deviate from the design range due to a significant change in the electrical characteristics of the transistor due to the influence of static electricity. Therefore, it is more effective to use a blue phase liquid crystal material for a liquid crystal display device having a transistor using an oxide semiconductor film.

また、液晶材料の固有抵抗は、1×10Ω・cm以上であり、好ましくは1×1011
Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細
書における固有抵抗の値は、20℃で測定した値とする。
The intrinsic resistance of the liquid crystal material is 1 × 10 9 Ω · cm or more, preferably 1 × 10 11
It is Ω · cm or more, and more preferably 1 × 10 12 Ω · cm or more. The value of the intrinsic resistance in the present specification is a value measured at 20 ° C.

液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度且つ酸素過剰領域
を有する酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶
容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設け
れば充分である。
The size of the holding capacitance provided in the liquid crystal display device is set so that the electric charge can be held for a predetermined period in consideration of the leakage current of the transistor arranged in the pixel portion and the like. The size of the holding capacitance may be set in consideration of the off-current of the transistor and the like. By using a transistor having an oxide semiconductor film having a high purity and an excess oxygen region, a holding capacity having a capacity of 1/3 or less, preferably 1/5 or less of the liquid crystal capacity of each pixel is provided. Is enough.

本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有するト
ランジスタは、オフ状態における電流値(オフ電流値)を低くすることができる。よって
、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間
隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、
消費電力を抑制する効果を奏する。
The transistor having an oxide semiconductor film with high purity and suppressed formation of oxygen deficiency used in the present embodiment can reduce the current value (off current value) in the off state. Therefore, the holding time of an electric signal such as an image signal can be lengthened, and the writing interval can be set long when the power is on. Therefore, the frequency of refresh operations can be reduced.
It has the effect of suppressing power consumption.

また、本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有
するトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である
。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画
素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同
一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等に
より形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減するこ
とができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、
高画質な画像を提供することができる。
Further, the transistor having the oxide semiconductor film which is highly purified and suppresses the formation of oxygen deficiency used in the present embodiment can be driven at high speed because a relatively high field effect mobility can be obtained. For example, by using such a transistor capable of high-speed driving in a liquid crystal display device, it is possible to form a switching transistor in a pixel portion and a driver transistor used in a driving circuit portion on the same substrate. That is, since it is not necessary to separately use a semiconductor device formed of a silicon wafer or the like as a drive circuit, the number of parts of the semiconductor device can be reduced. Also, by using a transistor that can be driven at high speed in the pixel section,
It is possible to provide a high-quality image.

液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−P
lane−Switching)モード、FFS(Fringe Field Swit
ching)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
The liquid crystal display device has a TN (Twisted Nematic) mode and an IPS (In-P).
lane-Switching mode, FFS (Fringe Field Switch)
ching) mode, ASM (Axially Symmetrically named)
Micro-cell mode, OCB (Optical Compensated B)
irrefringence mode, FLC (Ferroelectric Liqui)
d Crystal) mode, AFLC (Antiferroelectric Liq)
A uid Crystal) mode or the like can be used.

また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、MVA(Multi−Domain Vertical Alignment)
モード、PVA(Patterned Vertical Alignment)モード
、ASVモードなどを用いることができる。また、VA型の液晶表示装置にも適用するこ
とができる。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方
式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。また、画素(ピクセル)をいくつかの領域(
サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイ
ン化あるいはマルチドメイン設計といわれる方法を用いることができる。
Further, a normally black type liquid crystal display device, for example, a transmissive type liquid crystal display device adopting a vertical orientation (VA) mode may be used. There are several vertical orientation modes,
For example, MVA (Multi-Domain Vertical Element)
A mode, a PVA (Patterned Vertical Alignment) mode, an ASV mode and the like can be used. It can also be applied to a VA type liquid crystal display device. The VA type liquid crystal display device is a kind of method for controlling the arrangement of liquid crystal molecules on a liquid crystal display panel. The VA type liquid crystal display device is a system in which liquid crystal molecules are oriented in the direction perpendicular to the panel surface when no voltage is applied. In addition, pixels are divided into several areas (
It is possible to use a method called multi-domain or multi-domain design, which is divided into sub-pixels) and devised to defeat molecules in different directions.

また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射
防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
Further, in the display device, an optical member (optical substrate) such as a black matrix (light-shielding layer), a polarizing member, a retardation member, and an antireflection member is appropriately provided. For example, circular polarization using a polarizing substrate and a retardation substrate may be used. Further, a backlight, a side light or the like may be used as the light source.

また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは
赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)
、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
Further, as the display method in the pixel unit, a progressive method, an interlaced method, or the like can be used. Further, the color elements controlled by the pixels at the time of color display are not limited to the three colors of RGB (R represents red, G represents green, and B represents blue). For example, RGBW (W stands for white)
, Or RGB with one or more colors such as yellow, cyan, and magenta added. In addition, it should be noted
The size of the display area may be different for each dot of the color element. However, the disclosed invention is not limited to the display device for color display, and can be applied to the display device for monochrome display.

また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機E
L素子、後者は無機EL素子と呼ばれている。
Further, as a display element included in the display device, a light emitting element that utilizes electroluminescence can be applied. Light emitting devices that utilize electroluminescence are distinguished by whether the light emitting material is an organic compound or an inorganic compound. Generally, the former is organic E.
The L element and the latter are called inorganic EL elements.

有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
In the organic EL element, by applying a voltage to the light emitting element, electrons and holes are injected into a layer containing a luminescent organic compound from a pair of electrodes, and a current flows. Then, when those carriers (electrons and holes) are recombined, the luminescent organic compound forms an excited state, and when the excited state returns to the ground state, it emits light. From such a mechanism, such a light emitting element is called a current excitation type light emitting element.

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
The inorganic EL element is classified into a dispersed inorganic EL element and a thin film type inorganic EL element according to the element configuration. The dispersed inorganic EL element has a light emitting layer in which particles of a light emitting material are dispersed in a binder, and the light emitting mechanism is donor-acceptor recombination type light emission utilizing a donor level and an acceptor level. In the thin film type inorganic EL element, the light emitting layer is sandwiched between the dielectric layers,
Furthermore, it has a structure in which it is sandwiched between electrodes, and the light emission mechanism is localized light emission that utilizes the inner-shell electronic transition of metal ions. Here, an organic EL element will be used as the light emitting element.

発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
The light emitting element may have at least one of a pair of electrodes translucent in order to extract light. Then, a transistor and a light emitting element are formed on the substrate, and the top surface injection that extracts light emission from the surface opposite to the substrate, the bottom surface injection that extracts light emission from the surface on the substrate side, and the surface on the substrate side and the surface opposite to the substrate. There is a light emitting element having a double-sided injection structure that extracts light from the light emitting device, and any light emitting element having an injection structure can be applied.

図10に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子
4513は、画素部4002に設けられたトランジスタ4010と電気的に接続している
。なお発光素子4513の構成は、第1の電極層4030、電界発光層4511、第2の
電極層4031の積層構造であるが、図10にて示した構成に限定されない。発光素子4
513から取り出す光の方向などに合わせて、発光素子4513の構成は適宜変えること
ができる。
FIG. 10 shows an example of a light emitting device using a light emitting element as a display element. The light emitting element 4513, which is a display element, is electrically connected to the transistor 4010 provided in the pixel unit 4002. The configuration of the light emitting element 4513 is a laminated structure of the first electrode layer 4030, the electroluminescent layer 4511, and the second electrode layer 4031, but is not limited to the configuration shown in FIG. Light emitting element 4
The configuration of the light emitting element 4513 can be appropriately changed according to the direction of the light extracted from the 513 and the like.

隔壁4510は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第1の電極層4030上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
The partition wall 4510 is formed by using an organic insulating material or an inorganic insulating material. In particular, it is preferable to use a photosensitive resin material to form an opening on the first electrode layer 4030 so that the side wall of the opening is an inclined surface formed with a continuous curvature.

電界発光層4511は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。
The electroluminescent layer 4511 may be composed of a single layer or may be configured such that a plurality of layers are laminated.

発光素子4513に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層
4031及び隔壁4510上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、DLC膜等を形成することができる。また、第1の基板400
1、第2の基板4006、及びシール材4005によって封止された空間には充填材45
14が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材
でパッケージング(封入)することが好ましい。
A protective film may be formed on the second electrode layer 4031 and the partition wall 4510 so that oxygen, hydrogen, water, carbon dioxide, etc. do not enter the light emitting element 4513. As the protective film, a silicon nitride film, a silicon oxide film, a DLC film, or the like can be formed. In addition, the first substrate 400
Filler 45 in the space sealed by the first, second substrate 4006, and sealing material 4005.
14 is provided and sealed. It is preferable to package (enclose) with a protective film (bonded film, ultraviolet curable resin film, etc.) or a cover material having high airtightness and little degassing so as not to be exposed to the outside air.

充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル樹脂、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA
(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いれ
ばよい。
As the filler 4514, in addition to an inert gas such as nitrogen or argon, an ultraviolet curable resin or a thermosetting resin can be used, and PVC (polyvinyl chloride), acrylic resin, polyimide, epoxy resin, silicone resin, PVB ( Polyvinyl chloride) or EVA
(Ethylene vinyl acetate) can be used. For example, nitrogen may be used as the filler.

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
If necessary, a polarizing plate or a circular polarizing plate (including an elliptical polarizing plate) is provided on the ejection surface of the light emitting element.
An optical film such as a retardation plate (λ / 4 plate, λ / 2 plate) or a color filter may be appropriately provided. Further, an antireflection film may be provided on the polarizing plate or the circular polarizing plate. For example, it is possible to apply an anti-glare treatment that can diffuse the reflected light due to the unevenness of the surface and reduce the reflection.

また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
It is also possible to provide electronic paper for driving electronic ink as a display device. Electronic paper is also called an electrophoresis display device (electrophoresis display), and has the advantages of being as easy to read as paper, having lower power consumption than other display devices, and being able to have a thin and light shape. ing.

電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と
、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移
動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む
)とする。
The electrophoretic display device may have various forms, but a plurality of microcapsules containing a first particle having a positive charge and a second particle having a negative charge are dispersed in a solvent or a solute. By applying an electric field to the microcapsules, the particles in the microcapsules are moved in opposite directions and only the color of the particles aggregated on one side is displayed. The first particle or the second particle contains a dye and does not move in the absence of an electric field. Further, the color of the first particle and the color of the second particle are different (including colorless).

このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
As described above, the electrophoresis display device is a display utilizing the so-called dielectrophoretic effect in which a substance having a high dielectric constant moves to an electric field region having a high dielectric constant.

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
The microcapsules dispersed in a solvent are called electronic inks, and the electronic inks can be printed on the surface of glass, plastic, cloth, paper, or the like. In addition, color display is also possible by using a color filter or particles having a dye.

なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
The first particles and the second particles in the microcapsules are a conductor material, an insulator material, and the like.
A kind of material selected from a semiconductor material, a magnetic material, a liquid crystal material, a ferroelectric material, an electroluminescent material, an electrochromic material, a magnetic migration material, or a composite material thereof may be used.

また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
Further, as the electronic paper, a display device using a twist ball display method can also be applied. In the twist ball display method, spherical particles painted in white and black are arranged between a first electrode layer and a second electrode layer, which are electrode layers used for a display element, and the first electrode layer and the first electrode layer are arranged. This is a method of displaying by controlling the orientation of spherical particles by causing a potential difference in the electrode layer of 2.

図11に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図
11の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイスト
ボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に配
置し、電極層間に電位差を生じさせての球形粒子の向きを制御することにより、表示を行
う方法である。
FIG. 11 shows an active matrix type electronic paper as a form of a semiconductor device. The electronic paper of FIG. 11 is an example of a display device using the twist ball display method. The twist ball display method displays by arranging spherical particles painted in black and white between the electrode layers used for the display element and controlling the orientation of the spherical particles by causing a potential difference between the electrode layers. The method.

トランジスタ4010と接続する第1の電極層4030と、第2の基板4006に設けら
れた第2の電極層4031との間には、液体で満たされているキャビティ4612内に黒
色領域4615a及び白色領域4615bを有する球形粒子を含む球形粒子4613が設
けられており、球形粒子4613の周囲は樹脂等の充填材4614で充填されている。第
2の電極層4031が共通電極層(対向電極層)に相当する。第2の電極層4031は、
共通電位線と電気的に接続される。
Between the first electrode layer 4030 connected to the transistor 4010 and the second electrode layer 4031 provided on the second substrate 4006, a black region 4615a and a white region 4615a and a white region are contained in a cavity 4612 filled with a liquid. Spherical particles 4613 including spherical particles having 4615b are provided, and the periphery of the spherical particles 4613 is filled with a filler 4614 such as resin. The second electrode layer 4031 corresponds to the common electrode layer (counter electrode layer). The second electrode layer 4031
It is electrically connected to the common potential line.

なお、図9乃至図11において、第1の基板4001、第2の基板4006としては、ガ
ラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチ
ック基板などを用いることができる。プラスチックとしては、FRP(Fibergla
ss−Reinforced Plastics)板、PVF(ポリビニルフルオライド
)フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。
また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシー
トを用いることもできる。
In FIGS. 9 to 11, as the first substrate 4001 and the second substrate 4006, a flexible substrate can be used in addition to the glass substrate, for example, a translucent plastic substrate or the like. Can be used. As a plastic, FRP (Fibergla)
An ss-Reinforced Plastics board, a PVF (polyvinyl fluoride) film, a polyester film or an acrylic resin film can be used.
Further, a sheet having a structure in which an aluminum foil is sandwiched between a PVC film or a polyester film can also be used.

本実施の形態では、絶縁膜4020として酸化シリコン膜を用い、絶縁膜4024として
酸化アルミニウム膜を用いる。絶縁膜4020、絶縁膜4024はスパッタリング法やプ
ラズマCVD法によって形成することができる。
In the present embodiment, a silicon oxide film is used as the insulating film 4020, and an aluminum oxide film is used as the insulating film 4024. The insulating film 4020 and the insulating film 4024 can be formed by a sputtering method or a plasma CVD method.

酸化物半導体膜上に絶縁膜4024として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果(ブロック効果)が高
い。
The aluminum oxide film provided as the insulating film 4024 on the oxide semiconductor film has a high blocking effect (blocking effect) that does not allow the film to permeate both impurities such as hydrogen and water and oxygen.

従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
Therefore, the aluminum oxide film is a variable factor of hydrogen during and after the production process.
It functions as a protective film that prevents impurities such as moisture from being mixed into the oxide semiconductor film and the release of oxygen, which is a main component material constituting the oxide semiconductor, from the oxide semiconductor film.

また、絶縁膜4020として酸化物半導体膜と接して設けられた酸化シリコン膜は、酸素
を酸化物半導体膜へ供給する機能を有する。よって、絶縁膜4020は酸素を多く含む酸
化絶縁膜が好ましい。
Further, the silicon oxide film provided as the insulating film 4020 in contact with the oxide semiconductor film has a function of supplying oxygen to the oxide semiconductor film. Therefore, the insulating film 4020 is preferably an oxide insulating film containing a large amount of oxygen.

トランジスタ4010及びトランジスタ4011は、高純度化し、酸素欠損の形成を抑制
した酸化物半導体膜を有する。また、トランジスタ4010及びトランジスタ4011は
、ゲート絶縁膜として酸化シリコン膜を有する。トランジスタ4010及びトランジスタ
4011に含まれる酸化物半導体膜は、酸素ドープ処理により化学量論的組成比よりも過
剰な酸素を有する領域を形成し、ドープ後の加熱処理を、酸化物半導体膜上に、絶縁膜4
024として酸化アルミニウム膜が設けられた状態で行うため、該加熱処理によって酸化
物半導体膜から酸素が放出されるのを防止することができる。よって、得られる酸化物半
導体膜は、化学量論的比よりも酸素の含有量が過剰な領域を含む膜とすることができる。
The transistor 4010 and the transistor 4011 have an oxide semiconductor film that is highly purified and suppresses the formation of oxygen deficiency. Further, the transistor 4010 and the transistor 4011 have a silicon oxide film as a gate insulating film. The oxide semiconductor film contained in the transistor 4010 and the transistor 4011 forms a region having more oxygen than the chemical quantitative composition ratio by oxygen doping treatment, and heat treatment after doping is performed on the oxide semiconductor film. Insulation film 4
Since the operation is performed with the aluminum oxide film provided as 024, it is possible to prevent oxygen from being released from the oxide semiconductor film by the heat treatment. Therefore, the obtained oxide semiconductor film can be a film containing a region in which the oxygen content is more than the stoichiometric ratio.

また、トランジスタ4010及びトランジスタ4011に含まれる酸化物半導体膜は、酸
化物半導体膜成膜後の加熱処理、又は、酸素ドープ処理後の加熱処理の少なくとも一方に
よって、脱水化または脱水素化された高純度な膜である。よって、該酸化物半導体膜をト
ランジスタ4010及びトランジスタ4011に用いることで、酸素欠損に起因するトラ
ンジスタのしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減するこ
とができる。
Further, the oxide semiconductor film contained in the transistor 4010 and the transistor 4011 is dehydrogenated or dehydrogenated by at least one of heat treatment after film formation of the oxide semiconductor film and heat treatment after oxygen doping treatment. It is a pure film. Therefore, by using the oxide semiconductor film for the transistor 4010 and the transistor 4011, it is possible to reduce the variation in the threshold voltage Vth of the transistor and the shift ΔVth of the threshold voltage due to oxygen deficiency.

また、平坦化絶縁膜として機能する絶縁膜4021は、アクリル樹脂、ポリイミド、ベン
ゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用い
ることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサ
ン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができ
る。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜4021を
形成してもよい。
Further, as the insulating film 4021 that functions as a flattening insulating film, an organic material having heat resistance such as acrylic resin, polyimide, benzocyclobutene resin, polyamide, and epoxy resin can be used. In addition to the above organic materials, low dielectric constant materials (low-k materials), siloxane-based resins, PSG (phosphorus glass), BPSG (phosphorus glass) and the like can be used. The insulating film 4021 may be formed by laminating a plurality of insulating films formed of these materials.

絶縁膜4021の形成法は、特に限定されず、その材料に応じて、スパッタリング法、S
OG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法等)、
スクリーン印刷、オフセット印刷、ドクターナイフ、ロールコーター、カーテンコーター
、ナイフコーター等を用いることができる。
The method for forming the insulating film 4021 is not particularly limited, and a sputtering method, S.
OG method, spin coat, dip, spray application, droplet ejection method (inkprint method, etc.),
Screen printing, offset printing, doctor knives, roll coaters, curtain coaters, knife coaters and the like can be used.

表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
The display device transmits light from a light source or a display element to perform display. Therefore, all the thin films such as the substrate, the insulating film, and the conductive film provided in the pixel portion through which light is transmitted are made translucent with respect to light in the wavelength region of visible light.

表示素子に電圧を印加する第1の電極層及び第2の電極層(画素電極層、共通電極層、対
向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
In the first electrode layer and the second electrode layer (also referred to as pixel electrode layer, common electrode layer, counter electrode layer, etc.) for applying a voltage to the display element, the direction of the light to be taken out, the place where the electrode layer is provided, and Translucency and reflectivity may be selected according to the pattern structure of the electrode layer.

第1の電極層4030、第2の電極層4031は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。
)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなど
の透光性を有する導電性材料を用いることができる。
The first electrode layer 4030 and the second electrode layer 4031 are indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, and indium. Tin oxide (hereinafter referred to as ITO.
), Indium zinc oxide, indium tin oxide to which silicon oxide is added, graphene, and other conductive materials having translucency can be used.

また、第1の電極層4030、第2の電極層4031はタングステン(W)、モリブデン
(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(N
b)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタ
ン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
Further, the first electrode layer 4030 and the second electrode layer 4031 are tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (N).
metal such as b), tantalum (Ta), chromium (Cr), cobalt (Co), nickel (Ni), titanium (Ti), platinum (Pt), aluminum (Al), copper (Cu), silver (Ag), etc. ,
Alternatively, it can be formed from the alloy thereof or the metal nitride thereof using one or more kinds.

また、第1の電極層4030、第2の電極層4031として、導電性高分子(導電性ポリ
マーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘
導体などがあげられる。
Further, as the first electrode layer 4030 and the second electrode layer 4031, a conductive composition containing a conductive polymer (also referred to as a conductive polymer) can be used. As the conductive polymer, a so-called π-electron conjugated conductive polymer can be used. For example, polyaniline or a derivative thereof, polypyrrole or a derivative thereof, polythiophene or a derivative thereof, or a copolymer consisting of two or more kinds of aniline, pyrrole and thiophene or a derivative thereof may be mentioned.

また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
Further, since the transistor is easily destroyed by static electricity or the like, it is preferable to provide a protection circuit for protecting the drive circuit. The protection circuit is preferably configured by using a non-linear element.

以上のように実施の形態1または2で示したトランジスタを適用することで、様々な機能
を有する半導体装置を提供することができる。
By applying the transistor shown in the first or second embodiment as described above, it is possible to provide a semiconductor device having various functions.

(実施の形態4)
実施の形態1または2で例示したトランジスタを用いて、対象物の情報を読み取るイメー
ジセンサ機能を有する半導体装置を作製することができる。
(Embodiment 4)
Using the transistors illustrated in the first or second embodiment, a semiconductor device having an image sensor function for reading information on an object can be manufactured.

図12(A)に、イメージセンサ機能を有する半導体装置の一例を示す。図12(A)は
フォトセンサの等価回路であり、図12(B)はフォトセンサの一部を示す断面図である
FIG. 12A shows an example of a semiconductor device having an image sensor function. FIG. 12A is an equivalent circuit of a photosensor, and FIG. 12B is a cross-sectional view showing a part of the photosensor.

フォトダイオード602は、一方の電極がフォトダイオードリセット信号線658に、他
方の電極がトランジスタ640のゲートに電気的に接続されている。トランジスタ640
は、ソース又はドレインの一方がフォトセンサ基準信号線672に、ソース又はドレイン
の他方がトランジスタ656のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ656は、ゲートがゲート信号線659に、ソース又はドレインの他方がフォ
トセンサ出力信号線671に電気的に接続されている。
In the photodiode 602, one electrode is electrically connected to the photodiode reset signal line 658, and the other electrode is electrically connected to the gate of the transistor 640. Transistor 640
Is electrically connected to one of the source or drain to the photosensor reference signal line 672 and the other of the source or drain to one of the source or drain of the transistor 656. The transistor 656 is electrically connected to the gate signal line 659 at the gate and to the photosensor output signal line 671 at the other end of the source or drain.

なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「OS」と記載して
いる。図12(A)において、トランジスタ640、トランジスタ656は実施の形態1
または2トランジスタに示すような酸素ドープ処理によって酸素過剰領域を形成した酸化
物半導体膜を用いるトランジスタである。
In the circuit diagram of the present specification, "OS" is described as the symbol of the transistor using the oxide semiconductor film so that it can be clearly identified as the transistor using the oxide semiconductor film. In FIG. 12A, the transistor 640 and the transistor 656 are the first embodiment.
Alternatively, it is a transistor using an oxide semiconductor film in which an oxygen excess region is formed by oxygen doping treatment as shown in 2 transistors.

図12(B)は、フォトセンサにおけるフォトダイオード602及びトランジスタ640
を示す断面図であり、絶縁表面を有する基板601(TFT基板)上に、センサとして機
能するフォトダイオード602及びトランジスタ640が設けられている。フォトダイオ
ード602、トランジスタ640の上には接着層608を用いて基板613が設けられて
いる。
FIG. 12B shows the photodiode 602 and the transistor 640 in the photosensor.
A photodiode 602 and a transistor 640 that function as sensors are provided on a substrate 601 (TFT substrate) having an insulating surface. A substrate 613 is provided on the photodiode 602 and the transistor 640 by using an adhesive layer 608.

トランジスタ640上には絶縁膜631、絶縁膜632、層間絶縁膜633、層間絶縁膜
634が設けられている。フォトダイオード602は、層間絶縁膜633上に設けられ、
層間絶縁膜633上に形成した電極層641aと、層間絶縁膜634上に設けられた電極
層642との間に、層間絶縁膜633側から順に第1半導体膜606a、第2半導体膜6
06b、及び第3半導体膜606cを積層した構造を有している。
An insulating film 631, an insulating film 632, an interlayer insulating film 633, and an interlayer insulating film 634 are provided on the transistor 640. The photodiode 602 is provided on the interlayer insulating film 633 and is provided.
Between the electrode layer 641a formed on the interlayer insulating film 633 and the electrode layer 642 provided on the interlayer insulating film 634, the first semiconductor film 606a and the second semiconductor film 6 are sequentially formed from the interlayer insulating film 633 side.
It has a structure in which 06b and a third semiconductor film 606c are laminated.

電極層641aは、層間絶縁膜634に形成された導電層643と電気的に接続し、電極
層642は電極層641bを介してゲート電極層645と電気的に接続している。ゲート
電極層645は、トランジスタ640のゲート電極層と電気的に接続しており、フォトダ
イオード602はトランジスタ640と電気的に接続している。
The electrode layer 641a is electrically connected to the conductive layer 643 formed on the interlayer insulating film 634, and the electrode layer 642 is electrically connected to the gate electrode layer 645 via the electrode layer 641b. The gate electrode layer 645 is electrically connected to the gate electrode layer of the transistor 640, and the photodiode 602 is electrically connected to the transistor 640.

ここでは、第1半導体膜606aとしてp型の導電型を有する半導体膜と、第2半導体膜
606bとして高抵抗な半導体膜(I型半導体膜)、第3半導体膜606cとしてn型の
導電型を有する半導体膜を積層するpin型のフォトダイオードを例示している。
Here, a semiconductor film having a p-type conductive type as the first semiconductor film 606a, a high-resistance semiconductor film (I-type semiconductor film) as the second semiconductor film 606b, and an n-type conductive type as the third semiconductor film 606c are used. An example is a pin-type photodiode in which a semiconductor film is laminated.

第1半導体膜606aはp型半導体膜であり、p型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第1半導体膜606aの形成には13族の
不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCVD法に
より形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、S
、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、
又はスパッタリング法等を用いればよい。第1半導体膜606aの膜厚は10nm以上5
0nm以下となるよう形成することが好ましい。
The first semiconductor film 606a is a p-type semiconductor film, and can be formed of an amorphous silicon film containing an impurity element that imparts the p-type. The first semiconductor film 606a is formed by a plasma CVD method using a semiconductor material gas containing an impurity element of Group 13 (for example, boron (B)). Silane (SiH 4 ) may be used as the semiconductor material gas. Or S
i 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like may be used. Further, after forming an amorphous silicon film containing no impurity element, the impurity element may be introduced into the amorphous silicon film by using a diffusion method or an ion implantation method. It is preferable to diffuse the impurity element by heating or the like after introducing the impurity element by an ion implantation method or the like. In this case, as a method for forming the amorphous silicon film, the LPCVD method, the vapor phase growth method, etc.
Alternatively, a sputtering method or the like may be used. The film thickness of the first semiconductor film 606a is 10 nm or more 5
It is preferably formed so as to be 0 nm or less.

第2半導体膜606bは、i型半導体膜(真性半導体膜)であり、アモルファスシリコン
膜により形成する。第2半導体膜606bの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマCVD法により形成する。半導体材料ガスとしては、シラン
(SiH)を用いればよい。または、Si、SiHCl、SiHCl、S
iCl、SiF等を用いてもよい。第2半導体膜606bの形成は、LPCVD法、
気相成長法、スパッタリング法等により行ってもよい。第2半導体膜606bの膜厚は2
00nm以上1000nm以下となるように形成することが好ましい。
The second semiconductor film 606b is an i-type semiconductor film (intrinsic semiconductor film) and is formed of an amorphous silicon film. To form the second semiconductor film 606b, an amorphous silicon film is formed by a plasma CVD method using a semiconductor material gas. Silane (SiH 4 ) may be used as the semiconductor material gas. Alternatively, Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , S
iCl 4 , SiF 4, and the like may be used. The formation of the second semiconductor film 606b is performed by the LPCVD method.
It may be carried out by a vapor phase growth method, a sputtering method or the like. The thickness of the second semiconductor film 606b is 2.
It is preferably formed so as to be 00 nm or more and 1000 nm or less.

第3半導体膜606cは、n型半導体膜であり、n型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第3半導体膜606cの形成には、15族の不純物元
素(例えばリン(P))を含む半導体材料ガスを用いて、プラズマCVD法により形成す
る。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、Si
SiHCl、SiHCl、SiCl、SiF等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッ
タリング法等を用いればよい。第3半導体膜606cの膜厚は20nm以上200nm以
下となるよう形成することが好ましい。
The third semiconductor film 606c is an n-type semiconductor film, and is formed of an amorphous silicon film containing an impurity element that imparts the n-type. The third semiconductor film 606c is formed by a plasma CVD method using a semiconductor material gas containing an impurity element of Group 15 (for example, phosphorus (P)). Silane (SiH 4 ) may be used as the semiconductor material gas. Or Si 2 H 6 ,
SiH 2 Cl 2 , SiHCl 3 , SiC 4 , SiF 4, and the like may be used. Further, after forming an amorphous silicon film containing no impurity element, the impurity element may be introduced into the amorphous silicon film by using a diffusion method or an ion implantation method. It is preferable to diffuse the impurity element by heating or the like after introducing the impurity element by an ion implantation method or the like. In this case, as a method for forming the amorphous silicon film, an LPCVD method, a vapor phase growth method, a sputtering method, or the like may be used. The thickness of the third semiconductor film 606c is preferably formed to be 20 nm or more and 200 nm or less.

また、第1半導体膜606a、第2半導体膜606b、及び第3半導体膜606cは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶(セミアモ
ルファス(Semi Amorphous Semiconductor:SAS))半
導体を用いて形成してもよい。
Further, the first semiconductor film 606a, the second semiconductor film 606b, and the third semiconductor film 606c may be formed by using a polycrystalline semiconductor instead of an amorphous semiconductor, or a microcrystal (Semi Amorphous Semiconductor: SAS)) It may be formed using a semiconductor.

微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第3の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す520cm−1よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す520cm−1とアモルファスシリコンを示す480cm
の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手(ダングリ
ングボンド)を終端するため水素またはハロゲンを少なくとも1原子%またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
Microcrystalline semiconductors belong to a metastable state between amorphous and single crystals, considering the Gibbs free energy. That is, it is a semiconductor having a third state that is stable in free energy, has short-range order, and has lattice distortion. Columnar or acicular crystals grow in the normal direction with respect to the substrate surface. Microcrystalline silicon, which is a typical example of microcrystalline semiconductor, has its Raman spectrum shifted to a lower wavenumber side than 520 cm -1, which indicates single crystal silicon.
That is, 520 cm -1 indicating monocrystalline silicon and 480 cm indicating amorphous silicon.
There is a peak in the Raman spectrum of microcrystalline silicon between 1 . In addition, at least 1 atomic% or more of hydrogen or halogen is contained to terminate the unbonded hand (dangling bond). Further, by adding rare gas elements such as helium, argon, krypton, and neon to further promote the lattice strain, stability is increased and a good polycrystalline semiconductor film can be obtained.

この微結晶半導体膜は、周波数が数十MHz〜数百MHzの高周波プラズマCVD法、ま
たは周波数が1GHz以上のマイクロ波プラズマCVD装置により形成することができる
。代表的には、SiH、Si、SiHCl、SiHCl、SiCl、S
iFなどの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び
水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の
希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪
素に対して水素の流量比を5倍以上200倍以下、好ましくは50倍以上150倍以下、
更に好ましくは100倍とする。さらには、シリコンを含む気体中に、CH、C
等の炭化物気体、GeH、GeF等のゲルマニウム化気体、F等を混入させてもよ
い。
This microcrystalline semiconductor film can be formed by a high-frequency plasma CVD method having a frequency of several tens of MHz to several hundreds of MHz, or a microwave plasma CVD apparatus having a frequency of 1 GHz or more. Typically, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , S.
The silicon hydride such as iF 4 can be formed by dilution with hydrogen. Further, in addition to silicon hydride and hydrogen, it can be diluted with one or more rare gas elements selected from helium, argon, krypton, and neon to form a microcrystalline semiconductor film. At these times, the flow rate ratio of hydrogen to silicon hydride is 5 times or more and 200 times or less, preferably 50 times or more and 150 times or less.
More preferably, it is 100 times. Furthermore, in the gas containing silicon, CH 4 , C 2 H 6
Carbide gas etc., GeH 4, GeF 4, etc. germanium gas may be mixed with F 2 or the like.

また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、pin型の
フォトダイオードはp型の半導体膜側を受光面とする方がよい特性を示す。ここでは、p
in型のフォトダイオードが形成されている基板601の面からフォトダイオード602
が受ける光622を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆
の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電
膜を用いるとよい。また、n型の半導体膜側を受光面として用いることもできる。
Further, since the mobility of holes generated by the photoelectric effect is smaller than that of electrons, the pin-type photodiode shows a characteristic that it is better to use the p-type semiconductor film side as the light receiving surface. Here, p
Photodiode 602 from the surface of the substrate 601 on which the in-type photodiode is formed
An example of converting the light 622 received by the light into an electric signal is shown. Further, since the light from the semiconductor film side having a conductive type opposite to that of the semiconductor film side as the light receiving surface becomes ambient light, it is preferable to use a conductive film having a light-shielding property for the electrode layer. Further, the n-type semiconductor film side can also be used as a light receiving surface.

絶縁膜632、層間絶縁膜633、層間絶縁膜634としては、絶縁性材料を用いて、そ
の材料に応じて、スパッタリング法、プラズマCVD法、SOG法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法(インクジェット法等)、スクリーン印刷、オフセット
印刷、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて
形成することができる。
As the insulating film 632, the interlayer insulating film 633, and the interlayer insulating film 634, an insulating material is used, and depending on the material, a sputtering method, a plasma CVD method, an SOG method, a spin coating, a dip, a spray coating, and a droplet ejection are performed. It can be formed by a method (inkjet method or the like), screen printing, offset printing, a doctor knife, a roll coater, a curtain coater, a knife coater, or the like.

本実施の形態では、絶縁膜631として酸化アルミニウム膜を用いる。絶縁膜631はス
パッタリング法やプラズマCVD法によって形成することができる。
In this embodiment, an aluminum oxide film is used as the insulating film 631. The insulating film 631 can be formed by a sputtering method or a plasma CVD method.

酸化物半導体膜上に絶縁膜631として設けられた酸化アルミニウム膜は、水素、水分な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果(ブロック効果)が高い
The aluminum oxide film provided as the insulating film 631 on the oxide semiconductor film has a high blocking effect (blocking effect) that does not allow the film to permeate both impurities such as hydrogen and water and oxygen.

従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
Therefore, the aluminum oxide film is a variable factor of hydrogen during and after the production process.
It functions as a protective film that prevents impurities such as moisture from being mixed into the oxide semiconductor film and the release of oxygen, which is a main component material constituting the oxide semiconductor, from the oxide semiconductor film.

本実施の形態において、トランジスタ640は、高純度化し、酸素欠損の形成を抑制した
酸化物半導体膜を有する。また、トランジスタ640は、ゲート絶縁膜として酸化シリコ
ン膜を有する。トランジスタ640に含まれる酸化物半導体膜は、酸素ドープ処理により
化学量論的組成比よりも過剰な酸素を有する領域を形成し、ドープ後の加熱処理を、酸化
物半導体膜上に、絶縁膜631として酸化アルミニウム膜が設けられた状態で行うため、
該加熱処理によって酸化物半導体膜から酸素が放出されるのを防止することができる。よ
って、得られる酸化物半導体膜は、化学量論的比よりも酸素の含有量が過剰な領域を含む
膜とすることができる。
In the present embodiment, the transistor 640 has an oxide semiconductor film that is highly purified and suppresses the formation of oxygen deficiency. Further, the transistor 640 has a silicon oxide film as a gate insulating film. The oxide semiconductor film contained in the transistor 640 forms a region having more oxygen than the chemical quantitative composition ratio by oxygen doping treatment, and heat treatment after doping is performed on the oxide semiconductor film with an insulating film 631. Because it is performed with the aluminum oxide film provided as
It is possible to prevent oxygen from being released from the oxide semiconductor film by the heat treatment. Therefore, the obtained oxide semiconductor film can be a film containing a region in which the oxygen content is more than the stoichiometric ratio.

また、トランジスタ640に含まれる酸化物半導体膜は、酸化物半導体膜成膜後の加熱処
理、又は、酸素ドープ処理後の加熱処理の少なくとも一方によって、脱水化または脱水素
化された高純度な膜である。よって、該酸化物半導体膜をトランジスタ640に用いるこ
とで、酸素欠損に起因するトランジスタのしきい値電圧Vthのばらつき、しきい値電圧
のシフトΔVthを低減することができる。
The oxide semiconductor film contained in the transistor 640 is a high-purity film that has been dehydrated or dehydrogenated by at least one of heat treatment after film formation of the oxide semiconductor film and heat treatment after oxygen doping treatment. Is. Therefore, by using the oxide semiconductor film for the transistor 640, it is possible to reduce the variation in the threshold voltage Vth of the transistor and the shift ΔVth of the threshold voltage due to oxygen deficiency.

絶縁膜632としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、
酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層
、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物
絶縁膜の単層、又は積層を用いることができる。
The insulating film 632 includes a silicon oxide layer and a silicon nitride nitride layer as the inorganic insulating material.
It is possible to use an oxide insulating film such as an aluminum oxide layer or an aluminum nitride layer, a single layer or a laminate of a nitride insulating film such as a silicon nitride layer, a silicon nitride layer, an aluminum nitride layer, or an aluminum nitride layer. it can.

層間絶縁膜633、634としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁膜が好ましい。層間絶縁膜633、634としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶
縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料(low−k
材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等の
単層、又は積層を用いることができる。
As the interlayer insulating films 633 and 634, an insulating film that functions as a flattening insulating film is preferable in order to reduce surface irregularities. As the interlayer insulating films 633 and 634, heat-resistant organic insulating materials such as polyimide, acrylic resin, benzocyclobutene resin, polyamide, and epoxy resin can be used. In addition to the above organic insulating material, a low dielectric constant material (low-k)
Material), siloxane-based resin, PSG (phosphorus glass), BPSG (limboron glass), or other single layer, or laminate can be used.

フォトダイオード602に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
By detecting the light incident on the photodiode 602, the information of the object to be detected can be read. A light source such as a backlight can be used when reading the information of the object to be detected.

以上のように、高純度化し、酸素欠損を補填する酸素を過剰に含む酸化物半導体膜を有す
るトランジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安定であ
る。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供することがで
きる。
As described above, the transistor having an oxide semiconductor film which is highly purified and contains an excess of oxygen to compensate for the oxygen deficiency is electrically stable because the fluctuation of the electrical characteristics of the transistor is suppressed. Therefore, it is possible to provide a highly reliable semiconductor device by using the transistor.

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
This embodiment can be implemented in combination with the configurations described in the other embodiments as appropriate.

(実施の形態5)
実施の形態1または2で例示したトランジスタは、複数のトランジスタを積層する集積回
路を有する半導体装置に好適に用いることができる。本実施の形態では、半導体装置の一
例として、記憶媒体(メモリ素子)の例を示す。
(Embodiment 5)
The transistors illustrated in the first or second embodiment can be suitably used for a semiconductor device having an integrated circuit in which a plurality of transistors are stacked. In the present embodiment, an example of a storage medium (memory element) is shown as an example of the semiconductor device.

本実施の形態では、単結晶半導体基板に作製された第1のトランジスタと絶縁膜を介して
第1のトランジスタの上方に半導体膜を用いて作製された第2のトランジスタを含む半導
体装置を作製する。
In the present embodiment, a semiconductor device including a first transistor manufactured on a single crystal semiconductor substrate and a second transistor manufactured by using a semiconductor film above the first transistor via an insulating film is manufactured. ..

図7は、半導体装置の構成の一例である。図7(A)には、半導体装置の断面を、図7(
B)には、半導体装置の平面を、それぞれ示す。ここで、図7(A)は、図7(B)のC
1−C2およびD1−D2における断面に相当する。また、図7(C)には、上記半導体
装置をメモリ素子として用いる場合の回路図の一例を示す。
FIG. 7 is an example of the configuration of the semiconductor device. FIG. 7A shows a cross section of the semiconductor device in FIG. 7 (A).
B) shows the plane of the semiconductor device, respectively. Here, FIG. 7 (A) is C of FIG. 7 (B).
Corresponds to the cross section in 1-C2 and D1-D2. Further, FIG. 7C shows an example of a circuit diagram when the semiconductor device is used as a memory element.

図7(A)および図7(B)に示される半導体装置は、下部に第1の半導体材料を用いた
トランジスタ140を有し、上部に第2の半導体材料を用いたトランジスタ162を有す
る。実施の形態1または2で例示したトランジスタは、トランジスタ162に好適に用い
ることができる。本実施の形態では、トランジスタ162として実施の形態2で示したト
ランジスタ510と同様な構造を有するトランジスタを用いる例を示す。
The semiconductor device shown in FIGS. 7A and 7B has a transistor 140 using the first semiconductor material at the lower part and a transistor 162 using the second semiconductor material at the upper part. The transistor illustrated in the first or second embodiment can be suitably used for the transistor 162. In this embodiment, an example is shown in which a transistor having the same structure as the transistor 510 shown in the second embodiment is used as the transistor 162.

積層するトランジスタ140、トランジスタ162の半導体材料、及び構造は、同一でも
よいし異なっていてもよい。本実施の形態では、記憶媒体(メモリ素子)の回路に好適な
材料及び構造のトランジスタをそれぞれ用いる例であり、第1の半導体材料を酸化物半導
体以外の半導体材料とし、第2の半導体材料を酸化物半導体とする。酸化物半導体以外の
半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シ
リコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい
。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジス
タは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性
により長時間の電荷保持を可能とする。
The transistor 140 to be laminated, the semiconductor material of the transistor 162, and the structure may be the same or different. In this embodiment, a transistor having a material and a structure suitable for a circuit of a storage medium (memory element) is used, respectively. The first semiconductor material is a semiconductor material other than an oxide semiconductor, and the second semiconductor material is a second semiconductor material. It is an oxide semiconductor. As the semiconductor material other than the oxide semiconductor, for example, silicon, germanium, silicon germanium, silicon carbide, gallium arsenide or the like can be used, and it is preferable to use a single crystal semiconductor. Alternatively, an organic semiconductor material or the like may be used. Transistors using such semiconductor materials are easy to operate at high speed. On the other hand, a transistor using an oxide semiconductor can hold a charge for a long time due to its characteristics.

トランジスタ140は、半導体材料(例えば、シリコンなど)を含む基板185に設けら
れたチャネル形成領域116と、チャネル形成領域116を挟むように設けられた不純物
領域120と、不純物領域120に接する金属化合物領域124と、チャネル形成領域1
16上に設けられたゲート絶縁膜108と、ゲート絶縁膜108上に設けられたゲート電
極層110とを有する。
The transistor 140 has a channel forming region 116 provided on a substrate 185 containing a semiconductor material (for example, silicon), an impurity region 120 provided so as to sandwich the channel forming region 116, and a metal compound region in contact with the impurity region 120. 124 and channel formation region 1
It has a gate insulating film 108 provided on the gate insulating film 16 and a gate electrode layer 110 provided on the gate insulating film 108.

半導体材料を含む基板185は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用す
ることができる。なお、一般に「SOI基板」は、絶縁表面上にシリコン半導体膜が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体膜が設けられた構成の基板も含む。つまり、「SOI基板」が有する半導体
膜は、シリコン半導体膜に限定されない。また、SOI基板には、ガラス基板などの絶縁
基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
As the substrate 185 containing the semiconductor material, a single crystal semiconductor substrate such as silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be applied. In general, the "SOI substrate" refers to a substrate having a structure in which a silicon semiconductor film is provided on an insulating surface, but in the present specification and the like, a semiconductor film made of a material other than silicon is provided on the insulating surface. Also includes the board of the configuration. That is, the semiconductor film of the "SOI substrate" is not limited to the silicon semiconductor film. Further, the SOI substrate includes a structure in which a semiconductor film is provided on an insulating substrate such as a glass substrate via an insulating film.

SOI基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱
することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠
陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成
長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体膜
を形成する方法等を用いることができる。
As a method for producing an SOI substrate, an oxide layer is formed from the surface to a certain depth by injecting oxygen ions into a mirror-polished wafer and then heated at a high temperature, and defects generated in the surface layer are eliminated. A method, a method of cleaving a semiconductor substrate by utilizing the growth of microvoids formed by hydrogen ion irradiation by heat treatment, a method of forming a single crystal semiconductor film by crystal growth on an insulating surface, and the like can be used.

例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの
面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上
のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟んで重
ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する
熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に形成
する。上記方法を用いて作製されたSOI基板も好適に用いることができる。
For example, ions are added from one surface of a single crystal semiconductor substrate to form a fragile layer from one surface of the single crystal semiconductor substrate to a certain depth, and the fragile layer is formed on one surface of the single crystal semiconductor substrate or an element. An insulating film is formed on either one of the substrates. In a state where the single crystal semiconductor substrate and the element substrate are overlapped with the insulating film sandwiched between them, a crack is generated in the fragile layer, and a heat treatment is performed to separate the single crystal semiconductor substrate by the fragile layer. A single crystal semiconductor film is formed on the device substrate as a film. The SOI substrate produced by the above method can also be preferably used.

基板185上にはトランジスタ140を囲むように素子分離絶縁膜106が設けられてい
る。なお、高集積化を実現するためには、図7(A)に示すようにトランジスタ140が
サイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ14
0の特性を重視する場合には、ゲート電極層110の側面にサイドウォール絶縁膜を設け
、不純物濃度が異なる領域を含む不純物領域120を設けてもよい。
An element separation insulating film 106 is provided on the substrate 185 so as to surround the transistor 140. In order to realize high integration, it is desirable that the transistor 140 does not have a sidewall insulating film as shown in FIG. 7A. On the other hand, transistor 14
When the characteristic of 0 is emphasized, a sidewall insulating film may be provided on the side surface of the gate electrode layer 110, and an impurity region 120 including a region having a different impurity concentration may be provided.

単結晶半導体基板を用いたトランジスタ140は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。
The transistor 140 using the single crystal semiconductor substrate is capable of high-speed operation. Therefore, by using the transistor as a reading transistor, information can be read at high speed.

本実施の形態においては、トランジスタ140を覆うように絶縁膜2層を形成する。但し
、トランジスタ140を覆う絶縁膜は、単層構造としてもよいし、3層以上の積層構造と
してもよい。但し、上部に設けられるトランジスタ162に含まれる酸化物半導体膜と接
する絶縁膜としては、酸化シリコン膜を適用するものとする。
In the present embodiment, two insulating films are formed so as to cover the transistor 140. However, the insulating film covering the transistor 140 may have a single-layer structure or a laminated structure of three or more layers. However, a silicon oxide film shall be applied as the insulating film in contact with the oxide semiconductor film contained in the transistor 162 provided on the upper part.

トランジスタ162および容量素子164の形成前の処理として、該絶縁膜2層にCMP
処理を施して、平坦化した絶縁膜128、絶縁膜130を形成し、同時にゲート電極層1
10の上面を露出させる。
As a process before forming the transistor 162 and the capacitive element 164, CMP is applied to the two insulating film layers.
The treatment is applied to form a flattened insulating film 128 and an insulating film 130, and at the same time, the gate electrode layer 1
The upper surface of 10 is exposed.

絶縁膜128、絶縁膜130は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化
酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁
膜128、絶縁膜130は、プラズマCVD法又はスパッタリング法等を用いて形成する
ことができる。
The insulating film 128 and the insulating film 130 are typically such as a silicon oxide film, a silicon nitride film, an aluminum oxide film, an aluminum nitride film, a silicon nitride film, an aluminum nitride film, a silicon nitride film, and an aluminum nitride film. An inorganic insulating film can be used. The insulating film 128 and the insulating film 130 can be formed by using a plasma CVD method, a sputtering method, or the like.

また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料(low−k材料)等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜
128、絶縁膜130を形成してもよい。
In addition, organic materials such as polyimide, acrylic resin, and benzocyclobutene resin can be used. In addition to the above organic materials, low dielectric constant materials (low-k materials) and the like can be used. When an organic material is used, the insulating film 128 and the insulating film 130 may be formed by a wet method such as a spin coating method or a printing method.

本実施の形態では、絶縁膜128としてスパッタリング法により膜厚50nmの酸化窒化
シリコン膜を形成し、絶縁膜130としてスパッタリング法により膜厚550nmの酸化
シリコン膜を形成する。
In the present embodiment, a silicon oxide film having a film thickness of 50 nm is formed as the insulating film 128 by the sputtering method, and a silicon oxide film having a film thickness of 550 nm is formed as the insulating film 130 by the sputtering method.

その後、CMP処理により十分に平坦化した絶縁膜130上に酸化物半導体膜を成膜し、
これを加工して島状の酸化物半導体膜144を形成する。なお、酸化物半導体膜成膜後、
脱水化または脱水素化のための熱処理を行うのが好ましい。
Then, an oxide semiconductor film is formed on the insulating film 130 that has been sufficiently flattened by CMP treatment.
This is processed to form an island-shaped oxide semiconductor film 144. After forming the oxide semiconductor film,
It is preferable to perform heat treatment for dehydration or dehydrogenation.

次に、ゲート電極層110、絶縁膜128、絶縁膜130などの上に導電層を形成し、該
導電層を選択的にエッチングして、ソース電極層またはドレイン電極層142a、ドレイ
ン電極層またはソース電極層142bを形成する。
Next, a conductive layer is formed on the gate electrode layer 110, the insulating film 128, the insulating film 130, etc., and the conductive layer is selectively etched to select the source electrode layer or the drain electrode layer 142a, the drain electrode layer or the source. The electrode layer 142b is formed.

導電層は、スパッタリング法をはじめとするPVD法や、プラズマCVD法などのCVD
法を用いて形成することができる。また、導電層の材料としては、Al、Cr、Cu、T
a、Ti、Mo、Wから選ばれた元素や、上述した元素を成分とする合金等を用いること
ができる。Mn、Mg、Zr、Be、Nd、Scのいずれか、またはこれらを複数組み合
わせた材料を用いてもよい。
The conductive layer is a PVD method such as a sputtering method, or a CVD method such as a plasma CVD method.
It can be formed using the method. Further, as the material of the conductive layer, Al, Cr, Cu, T
Elements selected from a, Ti, Mo, and W, alloys containing the above-mentioned elements as components, and the like can be used. Any one of Mn, Mg, Zr, Be, Nd, Sc, or a material obtained by combining a plurality of these may be used.

導電層は、単層構造であってもよいし、2層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された2層構造、窒化チタン膜上にチタン膜が積層された2層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された3層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極層またはドレイン電極層142a、およびドレイン電極層またはソース電極
層142bへの加工が容易であるというメリットがある。
The conductive layer may have a single-layer structure or a laminated structure of two or more layers. For example, a single-layer structure of a titanium film or a titanium nitride film, a single-layer structure of an aluminum film containing silicon, a two-layer structure in which a titanium film is laminated on an aluminum film, and a two-layer structure in which a titanium film is laminated on a titanium nitride film. Examples thereof include a structure, a three-layer structure in which a titanium film, an aluminum film, and a titanium film are laminated. When the conductive layer has a single layer structure of a titanium film or a titanium nitride film, it is easy to process the source electrode layer or drain electrode layer 142a having a tapered shape and the drain electrode layer or source electrode layer 142b. There is a merit that there is.

上部のトランジスタ162のチャネル長(L)は、ソース電極層またはドレイン電極層1
42a、およびドレイン電極層またはソース電極層142bの下端部の間隔によって決定
される。なお、チャネル長(L)が25nm未満のトランジスタを形成する場合に用いる
マスク形成の露光を行う際には、数nm〜数10nmと波長の短い超紫外線を用いるのが
望ましい。
The channel length (L) of the upper transistor 162 is the source electrode layer or the drain electrode layer 1.
It is determined by the distance between the 42a and the lower end of the drain electrode layer or the source electrode layer 142b. When the mask forming exposure used when forming a transistor having a channel length (L) of less than 25 nm is performed, it is desirable to use ultraviolet rays having a short wavelength of several nm to several tens of nm.

次に、酸化物半導体膜144の一部に接するゲート絶縁膜146を形成する。ゲート絶縁
膜146として、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン膜、
窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、又は酸化ハフニウム膜等を
形成することができる。
Next, the gate insulating film 146 in contact with a part of the oxide semiconductor film 144 is formed. As the gate insulating film 146, a silicon oxide film can be obtained by using a plasma CVD method, a sputtering method, or the like.
A silicon nitride film, a silicon oxide film, a silicon nitride film, a hafnium oxide film, or the like can be formed.

ゲート絶縁膜146成膜後、酸素ドープ処理を行い、酸化物半導体膜144に酸素過剰領
域を形成する。
After the gate insulating film 146 is formed, oxygen doping treatment is performed to form an oxygen excess region in the oxide semiconductor film 144.

次に、ゲート絶縁膜146上において酸化物半導体膜144と重畳する領域にゲート電極
層148aを形成し、ソース電極層またはドレイン電極層142aと重畳する領域に電極
層148bを形成する。
Next, the gate electrode layer 148a is formed on the gate insulating film 146 in the region overlapping with the oxide semiconductor film 144, and the electrode layer 148b is formed in the region overlapping with the source electrode layer or the drain electrode layer 142a.

ゲート電極層148aおよび電極層148bは、ゲート絶縁膜146上に導電層を形成し
た後に、当該導電層を選択的にエッチングすることによって形成することができる。
The gate electrode layer 148a and the electrode layer 148b can be formed by forming a conductive layer on the gate insulating film 146 and then selectively etching the conductive layer.

次に、ゲート絶縁膜146、ゲート電極層148a、および電極層148b上に、酸化ア
ルミニウム膜を含む絶縁膜150を形成する。絶縁膜150を積層構造とする場合、プラ
ズマCVD法又はスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化
窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、
窒化酸化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜を酸化アルミニウム膜
と積層して形成してもよい。
Next, an insulating film 150 including an aluminum oxide film is formed on the gate insulating film 146, the gate electrode layer 148a, and the electrode layer 148b. When the insulating film 150 has a laminated structure, a silicon oxide film, a silicon nitride film, a silicon nitride film, a silicon nitride film, an aluminum nitride film, an aluminum nitride film, etc. are used by a plasma CVD method, a sputtering method, or the like.
An aluminum oxide film, a hafnium oxide film, or a gallium oxide film may be laminated with an aluminum oxide film.

絶縁膜150成膜後、熱処理(好ましくは第2の熱処理)を行う。該熱処理の温度は、好
ましくは350℃以上650℃以下、より好ましくは450℃以上650℃以下または基
板の歪み点未満とする。なお、酸素ドープ処理及び酸素ドープ処理後の熱処理(第2の熱
処理)のタイミングは、本実施の形態の構成に限定されないが、該熱処理は、少なくとも
絶縁膜150(より具体的には、酸化アルミニウム膜)の成膜後に行う必要がある。絶縁
膜150として用いる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方
に対して膜を透過させない遮断効果(ブロック効果)が高く、絶縁膜150を成膜後に熱
処理を行うことで、酸化物半導体膜144からの酸素の放出を防止することができるため
である。
After forming the insulating film 150, a heat treatment (preferably a second heat treatment) is performed. The temperature of the heat treatment is preferably 350 ° C. or higher and 650 ° C. or lower, more preferably 450 ° C. or higher and 650 ° C. or lower, or lower than the strain point of the substrate. The timing of the oxygen doping treatment and the heat treatment after the oxygen doping treatment (second heat treatment) is not limited to the configuration of the present embodiment, but the heat treatment is performed at least by the insulating film 150 (more specifically, aluminum oxide). It is necessary to perform after the film formation of the film). The aluminum oxide film used as the insulating film 150 has a high blocking effect (blocking effect) that does not allow the film to permeate both impurities such as hydrogen and moisture, and oxygen. By performing heat treatment after the insulating film 150 is formed. This is because the release of oxygen from the oxide semiconductor film 144 can be prevented.

次にトランジスタ162、及び絶縁膜150上に、絶縁膜152を形成する。絶縁膜15
2は、スパッタリング法やCVD法などを用いて形成することができる。また、酸化シリ
コン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶
縁材料を含む材料を用いて形成することができる。
Next, the insulating film 152 is formed on the transistor 162 and the insulating film 150. Insulating film 15
2 can be formed by using a sputtering method, a CVD method, or the like. Further, it can be formed by using a material containing an inorganic insulating material such as silicon oxide, silicon oxide nitride, silicon nitride, hafnium oxide, and aluminum oxide.

次に、ゲート絶縁膜146、絶縁膜150、及び絶縁膜152に、ドレイン電極層または
ソース電極層142bにまで達する開口を形成する。当該開口の形成は、マスクなどを用
いた選択的なエッチングにより行われる。
Next, openings are formed in the gate insulating film 146, the insulating film 150, and the insulating film 152 to reach the drain electrode layer or the source electrode layer 142b. The opening is formed by selective etching using a mask or the like.

その後、上記開口にドレイン電極層またはソース電極層142bに接する配線156を形
成する。なお、図7(A)にはドレイン電極層またはソース電極層142bと配線156
との接続箇所は図示していない。
After that, the wiring 156 in contact with the drain electrode layer or the source electrode layer 142b is formed in the opening. In addition, in FIG. 7A, the drain electrode layer or the source electrode layer 142b and the wiring 156 are shown.
The connection point with is not shown.

配線156は、スパッタリング法をはじめとするPVD法や、プラズマCVD法などのC
VD法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成
される。また、導電層の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wから選
ばれた元素や、上述した元素を成分とする合金等を用いることができる。Mn、Mg、Z
r、Be、Nd、Scのいずれか、またはこれらを複数組み合わせた材料を用いてもよい
。詳細は、ソース電極層またはドレイン電極層142aなどと同様である。
The wiring 156 is C such as a PVD method including a sputtering method and a plasma CVD method.
It is formed by forming a conductive layer using the VD method and then etching the conductive layer. Further, as the material of the conductive layer, an element selected from Al, Cr, Cu, Ta, Ti, Mo, and W, an alloy containing the above-mentioned element as a component, and the like can be used. Mn, Mg, Z
Any one of r, Be, Nd, Sc, or a material obtained by combining a plurality of these may be used. The details are the same as those of the source electrode layer, the drain electrode layer 142a, and the like.

以上の工程でトランジスタ162及び容量素子164が完成する。トランジスタ162は
、高純度化し、酸素欠損を補填する酸素を過剰に含む酸化物半導体膜144を有するトラ
ンジスタである。よって、トランジスタ162は、電気的特性変動が抑制されており、電
気的に安定である。容量素子164は、ソース電極層またはドレイン電極層142a、ゲ
ート絶縁膜146、および電極層148bを含んで構成される。
The transistor 162 and the capacitive element 164 are completed by the above steps. The transistor 162 is a transistor having an oxide semiconductor film 144 that is highly purified and contains an excess of oxygen to compensate for oxygen deficiency. Therefore, the transistor 162 is electrically stable because the fluctuation of the electrical characteristics is suppressed. The capacitive element 164 includes a source electrode layer or a drain electrode layer 142a, a gate insulating film 146, and an electrode layer 148b.

なお、図7の容量素子164では、ゲート絶縁膜146により、ソース電極層またはドレ
イン電極層142aと、電極層148bとの間の絶縁性を十分に確保することができる。
もちろん、十分な容量を確保するために、さらに絶縁膜を有する構成の容量素子164を
採用してもよい。また、容量が不要の場合は、容量素子164を設けない構成とすること
も可能である。
In the capacitive element 164 of FIG. 7, the gate insulating film 146 can sufficiently secure the insulating property between the source electrode layer or the drain electrode layer 142a and the electrode layer 148b.
Of course, in order to secure a sufficient capacity, a capacitance element 164 having a configuration further having an insulating film may be adopted. Further, when the capacitance is not required, it is possible to configure the configuration without the capacitance element 164.

図7(C)には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
図7(C)において、トランジスタ162のソース電極層またはドレイン電極層の一方と
、容量素子164の電極層の一方と、トランジスタ140のゲート電極層と、は電気的に
接続されている。また、第1の配線(1st Line:ソース線とも呼ぶ)とトランジ
スタ140のソース電極層とは、電気的に接続され、第2の配線(2nd Line:ビ
ット線とも呼ぶ)とトランジスタ140のドレイン電極層とは、電気的に接続されている
。また、第3の配線(3rd Line:第1の信号線とも呼ぶ)とトランジスタ162
のソース電極層またはドレイン電極層の他方とは、電気的に接続され、第4の配線(4t
h Line:第2の信号線とも呼ぶ)と、トランジスタ162のゲート電極層とは、電
気的に接続されている。そして、第5の配線(5th Line:ワード線とも呼ぶ)と
、容量素子164の電極層の他方は電気的に接続されている。
FIG. 7C shows an example of a circuit diagram when the semiconductor device is used as a memory element.
In FIG. 7C, one of the source electrode layer or the drain electrode layer of the transistor 162, one of the electrode layers of the capacitive element 164, and the gate electrode layer of the transistor 140 are electrically connected. Further, the first wiring (also called 1st line: source wire) and the source electrode layer of the transistor 140 are electrically connected, and the second wiring (2nd line: also called bit wire) and the drain electrode of the transistor 140 are electrically connected. The layers are electrically connected. In addition, the third wiring (3rd Line: also called the first signal line) and the transistor 162
Is electrically connected to the other of the source electrode layer and the drain electrode layer of the fourth wiring (4t).
h Line: also called a second signal line) and the gate electrode layer of the transistor 162 are electrically connected. The fifth wiring (also called a 5th line) and the other of the electrode layer of the capacitive element 164 are electrically connected.

酸化物半導体を用いたトランジスタ162は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ162をオフ状態とすることで、トランジスタ162のソース
電極層またはドレイン電極層の一方と、容量素子164の電極層の一方と、トランジスタ
140のゲート電極層とが電気的に接続されたノード(以下、ノードFG)の電位を極め
て長時間にわたって保持することが可能である。そして、容量素子164を有することに
より、ノードFGに与えられた電荷の保持が容易になり、また、保持された情報の読み出
しが容易になる。
Since the transistor 162 using an oxide semiconductor has a feature that the off current is extremely small, by turning the transistor 162 into an off state, one of the source electrode layer and the drain electrode layer of the transistor 162 and a capacitive element It is possible to maintain the potential of a node (hereinafter, node FG) in which one of the electrode layers of 164 and the gate electrode layer of the transistor 140 are electrically connected for an extremely long time. Then, by having the capacitance element 164, it becomes easy to hold the electric charge given to the node FG, and it becomes easy to read the held information.

半導体装置に情報を記憶させる場合(書き込み)は、まず、第4の配線の電位を、トラン
ジスタ162がオン状態となる電位にして、トランジスタ162をオン状態とする。これ
により、第3の配線の電位が、ノードFGに供給され、ノードFGに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷(以下、ロー(Low)レベル
電荷、ハイ(High)レベル電荷という)のいずれかが与えられるものとする。その後
、第4の配線の電位を、トランジスタ162がオフ状態となる電位にして、トランジスタ
162をオフ状態とすることにより、ノードFGが浮遊状態となるため、ノードFGには
所定の電荷が保持されたままの状態となる。以上のように、ノードFGに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
When storing (writing) information in the semiconductor device, first, the potential of the fourth wiring is set to the potential at which the transistor 162 is turned on, and the transistor 162 is turned on. As a result, the potential of the third wiring is supplied to the node FG, and a predetermined amount of electric charge is accumulated in the node FG. Here, it is assumed that one of charges giving two different potential levels (hereinafter, referred to as low level charge and high level charge) is given. After that, the potential of the fourth wiring is set to the potential at which the transistor 162 is turned off, and the transistor 162 is turned off, so that the node FG is in a floating state, so that a predetermined charge is held in the node FG. It will be in the same state. As described above, by causing the node FG to accumulate and retain a predetermined amount of electric charge, information can be stored in the memory cell.

トランジスタ162のオフ電流は極めて小さいため、ノードFGに供給された電荷は長時
間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減すること
ができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持する
ことが可能である。
Since the off-current of the transistor 162 is extremely small, the charge supplied to the node FG is retained for a long time. Therefore, the refresh operation becomes unnecessary, or the frequency of the refresh operation can be made extremely low, and the power consumption can be sufficiently reduced. Further, even when there is no power supply, it is possible to retain the stored contents for a long period of time.

記憶された情報を読み出す場合(読み出し)は、第1の配線に所定の電位(定電位)を与
えた状態で、第5の配線に適切な電位(読み出し電位)を与えると、ノードFGに保持さ
れた電荷量に応じて、トランジスタ140は異なる状態をとる。一般に、トランジスタ1
40をnチャネル型とすると、ノードFGにHighレベル電荷が保持されている場合の
トランジスタ140の見かけのしきい値Vth_Hは、ノードFGにLowレベル電荷が
保持されている場合のトランジスタ140の見かけのしきい値Vth_Lより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ140を「オン状態」とするた
めに必要な第5の配線の電位をいうものとする。したがって、第5の配線の電位をVth
_HとVth_Lの中間の電位Vとすることにより、ノードFGに保持された電荷を判
別できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、
第5の配線の電位がV(>Vth_H)となれば、トランジスタ140は「オン状態」
となる。Lowレベル電荷が与えられていた場合には、第5の配線の電位がV(<V
h_L)となっても、トランジスタ140は「オフ状態」のままである。このため、第5
の配線の電位を制御して、トランジスタ140のオン状態またはオフ状態を読み出す(第
2の配線の電位を読み出す)ことで、記憶された情報を読み出すことができる。
When reading the stored information (reading), if a predetermined potential (constant potential) is given to the first wiring and an appropriate potential (reading potential) is given to the fifth wiring, the node FG holds the information. The transistor 140 takes a different state depending on the amount of electric charge applied. Generally, transistor 1
Assuming that 40 is an n-channel type, the apparent threshold value Vth_H of the transistor 140 when the high level charge is held in the node FG is the apparent threshold value V th_H of the transistor 140 when the low level charge is held in the node FG. This is because it is lower than the threshold value V th_L of . Here, the apparent threshold value means the potential of the fifth wiring required to put the transistor 140 in the "on state". Therefore, the potential of the fifth wiring is set to Vth.
By setting the potential V 0 between _H and V th_L , the charge held in the node FG can be discriminated. For example, in writing, when a high level charge is given,
When the potential of the fifth wiring becomes V 0 (> V th_H ), the transistor 140 is “on state”.
Will be. When the Low level charge is given, the potential of the fifth wiring is V 0 (<V t).
Even when h_L ) is set, the transistor 140 remains in the “off state”. Therefore, the fifth
The stored information can be read out by controlling the potential of the wiring of the transistor 140 and reading out the on state or the off state of the transistor 140 (reading out the potential of the second wiring).

また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電
荷を保持したノードFGに、新たな電位を供給することで、ノードFGに新たな情報に係
る電荷を保持させる。具体的には、第4の配線の電位を、トランジスタ162がオン状態
となる電位にして、トランジスタ162をオン状態とする。これにより、第3の配線の電
位(新たな情報に係る電位)が、ノードFGに供給され、ノードFGに所定量の電荷が蓄
積される。その後、第4の配線の電位をトランジスタ162がオフ状態となる電位にして
、トランジスタ162をオフ状態とすることにより、ノードFGには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードFGに第1の書き込みによって所定量の
電荷が保持された状態で、第1の書き込みと同様の動作(第2の書き込み)を行うことで
、記憶させた情報を上書きすることが可能である。
Further, when rewriting the stored information, the node FG is made to hold the electric charge related to the new information by supplying a new potential to the node FG holding a predetermined amount of electric charge by the above writing. Specifically, the potential of the fourth wiring is set to the potential at which the transistor 162 is turned on, and the transistor 162 is turned on. As a result, the potential of the third wiring (potential related to new information) is supplied to the node FG, and a predetermined amount of electric charge is accumulated in the node FG. After that, the potential of the fourth wiring is set to the potential at which the transistor 162 is turned off, and the transistor 162 is turned off, so that the node FG is in a state where the electric charge related to the new information is held. That is, it is possible to overwrite the stored information by performing the same operation (second writing) as the first writing while the node FG holds a predetermined amount of electric charge by the first writing. Is.

本実施の形態で示すトランジスタ162は、高純度化され、酸素を過剰に含む酸化物半導
体膜を酸化物半導体膜144に用いることで、トランジスタ162のオフ電流を十分に低
減することができる。そして、このようなトランジスタを用いることで、極めて長期にわ
たり記憶内容を保持することが可能な半導体装置が得られる。
The transistor 162 shown in the present embodiment is highly purified, and by using an oxide semiconductor film containing an excess of oxygen for the oxide semiconductor film 144, the off-current of the transistor 162 can be sufficiently reduced. Then, by using such a transistor, a semiconductor device capable of retaining the stored contents for an extremely long period of time can be obtained.

以上のように、高純度化し、酸素欠損を補填する酸素を過剰に含む酸化物半導体膜を有す
るトランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって、該
トランジスタを用いることで信頼性の高い半導体装置を提供することができる。
As described above, the transistor having an oxide semiconductor film which is highly purified and contains an excess of oxygen to compensate for the oxygen deficiency is electrically stable because the fluctuation of electrical characteristics is suppressed. Therefore, it is possible to provide a highly reliable semiconductor device by using the transistor.

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
As described above, the configurations and methods shown in the present embodiment can be appropriately combined with the configurations and methods shown in other embodiments.

(実施の形態6)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう
)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説
明する。
(Embodiment 6)
The semiconductor device disclosed in the present specification can be applied to various electronic devices (including game machines). Examples of electronic devices include television devices (also referred to as televisions or television receivers), monitors for computers, digital cameras, cameras such as digital video cameras, digital photo frames, and mobile phones (mobile phones, mobile phones). (Also referred to as a device), a portable game machine, a mobile information terminal, a sound reproduction device, a large game machine such as a pachinko machine, and the like. An example of an electronic device including the semiconductor device described in the above embodiment will be described.

図13(A)は、ノート型のパーソナルコンピュータであり、本体3001、筐体300
2、表示部3003、キーボード3004などによって構成されている。上記実施の形態
のいずれかで示した半導体装置を表示部3003に適用することにより、信頼性の高いノ
ート型のパーソナルコンピュータとすることができる。
FIG. 13A shows a notebook-type personal computer, which has a main body 3001 and a housing 300.
2. It is composed of a display unit 3003, a keyboard 3004, and the like. By applying the semiconductor device shown in any of the above embodiments to the display unit 3003, a highly reliable notebook-type personal computer can be obtained.

図13(B)は、携帯情報端末(PDA)であり、本体3021には表示部3023と、
外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用
の付属品としてスタイラス3022がある。上記実施の形態のいずれかで示した半導体装
置を表示部3023に適用することにより、より信頼性の高い携帯情報端末(PDA)と
することができる。
FIG. 13B shows a personal digital assistant (PDA), which has a display unit 3023 and a display unit 3023 on the main body 3021.
An external interface 3025, an operation button 3024, and the like are provided. There is also a stylus 3022 as an accessory for operation. By applying the semiconductor device shown in any of the above embodiments to the display unit 3023, a more reliable personal digital assistant (PDA) can be obtained.

図13(C)は、電子書籍の一例を示している。例えば、電子書籍は、筐体2701およ
び筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸
部2711により一体とされており、該軸部2711を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
FIG. 13C shows an example of an electronic book. For example, an electronic book is composed of two housings, a housing 2701 and a housing 2703. The housing 2701 and the housing 2703 are integrated by a shaft portion 2711, and the opening / closing operation can be performed with the shaft portion 2711 as an axis. With such a configuration, it is possible to perform an operation like a paper book.

筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図13(C)では表示部2705)に文章を表示し、左側の
表示部(図13(C)では表示部2707)に画像を表示することができる。上記実施の
形態のいずれかで示した半導体装置を表示部2705、表示部2707に適用することに
より、信頼性の高い電子書籍とすることができる。表示部2705として半透過型、又は
反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため、太
陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにしてもよい
。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利点が
ある。
A display unit 2705 is incorporated in the housing 2701, and a display unit 2707 is incorporated in the housing 2703. The display unit 2705 and the display unit 2707 may be configured to display a continuous screen or may be configured to display different screens. By displaying different screens, for example, a sentence is displayed on the right display unit (display unit 2705 in FIG. 13 (C)), and an image is displayed on the left display unit (display unit 2707 in FIG. 13 (C)). Can be displayed. By applying the semiconductor device shown in any of the above embodiments to the display unit 2705 and the display unit 2707, a highly reliable electronic book can be obtained. When a transflective or reflective liquid crystal display device is used as the display unit 2705, it is expected to be used in relatively bright conditions. Therefore, a solar cell can be provided to generate electricity by the solar cell and charge the battery. You may do so. If a lithium ion battery is used as the battery, there is an advantage that the size can be reduced.

また、図13(C)では、筐体2701に操作部などを備えた例を示している。例えば、
筐体2701において、電源2721、操作キー2723、スピーカー2725などを備
えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部など
を備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成
としてもよい。
Further, FIG. 13C shows an example in which the housing 2701 is provided with an operation unit or the like. For example
The housing 2701 includes a power supply 2721, operation keys 2723, a speaker 2725, and the like. The page can be fed by the operation key 2723. A keyboard, a pointing device, or the like may be provided on the same surface as the display unit of the housing. Further, the back surface or the side surface of the housing may be provided with an external connection terminal (earphone terminal, USB terminal, etc.), a recording medium insertion portion, or the like. Further, the electronic book may be configured to have a function as an electronic dictionary.

また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
Further, the electronic book may be configured so that information can be transmitted and received wirelessly. It is also possible to purchase desired book data or the like from an electronic book server and download it wirelessly.

図13(D)は、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成さ
れている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォ
ン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子
2808などを備えている。また、筐体2800には、携帯電話の充電を行う太陽電池セ
ル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体28
01内部に内蔵されている。上記実施の形態のいずれかで示した半導体装置を表示パネル
2802に適用することにより、信頼性の高い携帯電話とすることができる。
FIG. 13 (D) is a mobile phone, which is composed of two housings, a housing 2800 and a housing 2801. The housing 2801 includes a display panel 2802, a speaker 2803, a microphone 2804, a pointing device 2806, a camera lens 2807, an external connection terminal 2808, and the like. Further, the housing 2800 is provided with a solar cell 2810 for charging a mobile phone, an external memory slot 2811, and the like. The antenna is a housing 28.
It is built in 01. By applying the semiconductor device shown in any of the above embodiments to the display panel 2802, a highly reliable mobile phone can be obtained.

また、表示パネル2802はタッチパネルを備えており、図13(D)には映像表示され
ている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
Further, the display panel 2802 is provided with a touch panel, and in FIG. 13D, a plurality of operation keys 2805 displayed as images are shown by dotted lines. A booster circuit for boosting the voltage output by the solar cell 2810 to a voltage required for each circuit is also mounted.

表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能であ
る。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図
13(D)のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
The display direction of the display panel 2802 changes as appropriate according to the usage pattern. Further, since the camera lens 2807 is provided on the same surface as the display panel 2802, a videophone can be made. Speaker 2803 and microphone 2804 are not limited to voice calls, but videophones,
Recording and playback are possible. Further, the housing 2800 and the housing 2801 can be slid and changed from the unfolded state as shown in FIG. 13D to the overlapping state, and can be miniaturized suitable for carrying.

外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
The external connection terminal 2808 can be connected to various cables such as an AC adapter and a USB cable, and can be charged and data communication with a personal computer or the like is possible. Further, a recording medium can be inserted into the external memory slot 2811 to support storage and movement of a larger amount of data.

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
Further, in addition to the above functions, an infrared communication function, a television reception function, and the like may be provided.

図13(E)は、デジタルビデオカメラであり、本体3051、表示部(A)3057、
接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056な
どによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部(A
)3057、表示部(B)3055に適用することにより、信頼性の高いデジタルビデオ
カメラとすることができる。
FIG. 13 (E) is a digital video camera, the main body 3051, the display unit (A) 3057,
It is composed of an eyepiece 3053, an operation switch 3054, a display (B) 3055, a battery 3056, and the like. The semiconductor device shown in any of the above embodiments is displayed on the display unit (A).
) 3057, the display unit (B) 3055 can be applied to a highly reliable digital video camera.

図13(F)は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体96
01に表示部9603が組み込まれている。表示部9603により、映像を表示すること
が可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を
示している。上記実施の形態のいずれかで示した半導体装置を表示部9603に適用する
ことにより、信頼性の高いテレビジョン装置とすることができる。
FIG. 13F shows an example of a television device. The television device has a housing 96.
A display unit 9603 is incorporated in 01. The display unit 9603 makes it possible to display an image. Further, here, a configuration in which the housing 9601 is supported by the stand 9605 is shown. By applying the semiconductor device shown in any of the above embodiments to the display unit 9603, a highly reliable television device can be obtained.

テレビジョン装置の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作
機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する
情報を表示する表示部を設ける構成としてもよい。
The operation of the television device can be performed by the operation switch provided in the housing 9601 or a separate remote control operation device. Further, the remote controller operating device may be provided with a display unit for displaying information output from the remote controller operating device.

なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般
のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信
ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者
と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
The television device is configured to include a receiver, a modem, and the like. The receiver can receive general television broadcasts, and by connecting to a wired or wireless communication network via a modem, it can be unidirectional (sender to receiver) or bidirectional (sender and receiver). It is also possible to perform information communication between (or between recipients, etc.).

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
This embodiment can be implemented in combination with the configurations described in the other embodiments as appropriate.

本実施例では、開示する発明に係る半導体装置において用いる酸化アルミニウム膜のバリ
ア膜としての特性について評価を行った。図14乃至図17に結果を示す。評価方法とし
ては、二次イオン質量分析法(SIMS:Secondary Ion Mass Sp
ectrometry)と、TDS(Thermal Desorption Spec
trometry:昇温脱離ガス分光法)分析法を用いた。
In this example, the characteristics of the aluminum oxide film used in the semiconductor device according to the disclosed invention as a barrier film were evaluated. The results are shown in FIGS. 14 to 17. As an evaluation method, secondary ion mass spectrometry (SIMS: Secondary Ion Mass Sp.)
spectrum) and TDS (Thermal Deservation Spec)
tromy: warm-up desorption gas spectroscopy) analysis method was used.

まず、SIMS分析によって行った評価を示す。試料は、比較例としてガラス基板上にス
パッタリング法による酸化シリコン膜が膜厚100nm形成された比較例試料Aと、実施
例としてガラス基板上にスパッタリング法により酸化シリコン膜が膜厚100nm形成さ
れ、酸化シリコン膜上にスパッタリング法により酸化アルミニウム膜が膜厚100nm形
成された実施例試料Aを作製した。
First, the evaluation performed by SIMS analysis is shown. The samples are Comparative Example Sample A in which a silicon oxide film having a film thickness of 100 nm was formed on a glass substrate by a sputtering method as a comparative example, and Comparative Example Sample A in which a silicon oxide film having a film thickness of 100 nm was formed on a glass substrate by a sputtering method as an example. Example Sample A in which an aluminum oxide film having a film thickness of 100 nm was formed on a silicon film by a sputtering method was prepared.

比較例試料A及び実施例試料Aにおいて、酸化シリコン膜の成膜条件は、ターゲットとし
て酸化シリコン(SiO)ターゲットを用い、ガラス基板とターゲットとの距離を60
mm、圧力0.4Pa、電源電力1.5kW、酸素(酸素流量50sccm)雰囲気下、
基板温度100℃とした。
In Comparative Example Sample A and Example Sample A, the film forming condition of the silicon oxide film is that a silicon oxide (SiO 2 ) target is used as a target and the distance between the glass substrate and the target is 60.
mm, pressure 0.4 Pa, power supply power 1.5 kW, oxygen (oxygen flow rate 50 sccm) atmosphere,
The substrate temperature was 100 ° C.

実施例試料Aにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミ
ニウム(Al)ターゲットを用い、ガラス基板とターゲットとの距離を60mm、
圧力0.4Pa、電源電力1.5kW、アルゴン及び酸素(アルゴン流量25sccm:
酸素流量25sccm)雰囲気下、基板温度250℃とした。
In Example Sample A, the film forming condition of the aluminum oxide film was that an aluminum oxide (Al 2 O 3 ) target was used as the target and the distance between the glass substrate and the target was 60 mm.
Pressure 0.4 Pa, power supply power 1.5 kW, argon and oxygen (argon flow rate 25 sccm:
The substrate temperature was 250 ° C. under an atmosphere (oxygen flow rate 25 sccm).

比較例試料A及び実施例試料Aにプレッシャークッカー試験(PCT:Pressure
Cooker Test)を行った。本実施例ではPCT試験として、温度130℃、
湿度85%、HO(水):DO(重水)=3:1雰囲気、2.3気圧(0.23MP
a)の条件で比較例試料A及び実施例試料Aを100時間保持した。
Pressure Cooker Test (PCT: Pressure) on Comparative Example Sample A and Example Sample A
Cooker Test) was performed. In this example, as a PCT test, the temperature is 130 ° C.
Humidity 85%, H 2 O (water): D 2 O (heavy water) = 3: 1 atmosphere, 2.3 atm (0.23 MP)
Comparative Example sample A and Example sample A were held for 100 hours under the condition of a).

SIMS分析としてSSDP(Substrate Side Depth Profi
le)−SIMSを用いて、PCT試験前とPCT試験後の比較例試料A及び実施例試料
Aに対して、各試料のH原子及びD原子の濃度を測定した。
SSDP (Substrate Side Depth Profile) as a SIMS analysis
le) -SIMS was used to measure the concentrations of H and D atoms in each of Comparative Example Sample A and Example Sample A before and after the PCT test.

図14(A1)に比較例試料AのPCT試験前、図14(A2)に比較例試料AのPCT
試験後のSIMSによるH原子及びD原子の濃度プロファイルを示す。図14(A1)及
び図14(A2)において、D原子expectedプロファイルは、D原子の存在比が
0.015%としてH原子のプロファイルから算出した自然界に存在するD原子の濃度プ
ロファイルである。よって、PCT試験によって試料中に混入したD原子量は、実測のD
原子濃度とD原子expected濃度との差分となる。実測のD原子濃度からD原子e
xpected濃度を差し引いたD原子の濃度プロファイルを、PCT試験前を図14(
B1)、PCT試験後を図14(B2)に示す。
14 (A1) shows the PCT of Comparative Example Sample A before the PCT test, and FIG. 14 (A2) shows the PCT of Comparative Example Sample A.
The concentration profiles of H and D atoms by SIMS after the test are shown. In FIGS. 14 (A1) and 14 (A2), the D atom exposed profile is a concentration profile of D atoms existing in nature calculated from the profile of H atoms assuming that the abundance ratio of D atoms is 0.015%. Therefore, the amount of D atom mixed in the sample by the PCT test is the measured D.
It is the difference between the atomic concentration and the D atom extracted concentration. From the measured D atom concentration, D atom e
The concentration profile of the D atom after subtracting the extracted concentration is shown in FIG. 14 before the PCT test.
B1) and after the PCT test are shown in FIG. 14 (B2).

同様に、図15(A1)に実施例試料AのPCT試験前、図15(A2)に実施例試料A
のPCT試験後のSIMSによるH原子及びD原子の濃度プロファイルを示す。また、実
測のD原子濃度からD原子expected濃度を差し引いたD原子の濃度プロファイル
を、PCT試験前を図15(B1)、PCT試験後を図15(B2)に示す。
Similarly, FIG. 15 (A1) shows the example sample A before the PCT test, and FIG. 15 (A2) shows the example sample A.
The concentration profile of H atom and D atom by SIMS after the PCT test of is shown. Further, the concentration profile of the D atom obtained by subtracting the D atom extracted concentration from the actually measured D atom concentration is shown in FIG. 15 (B1) before the PCT test and in FIG. 15 (B2) after the PCT test.

なお、本実施例のSIMS分析結果は、すべて酸化シリコン膜の標準試料により定量した
結果を示している。
The SIMS analysis results of this example are all quantified using a standard sample of silicon oxide film.

図14に示すように、PCT試験前は重なっていた実測のD原子の濃度プロファイルとD
原子expectedプロファイルが、PCT試験後は実測のD原子の濃度プロファイル
が高濃度に増大しており、酸化シリコン膜中にD原子が混入したことがわかる。従って、
比較例試料の酸化シリコン膜は、外部からの水分(HO、DO)に対し、バリア性が
低いことが確認できた。
As shown in FIG. 14, the measured D atom concentration profile and D that overlapped before the PCT test
As for the atomic exposed profile, after the PCT test, the actually measured concentration profile of D atoms increased to a high concentration, indicating that D atoms were mixed in the silicon oxide film. Therefore,
It was confirmed that the silicon oxide film of the comparative example sample had a low barrier property against moisture (H 2 O, D 2 O) from the outside.

一方、図15に示すように、酸化シリコン膜上に酸化アルミニウム膜を積層した実施例試
料Aは、PCT試験後でも酸化アルミニウム膜表面近傍の領域にややD原子の侵入が見ら
れるだけで、酸化アルミニウム膜深さ30nm付近以降、及び酸化シリコン膜にはD原子
の侵入が見られない。従って、酸化アルミニウム膜は外部からの水分(HO、DO)
に対し、バリア性が高いことが確認できた。
On the other hand, as shown in FIG. 15, in Example Sample A in which the aluminum oxide film was laminated on the silicon oxide film, even after the PCT test, only a slight intrusion of D atoms was observed in the region near the surface of the aluminum oxide film, and the sample A was oxidized. No invasion of D atoms is observed after the aluminum film depth is around 30 nm and in the silicon oxide film. Therefore, the aluminum oxide film has external moisture (H 2 O, D 2 O).
On the other hand, it was confirmed that the barrier property was high.

次に、TDS分析によって行った評価を示す。試料は、実施例として、ガラス基板上にス
パッタリング法により酸化シリコン膜が膜厚100nm形成され、酸化シリコン膜上にス
パッタリング法により酸化アルミニウム膜が膜厚20nm形成された実施例試料Bを作製
した。また、比較例として、実施例試料BをTDS分析によって測定後、実施例試料Bか
ら酸化アルミニウム膜を除去し、ガラス基板上に酸化シリコン膜のみが形成された比較例
試料Bを作製した。
Next, the evaluation performed by TDS analysis is shown. As an example, Example Sample B in which a silicon oxide film having a film thickness of 100 nm was formed on a glass substrate by a sputtering method and an aluminum oxide film having a film thickness of 20 nm was formed on a silicon oxide film by a sputtering method was prepared. Further, as a comparative example, after measuring Example Sample B by TDS analysis, the aluminum oxide film was removed from Example Sample B to prepare Comparative Example Sample B in which only the silicon oxide film was formed on the glass substrate.

比較例試料B及び実施例試料Bにおいて、酸化シリコン膜の成膜条件は、ターゲットとし
て酸化シリコン(SiO)ターゲットを用い、ガラス基板とターゲットとの距離を60
mm、圧力0.4Pa、電源電力1.5kW、酸素(酸素流量50sccm)雰囲気下、
基板温度100℃とした。
In Comparative Example Sample B and Example Sample B, the film forming condition of the silicon oxide film is that a silicon oxide (SiO 2 ) target is used as a target and the distance between the glass substrate and the target is 60.
mm, pressure 0.4 Pa, power supply power 1.5 kW, oxygen (oxygen flow rate 50 sccm) atmosphere,
The substrate temperature was 100 ° C.

実施例試料Bにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミ
ニウム(Al)ターゲットを用い、ガラス基板とターゲットとの距離を60mm、
圧力0.4Pa、電源電力1.5kW、アルゴン及び酸素(アルゴン流量25sccm:
酸素流量25sccm)雰囲気下、基板温度250℃とした。
In Example Sample B, the film forming condition of the aluminum oxide film was that an aluminum oxide (Al 2 O 3 ) target was used as the target and the distance between the glass substrate and the target was 60 mm.
Pressure 0.4 Pa, power supply power 1.5 kW, argon and oxygen (argon flow rate 25 sccm:
The substrate temperature was 250 ° C. under an atmosphere (oxygen flow rate 25 sccm).

比較例試料B及び実施例試料Bにおいて、さらに300℃加熱処理、450℃加熱処理、
600℃加熱処理の条件で、それぞれ窒素雰囲気下で1時間処理を行い、試料を作製した
In Comparative Example Sample B and Example Sample B, further 300 ° C. heat treatment, 450 ° C. heat treatment,
Samples were prepared by treating for 1 hour in a nitrogen atmosphere under the conditions of heat treatment at 600 ° C.

比較例試料B及び実施例試料Bにおいて、加熱処理なし、300℃加熱処理、450℃加
熱処理、600℃加熱処理と4つの条件で作製された試料にそれぞれTDS分析を行った
。比較例試料B及び実施例試料Bにおいて、図16(A)及び図17(A)に加熱処理な
し、図16(B)及び図17(B)に300℃加熱処理、図16(C)及び図17(C)
に450℃加熱処理、図16(D)及び図17(D)に600℃加熱処理を行った各試料
の測定されたM/z=32(O)のTDS結果を示す。
In Comparative Example Sample B and Example Sample B, TDS analysis was performed on samples prepared under four conditions: no heat treatment, 300 ° C. heat treatment, 450 ° C. heat treatment, and 600 ° C. heat treatment. In Comparative Example Sample B and Example Sample B, FIGS. 16 (A) and 17 (A) were not heat-treated, and FIGS. 16 (B) and 17 (B) were heat-treated at 300 ° C., FIGS. 16 (C) and 17 (C). FIG. 17 (C)
16 (D) and 17 (D) show the measured TDS results of M / z = 32 (O 2 ) of each sample subjected to the heat treatment at 450 ° C. and the heat treatment at 600 ° C.

図16(A)乃至(D)に示すように、比較例試料Bは加熱処理なしの図16(A)では
酸化シリコン膜から酸素の放出が見られるが、図16(B)の300℃加熱処理を行った
試料では酸素の放出量が大きく減少し、図16(C)の450℃加熱処理を行った試料及
び図16(D)の600℃加熱処理を行った試料においては、TDS測定のバックグラウ
ンド以下であった。
As shown in FIGS. 16A to 16D, in Comparative Example Sample B, oxygen was released from the silicon oxide film in FIG. 16A without heat treatment, but it was heated at 300 ° C. in FIG. 16B. The amount of oxygen released was greatly reduced in the treated sample, and in the sample subjected to the 450 ° C. heat treatment in FIG. 16 (C) and the sample subjected to the 600 ° C. heat treatment in FIG. 16 (D), the TDS measurement was performed. It was below the background.

図16(A)乃至(D)の結果から、酸化シリコン膜中に含まれる過剰酸素の9割以上が
300℃の加熱処理によって酸化シリコン膜中から外部へ放出され、450℃、600℃
の加熱処理によってはほぼ全ての酸化シリコン膜中に含まれる過剰酸素が酸化シリコン膜
外部へ放出されたことがわかる。従って、酸化シリコン膜は酸素に対するバリア性が低い
ことが確認できた。
From the results of FIGS. 16A to 16D, 90% or more of the excess oxygen contained in the silicon oxide film is released from the silicon oxide film to the outside by heat treatment at 300 ° C., and 450 ° C. and 600 ° C.
It can be seen that excess oxygen contained in almost all silicon oxide films was released to the outside of the silicon oxide film by the heat treatment of. Therefore, it was confirmed that the silicon oxide film has a low barrier property against oxygen.

一方、図17(A)乃至(D)に示すように、酸化シリコン膜上に酸化アルミニウム膜を
形成した実施例試料Bにおいては、300℃、450℃、600℃の加熱処理を行った試
料においても、加熱処理なしの試料と同等の量の酸素の放出が見られた。
On the other hand, as shown in FIGS. 17A to 17D, in Example sample B in which the aluminum oxide film was formed on the silicon oxide film, the sample subjected to the heat treatment at 300 ° C., 450 ° C., and 600 ° C. Also, the same amount of oxygen was released as the sample without heat treatment.

図17(A)乃至(D)の結果から、酸化アルミニウム膜を酸化シリコン膜上に形成する
ことで、加熱処理を行っても酸化シリコン膜中に含まれる過剰酸素は容易に外部へ放出さ
れず、酸化シリコン膜中に含有した状態がかなりの程度保持されることがわかる。従って
酸化アルミニウム膜は酸素に対するバリア性が高いことが確認できた。
From the results of FIGS. 17A to 17D, by forming the aluminum oxide film on the silicon oxide film, excess oxygen contained in the silicon oxide film is not easily released to the outside even if heat treatment is performed. , It can be seen that the state contained in the silicon oxide film is maintained to a considerable extent. Therefore, it was confirmed that the aluminum oxide film has a high barrier property against oxygen.

以上の結果から、酸化アルミニウム膜は水素及び水分に対するバリア性と、酸素に対する
バリア性の両方を有しており、水素、水分、及び酸素に対するバリア膜として好適に機能
することが確認できた。
From the above results, it was confirmed that the aluminum oxide film has both a barrier property against hydrogen and water and a barrier property against oxygen, and functions suitably as a barrier film against hydrogen, water and oxygen.

従って、酸化アルミニウム膜は、酸化物半導体膜を含むトランジスタの作製工程中及び作
製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び
酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保
護膜として機能することができる。
Therefore, the aluminum oxide film is mainly composed of impurities such as hydrogen and water, which are variable factors, mixed into the oxide semiconductor film during and after the production process of the transistor containing the oxide semiconductor film, and constitutes the oxide semiconductor. It can function as a protective film that prevents the release of oxygen, which is a component material, from the oxide semiconductor film.

また、形成される酸化物半導体膜は、水素、水分などの不純物が混入しないため高純度で
あり、酸素放出が防止されるため、該酸化物半導体の化学量論的組成比に対し、酸素の含
有量が過剰な領域を含む。よって、該酸化物半導体膜をトランジスタに用いることで、酸
素欠損に起因するトランジスタのしきい値電圧Vthのばらつき、しきい値電圧のシフト
ΔVthを低減することができる。
Further, the oxide semiconductor film to be formed has high purity because impurities such as hydrogen and water are not mixed in, and oxygen release is prevented. Therefore, the composition ratio of oxygen is relative to the stoichiometric composition ratio of the oxide semiconductor. Includes regions with excessive content. Therefore, by using the oxide semiconductor film for the transistor, it is possible to reduce the variation in the threshold voltage Vth of the transistor and the shift ΔVth of the threshold voltage due to oxygen deficiency.

106 素子分離絶縁膜
108 ゲート絶縁膜
110 ゲート電極層
116 チャネル形成領域
120 不純物領域
124 金属化合物領域
128 絶縁膜
130 絶縁膜
140 トランジスタ
142a ドレイン電極層
142b ソース電極層
144 酸化物半導体膜
146 ゲート絶縁膜
148a ゲート電極層
148b 電極層
150 絶縁膜
152 絶縁膜
162 トランジスタ
164 容量素子
185 基板
400 基板
401 ゲート電極層
402 ゲート絶縁膜
403 酸化物半導体膜
405a ソース電極層
405b ドレイン電極層
407 絶縁膜
410 トランジスタ
420 トランジスタ
421 酸素
502 ゲート絶縁膜
506 下地絶縁膜
510 トランジスタ
520 トランジスタ
601 基板
602 フォトダイオード
606a 半導体膜
606b 半導体膜
606c 半導体膜
608 接着層
613 基板
631 絶縁膜
632 絶縁膜
633 層間絶縁膜
634 層間絶縁膜
640 トランジスタ
641a 電極層
641b 電極層
642 電極層
643 導電層
645 ゲート電極層
656 トランジスタ
658 フォトダイオードリセット信号線
659 ゲート信号線
671 フォトセンサ出力信号線
672 フォトセンサ基準信号線
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカー
2800 筐体
2801 筐体
2802 表示パネル
2803 スピーカー
2804 マイクロフォン
2805 操作キー
2806 ポインティングデバイス
2807 カメラ用レンズ
2808 外部接続端子
2810 太陽電池セル
2811 外部メモリスロット
3001 本体
3002 筐体
3003 表示部
3004 キーボード
3021 本体
3022 スタイラス
3023 表示部
3024 操作ボタン
3025 外部インターフェイス
3051 本体
3053 接眼部
3054 操作スイッチ
3056 バッテリー
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4013 液晶素子
4015 接続端子電極層
4016 端子電極層
4018 FPC
4019 異方性導電膜
4020 絶縁膜
4021 絶縁膜
4023 絶縁膜
4024 絶縁膜
4030 電極層
4031 電極層
4032 絶縁膜
4033 絶縁膜
4510 隔壁
4511 電界発光層
4513 発光素子
4514 充填材
4612 キャビティ
4613 球形粒子
4614 充填材
4615a 黒色領域
4615b 白色領域
9601 筐体
9603 表示部
9605 スタンド
106 Element separation insulating film 108 Gate insulating film 110 Gate electrode layer 116 Channel forming region 120 Impurity region 124 Metal compound region 128 Insulating film 130 Insulating film 140 Transistor 142a Drain electrode layer 142b Source electrode layer 144 Oxide semiconductor film 146 Gate insulating film 148a Gate electrode layer 148b Electrode layer 150 Insulation film 152 Insulation film 162 Transistor 164 Capacitive element 185 Substrate 400 Substrate 401 Gate electrode layer 402 Gate insulating film 403 Oxide semiconductor film 405a Source electrode layer 405b Drain electrode layer 407 Insulation film 410 Transistor 420 Transistor 421 Oxygen 502 Gate insulating film 506 Underlayer insulating film 510 Transistor 520 Transistor 601 Substrate 602 Photo diode 606a Semiconductor film 606b Semiconductor film 606c Semiconductor film 608 Adhesive layer 613 Substrate 631 Insulating film 632 Insulating film 633 Interlayer insulating film 634 Interlayer insulating film 640 Transistor 641a Electrode Layer 641b Electrode layer 642 Electrode layer 643 Conductive layer 645 Gate electrode layer 656 Transistor 658 Photodioden reset signal line 659 Gate signal line 671 Photosensor output signal line 672 Photosensor reference signal line 2701 Housing 2703 Housing 2705 Display 2707 Display 2711 Shaft 2721 Power supply 2723 Operation key 2725 Speaker 2800 Housing 2801 Housing 2802 Display panel 2803 Speaker 2804 Microphone 2805 Operation key 2806 Pointing device 2807 Camera lens 2808 External connection terminal 2810 Solar cell 2811 External memory slot 3001 Main unit 3002 3003 Display unit 3004 Keyboard 3021 Main unit 3022 Stylus 3023 Display unit 3024 Operation button 3025 External interface 3051 Main unit 3053 Eyepiece 3054 Operation switch 3056 Battery 4001 Board 4002 Pixel unit 4003 Signal line drive circuit 4004 Scanning line drive circuit 4005 Seal material 4006 Board 4008 Liquid crystal layer 4010 Transistor 4011 Transistor 4013 Liquid crystal element 4015 Connection terminal electrode layer 4016 Terminal electrode layer 4018 FPC
4019 Anisotropic conductive film 4020 Insulating film 4021 Insulating film 4023 Insulating film 4024 Insulating film 4030 Electrode layer 4031 Electrode layer 4032 Insulating film 4033 Insulating film 4510 Partition 4511 Electroluminescent layer 4513 Light emitting element 4514 Filling material 4612 Cavity 4613 Spherical particle 4614 Filling material 4615a Black area 4615b White area 9601 Housing 9603 Display 9605 Stand

Claims (1)

酸化シリコン膜を形成する工程と、
前記酸化シリコン膜に接する酸化物半導体膜を形成する工程と、
前記酸化物半導体膜上に酸化アルミニウム膜を形成する工程と、
前記酸化物半導体膜に酸素ドープ処理を行い、前記酸化物半導体膜に酸素を供給して前記酸化物半導体膜に化学量論的組成比より酸素が多い領域を形成する工程と、
前記酸素を供給した前記酸化物半導体膜及び前記酸化アルミニウム膜に対して熱処理を行う工程と、を含む半導体装置の作製方法。
The process of forming a silicon oxide film and
The step of forming an oxide semiconductor film in contact with the silicon oxide film and
The step of forming an aluminum oxide film on the oxide semiconductor film and
A step of performing oxygen doping treatment on the oxide semiconductor film and supplying oxygen to the oxide semiconductor film to form a region having more oxygen than the stoichiometric composition ratio in the oxide semiconductor film.
A method for manufacturing a semiconductor device, comprising a step of heat-treating the oxide semiconductor film and the aluminum oxide film to which oxygen has been supplied.
JP2020155974A 2011-03-11 2020-09-17 Transistor manufacturing method Withdrawn JP2021007158A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011054786 2011-03-11
JP2011054786 2011-03-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019143954A Division JP6767550B2 (en) 2011-03-11 2019-08-05 How to make a transistor

Publications (1)

Publication Number Publication Date
JP2021007158A true JP2021007158A (en) 2021-01-21

Family

ID=46795940

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2012051330A Expired - Fee Related JP6046358B2 (en) 2011-03-11 2012-03-08 Method for manufacturing semiconductor device
JP2016168048A Active JP6268244B2 (en) 2011-03-11 2016-08-30 Method for manufacturing semiconductor device
JP2017247473A Withdrawn JP2018082196A (en) 2011-03-11 2017-12-25 Semiconductor device manufacturing method
JP2019143954A Active JP6767550B2 (en) 2011-03-11 2019-08-05 How to make a transistor
JP2020155974A Withdrawn JP2021007158A (en) 2011-03-11 2020-09-17 Transistor manufacturing method

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2012051330A Expired - Fee Related JP6046358B2 (en) 2011-03-11 2012-03-08 Method for manufacturing semiconductor device
JP2016168048A Active JP6268244B2 (en) 2011-03-11 2016-08-30 Method for manufacturing semiconductor device
JP2017247473A Withdrawn JP2018082196A (en) 2011-03-11 2017-12-25 Semiconductor device manufacturing method
JP2019143954A Active JP6767550B2 (en) 2011-03-11 2019-08-05 How to make a transistor

Country Status (4)

Country Link
US (5) US8828794B2 (en)
JP (5) JP6046358B2 (en)
KR (4) KR102084921B1 (en)
TW (4) TWI658516B (en)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI658516B (en) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 Method of manufacturing semiconductor device
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9117920B2 (en) 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR102100425B1 (en) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
TWI584383B (en) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 Semiconductor device and method for manufacturing the same
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6059501B2 (en) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP6021586B2 (en) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 Semiconductor device
JP6204145B2 (en) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 Semiconductor device
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102279459B1 (en) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
TWI614813B (en) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 Method for manufacturing semiconductor device
US9105658B2 (en) 2013-01-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor layer
TWI618252B (en) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 Semiconductor device
KR102290247B1 (en) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
TWI495138B (en) * 2013-04-12 2015-08-01 Shunt Free Tech Method for manufacturing photovoltaic cell
KR20200038333A (en) * 2013-05-20 2020-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP6142200B2 (en) * 2013-09-30 2017-06-07 株式会社Joled Thin film semiconductor device and manufacturing method thereof
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US9761443B2 (en) * 2014-01-31 2017-09-12 The Regents Of The University Of California Method for passivating surfaces, functionalizing inert surfaces, layers and devices including same
CN103824887B (en) * 2014-02-24 2016-11-09 昆山龙腾光电有限公司 Metal oxide semiconductor films transistor and preparation method thereof
KR20160126991A (en) 2014-02-28 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and display device including the semiconductor device
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
JP6559444B2 (en) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR102582740B1 (en) 2014-05-30 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, manufacturing method thereof, and electronic device
TWI666776B (en) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 Semiconductor device and display device having the same
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6676316B2 (en) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN113793872A (en) 2014-12-10 2021-12-14 株式会社半导体能源研究所 Semiconductor device and method for manufacturing the same
DE112016000607T5 (en) 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. A semiconductor device, method of manufacturing the semiconductor device or display device comprising the semiconductor device
US9685560B2 (en) 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
JP6705663B2 (en) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
KR102582523B1 (en) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and electronic device
CN105097942A (en) * 2015-06-12 2015-11-25 京东方科技集团股份有限公司 Thin-film transistor and manufacturing method thereof, oxide backboard and display device
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (en) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 Transistor
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614505B (en) * 2017-02-18 2018-02-11 Device and method for improving the quality of primary oxide layer on ruthenium-based surface by ultraviolet light irradiation
JP6887307B2 (en) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor devices
CN109817724A (en) * 2019-02-01 2019-05-28 武汉华星光电半导体显示技术有限公司 The manufacturing method of array substrate and array substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
JP2011009697A (en) * 2009-03-12 2011-01-13 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2011029635A (en) * 2009-07-03 2011-02-10 Semiconductor Energy Lab Co Ltd Method of manufacturing display device having transistor

Family Cites Families (221)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (en) 1984-03-23 1985-10-08 Fujitsu Ltd Thin film transistor
JPH0244256B2 (en) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN2O5DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPS63210023A (en) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater Compound having laminar structure of hexagonal crystal system expressed by ingazn4o7 and its production
JPH0244260B2 (en) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN5O8DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH0244258B2 (en) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN3O6DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH0244262B2 (en) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN6O9DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH0244263B2 (en) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN7O10DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH05251705A (en) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd Thin-film transistor
US5942089A (en) * 1996-04-22 1999-08-24 Northwestern University Method for sputtering compounds on a substrate
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JP3479375B2 (en) 1995-03-27 2003-12-15 科学技術振興事業団 Metal oxide semiconductor device in which a pn junction is formed with a thin film transistor made of a metal oxide semiconductor such as cuprous oxide, and methods for manufacturing the same
KR100394896B1 (en) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. A semiconductor device including a transparent switching element
US5658806A (en) * 1995-10-26 1997-08-19 National Science Council Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
JP3625598B2 (en) 1995-12-30 2005-03-02 三星電子株式会社 Manufacturing method of liquid crystal display device
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645379B2 (en) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP3645378B2 (en) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP3729955B2 (en) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP3645380B2 (en) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 Manufacturing method of semiconductor device, information terminal, head mounted display, navigation system, mobile phone, video camera, projection display device
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP4421632B2 (en) * 1996-01-19 2010-02-24 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4170454B2 (en) 1998-07-24 2008-10-22 Hoya株式会社 Article having transparent conductive oxide thin film and method for producing the same
JP2000150861A (en) 1998-11-16 2000-05-30 Tdk Corp Oxide thin film
JP3276930B2 (en) 1998-11-17 2002-04-22 科学技術振興事業団 Transistor and semiconductor device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (en) 2000-09-01 2008-05-28 国立大学法人東北大学 Semiconductor device
KR20020038482A (en) 2000-11-15 2002-05-23 모리시타 요이찌 Thin film transistor array, method for producing the same, and display panel using the same
JP3997731B2 (en) 2001-03-19 2007-10-24 富士ゼロックス株式会社 Method for forming a crystalline semiconductor thin film on a substrate
JP2002289859A (en) 2001-03-23 2002-10-04 Minolta Co Ltd Thin-film transistor
JP4090716B2 (en) 2001-09-10 2008-05-28 雅司 川崎 Thin film transistor and matrix display device
JP3925839B2 (en) 2001-09-10 2007-06-06 シャープ株式会社 Semiconductor memory device and test method thereof
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (en) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 Transparent thin film field effect transistor using homologous thin film as active layer
JP4083486B2 (en) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 Method for producing LnCuO (S, Se, Te) single crystal thin film
CN1445821A (en) 2002-03-15 2003-10-01 三洋电机株式会社 Forming method of ZnO film and ZnO semiconductor layer, semiconductor element and manufacturing method thereof
JP3933591B2 (en) 2002-03-26 2007-06-20 淳二 城戸 Organic electroluminescent device
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (en) 2002-06-13 2004-01-22 Murata Mfg Co Ltd Manufacturing method of semiconductor device and its manufacturing method
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (en) 2003-03-06 2008-10-15 シャープ株式会社 Semiconductor device and manufacturing method thereof
JP2004273732A (en) 2003-03-07 2004-09-30 Sharp Corp Active matrix substrate and its producing process
JP4108633B2 (en) * 2003-06-20 2008-06-25 シャープ株式会社 THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4730300B2 (en) * 2004-02-27 2011-07-20 住友金属鉱山株式会社 Transparent conductive film and transparent conductive substrate using the same
JP4620046B2 (en) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 Thin film transistor and manufacturing method thereof
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (en) 2004-09-02 2006-04-13 Casio Comput Co Ltd Thin-film transistor and its manufacturing method
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100953596B1 (en) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (en) 2004-11-10 2013-01-23 キヤノン株式会社 Image display device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100911698B1 (en) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (en) 2005-01-28 2015-02-01 Semiconductor Energy Lab Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (en) 2005-06-10 2006-12-21 Casio Comput Co Ltd Thin film transistor
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (en) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 Organic Light Emitting Display and Fabrication Method for the same
JP2007059128A (en) 2005-08-23 2007-03-08 Canon Inc Organic electroluminescent display device and manufacturing method thereof
JP4280736B2 (en) 2005-09-06 2009-06-17 キヤノン株式会社 Semiconductor element
JP4850457B2 (en) 2005-09-06 2012-01-11 キヤノン株式会社 Thin film transistor and thin film diode
JP2007073705A (en) * 2005-09-06 2007-03-22 Canon Inc Oxide-semiconductor channel film transistor and its method of manufacturing same
JP5116225B2 (en) 2005-09-06 2013-01-09 キヤノン株式会社 Manufacturing method of oxide semiconductor device
JP2007073698A (en) 2005-09-06 2007-03-22 Canon Inc Transistor
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (en) 2005-10-20 2012-10-03 キヤノン株式会社 Field effect transistor using amorphous oxide, and display device using the transistor
KR101112655B1 (en) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Active Matrix Display Device and a Television Receiver Including the Same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (en) 2006-01-21 2012-07-18 三星電子株式会社 ZnO film and method of manufacturing TFT using the same
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (en) 2006-04-11 2007-10-17 삼성전자주식회사 Zno thin film transistor
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4614148B2 (en) * 2006-05-25 2011-01-19 富士電機ホールディングス株式会社 Manufacturing method of oxide semiconductor and thin film transistor
JP5028033B2 (en) 2006-06-13 2012-09-19 キヤノン株式会社 Oxide semiconductor film dry etching method
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP4609797B2 (en) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 Thin film device and manufacturing method thereof
JP4999400B2 (en) 2006-08-09 2012-08-15 キヤノン株式会社 Oxide semiconductor film dry etching method
JP5127183B2 (en) 2006-08-23 2013-01-23 キヤノン株式会社 Thin film transistor manufacturing method using amorphous oxide semiconductor film
JP5128792B2 (en) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター Thin film transistor manufacturing method
JP4332545B2 (en) 2006-09-15 2009-09-16 キヤノン株式会社 Field effect transistor and manufacturing method thereof
JP4274219B2 (en) 2006-09-27 2009-06-03 セイコーエプソン株式会社 Electronic devices, organic electroluminescence devices, organic thin film semiconductor devices
JP5164357B2 (en) 2006-09-27 2013-03-21 キヤノン株式会社 Semiconductor device and manufacturing method of semiconductor device
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (en) 2006-12-04 2008-06-19 Toppan Printing Co Ltd Color el display, and its manufacturing method
KR101303578B1 (en) 2007-01-05 2013-09-09 삼성전자주식회사 Etching method of thin film
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (en) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 Thin film transistor and organic light-emitting dislplay device having the thin film transistor
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (en) 2007-04-09 2013-05-15 キヤノン株式会社 Light emitting device and manufacturing method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (en) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 Thin film transistor substrate and manufacturing method thereof
KR20080094300A (en) 2007-04-19 2008-10-23 삼성전자주식회사 Thin film transistor and method of manufacturing the same and flat panel display comprising the same
KR101334181B1 (en) 2007-04-20 2013-11-28 삼성전자주식회사 Thin Film Transistor having selectively crystallized channel layer and method of manufacturing the same
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (en) 2007-05-29 2013-12-24 삼성전자주식회사 Fabrication method of ZnO family Thin film transistor
JP5354999B2 (en) * 2007-09-26 2013-11-27 キヤノン株式会社 Method for manufacturing field effect transistor
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
NZ586527A (en) * 2007-12-21 2011-11-25 Merial Ltd The use of 6-halogeno-[1,2,4]-triazolo-[1,5-a]-pyrimidine compounds for combating pests in and on animals
US8148245B2 (en) * 2007-12-27 2012-04-03 Jx Nippon Mining & Metals Corporation Method for producing a-IGZO oxide thin film
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR100963027B1 (en) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR100963026B1 (en) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5584960B2 (en) * 2008-07-03 2014-09-10 ソニー株式会社 Thin film transistor and display device
KR100963104B1 (en) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
TWI450399B (en) * 2008-07-31 2014-08-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TWI500160B (en) * 2008-08-08 2015-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
JP5345456B2 (en) * 2008-08-14 2013-11-20 富士フイルム株式会社 Thin film field effect transistor
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (en) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101681483B1 (en) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 Thin film transistor array substrate and method of manufacturing the same
KR20160063402A (en) * 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
JP4623179B2 (en) * 2008-09-18 2011-02-02 ソニー株式会社 Thin film transistor and manufacturing method thereof
CN103985718B (en) * 2008-09-19 2019-03-22 株式会社半导体能源研究所 Display device
WO2010038819A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5552753B2 (en) * 2008-10-08 2014-07-16 ソニー株式会社 Thin film transistor and display device
JP5451280B2 (en) 2008-10-09 2014-03-26 キヤノン株式会社 Wurtzite crystal growth substrate, manufacturing method thereof, and semiconductor device
JP5484853B2 (en) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR101631454B1 (en) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Logic circuit
KR101980167B1 (en) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing a semiconductor device
TWI506795B (en) * 2008-11-28 2015-11-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
JP5515281B2 (en) * 2008-12-03 2014-06-11 ソニー株式会社 THIN FILM TRANSISTOR, DISPLAY DEVICE, ELECTRONIC DEVICE, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR
KR101343570B1 (en) * 2008-12-18 2013-12-20 한국전자통신연구원 Thin Film Transistor Using Boron-Doped Oxide Semiconductor Thin Film and Method for Preparing the Same
KR101642384B1 (en) * 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing transistor
JP4752925B2 (en) * 2009-02-04 2011-08-17 ソニー株式会社 Thin film transistor and display device
JP4752927B2 (en) * 2009-02-09 2011-08-17 ソニー株式会社 Thin film transistor and display device
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5617174B2 (en) * 2009-02-27 2014-11-05 大日本印刷株式会社 Method for manufacturing transistor element
CN102422426B (en) * 2009-05-01 2016-06-01 株式会社半导体能源研究所 The manufacture method of semiconductor device
KR20100135544A (en) * 2009-06-17 2010-12-27 삼성전자주식회사 Transistor, method of manufacturing transistor and electronic device comprising transistor
WO2011001881A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102011616B1 (en) * 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR102416978B1 (en) 2009-07-10 2022-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR101642620B1 (en) 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method the same
JP5312241B2 (en) * 2009-07-15 2013-10-09 日本発條株式会社 Head suspension and method for manufacturing head suspension
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101851403B1 (en) * 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing semiconductor device
KR102097932B1 (en) * 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5642447B2 (en) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 Semiconductor device
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101672072B1 (en) * 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of semiconductor device
WO2011043182A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for removing electricity and method for manufacturing semiconductor device
KR101763959B1 (en) * 2009-10-08 2017-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display device, and electronic appliance
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101824124B1 (en) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
EP2507823B1 (en) * 2009-12-04 2018-09-26 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method for semiconductor device
KR20210043743A (en) * 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR101835300B1 (en) * 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
WO2011074506A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
WO2011093506A1 (en) * 2010-02-01 2011-08-04 日本電気株式会社 Amorphous oxide thin film, thin film transistor comprising same, and process for production of the thin film transistor
KR20230141883A (en) * 2010-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
CN106340542A (en) 2010-02-26 2017-01-18 株式会社半导体能源研究所 Method for manufacturing semiconductor device
KR20180001562A (en) * 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102112065B1 (en) * 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR101435970B1 (en) * 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP2011222767A (en) * 2010-04-09 2011-11-04 Sony Corp Thin film transistor, display device, and electronic device
KR20130055607A (en) * 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of semiconductor device
KR102434906B1 (en) * 2010-04-23 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR101748404B1 (en) * 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2012004371A (en) * 2010-06-17 2012-01-05 Sony Corp Thin film transistor and display device
KR101995851B1 (en) 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8508276B2 (en) * 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
JP5668917B2 (en) * 2010-11-05 2015-02-12 ソニー株式会社 Thin film transistor and manufacturing method thereof
TWI521612B (en) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 Method of manufacturing semiconductor device
TWI658516B (en) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 Method of manufacturing semiconductor device
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102760697B (en) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 The manufacture method of semiconductor device
US9117920B2 (en) * 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US8847220B2 (en) * 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8718224B2 (en) * 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP6128775B2 (en) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 Semiconductor device
KR102072244B1 (en) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP6059566B2 (en) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
CN102650786B (en) * 2012-04-27 2014-04-02 京东方科技集团股份有限公司 Thin film transistor array substrate and manufacturing method and display device thereof
US9320111B2 (en) * 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9287411B2 (en) * 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102241249B1 (en) * 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Resistor, display device, and electronic device
US9379138B2 (en) * 2013-07-19 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device with drive voltage dependent on external light intensity
DE112016000607T5 (en) * 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. A semiconductor device, method of manufacturing the semiconductor device or display device comprising the semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
JP2011009697A (en) * 2009-03-12 2011-01-13 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2011029635A (en) * 2009-07-03 2011-02-10 Semiconductor Energy Lab Co Ltd Method of manufacturing display device having transistor

Also Published As

Publication number Publication date
JP6268244B2 (en) 2018-01-24
KR20120104097A (en) 2012-09-20
US20140370657A1 (en) 2014-12-18
JP6046358B2 (en) 2016-12-14
JP2012209546A (en) 2012-10-25
KR102084921B1 (en) 2020-03-05
TWI541904B (en) 2016-07-11
JP2017022390A (en) 2017-01-26
JP2018082196A (en) 2018-05-24
KR102298155B1 (en) 2021-09-07
TW201250859A (en) 2012-12-16
TW201630079A (en) 2016-08-16
TW201730985A (en) 2017-09-01
US20160284564A1 (en) 2016-09-29
JP6767550B2 (en) 2020-10-14
US20180277392A1 (en) 2018-09-27
US8828794B2 (en) 2014-09-09
US11387116B2 (en) 2022-07-12
TW201839861A (en) 2018-11-01
US20200203183A1 (en) 2020-06-25
US20120231580A1 (en) 2012-09-13
KR20210110279A (en) 2021-09-07
JP2019220697A (en) 2019-12-26
US10002775B2 (en) 2018-06-19
KR20240041295A (en) 2024-03-29
KR20200023346A (en) 2020-03-04
TWI658516B (en) 2019-05-01
TWI602249B (en) 2017-10-11
US10615052B2 (en) 2020-04-07
US9362136B2 (en) 2016-06-07
TWI624878B (en) 2018-05-21

Similar Documents

Publication Publication Date Title
JP6767550B2 (en) How to make a transistor
JP6846549B2 (en) Manufacturing method of semiconductor device
JP6861253B2 (en) Liquid crystal display device
JP6511121B2 (en) Storage medium manufacturing method
JP6473773B2 (en) Method for manufacturing semiconductor device
JP6225220B2 (en) Method for manufacturing transistor
JP2021007151A (en) Liquid crystal display device
JP2020014023A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220823

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20221107