JP5128792B2 - Thin film transistor manufacturing method - Google Patents
Thin film transistor manufacturing method Download PDFInfo
- Publication number
- JP5128792B2 JP5128792B2 JP2006236828A JP2006236828A JP5128792B2 JP 5128792 B2 JP5128792 B2 JP 5128792B2 JP 2006236828 A JP2006236828 A JP 2006236828A JP 2006236828 A JP2006236828 A JP 2006236828A JP 5128792 B2 JP5128792 B2 JP 5128792B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- thin film
- oxide semiconductor
- semiconductor thin
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 200
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010408 film Substances 0.000 claims description 267
- 239000004065 semiconductor Substances 0.000 claims description 146
- 239000001301 oxygen Substances 0.000 claims description 53
- 229910052760 oxygen Inorganic materials 0.000 claims description 53
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 52
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 50
- 239000011787 zinc oxide Substances 0.000 claims description 25
- 229910052799 carbon Inorganic materials 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 22
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 239000000470 constituent Substances 0.000 claims description 19
- 150000001875 compounds Chemical class 0.000 claims description 16
- 230000001590 oxidative effect Effects 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 description 60
- 230000007547 defect Effects 0.000 description 50
- 230000002829 reductive effect Effects 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 238000003795 desorption Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 230000007261 regionalization Effects 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- JJQZDUKDJDQPMQ-UHFFFAOYSA-N dimethoxy(dimethyl)silane Chemical compound CO[Si](C)(C)OC JJQZDUKDJDQPMQ-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- PNHVEGMHOXTHMW-UHFFFAOYSA-N magnesium;zinc;oxygen(2-) Chemical compound [O-2].[O-2].[Mg+2].[Zn+2] PNHVEGMHOXTHMW-UHFFFAOYSA-N 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- VCZQFJFZMMALHB-UHFFFAOYSA-N tetraethylsilane Chemical compound CC[Si](CC)(CC)CC VCZQFJFZMMALHB-UHFFFAOYSA-N 0.000 description 2
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- -1 silicon oxide compound Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
Description
本発明は、薄膜トランジスタ(以下、TFTと略)の製法に係り、より詳しくは、酸化亜鉛を主成分とする酸化物半導体薄膜層を有する薄膜トランジスタの製法に関する。 The present invention relates to a method of manufacturing a thin film transistor (hereinafter abbreviated as TFT), and more particularly to a method of manufacturing a thin film transistor having an oxide semiconductor thin film layer containing zinc oxide as a main component.
酸化亜鉛あるいは酸化マグネシウム亜鉛等の酸化物が優れた半導体(活性層)の性質を示すことは古くから知られており、近年薄膜トランジスタ、発光デバイス、透明導電膜等の電子デバイス応用を目指し、これらの化合物を用いた半導体薄膜層の研究開発が活発化している。
酸化亜鉛や酸化マグネシウム亜鉛を半導体薄膜層として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン(a−Si:H)を半導体薄膜層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく、優れたTFT特性を有し、また、室温付近の低温でも多結晶薄膜が得られることで高い移動度が期待できる等の利点もあり、積極的な開発が進められている。
It has been known for a long time that oxides such as zinc oxide or magnesium zinc oxide exhibit excellent semiconductor (active layer) properties.In recent years, with the aim of application to electronic devices such as thin film transistors, light-emitting devices, transparent conductive films, etc. Research and development of semiconductor thin film layers using compounds has been activated.
TFTs using zinc oxide or magnesium zinc oxide as semiconductor thin film layers are electrons compared to amorphous silicon TFTs using amorphous silicon (a-Si: H), which is mainly used in conventional liquid crystal displays, as semiconductor thin film layers. Active development is underway, with advantages such as high mobility, excellent TFT characteristics, and the expectation of high mobility by obtaining a polycrystalline thin film even at low temperatures near room temperature.
酸化亜鉛を酸化物半導体薄膜層として用いたTFT(酸化亜鉛TFT)としては、トップゲート型(下記特許文献1参照)及びボトムゲート型の構造が報告されている。
As a TFT (zinc oxide TFT) using zinc oxide as an oxide semiconductor thin film layer, a top gate type (see
トップゲート型構造の一例としては、基板上より順にソース・ドレイン電極、酸化物半導体薄膜層、ゲート絶縁膜、ゲート電極を積層して形成される構造を例示することができる。
ボトムゲート型構造の一例としては、基板上より順にゲート電極、ゲート絶縁膜、酸化物半導体薄膜層、保護絶縁膜、ソース・ドレイン電極を積層して形成される構造を例示することができる。
As an example of the top gate structure, a structure in which a source / drain electrode, an oxide semiconductor thin film layer, a gate insulating film, and a gate electrode are stacked in this order from the substrate can be exemplified.
As an example of the bottom gate structure, a structure in which a gate electrode, a gate insulating film, an oxide semiconductor thin film layer, a protective insulating film, and a source / drain electrode are stacked in this order from the substrate can be exemplified.
しかしながら、トップゲート型の薄膜トランジスタの場合、酸化物半導体薄膜層の上部をチャネル部として用いるため、酸化物半導体薄膜層上へのゲート絶縁膜の成膜時に発生する熱やプラズマ雰囲気に、チャネル部が曝されるという問題が生じる。
特に、酸化物半導体薄膜層の主成分である酸化亜鉛は耐熱性が充分でないため、ゲート絶縁膜の成膜に伴う熱履歴により、酸化物半導体薄膜層表面(チャネル部)近傍からの構成元素である亜鉛や酸素の脱離が生じる。酸化物半導体薄膜から、その構成元素である亜鉛や酸素が脱離することで、欠陥が生じ、膜質を低下させる。
また、ゲート絶縁膜成膜時には、熱工程を経ると同時に、酸化物半導体表面がプラズマ雰囲気に曝される。該プラズマは高エネルギー粒子を含むため、酸化物半導体表面にダメージを誘起する。さらに、該プラズマが水素や水酸基といった還元性雰囲気の場合には、酸化物半導体表面を還元し、酸素欠損を引き起こし、欠陥となり、さらに膜質を低下させる。
これらの欠陥は電気的には浅い不純物準位を形成し、酸化物半導体薄膜層の低抵抗化を引き起こす。そのため、酸化亜鉛をトップゲート型の薄膜トランジスタの活性層に用いた場合、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大とともに、しきい電圧が小さくなり、リーク電流が増大する。
また、欠陥は活性層となる酸化亜鉛中のキャリアのトラップとなり、薄膜トランジスタの電子移動度の低下を引き起こす。
さらに、ゲート絶縁膜を有機金属等を原料ガスとするプラズマ化学気相成長法にて、例えば200℃以下といった低温域で成膜した場合等、膜中に炭素が取り込まれることとなるが、当該炭素はゲート絶縁膜の膜質を低下させる要因となり、リーク電流の増大や信頼性の悪化といった課題を生じる。
However, in the case of a top-gate thin film transistor, since the upper portion of the oxide semiconductor thin film layer is used as a channel portion, the channel portion is exposed to heat or plasma atmosphere generated when the gate insulating film is formed on the oxide semiconductor thin film layer. The problem of being exposed arises.
In particular, since zinc oxide, which is the main component of the oxide semiconductor thin film layer, does not have sufficient heat resistance, it is a constituent element from the vicinity of the surface of the oxide semiconductor thin film layer (channel portion) due to the thermal history associated with the formation of the gate insulating film. Some desorption of zinc and oxygen occurs. The constituent elements zinc and oxygen are desorbed from the oxide semiconductor thin film, so that defects are generated and the film quality is deteriorated.
Further, when the gate insulating film is formed, the surface of the oxide semiconductor is exposed to a plasma atmosphere at the same time as a thermal process. Since the plasma contains high-energy particles, damage is induced on the surface of the oxide semiconductor. Further, in the case where the plasma is a reducing atmosphere such as hydrogen or a hydroxyl group, the surface of the oxide semiconductor is reduced, causing oxygen vacancies, resulting in defects, and further reducing the film quality.
These defects form an electrically shallow impurity level and cause a reduction in resistance of the oxide semiconductor thin film layer. Therefore, when zinc oxide is used for the active layer of a top gate type thin film transistor, it becomes a normally-on type, that is, a depletion type operation in which a drain current flows without applying a gate voltage. The voltage decreases and the leakage current increases.
Further, the defect becomes a trap of carriers in zinc oxide serving as an active layer, and causes a decrease in electron mobility of the thin film transistor.
Furthermore, when the gate insulating film is formed in a low temperature region such as 200 ° C. or less by a plasma chemical vapor deposition method using an organic metal or the like as a source gas, carbon is taken into the film. Carbon becomes a factor that degrades the quality of the gate insulating film, and causes problems such as an increase in leakage current and deterioration in reliability.
一方、ボトムゲート型の薄膜トランジスタにおいても、酸化物半導体薄膜層上に保護絶縁膜を成膜する際、トップゲート型の薄膜トランジスタと同様の理由で、酸化物半導体薄膜層及び保護絶縁膜自体に欠陥が生じ、膜質が低下する。また、保護絶縁膜に炭素が含まれることによっても、保護絶縁膜の膜質が低下する。それにより、酸化物半導体薄膜層と第一保護絶縁膜の界面特性が悪化する。該界面はチャネルと反対面で、バックチャネルにあたる部分であるが、バックチャネルの界面特性の悪化によってもリーク電流の増大といった問題が生じる。 On the other hand, in the case of a bottom gate type thin film transistor, when a protective insulating film is formed on the oxide semiconductor thin film layer, the oxide semiconductor thin film layer and the protective insulating film itself have defects for the same reason as the top gate type thin film transistor. Occurs and the film quality decreases. Further, the film quality of the protective insulating film also deteriorates when carbon is contained in the protective insulating film. This deteriorates the interface characteristics between the oxide semiconductor thin film layer and the first protective insulating film. The interface is the opposite surface of the channel and corresponds to the back channel. However, the deterioration of the interface characteristics of the back channel also causes a problem of increased leakage current.
本発明は上記問題に鑑みてなされたものであり、酸化物半導体薄膜層上に絶縁膜を形成した積層構造において、該酸化物半導体薄膜表面の構成元素の脱離や還元による欠陥の増大を抑制する。それにより、リーク電流の増大等の弊害を抑制することができる薄膜トランジスタの製法を提供することを解決課題とする。
加えて、酸化物半導体薄膜層とゲート絶縁膜の界面特性を良好にする。それにより、リーク電流がさらに抑制された、信頼性に優れた薄膜トランジスタの製法を提供することも解決課題とする。
The present invention has been made in view of the above problems, and suppresses an increase in defects due to desorption and reduction of constituent elements on the surface of the oxide semiconductor thin film in a stacked structure in which an insulating film is formed on the oxide semiconductor thin film layer. To do. Accordingly, it is an object of the present invention to provide a method for manufacturing a thin film transistor that can suppress adverse effects such as an increase in leakage current.
In addition, the interface characteristics between the oxide semiconductor thin film layer and the gate insulating film are improved. Accordingly, another object of the present invention is to provide a method for manufacturing a thin film transistor with excellent leakage and further reduced leakage current.
請求項1に係る発明は、基板上にソース、ドレイン電極を形成し、前記ソース、ドレイン電極の各一部を被覆し且つ酸化亜鉛を主成分とする酸化物半導体薄膜層と、前記酸化物半導体薄膜層の上側表面のみを被覆する第一絶縁膜とをパターン形成し、前記第一絶縁膜を酸化するとともに、前記酸化物半導体薄膜層に被覆された前記ソース、ドレイン電極の各一部を酸化することなしに、酸化された前記第一絶縁膜を介して、前記第一絶縁膜に接する前記酸化物半導体薄膜層の上側表面を酸化し、前記第一絶縁膜上に第二絶縁膜を成膜することを特徴とする薄膜トランジスタの製法に関する。
The invention according to
請求項2に係る発明は、前記第一絶縁膜が炭素を含むことを特徴する請求項1記載の薄膜トランジスタの製法に関する。
The invention according to
請求項3に係る発明は、前記第一絶縁膜が酸素を構成元素に含む化合物からなることを特徴とする請求項1又は2記載の薄膜トランジスタの製法に関する。
The invention according to
請求項4に係る発明は、前記第一絶縁膜が酸素を構成元素に含まない化合物からなることを特徴とする請求項1又は2記載の薄膜トランジスタの製法に関する。
The invention according to
請求項5に係る発明は、前記第一絶縁膜の酸化を、少なくとも酸素を構成元素として含むプラズマに第一絶縁膜を暴露させることにより行うことを特徴とする請求項1乃至4いずれか記載の薄膜トランジスタの製法に関する。
Invention, the oxide of the first insulating film, according to any one of
請求項6に係る発明は、前記酸化物半導体薄膜層の形成と前記第一絶縁膜の形成を、真空中で連続して行うことを特徴とする請求項1乃至5いずれか記載の薄膜トランジスタの製法に関する。
Invention, the oxide formation with the formation of the first insulating film of the semiconductor thin film layer, method of
請求項1に係る発明によれば、第二絶縁膜を成膜する前に、第一絶縁膜を酸化することにより、第一絶縁膜とともに第一絶縁膜に被覆された酸化物半導体薄膜層も酸化することができる。そのため、トップゲート型の薄膜トランジスタにおいて、第一絶縁膜の成膜に伴う熱処理により生じた酸化物半導体薄膜層中の欠陥が減少し、酸化物半導体薄膜層の低抵抗化、導電率の減少を抑制することができる。そのため、低しきい電圧で、リーク電流の抑制された電子移動度の高い薄膜トランジスタとなる。
また、酸化物半導体薄膜層中の欠陥が減少することにより、酸化物半導体薄膜層の膜質も向上する。加えて、第一絶縁膜を酸化することで、第一絶縁膜中の欠陥準位も減少するので、第一絶縁膜の膜質も向上する。そのため、酸化物半導体薄膜層との界面特性が向上し、リーク電流がさらに抑制された薄膜トランジスタとなる。
また、ボトムゲート型の薄膜トランジスタでも、酸化物半導体薄膜層のバックチャネル側において、欠陥の減少に伴う第一絶縁膜との界面特性の向上が起こり、リーク電流の抑制といった効果を十分に奏することができる。
According to the first aspect of the invention, the oxide semiconductor thin film layer covered with the first insulating film together with the first insulating film is obtained by oxidizing the first insulating film before forming the second insulating film. Can be oxidized. Therefore, in the top gate type thin film transistor, defects in the oxide semiconductor thin film layer caused by the heat treatment accompanying the formation of the first insulating film are reduced, and the resistance of the oxide semiconductor thin film layer is reduced and the decrease in conductivity is suppressed. can do. Therefore, a thin film transistor having a high electron mobility with a low threshold voltage and suppressed leakage current is obtained.
In addition, since the defects in the oxide semiconductor thin film layer are reduced, the film quality of the oxide semiconductor thin film layer is also improved. In addition, since the defect level in the first insulating film is reduced by oxidizing the first insulating film, the film quality of the first insulating film is also improved. Therefore, the interface characteristics with the oxide semiconductor thin film layer are improved, and a thin film transistor in which leakage current is further suppressed is obtained.
In addition, even in a bottom-gate thin film transistor, the interface characteristics with the first insulating film accompanying the reduction in defects occur on the back channel side of the oxide semiconductor thin film layer, and the effect of suppressing leakage current can be sufficiently achieved. it can.
請求項2に係る発明によれば、第一絶縁膜を酸化物半導体薄膜層の上側表面のみを被覆するようにパターン形成し、その後、該第一絶縁膜を酸化することにより、酸化物半導体薄膜層側面を酸化することができる。そのため、酸化物半導体薄膜層中の欠陥をより減少させることができ、リーク電流をさらに抑制することができる。
According to the invention of
請求項3に係る発明によれば、第一絶縁膜が炭素を含む場合、第一絶縁膜を酸化することで、炭素と酸素が結合する。それにより、炭素が酸素と共に第一絶縁膜から脱離し、炭素の含有量の少ない良好な第一絶縁膜を形成することができる。そのため、第一絶縁膜の膜質を向上させることができ、第一絶縁膜と酸化物半導体薄膜層の界面が良好なものとなる。
According to the invention of
請求項4に係る発明によれば、第一絶縁膜が酸素を構成元素に含む化合物からなる場合、第一絶縁膜に存在する酸素欠損等の欠陥を酸化処理により補い、それにより欠陥準位が減少する。そのため、第一絶縁膜の膜質が向上すると同時に、酸化物半導体薄膜層との界面が良好なものとなる。
According to the invention of
請求項5に係る発明によれば、第一絶縁膜が酸素を構成元素に含まない化合物からなる場合、第一絶縁膜に存在する未結合手等の欠陥を酸化処理により酸素で補償し、欠陥準位が減少する。そのため、第一絶縁膜の膜質が向上すると同時に、酸化物半導体薄膜層との界面が良好なものとなる。 According to the fifth aspect of the invention, when the first insulating film is made of a compound that does not contain oxygen as a constituent element, defects such as dangling bonds existing in the first insulating film are compensated with oxygen by oxidation treatment, and the defect The level decreases. Therefore, the film quality of the first insulating film is improved and the interface with the oxide semiconductor thin film layer is improved.
請求項6に係る発明によれば、第一ゲート絶縁膜の酸化を構成元素として少なくとも酸素を含むプラズマに暴露することで行うことにより、広範囲に亘り、第一ゲート絶縁膜及び第一ゲート絶縁膜に被膜された酸化物半導体薄膜層を酸化することができる。
According to the invention of
請求項7に係る発明によれば、酸化物半導体薄膜層の形成と第一絶縁膜の形成を、真空中で連続して行うことにより酸化物半導体薄膜層と第一絶縁膜の界面特性がさらに良好となり、よりリーク電流を抑制することができる。 According to the seventh aspect of the present invention, the formation of the oxide semiconductor thin film layer and the formation of the first insulating film are continuously performed in a vacuum, whereby the interface characteristics between the oxide semiconductor thin film layer and the first insulating film are further increased. The leakage current can be further suppressed.
本発明の第一実施例に係る薄膜トランジスタについて、図1に基づいて以下に説明する。
なお、本発明に係る薄膜トランジスタは該実施例の構造によって、何ら限定されるものではない。
A thin film transistor according to a first embodiment of the present invention will be described below with reference to FIG.
The thin film transistor according to the present invention is not limited by the structure of the embodiment.
本発明の第一実施例に係る薄膜トランジスタ100は、基板1、一対のソース・ドレイン電極2、酸化物半導体薄膜層3、第一ゲート絶縁膜4、コンタクト部5a、第二ゲート絶縁膜6、一対のソース・ドレイン外部電極2a、ゲート電極7、表示電極8を有しており、図1に示すように、これら各構成を積層して形成されている。
A
薄膜トランジスタ100は、図1に示す通り、ガラス(SiO2とAl2O3を主成分とする無アルカリガラス)からなる基板1上に形成されている。
基板1の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁体をコーティングしたもの等、絶縁体であれば使用可能である。
As shown in FIG. 1, the
The material of the
基板1上には、一対のソース・ドレイン電極2が積層されている。この一対のソース・ドレイン電極2は、基板1上面に間隙を有して配置されている。
ソース・ドレイン電極2は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。
A pair of source /
The source /
酸化物半導体薄膜層3は、基板1とソース・ドレイン電極2上に積層されている。
酸化物半導体薄膜層3は、一対のソース・ドレイン電極2の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Li、Na、N、C等のp型ドーパント及びB、Al、Ga、In等のn型ドーパントがドーピングされた酸化亜鉛およびMg、Be、In、Sn等がドーピングされた酸化亜鉛を含む。
なお、酸化物半導体薄膜層3は、各ソース・ドレイン電極2上に形成されている部分の厚さが、一対のソース・ドレイン電極2間に形成された部分よりも薄く図示されているが、これは単なる図示の都合であって、実際には、両者の厚さはほぼ同一である。
The oxide semiconductor
The oxide semiconductor
In the oxide semiconductor
第一ゲート絶縁膜4は、酸化物半導体薄膜層3の上側表面のみを被覆するように形成されている。この第一ゲート絶縁膜4は、ゲート絶縁膜の一部として設けられ、酸化物半導体薄膜層3を製造工程でのレジスト剥離液から保護する保護膜としての役割をも果たすものである。
The first
また第一ゲート絶縁膜4は、第二ゲート絶縁膜6の成膜前に酸化される。これにより、第一ゲート絶縁膜4だけでなく酸化物半導体薄膜層3も酸化することができる。酸化物半導体薄膜層3を酸化することにより、酸化物半導体薄膜層中の欠陥が減少し、酸化物半導体薄膜層の低抵抗化を抑制することができる。そのため、リーク電流の抑制された薄膜トランジスタとなる。また、欠陥が減少することにより、キャリア濃度が増加し、高移動度の薄膜トランジスタとなる。
The first
また、第一ゲート絶縁膜4が酸素を含む化合物で構成されている場合、第一ゲート絶縁膜4には酸素欠損等の欠陥が存在する。この時、第一ゲート絶縁膜4を酸化することで、第一ゲート絶縁膜中の欠陥が酸素により補償され、欠陥準位が減少する。それにより、膜質が向上する。酸素を含む化合物としては、酸化珪素、酸窒化珪素、酸化アルミニウム、酸化マグネシウム、酸化イットリウム、酸化ハフニウム等が挙げられる。
また、第一ゲート絶縁膜4が酸素を含まない化合物で構成されている場合、第一ゲート絶縁膜4には未結合手等の欠陥が存在する。当該欠陥は酸素欠損ではないが、第一ゲート絶縁膜4を酸化することで、欠陥を酸素で補償し、欠陥準位が減少する。それにより、膜質が向上する。酸素を含まない化合物としては窒化珪素等が挙げられる。
Further, when the first
Further, when the first
また、例えば、有機材料を用いてプラズマ化学気相成長法にて、200℃以下といった低温域で第一ゲート絶縁膜を成膜した場合、有機材料の乖離が十分に行われない。そのため、第一ゲート絶縁膜4に不純物である炭素が取り込まれ、第一ゲート絶縁膜の膜質が悪化する。しかしながら、第一ゲート絶縁膜4を酸化することによって、炭素と酸素が結合し、ゲート絶縁膜から脱離する。それにより、不純物である炭素の少ない絶縁膜となり、良質なゲート絶縁膜となる。
Further, for example, when the first gate insulating film is formed at a low temperature range of 200 ° C. or lower by plasma chemical vapor deposition using an organic material, the organic material is not sufficiently separated. Therefore, carbon as an impurity is taken into the first
上記したように、ゲート絶縁膜4の膜質が向上し、加えて、酸化物半導体薄膜層3も欠陥の減少により膜質が向上する。そのため、酸化物半導体薄膜層3と第一ゲート絶縁膜4との界面特性が向上し、リーク電流の抑制された信頼性の高い薄膜トランジスタとなる。
第一ゲート絶縁膜4の厚みは、酸化処理によって酸化物半導体薄膜層3の上表面まで酸化できる程度の薄い膜厚である必要がある。酸化物半導体薄膜層表面まで酸化されなければ、酸化物半導体薄膜層表面の欠陥が減少せず、本発明の効果が半減するからである。具体的な膜厚は、酸化処理の方法にもよるが、酸素を構成元素として含むプラズマで暴露することによって酸化処理を行う場合、100Å程度が好ましい。
As described above, the film quality of the
The thickness of the first
第二ゲート絶縁膜6は、一対のソース・ドレイン電極2、酸化物半導体薄膜層3側面及び第一ゲート絶縁膜4の表面全面を被覆するように積層されている。このように、第二ゲート絶縁膜6が積層されることにより、酸化物半導体薄膜層3表面を第一ゲート絶縁膜4にて、側面を第二ゲート絶縁膜6にて完全に被覆することができる。
第二ゲート絶縁膜6の厚みは、例えば、200〜400nmに形成され、好ましくは、約300nmに形成される。
The second
The thickness of the second
第二ゲート絶縁膜6は、酸化珪素(SiOx)膜、酸窒化珪素(SiON)膜、窒化珪素(SiNx)膜あるいは窒化珪素(SiNx)に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。この第二ゲート絶縁膜6としては、酸化珪素化合物(SiOx)や酸窒化珪素(SiON)に比較して誘電率の大きい、SiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN2O、を用いて酸素をドーピングした膜が好ましく用いられる。これにより、誘電率が高く、酸化物半導体薄膜層の保護の観点からも優れた薄膜トランジスタとなるからである。
第一ゲート絶縁膜4及び第二ゲート絶縁膜6は、例えばプラズマ化学気相成長(PCVD)法により形成される。
The second
The first
一対のソース・ドレイン外部電極2aはそれぞれ対応したソース・ドレイン電極2とコンタクト部5aを介して接続される。
The pair of source / drain
ゲート電極7は、第二ゲート絶縁膜6上に形成されている。このゲート電極7は、薄膜トランジスタに印加するゲート電圧により酸化物半導体薄膜層3中の電子密度を制御する役割を果たすものである。
ゲート電極7はCr、Tiに例示される金属膜からなる。
The
The
表示電極8は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、インジウムスズ酸化物(ITO)などを用いた酸化物導電性薄膜が形成される。なお、図1では、省略されているが、表示電極8は第二ゲート絶縁膜6上をゲート電極7と逆方向に延出されている。
The
本発明の第一実施例に係る薄膜トランジスタ(TFT)の製造方法について、図2及び図3に基づいて以下に説明する。但し、図2及び3は、スペースの関係で二つの図面に分かれているが、連続した工程を示している。 A method of manufacturing a thin film transistor (TFT) according to the first embodiment of the present invention will be described below with reference to FIGS. However, FIGS. 2 and 3 are divided into two drawings due to space, but show a continuous process.
まず、図2(1)に示される如く、基板1上全面にマグネトロンスパッタリング法等により、Ti、Cr等の金属薄膜を例えば100nmの厚みで形成した後、この薄膜に、フォトリソグラフィー法を用いて一対のソース・ドレイン電極2を形成する。
First, as shown in FIG. 2A, after a metal thin film such as Ti or Cr is formed to a thickness of, for example, 100 nm on the entire surface of the
図2(2)に示す如く、基板1および一対のソース・ドレイン電極2上の全面に酸化物半導体薄膜層3として、酸化亜鉛を主成分とする半導体薄膜、好適には真性酸化亜鉛を例えば50〜100nm程度の膜厚で形成する。
As shown in FIG. 2B, a semiconductor thin film containing zinc oxide as a main component, preferably intrinsic zinc oxide, is used as the oxide semiconductor
図2(3)に示される如く、酸化物半導体薄膜層3上に第一ゲート絶縁膜4を形成する。このとき、酸化物半導体薄膜層3及び第一ゲート絶縁膜4の形成を真空中で連続して行うことが好ましい。これにより、酸化物半導体薄膜層3と第一ゲート絶縁膜4の界面特性を良好に維持することができるからである。
As shown in FIG. 2 (3), the first
図2(4)に示される如く、前記第一ゲート絶縁膜4上にフォトレジストをコーティングし、パターニングされたフォトレジスト4aを形成し、このフォトレジスト4aをマスクとして、前記第一ゲート絶縁膜4をSF6等のガスを用いてドライエッチングし、次いで0.2%HNO3溶液にて酸化物半導体薄膜層3に対しウェットエッチングを行う。
As shown in FIG. 2 (4), a photoresist is coated on the first
続きの工程を図3を用いて説明する。
図3(1)は酸化物半導体薄膜層3のウェットエッチング後にフォトレジスト4aを除去した断面図を示しており、酸化物半導体薄膜層3と同一形状の第一ゲート絶縁膜4を有するTFT活性層領域が形成されている。第一ゲート絶縁膜4は、酸化物半導体薄膜層3との界面形成に加えて、活性領域をパターン形成する時の酸化物半導体薄膜層を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジスト4aを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層3表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜4が酸化物半導体薄膜層3表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護絶縁膜としての機能を果たし、酸化物半導体薄膜層3の表面あれを防ぐことができる。
The subsequent steps will be described with reference to FIG.
FIG. 3A is a cross-sectional view in which the
酸化物半導体薄膜層3及び第一ゲート絶縁膜4のパターン形成後、第一ゲート絶縁膜4を酸化する。当該酸化は、構成元素に酸素を含むプラズマに第一ゲート絶縁膜4を暴露させることで行うことが好ましい。それにより、広範囲に亘り、第一ゲート絶縁膜4及び第一ゲート絶縁膜4に被膜された酸化物半導体薄膜層3を酸化することができるからである。当該プラズマは、酸素(O2)或いは亜酸化窒素(N2O)といった酸化性ガスを用いて発生させることができる。
第一ゲート絶縁膜4の成膜時には熱工程を伴う。酸化物半導体薄膜層の主成分である酸化亜鉛は耐熱性が充分でないため、当該熱処理により、酸化物半導体薄膜層表面(チャネル部)近傍からの構成元素である亜鉛や酸素の脱離が生じる。そのため、酸化物半導体薄膜層3に欠陥が生じ、膜質が低下する。
また、第一ゲート絶縁膜4の成膜時には、熱工程を経ると同時に、酸化物半導体表面がプラズマ雰囲気に曝される。該プラズマが水素や水酸基といった還元性雰囲気の場合には、酸化物半導体表面を還元するので、酸素欠損を引き起こし、欠陥となり、膜質が低下する。当該酸化処理は上記ゲート絶縁膜4の成膜による欠陥の影響を緩和するために行われる。以下、当該酸化処理の効果について詳しく述べる。
上記したように、ゲート絶縁膜4の成膜に伴い、酸化物半導体薄膜層中の亜鉛や酸素が脱離し、欠陥が形成される。当該欠陥は電気的に浅い不純物準位を形成するため、酸化物半導体薄膜層の低抵抗化を引き起こす。そのため、薄膜トランジスタはノーマリーオン型すなわちデプレッション型の動作となり、欠陥の増大とともに、しきい電圧が小さくなり、リーク電流が増大することとなる。
また、当該欠陥は活性層となる酸化亜鉛中のキャリアのトラップとなり、薄膜トランジスタの電子移動度の低下を引き起こす。
そこで、第一ゲート絶縁膜4を成膜後、第一ゲート絶縁膜とともに酸化物半導体薄膜層3も酸化することで、酸素が欠陥を補償し、欠陥が減少するので、欠陥による上記影響を抑えることができる。それにより、リーク電流の抑制された高移動度の薄膜トランジスタとなる。
また、酸化物半導体薄膜層中の欠陥が減少することにより、酸化物半導体薄膜層の膜質も向上する。
After the oxide semiconductor
When the first
Further, when the first
As described above, with the formation of the
In addition, the defect becomes a trap of carriers in zinc oxide serving as an active layer, which causes a decrease in electron mobility of the thin film transistor.
Therefore, after the first
In addition, since the defects in the oxide semiconductor thin film layer are reduced, the film quality of the oxide semiconductor thin film layer is also improved.
加えて、第一ゲート絶縁膜4自体にも酸素欠損や未結合手といった欠陥が存在するが、酸化処理を行うことで、第一ゲート絶縁膜中の欠陥準位も減少する。それにより、第一ゲート絶縁膜の膜質も向上し、第一ゲート絶縁膜4と酸化物半導体薄膜層3の界面特性が良好となる。以下、欠陥準位が減少する過程を、ゲート絶縁膜を構成する化合物が酸素を含む場合と、含まない場合に分けて、説明する。
第一ゲート絶縁膜4が酸素を含む化合物で構成されている場合、第一ゲート絶縁膜4中には酸素欠損等の欠陥が存在する。この時、第一ゲート絶縁膜4を酸化することにより、酸素が補充され、欠陥準位が減少する。
また、第一ゲート絶縁膜4が酸素を含まない化合物で構成されている場合、未結合手等の欠陥が存在する。当該欠陥は酸素欠損ではないが、第一ゲート絶縁膜4を酸化することで、酸素が当該欠陥を補償し、欠陥準位が減少する。
In addition, defects such as oxygen vacancies and dangling bonds also exist in the first
When the first
Further, when the first
また、第一ゲート絶縁膜4に炭素が含まれる場合、炭素が不純物となり、第一ゲート絶縁膜の膜質が悪化する。しかしながら、第一ゲート絶縁膜4を酸化することによって、炭素と酸素が結合し、ゲート絶縁膜から脱離する。それにより、不純物である炭素が減少し、良質なゲート絶縁膜となる。これにより、さらにリーク電流が抑制された信頼性に優れた薄膜トランジスタとなる。
第一ゲート絶縁膜4に炭素が含まれる場合として、例えば、有機シリコンや有機アルミニウム等の有機金属を原料として、プラズマ化学気相成長法にて、200℃以下といった低温域でゲート絶縁膜4を成膜する場合が考えられる。有機金属は低温域では乖離が十分に行われず、膜中に炭素を含むこととなる。有機シリコンとしては、テトラエトキシシラン(TEOS)、テトラメチルシラン(TMS)、ジメチルジメトキシシラン(DMDMOS)、テトラメトキシシラン(TMOS)、テトラエチルシラン(TES)、オクトメチルサイクロテトラシロキサン(OMCTS)、テトラプロポキシシラン(TPOS)、テトラメチルサイクロテトラシロキサン(TMCTS)、ヘキサメチルジシラザン(HMDS)等が挙げられ、有機アルミニウムとしては、テトラメチルアルミニウム(TMA)、テトラエチルアルミ二ウム(TEA)等が挙げられる。
なお、当該酸化処理は酸化物半導体薄膜層と第一ゲート絶縁膜のパターン形成前に行ってもよいが、パターン形成後に行うことによって、酸化物半導体薄膜層側面も酸化することができる。それにより、酸化物半導体薄膜層の側面付近の欠陥をより抑えることができ、リーク電流をさらに抑制することができる。
Further, when the first
In the case where carbon is contained in the first
Note that the oxidation treatment may be performed before the pattern formation of the oxide semiconductor thin film layer and the first gate insulating film, but the side surface of the oxide semiconductor thin film layer can also be oxidized by performing the oxidation treatment after the pattern formation. Accordingly, defects near the side surface of the oxide semiconductor thin film layer can be further suppressed, and leakage current can be further suppressed.
第一ゲート絶縁膜4の酸化処理後、図3(2)に示す如く、基板1、ソース・ドレイン電極2、酸化物半導体薄膜層3、および第一ゲート絶縁膜4上全面に第二ゲート絶縁膜6を形成し、その後フォトリソグラフィー法を用いて一対のソース・ドレイン電極2上にコンタクトホール5を開口する。この場合、第二ゲート絶縁膜6は第一ゲート絶縁膜4(界面制御型絶縁膜)と同様の条件で、プラズマ化学気相成長(PCVD)法を用いて形成することが望ましい。
After the oxidation treatment of the first
最後に図3(3)に示す如く、第二ゲート絶縁膜6上にCr、Tiといった金属膜からなるゲート電極7を形成し、ゲート電極7と同一材料にて一対のソース・ドレイン外部電極2aをコンタクト部5aを介してそれぞれに対応したソース・ドレイン電極2と接続するよう形成する。その後、インジウムスズ酸化物(ITO)等からなる表示電極8を形成することでTFTアレイが完成する。
Finally, as shown in FIG. 3 (3), a
次いで、本発明の第二実施例に係る薄膜トランジスタの構造について図4を用いて以下説明する。第二実施例の構造は、液晶ディスプレイの駆動素子として現在事業化されているボトムゲート型アモルファスシリコンTFTの構造と類似しており、該アモルファスシリコンTFTの製造のプロセスを応用できるので、新たな設備投資を削減して酸化亜鉛TFTの事業化を図れる点で有効である。 Next, the structure of the thin film transistor according to the second embodiment of the present invention will be described with reference to FIG. The structure of the second embodiment is similar to the structure of a bottom gate type amorphous silicon TFT currently commercialized as a driving element for a liquid crystal display, and the process for manufacturing the amorphous silicon TFT can be applied. This is effective in reducing investment and commercializing zinc oxide TFTs.
図4は本発明の第二実施例に係る薄膜トランジスタ101の構造を示す断面図である。薄膜トランジスタ101は、基板9、ゲート電極10、ゲート絶縁膜11、酸化物半導体薄膜層12、第一保護絶縁膜13、第二保護絶縁膜14、一対のソース・ドレイン電極15、オーバーコート絶縁膜16を有してなり、図4に示すように、上記の各構成を積層して形成されている。
FIG. 4 is a sectional view showing the structure of the
薄膜トランジスタ101は、図4に示す通り、基板9上に形成される。
基板9上には、ゲート電極10が形成されている。
The
A
ゲート絶縁膜11は、ゲート電極10を被覆するように基板9上の全面に積層されている。
酸化物半導体薄膜層12は、ゲート電極10を横断してゲート絶縁膜11の一部を被覆するように形成されている。酸化物半導体薄膜層12は酸化亜鉛を主成分とする酸化物半導体から形成されている。
The
The oxide semiconductor
第一保護絶縁膜13は、酸化物半導体薄膜層12の上面を被覆するように積層されている。第一保護絶縁膜13は、酸化亜鉛からなる酸化物半導体薄膜層12を損傷及び還元脱離から保護するために設けられるが、製造工程において酸化物半導体薄膜層12をレジスト剥離液から保護する保護絶縁膜としての役割も果たしている。
The first protective insulating
また第一保護絶縁膜13は、第二保護絶縁膜14の成膜前に酸化される。これにより、第一保護絶縁膜13だけでなく酸化物半導体薄膜層12も酸化することができる。酸化物半導体薄膜層12及び第一保護絶縁膜13が酸化されることにより、欠陥が減少し、膜質が向上する。それにより、酸化物半導体薄膜層12と第一保護絶縁膜13との界面(バックチャネルにあたる部分)の特性が向上し、リーク電流の抑制された薄膜トランジスタとなる。また、例えば、有機材料を用いてプラズマ化学気相成長法にて、200℃以下といった低温域で第一保護絶縁膜13を成膜した場合等、第一保護絶縁膜13に炭素が含有されることとなるが、第一保護絶縁膜13が酸化されることにより、炭素が酸素と結合し、脱離する。それにより、第一保護絶縁膜の膜厚がより向上し、リーク電流がさらに抑制される。
第一保護絶縁膜13の厚みは、酸化処理によって酸化物半導体薄膜層12の上表面まで酸化できる程度の薄い膜厚である必要がある。酸化物半導体薄膜層表面まで酸化されなければ、酸化物半導体薄膜層表面の欠陥が減少せず、本発明の効果が半減するからである。具体的な膜厚としては、酸化処理の方法にもよるが、酸素を構成元素として含むプラズマで暴露することによって酸化処理を行う場合、100Å程度が好ましい。
The first protective insulating
The thickness of the first protective insulating
第二保護絶縁膜14は、第一保護絶縁膜13の全面及び酸化物半導体薄膜層12の側面を被覆するように積層されている。
第二保護絶縁膜14を設けることで、第一保護絶縁膜13が被覆していない酸化物半導体薄膜層12の側表面を確実に被覆することができる。
The second protective insulating
By providing the second protective insulating
一対のソース・ドレイン電極15は第一保護絶縁膜13、第二保護絶縁膜14に開口したコンタクトホールを介して、酸化物半導体薄膜層12に接するように互いに間隔を有して形成される。
The pair of source /
オーバーコート絶縁膜16は、薄膜トランジスタ101のデバイス保護の目的で設けられ、薄膜トランジスタの全面を被覆するように積層されている。
オーバーコート絶縁膜16を設けることにより、薄膜トランジスタ101のデバイス全体をより確実に保護することができる。
The
By providing the
次に、本発明の第二実施例に係るボトムゲート型TFTの製法について、図5に基づいて以下に説明する。 Next, the manufacturing method of the bottom gate type TFT according to the second embodiment of the present invention will be described below with reference to FIG.
図5(1)に示される如く、基板9上全面に、マグネトロンスパッタリング法等により形成し、フォトリソグラフィーによりゲート電極10を形成する。
As shown in FIG. 5A, a
図4(2)に示される如く、ゲート電極10を被覆するように基板9上の全面にゲート絶縁膜11を形成する。
このゲート絶縁膜11の形成方法は、特に限定されないが、大面積基板への成膜が可能なプラズマ化学気相成長(PCVD)法を用いることが好ましい。
ゲート絶縁膜11の成膜後に、酸素(O2)あるいは亜酸化窒素(N2O)といった酸化性ガスを用いたプラズマにより、基板表面を清浄化することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、酸化物半導体薄膜層表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により酸化物半導体薄膜層表面の金属不純物が除去可能となるため、より好ましい。
As shown in FIG. 4B, a
The method for forming the
After the
ゲート絶縁膜11の形成後、図5(3)に示される如く、ゲート絶縁膜11の全面に酸化物半導体薄膜層12を例えば50〜100nm程度の膜厚で形成する。酸化物半導体薄膜層12としては、酸化亜鉛を主成分とする半導体薄膜、好適には真性酸化亜鉛が用いられる。
After the formation of the
酸化物半導体薄膜層12の形成後、図5(4)に示される如く、酸化物半導体薄膜層12の全面を被覆する第一保護絶縁膜13を形成する。このとき、ゲート絶縁膜11、酸化物半導体薄膜層12、第一保護絶縁膜13を真空中にて連続して形成することが好ましい。これにより、各層の界面が良好に維持できるからである。
After the oxide semiconductor
第一保護絶縁膜13の形成後、酸化物半導体薄膜層12及び第一保護絶縁膜13をチャネルの形状に加工する。形状加工は、酸化物半導体薄膜層12及び第一保護絶縁膜13がゲート電極10の上部を含むゲート絶縁膜の一部を被覆するように施される。この形状加工により、チャネル層としての酸化物半導体薄膜層12の機能を保ちつつ、第二保護絶縁膜14によって酸化物半導体薄膜層12を完全に被覆する構造が実現できる。
After the formation of the first protective insulating
具体的には、第一保護絶縁膜13の上表面にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、第一保護絶縁膜13をエッチングし、次いでパターニングされた第一保護絶縁膜13をマスクとして酸化物半導体薄膜層12に対しウェットエッチングを行う。
Specifically, a photoresist is coated on the upper surface of the first protective insulating
酸化物半導体薄膜層12及び第一保護絶縁膜13のパターン形成後、第一保護絶縁膜13を酸化する。当該酸化は、構成元素として酸素を含むプラズマに第一保護絶縁膜13を暴露させることで行うことが好ましい。それにより、広範囲に亘り、第一保護絶縁膜13及び第一保護絶縁膜13に被膜された酸化物半導体薄膜層12を酸化することができるからである。
第一保護絶縁膜13を酸化することで、酸化物半導体薄膜層12も酸化される。それにより、酸化物半導体薄膜層12及び第一保護絶縁膜13中の欠陥が減少し、膜質が向上する。そのため、酸化物半導体薄膜層との界面特性が向上する。当該界面はバックチャネルにあたる部分であるが、バックチャネルの特性が向上するので、リーク電流が抑制された薄膜トランジスタとなる。
加えて、例えば、有機材料を用いてプラズマ化学気相成長法にて、200℃以下といった低温域で第一保護絶縁膜を成膜した場合、第一保護絶縁膜13中に炭素が含まれ、膜質が悪化するが、酸化処理を行うことにより、炭素が酸素と結合して脱離する。それにより、第一保護絶縁膜13の膜質が向上し、酸化物半導体薄膜層12との界面特性の向上により、さらに、リーク電流が抑制される。第一保護絶縁膜中に炭素が含まれる場合としては、有機金属を原料ガスとして成膜した場合が挙げられる。
なお、当該酸化処理は酸化物半導体薄膜層12と第一保護絶縁膜13のパターン形成前に行ってもよいが、パターン形成後に行うことによって、酸化物半導体薄膜層12側面も酸化することができる。それにより、酸化物半導体薄膜層12の側面付近の欠陥をより抑えることができ、リーク電流をさらに抑制することができる。
After the oxide semiconductor
By oxidizing the first protective insulating
In addition, for example, when the first protective insulating film is formed at a low temperature range of 200 ° C. or less by plasma chemical vapor deposition using an organic material, carbon is contained in the first protective insulating
The oxidation treatment may be performed before the pattern formation of the oxide semiconductor
第一保護絶縁膜13の酸化処理後、図5(5)に示される如く、第一保護絶縁膜13、酸化物半導体薄膜層12及びゲート絶縁膜11の全面を被覆するように第二保護絶縁膜14を形成する。
After the oxidation treatment of the first protective insulating
第二保護絶縁膜14の成膜後、図5(6)に示される如く、後述するソース・ドレイン電極15と酸化物半導体薄膜層12の接触部分として間隔を有して二つのコンタクトホールを形成する。
該コンタクトホールはフォトリソグラフィーとエッチングにより、第一保護絶縁膜13及び第二保護絶縁膜14を貫通して酸化物半導体薄膜層12の表面に達する部分まで形成する。
After the formation of the second protective insulating
The contact hole is formed by photolithography and etching up to a portion that reaches the surface of the oxide semiconductor
コンタクトホールを形成した後、一対のソース・ドレイン電極15を形成する。
一対のソース・ドレイン電極15は前記コンタクトホール部をそれぞれ充填して、間隔を有して形成される。
After the contact holes are formed, a pair of source /
The pair of source /
最後に、薄膜トランジスタ上に、オーバーコート絶縁膜16を形成することで、第二実施例のTFTが完成する。
Finally, the
本発明に係る製法により得られた薄膜トランジスタは、優れた性能を有するものであり、液晶表示装置等の駆動素子として好適に使用可能なものである。 The thin film transistor obtained by the production method according to the present invention has excellent performance and can be suitably used as a driving element for a liquid crystal display device or the like.
1、9 基板
3、12 酸化物半導体薄膜層
4 第一ゲート絶縁膜
6 第二ゲート絶縁膜
13 第一保護絶縁膜
14 第二保護絶縁膜
100 トップゲート型薄膜トランジスタ
101 ボトムゲート型薄膜トランジスタ
DESCRIPTION OF
Claims (6)
前記ソース、ドレイン電極の各一部を被覆し且つ酸化亜鉛を主成分とする酸化物半導体薄膜層と、前記酸化物半導体薄膜層の上側表面のみを被覆する第一絶縁膜とをパターン形成し、
前記第一絶縁膜を酸化するとともに、前記酸化物半導体薄膜層に被覆された前記ソース、ドレイン電極の各一部を酸化することなしに、酸化された前記第一絶縁膜を介して、前記第一絶縁膜に接する前記酸化物半導体薄膜層の上側表面を酸化し、
前記第一絶縁膜上に第二絶縁膜を成膜することを特徴とする薄膜トランジスタの製法。 Source and drain electrodes are formed on the substrate,
Patterning an oxide semiconductor thin film layer mainly covering zinc oxide and covering each part of the source and drain electrodes, and a first insulating film covering only the upper surface of the oxide semiconductor thin film layer;
The first insulating film is oxidized, and the first and second electrodes covered with the oxide semiconductor thin film layer are oxidized without passing through the oxidized first insulating film. Oxidizing the upper surface of the oxide semiconductor thin film layer in contact with one insulating film;
A method of manufacturing a thin film transistor, wherein a second insulating film is formed on the first insulating film .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006236828A JP5128792B2 (en) | 2006-08-31 | 2006-08-31 | Thin film transistor manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006236828A JP5128792B2 (en) | 2006-08-31 | 2006-08-31 | Thin film transistor manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008060419A JP2008060419A (en) | 2008-03-13 |
JP5128792B2 true JP5128792B2 (en) | 2013-01-23 |
Family
ID=39242792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006236828A Expired - Fee Related JP5128792B2 (en) | 2006-08-31 | 2006-08-31 | Thin film transistor manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5128792B2 (en) |
Families Citing this family (84)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8258511B2 (en) | 2008-07-02 | 2012-09-04 | Applied Materials, Inc. | Thin film transistors using multiple active channel layers |
JP5584960B2 (en) * | 2008-07-03 | 2014-09-10 | ソニー株式会社 | Thin film transistor and display device |
TWI450399B (en) | 2008-07-31 | 2014-08-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
JP2010056541A (en) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
TWI476921B (en) | 2008-07-31 | 2015-03-11 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
JP5616038B2 (en) * | 2008-07-31 | 2014-10-29 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
TWI642113B (en) | 2008-08-08 | 2018-11-21 | 半導體能源研究所股份有限公司 | Method for manufacturing semiconductor device |
JP5480554B2 (en) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US9082857B2 (en) * | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
JP5627071B2 (en) | 2008-09-01 | 2014-11-19 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP4623179B2 (en) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | Thin film transistor and manufacturing method thereof |
CN103545342B (en) * | 2008-09-19 | 2018-01-26 | 株式会社半导体能源研究所 | Semiconductor device |
KR101631454B1 (en) * | 2008-10-31 | 2016-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Logic circuit |
KR101238823B1 (en) * | 2008-11-21 | 2013-03-04 | 한국전자통신연구원 | The thin film transistor and the manufacuring method thereof |
KR101547326B1 (en) | 2008-12-04 | 2015-08-26 | 삼성전자주식회사 | Transistor and method of manufacturing the same |
JP5615540B2 (en) | 2008-12-19 | 2014-10-29 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
EP2202802B1 (en) | 2008-12-24 | 2012-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and semiconductor device |
JP2010263182A (en) * | 2009-04-10 | 2010-11-18 | Toppan Printing Co Ltd | Thin film transistor, and image display unit |
KR20120031026A (en) * | 2009-06-30 | 2012-03-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
KR102251729B1 (en) | 2009-07-31 | 2021-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
KR101820972B1 (en) | 2009-10-09 | 2018-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
US20120199891A1 (en) * | 2009-10-09 | 2012-08-09 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
KR101772639B1 (en) | 2009-10-16 | 2017-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
CN103794612B (en) * | 2009-10-21 | 2018-09-07 | 株式会社半导体能源研究所 | Semiconductor device |
KR101969279B1 (en) | 2009-10-29 | 2019-04-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
EP2494601A4 (en) * | 2009-10-30 | 2016-09-07 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
KR101837102B1 (en) | 2009-10-30 | 2018-03-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR101751560B1 (en) * | 2009-11-13 | 2017-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR101995704B1 (en) | 2009-11-20 | 2019-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
WO2011070892A1 (en) * | 2009-12-08 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101470303B1 (en) * | 2009-12-08 | 2014-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
WO2011077916A1 (en) | 2009-12-24 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
IN2012DN05057A (en) | 2009-12-28 | 2015-10-09 | Semiconductor Energy Lab | |
WO2011086848A1 (en) | 2010-01-15 | 2011-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
KR102172360B1 (en) * | 2010-02-05 | 2020-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing semiconductor device |
CN102754163B (en) * | 2010-02-19 | 2015-11-25 | 株式会社半导体能源研究所 | Semiconductor devices |
KR102011259B1 (en) | 2010-02-26 | 2019-08-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR20130025871A (en) | 2010-02-26 | 2013-03-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
CN105304502B (en) | 2010-03-26 | 2018-07-03 | 株式会社半导体能源研究所 | The manufacturing method of semiconductor device |
WO2011132591A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
CN102859705B (en) | 2010-04-23 | 2015-12-09 | 株式会社半导体能源研究所 | The manufacture method of semiconductor device and semiconductor device |
CN106057907B (en) * | 2010-04-23 | 2019-10-22 | 株式会社半导体能源研究所 | The manufacturing method of semiconductor device |
WO2011132625A1 (en) | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
CN103500709B (en) | 2010-04-23 | 2015-09-23 | 株式会社半导体能源研究所 | The manufacture method of semiconductor device |
CN103367167B (en) | 2010-04-23 | 2020-04-10 | 株式会社半导体能源研究所 | Method for manufacturing semiconductor device |
WO2011135987A1 (en) | 2010-04-28 | 2011-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR101879570B1 (en) * | 2010-04-28 | 2018-07-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Liquid crystal display device and manufacturing method the same |
US9490368B2 (en) | 2010-05-20 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US8895375B2 (en) * | 2010-06-01 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and method for manufacturing the same |
JP5705559B2 (en) * | 2010-06-22 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | Semiconductor device and method for manufacturing semiconductor device |
US9473714B2 (en) * | 2010-07-01 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Solid-state imaging device and semiconductor display device |
JP2012028481A (en) * | 2010-07-22 | 2012-02-09 | Fujifilm Corp | Field-effect transistor and manufacturing method of the same |
US8728860B2 (en) | 2010-09-03 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2012124367A (en) * | 2010-12-09 | 2012-06-28 | Lg Display Co Ltd | Oxide insulator film, oxide semiconductor thin film transistor element, and method of manufacturing the same |
JP5798933B2 (en) * | 2011-01-26 | 2015-10-21 | 株式会社半導体エネルギー研究所 | Signal processing circuit |
US9646829B2 (en) | 2011-03-04 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
TWI602249B (en) * | 2011-03-11 | 2017-10-11 | 半導體能源研究所股份有限公司 | Method of manufacturing semiconductor device |
JPWO2012124281A1 (en) * | 2011-03-11 | 2014-07-17 | シャープ株式会社 | Thin film transistor substrate manufacturing method, thin film transistor substrate manufactured by the method, and display device |
US9379143B2 (en) | 2011-03-30 | 2016-06-28 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and active matrix substrate manufacturing method |
CN102760697B (en) * | 2011-04-27 | 2016-08-03 | 株式会社半导体能源研究所 | The manufacture method of semiconductor device |
US8709922B2 (en) * | 2011-05-06 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8946066B2 (en) * | 2011-05-11 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
US9117920B2 (en) * | 2011-05-19 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device using oxide semiconductor |
CN102779942B (en) * | 2011-05-24 | 2015-11-25 | 京东方科技集团股份有限公司 | A kind of organic thin film transistor array substrate and preparation method thereof |
JP4982620B1 (en) * | 2011-07-29 | 2012-07-25 | 富士フイルム株式会社 | Manufacturing method of field effect transistor, field effect transistor, display device, image sensor, and X-ray sensor |
US9287405B2 (en) * | 2011-10-13 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor |
JP6125211B2 (en) * | 2011-11-25 | 2017-05-10 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
US8951899B2 (en) | 2011-11-25 | 2015-02-10 | Semiconductor Energy Laboratory | Method for manufacturing semiconductor device |
US8748240B2 (en) | 2011-12-22 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8981368B2 (en) | 2012-01-11 | 2015-03-17 | Sony Corporation | Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus |
JP6168795B2 (en) * | 2012-03-14 | 2017-07-26 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
CN202549848U (en) | 2012-04-28 | 2012-11-21 | 京东方科技集团股份有限公司 | Display device, array substrate and thin film transistor |
JP6021586B2 (en) | 2012-10-17 | 2016-11-09 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP6059501B2 (en) | 2012-10-17 | 2017-01-11 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP2014082388A (en) | 2012-10-17 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
WO2014065343A1 (en) | 2012-10-24 | 2014-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20220145922A (en) | 2012-12-25 | 2022-10-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
US8981374B2 (en) | 2013-01-30 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6106024B2 (en) * | 2013-05-21 | 2017-03-29 | 株式会社ジャパンディスプレイ | Thin film transistor manufacturing method and thin film transistor |
JP6475424B2 (en) | 2013-06-05 | 2019-02-27 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP6384822B2 (en) | 2013-11-07 | 2018-09-05 | Tianma Japan株式会社 | Image sensor and manufacturing method thereof |
US9601634B2 (en) | 2013-12-02 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6585354B2 (en) * | 2014-03-07 | 2019-10-02 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP6358596B2 (en) * | 2014-11-27 | 2018-07-18 | 株式会社Joled | Method for manufacturing thin film transistor substrate |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289859A (en) * | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | Thin-film transistor |
JP4141309B2 (en) * | 2003-04-15 | 2008-08-27 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
WO2006051994A2 (en) * | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Light-emitting device |
JP5126730B2 (en) * | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | Method for manufacturing field effect transistor |
-
2006
- 2006-08-31 JP JP2006236828A patent/JP5128792B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008060419A (en) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5128792B2 (en) | Thin film transistor manufacturing method | |
JP5099740B2 (en) | Thin film transistor | |
JP5015472B2 (en) | Thin film transistor and manufacturing method thereof | |
JP5015471B2 (en) | Thin film transistor and manufacturing method thereof | |
JP5015470B2 (en) | Thin film transistor and manufacturing method thereof | |
JP4873528B2 (en) | Thin film transistor manufacturing method | |
JP4870404B2 (en) | Thin film transistor manufacturing method | |
JP4623179B2 (en) | Thin film transistor and manufacturing method thereof | |
JP4870403B2 (en) | Thin film transistor manufacturing method | |
JP4958253B2 (en) | Thin film transistor | |
US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
TWI639235B (en) | Semiconductor device | |
JP5099739B2 (en) | Thin film transistor and manufacturing method thereof | |
WO2010001783A1 (en) | Thin film transistor and display device | |
US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
JP2007220818A (en) | Thin-film transistor and manufacturing method thereof | |
JP2007287889A (en) | Forming method of insulating film and manufacturing method of semiconductor device | |
JP2009528670A (en) | Semiconductor equipment and manufacturing method thereof | |
JP5766467B2 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE | |
US9246007B2 (en) | Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus | |
JP2007073558A (en) | Method of manufacturing thin-film transistor | |
TWI405335B (en) | Semiconductor structure and fabricating method thereof | |
KR20140106977A (en) | Metal oxide semiconductor Thin Film Transistors having high performance and methods of manufacturing the same | |
US20230095169A1 (en) | Thin film transistor substrate, manufacturing method thereof, and display panel | |
JP2010243594A (en) | Thin-film transistor substrate, and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121022 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |