New! View global litigation for patent families

JP2008060419A - Method of manufacturing thin-film transistor - Google Patents

Method of manufacturing thin-film transistor

Info

Publication number
JP2008060419A
JP2008060419A JP2006236828A JP2006236828A JP2008060419A JP 2008060419 A JP2008060419 A JP 2008060419A JP 2006236828 A JP2006236828 A JP 2006236828A JP 2006236828 A JP2006236828 A JP 2006236828A JP 2008060419 A JP2008060419 A JP 2008060419A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
thin
insulating
oxide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006236828A
Other languages
Japanese (ja)
Other versions
JP5128792B2 (en )
Inventor
Hiroshi Furuta
Mamoru Furuta
Takahiro Hiramatsu
Takashi Hirao
Tokiyoshi Matsuda
守 古田
寛 古田
孝 平尾
孝浩 平松
時宜 松田
Original Assignee
Casio Comput Co Ltd
Kochi Prefecture Sangyo Shinko Center
カシオ計算機株式会社
財団法人高知県産業振興センター
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a thin-film transistor with high reliability with which trouble such as increase of a leak current can be suppressed by suppressing increase of a defect caused by elimination or oxygen reduction of constitutive elements, on a surface of an oxide semiconductor thin film in a stacked structure forming an insulating film on the oxide semiconductor thin film, and additionally, the leak current is further suppressed by improving interface characteristics of the oxide semiconductor thin film and a gate insulating film. <P>SOLUTION: The method of manufacturing the thin-film transistor includes the steps of forming an oxide semiconductor thin-film layer 3 mainly composed of zinc oxide on a substrate 1, forming a first insulating film on the oxide semiconductor thin-film layer, and forming a second insulating film on the first insulating film. Prior to forming the second insulating film, the first insulating film is oxidized. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、薄膜トランジスタ(以下、TFTと略)の製法に係り、より詳しくは、酸化亜鉛を主成分とする酸化物半導体薄膜層を有する薄膜トランジスタの製法に関する。 The present invention is a thin film transistor (hereinafter, TFT substantially) relates to a method of, and more particularly, relates to a process for the production of a thin film transistor including an oxide semiconductor thin film layer mainly composed of zinc oxide.

酸化亜鉛あるいは酸化マグネシウム亜鉛等の酸化物が優れた半導体(活性層)の性質を示すことは古くから知られており、近年薄膜トランジスタ、発光デバイス、透明導電膜等の電子デバイス応用を目指し、これらの化合物を用いた半導体薄膜層の研究開発が活発化している。 To indicate the nature of the zinc oxide or semiconductor oxide such as magnesium oxide, zinc was excellent (active layer) have been known for a long time, in recent years aimed thin film transistor, light emitting device, an electronic device applications such as a transparent conductive film, of research and development of the semiconductor thin film layer using the compound has been activated.
酸化亜鉛や酸化マグネシウム亜鉛を半導体薄膜層として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン(a−Si:H)を半導体薄膜層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく、優れたTFT特性を有し、また、室温付近の低温でも多結晶薄膜が得られることで高い移動度が期待できる等の利点もあり、積極的な開発が進められている。 TFT using a zinc oxide or magnesium zinc oxide as a semiconductor thin film layer is amorphous silicon in a conventional liquid crystal display is mainly used (a-Si: H) and compared to the amorphous silicon TFT using a semiconductor thin film layer electronic mobility is large and has excellent TFT characteristics, there are also advantages such can be expected high mobility that also polycrystalline thin film is obtained at a low temperature of around room temperature, it has been promoted is actively developed.

酸化亜鉛を酸化物半導体薄膜層として用いたTFT(酸化亜鉛TFT)としては、トップゲート型(下記特許文献1参照)及びボトムゲート型の構造が報告されている。 The TFT (zinc oxide TFT) using zinc oxide as the oxide semiconductor thin film layer, a top gate type (see Patent Document 1) and a bottom gate type structure have been reported.

トップゲート型構造の一例としては、基板上より順にソース・ドレイン電極、酸化物半導体薄膜層、ゲート絶縁膜、ゲート電極を積層して形成される構造を例示することができる。 An example of a top gate structure, can be exemplified from the substrate source and drain electrode in order, the oxide semiconductor thin film layer, a gate insulating film, a structure formed by laminating a gate electrode.
ボトムゲート型構造の一例としては、基板上より順にゲート電極、ゲート絶縁膜、酸化物半導体薄膜層、保護絶縁膜、ソース・ドレイン電極を積層して形成される構造を例示することができる。 An example of a bottom-gate structure, can be exemplified gate electrode in order from the substrate, a gate insulating film, the oxide semiconductor thin film layer, the protective insulating film, a structure formed by laminating the source and drain electrodes.

しかしながら、トップゲート型の薄膜トランジスタの場合、酸化物半導体薄膜層の上部をチャネル部として用いるため、酸化物半導体薄膜層上へのゲート絶縁膜の成膜時に発生する熱やプラズマ雰囲気に、チャネル部が曝されるという問題が生じる。 However, the case of the top gate thin film transistor, for using the upper portion of the oxide semiconductor thin film layer as a channel portion, the heat or plasma atmosphere generated during the formation of the gate insulating film of the oxide semiconductor thin film layer, channel portion a problem that is exposed occurs.
特に、酸化物半導体薄膜層の主成分である酸化亜鉛は耐熱性が充分でないため、ゲート絶縁膜の成膜に伴う熱履歴により、酸化物半導体薄膜層表面(チャネル部)近傍からの構成元素である亜鉛や酸素の脱離が生じる。 In particular, the main component zinc oxide is the oxide semiconductor thin film layer because of insufficient heat resistance, the heat history associated with the formation of the gate insulating film, the oxide semiconductor thin film layer surface (channel portion) in the construction elements from the vicinity elimination of certain zinc and oxygen occurs. 酸化物半導体薄膜から、その構成元素である亜鉛や酸素が脱離することで、欠陥が生じ、膜質を低下させる。 An oxide semiconductor thin film, by zinc and oxygen which is a constituent element is eliminated, resulting defects, lowering the quality.
また、ゲート絶縁膜成膜時には、熱工程を経ると同時に、酸化物半導体表面がプラズマ雰囲気に曝される。 Further, when the gate insulating film forming, at the same time through the thermal process, the oxide semiconductor surface is exposed to a plasma atmosphere. 該プラズマは高エネルギー粒子を含むため、酸化物半導体表面にダメージを誘起する。 The plasma for containing high-energy particles, to induce damage to the oxide semiconductor surface. さらに、該プラズマが水素や水酸基といった還元性雰囲気の場合には、酸化物半導体表面を還元し、酸素欠損を引き起こし、欠陥となり、さらに膜質を低下させる。 Furthermore, when the plasma is a reducing atmosphere such as hydrogen or hydroxyl groups, and reducing the oxide semiconductor surface, causing the oxygen deficiency becomes a defect, to further reduce the film quality.
これらの欠陥は電気的には浅い不純物準位を形成し、酸化物半導体薄膜層の低抵抗化を引き起こす。 These defects form a shallow impurity level in the electrical, causing the resistance of the oxide semiconductor thin film layer. そのため、酸化亜鉛をトップゲート型の薄膜トランジスタの活性層に用いた場合、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大とともに、しきい電圧が小さくなり、リーク電流が増大する。 Accordingly, in the case of using zinc oxide for the active layer of a top-gate thin film transistor, without applying gate voltage becomes the operation of the normally-on type i.e. depletion type drain current flows, with increasing defect level threshold the voltage decreases, the leakage current increases.
また、欠陥は活性層となる酸化亜鉛中のキャリアのトラップとなり、薄膜トランジスタの電子移動度の低下を引き起こす。 Further, the defect becomes a carrier trap in the zinc oxide serving as an active layer, causing a reduction in electron mobility of the thin film transistor.
さらに、ゲート絶縁膜を有機金属等を原料ガスとするプラズマ化学気相成長法にて、例えば200℃以下といった低温域で成膜した場合等、膜中に炭素が取り込まれることとなるが、当該炭素はゲート絶縁膜の膜質を低下させる要因となり、リーク電流の増大や信頼性の悪化といった課題を生じる。 Further, the gate insulating film and the organic metal or the like by a plasma chemical vapor deposition of a raw material gas, such as when formed in the low temperature range of, for example 200 ° C. or less, but so that the carbon is incorporated into the film, the carbon becomes a factor of lowering the quality of the gate insulating film, resulting in problems such increase in the reliability deterioration of the leakage current.

一方、ボトムゲート型の薄膜トランジスタにおいても、酸化物半導体薄膜層上に保護絶縁膜を成膜する際、トップゲート型の薄膜トランジスタと同様の理由で、酸化物半導体薄膜層及び保護絶縁膜自体に欠陥が生じ、膜質が低下する。 On the other hand, in the bottom-gate thin film transistor, in forming the protective insulating film on the oxide semiconductor thin film layer, for the same reason as the top gate type thin film transistor, the defects in the oxide semiconductor thin film layer and the protective insulating film itself occurs, the film quality is degraded. また、保護絶縁膜に炭素が含まれることによっても、保護絶縁膜の膜質が低下する。 Also, by the inclusion of carbon in the protective insulating film, the film quality of the protective insulating film is lowered. それにより、酸化物半導体薄膜層と第一保護絶縁膜の界面特性が悪化する。 Thereby, the interface characteristics of the oxide semiconductor thin film layer and the first protective insulating film is deteriorated. 該界面はチャネルと反対面で、バックチャネルにあたる部分であるが、バックチャネルの界面特性の悪化によってもリーク電流の増大といった問題が生じる。 The surfactant is a surface opposite to the channel, is a portion corresponding to the back channel, a problem increase in leakage current by deterioration of interface characteristics back channel occurs.

特開2003−298062号公報 JP 2003-298062 JP

本発明は上記問題に鑑みてなされたものであり、酸化物半導体薄膜層上に絶縁膜を形成した積層構造において、該酸化物半導体薄膜表面の構成元素の脱離や還元による欠陥の増大を抑制する。 The present invention has been made in view of the above problems, in the laminated structure forming an insulating film on the oxide semiconductor thin film layer, suppress an increase in defects due to elimination or reduction of the constituent elements of the oxide semiconductor thin film surface to. それにより、リーク電流の増大等の弊害を抑制することができる薄膜トランジスタの製法を提供することを解決課題とする。 Thus, the problem to be solved is to provide a method of a thin film transistor which can suppress adverse effects such as an increase in leakage current.
加えて、酸化物半導体薄膜層とゲート絶縁膜の界面特性を良好にする。 In addition, to improve the interface characteristics of the oxide semiconductor thin film layer and the gate insulating film. それにより、リーク電流がさらに抑制された、信頼性に優れた薄膜トランジスタの製法を提供することも解決課題とする。 Thereby, the leakage current is further suppressed, also a problem to be solved is to provide a method of thin film transistor having excellent reliability.

請求項1に係る発明は、基板上に酸化亜鉛を主成分とする酸化物半導体薄膜層を形成する工程と、該酸化物半導体薄膜層上に第一絶縁膜を形成する工程と、該第一絶縁膜上に第二絶縁膜を形成する工程を有する薄膜トランジスタの製法において、前記第二絶縁膜を成膜する前に、第一絶縁膜を酸化することを特徴とする薄膜トランジスタの製法に関する。 The invention according to claim 1 includes the steps of forming an oxide semiconductor thin film layer mainly composed of zinc oxide on the substrate, forming a first insulating film over the oxide semiconductor thin film layer, said first in preparation of thin film transistor having a step of forming a second insulating film on the insulating film, before forming the second insulating film, a process for the preparation of a thin film transistor, which comprises oxidizing a first insulating film.

請求項2に係る発明は、前記第一絶縁膜を前記酸化物半導体薄膜層の上側表面のみを被覆するようにパターン形成し、その後、該第一絶縁膜及び該酸化物半導体薄膜層を酸化することを特徴とする請求項1記載の薄膜トランジスタの製法に関する。 The invention according to claim 2, wherein said first insulating film is formed pattern so as to cover only the upper surface of the oxide semiconductor thin film layer, then oxidizing said first insulating film and the oxide semiconductor thin film layer regarding the thin film transistor manufacturing method according to claim 1, wherein a.

請求項3に係る発明は、前記第一絶縁膜が炭素を含むことを特徴する請求項1又は2記載の薄膜トランジスタの製法に関する。 The invention according to claim 3 relates to the method according to claim 1 or 2, wherein the thin film transistor wherein the first insulating film is characterized in that it contains carbon.

請求項4に係る発明は、前記第一絶縁膜が酸素を構成元素に含む化合物からなることを特徴とする請求項1乃至3いずれか記載の薄膜トランジスタの製法に関する。 The invention according to claim 4 relates to the method of claims 1 to 3 thin film transistor according to any one, characterized in that said first insulating film is made of a compound containing a constituent element of oxygen.

請求項5に係る発明は、前記第一絶縁膜が酸素を構成元素に含まない化合物からなることを特徴とする請求項1乃至3いずれか記載の薄膜トランジスタの製法に関する。 The invention according to claim 5 relates to the preparation of the thin film transistor of claims 1 to 3, wherein any one, characterized in that said first insulating film is made of a compound that does not contain a constituent element oxygen.

請求項6に係る発明は、前記第一絶縁膜の酸化を、少なくとも酸素を構成元素として含むプラズマに第一絶縁膜を暴露させることにより行うことを特徴とする請求項1乃至5いずれか記載の薄膜トランジスタの製法に関する。 Invention, the oxide of the first insulating film, according to any one of claims 1 to 5, characterized in that by exposing the first insulating film to a plasma containing at least oxygen as a constituent element according to claim 6 thin film transistor on the production method.

請求項7に係る発明は、前記酸化物半導体薄膜層の形成と前記第一絶縁膜の形成を、真空中で連続して行うことを特徴とする請求項1乃至6いずれか記載の薄膜トランジスタの製法に関する。 Invention, the oxide formation with the formation of the first insulating film of the semiconductor thin film layer, method of claims 1 to 6, wherein any one thin film transistor and performing in succession in a vacuum according to claim 7 on.

請求項1に係る発明によれば、第二絶縁膜を成膜する前に、第一絶縁膜を酸化することにより、第一絶縁膜とともに第一絶縁膜に被覆された酸化物半導体薄膜層も酸化することができる。 According to the invention of claim 1, before forming the second insulating film, by oxidizing the first insulating film, the oxide semiconductor thin film layer with the first insulating film coated on the first insulating film is also it can be oxidized. そのため、トップゲート型の薄膜トランジスタにおいて、第一絶縁膜の成膜に伴う熱処理により生じた酸化物半導体薄膜層中の欠陥が減少し、酸化物半導体薄膜層の低抵抗化、導電率の減少を抑制することができる。 Therefore, in the top-gate thin film transistor, defects in the oxide semiconductor thin film layer caused by the heat treatment due to the formation of the first insulating film is reduced, the resistance of the oxide semiconductor thin film layer, a decrease in the conductivity suppression can do. そのため、低しきい電圧で、リーク電流の抑制された電子移動度の高い薄膜トランジスタとなる。 Therefore, at a low threshold voltage, a high electron mobility with suppressed leakage current thin-film transistor.
また、酸化物半導体薄膜層中の欠陥が減少することにより、酸化物半導体薄膜層の膜質も向上する。 Further, since the defects in the oxide semiconductor thin film layer is reduced, thereby improving the film quality of oxide semiconductor thin film layer. 加えて、第一絶縁膜を酸化することで、第一絶縁膜中の欠陥準位も減少するので、第一絶縁膜の膜質も向上する。 In addition, by oxidizing the first insulating film, since reduced defect levels in the first insulating film, it is also improved quality of the first insulating film. そのため、酸化物半導体薄膜層との界面特性が向上し、リーク電流がさらに抑制された薄膜トランジスタとなる。 Therefore, to improve the interface characteristics with the oxide semiconductor thin film layer, a thin film transistor is leakage current is further suppressed.
また、ボトムゲート型の薄膜トランジスタでも、酸化物半導体薄膜層のバックチャネル側において、欠陥の減少に伴う第一絶縁膜との界面特性の向上が起こり、リーク電流の抑制といった効果を十分に奏することができる。 Also in the bottom-gate thin film transistor, the back channel side of the oxide semiconductor thin film layer occurs to improve the interface characteristics between the first insulating film with decreasing defects can produce a great effect that the suppression of the leakage current it can.

請求項2に係る発明によれば、第一絶縁膜を酸化物半導体薄膜層の上側表面のみを被覆するようにパターン形成し、その後、該第一絶縁膜を酸化することにより、酸化物半導体薄膜層側面を酸化することができる。 According to the invention of claim 2, by a first insulating film is patterned to cover only the upper surface of oxide semiconductor thin film layer, then oxidizing said first insulating film, an oxide semiconductor thin film it can be oxidized layer side. そのため、酸化物半導体薄膜層中の欠陥をより減少させることができ、リーク電流をさらに抑制することができる。 Therefore, defects in the oxide semiconductor thin film layer can be further reduced and it is possible to further suppress the leakage current.

請求項3に係る発明によれば、第一絶縁膜が炭素を含む場合、第一絶縁膜を酸化することで、炭素と酸素が結合する。 According to the invention of claim 3, when the first insulating film comprises a carbon by oxidizing the first insulating film, carbon and oxygen is bound. それにより、炭素が酸素と共に第一絶縁膜から脱離し、炭素の含有量の少ない良好な第一絶縁膜を形成することができる。 This allows the carbon is desorbed from the first insulating film with oxygen to form a good first insulating film with a low content of carbon. そのため、第一絶縁膜の膜質を向上させることができ、第一絶縁膜と酸化物半導体薄膜層の界面が良好なものとなる。 Therefore, it is possible to improve the quality of the first insulating film, the interface of the first insulating film and the oxide semiconductor thin film layer is improved.

請求項4に係る発明によれば、第一絶縁膜が酸素を構成元素に含む化合物からなる場合、第一絶縁膜に存在する酸素欠損等の欠陥を酸化処理により補い、それにより欠陥準位が減少する。 According to the invention of claim 4, when the first insulating film is made of a compound containing a constituent element of oxygen, a defect of an oxygen deficiency or the like present in the first insulating film compensated by oxidation treatment, is thereby defect level Decrease. そのため、第一絶縁膜の膜質が向上すると同時に、酸化物半導体薄膜層との界面が良好なものとなる。 Therefore, at the same time as the film quality of the first insulating film is improved, the interface between the oxide semiconductor thin film layer is improved.

請求項5に係る発明によれば、第一絶縁膜が酸素を構成元素に含まない化合物からなる場合、第一絶縁膜に存在する未結合手等の欠陥を酸化処理により酸素で補償し、欠陥準位が減少する。 According to the invention of claim 5, when the first insulating film is made of a compound that does not contain a constituent element of oxygen, defects such as dangling bonds compensated with oxygen by the oxidation processes present in the first insulating film, defects level is reduced. そのため、第一絶縁膜の膜質が向上すると同時に、酸化物半導体薄膜層との界面が良好なものとなる。 Therefore, at the same time as the film quality of the first insulating film is improved, the interface between the oxide semiconductor thin film layer is improved.

請求項6に係る発明によれば、第一ゲート絶縁膜の酸化を構成元素として少なくとも酸素を含むプラズマに暴露することで行うことにより、広範囲に亘り、第一ゲート絶縁膜及び第一ゲート絶縁膜に被膜された酸化物半導体薄膜層を酸化することができる。 According to the invention of claim 6, by performing by exposure to a plasma containing at least oxygen oxidation of the first gate insulating film as a constituent element, over a wide range, the first gate insulating film and the first gate insulating film it can be oxidized film oxide semiconductor thin film layer.

請求項7に係る発明によれば、酸化物半導体薄膜層の形成と第一絶縁膜の形成を、真空中で連続して行うことにより酸化物半導体薄膜層と第一絶縁膜の界面特性がさらに良好となり、よりリーク電流を抑制することができる。 According to the invention of claim 7, oxide formation and the formation of the first insulating film of the semiconductor thin layer, the interfacial characteristics of the oxide semiconductor thin film layer and the first insulating film by further performed continuously in vacuum becomes good, it can be suppressed more leakage current.

本発明の第一実施例に係る薄膜トランジスタについて、図1に基づいて以下に説明する。 A thin film transistor according to the first embodiment of the present invention will be described below with reference to FIG.
なお、本発明に係る薄膜トランジスタは該実施例の構造によって、何ら限定されるものではない。 Incidentally, the thin film transistor according to the present invention depending on the structure of the embodiment, the present invention is not limited in any way.

本発明の第一実施例に係る薄膜トランジスタ100は、基板1、一対のソース・ドレイン電極2、酸化物半導体薄膜層3、第一ゲート絶縁膜4、コンタクト部5a、第二ゲート絶縁膜6、一対のソース・ドレイン外部電極2a、ゲート電極7、表示電極8を有しており、図1に示すように、これら各構成を積層して形成されている。 TFT 100 according to the first embodiment of the present invention includes a substrate 1, a pair of source and drain electrodes 2, oxide semiconductor thin film layer 3, first gate insulator 4, contact portion 5a, a second gate insulating film 6, a pair source and drain external electrodes 2a of the gate electrode 7 has a display electrode 8, as shown in FIG. 1, it is formed by laminating each of these configurations.

薄膜トランジスタ100は、図1に示す通り、ガラス(SiO 2とAl 2 O 3を主成分とする無アルカリガラス)からなる基板1上に形成されている。 TFT 100, as shown in FIG. 1, is formed on the substrate 1 made of glass (non-alkali glass mainly comprising SiO 2 and Al 2 O 3).
基板1の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁体をコーティングしたもの等、絶縁体であれば使用可能である。 Material of the substrate 1 is not limited to glass, such as those coated with insulation plastic or metal foil can be used as long as an insulator.

基板1上には、一対のソース・ドレイン電極2が積層されている。 On the substrate 1, a pair of source and drain electrodes 2 are laminated. この一対のソース・ドレイン電極2は、基板1上面に間隙を有して配置されている。 The pair of source and drain electrode 2 are arranged with a gap in the substrate 1 top.
ソース・ドレイン電極2は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。 Source and drain electrodes 2, for example, indium tin oxide (ITO), n + conductive oxides such as ZnO, is formed by a metal which is at least partially covered by a metal or the conductive oxide.

酸化物半導体薄膜層3は、基板1とソース・ドレイン電極2上に積層されている。 Oxide semiconductor thin film layer 3 is laminated on the substrate 1 and the source and drain electrodes 2.
酸化物半導体薄膜層3は、一対のソース・ドレイン電極2の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。 Oxide semiconductor thin film layer 3 is arranged so as to form a channel between a pair of source and drain electrodes 2 of the electrode, are formed from the oxide semiconductor whose main component is zinc oxide. ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Li、Na、N、C等のp型ドーパント及びB、Al、Ga、In等のn型ドーパントがドーピングされた酸化亜鉛およびMg、Be、In、Sn等がドーピングされた酸化亜鉛を含む。 Here, the oxide semiconductor whose main component is zinc oxide, other zinc oxide intrinsic, Li, Na, N, p-type dopant and B of C such, Al, Ga, an n-type dopant such as In doping zinc oxide and Mg, including be, an In, a zinc oxide or Sn-doped.
なお、酸化物半導体薄膜層3は、各ソース・ドレイン電極2上に形成されている部分の厚さが、一対のソース・ドレイン電極2間に形成された部分よりも薄く図示されているが、これは単なる図示の都合であって、実際には、両者の厚さはほぼ同一である。 Note that the oxide semiconductor thin film layer 3, the thickness of the portion formed on the source and drain electrodes 2 have been thinner illustrated than the portion formed between the pair of source and drain electrodes 2, This is a convenience just shown, in practice, the thickness of the both are nearly identical.

第一ゲート絶縁膜4は、酸化物半導体薄膜層3の上側表面のみを被覆するように形成されている。 The first gate insulating film 4 is formed so as to cover only the upper surface of the oxide semiconductor thin film layer 3. この第一ゲート絶縁膜4は、ゲート絶縁膜の一部として設けられ、酸化物半導体薄膜層3を製造工程でのレジスト剥離液から保護する保護膜としての役割をも果たすものである。 The first gate insulating film 4 is provided as a part of the gate insulating film, in which also serves as a protective film for protecting the oxide semiconductor thin film layer 3 from the resist stripping solution in the production process.

また第一ゲート絶縁膜4は、第二ゲート絶縁膜6の成膜前に酸化される。 The first gate insulating film 4 is oxidized before forming the second gate insulating film 6. これにより、第一ゲート絶縁膜4だけでなく酸化物半導体薄膜層3も酸化することができる。 This allows the oxide semiconductor thin film layer 3 as well as the first gate insulating film 4 is also oxidized. 酸化物半導体薄膜層3を酸化することにより、酸化物半導体薄膜層中の欠陥が減少し、酸化物半導体薄膜層の低抵抗化を抑制することができる。 By oxidizing the oxide semiconductor thin film layer 3 may be defects in the oxide semiconductor thin film layer is reduced, suppressing the resistance of the oxide semiconductor thin film layer. そのため、リーク電流の抑制された薄膜トランジスタとなる。 Therefore, the suppression-on thin film transistor of the leakage current. また、欠陥が減少することにより、キャリア濃度が増加し、高移動度の薄膜トランジスタとなる。 Further, by the defect decreases, the carrier concentration is increased, a high mobility of the thin film transistor.

また、第一ゲート絶縁膜4が酸素を含む化合物で構成されている場合、第一ゲート絶縁膜4には酸素欠損等の欠陥が存在する。 Also, if the first gate insulating film 4 is composed of a compound containing oxygen, the first gate insulating film 4 there are defects such as oxygen deficiency. この時、第一ゲート絶縁膜4を酸化することで、第一ゲート絶縁膜中の欠陥が酸素により補償され、欠陥準位が減少する。 In this case, by oxidizing the first gate insulating film 4, defects in the first gate insulating film is compensated by oxygen, reduces the defect level. それにより、膜質が向上する。 Thereby improving the film quality. 酸素を含む化合物としては、酸化珪素、酸窒化珪素、酸化アルミニウム、酸化マグネシウム、酸化イットリウム、酸化ハフニウム等が挙げられる。 Compounds containing oxygen, silicon oxide, silicon oxynitride, aluminum oxide, magnesium oxide, yttrium oxide, hafnium oxide, and the like.
また、第一ゲート絶縁膜4が酸素を含まない化合物で構成されている場合、第一ゲート絶縁膜4には未結合手等の欠陥が存在する。 Also, if the first gate insulating film 4 is composed of a compound containing no oxygen, the first gate insulating film 4 there are defects such as dangling bonds. 当該欠陥は酸素欠損ではないが、第一ゲート絶縁膜4を酸化することで、欠陥を酸素で補償し、欠陥準位が減少する。 The defect is not a oxygen deficiency, by oxidizing the first gate insulating film 4, to compensate for defects in oxygen, reduces the defect level. それにより、膜質が向上する。 Thereby improving the film quality. 酸素を含まない化合物としては窒化珪素等が挙げられる。 The oxygen contains no compound nitride and the like.

また、例えば、有機材料を用いてプラズマ化学気相成長法にて、200℃以下といった低温域で第一ゲート絶縁膜を成膜した場合、有機材料の乖離が十分に行われない。 Further, for example, by a plasma chemical vapor deposition method using an organic material, when forming a first gate insulating film in a low temperature range such as 200 ° C. or less, divergence of the organic material is not sufficiently. そのため、第一ゲート絶縁膜4に不純物である炭素が取り込まれ、第一ゲート絶縁膜の膜質が悪化する。 Therefore, the carbon which is an impurity is incorporated in the first gate insulating film 4, the film quality of the first gate insulating film is deteriorated. しかしながら、第一ゲート絶縁膜4を酸化することによって、炭素と酸素が結合し、ゲート絶縁膜から脱離する。 However, by oxidizing the first gate insulating film 4, carbon and oxygen combine to detachment from the gate insulating film. それにより、不純物である炭素の少ない絶縁膜となり、良質なゲート絶縁膜となる。 Thereby, it becomes less insulating film carbon as impurities, a high-quality gate insulating film.

上記したように、ゲート絶縁膜4の膜質が向上し、加えて、酸化物半導体薄膜層3も欠陥の減少により膜質が向上する。 As mentioned above, improves the quality of the gate insulating film 4, in addition, the film quality is improved by the reduction of even the defect oxide semiconductor thin film layer 3. そのため、酸化物半導体薄膜層3と第一ゲート絶縁膜4との界面特性が向上し、リーク電流の抑制された信頼性の高い薄膜トランジスタとなる。 Therefore, the oxide semiconductor thin film layer 3 to improve interface characteristics between the first gate insulating film 4, a highly reliable thin film transistors with suppressed leakage current.
第一ゲート絶縁膜4の厚みは、酸化処理によって酸化物半導体薄膜層3の上表面まで酸化できる程度の薄い膜厚である必要がある。 The thickness of the first gate insulating film 4, there needs to be a thin thickness enough to be oxidized to the upper surface of oxide semiconductor thin film layer 3 by the oxidation treatment. 酸化物半導体薄膜層表面まで酸化されなければ、酸化物半導体薄膜層表面の欠陥が減少せず、本発明の効果が半減するからである。 To be oxidized to an oxide semiconductor thin film layer surface, it does not decrease defects in the oxide semiconductor thin film layer surface, because the effects of the present invention is reduced by half. 具体的な膜厚は、酸化処理の方法にもよるが、酸素を構成元素として含むプラズマで暴露することによって酸化処理を行う場合、100Å程度が好ましい。 Specific thickness, depending on the method of oxidation treatment, when performing an oxidation process by exposure in plasma containing oxygen as a constituent element, is preferably about 100 Å.

第二ゲート絶縁膜6は、一対のソース・ドレイン電極2、酸化物半導体薄膜層3側面及び第一ゲート絶縁膜4の表面全面を被覆するように積層されている。 Second gate insulating film 6 is laminated so as to cover the entire surface of the pair of source and drain electrodes 2, oxide semiconductor thin film layer 3 side and the first gate insulating film 4. このように、第二ゲート絶縁膜6が積層されることにより、酸化物半導体薄膜層3表面を第一ゲート絶縁膜4にて、側面を第二ゲート絶縁膜6にて完全に被覆することができる。 Thus, by the second gate insulating film 6 is laminated, an oxide semiconductor thin film layer 3 surface in the first gate insulating film 4, it completely covers the side surface by the second gate insulating film 6 it can.
第二ゲート絶縁膜6の厚みは、例えば、200〜400nmに形成され、好ましくは、約300nmに形成される。 The thickness of the second gate insulating film 6 is formed, for example, 200 to 400 nm, preferably formed in about 300 nm.

第二ゲート絶縁膜6は、酸化珪素(SiOx)膜、酸窒化珪素(SiON)膜、窒化珪素(SiNx)膜あるいは窒化珪素(SiNx)に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。 Second gate insulating film 6, a silicon oxide (SiOx) film, silicon oxynitride (SiON) film, an oxygen with a compound containing oxygen or oxygen as a constituent element to silicon nitride (SiNx) film or a silicon nitride (SiNx) It is formed by doping the film. この第二ゲート絶縁膜6としては、酸化珪素化合物(SiOx)や酸窒化珪素(SiON)に比較して誘電率の大きい、SiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN 2 O、を用いて酸素をドーピングした膜が好ましく用いられる。 As the second gate insulating film 6, as compared with the silicon oxide compound (SiOx) or silicon oxynitride (SiON) having a large dielectric constant, a compound containing oxygen or oxygen as a constituent element SiNx, for example, N 2 O, the doped film is used preferably oxygen with. これにより、誘電率が高く、酸化物半導体薄膜層の保護の観点からも優れた薄膜トランジスタとなるからである。 Thus, high dielectric constant, because an excellent thin film transistor from the viewpoint of protection of the oxide semiconductor thin film layer.
第一ゲート絶縁膜4及び第二ゲート絶縁膜6は、例えばプラズマ化学気相成長(PCVD)法により形成される。 The first gate insulating film 4 and the second gate insulating film 6 is formed, for example, by plasma chemical vapor deposition (PCVD) method.

一対のソース・ドレイン外部電極2aはそれぞれ対応したソース・ドレイン電極2とコンタクト部5aを介して接続される。 A pair of source and drain external electrode 2a is connected via the source-drain electrode 2 and the contact portion 5a corresponding respectively.

ゲート電極7は、第二ゲート絶縁膜6上に形成されている。 The gate electrode 7 is formed on the second gate insulating film 6. このゲート電極7は、薄膜トランジスタに印加するゲート電圧により酸化物半導体薄膜層3中の電子密度を制御する役割を果たすものである。 The gate electrode 7 plays a role to control the electron density in the oxide semiconductor thin film layer 3 by the gate voltage applied to the thin film transistor.
ゲート電極7はCr、Tiに例示される金属膜からなる。 The gate electrode 7 is made of a metal film illustrated Cr, the Ti.

表示電極8は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。 Display electrode 8 is formed to apply a voltage via a thin film transistor liquid crystal used in a liquid crystal display. この電極は可視光に対する高い透過率が要求されるため、インジウムスズ酸化物(ITO)などを用いた酸化物導電性薄膜が形成される。 The electrode for a high transmittance for visible light is required, indium tin oxide (ITO) conductive oxide thin film using, for example, is formed. なお、図1では、省略されているが、表示電極8は第二ゲート絶縁膜6上をゲート電極7と逆方向に延出されている。 In FIG. 1, has been omitted, display electrode 8 is extended in a direction opposite to that of the gate electrode 7 on the second gate insulating film 6.

本発明の第一実施例に係る薄膜トランジスタ(TFT)の製造方法について、図2及び図3に基づいて以下に説明する。 A method for manufacturing a thin film transistor according to the first embodiment of the present invention (TFT), is described below with reference to FIGS. 但し、図2及び3は、スペースの関係で二つの図面に分かれているが、連続した工程を示している。 However, Figure 2 and 3 is divided into two figures in relation to space, it shows a continuous process.

まず、図2(1)に示される如く、基板1上全面にマグネトロンスパッタリング法等により、Ti、Cr等の金属薄膜を例えば100nmの厚みで形成した後、この薄膜に、フォトリソグラフィー法を用いて一対のソース・ドレイン電極2を形成する。 First, as shown in FIG. 2 (1), by magnetron sputtering or the like on the entire surface of the substrate 1, Ti, after forming a thickness of the metal thin film, for example, 100nm such as Cr, in the thin film, by photolithography forming a pair of source and drain electrodes 2.

図2(2)に示す如く、基板1および一対のソース・ドレイン電極2上の全面に酸化物半導体薄膜層3として、酸化亜鉛を主成分とする半導体薄膜、好適には真性酸化亜鉛を例えば50〜100nm程度の膜厚で形成する。 As shown in FIG. 2 (2), as the oxide semiconductor thin film layer 3 on the entire surface of the substrate 1 and a pair of source and drain electrodes 2, a semiconductor thin film, preferably such as intrinsic zinc oxide 50 whose main component is zinc oxide to have a thickness of about ~ 100 nm.

図2(3)に示される如く、酸化物半導体薄膜層3上に第一ゲート絶縁膜4を形成する。 As shown in FIG. 2 (3), forming a first gate insulating film 4 is formed over the oxide semiconductor thin film layer 3. このとき、酸化物半導体薄膜層3及び第一ゲート絶縁膜4の形成を真空中で連続して行うことが好ましい。 In this case, it is preferable to perform the formation of the oxide semiconductor thin film layer 3 and first gate insulator film 4 continuously in a vacuum. これにより、酸化物半導体薄膜層3と第一ゲート絶縁膜4の界面特性を良好に維持することができるからである。 This is because it is possible to maintain the oxide semiconductor thin film layer 3 interface characteristics of the first gate insulating film 4.

図2(4)に示される如く、前記第一ゲート絶縁膜4上にフォトレジストをコーティングし、パターニングされたフォトレジスト4aを形成し、このフォトレジスト4aをマスクとして、前記第一ゲート絶縁膜4をSF 6等のガスを用いてドライエッチングし、次いで0.2%HNO 3溶液にて酸化物半導体薄膜層3に対しウェットエッチングを行う。 As shown in FIG. 2 (4), coating a photoresist on the first gate insulating film 4, forming a patterned photoresist 4a, the photoresist 4a as a mask, the first gate insulating film 4 the wet etching to dry etching, and then the oxide semiconductor thin film layer 3 at 0.2% HNO 3 solution with a gas such as SF 6.

続きの工程を図3を用いて説明する。 The continuation of the process will be described with reference to FIG.
図3(1)は酸化物半導体薄膜層3のウェットエッチング後にフォトレジスト4aを除去した断面図を示しており、酸化物半導体薄膜層3と同一形状の第一ゲート絶縁膜4を有するTFT活性層領域が形成されている。 3 (1) of the oxide semiconductor thin film layer 3 is a cross-sectional view after removing the photoresist 4a after the wet etching, TFT active layer having a first gate insulating film 4 of an oxide semiconductor thin film layer 3 having the same shape region is formed. 第一ゲート絶縁膜4は、酸化物半導体薄膜層3との界面形成に加えて、活性領域をパターン形成する時の酸化物半導体薄膜層を保護する役目も同時に果たしている。 The first gate insulating film 4, in addition to the interface formed between the oxide semiconductor thin film layer 3, plays simultaneously serves to protect the oxide semiconductor thin film layer when patterning the active region. すなわち、活性層パターニング後のフォトレジスト4aを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層3表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜4が酸化物半導体薄膜層3表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護絶縁膜としての機能を果たし、酸化物半導体薄膜層3の表面あれを防ぐことができる。 That is, the resist stripping solution used in the case of peeling the photoresist 4a after the active layer patterned contact with the oxide semiconductor thin film layer 3 surface and the thin film surface and crystal grain boundaries become roughened by etching, the first gate insulating by film 4 exists in the oxide semiconductor thin film layer 3 surface, functions as a protective insulating film for various chemical such resist stripper used in the photolithography process, it is possible to prevent the surface roughness of the oxide semiconductor thin film layer 3 .

酸化物半導体薄膜層3及び第一ゲート絶縁膜4のパターン形成後、第一ゲート絶縁膜4を酸化する。 After patterning of oxide semiconductor thin film layer 3 and first gate insulator film 4, oxidizing the first gate insulating film 4. 当該酸化は、構成元素に酸素を含むプラズマに第一ゲート絶縁膜4を暴露させることで行うことが好ましい。 The oxidation is preferably carried out by exposing the first gate insulating film 4 in a plasma containing oxygen as a constituent element. それにより、広範囲に亘り、第一ゲート絶縁膜4及び第一ゲート絶縁膜4に被膜された酸化物半導体薄膜層3を酸化することができるからである。 Thus, over a wide range, because the oxide semiconductor thin film layer 3 which is coated on the first gate insulating film 4 and the first gate insulating film 4 can be oxidized. 当該プラズマは、酸素(O )或いは亜酸化窒素(N O)といった酸化性ガスを用いて発生させることができる。 The plasma can be generated using oxygen (O 2) or nitrous oxide (N 2 O) such as the oxidizing gas.
第一ゲート絶縁膜4の成膜時には熱工程を伴う。 The time of forming the first gate insulating film 4 involves thermal processes. 酸化物半導体薄膜層の主成分である酸化亜鉛は耐熱性が充分でないため、当該熱処理により、酸化物半導体薄膜層表面(チャネル部)近傍からの構成元素である亜鉛や酸素の脱離が生じる。 Since zinc oxide as the main component of the oxide semiconductor thin film layer is not sufficient heat resistance by the heat treatment, the oxide semiconductor thin film layer surface (channel portion) elimination of zinc and oxygen as a constituent element of a neighboring occurs. そのため、酸化物半導体薄膜層3に欠陥が生じ、膜質が低下する。 Therefore, defects in the oxide semiconductor thin film layer 3 occurs, the film quality is reduced.
また、第一ゲート絶縁膜4の成膜時には、熱工程を経ると同時に、酸化物半導体表面がプラズマ雰囲気に曝される。 Further, at the time of forming the first gate insulating film 4, and at the same time through the thermal process, the oxide semiconductor surface is exposed to a plasma atmosphere. 該プラズマが水素や水酸基といった還元性雰囲気の場合には、酸化物半導体表面を還元するので、酸素欠損を引き起こし、欠陥となり、膜質が低下する。 Since the plasma is in the case of reducing atmosphere such as hydrogen or hydroxyl groups, to reduce the oxide semiconductor surface, causing the oxygen deficiency becomes a defect, the film quality is reduced. 当該酸化処理は上記ゲート絶縁膜4の成膜による欠陥の影響を緩和するために行われる。 The oxidation process is carried out in order to mitigate the effects of defects due to deposition of the gate insulating film 4. 以下、当該酸化処理の効果について詳しく述べる。 Hereinafter, described in detail the effect of the oxidation process.
上記したように、ゲート絶縁膜4の成膜に伴い、酸化物半導体薄膜層中の亜鉛や酸素が脱離し、欠陥が形成される。 As described above, with the formation of the gate insulating film 4, zinc and oxygen in the oxide semiconductor thin film layer is eliminated, defects are formed. 当該欠陥は電気的に浅い不純物準位を形成するため、酸化物半導体薄膜層の低抵抗化を引き起こす。 The defects to form an electrically shallow impurity level, causing the resistance of the oxide semiconductor thin film layer. そのため、薄膜トランジスタはノーマリーオン型すなわちデプレッション型の動作となり、欠陥の増大とともに、しきい電圧が小さくなり、リーク電流が増大することとなる。 Therefore, the thin film transistor becomes operation of normally-on type i.e. depletion type, with increasing defect, the threshold voltage decreases, so that the leakage current increases.
また、当該欠陥は活性層となる酸化亜鉛中のキャリアのトラップとなり、薄膜トランジスタの電子移動度の低下を引き起こす。 Further, the defect becomes a carrier trap in the zinc oxide serving as an active layer, causing a reduction in electron mobility of the thin film transistor.
そこで、第一ゲート絶縁膜4を成膜後、第一ゲート絶縁膜とともに酸化物半導体薄膜層3も酸化することで、酸素が欠陥を補償し、欠陥が減少するので、欠陥による上記影響を抑えることができる。 Therefore, after forming a first gate insulating film 4, that the oxide semiconductor thin film layer 3 with the first gate insulating film is also oxidized, oxygen compensating a defect, because the defect is reduced, suppressing the influence of the defect be able to. それにより、リーク電流の抑制された高移動度の薄膜トランジスタとなる。 Thereby, a high mobility of the thin film transistor with suppressed leakage current.
また、酸化物半導体薄膜層中の欠陥が減少することにより、酸化物半導体薄膜層の膜質も向上する。 Further, since the defects in the oxide semiconductor thin film layer is reduced, thereby improving the film quality of oxide semiconductor thin film layer.

加えて、第一ゲート絶縁膜4自体にも酸素欠損や未結合手といった欠陥が存在するが、酸化処理を行うことで、第一ゲート絶縁膜中の欠陥準位も減少する。 In addition, although defects such oxygen deficiency, dangling bonds in the first gate insulating film 4 itself is present, by performing the oxidation treatment, it is also reduced defect levels in the first gate insulating film. それにより、第一ゲート絶縁膜の膜質も向上し、第一ゲート絶縁膜4と酸化物半導体薄膜層3の界面特性が良好となる。 Thereby, also improves the film quality of the first gate insulating film, the interface characteristics of the oxide semiconductor thin film layer 3 is improved and the first gate insulating film 4. 以下、欠陥準位が減少する過程を、ゲート絶縁膜を構成する化合物が酸素を含む場合と、含まない場合に分けて、説明する。 Hereinafter, a process of reducing the defect level, and when the compound constituting the gate insulating film including oxygen, separately if not included, will be described.
第一ゲート絶縁膜4が酸素を含む化合物で構成されている場合、第一ゲート絶縁膜4中には酸素欠損等の欠陥が存在する。 If the first gate insulating film 4 is composed of a compound containing oxygen, it is in the first gate insulating film 4 there are defects such as oxygen deficiency. この時、第一ゲート絶縁膜4を酸化することにより、酸素が補充され、欠陥準位が減少する。 In this case, by oxidizing the first gate insulating film 4, oxygen is replenished, reducing the defect level.
また、第一ゲート絶縁膜4が酸素を含まない化合物で構成されている場合、未結合手等の欠陥が存在する。 Also, if the first gate insulating film 4 is composed of a compound containing no oxygen, there is a defect such as dangling bonds. 当該欠陥は酸素欠損ではないが、第一ゲート絶縁膜4を酸化することで、酸素が当該欠陥を補償し、欠陥準位が減少する。 The defect is not a oxygen deficiency, by oxidizing the first gate insulating film 4, oxygen compensates for the defective, decreases defect level.

また、第一ゲート絶縁膜4に炭素が含まれる場合、炭素が不純物となり、第一ゲート絶縁膜の膜質が悪化する。 Also, if it contains carbon in the first gate insulating film 4, the carbon is an impurity, the film quality of the first gate insulating film is deteriorated. しかしながら、第一ゲート絶縁膜4を酸化することによって、炭素と酸素が結合し、ゲート絶縁膜から脱離する。 However, by oxidizing the first gate insulating film 4, carbon and oxygen combine to detachment from the gate insulating film. それにより、不純物である炭素が減少し、良質なゲート絶縁膜となる。 Thereby, the carbon which is an impurity is reduced, and high-quality gate insulating film. これにより、さらにリーク電流が抑制された信頼性に優れた薄膜トランジスタとなる。 Thereby, further a thin film transistor having excellent reliability leakage current is suppressed.
第一ゲート絶縁膜4に炭素が含まれる場合として、例えば、有機シリコンや有機アルミニウム等の有機金属を原料として、プラズマ化学気相成長法にて、200℃以下といった低温域でゲート絶縁膜4を成膜する場合が考えられる。 As if it contains carbon in the first gate insulating film 4, for example, an organic metal such as organic silicon and organic aluminum as a raw material, by a plasma chemical vapor deposition, the gate insulating film 4 in a low temperature range such as 200 ° C. or less If you want to film formation is considered. 有機金属は低温域では乖離が十分に行われず、膜中に炭素を含むこととなる。 Organometallic divergence is not sufficiently at a low temperature region, and contains carbon in the film. 有機シリコンとしては、テトラエトキシシラン(TEOS)、テトラメチルシラン(TMS)、ジメチルジメトキシシラン(DMDMOS)、テトラメトキシシラン(TMOS)、テトラエチルシラン(TES)、オクトメチルサイクロテトラシロキサン(OMCTS)、テトラプロポキシシラン(TPOS)、テトラメチルサイクロテトラシロキサン(TMCTS)、ヘキサメチルジシラザン(HMDS)等が挙げられ、有機アルミニウムとしては、テトラメチルアルミニウム(TMA)、テトラエチルアルミ二ウム(TEA)等が挙げられる。 The organic silicon, tetraethoxysilane (TEOS), tetramethylsilane (TMS), dimethyldimethoxysilane (DMDMOS), tetramethoxysilane (TMOS), tetraethyl silane (TES), oct-methyl cyclo tetra siloxane (OMCTS), tetrapropoxy silane (TPOS), tetramethyl cyclo tetra siloxane (TMCTS), hexamethyldisilazane (HMDS). Examples of the organoaluminum, tetramethyl aluminum (TMA), tetraethylammonium aluminum (TEA), and the like.
なお、当該酸化処理は酸化物半導体薄膜層と第一ゲート絶縁膜のパターン形成前に行ってもよいが、パターン形成後に行うことによって、酸化物半導体薄膜層側面も酸化することができる。 Incidentally, the oxidation process may be performed before patterning of oxide semiconductor thin film layer and the first gate insulating film, but can by performed after the pattern formation, also oxidized oxide semiconductor thin film layer side. それにより、酸化物半導体薄膜層の側面付近の欠陥をより抑えることができ、リーク電流をさらに抑制することができる。 Thereby, defects in the vicinity of the side surface of the oxide semiconductor thin film layer can be further suppressed, it is possible to further suppress the leakage current.

第一ゲート絶縁膜4の酸化処理後、図3(2)に示す如く、基板1、ソース・ドレイン電極2、酸化物半導体薄膜層3、および第一ゲート絶縁膜4上全面に第二ゲート絶縁膜6を形成し、その後フォトリソグラフィー法を用いて一対のソース・ドレイン電極2上にコンタクトホール5を開口する。 After the oxidation treatment of the first gate insulating film 4, as shown in FIG. 3 (2), the substrate 1, source and drain electrodes 2, the second gate insulator on the oxide semiconductor thin film layer 3, and the first gate insulating film 4 on the entire surface forming a film 6, contact holes 5 on the pair of source and drain electrodes 2 with a subsequent photolithography. この場合、第二ゲート絶縁膜6は第一ゲート絶縁膜4(界面制御型絶縁膜)と同様の条件で、プラズマ化学気相成長(PCVD)法を用いて形成することが望ましい。 In this case, the second gate insulating film 6 in the same conditions as the first gate insulating film 4 (the interfacial control type insulating film) is preferably formed by a plasma chemical vapor deposition (PCVD) method.

最後に図3(3)に示す如く、第二ゲート絶縁膜6上にCr、Tiといった金属膜からなるゲート電極7を形成し、ゲート電極7と同一材料にて一対のソース・ドレイン外部電極2aをコンタクト部5aを介してそれぞれに対応したソース・ドレイン電極2と接続するよう形成する。 Finally, as shown in FIG. 3 (3), Cr on the second gate insulating film 6, a gate electrode 7 made of a metal film such as Ti is formed, the pair at the gate electrode 7 and the same material as the source and drain external electrodes 2a to form so as to connect the source and drain electrodes 2 corresponding to each via contact portion 5a. その後、インジウムスズ酸化物(ITO)等からなる表示電極8を形成することでTFTアレイが完成する。 Thereafter, TFT array is completed by forming the display electrode 8 made of indium tin oxide (ITO) or the like.

次いで、本発明の第二実施例に係る薄膜トランジスタの構造について図4を用いて以下説明する。 Next, a structure of a thin film transistor according to the second embodiment of the present invention will be described below with reference to FIG. 第二実施例の構造は、液晶ディスプレイの駆動素子として現在事業化されているボトムゲート型アモルファスシリコンTFTの構造と類似しており、該アモルファスシリコンTFTの製造のプロセスを応用できるので、新たな設備投資を削減して酸化亜鉛TFTの事業化を図れる点で有効である。 Structure of the second embodiment is similar to the structure of the bottom gate type amorphous silicon TFT which is currently commercialized as a drive element of a liquid crystal display, it is possible to apply the process of preparation of the amorphous silicon TFT, new equipment it is effective in that attained the commercialization of zinc oxide TFT to reduce the investment.

図4は本発明の第二実施例に係る薄膜トランジスタ101の構造を示す断面図である。 Figure 4 is a sectional view showing a structure of a thin film transistor 101 according to the second embodiment of the present invention. 薄膜トランジスタ101は、基板9、ゲート電極10、ゲート絶縁膜11、酸化物半導体薄膜層12、第一保護絶縁膜13、第二保護絶縁膜14、一対のソース・ドレイン電極15、オーバーコート絶縁膜16を有してなり、図4に示すように、上記の各構成を積層して形成されている。 TFT 101, a substrate 9, a gate electrode 10, gate insulating film 11, the oxide semiconductor thin film layer 12, a first protective insulating film 13, the second protective insulating film 14, a pair of source and drain electrodes 15, an overcoat insulating film 16 becomes a, as shown in FIG. 4, it is formed by laminating the above constitutions.

薄膜トランジスタ101は、図4に示す通り、基板9上に形成される。 TFT 101, as shown in FIG. 4, is formed on the substrate 9.
基板9上には、ゲート電極10が形成されている。 On the substrate 9, the gate electrode 10 is formed.

ゲート絶縁膜11は、ゲート電極10を被覆するように基板9上の全面に積層されている。 The gate insulating film 11 is laminated on the entire surface of the substrate 9 so as to cover the gate electrode 10.
酸化物半導体薄膜層12は、ゲート電極10を横断してゲート絶縁膜11の一部を被覆するように形成されている。 Oxide semiconductor thin film layer 12 is formed so as to cover a part of the gate insulating film 11 across the gate electrode 10. 酸化物半導体薄膜層12は酸化亜鉛を主成分とする酸化物半導体から形成されている。 Oxide semiconductor thin film layer 12 is formed of an oxide semiconductor whose main component is zinc oxide.

第一保護絶縁膜13は、酸化物半導体薄膜層12の上面を被覆するように積層されている。 The first protective insulating film 13 is laminated to cover the upper surface of oxide semiconductor thin film layer 12. 第一保護絶縁膜13は、酸化亜鉛からなる酸化物半導体薄膜層12を損傷及び還元脱離から保護するために設けられるが、製造工程において酸化物半導体薄膜層12をレジスト剥離液から保護する保護絶縁膜としての役割も果たしている。 The first protective insulating film 13 is provided to protect the oxide semiconductor thin film layer 12 made of zinc oxide from damage and reduction elimination, to protect the oxide semiconductor thin film layer 12 in the manufacturing process of a resist stripping solution Protection also plays a role as an insulating film.

また第一保護絶縁膜13は、第二保護絶縁膜14の成膜前に酸化される。 The first protective insulating film 13 is oxidized prior to deposition of the second protective insulating film 14. これにより、第一保護絶縁膜13だけでなく酸化物半導体薄膜層12も酸化することができる。 This allows the oxide semiconductor thin film layer 12 not only the first protective insulating film 13 is also oxidized. 酸化物半導体薄膜層12及び第一保護絶縁膜13が酸化されることにより、欠陥が減少し、膜質が向上する。 By the oxide semiconductor thin film layer 12 and the first protective insulating film 13 is oxidized, the defect is reduced, thereby improving the film quality. それにより、酸化物半導体薄膜層12と第一保護絶縁膜13との界面(バックチャネルにあたる部分)の特性が向上し、リーク電流の抑制された薄膜トランジスタとなる。 Thereby, it improved characteristics of the interface (portion corresponding back channel) between the oxide semiconductor thin film layer 12 and the first protective insulating film 13, the suppression-on thin film transistor of the leakage current. また、例えば、有機材料を用いてプラズマ化学気相成長法にて、200℃以下といった低温域で第一保護絶縁膜13を成膜した場合等、第一保護絶縁膜13に炭素が含有されることとなるが、第一保護絶縁膜13が酸化されることにより、炭素が酸素と結合し、脱離する。 Further, for example, by using an organic material by a plasma chemical vapor deposition, or the like case of forming the first protective insulating film 13 in a low temperature range such as 200 ° C. or less, carbon is contained in the first protective insulating film 13 Although the fact, by the first protective insulating film 13 is oxidized, bound carbon and oxygen, is desorbed. それにより、第一保護絶縁膜の膜厚がより向上し、リーク電流がさらに抑制される。 Thereby, the film thickness of the first protective insulating film is more improved and the leakage current is further suppressed.
第一保護絶縁膜13の厚みは、酸化処理によって酸化物半導体薄膜層12の上表面まで酸化できる程度の薄い膜厚である必要がある。 The thickness of the first protective insulating film 13, there needs to be a thin thickness enough to be oxidized to the upper surface of oxide semiconductor thin film layer 12 by oxidation. 酸化物半導体薄膜層表面まで酸化されなければ、酸化物半導体薄膜層表面の欠陥が減少せず、本発明の効果が半減するからである。 To be oxidized to an oxide semiconductor thin film layer surface, it does not decrease defects in the oxide semiconductor thin film layer surface, because the effects of the present invention is reduced by half. 具体的な膜厚としては、酸化処理の方法にもよるが、酸素を構成元素として含むプラズマで暴露することによって酸化処理を行う場合、100Å程度が好ましい。 Specific thickness, depending on the method of oxidation treatment, when performing an oxidation process by exposure in plasma containing oxygen as a constituent element, is preferably about 100 Å.

第二保護絶縁膜14は、第一保護絶縁膜13の全面及び酸化物半導体薄膜層12の側面を被覆するように積層されている。 The second protective insulating film 14 is laminated so as to cover the entire surface and a side surface of the oxide semiconductor thin film layer 12 of the first protective insulating film 13.
第二保護絶縁膜14を設けることで、第一保護絶縁膜13が被覆していない酸化物半導体薄膜層12の側表面を確実に被覆することができる。 By providing the second protective insulating film 14, it can be first protective insulating film 13 is reliably cover the side surface of the oxide semiconductor thin film layer 12 which is not covered.

一対のソース・ドレイン電極15は第一保護絶縁膜13、第二保護絶縁膜14に開口したコンタクトホールを介して、酸化物半導体薄膜層12に接するように互いに間隔を有して形成される。 The pair of source and drain electrodes 15 first protective insulating film 13, the second protective insulating through an open contact holes in film 14, is formed with a mutually distance in contact with the oxide semiconductor thin film layer 12.

オーバーコート絶縁膜16は、薄膜トランジスタ101のデバイス保護の目的で設けられ、薄膜トランジスタの全面を被覆するように積層されている。 The overcoat insulating film 16 is provided for the purpose of device protection of the thin film transistor 101, it is laminated so as to cover the entire surface of the thin film transistor.
オーバーコート絶縁膜16を設けることにより、薄膜トランジスタ101のデバイス全体をより確実に保護することができる。 By providing the overcoat insulating film 16, it is possible to protect the entire device of the thin film transistor 101 more reliably.

次に、本発明の第二実施例に係るボトムゲート型TFTの製法について、図5に基づいて以下に説明する。 Next, the production method of the bottom gate TFT according to the second embodiment of the present invention will be described below with reference to FIG.

図5(1)に示される如く、基板9上全面に、マグネトロンスパッタリング法等により形成し、フォトリソグラフィーによりゲート電極10を形成する。 As shown in FIG. 5 (1), on the entire surface of the substrate 9, it is formed by a magnetron sputtering method or the like, to form a gate electrode 10 by photolithography.

図4(2)に示される如く、ゲート電極10を被覆するように基板9上の全面にゲート絶縁膜11を形成する。 As shown in FIG. 4 (2), a gate insulating film 11 on the entire surface of the substrate 9 so as to cover the gate electrode 10.
このゲート絶縁膜11の形成方法は、特に限定されないが、大面積基板への成膜が可能なプラズマ化学気相成長(PCVD)法を用いることが好ましい。 The method of forming the gate insulating film 11 is not particularly limited, it is preferable to use a large-area film formation on the substrate can be plasma chemical vapor deposition (PCVD) method.
ゲート絶縁膜11の成膜後に、酸素(O 2 )あるいは亜酸化窒素(N 2 O)といった酸化性ガスを用いたプラズマにより、基板表面を清浄化することが好ましい。 After forming the gate insulating film 11 by plasma using oxygen (O 2) or nitrous oxide (N 2 O) such as the oxidizing gas, it is preferable to clean the substrate surface. 特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、酸化物半導体薄膜層表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により酸化物半導体薄膜層表面の金属不純物が除去可能となるため、より好ましい。 Particularly, in the case of using oxygen as the oxidizing gas, Ar and Xe, the He, by using a plasma with the addition of rare gas such as Kr oxygen, the amount of oxygen radicals is increased, the oxide semiconductor thin film layer surface At the same time the cleaning efficiency is increased with respect to adsorbed organic component and water, the metal impurities in the oxide semiconductor thin film layer surface is removable by sputtering effect due to the added gas, and more preferably.

ゲート絶縁膜11の形成後、図5(3)に示される如く、ゲート絶縁膜11の全面に酸化物半導体薄膜層12を例えば50〜100nm程度の膜厚で形成する。 After formation of the gate insulating film 11, as shown in FIG. 5 (3), an oxide semiconductor thin film layer 12 on the entire surface of the gate insulating film 11, for example, about 50~100nm film thickness. 酸化物半導体薄膜層12としては、酸化亜鉛を主成分とする半導体薄膜、好適には真性酸化亜鉛が用いられる。 As the oxide semiconductor thin film layer 12, a semiconductor thin film containing zinc oxide as the main component, preferably an intrinsic zinc oxide is used.

酸化物半導体薄膜層12の形成後、図5(4)に示される如く、酸化物半導体薄膜層12の全面を被覆する第一保護絶縁膜13を形成する。 After formation of the oxide semiconductor thin film layer 12, as shown in FIG. 5 (4), forming a first protective insulating film 13 covering the entire surface of the oxide semiconductor thin film layer 12. このとき、ゲート絶縁膜11、酸化物半導体薄膜層12、第一保護絶縁膜13を真空中にて連続して形成することが好ましい。 At this time, the gate insulating film 11, the oxide semiconductor thin film layer 12, it is preferable that the first protective insulating film 13 is formed continuously in a vacuum. これにより、各層の界面が良好に維持できるからである。 This is because each layer of the interface can be favorably maintained.

第一保護絶縁膜13の形成後、酸化物半導体薄膜層12及び第一保護絶縁膜13をチャネルの形状に加工する。 After formation of the first protective insulating film 13, processing the oxide semiconductor thin film layer 12 and the first protective insulating film 13 in the shape of the channel. 形状加工は、酸化物半導体薄膜層12及び第一保護絶縁膜13がゲート電極10の上部を含むゲート絶縁膜の一部を被覆するように施される。 Shape processing is subjected to the oxide semiconductor thin film layer 12 and the first protective insulating film 13 covers the portion of the gate insulating film including a top of the gate electrode 10. この形状加工により、チャネル層としての酸化物半導体薄膜層12の機能を保ちつつ、第二保護絶縁膜14によって酸化物半導体薄膜層12を完全に被覆する構造が実現できる。 This shaping, while maintaining the function of the oxide semiconductor thin film layer 12 as a channel layer, the structure that completely covers the oxide semiconductor thin film layer 12 by the second protective insulating film 14 can be achieved.

具体的には、第一保護絶縁膜13の上表面にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、第一保護絶縁膜13をエッチングし、次いでパターニングされた第一保護絶縁膜13をマスクとして酸化物半導体薄膜層12に対しウェットエッチングを行う。 Specifically, a photoresist is coated on the surface on the first protective insulating film 13, a patterned photoresist as a mask, the first protective insulating film 13 is etched, and then the first protective insulating film is patterned 13 wet etching is performed with respect to the oxide semiconductor thin film layer 12 as a mask.

酸化物半導体薄膜層12及び第一保護絶縁膜13のパターン形成後、第一保護絶縁膜13を酸化する。 After patterning of oxide semiconductor thin film layer 12 and the first protective insulating film 13, oxidizing the first protective insulating film 13. 当該酸化は、構成元素として酸素を含むプラズマに第一保護絶縁膜13を暴露させることで行うことが好ましい。 The oxidation is preferably carried out by exposing the first protective insulating film 13 to plasma containing oxygen as a constituent element. それにより、広範囲に亘り、第一保護絶縁膜13及び第一保護絶縁膜13に被膜された酸化物半導体薄膜層12を酸化することができるからである。 Thus, over a wide range, because the oxide semiconductor thin film layer 12 is coated on the first protective insulating film 13 and the first protective insulating film 13 can be oxidized.
第一保護絶縁膜13を酸化することで、酸化物半導体薄膜層12も酸化される。 By oxidizing the first protective insulating film 13, the oxide semiconductor thin film layer 12 is also oxidized. それにより、酸化物半導体薄膜層12及び第一保護絶縁膜13中の欠陥が減少し、膜質が向上する。 Thereby, the oxide semiconductor defects of the thin film layer 12 and in the first protective insulating film 13 is reduced, thereby improving the film quality. そのため、酸化物半導体薄膜層との界面特性が向上する。 Therefore, to improve the interface characteristics with the oxide semiconductor thin film layer. 当該界面はバックチャネルにあたる部分であるが、バックチャネルの特性が向上するので、リーク電流が抑制された薄膜トランジスタとなる。 Although the interface is a partial falls back channel Since the improved properties of the back channels, and a thin film transistor leakage current is suppressed.
加えて、例えば、有機材料を用いてプラズマ化学気相成長法にて、200℃以下といった低温域で第一保護絶縁膜を成膜した場合、第一保護絶縁膜13中に炭素が含まれ、膜質が悪化するが、酸化処理を行うことにより、炭素が酸素と結合して脱離する。 In addition, for example, by a plasma chemical vapor deposition method using an organic material, when forming the first protective insulating film in a low temperature range such as 200 ° C. or less, contains carbon in the first protective insulating film 13, film quality is deteriorated but, by performing oxidation treatment, desorbed bound carbon and oxygen. それにより、第一保護絶縁膜13の膜質が向上し、酸化物半導体薄膜層12との界面特性の向上により、さらに、リーク電流が抑制される。 Thereby, the film quality is improved in the first protective insulating film 13, by improving the interface characteristics with the oxide semiconductor thin film layer 12, further, leakage current is suppressed. 第一保護絶縁膜中に炭素が含まれる場合としては、有機金属を原料ガスとして成膜した場合が挙げられる。 As if it contains carbon in the first protective insulating film, and a case of forming an organic metal as a raw material gas.
なお、当該酸化処理は酸化物半導体薄膜層12と第一保護絶縁膜13のパターン形成前に行ってもよいが、パターン形成後に行うことによって、酸化物半導体薄膜層12側面も酸化することができる。 Incidentally, the oxidation process may be performed before patterning of oxide semiconductor thin film layer 12 and the first protective insulating film 13, but can by performed after the pattern formation, also oxidized oxide semiconductor thin film layer 12 side . それにより、酸化物半導体薄膜層12の側面付近の欠陥をより抑えることができ、リーク電流をさらに抑制することができる。 Thereby, defects in the vicinity of the side surface of the oxide semiconductor thin film layer 12 can be further suppressed, it is possible to further suppress the leakage current.

第一保護絶縁膜13の酸化処理後、図5(5)に示される如く、第一保護絶縁膜13、酸化物半導体薄膜層12及びゲート絶縁膜11の全面を被覆するように第二保護絶縁膜14を形成する。 After oxidation of the first protective insulating film 13, as shown in FIG. 5 (5), the first protective insulating film 13, the second protective insulating so as to cover the entire surface of the oxide semiconductor thin film layer 12 and the gate insulating film 11 to form a film 14.

第二保護絶縁膜14の成膜後、図5(6)に示される如く、後述するソース・ドレイン電極15と酸化物半導体薄膜層12の接触部分として間隔を有して二つのコンタクトホールを形成する。 After forming the second protective insulating film 14, as shown in FIG. 5 (6), forming two contact holes at a distance as the contact portion of the oxide semiconductor thin film layer 12 and the source and drain electrodes 15 described later to.
該コンタクトホールはフォトリソグラフィーとエッチングにより、第一保護絶縁膜13及び第二保護絶縁膜14を貫通して酸化物半導体薄膜層12の表面に達する部分まで形成する。 By the contact hole photolithography and etching through the first protective insulating film 13 and the second protective insulating film 14 is formed up to a portion reaching the surface of the oxide semiconductor thin film layer 12.

コンタクトホールを形成した後、一対のソース・ドレイン電極15を形成する。 After forming the contact holes, forming a pair of source and drain electrodes 15.
一対のソース・ドレイン電極15は前記コンタクトホール部をそれぞれ充填して、間隔を有して形成される。 A pair of source and drain electrodes 15 and filling the contact hole, respectively, are formed at a distance.

最後に、薄膜トランジスタ上に、オーバーコート絶縁膜16を形成することで、第二実施例のTFTが完成する。 Finally, on the thin film transistor, by forming the overcoat insulating film 16, TFT of the second embodiment is completed.

本発明に係る製法により得られた薄膜トランジスタは、優れた性能を有するものであり、液晶表示装置等の駆動素子として好適に使用可能なものである。 Thin film transistor obtained by the method according to the present invention, which has excellent performance, it is suitable to be used as a drive element such as a liquid crystal display device.

本発明に係る製法により得られる薄膜トランジスタ(TFT)の第一実施例の形態を示す断面図である。 The form of the first embodiment of a thin film transistor obtained by the method according to the present invention (TFT) is a cross-sectional view illustrating. 本発明に係る薄膜トランジスタ(TFT)の製法の第一実施例の一形態を経時的に示す断面図であり、(1)基板上にソース・ドレイン電極を成形した構造の断面図(2)酸化物半導体薄膜層を被膜した構造の断面図(3)第一ゲート絶縁膜を被覆した構造の断面図(4)フォトレジストを形成した構造の断面図よりなる。 Is a cross-sectional view showing over time an embodiment of the first embodiment of the process of a thin film transistor (TFT) according to the present invention, (1) a cross-sectional view of the molded structure source and drain electrodes on a substrate (2) oxide the semiconductor thin film layer made of a cross-sectional view (3) cross section (4) cross-sectional view of the structure forming the photoresist structures coating the first gate insulating film of the coating structure. 本発明に係る薄膜トランジスタ(TFT)の製法の第一実施例の図2の続きの一形態を経時的に示す断面図であり、(1)酸化物半導体薄膜層及び第一ゲート絶縁膜をパターニングした構造の断面図(2)第二ゲート絶縁膜及びコンタクトホールを形成した構造の断面図(3)ゲート電極、コンタクト部、ソース・ドレイン外部電極、表示電極を形成した構造の断面図よりなる。 Is a cross-sectional view showing over time an embodiment of continuation of FIG. 2 of the first embodiment of the process of a thin film transistor (TFT) according to the present invention, it was patterned (1) oxide semiconductor thin film layer and the first gate insulating film sectional view of the structure (2) cross-sectional view of the second gate insulating film and the structure forming a contact hole (3) the gate electrode, the contact portions, the source and drain external electrode consists of a cross-sectional view of the structure forming the display electrodes. 本発明の第二実施例に係る薄膜トランジスタ(TFT)の形態を示す断面図である。 The form of a thin film transistor (TFT) according to a second embodiment of the present invention is a cross-sectional view illustrating. 本発明の第二実施例に係る薄膜トランジスタ(TFT)の製法の一形態を経時的に示す断面図であり、(1)基板上にゲート電極を形成した構造の断面図(2)ゲート絶縁膜を被膜した構造の断面図(3)酸化物半導体薄膜層を被膜した構造の断面図(4)第一保護絶縁膜を被膜した構造の断面図(5)酸化物半導体薄膜層及び第一保護絶縁膜を形状加工した後、第二保護絶縁膜を形成した構造の断面図(6)ソース・ドレイン電極、オーバーコート絶縁膜を形成した構造の断面図よりなる。 It is a cross-sectional view showing over time an embodiment of the process of a thin film transistor according to the second embodiment of the present invention (TFT), a (1) a cross-sectional view of the structure forming a gate electrode on a substrate (2) gate insulating film sectional view of the film structure (3) oxide semiconductor thin film layer a cross-sectional view of the structure coating (4) cross-sectional view of the arrangement of the first protective insulating film coating (5) an oxide semiconductor thin film layer and the first protective insulating film the after shaping, consisting of a cross-sectional view of a cross-sectional view of the structure to form a second protective insulating film (6) source and drain electrodes, to form an overcoat insulating film structure.

符号の説明 DESCRIPTION OF SYMBOLS

1、9 基板 3、12 酸化物半導体薄膜層 4 第一ゲート絶縁膜 6 第二ゲート絶縁膜 13 第一保護絶縁膜 14 第二保護絶縁膜 100 トップゲート型薄膜トランジスタ 101 ボトムゲート型薄膜トランジスタ 1,9 board 3,12 oxide semiconductor thin film layer 4 first gate insulating film 6 second gate insulating film 13 first protective insulating film 14 second protective insulating film 100 top-gate thin film transistor 101 a bottom gate thin film transistor

Claims (7)

  1. 基板上に酸化亜鉛を主成分とする酸化物半導体薄膜層を形成する工程と、該酸化物半導体薄膜層上に第一絶縁膜を形成する工程と、該第一絶縁膜上に第二絶縁膜を形成する工程を有する薄膜トランジスタの製法において、前記第二絶縁膜を成膜する前に、第一絶縁膜を酸化することを特徴とする薄膜トランジスタの製法。 Forming an oxide semiconductor thin film layer mainly composed of zinc oxide on the substrate, forming a first insulating film over the oxide semiconductor thin film layer, a second insulating film on said first insulating film in preparation of thin film transistor having a step of forming a before forming the second insulating film, process of a thin film transistor, which comprises oxidizing a first insulating film.
  2. 前記第一絶縁膜を前記酸化物半導体薄膜層の上側表面のみを被覆するようにパターン形成し、その後、該第一絶縁膜及び該酸化物半導体薄膜層を酸化することを特徴とする請求項1記載の薄膜トランジスタの製法。 Claim 1, wherein said first insulating film using the oxide only upper surface of the semiconductor thin film layer is patterned so as to cover, then characterized by oxidizing said first insulating film and the oxide semiconductor thin film layer thin film transistor of the procedure described.
  3. 前記第一絶縁膜が炭素を含むことを特徴する請求項1又は2記載の薄膜トランジスタの製法。 Claim 1 or 2 thin film transistor process according the first insulating film is characterized in that it contains carbon.
  4. 前記第一絶縁膜が酸素を構成元素に含む化合物からなることを特徴とする請求項1乃至3いずれか記載の薄膜トランジスタの製法。 The first claims 1 to 3 thin film transistor manufacturing method according to any one of the insulating film is characterized by comprising a compound containing a constituent element of oxygen.
  5. 前記第一絶縁膜が酸素を構成元素に含まない化合物からなることを特徴とする請求項1乃至3いずれか記載の薄膜トランジスタの製法。 Wherein the first insulating film according to claim 1 to 3 thin film transistor manufacturing method according to any one characterized by comprising the compound not containing a constituent element of oxygen.
  6. 前記第一絶縁膜の酸化を、少なくとも酸素を構成元素として含むプラズマに第一絶縁膜を暴露させることにより行うことを特徴とする請求項1乃至5いずれか記載の薄膜トランジスタの製法。 The oxidation of the first insulating film, according to claim 1 to 5 thin film transistor process according any one and performing by exposing the first insulating film to a plasma containing at least oxygen as a constituent element.
  7. 前記酸化物半導体薄膜層の形成と前記第一絶縁膜の形成を、真空中で連続して行うことを特徴とする請求項1乃至6いずれか記載の薄膜トランジスタの製法。 The oxide semiconductor forming the thin film layer and the formation of the first insulating film, according to claim 1 or 6 thin film transistor process according any one and performing continuously in a vacuum.




JP2006236828A 2006-08-31 2006-08-31 Manufacturing method of thin film transistor Expired - Fee Related JP5128792B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006236828A JP5128792B2 (en) 2006-08-31 2006-08-31 Manufacturing method of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006236828A JP5128792B2 (en) 2006-08-31 2006-08-31 Manufacturing method of thin film transistor

Publications (2)

Publication Number Publication Date
JP2008060419A true true JP2008060419A (en) 2008-03-13
JP5128792B2 JP5128792B2 (en) 2013-01-23

Family

ID=39242792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006236828A Expired - Fee Related JP5128792B2 (en) 2006-08-31 2006-08-31 Manufacturing method of thin film transistor

Country Status (1)

Country Link
JP (1) JP5128792B2 (en)

Cited By (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001783A1 (en) * 2008-07-03 2010-01-07 ソニー株式会社 Thin film transistor and display device
JP2010056540A (en) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
JP2010056541A (en) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
JP2010073894A (en) * 2008-09-18 2010-04-02 Sony Corp Thin-film transistor and method of manufacturing the same
JP2010080947A (en) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
JP2010123913A (en) * 2008-11-21 2010-06-03 Korea Electronics Telecommun Thin-film transistor and method of manufacturing the same
WO2010071183A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010263182A (en) * 2009-04-10 2010-11-18 Toppan Printing Co Ltd Thin film transistor, and image display unit
WO2011043300A1 (en) * 2009-10-09 2011-04-14 シャープ株式会社 Semiconductor device and method for manufacturing same
WO2011052384A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011142309A (en) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
JP2011150315A (en) * 2009-12-24 2011-08-04 Semiconductor Energy Lab Co Ltd Display device
WO2011105268A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011105184A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011527120A (en) * 2008-07-02 2011-10-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Processing of a gate dielectric for making high-performance metal oxide and metal oxynitride thin film transistor
WO2011132548A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011132556A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011132529A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011243975A (en) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2011249788A (en) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd Method for fabricating semiconductor device
JP2012004549A (en) * 2010-05-20 2012-01-05 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
JP2012028731A (en) * 2010-06-22 2012-02-09 Renesas Electronics Corp Semiconductor device and manufacturing method thereof
JP2012028481A (en) * 2010-07-22 2012-02-09 Fujifilm Corp Field-effect transistor and manufacturing method of the same
JP2012109593A (en) * 2008-07-31 2012-06-07 Semiconductor Energy Lab Co Ltd Manufacturing method for semiconductor device
WO2012133103A1 (en) 2011-03-30 2012-10-04 シャープ株式会社 Active matrix substrate, display device, and active matrix subsrate manufacturing method
JP2012199530A (en) * 2011-03-04 2012-10-18 Semiconductor Energy Lab Co Ltd Semiconductor device manufacturing method
JP2012248840A (en) * 2011-05-24 2012-12-13 Boe Technology Group Co Ltd Organic film transistor array substrate, and method of manufacturing the same
WO2013018448A1 (en) * 2011-07-29 2013-02-07 富士フイルム株式会社 Method for producing field effect transistor, field effect transistor, display device, image sensor, and x-ray sensor
US8373237B2 (en) 2008-12-04 2013-02-12 Samsung Electronics Co., Ltd. Transistor and method of manufacturing the same
US8461007B2 (en) 2010-04-23 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013131741A (en) * 2011-11-25 2013-07-04 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2013140949A (en) * 2011-11-25 2013-07-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2013140995A (en) * 2009-07-31 2013-07-18 Semiconductor Energy Lab Co Ltd Semiconductor device, module and electronic apparatus
JP2013219336A (en) * 2012-03-14 2013-10-24 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
KR101370301B1 (en) 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP2014082515A (en) * 2009-10-16 2014-05-08 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2014099653A (en) * 2008-08-08 2014-05-29 Semiconductor Energy Lab Co Ltd Semiconductor device
JPWO2012124281A1 (en) * 2011-03-11 2014-07-17 シャープ株式会社 TFT substrate manufactured by the method and method of the TFT substrate, the display device
JP2014229709A (en) * 2013-05-21 2014-12-08 株式会社ジャパンディスプレイ Method for manufacturing thin film transistor, and thin film transistor
JP2015019096A (en) * 2009-10-29 2015-01-29 株式会社半導体エネルギー研究所 Semiconductor device
US8946703B2 (en) 2008-08-08 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8945982B2 (en) 2010-04-23 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2015043441A (en) * 2010-03-26 2015-03-05 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
US8981368B2 (en) 2012-01-11 2015-03-17 Sony Corporation Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8999751B2 (en) 2009-10-09 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for making oxide semiconductor device
JP2015097283A (en) * 2009-10-21 2015-05-21 株式会社半導体エネルギー研究所 Semiconductor device and method of manufacturing semiconductor device
US9099303B2 (en) 2011-12-22 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015144296A (en) * 2009-12-08 2015-08-06 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
JP2015144288A (en) * 2009-11-13 2015-08-06 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method of semiconductor device
JP2015146427A (en) * 2008-07-31 2015-08-13 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2015165579A (en) * 2008-10-31 2015-09-17 株式会社半導体エネルギー研究所 Semiconductor device
US9153436B2 (en) 2012-10-17 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015179864A (en) * 2010-01-15 2015-10-08 株式会社半導体エネルギー研究所 Semiconductor device
US9202827B2 (en) 2008-12-24 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US9219161B2 (en) 2012-10-24 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016015502A (en) * 2011-01-26 2016-01-28 株式会社半導体エネルギー研究所 Signal processing circuit
US9263259B2 (en) 2012-10-17 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
US9330909B2 (en) 2012-10-17 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401382B2 (en) 2013-11-07 2016-07-26 Nlt Technologies, Ltd. Image sensor and manufacturing method thereof
JP2016157507A (en) * 2010-02-19 2016-09-01 株式会社半導体エネルギー研究所 Semiconductor device and method of manufacturing semiconductor device
US9494830B2 (en) 2013-06-05 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Sequential circuit and semiconductor device
JP2016225651A (en) * 2011-05-19 2016-12-28 株式会社半導体エネルギー研究所 Manufacturing method for semiconductor device
JP2017017338A (en) * 2009-06-30 2017-01-19 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
JP2017022390A (en) * 2011-03-11 2017-01-26 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
JP2017041649A (en) * 2011-05-06 2017-02-23 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2017050572A (en) * 2010-06-01 2017-03-09 株式会社半導体エネルギー研究所 Manufacture method for electronic apparatus
JP2017059847A (en) * 2010-02-05 2017-03-23 株式会社半導体エネルギー研究所 Semiconductor device
JP2017083889A (en) * 2010-04-28 2017-05-18 株式会社半導体エネルギー研究所 Display device manufacturing method
JP2017085101A (en) * 2008-09-01 2017-05-18 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device, and semiconductor device
JP2017085172A (en) * 2009-12-28 2017-05-18 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US9673337B2 (en) 2009-10-30 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9911755B2 (en) 2012-12-25 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289859A (en) * 2001-03-23 2002-10-04 Minolta Co Ltd Thin-film transistor
JP2004319673A (en) * 2003-04-15 2004-11-11 Masashi Kawasaki Semiconductor device and its manufacturing method
JP2006165531A (en) * 2004-11-10 2006-06-22 Canon Inc Method of manufacturing field effect transistor
JP2006186319A (en) * 2004-11-10 2006-07-13 Canon Inc Light emitting device and indicating device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289859A (en) * 2001-03-23 2002-10-04 Minolta Co Ltd Thin-film transistor
JP2004319673A (en) * 2003-04-15 2004-11-11 Masashi Kawasaki Semiconductor device and its manufacturing method
JP2006165531A (en) * 2004-11-10 2006-06-22 Canon Inc Method of manufacturing field effect transistor
JP2006186319A (en) * 2004-11-10 2006-07-13 Canon Inc Light emitting device and indicating device

Cited By (158)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809132B2 (en) 2008-07-02 2014-08-19 Applied Materials, Inc. Capping layers for metal oxynitride TFTs
JP2011527120A (en) * 2008-07-02 2011-10-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Processing of a gate dielectric for making high-performance metal oxide and metal oxynitride thin film transistor
JP2010016163A (en) * 2008-07-03 2010-01-21 Sony Corp Thin-film transistor and display device
WO2010001783A1 (en) * 2008-07-03 2010-01-07 ソニー株式会社 Thin film transistor and display device
US9859441B2 (en) 2008-07-31 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9087745B2 (en) 2008-07-31 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9111804B2 (en) 2008-07-31 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010056540A (en) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US8729544B2 (en) 2008-07-31 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9412798B2 (en) 2008-07-31 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010056541A (en) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015146427A (en) * 2008-07-31 2015-08-13 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2012109593A (en) * 2008-07-31 2012-06-07 Semiconductor Energy Lab Co Ltd Manufacturing method for semiconductor device
US8946703B2 (en) 2008-08-08 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9793416B2 (en) 2008-08-08 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9166058B2 (en) 2008-08-08 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9437748B2 (en) 2008-08-08 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9236456B2 (en) 2008-08-08 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014099653A (en) * 2008-08-08 2014-05-29 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2017085101A (en) * 2008-09-01 2017-05-18 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device, and semiconductor device
US9911865B2 (en) 2008-09-01 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US9196713B2 (en) 2008-09-01 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having oxide semiconductor layer
US8822264B2 (en) 2008-09-01 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP2010080947A (en) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
JP2010073894A (en) * 2008-09-18 2010-04-02 Sony Corp Thin-film transistor and method of manufacturing the same
JP4623179B2 (en) * 2008-09-18 2011-02-02 ソニー株式会社 Thin film transistor and a manufacturing method thereof
JP2015165579A (en) * 2008-10-31 2015-09-17 株式会社半導体エネルギー研究所 Semiconductor device
JP2010123913A (en) * 2008-11-21 2010-06-03 Korea Electronics Telecommun Thin-film transistor and method of manufacturing the same
US8373237B2 (en) 2008-12-04 2013-02-12 Samsung Electronics Co., Ltd. Transistor and method of manufacturing the same
US8883554B2 (en) 2008-12-19 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using an oxide semiconductor
WO2010071183A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9443888B2 (en) 2008-12-24 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device including transistor and resistor incorporating hydrogen in oxide semiconductor
US9202827B2 (en) 2008-12-24 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP2010263182A (en) * 2009-04-10 2010-11-18 Toppan Printing Co Ltd Thin film transistor, and image display unit
US9852906B2 (en) 2009-06-30 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017017338A (en) * 2009-06-30 2017-01-19 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
US9515192B2 (en) 2009-07-31 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8772093B2 (en) 2009-07-31 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809856B2 (en) 2009-07-31 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013140995A (en) * 2009-07-31 2013-07-18 Semiconductor Energy Lab Co Ltd Semiconductor device, module and electronic apparatus
US9142570B2 (en) 2009-07-31 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9006728B2 (en) 2009-10-09 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor transistor
US8999751B2 (en) 2009-10-09 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for making oxide semiconductor device
WO2011043300A1 (en) * 2009-10-09 2011-04-14 シャープ株式会社 Semiconductor device and method for manufacturing same
US9349791B2 (en) 2009-10-09 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor channel
US9666678B2 (en) 2009-10-16 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014082515A (en) * 2009-10-16 2014-05-08 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2015097283A (en) * 2009-10-21 2015-05-21 株式会社半導体エネルギー研究所 Semiconductor device and method of manufacturing semiconductor device
JP2016171336A (en) * 2009-10-21 2016-09-23 株式会社半導体エネルギー研究所 Semiconductor device
US9806079B2 (en) 2009-10-29 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015019096A (en) * 2009-10-29 2015-01-29 株式会社半導体エネルギー研究所 Semiconductor device
US9202546B2 (en) 2009-10-29 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9673337B2 (en) 2009-10-30 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102668096A (en) * 2009-10-30 2012-09-12 株式会社半导体能源研究所 Semiconductor device and method for manufacturing the same
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
WO2011052384A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102668096B (en) * 2009-10-30 2015-04-29 株式会社半导体能源研究所 Semiconductor device and method for manufacturing the same
JP2016197735A (en) * 2009-10-30 2016-11-24 株式会社半導体エネルギー研究所 Semiconductor device
JP2015144288A (en) * 2009-11-13 2015-08-06 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method of semiconductor device
KR101370301B1 (en) 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US9461181B2 (en) 2009-11-20 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9093262B2 (en) 2009-11-20 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015144296A (en) * 2009-12-08 2015-08-06 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
JP2011142309A (en) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
JP2011150315A (en) * 2009-12-24 2011-08-04 Semiconductor Energy Lab Co Ltd Display device
US9217903B2 (en) 2009-12-24 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2017085172A (en) * 2009-12-28 2017-05-18 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2015179864A (en) * 2010-01-15 2015-10-08 株式会社半導体エネルギー研究所 Semiconductor device
JP2017059847A (en) * 2010-02-05 2017-03-23 株式会社半導体エネルギー研究所 Semiconductor device
JP2016157507A (en) * 2010-02-19 2016-09-01 株式会社半導体エネルギー研究所 Semiconductor device and method of manufacturing semiconductor device
JP2017085128A (en) * 2010-02-26 2017-05-18 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US9911625B2 (en) 2010-02-26 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013016814A (en) * 2010-02-26 2013-01-24 Semiconductor Energy Lab Co Ltd Semiconductor device manufacturing method
US8551824B2 (en) 2010-02-26 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011105184A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9269571B2 (en) 2010-02-26 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8518755B2 (en) 2010-02-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011105268A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9406786B2 (en) 2010-03-26 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015043441A (en) * 2010-03-26 2015-03-05 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
US8461007B2 (en) 2010-04-23 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016106408A (en) * 2010-04-23 2016-06-16 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US8945982B2 (en) 2010-04-23 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5634634B2 (en) * 2010-04-23 2014-12-03 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US8895377B2 (en) 2010-04-23 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014199931A (en) * 2010-04-23 2014-10-23 株式会社半導体エネルギー研究所 Manufacturing method of semiconductor device
US8865534B2 (en) 2010-04-23 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8828811B2 (en) 2010-04-23 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device comprising steps of forming oxide semiconductor film, performing heat treatment on the oxide semiconductor film, and performing oxygen doping treatment on the oxide semiconductor film after the heat treatment
US9147754B2 (en) 2010-04-23 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8669148B2 (en) 2010-04-23 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101324760B1 (en) * 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8546225B2 (en) 2010-04-23 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8530289B2 (en) 2010-04-23 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9099499B2 (en) 2010-04-23 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013030785A (en) * 2010-04-23 2013-02-07 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
CN102859704A (en) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 Method for manufacturing semiconductor device
CN102859705A (en) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 Semiconductor device and manufacturing method thereof
US9202877B2 (en) 2010-04-23 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012248860A (en) * 2010-04-23 2012-12-13 Semiconductor Energy Lab Co Ltd Manufacturing method for semiconductor device
US9812533B2 (en) 2010-04-23 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016001747A (en) * 2010-04-23 2016-01-07 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
US9390918B2 (en) 2010-04-23 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9245983B2 (en) 2010-04-23 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101826831B1 (en) * 2010-04-23 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP2011243975A (en) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2011243971A (en) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
WO2011132556A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017055123A (en) * 2010-04-23 2017-03-16 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
WO2011132548A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014195103A (en) * 2010-04-23 2014-10-09 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
WO2011132529A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011249788A (en) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd Method for fabricating semiconductor device
US9449852B2 (en) 2010-04-28 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015111697A (en) * 2010-04-28 2015-06-18 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method and semiconductor device
JP2017083889A (en) * 2010-04-28 2017-05-18 株式会社半導体エネルギー研究所 Display device manufacturing method
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2012004549A (en) * 2010-05-20 2012-01-05 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
JP2017050572A (en) * 2010-06-01 2017-03-09 株式会社半導体エネルギー研究所 Manufacture method for electronic apparatus
JP2012028731A (en) * 2010-06-22 2012-02-09 Renesas Electronics Corp Semiconductor device and manufacturing method thereof
JP2012028481A (en) * 2010-07-22 2012-02-09 Fujifilm Corp Field-effect transistor and manufacturing method of the same
JP2016015502A (en) * 2011-01-26 2016-01-28 株式会社半導体エネルギー研究所 Signal processing circuit
JP2012199530A (en) * 2011-03-04 2012-10-18 Semiconductor Energy Lab Co Ltd Semiconductor device manufacturing method
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JPWO2012124281A1 (en) * 2011-03-11 2014-07-17 シャープ株式会社 TFT substrate manufactured by the method and method of the TFT substrate, the display device
JP2017022390A (en) * 2011-03-11 2017-01-26 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
US9379143B2 (en) 2011-03-30 2016-06-28 Sharp Kabushiki Kaisha Active matrix substrate, display device, and active matrix substrate manufacturing method
WO2012133103A1 (en) 2011-03-30 2012-10-04 シャープ株式会社 Active matrix substrate, display device, and active matrix subsrate manufacturing method
JP2017041649A (en) * 2011-05-06 2017-02-23 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2016225651A (en) * 2011-05-19 2016-12-28 株式会社半導体エネルギー研究所 Manufacturing method for semiconductor device
JP2012248840A (en) * 2011-05-24 2012-12-13 Boe Technology Group Co Ltd Organic film transistor array substrate, and method of manufacturing the same
CN103688364A (en) * 2011-07-29 2014-03-26 富士胶片株式会社 Method for producing field effect transistor, field effect transistor, display device, image sensor, and x-ray sensor
WO2013018448A1 (en) * 2011-07-29 2013-02-07 富士フイルム株式会社 Method for producing field effect transistor, field effect transistor, display device, image sensor, and x-ray sensor
US9171943B2 (en) 2011-11-25 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013131741A (en) * 2011-11-25 2013-07-04 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
JP2013140949A (en) * 2011-11-25 2013-07-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US9099303B2 (en) 2011-12-22 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8981368B2 (en) 2012-01-11 2015-03-17 Sony Corporation Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
JP2013219336A (en) * 2012-03-14 2013-10-24 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US9852904B2 (en) 2012-10-17 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9812467B2 (en) 2012-10-17 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
US9153436B2 (en) 2012-10-17 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9263259B2 (en) 2012-10-17 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
US9330909B2 (en) 2012-10-17 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9219161B2 (en) 2012-10-24 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9911755B2 (en) 2012-12-25 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor
US9177969B2 (en) 2013-01-30 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9331108B2 (en) 2013-01-30 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9917116B2 (en) 2013-01-30 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9659977B2 (en) 2013-01-30 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9647134B2 (en) 2013-05-21 2017-05-09 Japan Display Inc. Thin-film transistor and method for manufacturing the same
JP2014229709A (en) * 2013-05-21 2014-12-08 株式会社ジャパンディスプレイ Method for manufacturing thin film transistor, and thin film transistor
US9494830B2 (en) 2013-06-05 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Sequential circuit and semiconductor device
US9806123B2 (en) 2013-11-07 2017-10-31 Nlt Technologies, Ltd. Image sensor and manufacturing method thereof
US9401382B2 (en) 2013-11-07 2016-07-26 Nlt Technologies, Ltd. Image sensor and manufacturing method thereof

Also Published As

Publication number Publication date Type
JP5128792B2 (en) 2013-01-23 grant

Similar Documents

Publication Publication Date Title
US20080299702A1 (en) METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR
US20110049509A1 (en) Thin film transistor, display device using thin film transistor, and production method of thin film transistor
US20110147738A1 (en) Semiconductor device and method for manufacturing the same
US20070092661A1 (en) Liquid crystal display device and dielectric film usable in the liquid crystal display device
US7993964B2 (en) Manufacturing method of semiconductor device including active layer of zinc oxide with controlled crystal lattice spacing
US20080176364A1 (en) Method of manufacturing thin film transistor substrate
US20100283055A1 (en) Tft substrate and tft substrate manufacturing method
US20080225190A1 (en) Semiconductor structure and fabricating method thereof for liquid crystal display device
JP2008042088A (en) Thin film device, and its manufacturing method
JP2010021520A (en) Thin film transistor, method of manufacturing the same, and flat panel display having the same
JP2010016348A (en) Thin film transistor and method of manufacturing the same, and flat panel display device having thin film transistor
US20110095288A1 (en) Thin film transistor and display device
JP2010073894A (en) Thin-film transistor and method of manufacturing the same
JP2008140984A (en) Semiconductor device, method of manufacturing the same, and display device
JP2010056546A (en) Semiconductor device and manufacturing method thereof
JP2004349583A (en) Manufacturing method of transistor
JP2007220820A (en) Thin film transistor array and its manufacturing method
JP2010182819A (en) Thin-film transistor, and display device
JP2008098447A (en) Thin film transistor, and its manufacturing method
JP2008535205A (en) Thin film transistor and its manufacturing method
JP2008533693A (en) Semiconductor element and its manufacturing method
JP2007073563A (en) Thin-film transistor
JP2007073560A (en) Method of manufacturing thin-film transistor
US20140113405A1 (en) Method for forming multilayer film including oxide semiconductor film and method for manufacturing semiconductor device
JP2007173489A (en) Tft substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121022

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees