JP2020053473A - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP2020053473A
JP2020053473A JP2018179071A JP2018179071A JP2020053473A JP 2020053473 A JP2020053473 A JP 2020053473A JP 2018179071 A JP2018179071 A JP 2018179071A JP 2018179071 A JP2018179071 A JP 2018179071A JP 2020053473 A JP2020053473 A JP 2020053473A
Authority
JP
Japan
Prior art keywords
substrate
holding sheet
transport carrier
carrier
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018179071A
Other languages
English (en)
Other versions
JP7209247B2 (ja
Inventor
篤史 針貝
Atsushi Harigai
篤史 針貝
尚吾 置田
Shogo Okita
尚吾 置田
功幸 松原
Isayuki Matsubara
功幸 松原
佐伯　英史
Hidefumi Saeki
英史 佐伯
伊藤　彰宏
Akihiro Ito
彰宏 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2018179071A priority Critical patent/JP7209247B2/ja
Priority to US16/567,047 priority patent/US10964597B2/en
Publication of JP2020053473A publication Critical patent/JP2020053473A/ja
Application granted granted Critical
Publication of JP7209247B2 publication Critical patent/JP7209247B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

【課題】高品質な素子チップを得る。【解決手段】第１の面および前記第１の面とは反対側の第２の面を有する保持シート、および、前記保持シートの外周縁の少なくとも一部に貼着されたフレームを備える第１の搬送キャリアと、前記保持シートに保持された基板と、を準備する準備工程と、前記基板を保持した前記第１の搬送キャリアを、第２の搬送キャリアに載置する載置工程と、前記載置工程の後、前記基板に前処理を行う前処理工程と、前記前処理工程の後、前記第２の搬送キャリアを取り外す取り外し工程と、前記取り外し工程の後、前記第１の搬送キャリアに保持された前記基板をプラズマに晒して、前記基板から複数の素子チップを形成するダイシング工程と、を備える、素子チップの製造方法。【選択図】図３

Description

本発明は、素子チップの製造方法に関し、詳細には、搬送キャリアに貼着された基板を、プラズマエッチングにより個片化する方法に関する。
分割領域で画定される複数の素子領域を備える基板をダイシングする方法として、当該分割領域をプラズマエッチングして、基板を複数の素子チップに分割するプラズマダイシングが知られている。近年、電子機器が小型化および薄型化しており、電子機器に搭載されるＩＣチップなどの厚みは小さくなっている。これにともない、プラズマダイシングの対象となるＩＣチップなどを形成するための基板の厚みも小さくなっており、基板が撓みやすくなっている。
特許文献１は、搬送やピックアップ等における基板あるいは素子チップのハンドリング性向上のために、フレームとその開口部を覆う保持シートとを備える搬送キャリアに基板を保持させた状態で、プラズマ処理装置に備えられたステージに載置し、プラズマダイシングを行うことを教示している。
国際公開第２０１２／１６４８５７号パンフレット
パッケージの小型化および薄型化に伴い、基板の薄化はさらに進んでいる。フラッシュメモリなどのデバイスでは、多段積層技術の進展に伴い、基板の厚みは３０μｍ程度にまで薄くなっている。今後さらに、基板の厚みは１０μｍ程度にまで薄くなると考えられる。
そのため、ハンドリング性の観点から、プラズマダイシングの前に行われる各処理についても、基板を搬送キャリアに保持させた状態で行う場合がある。しかし、薄い基板は、各処理間を搬送する際に非常に割れ易い。また、基板および保持シートは、各処理装置が備える処理ステージに吸着された状態で処理される場合がある。そのため、搬送キャリアを処理ステージから離間させる際に、基板が割れる場合もある。また、保持シートが伸びてしまい、シワが生じる場合がある。保持シートにシワが入ると、次の処理のための処理ステージに基板を載置する際、基板にシワが発生し易くなる。
本発明の一局面は、第１の面および前記第１の面とは反対側の第２の面を有する保持シート、および、前記保持シートの外周縁の少なくとも一部に貼着されたフレームを備える第１の搬送キャリアと、前記保持シートに保持された基板と、を準備する準備工程と、前記基板を保持した前記第１の搬送キャリアを、第２の搬送キャリアに載置する載置工程と、前記載置工程の後、前記基板に前処理を行う前処理工程と、前記前処理工程の後、前記第２の搬送キャリアを取り外す取り外し工程と、前記取り外し工程の後、前記第１の搬送キャリアに保持された前記基板をプラズマに晒して、前記基板から複数の素子チップを形成するダイシング工程と、を備える、素子チップの製造方法に関する。
本発明によれば、高品質な素子チップを得ることができる。
本発明の一実施形態に係る基板を模式的に示す断面図である。 本発明の一実施形態に係る基板を保持する第１の搬送キャリアを概略的に示す上面図である。 図２ＡのＡ−Ａ線における断面図である。 本発明の一実施形態に係る第１の搬送キャリア、基板および第２の搬送キャリアを模式的に示す上面図である。 本発明の一実施形態に係る第１の搬送キャリア、基板および第２の搬送キャリアを模式的に示す断面図である。 本発明の他の実施形態に係る第１の搬送キャリア、基板および第２の搬送キャリアを模式的に示す断面図である。 本発明のさらに他の実施形態に係る第１の搬送キャリア、基板および第２の搬送キャリアを模式的に示す断面図である。 本発明の実施形態に係る被覆工程および硬化工程により作製される基板を模式的に示す断面図である。 本発明の実施形態に係るパターニング工程により作製される基板を模式的に示す断面図である。 図４Ａに示す第１の搬送キャリアから、第２の搬送キャリアを取り外す様子を断面で示す模式図である。 プラズマ処理装置の構造を断面で示す概念図である。 本発明の実施形態に係るダイシング工程により作製される素子チップを、模式的に示す断面図である。
プラズマダイシングの前、基板には、プラズマエッチングされる領域（分割領域）を除く素子領域を覆うマスクが形成される。マスクは、例えば、マスクの原料を含む原料液を基板に塗布して塗膜を形成する塗布工程と、塗膜を硬化させて保護膜を形成する硬化工程と、保護膜をパターニングするパターニング工程と、を含む方法により形成される。
塗布工程において、原料液は、例えば、処理ステージに載置された基板に、スピンコート法あるいはスプレーコート法により塗布される。スプレーコート法では、原料液は超音波などで霧状にされる。そのため、原料液は帯電し易く、これが塗布される基板、さらには保持シートもまた帯電し得る。よって、基板さらには保持シートと処理ステージとの間で静電吸着が生じ易い。塗布が終了した後も、基板および保持シートは、処理ステージに残留する吸着力によって吸着している場合がある。
保護膜の硬化工程は、使用する原料液に応じて、例えば、加熱あるいは紫外線（ＵＶ）照射により行われる。そのため、保持シートは軟化して、処理ステージに貼り付き易い。
パターニングは、例えば、レーザ光により実行される。そのため、基板の表面は帯電し易く、処理ステージに保持シートを介して静電吸着し易い。また、上記の原料液の塗布、塗膜の硬化およびパターニングは、基板を各処理ステージに真空吸着させた状態で行われる場合が多い。そのため、各処理が終了した後も、基板と処理ステージとは、残留する吸着力によって吸着している場合がある。
各工程は、通常、処理装置を変えて実施される。つまり、多くの場合、各工程間では基板の搬送が必要であり、各処理が終了するごとに処理ステージから基板を離間させる必要がある。このとき、基板が処理ステージに吸着したり、保持シートが接着していると、基板が割れたり、保持シートが伸びたりする。そのため、得られる素子チップの歩留まりおよび品質が低下し易い。
そこで、本実施形態では、第１の搬送キャリアを支持する第２の搬送キャリアを使用し、基板の処理および搬送を第２の搬送キャリアごと行う。これにより、保持シートと処理ステージとが、直接的に吸着あるいは接着をすることが防止されて、基板の割れおよび保持シートの伸びが抑制される。さらに、基板は、保持シートおよび第２の搬送キャリアにより強固に支持されるため、搬送の際の撓みも抑制される。また、各工程が終了する度に、保持シートを除電することを省略することができる。よって、イオナイザを設置しなくてもよく、あるいは、その設置の数を減らすことができる。
加えて、保持シートの第２の搬送キャリアに支持されている面へのゴミの付着、当該面の汚染、損傷が防止される。保持シートの第２の搬送キャリアに支持されている面は、後で行われるダイシング工程において、プラズマ処理装置内に設置されるステージに接触する。そのため、この面が保護されることによって、保持シートとステージとの密着性が損なわれ難くなって、所望のプラズマ処理が実行され易くなる。
プラズマダイシングは、第２の搬送キャリアを取り外した状態で行われる。プラズマ処理用のステージから基板を離間させる際、基板はすでに個片化されており、割れの問題が生じ難いためである。さらに、プラズマダイシングでは、プラズマ照射により基板に生じる熱を、処理ステージを介して速やかに除去する必要があるためである。
以下、本実施形態に係る製造方法について、適宜図面を参照しながら説明する。図示例では、便宜上、同じ機能を備える部材に同じ符号を付している。
本実施形態に係る素子チップの製造方法は、第１の面および第１の面とは反対側の第２の面を有する保持シート、および、保持シートの外周縁の少なくとも一部に貼着されたフレームを備える第１の搬送キャリアと、保持シートに保持された基板と、を準備する準備工程と、基板を保持した第１の搬送キャリアを、第２の搬送キャリアに載置する載置工程と、載置工程の後、基板に前処理を行う前処理工程と、前処理工程の後、第２の搬送キャリアを取り外す取り外し工程と、取り外し工程の後、第１の搬送キャリアに保持された基板をプラズマに晒して、基板から複数の素子チップを形成するダイシング工程と、を備える。
（１）準備工程
まず、第１の搬送キャリアおよび基板を準備する。基板は、ダイシングの対象である。
図１に基板の断面を模式的に示す。
（基板）
基板１０は、複数の素子領域Ｒ１と素子領域Ｒ１を画定する分割領域Ｒ２とを備えるとともに、保持シートに対向しない第３の面１０Ｘおよび保持シートに対向する第４の面１０Ｙを備える。基板１０は、例えば、半導体層１１と、半導体層１１の第３の面１０Ｘ側に積層される回路層１２と、を備える。基板１０の分割領域Ｒ２をエッチングすることにより、回路層１２を有する素子チップが得られる。
基板１０の大きさは特に限定されず、例えば、最大径５０ｍｍ以上、３００ｍｍ以下程度である。基板１０の形状も特に限定されず、例えば、円形、角型である。また、基板１０には、オリエンテーションフラット（オリフラ）、ノッチ等の切欠き（いずれも図示せず）が設けられていてもよい。
半導体層１１は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等を含む。保持シートに貼着される半導体層１１の厚みは特に限定されず、例えば、２０μｍ以上、１０００μｍ以下であり、１００μｍ以上、３００μｍ以下であってもよい。
回路層１２は、例えば、半導体回路、電子部品素子、ＭＥＭＳ等を構成しており、絶縁膜、金属材料、樹脂保護層（例えば、ポリイミド）、レジスト層、電極パッド、バンプ等を備えてもよい。絶縁膜は、配線用の金属材料との積層体（多層配線層あるいは再配線層）として含まれてもよい。
通常、半導体層１１に回路層１２が形成された後、半導体層１１の一部を研磨して、半導体層１１を薄くする薄化工程が行われる。薄化工程では、半導体層１１の回路層１２とは反対側の面（第４の面１０Ｙ）が研削されて、基板１０は所望の厚みに薄化される。研削装置の種類は特に限定されず、例えば、ダイヤモンドホイールを備えるバックグラインダー等が挙げられる。
基板１０の第４の面１０Ｙを、フレームに固定された保持シートに貼着する。
まず、保持シートおよびフレームの一実施形態について、図２Ａおよび図２Ｂを参照しながら説明する。図２Ａは、本実施形態に係る基板を保持する第１の搬送キャリアを概略的に示す上面図であり、図２Ｂは、図２Ａに示すＡ−Ａ線における断面図である。
（フレーム）
フレーム２１は、基板１０の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレーム２１は、保持シート２２および基板１０を保持した状態で搬送できる程度の剛性を有している。フレーム２１の開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。フレーム２１の材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。以下、フレーム２１と、フレーム２１に固定された保持シート２２とを併せて、第１の搬送キャリア２０と称する。
（保持シート）
保持シート２２の材質は特に限定されない。なかでも、基板１０が貼着され易い点で、保持シート２２は、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。非粘着層には、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。非粘着層の厚みは特に限定されず、例えば、５０μｍ以上、３００μｍ以下であり、好ましくは５０μｍ以上、１５０μｍ以下である。
保持シート２２の粘着層側の面（第１の面２２Ｘ）の外周縁は、フレーム２１の一方の面に貼着しており、フレーム２１の開口を覆っている。第１の面２２Ｘのフレーム２１の開口から露出した部分に、基板１０の一方の主面（第４の面１０Ｙ）が貼着される。プラズマ処理の際、保持シート２２の非粘着層側の面（第２の面２２Ｙ）と、プラズマ処理装置内に設置されるステージとが接するように、ステージに載置される。すなわち、プラズマエッチングは、基板１０の第３の面１０Ｘ側から行われる。
粘着層は、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、プラズマダイシング後に素子チップをピックアップする際、ＵＶ照射を行うことにより、素子チップが粘着層から容易に剥離されて、ピックアップし易くなる。例えば、粘着層は、非粘着層の片面に、ＵＶ硬化性アクリル粘着剤を５μｍ以上、１００μｍ以下（好ましくは５μｍ以上、１５μｍ以下）の厚みに塗布することにより得られる。
（２）載置工程
次に、第２の搬送キャリアを準備して、第１の搬送キャリアを第２の搬送キャリアに載置し、第１の搬送キャリアを第２の搬送キャリアで支持する。
（第２の搬送キャリア）
図３は、本実施形態に係る第１の搬送キャリア、基板および第２の搬送キャリアを模式的に示す上面図である。
第２の搬送キャリア６０の最大径は、フレーム２１の外径より大きくてもよい。この場合、第２の搬送キャリア６０は、フレーム２１の外周を取り囲むように立ち上がる第１部分６１を備えてもよい。第１部分６１は、第１の搬送キャリア２０の落下防止および位置決めの役割を果たす。ただし、第２の搬送キャリア６０が第１部分６１を備えない平板状である場合、第２の搬送キャリア６０の最大径は、基板１０の直径より大きければよい。
第２の搬送キャリア６０の材料は、第１の搬送キャリア２０を支持できる剛性を備える限り、特に限定されない。第２の搬送キャリア６０は、例えば、ガラス板、樹脂板、金属板、セラミックス等を含んでいてもよい。
樹脂板は、後述する保護膜の原料を硬化させる硬化工程において、軟化し難い材料により形成されることが好ましい。このような樹脂板の材料としては、例えば、軟化点が１２０℃以上の熱可塑性樹脂や、熱硬化性樹脂またはＵＶ硬化性樹脂の硬化物が挙げられる。このような熱可塑性樹脂としては、例えば、ポリエステル、ポリスチレン、ポリテトラフルオロエチレン等が挙げられる。熱硬化性樹脂としては、例えば、エポキシ樹脂、ポリイミド、ポリアミドイミドなどが挙げられる。ＵＶ硬化性樹脂としては、例えば、アクリル樹脂等が挙げられる。金属板の材料としては、アルミニウム、ステンレス鋼等が挙げられる。セラミックスとしては、酸化アルミニウム、二酸化ジルコニウム、窒化アルミニウム、窒化ケイ素等が挙げられる。
［第１実施形態］
第２の搬送キャリアは、保持シートを介して基板を支持してもよい。
図４Ａは、本実施形態に係る第１の搬送キャリア、基板および第２の搬送キャリアを模式的に示す断面図である。図４Ａは、図３ＡのＢ−Ｂ線に対応する線でこれらを切断したときの断面を示す。
第２の搬送キャリア６０Ａは、フレーム２１の外周を取り囲むように立ち上がる第１部分６１と、平板状の第２部分６２と、を備える。第２部分６２の最小径は、フレーム２１の外径より大きい。第１部分６１と第２部分６２とは、一体に成形されていてもよいし、別体の組み合わせであってもよい。
第２部分６２の基板１０に対向する領域に、貫通孔が設けられてもよい。後述するマスクの形成工程において、基板１０を処理ステージに真空吸着させ易くなるためである。第２部分６２のフレーム２１に対向する領域に、貫通孔が設けられてもよい。この場合、取り外し工程において、貫通孔から押し上げピンで第１の搬送キャリア２０を押し上げることにより、第２の搬送キャリア６０Ａを離間させることができる。
第２部分６２のうち、保持シート２２との接触部は、凹凸を有していてもよい。これにより、第２部分６２と保持シート２２とが吸着あるいは接着し難くなって、取り外し工程がスムーズに進行するとともに、保持シート２２の損傷が抑制され易くなる。凹凸は、上記接触部を研磨またはブラスト加工することにより形成してもよい。接触部の粗度は特に限定されない。
第２部分６２のうち、保持シート２２との接触部は、導電性を有していてもよい。これにより、保持シート２２と接触部との間に静電気が溜まり難くなって、取り外し工程がスムーズに進行するとともに、保持シート２２の損傷が抑制され易くなる。このような第２部分６２は、例えば、金属板により形成されてもよいし、導電性フィラーあるいは導電性繊維を含むガラス板または樹脂板により形成されてもよい。
第２部分６２のうち、基板１０に対応する部分に、静電吸着機構が内蔵されてもよい。静電吸着機構を作動させると、基板１０が固定されて、各処理の精度が高まる。一方、静電吸着機構の作動を停止させることにより、第１の搬送キャリア２０と第２の搬送キャリア６０との離間が、容易に行われる。
第２部分６２の厚みは特に限定されない。第２部分６２の厚みは、例えば、１００μｍ以上、５ｍｍ以下であってよく、５００μｍ以上、２ｍｍ以下であってよい。
ダイシング工程の前に、通常、マスクが形成される。マスクは、例えば、基板１０を被覆する保護膜を形成する被覆工程および硬化工程と、保護膜４０に開口を形成して、分割領域Ｒ２における第３の面を露出させるパターニング工程とにより形成される。
第１実施形態に係る第２の搬送キャリア６０Ａを取り付ける載置工程は、準備工程の後、被覆工程、硬化工程およびパターニング工程のいずれかの工程の前に行われてもよく、被覆工程、硬化工程およびパターニング工程のすべての工程の前に行われてもよい。第１実施形態に係る第２の搬送キャリア６０Ａを取り外す取り外し工程は、被覆工程、硬化工程およびパターニング工程の後であって、ダイシング工程の前に行われてもよい。
［第２実施形態］
第２の搬送キャリアは、環状体であってもよい。この場合、第２の搬送キャリアは、フレームを支持する。
図４Ｂは、本実施形態に係る第１の搬送キャリア、基板および第２の搬送キャリアを模式的に示す断面図である。図４Ｂは、図３ＡのＢ−Ｂ線に対応する線でこれらを切断したときの断面を示す。
第２の搬送キャリア６０Ｂは、フレーム２１の外周を取り囲むように立ち上がる第１部分６１と、少なくともフレーム２１を支持するリング状の第３部分６３と、を備える。図４Ｂに示すように、第３部分６３により形成される窓から基板１０が露出するように、第１の搬送キャリア２０を第２の搬送キャリア６０Ｂに支持させてもよい。第１部分６１と第３部分６３とは、一体に成形されていてもよいし、別体の組み合わせであってもよい。
第３部分６３の厚みは特に限定されない。第３部分６３の厚みは、例えば、１００μｍ以上、５ｍｍ以下であってもよく、５００μｍ以上、２ｍｍ以下であってもよい。
第２実施形態に係る第２の搬送キャリア６０Ｂを取り付ける載置工程は、準備工程および被覆工程の後、硬化工程の前に行われてもよい。この場合、硬化工程は、図４Ｂに示すように、基板１０の処理面（第３の面１０Ｘ）を下方に向けた状態で行われてもよい。第２の搬送キャリア６０Ｂを取り外す取り外し工程は、硬化工程の後、パターニング工程の前に行われてもよい。
［第３実施形態］
第２の搬送キャリアは、保持シートを介して基板を支持する平板状の部材とともに、フレームを支持するリング状の部材を備えてもよい。
図４Ｃは、本実施形態に係る第１の搬送キャリア２０、基板１０および第２の搬送キャリア６０Ｃを模式的に示す断面図である。図４Ｃは、図３ＡのＢ−Ｂ線に対応する線でこれらを切断したときの断面を示す。
第２の搬送キャリア６０Ｃは、フレーム２１の外周を取り囲むように立ち上がる第１部分６１と、保持シート２２を支持する平板状の第２部分６２と、保持シート２２とは反対側からフレーム２１を支持するリング状の第４部分６４と、を備える。第２部分６２の最小径は、フレーム２１の外径より大きい。図４Ｃに示すように、第４部分６４により形成される窓から基板１０が露出するように、第１の搬送キャリア２０を第２の搬送キャリア６０Ｃに支持させてもよい。第１部分６１と第２部分６２と第４部分６４とは、一体に成形されていてもよいし、別体の組み合わせであってもよい。
第２部分６２および第４部分６４の厚みは特に限定されない。第２部分６２および第４部分６４の厚みは、例えば、それぞれ１００μｍ以上、５ｍｍ以下であってもよく、５００μｍ以上、２ｍｍ以下であってもよい。
本実施形態では、フレーム２１は、保持シート２２を介して第２部分６２により支持されるとともに、保持シート２２とは反対側からも第４部分６４によって支持される。そのため、前処理工程は、基板１０の処理面（第３の面１０Ｘ）を上方に向けた状態に加えて、下方に向けた状態にして行うことができる。
第３実施形態に係る第２の搬送キャリア６０Ｃを取り付ける載置工程は、準備工程の後、被覆工程、硬化工程およびパターニング工程のいずれかの工程の前に行われてもよく、被覆工程、硬化工程およびパターニング工程のすべての工程の前に行われてもよい。第２の搬送キャリア６０Ｃを取り外す取り外し工程は、被覆工程、硬化工程およびパターニング工程の後であって、ダイシング工程の前に行われてもよい。
（３）前処理工程
前処理工程は、例えば、マスク形成工程を含む。マスク形成工程は、保持シート２２に保持される基板１０の第３の面１０Ｘを保護膜の原料で被覆する被覆工程、原料を硬化させて、第３の面１０Ｘに保護膜を形成する硬化工程、および保護膜に開口を形成して、分割領域Ｒ２おける基板１０を露出させるパターニング工程の少なくとも１つの工程を備える。
（３−１）被覆工程および硬化工程
基板１０を被覆する保護膜を形成する。
図５に、被覆工程および硬化工程で作製される基板の断面を模式的に示す。
保護膜４０は、基板１０の素子領域Ｒ１をプラズマ等から保護するために設けられる。
保護膜４０の厚みは特に限定されないが、ダイシング工程におけるプラズマエッチングにより完全には除去されない程度であることが好ましい。保護膜４０の厚みは、例えば、ダイシング工程において保護膜４０がエッチングされる量（厚み）を算出し、このエッチング量以上になるように設定される。保護膜４０のエッチング量は、ダイシング工程でエッチングされる半導体層１１の厚み等に基づいて算出することができる。例えば、半導体層１１が厚み３０μｍのシリコンである場合、保護膜４０の厚みは、１５μｍ以上、５０μｍ以下であればよい。
保護膜４０は、例えば、ポリイミド等の熱硬化性樹脂、フェノール樹脂等のフォトレジスト、あるいは、アクリル樹脂等の水溶性レジスト等、いわゆるレジスト材料を含む。
保護膜４０は、例えば、レジスト材料を含む原料をシート状に成型した後、このシートを第３の面１０Ｘに貼り付けるか、あるいは、レジスト材料の原料液を、回転塗布やスプレー塗布等の方法を用いて、第３の面１０Ｘに塗布し、硬化することにより形成される。原料液の塗布量を変えなから塗布することにより、保護膜４０の厚みを部分的に変えることができる。回転塗布とスプレー塗布とを併用して、塗布量を調整してもよい。
被覆工程において、基板１０を処理ステージに載置し、真空吸着させてもよい。この態様は、第２の搬送キャリア６０Ａおよび６０Ｃが適している。この場合、真空吸着を解除した後も、基板１０と処理ステージとの間に残留吸着が生じ得る。しかし、処理後、基板１０および保持シート２２は、第２の搬送キャリア６０ごと処理ステージから離間されるとともに、搬送されるため、基板１０の割れや保持シート２２の伸びは抑制される。
硬化工程では、レジスト材料を含む原料を硬化させる。原料の硬化法は、加熱あるいはＵＶ照射等、レジスト材料によって適宜選択される。
硬化工程は、基板１０を処理ステージに載置した状態でおこなってもよい。この態様は、保持シート２２を介して基板１０を支持する第２の搬送キャリア６０Ａおよび６０Ｃが適している。加熱あるいはＵＶ照射等によって保持シート２２が軟化しても、処理後、基板１０および保持シート２２は、第２の搬送キャリア６０ごと処理ステージから離間されるとともに、搬送されるため、保持シート２２の伸びは抑制される。さらに、被覆工程同様に、基板１０を処理ステージに真空吸着させてもよい。この場合も同様に、処理ステージからの離間および搬送における基板１０の割れや保持シート２２の伸びは抑制される。
上記の場合、基板１０の第３の面１０Ｘ側から加熱あるいはＵＶ照射を行うとともに、第４の面１０Ｙに対向する処理ステージを冷却してもよい。これにより、保持シート２２の熱による伸びやテープの改質が抑制される。
硬化工程では、第１の搬送キャリア２０を、基板１０の第３の面１０Ｘが処理ステージに対向するように反転させて、かつ、処理ステージから離間させた状態で、硬化処理を行ってもよい。加熱あるいはＵＶ照射は、例えば、処理ステージ内に設けられた装置あるいは処理ステージの近傍に設けられた装置により行われる。この態様は、第２の搬送キャリア６０Ｂおよび６０Ｃが適している。この場合、保持シート２２は、第３部分６３または第４部分６４により形成される窓からできるだけ露出しないことが好ましい。保持シート２２が損傷するのを抑制するためである。言い換えれば、第３部分６３または第４部分６４は、保持シート２２を温度あるいはＵＶから保護する役割も果たす。
（３−２）パターニング工程
保護膜４０に開口を形成して、分割領域Ｒ２おける基板１０を露出させる。これにより、マスクが形成される。
図６に、パターニング工程における基板の断面を模式的に示す。
開口は、例えば、フォトレジストにより形成された保護膜４０のうち、分割領域Ｒ２に対応する領域をフォトリソグラフィ法によって除去することにより形成される。熱硬化性樹脂あるいは水溶性レジストにより形成された保護膜４０のうち、分割領域Ｒ２に対応する領域をレーザスクライビングによりパターニングして、開口を形成してもよい。
レーザスクライビングの場合、基板１０の表面のレーザが照射される部分には、局所的にプラズマが発生する。そのため、基板１０が帯電している場合があり、基板１０は、処理ステージに保持シート２２を介して静電吸着され易い。さらに、パターニング工程において、基板１０を処理ステージに真空吸着させる場合もある。しかし、処理後、基板１０および保持シート２２は、第２の搬送キャリア６０ごと処理ステージから離間されるとともに搬送されるため、基板１０の割れや保持シート２２の伸びは抑制される。
本工程では、図６に示すように、分割領域Ｒ２において半導体層１１を露出させてもよい。すなわち、本工程において、回路層１２を、素子領域Ｒ１に従って複数に分離してもよい。回路層１２の分離は、例えば、レーザスクライビング、メカニカルダイシング、プラズマエッチング等により行われる。なお、回路層１２の分離は、基板を準備する準備工程で行われてもよい。プラズマエッチングによる回路層１２の分離は、後述するダイシング工程において行ってもよい。この場合、回路層１２を除去するためのプラズマを発生させる条件と、ダイシングするためのプラズマを発生させる条件とは異なり得る。例えば、Ａｒを含むプロセスガスを原料とするプラズマにより回路層１２を除去した後、ボッシュ法が実行されるプラズマの発生条件に切り替えて、半導体層１１のエッチングが行われる。
（４）取り外し工程
第２の搬送キャリア６０を、保持シート２２の第２の面２２Ｙから取り外す。
第２の搬送キャリア６０は、第１の搬送キャリア２０と接着していないため、容易に取り外すことができる。
図７は、図４Ａに示す第２の搬送キャリアを取り外す様子を断面で示す模式図である。
押し上げピン３００で、第２の搬送キャリア６０Ａの図示しない貫通孔から第１の搬送キャリア２０を押し上げて、第１の搬送キャリア２０と第２の搬送キャリア６０Ａとを離間させる。その後、搬送アームが第１の搬送キャリア２０を受け取って、次工程に搬送する。
保持シート２２および基板１０の損傷を抑制する観点から、押し上げピン３００を、保持シート２２を介してフレーム２１を押し上げるような位置に配置してもよい。この場合、第２の搬送キャリア６０Ａに形成される貫通孔を、第１の搬送キャリア２０のフレーム２１に対向する位置に形成する。第１の搬送キャリア２０が水平に押し上げられる点で、３本以上の押し上げピン３００によりフレーム２１を押し上げてもよい。この場合、第２の搬送キャリア６０Ａに３個以上の貫通孔を形成する。複数の貫通孔は、フレーム２１の形状に対応するように等間隔で、あるいは、フレーム２１の中心に対して点対称になるように形成されてもよい。
図４Ｂに示す第２の搬送キャリア６０Ｂの場合、搬送アームが保持シート２２側からフレーム２１を吸着し、そのまま持ち上げて、第１の搬送キャリア２０と第２の搬送キャリア６０Ｂとを離間させる。その後、第１の搬送キャリア２０は、搬送アームによって次工程に搬送される。
図４Ｃに示す第２の搬送キャリア６０Ｃの場合、第４部分６４を取り外した後、第２の搬送キャリア６０Ａと同様に、押し上げピンを用いて、第１の搬送キャリア２０と第２の搬送キャリア６０Ａとを離間させる。あるいは、第２部分６２（さらには第１部分６１）を取り外した後、第２の搬送キャリア６０Ｂと同様に、搬送アームに保持シート２２側からフレーム２１を吸着させることにより、第１の搬送キャリア２０と第２の搬送キャリア６０Ｃとを離間させる。
（５）ダイシング工程
まず、図８を参照しながら、ダイシング工程のプラズマダイシングに使用されるプラズマ処理装置を具体的に説明する。プラズマ処理装置は、これに限定されるものではない。図８は、プラズマ処理装置の構造を概略的に示す断面図であり、便宜的に保護膜を省略している。
（プラズマ処理装置）
プラズマ処理装置１００は、ステージ１１１を備えている。第１の搬送キャリア２０は、保持シート２２の基板１０を保持している面が上方を向くように、ステージ１１１に搭載される。ステージ１１１は、第１の搬送キャリア２０の全体を載置できる程度の大きさを備える。ステージ１１１の上方には、基板１０の少なくとも一部を露出させるための窓部１２４Ｗを有するカバー１２４が配置されている。カバー１２４には、フレーム２１がステージ１１１に載置されている状態のとき、フレーム２１を押圧するための押さえ部材１０７が配置されている。押さえ部材１０７は、フレーム２１と点接触できる部材（例えば、コイルバネや弾力性を有する樹脂）であることが好ましい。これにより、フレーム２１およびカバー１２４の熱が互いに影響し合うことを抑制しながら、フレーム２１の歪みを矯正することができる。
ステージ１１１およびカバー１２４は、真空チャンバ１０３内に配置されている。真空チャンバ１０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材１０８により閉鎖されている。真空チャンバ１０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材１０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる。誘電体部材１０８の上方には、上部電極としての第１の電極１０９が配置されている。第１の電極１０９は、第１の高周波電源１１０Ａと電気的に接続されている。ステージ１１１は、真空チャンバ１０３内の底部側に配置される。
真空チャンバ１０３には、ガス導入口１０３ａが接続されている。ガス導入口１０３ａには、プラズマ発生用ガス（プロセスガス）の供給源であるプロセスガス源１１２およびアッシングガス源１１３が、それぞれ配管によって接続されている。また、真空チャンバ１０３には、排気口１０３ｂが設けられており、排気口１０３ｂには、真空チャンバ１０３内のガスを排気して減圧するための真空ポンプを含む減圧機構１１４が接続されている。真空チャンバ１０３内にプロセスガスが供給された状態で、第１の電極１０９に第１の高周波電源１１０Ａから高周波電力が供給されることにより、真空チャンバ１０３内にプラズマが発生する。
ステージ１１１は、それぞれ略円形の電極層１１５と、金属層１１６と、電極層１１５および金属層１１６を支持する基台１１７と、電極層１１５、金属層１１６および基台１１７を取り囲む外周部１１８とを備える。外周部１１８は導電性および耐エッチング性を有する金属により構成されており、電極層１１５、金属層１１６および基台１１７をプラズマから保護する。外周部１１８の上面には、円環状の外周リング１２９が配置されている。外周リング１２９は、外周部１１８の上面をプラズマから保護する役割をもつ。電極層１１５および外周リング１２９は、例えば、上記の誘電体材料により構成される。
電極層１１５の内部には、静電吸着（Electrostatic Chuck）用電極（以下、ＥＳＣ電極１１９と称す。）と、第２の高周波電源１１０Ｂに電気的に接続された第２の電極１２０とが配置されている。ＥＳＣ電極１１９には、直流電源１２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極１１９および直流電源１２６により構成されている。静電吸着機構によって、保持シート２２はステージ１１１に押し付けられて固定される。以下、保持シート２２をステージ１１１に固定する固定機構として、静電吸着機構を備える場合を例に挙げて説明するが、これに限定されない。保持シート２２のステージ１１１への固定は、図示しないクランプによって行われてもよい。
金属層１１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層１１６内には、冷媒流路１２７が形成されている。冷媒流路１２７は、ステージ１１１を冷却する。ステージ１１１が冷却されることにより、ステージ１１１に搭載された保持シート２２が冷却されるとともに、ステージ１１１にその一部が接触しているカバー１２４も冷却される。これにより、基板１０や保持シート２２が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路１２７内の冷媒は、冷媒循環装置１２５により循環される。
ステージ１１１の外周付近には、ステージ１１１を貫通する複数の支持部１２２が配置されている。支持部１２２は、第１の搬送キャリア２０のフレーム２１を支持する。支持部１２２は、昇降機構１２３Ａにより昇降駆動される。第１の搬送キャリア２０が真空チャンバ１０３内に搬送されると、所定の位置まで上昇した支持部１２２に受け渡される。支持部１２２の上端面がステージ１１１と同じレベル以下にまで降下することにより、第１の搬送キャリア２０は、ステージ１１１の所定の位置に載置される。
カバー１２４の端部には、複数の昇降ロッド１２１が連結しており、カバー１２４を昇降可能にしている。昇降ロッド１２１は、昇降機構１２３Ｂにより昇降駆動される。昇降機構１２３Ｂによるカバー１２４の昇降の動作は、昇降機構１２３Ａとは独立して行うことができる。
制御装置１２８は、第１の高周波電源１１０Ａ、第２の高周波電源１１０Ｂ、プロセスガス源１１２、アッシングガス源１１３、減圧機構１１４、冷媒循環装置１２５、昇降機構１２３Ａ、昇降機構１２３Ｂおよび静電吸着機構を含むプラズマ処理装置１００を構成する要素の動作を制御する。
ダイシング工程では、基板１０を第１のプラズマに晒して、開口から露出する分割領域Ｒ２をエッチングする。これにより、基板１０から複数の素子チップ２００が形成される。図９に、ダイシング工程で作製される素子チップの断面を模式的に示す。
基板１０のエッチングは、基板１０が保持された第１の搬送キャリア２０を真空チャンバ内に搬入し、基板１０がステージ１１１に載置された状態で行われる。
基板１０の搬入の際、真空チャンバ１０３内では、昇降ロッド１２１の駆動により、カバー１２４が所定の位置まで上昇している。図示しないゲートバルブが開いて第１の搬送キャリア２０が搬入される。複数の支持部１２２は、上昇した状態で待機している。第１の搬送キャリア２０がステージ１１１上方の所定の位置に到達すると、支持部１２２に第１の搬送キャリア２０が受け渡される。第１の搬送キャリア２０は、保持シート２２の第１の面２２Ｘが上方を向くように、支持部１２２の上端面に受け渡される。
第１の搬送キャリア２０が支持部１２２に受け渡されると、真空チャンバ１０３は密閉状態に置かれる。次に、支持部１２２が降下を開始する。支持部１２２の上端面が、ステージ１１１と同じレベル以下にまで降下することにより、第１の搬送キャリア２０は、ステージ１１１に載置される。続いて、昇降ロッド１２１が駆動する。昇降ロッド１２１は、カバー１２４を所定の位置にまで降下させる。このとき、カバー１２４に配置された押さえ部材１０７がフレーム２１に点接触できるように、カバー１２４とステージ１１１との距離は調節されている。これにより、フレーム２１が押さえ部材１０７によって押圧されるとともに、フレーム２１がカバー１２４によって覆われ、基板１０は窓部１２４Ｗから露出する。
カバー１２４は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。カバー１２４の内径（窓部１２４Ｗの直径）はフレーム２１の内径よりも小さく、カバー１２４の外径はフレーム２１の外径よりも大きい。したがって、第１の搬送キャリア２０をステージの所定の位置に搭載し、カバー１２４を降下させると、カバー１２４は、フレーム２１を覆うことができる。窓部１２４Ｗからは、基板１０少なくとも一部が露出する。
カバー１２４は、例えば、セラミックス（例えば、アルミナ、窒化アルミニウムなど）や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。押さえ部材１０７は、上記の誘電体や金属の他、樹脂材料で構成され得る。
第１の搬送キャリア２０が支持部１２２に受け渡された後、直流電源１２６からＥＳＣ電極１１９に電圧を印加する。これにより、保持シート２２がステージ１１１に接触すると同時にステージ１１１に静電吸着される。なお、ＥＳＣ電極１１９への電圧の印加は、保持シート２２がステージ１１１に載置された後（接触した後）に、開始されてもよい。
本工程では、基板１０を第１のプラズマに晒して、開口から露出する分割領域Ｒ１をエッチングし、基板１０から複数の素子チップを形成する。これにより、複数の素子チップ２００が、保持シート２２に保持された状態で得られる。
プラズマの発生条件は、エッチングされる半導体層１１の材質などに応じて設定される。
半導体層１１は、例えば、ボッシュプロセスによりプラズマエッチングされる。ボッシュプロセスでは、半導体層１１が深さ方向に垂直にエッチングされる。半導体層１１がＳｉを含む場合、ボッシュプロセスは、堆積ステップと、堆積膜エッチングステップと、Ｓｉエッチングステップとを順次繰り返すことにより、半導体層１１を深さ方向に掘り進む。
堆積ステップは、例えば、プロセスガスとしてＣ４Ｆ８を１５０〜２５０ｓｃｃｍで供給しながら、真空チャンバ１０３内の圧力を１５〜２５Ｐａに調整し、第１の高周波電源１１０Ａから第１の電極１０９への投入電力を１５００〜２５００Ｗとして、第２の高周波電源１１０Ｂから第２の電極１２０への投入電力を０〜５０Ｗとして、２〜１５秒間、処理する条件で行われる。
堆積膜エッチングステップは、例えば、プロセスガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、真空チャンバ１０３内の圧力を５〜１５Ｐａに調整し、第１の高周波電源１１０Ａから第１の電極１０９への投入電力を１５００〜２５００Ｗとして、第２の高周波電源１１０Ｂから第２の電極１２０への投入電力を３００〜１０００Ｗとして、２〜１０秒間、処理する条件で行われる。
Ｓｉエッチングステップは、例えば、プロセスガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、真空チャンバ１０３内の圧力を５〜１５Ｐａに調整し、第１の高周波電源１１０Ａから第１の電極１０９への投入電力を１５００〜２５００Ｗとして、第２の高周波電源１１０Ｂから第２の電極１２０への投入電力を５０〜５００Ｗとして、１０〜２０秒間、処理する条件で行われる。
上記のような条件で、堆積ステップ、堆積膜エッチングステップ、および、Ｓｉエッチングステップを繰り返すことにより、Ｓｉを含む半導体層１１は、１０〜２０μｍ／分の速度で深さ方向に垂直にエッチングされ得る。
なお、金属材料を含む回路層１２は、以下のような条件でプラズマエッチングされ得る。例えば、プロセスガスとしてＣＦ４とＡｒの混合ガス（ＣＦ４：Ａｒ＝１：４）を１５０〜２５０ｓｃｃｍで供給しながら、真空チャンバ１０３内の圧力を０．２〜１．５Ｐａに調整する。第１の高周波電源１１０Ａから第１の電極１０９に１５００〜２５００Ｗ、周波数１３．５６ＭＨｚの高周波電力を供給するとともに、第２の高周波電源１１０Ｂから第２の電極１２０に５００〜１８００Ｗ、周波数１００ｋＨｚ以上（例えば、４００〜５００ｋＨｚ、あるいは、１３．５６ＭＨｚ）の高周波電力を投入する。
エッチングによって基板１０が個片化された後、真空チャンバ１０３内のガスが排出され、ゲートバルブが開く。複数の素子チップ２００を保持する第１の搬送キャリア２０は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置１００から搬出される。第１の搬送キャリア２０が搬出されると、ゲートバルブは速やかに閉じられる。第１の搬送キャリア２０の搬出プロセスは、上記のような第１の搬送キャリア２０をステージ１１１に搭載する手順とは逆の手順で行われてもよい。すなわち、カバー１２４を所定の位置にまで上昇させた後、ＥＳＣ電極１１９への印加電圧をゼロにして、第１の搬送キャリア２０のステージ１１１への吸着を解除し、支持部１２２を上昇させる。支持部１２２が所定の位置まで上昇した後、第１の搬送キャリア２０は搬出される。
支持部１２２が上昇する前に、基板１０および保持シート２２を除電してもよい。除電は、例えば、真空チャンバ１０３内に酸素や希ガス等を用いて弱いプラズマを発生させ、基板１０および保持シート２２をこのプラズマに晒すことにより行われる。弱いプラズマは、例えば、プロセスガスとしてアルゴンを１００ｓｃｃｍで供給しながら、真空チャンバ１０３内の圧力を５〜１５Ｐａに調整し、第１の高周波電源１１０Ａから第１の電極１０９への印加電力を１００〜５００Ｗとする条件により、発生する。
基板１０が個片化された後、第１の搬送キャリア２０を搬出する前に、アッシングを行ってもよい。これにより、カバー１２４の窓部１２４Ｗから露出している保護膜４０（マスク）が除去される。
アッシングは、例えば、アッシングガスとしてＣＦ４とＯ２との混合ガス（流量比ＣＦ４：Ｏ２＝１：１０）を１５０〜３００ｓｃｃｍで供給しながら、真空チャンバ１０３内の圧力を５〜１５Ｐａに調整し、第１の高周波電源１１０Ａから第１の電極１０９への印加電力を１５００〜５０００Ｗとして、第２の高周波電源１１０Ｂから第２の電極１２０への印加電力を０〜３００Ｗとする条件により行われる。なお、アッシング工程における第２の電極１２０への印加電力は、パターニング工程における第２の電極１２０への印加電力よりも小さくなるように設定することが望ましい。
なお、保護膜４０が水溶性である場合、アッシングに替えて、水洗により保護膜４０を除去してもよい。
最後に、素子チップ２００を保持シート２２から取り外す。
素子チップ２００は、例えば、保持シート２２の第２の面２２Ｙ側から、保持シート２２とともに突き上げピンで突き上げる。これにより、素子チップ２００の少なくとも一部は、保持シート２２から浮き上がる。その後、ピックアップ装置により、素子チップ２００は保持シート２２から取り外される。
本発明の製造方法は、第１の搬送キャリアに貼着された基板から、プラズマエッチングにより素子チップを製造する方法として有用である。
１０：基板
１０Ｘ：第３の面
１０Ｙ：第４の面
１１：半導体層
１２：回路層
２０：第１の搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：保持シート
２２Ｘ：第１の面
２２Ｙ：第２の面
４０：保護膜
６０、６０Ａ、６０Ｂ：第２の搬送キャリア
６１：第１部分
６２：第２部分
６３：第３部分
６４：第４部分
１００：プラズマ処理装置
１０３：真空チャンバ
１０３ａ：ガス導入口
１０３ｂ：排気口
１０８：誘電体部材
１０９：第１の電極
１１０Ａ：第１の高周波電源
１１０Ｂ：第２の高周波電源
１１１：ステージ
１１２：プロセスガス源
１１３：アッシングガス源
１１４：減圧機構
１１５：電極層
１１６：金属層
１１７：基台
１１８：外周部
１１９：ＥＳＣ電極
１２０：第２の電極
１２１：昇降ロッド
１２２：支持部
１２３Ａ、１２３Ｂ：昇降機構
１２４：カバー
１２４Ｗ：窓部
１２５：冷媒循環装置
１２６：直流電源
１２７：冷媒流路
１２８：制御装置
１２９：外周リング
２００：素子チップ
３００：押し上げピン

Claims (6)

  1. 第１の面および前記第１の面とは反対側の第２の面を有する保持シート、および、前記保持シートの外周縁の少なくとも一部に貼着されたフレームを備える第１の搬送キャリアと、前記保持シートに保持された基板と、を準備する準備工程と、
    前記基板を保持した前記第１の搬送キャリアを、第２の搬送キャリアに載置する載置工程と、
    前記載置工程の後、前記基板に前処理を行う前処理工程と、
    前記前処理工程の後、前記第２の搬送キャリアを取り外す取り外し工程と、
    前記取り外し工程の後、前記第１の搬送キャリアに保持された前記基板をプラズマに晒して、前記基板から複数の素子チップを形成するダイシング工程と、を備える、素子チップの製造方法。
  2. 前記基板は、複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、前記保持シートの前記第１の面に対向しない第３の面および前記第３の面とは反対側の第４の面を有し、
    前記前処理工程は、
    前記保持シートに保持される前記基板の前記第３の面を、保護膜の原料で被覆する被覆工程、
    前記原料を硬化させて、前記第３の面に前記保護膜を形成する硬化工程、および
    前記保護膜に開口を形成して、前記分割領域における前記基板を露出させるパターニング工程の少なくとも１つの工程を備える、請求項１に記載の素子チップの製造方法。
  3. 前記第２の搬送キャリアは、前記保持シートを介して前記基板を支持する、請求項１または２に記載の素子チップの製造方法。
  4. 前記第２の搬送キャリアの前記保持シートとの接触部は、凹凸を有する、請求項３に記載の素子チップの製造方法。
  5. 前記第２の搬送キャリアの前記保持シートとの接触部は、導電性を有する、請求項３に記載の素子チップの製造方法。
  6. 前記第２の搬送キャリアは環状体であり、前記フレームを支持する、請求項１または２に記載の素子チップの製造方法。
JP2018179071A 2018-09-25 2018-09-25 素子チップの製造方法 Active JP7209247B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018179071A JP7209247B2 (ja) 2018-09-25 2018-09-25 素子チップの製造方法
US16/567,047 US10964597B2 (en) 2018-09-25 2019-09-11 Element chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018179071A JP7209247B2 (ja) 2018-09-25 2018-09-25 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2020053473A true JP2020053473A (ja) 2020-04-02
JP7209247B2 JP7209247B2 (ja) 2023-01-20

Family

ID=69883588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018179071A Active JP7209247B2 (ja) 2018-09-25 2018-09-25 素子チップの製造方法

Country Status (2)

Country Link
US (1) US10964597B2 (ja)
JP (1) JP7209247B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967990B (zh) * 2020-11-23 2023-02-24 重庆康佳光电技术研究院有限公司 芯片处理方法、led芯片及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132382A (ja) * 1992-10-16 1994-05-13 Tokyo Seimitsu Co Ltd 板状物薄溝加工用支持搬送方法及びそのための治具
JP2009123987A (ja) * 2007-11-16 2009-06-04 Panasonic Corp 半導体チップの製造方法
JP2010205817A (ja) * 2009-03-02 2010-09-16 Shin Etsu Polymer Co Ltd 電子部品保持具
JP2014523114A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 基板キャリアを用いたハイブリッドレーザ・プラズマエッチングウェハダイシング
JP2016195020A (ja) * 2015-03-31 2016-11-17 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
JP2017069370A (ja) * 2015-09-30 2017-04-06 株式会社ディスコ 搬送機構
JP2018085400A (ja) * 2016-11-22 2018-05-31 株式会社ディスコ デバイスウェーハの加工方法
JP2018113410A (ja) * 2017-01-13 2018-07-19 株式会社ディスコ フレームユニット搬送システム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197615A (ja) * 2001-12-26 2003-07-11 Tokyo Electron Ltd プラズマ処理装置およびそのクリーニング方法
JP4152802B2 (ja) * 2003-05-09 2008-09-17 日本エー・エス・エム株式会社 薄膜形成装置
JP4657949B2 (ja) * 2006-03-01 2011-03-23 株式会社日立ハイテクノロジーズ エッチング処理装置および自己バイアス電圧測定方法ならびにエッチング処理装置の監視方法
JP4855177B2 (ja) * 2006-08-10 2012-01-18 住友大阪セメント株式会社 静電チャック装置
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US8016982B2 (en) * 2007-11-30 2011-09-13 Panasonic Corporation Sputtering apparatus and sputtering method
US20090252892A1 (en) * 2008-03-25 2009-10-08 Oc Oerlikon Balzers Ag Processing chamber
JP5353265B2 (ja) * 2009-01-26 2013-11-27 パナソニック株式会社 プラズマ処理装置
CN102439697B (zh) * 2009-04-03 2015-08-19 应用材料公司 高压rf-dc溅射及改善此工艺的膜均匀性和阶梯覆盖率的方法
JP5246001B2 (ja) * 2009-04-10 2013-07-24 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5183659B2 (ja) * 2010-03-23 2013-04-17 東京エレクトロン株式会社 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体
US8946058B2 (en) * 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9070760B2 (en) * 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5528394B2 (ja) 2011-05-30 2014-06-25 パナソニック株式会社 プラズマ処理装置、搬送キャリア、及びプラズマ処理方法
JP5926501B2 (ja) * 2011-06-15 2016-05-25 東京応化工業株式会社 保持装置および保持方法
JP5938716B2 (ja) * 2013-11-01 2016-06-22 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
US8991329B1 (en) * 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
JP6319687B2 (ja) * 2014-05-26 2018-05-09 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及び方法
CN106024565B (zh) * 2015-03-31 2019-11-19 松下知识产权经营株式会社 等离子处理装置以及等离子处理方法
JP6519802B2 (ja) * 2016-03-18 2019-05-29 パナソニックＩｐマネジメント株式会社 プラズマ処理方法およびプラズマ処理装置
JP2018056178A (ja) * 2016-09-26 2018-04-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6650593B2 (ja) * 2017-02-17 2020-02-19 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
JP6524564B2 (ja) * 2017-06-28 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および基板加熱装置
JP7065311B2 (ja) * 2017-11-22 2022-05-12 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132382A (ja) * 1992-10-16 1994-05-13 Tokyo Seimitsu Co Ltd 板状物薄溝加工用支持搬送方法及びそのための治具
JP2009123987A (ja) * 2007-11-16 2009-06-04 Panasonic Corp 半導体チップの製造方法
JP2010205817A (ja) * 2009-03-02 2010-09-16 Shin Etsu Polymer Co Ltd 電子部品保持具
JP2014523114A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 基板キャリアを用いたハイブリッドレーザ・プラズマエッチングウェハダイシング
JP2016195020A (ja) * 2015-03-31 2016-11-17 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
JP2017069370A (ja) * 2015-09-30 2017-04-06 株式会社ディスコ 搬送機構
JP2018085400A (ja) * 2016-11-22 2018-05-31 株式会社ディスコ デバイスウェーハの加工方法
JP2018113410A (ja) * 2017-01-13 2018-07-19 株式会社ディスコ フレームユニット搬送システム

Also Published As

Publication number Publication date
JP7209247B2 (ja) 2023-01-20
US10964597B2 (en) 2021-03-30
US20200098636A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
JP6994646B2 (ja) 素子チップの製造方法
JP6524562B2 (ja) 素子チップおよびその製造方法
JP6524553B2 (ja) 素子チップの製造方法
JP6524534B2 (ja) 素子チップの製造方法
JP2017162999A (ja) 素子チップの製造方法
CN107452597B (zh) 元件芯片的制造方法
JP2018133540A (ja) プラズマ処理装置およびプラズマ処理方法
CN107180754B (zh) 等离子体处理方法
JP6573231B2 (ja) プラズマ処理方法
JP7209247B2 (ja) 素子チップの製造方法
US10714356B2 (en) Plasma processing method
JP7170261B2 (ja) 素子チップの製造方法
JP7209246B2 (ja) 素子チップの製造方法
JP7054813B2 (ja) 素子チップの製造方法
US11682575B2 (en) Plasma processing apparatus, plasma processing method, and element chip manufacturing method
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
JP7390615B2 (ja) 樹脂塗布装置、樹脂膜形成方法ならびに素子チップの製造方法
JP7213477B2 (ja) 素子チップの製造方法
WO2019031374A1 (ja) 基板処理方法
JP2021144999A (ja) エッチング方法および素子チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221223

R151 Written notification of patent or utility model registration

Ref document number: 7209247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151