JP2020037512A - 半導体用支持ガラス基板及びこれを用いた積層基板 - Google Patents

半導体用支持ガラス基板及びこれを用いた積層基板 Download PDF

Info

Publication number
JP2020037512A
JP2020037512A JP2019205958A JP2019205958A JP2020037512A JP 2020037512 A JP2020037512 A JP 2020037512A JP 2019205958 A JP2019205958 A JP 2019205958A JP 2019205958 A JP2019205958 A JP 2019205958A JP 2020037512 A JP2020037512 A JP 2020037512A
Authority
JP
Japan
Prior art keywords
glass substrate
semiconductor
substrate
supporting glass
supporting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019205958A
Other languages
English (en)
Other versions
JP6930570B2 (ja
Inventor
智基 柳瀬
Tomomoto Yanase
智基 柳瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Glass Co Ltd
Original Assignee
Nippon Electric Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Glass Co Ltd filed Critical Nippon Electric Glass Co Ltd
Publication of JP2020037512A publication Critical patent/JP2020037512A/ja
Application granted granted Critical
Publication of JP6930570B2 publication Critical patent/JP6930570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Surface Treatment Of Glass (AREA)
  • Glass Compositions (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】半導体パッケージの製造工程で絶縁破壊し難い支持ガラス基板を創案することにより、半導体パッケージの高密度実装に寄与する。【解決手段】本発明の半導体用支持ガラス基板は、半導体基板を積層させる側となる第一の表面と第一の表面とは反対側の表面である第二の表面とを有し、第一の表面及び第二の表面の少なくとも一方に、表面粗さＲａが０．３ｎｍ以上、且つ表面粗さＲｍａｘが１００ｎｍ以下となる粗面化領域を有することを特徴とする。【選択図】図１

Description

本発明は、半導体用支持ガラス基板及びこれを用いた積層基板に関し、具体的には、半導体パッケージの製造工程で半導体基板の支持に用いる半導体用支持ガラス基板及びこれを用いた積層基板に関する。
携帯電話、ノート型パーソナルコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄａｔａ Ａｓｓｉｓｔａｎｃｅ）等の携帯型電子機器には、小型化及び軽量化が要求されている。これに伴い、これらの電子機器に用いられる半導体チップの実装スペースも厳しく制限されており、半導体チップの高密度な実装が課題になっている。そこで、近年では、三次元実装技術、すなわち半導体チップ同士を積層し、各半導体チップ間を配線接続することにより、半導体パッケージの高密度実装を図っている。
三次元実装技術が進歩するに伴い、半導体基板は、数十ｎｍレベルの精度でパターニングが施されており、僅か数十ｎｍの寸法変化が生じた場合でも歩留り低下の原因になる。半導体基板の寸法変化を抑制するためには、半導体基板を支持するための支持ガラス基板を用いることが有効であり、平坦な支持ガラス基板を用いることが特に有効である。
しかし、平坦な支持ガラス基板を用いると、半導体パッケージの製造工程で静電気による問題が発生し易くなる。すなわち、半導体パッケージの製造工程では、支持ガラス基板と定盤との接触剥離が繰り返される。この接触剥離が繰り返されると、支持ガラス基板内の帯電量が増加して、絶縁破壊を引き起こす可能性が高くなる。また、支持ガラス基板と定盤の熱膨張係数差が大きい場合、熱プロセスで支持ガラス基板と定盤の摩擦によって支持ガラス基板が帯電して、絶縁破壊を起こす虞もある。支持ガラス基板が絶縁破壊すれば、半導体基板が汚染されて、コスト高の原因になる。
本発明は、上記事情に鑑みなされたものであり、その技術的課題は、半導体パッケージの製造工程で絶縁破壊し難い支持ガラス基板を創案することにより、半導体パッケージの高密度実装に寄与することである。
本発明者は、種々の実験を繰り返した結果、ガラス基板の表面に特定の粗面化領域を形成することにより、上記技術的課題を解決し得ることを見出し、本発明として、提案するものである。すなわち、本発明の半導体用支持ガラス基板は、半導体基板を積層させる側となる第一の表面と第一の表面とは反対側の表面である第二の表面とを有し、第一の表面及び第二の表面の少なくとも一方に、表面粗さＲａが０．３ｎｍ以上、且つ表面粗さＲｍａｘが１００ｎｍ以下となる粗面化領域を有することを特徴とする。ここで、「表面粗さＲａ」と「表面粗さＲｍａｘ」は、走査型プローブ顕微鏡（例えば、Ｂｒｕｋｅｒ社製Ｄｉｍｅｎｓｉｏｎ Ｉｃｏｎ）を用いて、５μｍ角の面積で測定した値である。例えば、ガラス基板の第二の表面の全面に粗面化領域が形成されている場合、ガラス基板の面内中央部と周縁部（ガラス基板の端面から約５０ｍｍ内側の部分）の９カ所について、５μｍ角の面積で表面粗さＲａとＲｍａｘをそれぞれ測定した時の平均値である。
本発明の半導体用支持ガラス基板は、少なくとも一方の表面に、表面粗さＲａが０．３ｎｍ以上となる粗面化領域を有する。これにより、支持ガラス基板と定盤の接触面積が小さくなり、支持ガラス基板内の帯電量を低減することができる。一方、粗面化領域の表面粗さＲｍａｘが大き過ぎると、支持ガラス基板にマイクロクラックが発生して、支持ガラス基板の強度が低下し易くなる。そこで、本発明の半導体用支持ガラス基板は、粗面化領域の表面粗さＲｍａｘを１００ｎｍ以下に規制している。
第二に、本発明の半導体用支持ガラス基板は、粗面化領域が、第二の表面に形成されていることが好ましい。
第三に、本発明の半導体用支持ガラス基板は、粗面化領域が、面積比で、第二の表面の５％以上に形成されていることが好ましい。
第四に、本発明の半導体用支持ガラス基板は、粗面化領域が、第一の表面と第二の表面の両方に形成されていることが好ましい。このようにすれば、支持ガラス基板と定盤を接触させる時だけでなく、半導体基板を剥離する時にも、支持ガラス基板内の帯電量を低減することができる。
第五に、本発明の半導体用支持ガラス基板は、粗面化領域内に、円弧状の研磨傷が存在することが好ましい。このようにすれば、支持ガラス基板内の帯電量が低下するだけでなく、支持ガラス基板の全体板厚偏差も低減し易くなる。
第六に、本発明の半導体用支持ガラス基板は、全体板厚偏差が３．０μｍ以下であることが好ましい。このようにすれば、加工処理の精度を高め易くなる。特に配線精度を高めることができるため、高密度の配線が可能になる。また支持ガラス基板の強度が向上して、支持ガラス基板及び積層基板が破損し難くなる。更に支持ガラス基板の再利用回数を増やすことができる。ここで、「全体板厚偏差」は、支持ガラス基板全体の最大板厚と最小板厚の差であり、例えばコベルコ科研社製のＢｏｗ／Ｗａｒｐ測定装置 ＳＢＷ−３３１ＭＬ／ｄにより測定可能である。
第七に、本発明の半導体用支持ガラス基板は、板厚が２．０ｍｍ未満であり、且つ反り量が６０μｍ以下であることが好ましい。ここで、「反り量」は、支持ガラス基板全体における最高位点と最小二乗焦点面との間の最大距離の絶対値と、最低位点と最小二乗焦点面との絶対値との合計を指し、例えばコベルコ科研社製のＢｏｗ／Ｗａｒｐ測定装置 ＳＢＷ−３３１ＭＬ／ｄにより測定可能である。
第八に、本発明の積層基板は、少なくとも半導体基板と半導体基板を支持するための半導体用支持ガラス基板とを備える積層基板であって、半導体用支持ガラス基板が上記の半導体用支持ガラス基板であることが好ましい。
第九に、本発明の積層基板は、半導体用支持ガラス基板の２０〜２６０℃における平均熱膨張係数が５０×１０−７／℃以上であり、且つ半導体基板が少なくとも封止材でモールドされた半導体チップを備えることが好ましい。ここで、「２０〜２６０℃における平均熱膨張係数」は、ディラトメーターで測定可能である。
新たなＷＬＰとして、ｆａｎ ｏｕｔ型のＷＬＰが提案されている。ｆａｎ ｏｕｔ型のＷＬＰは、ピン数を増加させることが可能であり、また半導体チップの端部を保護することにより、半導体チップの欠け等を防止することができる。ｆａｎ ｏｕｔ型のＷＬＰでは、複数の半導体チップを樹脂の封止材でモールドして、半導体基板を形成した後に、半導体基板の一方の表面に配線する工程、半田バンプを形成する工程等を有する。これらの工程は、約２００〜３００℃の熱処理を伴うため、封止材が変形して、半導体基板が寸法変化する虞がある。半導体基板が寸法変化すると、半導体基板の一方の表面に対して、高密度に配線することが困難になり、また半田バンプを正確に形成することも困難になる。
上記の通り、半導体基板の寸法変化を抑制するために、支持ガラス基板を用いることが有効であるが、支持ガラス基板を用いた場合であっても、半導体基板内で半導体チップの割合が多く、封止材の割合が少ない場合に、半導体基板の反り変形が生じる場合があった。そこで、上記のように支持ガラス基板の平均熱膨張係数を規定すると、半導体基板内で半導体チップの割合が多く、封止材の割合が少ない場合でも、半導体基板の反り変形を抑制することができる。
第十に、本発明の積層基板は、半導体用支持ガラス基板が無アルカリガラスであり、且つ半導体基板がシリコンウェハを備えることが好ましい。ここで、「無アルカリガラス」とは、ガラス組成中のアルカリ成分（Ｌｉ２Ｏ、Ｋ２Ｏ、Ｎａ２Ｏ）の含有量が０．５質量％以下のガラスを指す。
本発明の積層基板の一例を示す概念斜視図である。 ｆａｎ ｏｕｔ型のＷＬＰの製造工程を示す概念断面図である。 ｆａｎ ｏｕｔ型のＷＬＰの製造工程を示す概念断面図である。 ｆａｎ ｏｕｔ型のＷＬＰの製造工程を示す概念断面図である。 ｆａｎ ｏｕｔ型のＷＬＰの製造工程を示す概念断面図である。 ｆａｎ ｏｕｔ型のＷＬＰの製造工程を示す概念断面図である。 ｆａｎ ｏｕｔ型のＷＬＰの製造工程を示す概念断面図である。 ｆａｎ ｏｕｔ型のＷＬＰの製造工程を示す概念断面図である。 半導体用支持ガラス基板をバックグラインド基板に用いて、半導体基板を薄型化する工程を示す概念断面図である。 半導体用支持ガラス基板をバックグラインド基板に用いて、半導体基板を薄型化する工程を示す概念断面図である。 半導体用支持ガラス基板をバックグラインド基板に用いて、半導体基板を薄型化する工程を示す概念断面図である。 半導体用支持ガラス基板をバックグラインド基板に用いて、半導体基板を薄型化する工程を示す概念断面図である。 半導体用支持ガラス基板をバックグラインド基板に用いて、半導体基板を薄型化する工程を示す概念断面図である。 耐電量の測定に用いる装置を示す説明図であり、ガラス基板を載置した状態を示す説明図である。 耐電量の測定に用いる装置を示す説明図であり、ガラス基板とテーブルを密着させた状態を示す説明図である。
本発明の半導体用支持ガラス基板は、少なくとも一方の表面に粗面化領域を有し、その粗面化領域の表面粗さＲａは０．３ｎｍ以上であり、好ましくは０．５ｎｍ以上、より好ましくは０．８ｎｍ以上、特に好ましくは１．０〜８．０ｎｍである。表面粗さＲａが小さ過ぎると、支持ガラス基板内の帯電量を低減し難くなる。一方、表面粗さＲａが大き過ぎると、粗面化処理の処理時間が長くなり、支持ガラス基板の製造コストが高騰し易くなる。
粗面化領域の表面粗さＲｍａｘは１００ｎｍ以下であり、好ましくは８０ｎｍ以下、より好ましくは５０ｎｍ以下、特に好ましくは３０ｎｍ以下である。表面粗さＲｍａｘが大き過ぎると、支持ガラス基板にマイクロクラックが発生して、支持ガラス基板の強度が低下し易くなる。
本発明の半導体用支持ガラス基板は、粗面化領域が薬液により形成されてなることが好ましい。つまり薬液処理により粗面化領域が形成されていることが好ましい。このようにすれば、滑らかな粗面化領域を形成することができる。結果として、粗面化領域を形成した場合でも、支持ガラス基板の強度を維持し易くなる。薬液としては、粗面化効率の観点から、酸性水溶液が好ましく、酸として、例えば、フッ酸、バッファードフッ酸（ＢＨＦ）、塩酸、硝酸、硫酸が好ましい。
粗面化処理として、支持ガラス基板の表面を研磨処理した後に薬液処理することが好ましい。つまり研磨処理により支持ガラス基板の表面の表面粗さを大きくした後、薬液処理により研磨面内に存在するマイクロクラックを低減することが好ましい。このようにすれば、強度を維持した上で、粗面化処理の処理時間を短縮することができる。この場合、薬液として、酸性水溶液以外にも、アルカリ性水溶液が使用可能になり、例えば、水酸化カリウム水溶液、水酸化ナトリウム水溶液が使用可能である。
薬液処理の方法として、種々の方法が利用可能であるが、その中でも、安全性と製造効率の観点から、薬液を含浸させたローラーを用いて、薬液をガラス表面に塗布する方法、ガラス表面の一部をレジスト膜で保護した上で、ガラス基板を薬液中に浸漬させる方法が好ましい。
また、本発明の半導体用支持ガラス基板は、粗面化領域が反応性ガスにより形成されてなることも好ましい。つまり反応性ガスにより粗面化領域が形成されていることも好ましい。このようにすれば、薬液を飛散させることなく、反応性ガスの流れを制御するだけで、粗面化処理を安全に行うことができる。反応性ガスとして、種々のガスが使用可能であるが、その中でも、ＣＦ４、ＳＦ６等のＦを含有するガス、或いはＳｉＣｌ４等のＣｌを含むガスをソースとして、大気圧プラズマプロセスにより反応性ガスを発生させることが好ましい。更に、大気圧プラズマプロセスでは、反応性ガスに加えて、Ｈｅ、Ａｒ等の不活性キャリアガスをガラス表面に吹き付けることが好ましい。
本発明の半導体用支持ガラス基板は、粗面化領域が研磨処理により形成されてなることも好ましい。つまり研磨処理により粗面化領域が形成されていることも好ましい。特に、円弧状の研磨傷により、第一の表面と第二の表面の両方に粗面化領域を形成することが好ましい。このようにすれば、全体板厚偏差を低減しつつ、粗面化処理を安全に行うことができる。
本発明の半導体用支持ガラス基板は、粗面化領域が、第二の表面に形成されていることが好ましい。このようにすれば、支持ガラス基板と定盤との接触剥離が繰り返されても、支持ガラス基板内の帯電量を低減することができる。なお、第一の表面に粗面化領域を形成すると、半導体基板を剥離する際に支持ガラス基板内の帯電量を低減し易くなるが、第一の表面に粗面化領域を形成しなくてもよい。第一の表面に粗面化領域を形成しない場合、半導体基板を安定して支持することが可能になる。
本発明の半導体用支持ガラス基板において、粗面化領域が、面積比で、第二の表面の５％以上、１０％以上、３０％以上、５０％以上、８０％以上、特に全面に形成されていることが好ましい。このようにすれば、定盤に接触させる際に、支持ガラス基板内の帯電量を低減し易くなる。
粗面化領域が、面積比で、第一の表面の５％以上、１０％以上、３０％以上、５０％以上、特に８０％以上に形成されていることも好ましい。このようにすれば、半導体基板を剥離する際に、支持ガラス基板内の帯電量を低減し易くなる。
３０〜２６０℃の温度範囲における平均熱膨張係数は、半導体基板内で半導体チップの割合が少なく、封止材の割合が多い場合は、上昇させることが好ましく、逆に、半導体基板内で半導体チップの割合が多く、封止材の割合が少ない場合は、低下させることが好ましい。
３０〜２６０℃の温度範囲における平均熱膨張係数を０×１０−７／℃以上、且つ５０×１０−７／℃未満に規制したい場合、支持ガラス基板は、ガラス組成として、質量％で、ＳｉＯ２ ５５〜７５％、Ａｌ２Ｏ３ １５〜３０％、Ｌｉ２Ｏ ０．１〜６％、Ｎａ２Ｏ＋Ｋ２Ｏ ０〜８％、ＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯ ０〜１０％を含有することが好ましく、或いはＳｉＯ２ ５５〜７５％、Ａｌ２Ｏ３ １０〜３０％、Ｌｉ２Ｏ＋Ｎａ２Ｏ＋Ｋ２Ｏ ０〜０．３％、ＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯ ５〜２０％を含有することも好ましい。３０〜２６０℃の温度範囲における平均熱膨張係数を５０×１０−７／℃以上、且つ７０×１０−７／℃未満に規制したい場合、支持ガラス基板は、ガラス組成として、質量％で、ＳｉＯ２ ５５〜７５％、Ａｌ２Ｏ３ ３〜１５％、Ｂ２Ｏ３ ５〜２０％、ＭｇＯ ０〜５％、ＣａＯ ０〜１０％、ＳｒＯ ０〜５％、ＢａＯ ０〜５％、ＺｎＯ ０〜５％、Ｎａ２Ｏ ５〜１５％、Ｋ２Ｏ ０〜１０％を含有することが好ましく、ＳｉＯ２ ６４〜７１％、Ａｌ２Ｏ３ ５〜１０％、Ｂ２Ｏ３ ８〜１５％、ＭｇＯ ０〜５％、ＣａＯ ０〜６％、ＳｒＯ ０〜３％、ＢａＯ ０〜３％、ＺｎＯ ０〜３％、Ｎａ２Ｏ ５〜１５％、Ｋ２Ｏ ０〜５％を含有することがより好ましい。３０〜２６０℃の温度範囲における平均熱膨張係数を７０×１０−７／℃以上、且つ８５×１０−７／℃以下に規制したい場合、支持ガラス基板は、ガラス組成として、質量％で、ＳｉＯ２ ６０〜７５％、Ａｌ２Ｏ３ ５〜１５％、Ｂ２Ｏ３ ５〜２０％、ＭｇＯ ０〜５％、ＣａＯ ０〜１０％、ＳｒＯ ０〜５％、ＢａＯ ０〜５％、ＺｎＯ ０〜５％、Ｎａ２Ｏ ７〜１６％、Ｋ２Ｏ ０〜８％を含有することが好ましく、ＳｉＯ２ ６０〜６８％、Ａｌ２Ｏ３ ５〜１５％、Ｂ２Ｏ３ ５〜２０％、ＭｇＯ ０〜５％、ＣａＯ ０〜１０％、ＳｒＯ ０〜３％、ＢａＯ ０〜３％、ＺｎＯ ０〜３％、Ｎａ２Ｏ ８〜１６％、Ｋ２Ｏ ０〜３％を含有することが好ましい。３０〜２６０℃の温度範囲における平均熱膨張係数を８５×１０−７／℃超、且つ１２０×１０−７／℃以下に規制したい場合、支持ガラス基板は、ガラス組成として、質量％で、ＳｉＯ２ ５５〜７０％、Ａｌ２Ｏ３ ３〜１３％、Ｂ２Ｏ３ ２〜８％、ＭｇＯ ０〜５％、ＣａＯ ０〜１０％、ＳｒＯ ０〜５％、ＢａＯ ０〜５％、ＺｎＯ ０〜５％、Ｎａ２Ｏ １０〜２１％、Ｋ２Ｏ ０〜５％を含有することが好ましい。３０〜２６０℃の温度範囲における平均熱膨張係数を１２０×１０−７／℃超、且つ１６５×１０−７／℃以下に規制したい場合、支持ガラス基板は、ガラス組成として、質量％で、ＳｉＯ２ ５３〜６５％、Ａｌ２Ｏ３ ３〜１３％、Ｂ２Ｏ３ ０〜５％、ＭｇＯ ０．１〜６％、ＣａＯ ０〜１０％、ＳｒＯ ０〜５％、ＢａＯ ０〜５％、ＺｎＯ ０〜５％、Ｎａ２Ｏ＋Ｋ２Ｏ ２０〜４０％、Ｎａ２Ｏ １２〜２１％、Ｋ２Ｏ ７〜２１％を含有することが好ましい。このようにすれば、熱膨張係数を所望の範囲に規制し易くなると共に、耐失透性が向上するため、全体板厚偏差が小さい支持ガラス基板を成形し易くなる。なお、「Ｎａ２Ｏ＋Ｋ２Ｏ」は、Ｎａ２ＯとＫ２Ｏの合量を指す。「ＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯ」は、ＭｇＯ、ＣａＯ、ＳｒＯ及びＢａＯの合量を指す。
本発明の半導体用支持ガラス基板において、ガラス組成中のアルカリ成分の含有量は、好ましくは１５質量％以下、１０質量％以下、５質量％以下、特に０．５質量％未満である。ガラス組成中のアルカリ成分の含有量が少ない程、大気中に静電気が放出され難く、支持ガラス基板内の帯電量が増加し易いため、本発明の効果が相対的に大きくなる。また、ガラス組成中のアルカリ成分の含有量が少ない場合、帯電量を低減する観点から、上記粗面化処理に加えて、イオナイザ―による除電処理を組み合わせることが好ましい。
支持ガラス基板の熱膨張係数が高い程、支持ガラス基板と定盤の熱膨張係数差が大きくなり、熱プロセスによって支持ガラス基板と定盤の摩擦が大きくなり易い。これにより、支持ガラス基板内の帯電量が増加し易くなるため、本発明の効果が相対的に大きくなる。また、支持ガラス基板の熱膨張係数が高い場合（例えば、支持ガラス基板の２０〜２６０℃における平均熱膨張係数が５０×１０−７／℃以上の場合）、帯電量を低減する観点から、上記粗面化処理に加えて、イオナイザ―による除電処理を組み合わせることが好ましい。
本発明の半導体用支持ガラス基板において、全体板厚偏差は、好ましくは３．０μｍ以下、２．０μｍ未満、１．５μｍ以下、１．０μｍ以下、特に０．１〜１．０μｍ未満である。全体板厚偏差が小さい程、加工処理の精度を高め易くなる。特に配線精度を高めることができるため、高密度の配線が可能になる。また支持ガラス基板の強度が向上して、支持ガラス基板及び積層基板が破損し難くなる。更に支持ガラス基板の再利用回数を増やすことができる。
本発明の半導体用支持ガラス基板は、全体板厚偏差を２．０μｍ未満、１．５μｍ以下、１．０μｍ以下、特に１．０μｍ未満に低減するために、表面が研磨処理されてなることが好ましい。研磨処理の方法としては、種々の方法を採用することができるが、ガラス基板の両表面を一対の研磨パッドで挟み込み、ガラス基板と一対の研磨パッドを共に回転させながら、ガラス基板を研磨処理して、ガラス基板の両表面に円弧状の研磨傷を付与する方法が好ましい。更に一対の研磨パッドは外径が異なることが好ましく、研磨の際に間欠的にガラス基板の一部が研磨パッドから食み出すように研磨処理して、ガラス基板の両表面に円弧状の研磨傷を付与することが好ましい。これにより、全体板厚偏差を低減し易くなり、また反り量も低減し易くなる。なお、研磨処理において、研磨深さは特に限定されないが、研磨深さは、好ましくは５０μｍ以下、３０μｍ以下、０．０１〜２０μｍ、特に０．１〜１０μｍである。研磨深さが小さい程、ガラス基板の生産性が向上する。
本発明の半導体用支持ガラス基板は、矩形状であってもよいが、ウェハ状（略真円状）が好ましく、その直径は１００ｍｍ以上５００ｍｍ以下、特に１５０ｍｍ以上４５０ｍｍ以下が好ましい。このようにすれば、半導体パッケージの製造工程に適用し易くなる。この場合、支持ガラス基板の真円度（但し、ノッチ部を除く）は１ｍｍ以下、０．１ｍｍ以下、０．０５ｍｍ以下、特に０．０３ｍｍ以下が好ましい。真円度が小さい程、半導体パッケージの製造工程に適用し易くなる。なお、真円度の定義は、支持ガラス基板の外形の最大値から最小値を減じた値である。
本発明の半導体用支持ガラス基板において、板厚は、好ましくは２．０ｍｍ未満、１．５ｍｍ以下、１．２ｍｍ以下、１．１ｍｍ以下、１．０ｍｍ以下、特に０．９ｍｍ以下である。板厚が薄くなる程、積層基板の質量が軽くなるため、ハンドリング性が向上する。一方、板厚が薄過ぎると、支持ガラス基板自体の強度が低下して、支持基板としての機能を果たし難くなる。よって、板厚は、好ましくは０．１ｍｍ以上、０．２ｍｍ以上、０．３ｍｍ以上、０．４ｍｍ以上、０．５ｍｍ以上、０．６ｍｍ以上、特に０．７ｍｍ超である。
反り量は、好ましくは６０μｍ以下、５５μｍ以下、５０μｍ以下、１〜４５μｍ、特に５〜４０μｍである。反り量が小さい程、加工処理の精度を高め易くなる。特に配線精度を高めることができるため、高密度の配線が可能になる。
本発明の半導体用支持ガラス基板は、支持ガラス基板の外周の一部にノッチ部（位置決め部）を有することが好ましい。このようにすれば、支持ガラス基板のノッチ部に位置決めピン等の位置決め部材を当接させて、支持ガラス基板を位置固定し易くなる。結果とて、半導体基板と支持ガラス基板の位置合わせが容易になる。なお、半導体基板にもノッチ部を形成して、位置決め部材を当接させると、半導体基板と支持ガラス基板の位置合わせが更に容易になる。
このノッチ部は、面取り加工されていることが好ましい。つまりノッチ部に面取り部が形成されていることが好ましい。更にノッチ部の表面が薬液によりエッチング処理されて、微小傷が除去されていることが好ましい。これにより、支持ガラス基板がノッチ部から破損する事態を防止し易くなる。なお、好適な薬液は、既述の通りである。
本発明の半導体用支持ガラス基板において、端面（ノッチ部を除く）は面取り加工されていることが好ましい。つまり端面に面取り部が形成されていることが好ましい。更に端面の表面が酸によりエッチング処理されて、微小傷が除去されていることが好ましい。これにより、支持ガラス基板が端面から破損する事態を防止し易くなる。なお、好適な薬液は、既述の通りである。
本発明の半導体用支持ガラス基板は、反り量を低減する観点から、化学強化処理がなされていないことが好ましい。つまり反り量を低減する観点から、表面に圧縮応力層を有しないことが好ましい。
本発明の半導体用支持ガラス基板は、ダウンドロー法、特にオーバーフローダウンドー法で成形されてなることが好ましい。オーバーフローダウンドロー法は、耐熱性の樋状
構造物の両側から溶融ガラスを溢れさせて、溢れた溶融ガラスを樋状構造物の下頂端で合流させながら、下方に延伸成形してガラス基板を製造する方法である。オーバーフローダウンドロー法では、ガラス基板の表面となるべき面は樋状耐火物に接触せず、自由表面の状態で成形される。このため、板厚が小さいガラス基板を作製し易くなると共に、少量の研磨によって、或いは研磨処理しなくても、全体板厚偏差を２．０μｍ未満、特に１．０μｍ未満まで低減することができ、結果として、ガラス基板の製造コストを低廉化することができる。なお、樋状構造物の構造や材質は、所望の寸法や表面精度を実現できるものであれば、特に限定されない。また、下方への延伸成形を行う際に、力を印加する方法も特に限定されない。例えば、充分に大きい幅を有する耐熱性ロールをガラスに接触させた状態で回転させて延伸する方法を採用してもよいし、複数の対になった耐熱性ロールを帯状ガラスの端面近傍のみに接触させて延伸する方法を採用してもよい。
ガラス基板の成形方法として、オーバーフローダウンドロー法以外にも、例えば、スロットダウンドロー法、リドロー法、フロート法等を採択することもできる。
本発明の半導体用支持ガラス基板は、オーバーフローダウンドロー法で成形した後に、第一の表面と第二の表面の全面が研磨処理されてなることが好ましい。このようにすれば、全体板厚偏差を２．０μｍ未満、１．５μｍ以下、１．０μｍ以下、特に０．１〜１．０μｍ未満に規制し易くなる。
本発明の積層基板は、少なくとも半導体基板と半導体基板を支持するための半導体用支持ガラス基板とを備える積層基板であって、半導体用支持ガラス基板が上記の半導体用支持ガラス基板であることを特徴とする。ここで、本発明の積層基板の技術的特徴（好適な構成、効果）は、本発明の半導体用支持ガラス基板の技術的特徴と重複する。よって、本明細書では、その重複部分について、詳細な記載を省略する。
本発明の積層基板は、半導体用支持ガラス基板の２０〜２６０℃における平均熱膨張係数が５０×１０−７／℃以上であり、且つ半導体基板が少なくとも封止材でモールドされた半導体チップを備えることが好ましい。このようにすれば、支持ガラス基板と半導体基板の熱膨張係数が整合し易くなり、ｆａｎ ｏｕｔ型のＷＬＰの製造工程に好適に適用可能になる。
本発明の積層基板は、半導体用支持ガラス基板が無アルカリガラスであり、且つ半導体基板がシリコンウェハを備えることも好ましい。このようにすれば、支持ガラス基板と半導体基板の熱膨張係数が整合し易くなり、支持ガラス基板をバックグラインド基板に用いて、半導体基板を薄型化する工程に好適になる。
本発明の積層基板は、半導体基板と支持ガラス基板の間に、接着層を有することが好ましい。接着層は、樹脂であることが好ましく、例えば、熱硬化性樹脂、光硬化性樹脂（特に紫外線硬化樹脂）等が好ましい。また半導体パッケージの製造工程における熱処理に耐える耐熱性を有するものが好ましい。これにより、半導体パッケージの製造工程で接着層が融解し難くなり、加工処理の精度を高めることができる。
本発明の積層基板は、更に半導体基板と支持ガラス基板の間に、より具体的には半導体基板と接着層の間に、剥離層を有すること、或いは支持ガラス基板と接着層の間に、剥離層を有することが好ましい。このようにすれば、半導体基板に対して、所定の加工処理を行った後に、半導体基板を支持ガラス基板から剥離し易くなる。半導体基板の剥離は、生産性の観点から、レーザー光等の照射光により行うことが好ましい。
剥離層は、レーザー光等の照射光により「層内剥離」又は「界面剥離」が生じる材料で構成される。つまり一定の強度の光を照射すると、原子又は分子における原子間又は分子間の結合力が消失又は減少して、アブレーション（ａｂｌａｔｉｏｎ）等を生じ、剥離を生じさせる材料で構成される。なお、照射光の照射により、剥離層に含まれる成分が気体となって放出されて分離に至る場合と、剥離層が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
本発明の積層基板において、支持ガラス基板は、半導体基板よりも大きいことが好ましい。これにより、半導体基板と支持ガラス基板を支持する際に、両者の中心位置が僅かに離間した場合でも、支持ガラス基板から半導体基板の縁部が食み出し難くなる。
図面を参酌しながら、本発明を更に説明する。
図１は、本発明の積層基板１の一例を示す概念斜視図である。図１では、積層基板１は、半導体用支持ガラス基板１０と半導体基板１１とを備えている。半導体用支持ガラス基板１０は、半導体基板１１の寸法変化を防止するために、半導体基板１１に貼着されている。半導体用支持ガラス基板１０と半導体基板１１との間には、剥離層１２と接着層１３が配置されている。剥離層１２は、半導体用支持ガラス基板１０と接触しており、接着層１３は、半導体基板１１と接触している。
図１から分かるように、積層基板１は、半導体用支持ガラス基板１０、剥離層１２、接着層１３、半導体基板１１の順に積層配置されている。半導体用支持ガラス基板１０の形状は、半導体基板１１に応じて決定されるが、図１では、半導体用支持ガラス基板１０及び半導体基板１１の形状は、何れも略円板形状である。剥離層１２は、非晶質シリコン（ａ−Ｓｉ）以外にも、酸化ケイ素、ケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等が用いられる。剥離層１２は、プラズマＣＶＤ、ゾル−ゲル法によるスピンコート等により形成される。接着層１３は、樹脂で構成されており、例えば、各種印刷法、インクジェット法、スピンコート法、ロールコート法等により塗布形成される。接着層１３は、剥離層１２により半導体基板１１から半導体用支持ガラス基板１０が剥離された後、溶剤等により溶解除去される。
図２は、ｆａｎ ｏｕｔ型のＷＬＰの製造工程を示す概念断面図である。図２Ａは、支持部材２０の一方の表面上に接着層２１を形成した状態を示している。必要に応じて、支持部材２０と接着層２１の間に剥離層を形成してもよい。次に、図２Ｂに示すように、接着層２１の上に複数の半導体チップ２２を貼付する。その際、半導体チップ２２のアクティブ側の面を接着層２１に接触させる。次に、図２Ｃに示すように、半導体チップ２２を樹脂の封止材２３でモールドする。封止材２３は、圧縮成形後の寸法変化、配線を成形する際の寸法変化が少ない材料が使用される。続いて、図２Ｄ、Ｅに示すように、支持部材２０から半導体チップ２２がモールドされた半導体基板２４を分離した後、接着層２５を介して、半導体用支持ガラス基板２６と接着固定させる。その際、半導体基板２４の表面の内、半導体チップ２２が埋め込まれた側の表面とは反対側の表面が半導体用支持ガラス基板２６側に配置される。ここで、半導体用支持ガラス基板２６の接着層２５と接する側の表面とは反対側の表面には、大気圧プラズマプロセス（ソースＣＦ４、キャリアガスＡｒ）により、粗面化領域が形成されている。このようにして、積層基板２７を得ることができる。なお、必要に応じて、接着層２５と半導体用支持ガラス基板２６の間に剥離層を形成してもよい。更に、得られた積層基板２７を搬送した後に、図２Ｆに示すように、半導体基板２４の半導体チップ２２が埋め込まれた側の表面に配線２８を形成した後、複数の半田バンプ２９を形成する。最後に、半導体用支持ガラス基板２６から半導体基板２４を分離した後に、半導体基板２４を半導体チップ２２毎に切断し、後のパッケージング工程に供される（図２Ｇ）。
図３は、半導体用支持ガラス基板をバックグラインド基板に用いて、半導体基板を薄型化する工程を示す概念断面図である。図３Ａは、積層基板３０を示している。積層基板３０は、半導体用支持ガラス基板３１、剥離層３２、接着層３３、半導体基板（シリコンウェハ）３４の順に積層配置されている。半導体用支持ガラス基板３１の接着層３４に接する側の表面とは反対側の表面には、酸水溶液を用いた薬液処理により粗面化領域が形成されている。半導体基板３４の接着層３３に接する側の表面には、半導体チップ３５がフォトリソグラフィー法等により複数形成されている。図３Ｂは、半導体基板３４を研磨装置３６により薄型化する工程を示している。この工程により、半導体基板３４は、機械的に研磨処理されて、例えば数十μｍまで薄型化される。図３Ｃは、半導体用支持ガラス基板３１を通して、剥離層３２に紫外光３７を照射する工程を示している。この工程を経ると、図３Ｄに示す通り、半導体用支持ガラス基板３１を分離することが可能になる。分離された半導体用支持ガラス基板３１は、必要に応じて、再利用される。図３Ｅは、半導体基板３４から接着層３３を取り除く工程を示している。この工程を経ると、薄型化した半導体基板３４を採取することができる。
以下、本発明を実施例に基づいて説明する。なお、以下の実施例は単なる例示である。本発明は、以下の実施例に何ら限定されない。
表１は、本発明の実施例（試料Ｎｏ．１〜４）及び比較例（試料Ｎｏ．５、６）を示している。
＜試料Ｎｏ．１の調製＞
まず表中のガラス組成になるように、ガラス原料を調合したガラスバッチを白金坩堝に入れた後、１５００〜１６００℃で２４時間溶融、清澄、均質化を行った。ガラスバッチの溶解に際しては、白金スターラーを用いて攪拌し、均質化を行った。次いで、溶融ガラスをカーボン板上に流し出して、板状に成形した後、徐冷点付近の温度で３０分間徐冷した。
続いて、得られたガラス基板を３００ｍｍ×３００ｍｍ×０．８ｍｍ厚に切断加工した後、その両表面を研磨装置により研磨処理した。具体的には、ガラス基板の両表面を外径が相違する一対の研磨パットで挟み込み、ガラス基板と一対の研磨パッドを共に回転させながらガラス基板の両表面を研磨処理して、ガラス基板の両表面に円弧状の研磨傷を付与した。研磨処理の際、時折、ガラス基板の一部が研磨パッドから食み出すように制御した。なお、研磨パッドはウレタン製、研磨処理の際に使用した研磨スラリーの平均粒径は２．５μｍ、研磨速度は１５ｍ／分であった。得られた各研磨処理済みガラス基板について、コベルコ科研社製のＢｏｗ／Ｗａｒｐ測定装置ＳＢＷ−３３１ＭＬ／ｄにより全体板厚偏差と反り量を測定した。その結果、全体板厚偏差がそれぞれ０．６５μｍであり、反り量がそれぞれ３５μｍであった。
更に、研磨処理後のガラス基板上にポリイミドテープで格子状にマスキングした後に、５０℃、１０質量％ＨＣｌ水溶液に１時間浸漬して、ガラス基板の表面を薬液処理した。次に、薬液処理後のガラス基板を水洗し、ポリイミドテープを剥がして、再度、水洗し、乾燥した。
＜試料Ｎｏ．２の調製＞
まず表中のガラス組成になるように、ガラス原料を調合したガラスバッチを白金坩堝に入れた後、１５００〜１６００℃で２４時間溶融、清澄、均質化を行った。ガラスバッチの溶解に際しては、白金スターラーを用いて攪拌し、均質化を行った。次いで、溶融ガラスをカーボン板上に流し出して、板状に成形した後、徐冷点付近の温度で３０分間徐冷した。
続いて、得られたガラス基板をφ３００ｍｍ×０．８ｍｍ厚に切断加工した後、その両表面を鏡面研磨した。次に、５０℃、５質量％水酸化カリウム水溶液中に１時間浸漬して、ガラス基板の両表面を薬液処理した。次に、薬液処理後、ガラス基板を水洗し、乾燥した。
＜試料Ｎｏ．３の調製＞
まず表中のガラス組成になるように、ガラス原料を調合したガラスバッチを連続溶融炉に投入した後、１５００〜１６００℃で２４時間溶融、清澄、均質化を行った。次いで、オーバーフローダウンドロー法でガラス基板に成形した。
続いて、得られたガラス基板をφ３００ｍｍ×０．７ｍｍ厚に切断加工した後、その両表面を研磨装置により研磨処理した。具体的には、ガラス基板の両表面を外径が相違する一対の研磨パットで挟み込み、ガラス基板と一対の研磨パッドを共に回転させながらガラス基板の両表面を研磨処理して、ガラス基板の両表面に円弧状の研磨傷を付与した。研磨処理の際、時折、ガラス基板の一部が研磨パッドから食み出すように制御した。なお、研磨パッドはウレタン製、研磨処理の際に使用した研磨スラリーの平均粒径は２．５μｍ、研磨速度は１５ｍ／分であった。得られた各研磨処理済みガラス基板について、コベルコ科研社製のＢｏｗ／Ｗａｒｐ測定装置ＳＢＷ−３３１ＭＬ／ｄにより全体板厚偏差と反り量を測定した。その結果、全体板厚偏差がそれぞれ０．４５μｍであり、反り量がそれぞれ２５μｍであった。
＜試料Ｎｏ．４の調製＞
まず表中のガラス組成になるように、ガラス原料を調合したガラスバッチを白金坩堝に入れた後、１５００〜１６００℃で２４時間溶融、清澄、均質化を行った。ガラスバッチの溶解に際しては、白金スターラーを用いて攪拌し、均質化を行った。次いで、溶融ガラスをカーボン板上に流し出して、板状に成形した後、徐冷点付近の温度で３０分間徐冷した。
続いて、得られたガラス基板を３００ｍｍ×４００ｍｍ×１．０ｍｍ厚に切断加工した後、その両表面を鏡面研磨した。更に、鏡面研磨後のガラス基板上にポリイミドテープでストライプ状にマスキングした後に、反応性ガスとしてＣＦ４、キャリアガスとしてＡｒを用いた大気圧プラズマ処理を行った。次に、大気圧プラズマ処理を行った後、ガラス基板を水洗し、ポリイミドテープを剥がして、再度、水洗し、乾燥した。
＜試料Ｎｏ．５の調製＞
まず表中のガラス組成になるように、ガラス原料を調合したガラスバッチを連続溶融炉に投入した後、１５００〜１６００℃で２４時間溶融、清澄、均質化を行った。次いで、オーバーフローダウンドロー法でガラス基板に成形した。続いて、得られたガラス基板をφ３００ｍｍ×０．７ｍｍ厚に切断加工した。
＜試料Ｎｏ．６の調製＞
まず表中のガラス組成になるように、ガラス原料を調合したガラスバッチを連続溶融炉に投入した後、１５００〜１６００℃で２４時間溶融、清澄、均質化を行った。次いで、ロールアウト法でガラス基板に成形した。続いて、得られたガラス基板をφ３００ｍｍ×０．７ｍｍ厚に切断加工した後、その両表面を研磨装置により研磨処理した。
得られた各ガラス基板について、３０〜３８０℃の温度範囲における平均熱膨張係数α３０〜３８０、粗面化領域の面積、表面粗さＲａ、表面粗さＲｍａｘ、帯電量及びマイクロクラックについて評価した。その結果を表１に示す。
３０〜３８０℃の温度範囲における平均熱膨張係数α３０〜３８０は、ディラトメーターで測定した値である。
表面粗さＲａ，Ｒｍａｘは、走査型プローブ顕微鏡（Ｂｒｕｋｅｒ社製Ｄｉｍｅｎｓｉｏｎ Ｉｃｏｎ）を用いて、５μｍ角の面積で測定したものである。具体的には、ガラス基板の面内中央部と周縁部（ガラス基板の端面から約５０ｍｍ内側の部分）の９カ所について、５μｍ角の面積で表面粗さＲａ，Ｒｍａｘをそれぞれ測定し、その平均値を表記したものである。なお、試料Ｎｏ．５以外の試料については、粗面化領域について表面粗さＲａ，Ｒｍａｘを測定した。
帯電量の評価には、図４Ａ及び図４Ｂに示すような装置を用いた。この装置は以下の構成を有している。
ガラス基板４０の支持台４１は、ガラス基板４隅を支持するテフロン（登録商標）製のパッド４２を備えている。また、支持台４１には、昇降自在な金属アルミニウム製のプレート４３が設けられており、プレート４３を上下させることによって、ガラス基板４０とプレート４３を接触、剥離させ、ガラス基板４０を帯電させることができる。なお、プレート４３はアースされている。また、プレート４３には孔（図示せず）が形成されており、この孔がダイアフラム型の真空ポンプ（図示せず）に接続されている。真空ポンプを駆動させると、プレート４３の孔から空気が吸引され、これによってガラス基板４０をプレート４３に真空吸着させることができる。また、ガラス基板４０の上方１０ｍｍの位置には表面電位計４４が設置され、これによってガラス基板４０中央部に発生する帯電量を連続測定することができる。また、ガラス基板４０の上方にはイオナイザ付きエアーガン４５が設置されており、これによってガラス基板４０の帯電を徐電することができる。なお、この装置のプレート４３のサイズはφ１５０ｍｍの円である。
この装置を用いて帯電量を測定する方法を説明する。なお、実験は２０℃±１℃、湿度４０％±１％の環境で行う。この帯電量は雰囲気、大気中の湿度の影響を受けて大きく変化するので、特に湿度の管理に留意する必要がある。
（１） ガラス基板４０の粗面化領域を有する表面を下側にして支持台４１に載置する。なお、両表面に粗面化領域を有しない場合は、どちらの表面が下側でもよい。
（２） イオナイザ付きエアーガン４５により、ガラス基板４０を１０Ｖ以下に除電する。
（３） プレート４３を上昇させてガラス基板４０に接触させるとともに真空吸着させて、プレート４３とガラス基板４０を３０秒間密着させる。
（４） プレート４３を下降させることでガラス基板４０を剥離し、ガラス基板４０中央部に発生する帯電量を表面電位計で連続的に測定する。
（５） （３）と（４）を繰り返し、計５回の帯電量の評価を連続して行う。
（６） 各測定における最大帯電量を求め、これらを積算して帯電量とする。
マイクロクラックは、ガラス基板内を観察して、マイクロクラックが殆どないものを「○」、マイクロクラックが多く存在しているものを「×」として評価したものである。
表１から明らかなように、試料Ｎｏ．１〜４は、粗面化領域の表面粗さが適正であるため、帯電量とマイクロクラックの評価が良好であった。よって、試料Ｎｏ．１〜４は、半導体用支持ガラス基板として好適に使用可能であると考えられる。一方、試料Ｎｏ．５は、表面が平滑過ぎるため、帯電量が大きかった。また、試料Ｎｏ．６は、表面が粗過ぎるため、マイクロクラックの評価が不良であった。
１、２７、３０ 積層基板
１０、２６、３１、４０ 半導体用支持ガラス基板（ガラス基板）
１１、２４、３４ 半導体基板
１２、３２ 剥離層
１３、２１、２５、３３ 接着層
２０ 支持部材
２２、３５ 半導体チップ
２３ 封止材
２８ 配線
２９ 半田バンプ
３６ 研磨装置
３７ 紫外光
４１ 支持台
４２ パッド
４３ プレート
４４ 表面電位計
４５ エアーガン

Claims (10)

  1. 半導体基板を積層させる側となる第一の表面と第一の表面とは反対側の表面である第二の表面とを有し、第一の表面及び第二の表面の少なくとも一方に、表面粗さＲａが０．３ｎｍ以上、且つ表面粗さＲｍａｘが１００ｎｍ以下となる粗面化領域を有することを特徴とする半導体用支持ガラス基板。
  2. 粗面化領域が、第二の表面に形成されていることを特徴とする請求項１に記載の半導体用支持ガラス基板。
  3. 粗面化領域が、面積比で、第二の表面の５％以上に形成されていることを特徴とする請求項２に記載の半導体用支持ガラス基板。
  4. 粗面化領域が、第一の表面と第二の表面の両方に形成されていることを特徴とする請求項１〜３の何れかに記載の半導体用支持ガラス基板。
  5. 粗面化領域内に、円弧状の研磨傷が存在することを特徴とする請求項１〜４の何れかに記載の半導体用支持ガラス基板。
  6. 全体板厚偏差が３．０μｍ以下であることを特徴とする請求項１〜５の何れかに記載の半導体用支持ガラス基板。
  7. 板厚が２．０ｍｍ未満であり、且つ反り量が６０μｍ以下であることを特徴とする請求項１〜６の何れかに記載の半導体用支持ガラス基板。
  8. 少なくとも半導体基板と半導体基板を支持するための半導体用支持ガラス基板とを備える積層基板であって、半導体用支持ガラス基板が請求項１〜７の何れかに記載の半導体用支持ガラス基板であることを特徴とする積層基板。
  9. 半導体用支持ガラス基板の２０〜２６０℃における平均熱膨張係数が５０×１０−７／℃以上であり、且つ半導体基板が少なくとも封止材でモールドされた半導体チップを備えることを特徴とする請求項８に記載の積層基板。
  10. 半導体用支持ガラス基板が無アルカリガラスであり、且つ半導体基板がシリコンウェハを備えることを特徴とする請求項８に記載の積層基板。
JP2019205958A 2015-03-10 2019-11-14 半導体用支持ガラス基板及びこれを用いた積層基板 Active JP6930570B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015046782 2015-03-10
JP2015046782 2015-03-10
JP2017504988A JP6663596B2 (ja) 2015-03-10 2016-02-29 半導体用支持ガラス基板及びこれを用いた積層基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017504988A Division JP6663596B2 (ja) 2015-03-10 2016-02-29 半導体用支持ガラス基板及びこれを用いた積層基板

Publications (2)

Publication Number Publication Date
JP2020037512A true JP2020037512A (ja) 2020-03-12
JP6930570B2 JP6930570B2 (ja) 2021-09-01

Family

ID=56880031

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017504988A Active JP6663596B2 (ja) 2015-03-10 2016-02-29 半導体用支持ガラス基板及びこれを用いた積層基板
JP2019205958A Active JP6930570B2 (ja) 2015-03-10 2019-11-14 半導体用支持ガラス基板及びこれを用いた積層基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017504988A Active JP6663596B2 (ja) 2015-03-10 2016-02-29 半導体用支持ガラス基板及びこれを用いた積層基板

Country Status (5)

Country Link
JP (2) JP6663596B2 (ja)
KR (2) KR102419729B1 (ja)
CN (1) CN107108344A (ja)
TW (1) TWI665170B (ja)
WO (1) WO2016143583A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018095514A (ja) * 2016-12-14 2018-06-21 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
TWI771375B (zh) * 2017-02-24 2022-07-21 美商康寧公司 高寬高比玻璃晶圓
SG11201907847WA (en) * 2017-02-28 2019-09-27 Corning Inc Glass article with reduced thickness variation, method for making and apparatus therefor
WO2018207794A1 (ja) * 2017-05-12 2018-11-15 Ａｇｃ株式会社 ガラス基板、およびガラス基板の製造方法
JP7045647B2 (ja) * 2017-11-13 2022-04-01 日本電気硝子株式会社 ガラス基板
JP7115932B2 (ja) * 2018-08-14 2022-08-09 株式会社ディスコ 被加工物の加工方法
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法
CN110677932B (zh) * 2019-09-10 2021-06-25 博宇（天津）半导体材料有限公司 一种陶瓷加热器支撑基体及陶瓷加热器
JPWO2022019211A1 (ja) * 2020-07-22 2022-01-27
KR20240023733A (ko) 2022-08-16 2024-02-23 에이치엘만도 주식회사 코일 조립체 및 이를 포함하는 전자제어장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003036522A (ja) * 1998-08-19 2003-02-07 Hoya Corp 磁気記録媒体用ガラス基板、磁気記録媒体及びそれらの製造方法
JP2010245084A (ja) * 2009-04-01 2010-10-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010275167A (ja) * 2009-06-01 2010-12-09 Nippon Electric Glass Co Ltd ガラス基板の製造方法
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法
US20130228918A1 (en) * 2012-03-05 2013-09-05 Yi-An Chen Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
JP2013237604A (ja) * 2012-04-17 2013-11-28 Avanstrate Inc ディスプレイ用ガラス基板の製造方法、ガラス基板及びディスプレイ用パネル
JP2014529570A (ja) * 2011-08-26 2014-11-13 コーニング インコーポレイテッド 戦略的にインプリントされたｂ側特徴を備えたガラス基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910926B2 (ja) 2003-02-26 2007-04-25 株式会社東芝 表示装置用透明基板の製造方法
JP4378769B2 (ja) * 2003-09-18 2009-12-09 日本電気硝子株式会社 ガラス基板
JP2009013046A (ja) * 2007-06-05 2009-01-22 Asahi Glass Co Ltd ガラス基板表面を加工する方法
JP2010070415A (ja) * 2008-09-18 2010-04-02 Tokyo Ohka Kogyo Co Ltd 加工ガラス基板の製造方法
CN103373818B (zh) * 2012-04-17 2017-05-17 安瀚视特控股株式会社 显示器用玻璃基板的制造方法、玻璃基板以及显示器用面板
JP5911750B2 (ja) * 2012-05-14 2016-04-27 アルバック成膜株式会社 ウェハ支持体およびその製造方法
JP2014201446A (ja) * 2013-03-31 2014-10-27 ＡｖａｎＳｔｒａｔｅ株式会社 ディスプレイ用ガラス基板及びその製造方法、並びにディスプレイ用パネルの製造方法
WO2014163188A1 (ja) * 2013-04-04 2014-10-09 富士電機株式会社 半導体デバイスの製造方法
US10329193B2 (en) * 2013-05-24 2019-06-25 Nippon Electric Glass Co., Ltd. Method for producing toughened glass plate
JP6593669B2 (ja) * 2013-09-12 2019-10-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた搬送体
SG11201702158SA (en) * 2014-09-25 2017-04-27 Nippon Electric Glass Co Supporting glass substrate and laminate using same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003036522A (ja) * 1998-08-19 2003-02-07 Hoya Corp 磁気記録媒体用ガラス基板、磁気記録媒体及びそれらの製造方法
JP2010245084A (ja) * 2009-04-01 2010-10-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010275167A (ja) * 2009-06-01 2010-12-09 Nippon Electric Glass Co Ltd ガラス基板の製造方法
JP2014529570A (ja) * 2011-08-26 2014-11-13 コーニング インコーポレイテッド 戦略的にインプリントされたｂ側特徴を備えたガラス基板及びその製造方法
US20130228918A1 (en) * 2012-03-05 2013-09-05 Yi-An Chen Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
JP2013237604A (ja) * 2012-04-17 2013-11-28 Avanstrate Inc ディスプレイ用ガラス基板の製造方法、ガラス基板及びディスプレイ用パネル
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6930570B2 (ja) 2021-09-01
KR20170124524A (ko) 2017-11-10
TW201704181A (zh) 2017-02-01
KR102508645B1 (ko) 2023-03-10
KR102419729B1 (ko) 2022-07-12
KR20220101754A (ko) 2022-07-19
WO2016143583A1 (ja) 2016-09-15
JP6663596B2 (ja) 2020-03-13
CN107108344A (zh) 2017-08-29
JPWO2016143583A1 (ja) 2018-02-22
TWI665170B (zh) 2019-07-11

Similar Documents

Publication Publication Date Title
JP6663596B2 (ja) 半導体用支持ガラス基板及びこれを用いた積層基板
JP5794325B2 (ja) 電子デバイス用ガラス基板の製造方法、及び、電子デバイス用カバーガラスの製造方法
JP6892000B2 (ja) 支持ガラス基板及びこれを用いた積層体
JP5887946B2 (ja) 電子デバイスの製造方法、およびガラス積層体の製造方法
TWI689478B (zh) 支撐玻璃基板的製造方法及積層體
JP6674147B2 (ja) 支持ガラス基板及びこれを用いた積層体
JP6802966B2 (ja) 支持ガラス基板及びこれを用いた積層体
TW201628779A (zh) 玻璃板、積層體、半導體封裝及其製造方法、電子機器
JP6627388B2 (ja) 支持ガラス基板及びこれを用いた積層体
JP6631935B2 (ja) ガラス板の製造方法
JP2016169141A (ja) 支持ガラス基板及びこれを用いた積層体
JP2010215436A (ja) ガラスフィルム積層体
CN118125713A (zh) 半导体用支承玻璃基板及使用其的层叠基板
TW201910285A (zh) 支持玻璃基板及使用此之層積基板
JP2020007184A (ja) 半導体用支持基板
JP2020045281A (ja) ガラス板
JP2020172436A (ja) 支持ガラス基板及びそれを用いた積層体
JP2022161964A (ja) 支持ガラス基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210726

R150 Certificate of patent or registration of utility model

Ref document number: 6930570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150