JP2019504503A5 - - Google Patents

Download PDF

Info

Publication number
JP2019504503A5
JP2019504503A5 JP2018537774A JP2018537774A JP2019504503A5 JP 2019504503 A5 JP2019504503 A5 JP 2019504503A5 JP 2018537774 A JP2018537774 A JP 2018537774A JP 2018537774 A JP2018537774 A JP 2018537774A JP 2019504503 A5 JP2019504503 A5 JP 2019504503A5
Authority
JP
Japan
Prior art keywords
silicon substrate
layer
exposing
metal
metal seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018537774A
Other languages
English (en)
Other versions
JP2019504503A (ja
JP6903061B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2016/067571 external-priority patent/WO2017127197A1/en
Publication of JP2019504503A publication Critical patent/JP2019504503A/ja
Publication of JP2019504503A5 publication Critical patent/JP2019504503A5/ja
Application granted granted Critical
Publication of JP6903061B2 publication Critical patent/JP6903061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (15)

  1. 基板上に材料を堆積させるための方法であって、
    シリコン基板に形成されたフィーチャの少なくとも1つの側壁と底面とを覆って、共形酸化物層を堆積させることであって、前記シリコン基板が、
    前記フィーチャを取り囲むフィールド領域と、
    裏側とを備え、前記フィーチャは前記フィールド領域から前記裏側に向かって延在する、共形酸化物層を堆積させることと、
    前記シリコン基板の一部分を露出させるために、前記フィーチャの前記底面から前記共形酸化物層の一部分を選択的に除去することと、
    前記フィーチャの底の前記シリコン基板が露出した前記一部分に、金属シード層を堆積させることと、
    前記金属シード層上に金属層を形成するために、前記シリコン基板の前記裏側を通して電流を流すことによって前記シリコン基板を電気メッキプロセスに暴露することとを含む、方法。
  2. 前記フィーチャの前記底面の前記シリコン基板が露出した前記一部分に前記金属シード層を堆積させた後に、前記共形酸化物層上に共形バリア層を形成することを更に含む、請求項1に記載の方法。
  3. 前記金属シード層上に金属層を形成するために、前記シリコン基板の前記裏側を通して電流を流すことによって前記シリコン基板を電気メッキプロセスに暴露することが、フッ化水素酸溶液を含む湿式接触液に前記シリコン基板の前記裏側を暴露すること、及び、銅を含有する溶液に前記金属シード層を暴露することを含む、請求項1に記載の方法。
  4. 前記湿式接触液はフッ化カリウムを更に含む、請求項3に記載の方法。
  5. 前記共形バリア層が、窒化チタン(TiN)、窒化タングステン(WN)、又は窒化タングステン―シリコン(WSiN)を含む、請求項に記載の方法。
  6. 前記共形酸化物層が二酸化ケイ素層である、請求項5に記載の方法。
  7. 前記金属シード層の金属がコバルトとニッケルから選択される、請求項1に記載の方法。
  8. 前記金属シード層の金属が、無電解プロセスによって堆積されたニッケルである、請求項7に記載の方法。
  9. 前記金属シード層の金属が、無電解プロセス化学気相堆積プロセスのいずれかによって堆積されたコバルトである、請求項7に記載の方法。
  10. 前記金属層が銅を含む、請求項1に記載の方法。
  11. 前記フィーチャが、コンタクト、ビア、及びラインから選択された開孔である、請求項1に記載の方法。
  12. 前記金属シード層上に金属層を形成するために、前記シリコン基板の裏側を通して電流を流すことによって前記シリコン基板を電気メッキプロセスに暴露することが、水酸化カリウム溶液に前記シリコン基板の前記裏側を暴露すること、及び、銅を含有する溶液に前記金属シード層を暴露することを含む、請求項1に記載の方法。
  13. 基板上に材料を堆積させるための方法であって、
    シリコン基板に形成されたフィーチャの少なくとも1つの側壁と底面とを覆って、酸化物層を堆積させることであって、前記シリコン基板が、
    前記フィーチャを取り囲む、表面上に前記酸化物層が配置されているフィールド領域と、
    裏側とを備え、前記フィーチャは前記フィールド領域から前記裏側に向かって延在する、酸化物層を堆積させることと、
    前記シリコン基板の一部分を露出させるために、前記フィーチャの前記底面から前記酸化物層の一部分を選択的に除去することであって、前記酸化物層の少なくとも一部分が、前記少なくとも1つの側壁に残る、選択的に除去することと、
    前記フィーチャの底の前記シリコン基板が露出した前記部分に、金属シード層を堆積させることと、
    前記酸化物層の前記少なくとも1つの側壁に残っている前記部分の上に、バリア層を形成することと、
    前記金属シード層上に金属層を形成するために、前記シリコン基板の前記裏側を通して電流を流すことによって前記シリコン基板を電気メッキプロセスに暴露することとを含む、方法。
  14. 前記バリア層が、窒化チタン(TiN)、窒化タングステン(WN)、又は窒化タングステン―シリコン(WSiN)を含む、請求項13に記載の方法。
  15. 前記金属シード層上に金属層を形成するために、前記シリコン基板の前記裏側を通して電流を流すことによって前記シリコン基板を電気メッキプロセスに暴露することが、フッ化水素酸溶液を含む湿式接触液に前記シリコン基板の前記裏側を暴露すること、及び、銅を含有する溶液に前記金属シード層を暴露することを含む、請求項14に記載の方法。
JP2018537774A 2016-01-21 2016-12-19 Si貫通電極のメッキのプロセス及び化学作用 Active JP6903061B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662281470P 2016-01-21 2016-01-21
US62/281,470 2016-01-21
PCT/US2016/067571 WO2017127197A1 (en) 2016-01-21 2016-12-19 Process and chemistry of plating of through silicon vias

Publications (3)

Publication Number Publication Date
JP2019504503A JP2019504503A (ja) 2019-02-14
JP2019504503A5 true JP2019504503A5 (ja) 2020-02-06
JP6903061B2 JP6903061B2 (ja) 2021-07-14

Family

ID=59359138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018537774A Active JP6903061B2 (ja) 2016-01-21 2016-12-19 Si貫通電極のメッキのプロセス及び化学作用

Country Status (6)

Country Link
US (1) US9935004B2 (ja)
JP (1) JP6903061B2 (ja)
KR (1) KR20180097179A (ja)
CN (1) CN108474129B (ja)
TW (1) TWI718227B (ja)
WO (1) WO2017127197A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3140838B1 (en) 2014-05-05 2021-08-25 3D Glass Solutions, Inc. Inductive device in a photo-definable glass structure
AU2017223993B2 (en) 2016-02-25 2019-07-04 3D Glass Solutions, Inc. 3D capacitor and capacitor array fabricating photoactive substrates
US11161773B2 (en) 2016-04-08 2021-11-02 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
KR102424817B1 (ko) * 2016-10-17 2022-07-25 도쿄엘렉트론가부시키가이샤 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체
US10103056B2 (en) * 2017-03-08 2018-10-16 Lam Research Corporation Methods for wet metal seed deposition for bottom up gapfill of features
KR102420212B1 (ko) 2017-04-28 2022-07-13 3디 글래스 솔루션즈 인코포레이티드 Rf 서큘레이터
AU2018297035B2 (en) 2017-07-07 2021-02-25 3D Glass Solutions, Inc. 2D and 3D RF lumped element devices for RF system in a package photoactive glass substrates
KR102614826B1 (ko) 2017-12-15 2023-12-19 3디 글래스 솔루션즈 인코포레이티드 결합 전송 라인 공진 rf 필터
JP7226832B2 (ja) 2018-01-04 2023-02-21 スリーディー グラス ソリューションズ,インク 高効率rf回路のためのインピーダンス整合伝導構造
WO2019199470A1 (en) 2018-04-10 2019-10-17 3D Glass Solutions, Inc. Rf integrated power condition capacitor
KR102475010B1 (ko) 2018-05-29 2022-12-07 3디 글래스 솔루션즈 인코포레이티드 저 삽입 손실 rf 전송 라인
US11139582B2 (en) 2018-09-17 2021-10-05 3D Glass Solutions, Inc. High efficiency compact slotted antenna with a ground plane
US10651081B2 (en) 2018-09-21 2020-05-12 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
JP7080781B2 (ja) * 2018-09-26 2022-06-06 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
US10734308B2 (en) * 2018-11-20 2020-08-04 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
US11270843B2 (en) 2018-12-28 2022-03-08 3D Glass Solutions, Inc. Annular capacitor RF, microwave and MM wave systems
WO2020139951A1 (en) 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Heterogenous integration for rf, microwave and mm wave systems in photoactive glass substrates
JP7273170B2 (ja) * 2019-02-08 2023-05-12 アヴニ コバルト又は銅合金の電着、及びマイクロエレクトロニクスにおける使用
FR3092589A1 (fr) * 2019-02-08 2020-08-14 Aveni Electrodéposition d’un alliage de cobalt et utilisation en microélectronique
KR20210147040A (ko) 2019-04-05 2021-12-06 3디 글래스 솔루션즈 인코포레이티드 유리 기반의 빈 기판 집적 도파관 디바이스
WO2020214788A1 (en) 2019-04-18 2020-10-22 3D Glass Solutions, Inc. High efficiency die dicing and release
KR102633148B1 (ko) 2019-05-28 2024-02-06 삼성전자주식회사 관통 비아를 포함하는 반도체 장치 및 이의 제조 방법
US11121088B2 (en) * 2019-10-16 2021-09-14 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN110767604B (zh) * 2019-10-31 2022-03-18 厦门市三安集成电路有限公司 化合物半导体器件和化合物半导体器件的背面铜制程方法
KR20220164800A (ko) 2020-04-17 2022-12-13 3디 글래스 솔루션즈 인코포레이티드 광대역 인덕터
JP2022141425A (ja) * 2021-03-15 2022-09-29 キオクシア株式会社 半導体製造方法および半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321283A (en) 1979-10-26 1982-03-23 Mobil Tyco Solar Energy Corporation Nickel plating method
US6498091B1 (en) 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer
US20020111013A1 (en) * 2001-02-15 2002-08-15 Okada Lynn A. Method for formation of single inlaid structures
JP4043234B2 (ja) 2001-06-18 2008-02-06 株式会社荏原製作所 電解加工装置及び基板処理装置
US6509267B1 (en) * 2001-06-20 2003-01-21 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
JP4304905B2 (ja) * 2002-03-13 2009-07-29 セイコーエプソン株式会社 半導体装置の製造方法
US6897148B2 (en) 2003-04-09 2005-05-24 Tru-Si Technologies, Inc. Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby
US20070125657A1 (en) 2003-07-08 2007-06-07 Zhi-Wen Sun Method of direct plating of copper on a substrate structure
TW200734482A (en) 2005-03-18 2007-09-16 Applied Materials Inc Electroless deposition process on a contact containing silicon or silicide
US20070190362A1 (en) 2005-09-08 2007-08-16 Weidman Timothy W Patterned electroless metallization processes for large area electronics
WO2007035880A2 (en) 2005-09-21 2007-03-29 Applied Materials, Inc. Method and apparatus for forming device features in an integrated electroless deposition system
JP2008053568A (ja) 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法
KR100883806B1 (ko) 2007-01-02 2009-02-17 삼성전자주식회사 반도체 장치 및 그 형성방법
US7566657B2 (en) * 2007-01-17 2009-07-28 Hewlett-Packard Development Company, L.P. Methods of forming through-substrate interconnects
CN100483677C (zh) * 2007-01-29 2009-04-29 清华大学 用超声化学镀制备集成电路铜互连线和阻挡层的方法
US8390123B2 (en) * 2008-01-23 2013-03-05 Nippon Mining & Metals Co., Ltd. ULSI micro-interconnect member having ruthenium electroplating layer on barrier layer
KR101300587B1 (ko) 2009-12-09 2013-08-28 한국전자통신연구원 반도체 소자의 제조 방법
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US20130213816A1 (en) * 2010-04-06 2013-08-22 Tel Nexx, Inc. Incorporating High-Purity Copper Deposit As Smoothing Step After Direct On-Barrier Plating To Improve Quality Of Deposited Nucleation Metal In Microscale Features
JP5996244B2 (ja) 2011-04-19 2016-09-21 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC 半導体上の銅のめっき
US8664126B2 (en) * 2011-06-10 2014-03-04 Applied Materials, Inc. Selective deposition of polymer films on bare silicon instead of oxide surface
WO2013095433A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
JP5925006B2 (ja) * 2012-03-26 2016-05-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US8791005B2 (en) 2012-06-18 2014-07-29 International Business Machines Corporation Sidewalls of electroplated copper interconnects
US20140374907A1 (en) * 2012-06-21 2014-12-25 Applied Materials, Inc. Ultra-thin copper seed layer for electroplating into small features
US9029258B2 (en) 2013-02-05 2015-05-12 Lam Research Corporation Through silicon via metallization
JP6367322B2 (ja) * 2013-06-17 2018-08-01 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 湿式ウエハバックコンタクトを使用したシリコンビアを通した銅メッキのための方法
US20150137323A1 (en) * 2013-11-15 2015-05-21 United Microelectronics Corp. Method for fabricating through silicon via structure
US9617648B2 (en) * 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias

Similar Documents

Publication Publication Date Title
JP2019504503A5 (ja)
US11862563B2 (en) Cobalt based interconnects and methods of fabrication thereof
KR101784997B1 (ko) 전기화학적 도금 방법들
JP6832057B2 (ja) 垂直nandホールエッチングのためのめっき金属ハードマスク
TW200401398A (en) Method of forming multi layer conductive line in semiconductor device
JP2020527837A5 (ja)
TW200849468A (en) Interconnect structure with bi-layer metal cap
US9006095B2 (en) Semiconductor devices and methods of manufacture thereof
US9059176B2 (en) Copper interconnect with CVD liner and metallic cap
JP2021501987A5 (ja)
WO2009088522A3 (en) Cobalt nitride layers for copper interconnects and methods for forming them
JP2015532535A5 (ja)
US7435674B2 (en) Dielectric interconnect structures and methods for forming the same
JP2009515348A5 (ja)
TW201005906A (en) Semiconductor device and method for fabricating semiconductor device
JP2010503216A (ja) 選択的に物質を堆積するために被加工物を表面改質する方法及び装置
TW201108381A (en) Method for fabricating a through interconnect on a semiconductor substrate
WO2016096390A1 (en) Trench pattern wet chemical copper metal filling using a hard mask structure
TW201201322A (en) Seed layer deposition in microscale features
US9153449B2 (en) Electroless gap fill
JP2006222138A (ja) 貫通電極の形成方法
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
JP2009001904A (ja) 半導体素子の薄膜形成方法
JP2006120870A5 (ja)
TW200704794A (en) Process for electroless copper deposition