JP2019195044A - マスクをエッチングし、フィン構造を形成するための方法 - Google Patents

マスクをエッチングし、フィン構造を形成するための方法 Download PDF

Info

Publication number
JP2019195044A
JP2019195044A JP2019017582A JP2019017582A JP2019195044A JP 2019195044 A JP2019195044 A JP 2019195044A JP 2019017582 A JP2019017582 A JP 2019017582A JP 2019017582 A JP2019017582 A JP 2019017582A JP 2019195044 A JP2019195044 A JP 2019195044A
Authority
JP
Japan
Prior art keywords
substrate
mandrel structure
hard mask
mandrel
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2019017582A
Other languages
English (en)
Inventor
ユンチェン リン，
Yung-Chen Lin
ユンチェン リン，
チンチュン チョウ，
qing-jun Zhou
チンチュン チョウ，
イン ジャン，
Ying Zhang
イン ジャン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019195044A publication Critical patent/JP2019195044A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Abstract

【課題】マスク及びフィン構造体を製造し、エッチングするための、改良型の基板処理方法を提供する。【解決手段】この方法は、パターニングされたハードマスク材料を基板上に形成することと、基板の露出した領域に、第１マンドレル構造体を形成すること７２０と、ハードマスク材料及び第１マンドレル構造体を覆うように、基板上に間隙充填材料を堆積させること７３０とを、含む。第１マンドレル構造体は、ハードマスク材料及び間隙充填材料を含む第２マンドレル構造体を形成するために除去され、基板は、フィン構造体を形成するために、第２マンドレル構造体をマスクとして使用してエッチングされる。【選択図】図７

Description

［０００１］本開示の実施形態は概して、マスクをエッチングし、フィン構造体を形成するための方法に関する。
関連技術の説明
［０００２］フィン電界効果トランジスタ（ＦｉｎＦＥＴ）は、半導体デバイスの製造において一般的に利用される構造体である。現在の技術ノードにおける従来型のＦｉｎＦＥＴは、従来型のエッチング技法を用いて製造される。しかし、限界寸法が減少しアスペクト比が増大している最新の技術ノードでは、従来型のエッチング技法は、不具合のないＦｉｎＦＥＴデバイスを製造するのに不十分である。
［０００３］例えば、様々な半導体デバイスで利用するのに十分な垂直度を有するＦｉｎＦＥＴデバイスを製造するためには、下層のハードマスクをパターンニングするために厚型スペーサが利用される。パターニングされたスペーサの曲がり又は傾きを低減するために、厚型スペーサの高さが利用される。しかし、スペーサのパターンがハードマスクに転写されると、ハードマスクの望ましい垂直度が保たれなくなることがあり、これにより、側壁が傾いている、又は隣り合ったＦｉｎＦＥＴ構造体の間のトレンチが閉塞している、ＦｉｎＦＥＴデバイスがもたらされる。
［０００４］ゆえに、当該技術分野において必要とされているのは、マスク及びフィン構造体を製造し、エッチングするための、改良型の方法である。
［０００５］一実施形態では、基板処理方法が提供される。この方法は、パターニングされたハードマスク材料を基板上に形成することと、パターニングされたハードマスク材料の間に露出した基板の領域に、第１マンドレル構造体を形成することと、ハードマスク材料及び第１マンドレル構造体を覆うように、基板上に間隙充填材料を堆積させることとを、含む。方法は、ハードマスク材料及び間隙充填材料を含む第２マンドレル構造体を形成するために、第１マンドレル構造体を除去することと、フィン構造体を形成するために、第２マンドレル構造体をマスクとして使用して、基板をエッチングすることも、含む。
［０００６］別の実施形態では、基板処理方法が提供される。この方法は、基板上にハードマスク材料を形成することと、ハードマスク材料上にスペーサ材料を堆積させることと、スペーサ材料をパターニングすることと、ハードマスク材料をエッチングして基板の領域を露出させることによって、スペーサ材料のパターンをハードマスク材料に転写することとを、含む。基板の露出した領域に、第１マンドレル構造体が形成される。ハードマスク材料及び第１マンドレル構造体を覆うように、基板上に間隙充填材料が堆積される。ハードマスク材料及び間隙充填材料を含む第２マンドレル構造体を形成するために、第１マンドレル構造体が除去される。フィン構造体を形成するために、第２マンドレル構造体をマスクとして使用して、基板がエッチングされる。
［０００７］更に別の実施形態では、基板処理方法が提供される。この方法は、パターニングされたハードマスク材料を基板上に形成することと、基板の露出した領域に、ＩＩＩ−Ｖ材料の第１マンドレル構造体を形成することとを、含む。ＩＩＩ−Ｖ材料の第１マンドレル構造体は、基板の上面の上方に、約８０ｎｍを上回る第１の距離にわたり延在する。ハードマスク材料及びＩＩＩ−Ｖ材料の第１マンドレル構造体を覆うように、基板上に流動可能酸化物（ｆｌｏｗａｂｌｅ ｏｘｉｄｅ）の間隙充填材料が堆積される。ハードマスク材料及び流動可能酸化物の間隙充填材料を含む第２マンドレル構造体を形成するために、ＩＩＩ−Ｖ材料の第１マンドレル構造体が除去される。第２マンドレル構造体は、第１の距離にほぼ等しい第２の距離にわたり、基板の上面の上方に延在する。シリコンを含有するフィン構造体を形成するために、第２マンドレル構造体をマスクとして使用して基板がエッチングされ、その後に第２マンドレル構造体が除去される。
［０００８］本開示の上述の特徴が詳しく理解されうるように、上記では簡単に要約した本開示のより具体的な説明が、実施形態を参照することによって得られる。一部の実施形態は付随する図面に示されている。しかし、付随する図面は、例示的な実施形態のみを示しており、したがってその範囲を限定すると見なされるべきではなく、他の等しく有効な実施形態を許容しうることに、留意されたい。
［０００９］本書に記載の一実施形態による、表面上にパターニングされたスペーサ材料及びハードマスク材料が形成されている基板の部分断面図を示す。 ［００１０］本書に記載の一実施形態による、スペーサ材料が除去されており、かつ基板上に第１マンドレル構造体が形成されている、図１の基板の部分断面図を示す。 ［００１１］本書に記載の一実施形態による、ハードマスク材料及び第１マンドレル構造体を覆うように、基板上に間隙充填材料が形成されている、図２の基板の部分断面図を示す。 ［００１２］本書に記載の一実施形態による、間隙充填材料が平坦化された後の図３の基板の部分断面図を示す。 ［００１３］本書に記載の一実施形態による、第２マンドレル構造体を形成するために第１マンドレル構造体が除去された、図４の基板の部分断面図を示す。 ［００１４］本書に記載の一実施形態による、基板をエッチングした後の図５の基板の部分断面図を示す。 ［００１５］本書に記載の一実施形態による、基板をパターニングし、エッチングするための方法の工程を示す。
［００１６］理解を容易にするために、複数の図に共通する同一の要素を指し示すのに、可能な場合には、同一の参照番号を使用した。１つの実施形態の要素及び特徴は、更なる記述がなくとも、他の実施形態に有益に組み込まれうると、想定される。
［００１７］本書に記載の実施形態は、フィン構造体の形成に特に適した基板処理方法に関する。この方法は、パターニングされたハードマスク材料を基板上に形成することと、基板の露出した領域に、第１マンドレル構造体を形成することと、ハードマスク材料及び第１マンドレル構造体を覆うように、基板上に間隙充填材料を堆積させることとを、含む。ハードマスク材料及び間隙充填材料を含む第２マンドレル構造体を形成するために、第１マンドレル構造体は除去され、基板は、フィン構造体を形成するために、第２マンドレル構造体をマスクとして使用してエッチングされる。本書に記載の実施形態を利用することで、厚さ及び垂直度プロファイルが改善されたエッチングマスクの効率的な製造が可能になる。改善された厚さ及び垂直度プロファイルは、その後、最新ノードのフィン構造体を形成するために利用される。
［００１８］図７は、本書に記載の一実施形態による、基板をパターニングし、エッチングするための方法７００の工程を示している。方法７００について、図１から図６に示している図と同時に記述していく。工程７１０において、スペーサ材料がパターニングされ、このパターンが、下層のハードマスク材料に転写される。
［００１９］図１は、本書に記載の一実施形態による、表面上にパターニングされたスペーサ材料１０６及びハードマスク材料１０４が形成されている基板１０２の部分断面図を示している。一実施形態では、基板１０２は、半導体材料（シリコンなど）から製造される。例えば、基板１０２は、イントリシックな（ドープされていない）シリコン材料か、エクストリンシックな（ドープされた）シリコン材料のいずれかである、単結晶シリコン材料である。エクストリンシックなシリコン材料が利用される場合、ドーパントはｐ型ドーパント（ホウ素など）でありうる。別の実施形態では、基板１０２はシリコン−オン−インシュレータ基板である。
［００２０］図１は、工程７１０のパターニングの後の、スペーサ材料１０６及びハードマスク材料１０４を示している。パターニングに先立って、ハードマスク材料１０４が、ブランケット型の層として、基板１０２の上に、かつ基板１０２と接触するように堆積される。次いでスペーサ材料１０６が、ハードマスク材料１０４の上に、かつハードマスク材料１０４と接触するように堆積される。スペーサ材料１０６のパターニングは、最新の技術ノード（例えば、１０ｎｍノード、７ｎｍノード、５ｎｍノード、及びこれらを超えるもの）に適した様々なプロセスによって実施される。好適なパターニングプロセスの例は、自己整合二重パターニング及び自己整合四重パターニングを含み、これらは、望ましい実行形態に応じて、液浸リソグラフィプロセス又は極端紫外線（ＥＵＶ）リソグラフィプロセスとなる。その他の好適なパターニングプロセスは、色々とあるが中でも、誘導自己組織化、１９３ｎｍ液浸リソグラフィ−エッチング−リソグラフィ−エッチング（ＬＥＬＥ）、及びＥＵＶ ＬＥＬＥを含む。
［００２１］パターニングされたスペーサ材料１０６により、後に下層のハードマスク材料１０４をエッチングするための、マスクが作り出される。一実施形態では、スペーサ材料１０６は、酸化ケイ素材料、窒化ケイ素材料、又は酸化チタニウム材料である。一実施形態では、パターニングされたスペーサ材料１０６の厚さは、フィンのピッチの二分の一にほぼ等しい。例えば、パターニングされたスペーサ材料の厚さは、約１５ｎｍ〜約２０ｎｍとなる。一実施形態では、ハードマスク材料１０４の厚さは、約３０ｎｍ〜約５０ｎｍ（例えば約４０ｎｍ）となる。ハードマスク材料１０４は、一実施形態では酸化ケイ素材料から、別の実施形態では窒化ケイ素材料から、製造される。
［００２２］ハードマスク材料１０４をエッチングするために、エッチングプロセス（例えば、湿式エッチングプロセス又は乾式エッチングプロセス）が利用されることにより、スペーサ材料１０６からハードマスク材料にパターンが転写されることになる。一実施形態では、スペーサ材料１０６及び／又はハードマスク材料１０４の一方又は両方をエッチングするために、フッ素ベースのエッチング剤が利用される。例えば、ハードマスク材料１０４は、容量結合型のフッ素含有プラズマによってエッチングされる。別の例では、ハードマスク材料１０４は、誘導結合型のフッ素含有プラズマによってエッチングされる。好適なプラズマ前駆体の例は、フッ化炭素材料又はハイドロフルオロカーボン材料（例えばＣ４Ｆ６、Ｃ４Ｆ８、ＣＦ４、ＣＨ２Ｆ２、及びＣＨ３Ｆ）を含む。プラズマを生成するために利用されるソース電力は約３００Ｗ〜約１５００Ｗであり、プラズマをバイアスするために利用されるバイアス電力は約５０Ｗ〜約７００Ｗであり、エッチングプロセスを実施するためのプロセス環境の圧力は約５ｍＴｏｒｒ〜約２０ｍＴｏｒｒに維持され、エッチングプロセス中の基板１０２の温度は約１０°Ｃ〜約８０°Ｃに維持される。ハードマスク材料１０４がエッチングされた後には、ハードマスク材料１０４の隣り合った部分の間に基板１０２の領域１１４が露出する。
［００２３］パターニングされたハードマスク１０６のピッチ１０８は、約４０ｎｍ未満（例えば約３０ｎｍ以下）となる。この実施形態では、パターニングされたハードマスク材料部分の幅１１０は、約２０ｎｍ以下（例えば約１５ｎｍ以下）となる。同様に、露出した部分１１４の幅１１２は、約２０ｎｍ以下（例えば約１５ｎｍ以下）となる。
［００２４］図２は、本書に記載の一実施形態による、スペーサ材料１０６が除去されており、基板１０２上に第１マンドレル構造体２０２が形成されている、図１の基板の部分断面図を示している。工程７２０において、図２に示しているように、ハードマスク材料１０４によってパターニングされた基板上に第１マンドレル構造体２０２が形成される。スペーサ材料１０６は、好適で選択的なエッチングプロセス（例えば、湿式エッチングプロセス又は乾式エッチングプロセス）によって除去される。
［００２５］スペーサ材料１０６が酸化ケイ素材料である実施形態では、Ｃ４Ｆ６、Ｏ２、Ａｒ、及びＨｅの前駆体のうちの一又は複数から、プラズマが生成されるこの実施形態では、プラズマを生成するために利用されるソース電力は約３００Ｗ〜約９００Ｗであり、プラズマをバイアスするために利用されるバイアス電力は約３００Ｗ〜約７００Ｗであり、エッチングプロセスを実施するためのプロセス環境の圧力は、約５ｍＴｏｒｒ〜約１５ｍＴｏｒｒに維持される。スペーサ材料１０６が窒化ケイ素材料である実施形態では、ＣＨ３Ｆ、ＣＨ４、Ｏ２、Ｈ２、Ｎ２、及びＨｅの前駆体のうちの一又は複数から、プラズマが生成されるこの実施形態では、プラズマを生成するために利用されるソース電力は約４００Ｗ〜約８００Ｗであり、プラズマをバイアスするために利用されるバイアス電力は約３０Ｗ〜約１００Ｗである。スペーサ材料１０６が酸化ケイ素材料である、他の実施形態では、希釈ＨＦ湿式エッチングプロセスが利用される。
［００２６］一実施形態では、エッチングプロセスを実施するのに適した装置は、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能なＣＥＮＴＲＩＳＴＭ ＳＹＭ３ＴＭエッチング装置である。本書に記載の実施形態により、その他の製造業者による好適に構成されたその他の装置も利用されうると、想定される。スペーサ除去プロセスにより、スペーサ材料１０６が、ハードマスク材料１０４及び基板１０２よりも選択的に除去され、基板１０２上にハードマスク材料１０４が残る。
［００２７］第１マンドレル構造体２０２は、図１に示している露出した領域１１４に形成される。第１マンドレル構造体２０２は、基板１０２の表面２０６上に堆積され、かつ、基板１０２の表面２０６から成長する。一実施形態では、第１マンドレル構造体の堆積を実施するのに適した装置は、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能なＣＥＮＴＵＲＡ(R)ＲＰ ＥＰＩ装置である。本書に記載の実施形態により、その他の製造業者による好適に構成されたその他の装置も利用されうると、想定される。第１マンドレル構造体２０２の各々は、パターニングされたハードマスク材料１０４及びボイド２１０によって、隣り合った第１マンドレル構造体２０２から分離されている。第１マンドレル構造体２０２は、第１マンドレル構造体２０２の上面２０８が、基板１０２の表面２０６の上方に約８０ｎｍを上回る距離２０４を保つように、成長する。一実施形態では、距離２０４は約１００ｎｍ〜約２００ｎｍとなる。
［００２８］一実施形態では、第１マンドレル構造体２０２は、エピタキシャル堆積プロセスを使用して基板１０２上に形成される。一実施形態では、第１マンドレル構造体２０２を堆積させるために、ガリウム含有前駆体とヒ素含有前駆体とが交互にパルス化される。この実施形態では、ガリウム含有前駆体はトリメチルガリウムであり、ヒ素含有前駆体はＡｓＨ３である。この実施形態では、第１マンドレル構造体２０２は、約１ｔｏｒｒ〜約１０Ｔｏｒｒの圧力、約４５０°Ｃ〜約８００°Ｃの温度が維持されている環境において、製造される。エピタキシャル堆積プロセスでは層毎堆積技法が利用される。この層毎堆積技法は、第１マンドレル構造体２０２が表面２０６からハードマスク１０４の上方に成長し続けている間も、第１マンドレル構造体２０２の実質的に垂直な配向を維持すると、考えられている。
［００２９］一実施形態では、第１マンドレル構造体２０２はＩＩＩ−Ｖ材料から形成される。例えば、第１マンドレル構造体２０２は、色々とあるが中でも、アンチモン化アルミニウム、ヒ化アルミニウム、ヒ化アルミニウムガリウム、リン化アルミニウムガリウムインジウム、窒化アルミニウムガリウム、リン化アルミニウムガリウム、ヒ化アルミニウムインジウム、窒化アルミニウム、リン化アルミニウム、ヒ化ホウ素、窒化ホウ素、リン化ホウ素、アンチモン化ガリウム、ヒ化ガリウム、ヒ化リン化ガリウム、リン化ガリウム、アンチモン化インジウム、ヒ化インジウム、ヒ化インジウムガリウム、窒化インジウムガリウム、リン化インジウムガリウム、窒化インジウム、及びリン化インジウムのうちの、一又は複数から形成される。
［００３０］工程７３０において、ハードマスク材料１０４及び第１マンドレル構造体２０２を覆うように、基板１０２上に間隙充填材料３０２が堆積される。図３は、本書に記載の一実施形態による、ハードマスク材料１０４及び第１マンドレル構造体２０２を覆うように、基板１０２上に間隙充填材料３０２が形成されている、図２の基板１０２の部分断面図を示している。間隙充填材料３０２は、ボイド２１０を充填するように、かつ、第１マンドレル構造体２０２の上面２０８を超える厚さまで、堆積される。一実施形態では、間隙充填堆積プロセスを実施するのに適した装置は、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能なＰＲＯＤＵＣＥＲ(R) ＥＴＥＲＮＡＴＭ ＦＣＶＤＴＭ装置である。本書に記載の実施形態により、その他の製造業者による好適に構成された装置も利用されうると、想定される。
［００３１］一実施形態では、間隙充填材料は流動可能材料である。流動可能材料は、固体材料の特性を有するが、「流動する（ｆｌｏｗ）」能力も有するので、実質的にボイドのないボトムアップ材料堆積が可能になる。一実施形態では、間隙充填材料３０２は、流動可能化学気相堆積（ＣＶＤ）プロセスによって堆積される。一例では、ＣＶＤプロセスは、流動可能な酸化ケイ素含有間隙充填材料３０２を堆積させるために利用される。この実施形態では、酸化ケイ素材料は、連続的に、堆積され、硬化され、アニーリングされる。別の例では、ＣＶＤプロセスは、窒化ケイ素の間隙充填材料３０２を堆積させるために利用される。この実施形態では、窒化ケイ素材料は、連続的に、堆積され、窒化プラズマ処理を経る。別の実施形態では、間隙充填材料３０２は、スピンオンガラス（ＳＯＧ）プロセスによって形成される。この実施形態では、間隙充填材料３０２は酸化物含有材料（例えば二酸化ケイ素など）である。
［００３２］工程７４０において、間隙充填材料は平坦化される。図４は、本書に記載の一実施形態による、間隙充填材料３０２が平坦化された後の図３の基板１０２の部分断面図を示している。一実施形態では、間隙充填材料３０２の平坦化は、酸化物又は窒化物の化学機械研磨プロセスによって実施される。別の実施形態では、間隙充填材料３０２の平坦化は、酸化物又は窒化物の乾式エッチングプロセス又は湿式エッチングプロセスによって実施される。
［００３３］間隙充填材料３０２は、間隙充填材料３０２の上面４０２が第１マンドレル構造体２０２の上面２０８と実質的に同平面になるまで、除去される。一実施形態では、第１マンドレル構造体２０２が除去点として利用されると、想定される。別の実施形態では、間隙充填材料３０２は、表面４０２、２０８を平坦化するために、時間ベースのプロセスを経る。
［００３４］工程７５０において、ハードマスク材料１０４及び間隙充填材料３０２を含む第２マンドレル構造体５００を形成するために、第１マンドレル構造体２０２が除去される。図５は、本書に記載の一実施形態による、第２マンドレル構造体５００を形成するために第１マンドレル構造体２０２が除去された、図４の基板１０２の部分断面図を示している。第１マンドレル構造体２０２を除去するために、選択的エッチングプロセスが利用される。例えば、酸化物及び／又は窒化物を含有する間隙充填材料３０２及びハードマスク材料１０４よりも優先的に第１マンドレル構造体２０２を除去するために、ＩＩＩ−Ｖ材料に対して選択的なエッチング化学作用が利用される。
［００３５］一実施形態では、塩素含有前駆体（例えばＨＣｌ）が、水素含有前駆体（例えばＨ２）と共にプロセス環境に供給される。これらの前駆体は、不活性キャリアガス（例えばＮ２又はＡｒ）と共に、プロセス環境に供給される。一例では、ＨＣｌは、約１ｓｃｃｍ〜約５００ｓｃｃｍの流量で、プロセス環境に供給される。プロセス環境の温度は約３００°Ｃ〜約７００°Ｃに維持され、プロセス環境の圧力は約０Ｔｏｒｒ〜約１００Ｔｏｒｒに維持される。
［００３６］第１マンドレル構造体２０２を除去することで、隣り合った第２マンドレル構造体５００の間にスペース５０２が形成されることになる。更に、スペース５０２により、後続のプロセスにおいてエッチングされる基板１０２の上面２０６が露出する。第２マンドレル構造体５００の高さは、距離２０４と同等である。十分に厚いマンドレル構造体をマスクとして利用することによって、後続のエッチングプロセスにおいて垂直度が改善すると、考えられている。
［００３７］工程７６０において、フィン構造体６０２を形成するために、第２マンドレル構造体５００をマスクとして使用して、基板１０２がエッチングされる。図６は、本書に記載の一実施形態による、基板１０２をエッチングした後の図５の基板１０２の部分断面図を示している。エッチングプロセスは、シリコン材料に対して選択的であり、ハードマスク材料１０４及び間隙充填材料３０２の酸化物材料及び窒化物材料よりも優先的に、基板１０２をエッチングする。
［００３８］一実施形態では、ハロゲン含有前駆体（例えばＨＢｒ又はＣｌ２）が活性化されてプラズマになり、不活性キャリアガス（例えばＡｒ）と共にプロセス環境に供給される。特定の実施形態では、酸素及び／又は窒素を含有する前駆体（例えばＯ２又はＮ２）も、プロセス環境に供給される。この実施形態では、これらの前駆体は、約５００Ｗ〜約２０００Ｗのソース電力及び約５０Ｗ〜約５００Ｗのバイアス電力を伴う誘導結合プラズマプロセスによって、活性化される。プラズマ形成及び基板１０２のエッチングにおけるプロセス環境の圧力は、約５ｍＴｏｒｒ〜約１５ｍＴｏｒｒである。
［００３９］一実施形態では、基板１０２のエッチングでは、フィン構造体６０２の実質的に垂直な側壁を得るために、異方性エッチングプロセスが利用される。このエッチングプロセスにより、隣り合ったフィン構造体６０２の間に、更にトレンチ６０４が形成される。基板１０２が望ましい深さまでエッチングされた後、結果として得られるフィン構造体６０２の高さ６０６は約８０ｎｍを上回る（例えば約１００ｎｍ〜約２００ｎｍとなる）。フィン構造体の形成の後に第２マンドレル構造体５００は除去されてよく、後続の半導体製造工程が基板１０２上で実施されうる。
［００４０］要約すると、改良型のマスク形成・エッチングプロセスのフローにより、最新の半導体デバイスの製造が可能になる。スペーサ材料の高さを低減し、マスク高さ（すなわち第１と第２のマンドレル構造体）を増大させることによって、エッチング垂直度の改善が実現される。本書に記載のプロセスフローを利用することで、マスク（第１と第２のマンドレル構造体）の側壁垂直度が改善されるとも考えられており、これにより、望ましいエッチング垂直度特性が得られる。したがって、側壁（横方向の成長）がより効果的に制御され、エッジ粗度（ｒｏｕｇｈｎｅｓｓ）も低減する。
［００４１］上記の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲を逸脱しなければ、本開示のその他の実施形態及び更なる実施形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって決定される。
１０２ 基板
１０４ ハードマスク材料
１０６ パターニングされたハードマスク
１０６ スペーサ材料
１０８ ピッチ
１１０ 幅
１１２ 幅
１１４ 領域
２０２ 第１マンドレル構造体
２０４ 距離
２０６ 表面
２０８ 表面
２１０ ボイド
３０２ 間隙充填材料
４０２ 表面
５００ 第２マンドレル構造体
５０２ スペース
６０２ フィン構造体
６０４ 形成トレンチ
６０６ 高さ
７００ 方法
７１０ 工程
７２０ 工程
７３０ 工程
７４０ 工程
７５０ 工程
７６０ 工程

Claims (15)

  1. フィン構造体を処理する方法であって、
    パターニングされたハードマスク材料を基板上に形成することと、
    前記パターニングされたハードマスク材料の間に露出した前記基板の領域に、第１マンドレル構造体を形成することと、
    前記ハードマスク材料及び前記第１マンドレル構造体を覆うように、前記基板上に間隙充填材料を堆積させることと、
    前記ハードマスク材料及び前記間隙充填材料を含む第２マンドレル構造体を形成するために、前記第１マンドレル構造体を除去することと、
    フィン構造体を形成するために、前記第２マンドレル構造体をマスクとして使用して、トレンチを形成するよう前記基板をエッチングすることであって、フィン構造体が隣り合ったトレンチの間に形成される、前記基板をエッチングすることとを含む、
    方法。
  2. 前記ハードマスク材料上にスペーサ材料を堆積させることと、前記スペーサ材料をパターニングすることとを更に含む、請求項１に記載の方法。
  3. 前記ハードマスク材料が酸化ケイ素材料又は窒化ケイ素材料である、請求項１に記載の方法。
  4. 前記第１マンドレル構造体を形成することが、前記基板の露出した前記領域にＩＩＩ−Ｖ材料をエピタキシャル堆積させることを含む、請求項１に記載の方法。
  5. 前記第１マンドレル構造体がＧａＡｓ材料から形成される、請求項４に記載の方法。
  6. 前記間隙充填材料を堆積させることが、流動可能酸化ケイ素材料又は流動可能窒化ケイ素材料を堆積させるために化学気相堆積プロセスを実施することを含む、請求項１に記載の方法。
  7. 前記間隙充填材料を堆積させることが、酸化物含有材料をスピンオンすることを含む、請求項１に記載の方法。
  8. 前記第１マンドレル構造体が、８０ｎｍを上回る第１の距離にわたって前記基板の上面の上方に延在する、請求項１に記載の方法。
  9. 前記第１の距離が１００ｎｍ〜２００ｎｍである、請求項８に記載の方法。
  10. 前記第２マンドレル構造体が、前記第１の距離に等しい第２の距離にわたり、前記基板の前記上面の上方に延在する、請求項８に記載の方法。
  11. フィン構造体を処理する方法であって、
    基板上にハードマスク材料を形成することと、
    前記ハードマスク材料上にスペーサ材料を堆積させることと、
    前記スペーサ材料をパターニングすることと、
    前記ハードマスク材料をエッチングして前記基板の領域を露出させることによって、前記スペーサ材料のパターンを前記ハードマスク材料に転写することと、
    前記基板の露出した前記領域に、第１マンドレル構造体を形成することと、
    前記ハードマスク材料及び前記第１マンドレル構造体を覆うように、前記基板上に間隙充填材料を堆積させることと、
    前記ハードマスク材料及び前記間隙充填材料を含む第２マンドレル構造体を形成するために、前記第１マンドレル構造体を除去することと、
    フィン構造体を形成するために、前記第２マンドレル構造体をマスクとして使用して、トレンチを形成するよう前記基板をエッチングすることであって、前記フィン構造体が隣り合ったトレンチの間に形成される、前記基板をエッチングすることとを含む、
    方法。
  12. 前記スペーサ材料をパターニングすることが、自己整合二重パターニングプロセス、自己整合四重パターニングプロセス、又は誘導自己組織化プロセスによって実施される、請求項１１に記載の方法。
  13. 前記第１マンドレル構造体が、ＩＩＩ−Ｖ材料を含み、かつ、約８０ｎｍを上回る第１の距離にわたって前記基板の上面の上方に延在する、請求項１１に記載の方法。
  14. 前記第２マンドレル構造体が、前記第１の距離に等しい第２の距離にわたり、前記基板の前記上面の上方に延在する、請求項１３に記載の方法。
  15. フィン構造体を処理する方法であって、
    パターニングされたハードマスク材料を基板上に形成することと、
    前記基板の露出した領域に、ＩＩＩ−Ｖ材料の第１マンドレル構造体を形成することであって、前記ＩＩＩ−Ｖ材料の第１マンドレル構造体は、前記基板の上面の上方に８０ｎｍを上回る第１の距離にわたり延在する、ＩＩＩ−Ｖ材料の第１マンドレル構造体を形成することと、
    前記ハードマスク材料及び前記ＩＩＩ−Ｖ材料の第１マンドレル構造体を覆うように、前記基板上に流動可能酸化物の間隙充填材料を堆積させることと、
    前記ハードマスク材料及び前記流動可能酸化物の間隙充填材料を含む第２マンドレル構造体を形成するために、前記ＩＩＩ−Ｖ材料の第１マンドレル構造体を除去することであって、前記第２マンドレル構造体は、前記第１の距離にほぼ等しい第２の距離にわたり、前記基板の前記上面の上方に延在する、前記ＩＩＩ−Ｖ材料の第１マンドレル構造体を除去することと、
    シリコンを含有するフィン構造体を形成するために、前記第２マンドレル構造体をマスクとして使用して、トレンチを形成するよう前記基板をエッチングすることであって、前記シリコンを含有するフィン構造体が隣り合ったトレンチの間に形成される、前記基板をエッチングすることと、
    前記第２マンドレル構造体を除去することとを含む、
    方法。
JP2019017582A 2018-02-14 2019-02-04 マスクをエッチングし、フィン構造を形成するための方法 Ceased JP2019195044A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/896,827 US10439047B2 (en) 2018-02-14 2018-02-14 Methods for etch mask and fin structure formation
US15/896,827 2018-02-14

Publications (1)

Publication Number Publication Date
JP2019195044A true JP2019195044A (ja) 2019-11-07

Family

ID=65351875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019017582A Ceased JP2019195044A (ja) 2018-02-14 2019-02-04 マスクをエッチングし、フィン構造を形成するための方法

Country Status (6)

Country Link
US (1) US10439047B2 (ja)
EP (1) EP3528279A3 (ja)
JP (1) JP2019195044A (ja)
KR (1) KR102135769B1 (ja)
CN (1) CN110164763A (ja)
TW (1) TWI697958B (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511997A (ja) * 2004-09-01 2008-04-17 マイクロン テクノロジー，インコーポレイテッド 縦型のｕ字形トランジスタを有するｄｒａｍセル
JP2009528701A (ja) * 2006-03-02 2009-08-06 マイクロン テクノロジー， インク． Ｕ型トランジスタおよび関連する製造方法
JP2016514363A (ja) * 2013-02-15 2016-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ ＭＩＭキャパシタを含むＦｉｎＦＥＴ構造およびその形成方法
US9722024B1 (en) * 2016-06-09 2017-08-01 Globalfoundries Inc. Formation of semiconductor structures employing selective removal of fins
JP2018037656A (ja) * 2016-08-31 2018-03-08 東京エレクトロン株式会社 セルフアライン式マルチパターニングのためのその場スペーサ再整形方法及びシステム
US20190013246A1 (en) * 2016-03-28 2019-01-10 Intel Corporation Aligned pitch-quartered patterning for lithography edge placement error advanced rectification
JP2019508889A (ja) * 2016-01-29 2019-03-28 東京エレクトロン株式会社 メモリフィンパターンを形成するための方法及びシステム
JP2019102797A (ja) * 2017-11-30 2019-06-24 インテル・コーポレーション 次世代型集積回路構造製造のためのトレンチコンタクト構造

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540633B2 (ja) 1998-11-11 2004-07-07 株式会社東芝 半導体装置の製造方法
US6864164B1 (en) 2002-12-17 2005-03-08 Advanced Micro Devices, Inc. Finfet gate formation using reverse trim of dummy gate
US6855582B1 (en) 2003-06-12 2005-02-15 Advanced Micro Devices, Inc. FinFET gate formation using reverse trim and oxide polish
US7018551B2 (en) 2003-12-09 2006-03-28 International Business Machines Corporation Pull-back method of forming fins in FinFets
KR100587672B1 (ko) * 2004-02-02 2006-06-08 삼성전자주식회사 다마신 공법을 이용한 핀 트랜지스터 형성방법
US7470570B2 (en) 2006-11-14 2008-12-30 International Business Machines Corporation Process for fabrication of FinFETs
US7772048B2 (en) 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
US8404592B2 (en) * 2009-07-27 2013-03-26 GlobalFoundries, Inc. Methods for fabricating FinFET semiconductor devices using L-shaped spacers
JP5731858B2 (ja) 2011-03-09 2015-06-10 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
US8637359B2 (en) 2011-06-10 2014-01-28 International Business Machines Corporation Fin-last replacement metal gate FinFET process
US8669186B2 (en) 2012-01-26 2014-03-11 Globalfoundries Inc. Methods of forming SRAM devices using sidewall image transfer techniques
JP2013183085A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
CN103855009B (zh) 2012-11-30 2017-06-13 中国科学院微电子研究所 鳍结构制造方法
KR101367989B1 (ko) * 2012-12-11 2014-02-28 한국과학기술원 Ultra-Thin FinFET 제조 방법 및 이를 이용하여 제조된 Ultra-Thin FinFET.
US8828839B2 (en) 2013-01-29 2014-09-09 GlobalFoundries, Inc. Methods for fabricating electrically-isolated finFET semiconductor devices
CN104347421A (zh) 2013-08-07 2015-02-11 中芯国际集成电路制造(北京)有限公司 鳍式场效应管的形成方法
US9564361B2 (en) * 2013-09-13 2017-02-07 Qualcomm Incorporated Reverse self aligned double patterning process for back end of line fabrication of a semiconductor device
US9245882B2 (en) 2013-09-27 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with gradient germanium-containing channels
US9023705B1 (en) 2013-11-01 2015-05-05 Globalfoundries Inc. Methods of forming stressed multilayer FinFET devices with alternative channel materials
US9412603B2 (en) 2013-11-19 2016-08-09 Applied Materials, Inc. Trimming silicon fin width through oxidation and etch
US9224654B2 (en) 2013-11-25 2015-12-29 International Business Machines Corporation Fin capacitor employing sidewall image transfer
US9379196B2 (en) * 2014-02-06 2016-06-28 Infineon Technologies Austria Ag Method of forming a trench using epitaxial lateral overgrowth and deep vertical trench structure
US9209279B1 (en) * 2014-09-12 2015-12-08 Applied Materials, Inc. Self aligned replacement fin formation
US9530637B2 (en) 2014-10-05 2016-12-27 Applied Materials, Inc. Fin structure formation by selective etching
US9287135B1 (en) * 2015-05-26 2016-03-15 International Business Machines Corporation Sidewall image transfer process for fin patterning
US9722022B2 (en) * 2015-12-28 2017-08-01 International Business Machines Corporation Sidewall image transfer nanosheet
US9899526B2 (en) * 2016-01-15 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
US9852917B2 (en) 2016-03-22 2017-12-26 International Business Machines Corporation Methods of fabricating semiconductor fins by double sidewall image transfer patterning through localized oxidation enhancement of sacrificial mandrel sidewalls
US9870942B1 (en) * 2017-01-19 2018-01-16 Globalfoundries Inc. Method of forming mandrel and non-mandrel metal lines having variable widths

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511997A (ja) * 2004-09-01 2008-04-17 マイクロン テクノロジー，インコーポレイテッド 縦型のｕ字形トランジスタを有するｄｒａｍセル
JP2009528701A (ja) * 2006-03-02 2009-08-06 マイクロン テクノロジー， インク． Ｕ型トランジスタおよび関連する製造方法
JP2016514363A (ja) * 2013-02-15 2016-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ ＭＩＭキャパシタを含むＦｉｎＦＥＴ構造およびその形成方法
JP2019508889A (ja) * 2016-01-29 2019-03-28 東京エレクトロン株式会社 メモリフィンパターンを形成するための方法及びシステム
US20190013246A1 (en) * 2016-03-28 2019-01-10 Intel Corporation Aligned pitch-quartered patterning for lithography edge placement error advanced rectification
US9722024B1 (en) * 2016-06-09 2017-08-01 Globalfoundries Inc. Formation of semiconductor structures employing selective removal of fins
JP2018037656A (ja) * 2016-08-31 2018-03-08 東京エレクトロン株式会社 セルフアライン式マルチパターニングのためのその場スペーサ再整形方法及びシステム
JP2019102797A (ja) * 2017-11-30 2019-06-24 インテル・コーポレーション 次世代型集積回路構造製造のためのトレンチコンタクト構造

Also Published As

Publication number Publication date
EP3528279A2 (en) 2019-08-21
KR20190098704A (ko) 2019-08-22
US20190252523A1 (en) 2019-08-15
CN110164763A (zh) 2019-08-23
TW201935564A (zh) 2019-09-01
TWI697958B (zh) 2020-07-01
KR102135769B1 (ko) 2020-07-20
EP3528279A3 (en) 2019-12-18
US10439047B2 (en) 2019-10-08

Similar Documents

Publication Publication Date Title
JP6723227B2 (ja) 自己整合代替フィン形成
US11749756B2 (en) Method for manufacturing semiconductor device
US9530637B2 (en) Fin structure formation by selective etching
US8518786B2 (en) Process for forming a metal oxide semiconductor devices
JP2006237302A (ja) 半導体装置および半導体装置の製造方法
US10741393B2 (en) Methods for bottom up fin structure formation
JP2013153120A (ja) 半導体装置の製造方法
CN113745165B (zh) 形成半导体器件的方法
KR102135769B1 (ko) 에칭 마스크 및 핀 구조 형성을 위한 방법들
US11929279B2 (en) Semiconductor device including semiconductor liner and method for fabricating the same
TW202230453A (zh) 半導體結構
US9401310B2 (en) Method to form trench structure for replacement channel growth
CN108987476B (zh) 半导体结构及其形成方法
CN110752155B (zh) 一种鳍状结构及半导体器件的制备方法
TWI758653B (zh) 半導體裝置的製造方法
KR100645203B1 (ko) 에피 실리콘층 성장 방법
WO2023136933A1 (en) Power device structures and methods of making

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20200901