TW202230453A - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TW202230453A
TW202230453A TW110129705A TW110129705A TW202230453A TW 202230453 A TW202230453 A TW 202230453A TW 110129705 A TW110129705 A TW 110129705A TW 110129705 A TW110129705 A TW 110129705A TW 202230453 A TW202230453 A TW 202230453A
Authority
TW
Taiwan
Prior art keywords
spacer
layer
nanosheet
spacer layer
oxygen
Prior art date
Application number
TW110129705A
Other languages
English (en)
Inventor
莫如娜 阿比里杰斯 柯德博
彭羽筠
林耕竹
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202230453A publication Critical patent/TW202230453A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

本揭露有關於用以製造位於奈米結構電晶體中的源極/汲極磊晶結構與金屬閘極結構之間的間隔物結構的方法。此方法包括形成具有交替排列的第一及第二奈米結構元件的鰭片結構於基板上。此方法亦包括蝕刻鰭片結構中的第一鰭片結構的邊緣部分以形成間隔物凹腔，並在鰭片結構上沉積間隔物層以填充間隔物凹腔。使用微波產生的電漿處理間隔物層，以在位於間隔物凹腔之外的間隔物層中形成氧濃度梯度，並藉由蝕刻製程移除間隔物層的經過處理的部分。在蝕刻製程期間，蝕刻製程對間隔物層的經過處理的部分的移除速率是基於在氧濃度梯度內的氧濃度。

Description

半導體結構
本發明係有關於一種半導體結構及其形成方法，特別是有關於可良好控制電晶體的有效通道長度的半導體結構及其形成方法。
與其中閘極結構覆蓋半導體鰭片結構的側壁部分及頂表面的其他類型的場效電晶體相比，全繞式閘極場效電晶體(gate-all-around field effect transistor；GAA-FET)，例如，奈米片全繞式閘極場效電晶體或奈米線全繞式閘極場效電晶體，在其通道區域上具有得到改進的閘極控制。由於具有完全環繞閘極的幾何形狀，因此全繞式閘極奈米片場效電晶體或全繞式閘極奈米線場效電晶體可以實現較大的有效通道寬度(effective channel width)及較高大的驅動電流。
在本發明實施例的一實施形態中，提供一種半導體結構。此半導體結構包括：基板；一對源極/汲極磊晶結構，形成於上述基板上；複數個奈米結構元件，位於上述一對源極/汲極磊晶結構之間，其中藉由閘極結構的複數個膜層並且藉由中介於上述閘極結構的上述膜層與上述一對源極/汲極磊晶結構的每一者之間的複數個間隔物結構，而使上述奈米結構元件彼此分開；以及其中在上述間隔物結構的垂直表面上的與上述源極/汲極磊晶結構鄰接的一點與在上述奈米結構元件的複數個垂直側壁表面上的一點之間的距離在約0.6 nm與約1 nm之間。
在本發明實施例的另一實施形態中，提供一種半導體結構的形成方法。此半導體結構的形成方法包括：形成鰭片結構於基板上，其中上述鰭片結構包括交替排列的複數個第一奈米結構元件及複數個第二奈米結構元件；形成犧牲閘極結構於上述鰭片結構之上，其中上述鰭片結構的複數個邊緣部分並未受到上述犧牲閘極結構所覆蓋；移除上述鰭片結構的上述邊緣部分；蝕刻上述鰭片結構中的上述第一奈米結構元件的複數個邊緣部分，以形成複數個間隔物凹腔；沉積間隔物層於上述犧牲閘極結構及上述鰭片結構上，以填充上述間隔物凹腔；使用微波產生的電漿處理上述間隔物層，以在位於上述間隔物凹腔之外的上述間隔物層的一部分中形成氧濃度梯度；以及藉由蝕刻製程移除位於上述間隔物凹腔之外的上述間隔物層的上述經過處理的部分，其中上述蝕刻製程對上述間隔物層的上述經過處理的部分的移除速率是基於在上述氧濃度梯度內的氧濃度。
在本發明實施例的又一實施形態中，提供一種半導體結構的形成方法。此半導體結構的形成方法包括：形成鰭片結構於基板上，其中上述鰭片結構包括交替排列的複數個第一奈米結構元件及複數個第二奈米結構元件；形成犧牲閘極結構於上述鰭片結構之上，其中上述鰭片結構的複數個邊緣部分並未受到上述犧牲閘極結構所覆蓋；移除上述鰭片結構的上述邊緣部分；蝕刻上述鰭片結構中的上述第一奈米結構元件的複數個邊緣部分，以形成複數個間隔物凹腔；沉積間隔物層於上述犧牲閘極結構及上述鰭片結構上，以填充上述間隔物凹腔；使用微波產生的電漿處理上述間隔物層，以在位於上述間隔物凹腔之外的上述間隔物層的一部分中形成氮濃度梯度；以及藉由蝕刻製程移除位於上述間隔物凹腔之外的上述間隔物層的上述經過處理的部分，其中上述蝕刻製程對上述間隔物層的上述經過處理的部分的移除速率是基於在上述氮濃度梯度內的氮濃度。
以下揭露提供了許多不同的實施例或範例，用於實施本發明實施例中的不同部件。組件與配置的具體範例描述如下，以簡化本發明實施例的說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，當以下揭露的不同範例中提及一個部件形成於另一部件之上、連接至此另一部件及/或耦合至此另一部件，可能包含這兩個部件直接接觸的實施例，也可能包含有額外的部件形成於上述兩個部件之間，使得上述兩個部件不直接接觸的實施例。
再者，在此可使用空間相對用詞，例如「在……下方」、「在……下」、「下方的」、「在……上」、「上方的」及類似的用詞以助於描述圖中所示之其中一個元件或部件相對於另一(些)元件或部件之間的關係。除了在圖式中繪示的方位外，這些空間相對用詞意欲包含使用中或操作中之裝置的不同方位。裝置能夠以其他方式定向(旋轉90度或其他方向)，並且可與其相應地解釋在此使用之空間相對的描述。
在一些實施例中，技術用語「大約」及「實質上」可以指示所給定數量的數值，且此給定數量的數值在此數值的5%之內變化(例如，此數值的±1%、±2%、±3%、±4%、±5%)。這些數值僅僅只是例示，並非用以限定。應可理解，技術用語「大約」及「實質上」可以指稱由相關領域的技術人員依據本文的教示所解釋的此數值的百分比。
作為示例而非限制，具有奈米片(nano-sheet；NS)或奈米線(nano-wire；NW)通道區域的奈米結構電晶體，例如全繞式閘極奈米片場效電晶體或全繞式閘極奈米線場效電晶體(統稱為「全繞式閘極場效電晶體」)，可以藉由以下的方法形成。在基板上(例如，在半導體基板上)形成具有交替排列的矽鍺(SiGe)奈米片層或奈米線層及矽(Si)奈米片層或奈米線層的鰭狀結構。然後，在鰭狀結構的中間部分上形成犧牲閘極結構，以覆蓋鰭狀結構的頂表面及側壁表面，使得鰭狀結構的邊緣部分並未受到犧牲閘極結構所覆蓋。移除未受到犧牲閘極結構覆蓋的鰭狀結構的邊緣部分。之後，相對於矽奈米片層或奈米線層的邊緣部分將矽鍺奈米片層或奈米線層的邊緣部分凹陷化，並且沉積間隔物材料，以填充由矽鍺奈米片層或奈米線層的經過蝕刻的部分所形成的空間。可以包括蒸汽退火或使用氧離子進行電漿氧化的氧化製程部分地氧化間隔物材料。藉由對經過氧化的間隔物材料有選擇性的蝕刻製程(例如，使用稀氫氟酸(diluted hydrofluoric acid；DHF))而選擇性地移除經過氧化的間隔物材料。間隔物材料的未蝕刻部分(例如，間隔物材料的非氧化部分)形成間隔物結構，其中此間隔物結構覆蓋矽鍺奈米片層或奈米線層的經過蝕刻的部分。之後形成源極/汲極(source/drain S/D)磊晶結構以鄰接鰭狀結構的邊緣部分，使得源極/汲極磊晶結構與矽奈米片層或奈米線層接觸並且藉由隔離結構與矽鍺奈米片層或奈米線層隔離。在後續的操作步驟中，移除犧牲閘極結構，以暴露鰭狀結構的頂表面及側壁表面。從鰭狀結構中選擇性移除矽鍺奈米片層或奈米線層。在此選擇性移除製程期間，並未移除矽奈米片層或奈米線層以及間隔物結構。之後，形成金屬閘極結構，以圍繞矽奈米片層及奈米線層。相似於在選擇性移除之前的矽鍺奈米片層或奈米線層，金屬閘極結構藉由間隔物結構與源極/汲極磊晶結構隔離。
在上述例示性的全繞式閘極場效電晶體形成製程中，用於將間隔物材料氧化的氧化製程可能也會將矽鍺奈米片層或奈米線層及矽奈米片層或奈米線層的部分氧化，其中這些被氧化的部分位於其與間隔物材料的界面附近。這代表氧化製程可能會超出間隔物層材料，而延伸到矽鍺奈米片層及奈米線層及矽鍺奈米片層及奈米線層。這種不欲發生的矽鍺奈米片層或奈米線層的氧化將會在矽鍺奈米片層或奈米線層的移除製程期間導致複雜性。再者，這種不欲發生的矽奈米片層或奈米線層的氧化將會導致介電阻擋層(例如，氧化矽)形成在矽奈米片層及奈米線層與源極/汲極磊晶結構之間。即使移除了矽鍺奈米片層或奈米線層及矽奈米片層或奈米線層的氧化部分，矽奈米片層或奈米線層也會損失材料。這種材料損失將會降低電晶體的有效通道長度，如此可能會損害電晶體的性能。此外，不能有效地控制矽奈米片層或奈米線層中的氧化量，如此將會導入不欲發生的製程變異性。
本文所描述的實施例是有關於使用氧自由基及氮自由基處理間隔物材料，以將間隔物材料的部分轉化成氧化物或氮化物，其可以在後續的使用稀氫氟酸的蝕刻製程期間被選擇性地移除。在一些實施例中，相較於蒸汽退火製程或使用氧離子的電漿氧化製程，本文所描述的處理製程提供較佳的氧化控制。在一些實施例中，本文所描述的使用氧自由基或氮自由基的處理製程是在低溫(例如，低於蒸汽退火或利用氧離子的電漿氧化的溫度)下進行，其中此低溫可以減輕或消除矽奈米片層或奈米線層及矽鍺奈米片層或奈米線層的氧化。在一些實施例中，相較於蒸汽退火或離子電漿氧化方法，本文所描述的使用氧自由基或氮自由基的處理製程能夠為間隔物結構提供更加共平面(co-planar)的表面形貌。在一些實施例中，本文所描述的方法可以用於形成多孔性間隔物材料(porous spacer material)。
依據一些實施例，第1圖是形成於基板110上的全繞式閘極場效電晶體100及全繞式閘極場效電晶體105的剖面示意圖。全繞式閘極場效電晶體100及全繞式閘極場效電晶體105中的每一者包括閘極結構115，其中此閘極結構115圍繞矽奈米片層或奈米線層120。作為示例而非限制，每一個閘極結構115包括介電堆疊，其中此介電堆疊由界面介電層115a及高介電常數(high-k)介電材料115b所形成。此外，每一個閘極結構115包括閘極電極115c，其中此閘極電極115c具有蓋層、一個或多個功函數金屬層以及金屬填充物，為簡化的目的，蓋層、功函數金屬層以及金屬填充物並未個別繪示於第1圖中。
再者，全繞式閘極場效電晶體100及全繞式閘極場效電晶體105包括的源極/汲極磊晶結構125，其中源極/汲極磊晶結構125與矽奈米片層或奈米線層120接觸。每一個源極/汲極磊晶結構125包括一個或多個經過摻雜的磊晶層，其連續地形成於基板110上。在一些實施例中，源極/汲極磊晶結構125藉由間隔物結構130而與閘極結構115電性隔離。間隔物結構130在垂直方向(例如，沿著z方向)進一步分隔矽奈米片層或奈米線層120，如第1圖所繪示。
在一些實施例中，位於全繞式閘極場效電晶體100及全繞式閘極場效電晶體105中的閘極結構115的側壁表面受到閘極間隔物135所覆蓋，其中閘極間隔物135在閘極結構115的形成期間提供結構支撐。此外，在提供源極/汲極接觸件的形成期間，閘極間隔物135對閘極結構115提供電氣隔離與保護，其中源極/汲極接觸件並未繪示於第1圖中。
在一些實施例中，全繞式閘極場效電晶體100及全繞式閘極場效電晶體105可以是N型或P型(例如，pFET或nFET)。可以在基板110上方形成類似於第1圖所繪示的全繞式閘極場效電晶體的另外的全繞式閘極場效電晶體。這些另外的全繞式閘極場效電晶體亦包括在本發明實施例的精神與範圍內。作為示例而非限制，P型全繞式閘極場效電晶體具有源極/汲極磊晶結構125，其中源極/汲極磊晶結構125具有硼摻雜的矽鍺層(boron-doped silicon-germanium layer)、硼摻雜的鍺層(boron-doped germanium layer)、硼摻雜的鍺錫層(boron-doped germanium-tin layer)或上述之組合。在一些實施例中，N型全繞式閘極場效電晶體具有源極/汲極磊晶結構125，其中源極/汲極磊晶結構125具有砷摻雜的矽層(arsenic-doped silicon layers；Si-As)、磷摻雜的矽層(phosphorous-doped silicon layers；Si-P)、含碳矽層(carbon-containing silicon layers；Si-C)或上述之組合。在一些實施例中，源極/汲極磊晶結構125成長於基板110的頂表面正上方。
在一些實施例中，間隔物結構130由經過氧自由基(oxygen radicals；O*)或氮自由基(nitrogen radical；N*)處理的基於氧化矽的材料(例如，氮碳氧化矽(silicon oxy-carbon nitride；SiO xC yN z))所形成，後續被蝕刻以形成間隔物結構130。在一些實施例中，間隔物結構130包括介電常數k值小於約3.9 (例如，約2.9)的介電材料，例如，多孔性材料或是富含碳的基於氧化矽的介電材料。在一些實施例中，利用在約2.45 GHz的頻率下操作的微波電漿，而實現使用氧自由基或氮自由基的處理製程。在一些實施例中，在處理製程期間的製程溫度小於約400℃，此溫度低於氧化蒸汽退火的溫度。相較於在13.56 MHz的頻率下操作的射頻(radio frequency RF)電漿，使用氧自由基或氮自由基進行處理可實現較高的電子密度(例如，約10 12電子/cm 3)、較低的電漿損傷及較低的活化能(例如，需要較低的製程溫度)。
在一些實施例中，為了藉由濕式蝕刻化學劑(例如，稀氫氟酸)而控制性地移除經過氧化或經過氮化的部分，使用氧自由基或氮自由基處理而以順應性的方式將間隔物材料的外表面氧化或氮化。在一些實施例中，使用氧自由基的處理製程提供對於在間隔物材料內的穿透深度的改善的控制，並且因此防止不欲發生的矽奈米片層或奈米線層及矽鍺奈米片層或奈米線層的氧化。再者，使用氧自由基或氮自由基的處理製程降低在上述間隔物材料移除製程之後的隔離結構的表面形貌。
依據一些實施例，第2A圖及第2B圖是用於在第1圖所繪示的全繞式閘極場效電晶體100及全繞式閘極場效電晶體105中形成間隔物結構130的製造方法200的流程圖。其他製造操作步驟可以在方法200的各種操作步驟之間進行，並且僅為了清楚的目的而被省略。本發明實施例不限於如此的操作步驟描述，並且可以進行額外的操作步驟。此外，進行本文所提供的揭露內容可能不需要所有的操作步驟。另外，一些操作可以同時進行，或者以與第2A圖及第2B圖所繪示的順序不同的順序進行。在一些實施例中，除了目前所描述的操作步驟，可以額外進行一個或多個其他操作步驟，或者可以進行一個或多個其他操作步驟而取代目前所描述的操作步驟。為了說明的目的，參考第3圖至第16圖所繪示的結構而描述方法200。
請參照第2A圖，方法200開始於操作步驟205以及在基板(例如，基板110)上形成交替排列的第一奈米片層及第二奈米片層的堆疊的製程。在一些實施例中，基板(例如，基板110)包括矽或另一種元素半導體，例如，鍺。在一些實施例中，基板包括化合物半導體，例如，碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)或銻化銦(InSb)。在一些實施例中，基板包括合金半導體，例如，矽鍺(SiGe)、磷砷化鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵鋁 (AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)或磷砷化銦鎵(GaInAsP)。在一些實施例中，基板包括前述材料的任何組合。在一些實施例中，基板110是本質的(intrinsic，例如，未經摻雜的)或經過摻雜的。
在一些實施例中，第3圖是在操作步驟205以及交替排列的第一奈米片層300a及第二奈米片層300b的堆疊300的形成之後的基板110的立體示意圖。在一些實施例中，第一奈米片層300a及第二奈米片層300b形成在基板110的暴露的頂表面上。在一些實施例中，第一奈米片層300a是後續被移除的犧牲奈米片層，並且第二奈米片層300b對應於第1圖所繪示的矽奈米片層或奈米線層120。在一些實施例中，選擇堆疊300中的第一奈米片層300a的材料，使得可以藉由蝕刻而從堆疊300選擇性地移除第一奈米片層300a，而不會移除第二奈米片層300b。舉例而言，如果第二奈米片層300b是矽奈米片層，則第二奈米片層300b可以是矽鍺奈米片層。在一些實施例中，沉積順序以從將要移除的奈米片層的類型開始，舉例而言，在這種情況下，從第一奈米片層300a開始沉積。
可以藉由任何合適的方法而成長第一奈米片層300a及第二奈米片層300b。舉例而言，可以藉由化學氣相沉積(chemical vapor deposition；CVD)技術製程且使用前驅物氣體，例如，甲矽烷(silane；SiH 4)、乙矽烷(disilane；Si 2H 6)、二氯甲矽烷(dichlorosilane；SiH 2Cl 2)、甲鍺烷(germane；GeH 4)、乙鍺烷(digermane；Ge 2H 6)或其他合適之氣體，而成長第一奈米片層300a及第二奈米片層300b。在一些實施例中，第一奈米片層300a包括在大約20 at%及大約30 at %之間的鍺，而第二奈米片層300b實質上不含鍺，例如，具有小於約1 %的鍺濃度。在一些實施例中，對應於第1圖中的矽奈米片層或奈米線層120的第二奈米片層300b形成全繞式閘極場效電晶體100的通道區域，並且可以是輕摻雜的或本質的(例如，未經摻雜的)。如果是輕摻雜的，則第二奈米片層300b的摻雜程度小於約10 13原子/cm 3。可以依序沉積第一奈米片層300a及第二奈米片層300b而沒有真空中斷(例如，原位(in-situ))，以避免形成任何中間層(intervening layer)。在一些實施例中，第一奈米片層300a可以被摻雜，以增加其在後續的蝕刻操作中的相較於第二奈米片層300b的蝕刻選擇性。
在一些實施例中，第一奈米片層300a的厚度控制位於堆疊300中的每個第二奈米片層300b之間的間距。第一奈米片層300a與第二奈米片層300b的厚度可以在，例如，大約3 nm至大約15 nm的範圍內。由於第一奈米片層300a與第二奈米片層300b是個別成長，因此每一個奈米片層的厚度可以依據，例如，沉積時間而獨立地調節。在一些實施例中，可以在堆疊300中形成更多或更少數量的第一奈米片層300a及第二奈米片層300b。在一些實施例中，奈米片層的總數是2n，其中n是堆疊300中的第一奈米片層300a的數量或第二奈米片層300b的數量。
請參照第2A圖，方法200繼續進行操作步驟210以及將堆疊300圖案化以形成鰭片結構的製程。在一些實施例中，對堆疊300進行圖案化以形成鰭片結構，其中鰭片結構具有沿著y方向的寬度及沿著x方向的長度。可以藉由用任何合適的方法進行圖案化而形成鰭片結構。舉例而言，可以使用一個或多個光微影(photolithography)製程將鰭片結構圖案化，包括雙重圖案化(double-patterning)製程或多重圖案化(multi-patterning)製程。雙重圖案化或多重圖案化製程可以結合光微影製程及自對準製程(self-aligned process)，以創造具有較小節距(pitch)的圖案，舉例而言，此圖案所具有的節距比使用單一直接光微影製程所能夠得到的節距更小。舉例而言，在一些實施例中，形成犧牲層於堆疊300之上並使用光微影製程將其圖案化。使用自對準製程形成間隔物於經過圖案化的犧牲層旁。之後，移除犧牲層，並且可接著使用剩餘的間隔物作為罩幕結構，而將鰭片結構圖案化。
作為示例而非限制，第4圖是藉由上述圖案化製程而從堆疊300形成的鰭片結構400的立體示意圖。在一些實施例中，上述圖案化製程不終止於基板110的頂表面上，而是繼續蝕刻基板110的頂部分，以從位於每一個鰭片結構400下方的基板110形成基座結構(pedestal structure) 405。在一些實施例中，這是刻意的操作步驟，為了有利於形成下述的隔離結構及源極/汲極磊晶結構。由於鰭片結構400與基座結構405以相同的圖案化製程形成，因此鰭片結構400與基座結構405實質上彼此對準。舉例而言，在x-z平面及y-z平面中的鰭片結構400的側壁表面實質上與基座結構405的相應側壁表面對準，如第4圖所繪示。
可以在基板110的相同或不同區域中形成額外的鰭狀結構於基板110上，例如，鰭片結構400。為了簡化的目的，這些額外的鰭狀結構並未繪示於第4圖中。作為示例而非限制，每一個鰭片結構400沿著y方向的寬度在大約15 nm與大約150 nm之間。
在一些實施例中，當膜層300a及膜層300b沿著y方向的寬度與其沿著z方向的高度實質上不同時，舉例而言，當其寬度大於/窄於其高度時，膜層300a及膜層300b被稱為「奈米片」。在一些實施例中，當膜層300a及膜層300b沿著y方向的寬度等於其沿著z方向的高度時，膜層300a及膜層300b被稱為「奈米線」。在一些實施例中，膜層300a及膜層300b被沉積為奈米片並且後續被圖案化，以形成具有相等的高度及寬度的奈米線。作為示例而非限制，將在奈米片層的背景下描述膜層300a及膜層300b。基於本文的揭露內容，如上所述的奈米線亦包括在本發明實施例的精神與範圍內。再者，基於例示的目的並且在不限制本發明實施例的範圍的情況下，將分別在矽奈米片層與矽鍺奈米片層的背景下描述方法200中的第一奈米片層300a與第二奈米片層300b。
在一些實施例中，在形成鰭片結構400之後，形成隔離結構410於基板110的經過蝕刻的部分或經過凹陷化的部分上，以覆蓋基座結構405的側壁表面。在一些實施例中，隔離結構410是淺溝槽隔離(shallow trench isolation；STI)結構，其中此淺溝槽隔離結構電性隔離鰭片結構400並且包括一種或多種基於氧化矽的介電材料。作為示例而非限制，隔離結構410可以如下所述而形成。毯覆式地沉積隔離結構材料(例如，基於氧化矽的介電材料)於鰭片結構400及基板110上。將所沉積的隔離結構材料平坦化(例如，藉由化學機械研磨(chemical mechanical polishing；CMP)製程)，使得隔離結構材料的頂表面實質上與鰭片結構400的頂表面共平面。之後，對經過平坦化的隔離結構材料進行回蝕刻，以使所得到的隔離結構410具有與基座結構405實質上相似的高度，如第4圖所繪示。在一些實施例中，堆疊300從隔離結構410突出，使得隔離結構410並未覆蓋堆疊300的任何側壁部分，如第4圖所繪示。這是這是刻意的操作步驟，為了有利於形成如第4圖所繪示的全繞式閘極場效電晶體100及全繞式閘極場效電晶體105。
請參照第2A圖，方法200繼續進行操作步驟215以及在鰭片結構400上形成犧牲閘極結構的製程。在一些實施例中，犧牲閘極結構形成為具有沿著y方向的長度，例如，垂直於第4圖的立體示意圖中所繪示的鰭片結構400，並且其具有沿著x方向的寬度。作為示例而非限制，第5圖是沿著第4圖的剖線AB而繪製的剖面示意圖。第5圖繪示出形成在鰭片結構400的一部分上的犧牲閘極結構500。由於第5圖是與立體示意圖相對的剖面示意圖，因此並未繪示出覆蓋鰭片結構400的側壁部分的犧牲閘極結構500的部分。此外，在第5圖的剖面示意圖中，僅繪示來自第4圖的鰭片結構400的其中之一。在一些實施例中，犧牲閘極結構500的部分形成在鰭片結構400之間以及第4圖所繪示的隔離結構410上。
在一些實施例中，犧牲閘極結構500覆蓋鰭片結構400的頂部分及側壁部分。在一些實施例中，在閘極替換製程(gate replacement process)期間，犧牲閘極結構500被第1圖所繪示的閘極結構115所替換。犧牲閘極結構500包括犧牲閘極電極500a，其中犧牲閘極電極500a形成在為了簡化而未繪示於第5圖中的犧牲閘極介電層上。在此製造階段，形成閘極間隔物135及蓋層505於犧牲閘極結構500的側壁及頂表面上。如上所述，在閘極替換製程期，閘極間隔物135並未被移除；取而代之的是，閘極間隔物135有利於閘極結構115的形成。蓋層505保護犧牲閘極電極500a免於受到下文所討論的後續蝕刻操作步驟的影響。
作為示例而非限制，藉由在鰭片結構400之上沉積犧牲閘極介電層及閘極電極層並將其圖案化，而形成犧牲閘極結構500。一旦形成犧牲閘極結構500，就形成閘極間隔物135及蓋層505。在一些實施例中，犧牲閘極結構500形成於多個鰭片結構400之上。如第5圖所繪示，鰭片結構400的邊緣部分並未受到犧牲閘極結構500所覆蓋。這是因為犧牲閘極結構500的寬度窄於鰭片結構400沿著x方向的長度。在一些實施例中，在後續的蝕刻操作中使用犧牲閘極結構500作為罩幕結構，以定義第1圖所繪示的全繞式閘極場效電晶體100及全繞式閘極場效電晶體105的通道區域。基於此一理由，犧牲閘極結構500與閘極結構115的橫向尺寸(例如，寬度及長度)是實質上相近的。
請參照第2A圖，方法200繼續進行操作步驟220以及移除(例如，「修整(trimming)」)鰭片結構400的未被犧牲閘極結構500覆蓋的部分的製程。如上所述，鰭片結構400的邊緣部分並未受到犧牲閘極結構500所覆蓋，因此在操作步驟220中被移除。在一些實施例中，第6圖繪示在操作步驟220之後的第5圖的結構。在一些實施例中，移除製程包括乾式蝕刻製程、濕式蝕刻製程或上述之組合。移除製程對第二奈米片層300b與第一奈米片層300a (例如，矽與矽鍺)是有選擇性的。在一些實施例中，乾式蝕刻製程包括蝕刻劑，其中此蝕刻劑具有含氧氣體、含氟氣體、(例如，四氟化碳(CF 4)、六氟化硫(SF 6)、二氟甲烷(CH 2F 2)、三氟甲烷(CHF 3)及/或六氟乙烷(C 2F 6))；含氯氣體(例如，氯氣(Cl 2)、氯仿(CHCl 3)、四氯化碳(CCl 4)及/或三氯化硼(BCl 3))；含溴氣體(例如，溴化氫(HBr)及/或溴仿(CHBr 3))；含碘氣體；其他合適的蝕刻氣體及/或電漿；或上述之組合。濕式蝕刻化學劑可包括稀氫氟酸、氫氧化鉀溶液、氨水；含有氫氟酸、硝酸、乙酸的溶液；或上述之組合。
在一些實施例中，前述蝕刻製程的蝕刻劑實質上不會蝕刻犧牲閘極結構500 (其受到蓋層505及閘極間隔物135所保護)以及第4圖所繪示的隔離結構410。這是因為蓋層505、閘極間隔物135及隔離結構410包括具有低蝕刻選擇性的材料，例如，基於氮化矽的材料(例如，氮化矽、氮碳化矽、氮氧碳化矽碳等等)或基於氧化矽的材料。在一些實施例中，使用第4圖所繪示的隔離結構410作為上述蝕刻製程的蝕刻停止層。
由於操作步驟220，在每一個鰭片結構400中形成「切口」，如第6圖所繪示。此切口將每一個鰭片結構400分成兩個獨立的部分，其中每一個部分受到犧牲閘極結構500所覆蓋。
請參照第2A圖，方法200繼續進行操作步驟225以及從鰭片結構400選擇性地蝕刻第一奈米片層300a的邊緣部分的製程。依據一些實施例，第7圖繪示在操作步驟225之後的第6圖的結構，其中，第一奈米片層300a的受到暴露的邊緣沿著x方向被橫向蝕刻(例如，凹陷化)。依據一些實施例，第一奈米片層300a的受到暴露的邊緣沿著x方向以量C被凹陷化(例如，部分地蝕刻)，其中此量C在大約3 nm至大約10 nm的範圍內，如第7圖所繪示。在一些實施例中，第1圖所繪示的間隔物結構130將形成在第一奈米片層300a的經過凹陷化的部分之中。第一奈米片層300a的這些經過凹陷化的部分在本文中被稱為沿著“x方向具有寬度C的「間隔物凹腔(spacer cavity)」。依據一些實施例，具有小於約10 nm的寬度的間隔物凹腔導致間隔物結構130太薄，以至於難以在第1圖所繪示的閘極結構115與源極/汲極磊晶結構125之間提供足夠的電性隔離。另一方面，具有大於約50 nm的寬度C的間隔物凹腔導致間隔物結構130減小所得到的電晶體結構(例如，全繞式閘極場效電晶體100及全繞式閘極場效電晶體105)的閘極長度。
在一些實施例中，可以藉由對矽鍺具有選擇性的乾式蝕刻製程而形成位於第一奈米片層300a中的凹口。舉例而言，基於鹵素的化學劑表現出對鍺的高蝕刻選擇性與對矽的低蝕刻選擇性。因此，鹵素氣體以比實質上不含鍺的膜層(例如，第二奈米片層300b)更高的蝕刻速率蝕刻含鍺的膜層(例如，第一奈米片層300a)。在一些實施例中，基於鹵素的化學劑包括基於氟的氣體及/或基於氯的氣體。可替代地，可以使用對矽鍺具有高選擇性的濕式蝕刻化學劑。作為示例而非限制，濕式蝕刻化學劑可包括硫酸(H 2SO 4)及過氧化氫(H 2O 2)的混合物(SPM)、或氨水與過氧化氫及水的混合物(APM)。以定時的方式進行前述蝕刻製程，以移除所期望的量的矽鍺。
在一些實施例中，具有較高鍺原子濃度的第一奈米片層300a比具有較低鍺原子濃度的第一奈米片層300a具有更高的蝕刻速率。因此，可以藉由調整第一奈米片層300a中的鍺原子濃度(例如，鍺含量)，而調整上述蝕刻製程的蝕刻速率。如上所述，第一奈米片層300a中的鍺含量可在大約20%至大約30%之間的範圍內。具有大約20%鍺的矽鍺奈米片層可以比具有大約30%鍺的矽鍺奈米片層更慢地被蝕刻。因此，可以相應地調節鍺濃度，以在第一奈米片層300a與第二奈米片層300b之間實現期望的蝕刻速率和選擇性。
在一些實施例中，低於約20%的鍺濃度不能在第一奈米片層300a與第二奈米片層300b之間提供足夠的選擇性。舉例而言，第一奈米片層300a與第二奈米片層300b之間的蝕刻速率變得彼此實質上相似，並且兩種類型的奈米片層都可以在蝕刻製程期間被蝕刻。另一方面，對於高於約30%的鍺濃度，鍺原子可以從第一奈米片層300a向第二奈米片層300b向外擴散(例如，在成長期間)，並且改變在蝕刻製程期間的第一奈米片層300a與第二奈米片層300b之間的選擇性。由於不能控制鍺的向外擴散，因此鍺濃度高於約30%會導致不可預測的蝕刻量。在一些實施例中，在沉積期間對第一奈米片層300a進行摻雜，以進一步調整蝕刻選擇性。
請參照第2A圖，方法200繼續進行操作步驟230以及在鰭片結構400之上沉積間隔物材料的製程。在一些實施例中，請參照第8圖，可以毯覆式地沉積間隔物層800於如第7圖所繪示的整個結構之上，如第8圖所繪示。舉例而言，沉積間隔物層800於基板110、鰭片結構400、閘極間隔物135及蓋層505的受到暴露的表面上。在一些實施例中，間隔物層800被沉積為約2 nm與約7 nm之間的厚度，以覆蓋鰭片結構400的邊緣部分，如第8圖所繪示。在一些實施例中，間隔物層800包括基於矽的介電材料，例如，氮化矽(SiN)、氮碳氧化矽(silicon oxy-carbon-nitride；SiOCN)、氮碳化矽(SiCN)或氮氧化矽(SiON)。在一些實施例中，間隔物層800是低介電常數(low-k)材料，例如，多孔性材料及富含碳的基於氧化矽的介電材料。舉例而言，間隔物層800可以包括具有甲基(CH 3)、亞甲基(methylene；CH 2)或氫(H)端點基團的有機矽酸鹽(organosilicate)；氮化硼(boron nitride；BN)；碳摻雜的矽酸鹽(SiCOH)、碳氫化矽(SiCH)、氫氧化矽(SiOH)、氮硼化矽(SiBN)、氧摻雜的氮硼化矽(SiOBN)、碳摻雜的氮硼化矽(SiCBN)、氟摻雜的低介電常數材料、聚醯亞胺、非晶碳(amorphous carbon；a-C)、聚對二甲苯(parylene)或其他合適的介電材料。在一些實施例中，可以利用電漿輔助原子層沉積(plasma-enhanced atomic layer deposition；PEALD)製程或是能夠沉積順應性膜層的另一種合適的沉積方法，而沉積間隔物層800。如第8圖所繪示，間隔物層800填充間隔物凹腔，其中間隔物凹腔是由相鄰的第二奈米片層300b與第一奈米片層300a的經過凹陷化邊緣部分所形成。由於間隔物層的沉積，鰭片結構400的側壁表面不再暴露。
依據一些實施例，第9圖是第8圖所繪示的區域805的放大圖。依據一些實施例，由於間隔物凹腔的幾何形狀以及與間隔物層800的沉積製程有關的限制，因此，間隔物層800可能不會完全填充間隔物凹腔。取而代之的是，可以在間隔物凹腔中形成縫隙或「鑰匙孔」900，如第9圖所繪示。在一些實施例中，縫隙900沿著z方向具有在大約0.3 nm與大約1 nm之間的寬度，以及小於間隔物凹腔在x方向上的長度C的長度L (例如，3 nm＜L＜10 nm)。在一些實施例中，縫隙900沿著y方向的尺寸可以小於間隔物凹腔的相應尺寸。在一些實施例中，如果縫隙900在後續的蝕刻期間沒有被暴露，則縫隙900可以是期望的部件。舉例而言，縫隙900減小間隔物層800的介電常數(k值)以及在第1圖所繪示的全繞式閘極場效電晶體100及全繞式閘極場效電晶體105中的閘極結構115與源極/汲極磊晶層125之間形成的寄生電容。除了以上所述，間隔物層800的表面形貌在間隔物凹腔上不是平坦的，而是形成「缺口」905，如果間隔物層800的後續蝕刻製程控制不當，則可能會擴大此缺口而暴露出縫隙900。在一些實施例中，缺口905具有沿著x方向的尺寸H，其中尺寸H小於位於第二奈米片層300b上的間隔物層800的厚度800t (例如，2 nm與約7 nm)(例如，H＜800t)。在一些實施例中，尺寸H在約2 nm與約5 nm之間的範圍內。在一些實施例中，比率800t/H可以在大於約1且小於或等於約3.5之間(例如1＜800t/H≤3.5)。
在一些實施例中，用於形成間隔物結構的間隔物層800的蝕刻製程包括氧化操作步驟，其中此氧化操作步驟會氧化將在此蝕刻製程中移除的間隔物層800的部分。間隔物層800的剩餘部分或未經蝕刻的部分形成第1圖所繪示的間隔物結構130。在一些實施例中，間隔物層800的蝕刻速率隨著間隔物層800中氧濃度的增加而增加。因此，間隔物層800中的氧濃度可用於控制間隔物層800的蝕刻速率。舉例而言，如果最高的氧濃度位於間隔物層800的頂表面910 (外表面910)，並且氧濃度朝向底表面915 (內表面915)逐漸減小，則間隔物層800的蝕刻速率將「跟隨」氧濃度，並且對於外表面910是較高的，而對於內表面915是較低的。因此，可以藉由橫跨間隔物層800的厚度800t的氧濃度分佈輪廓，而調整對間隔物層800的蝕刻選擇性。
在一些實施例中，可以用等效的氮化製程代替上述氧化製程，此等效的氮化製程將氮氣(而不是氧氣)導入間隔物層800中。依據一些實施例，以與上述關於間隔物層800中的氧濃度類似的方式，間隔物層800的蝕刻速率會隨著間隔物層800中的氮濃度而增加及減小。
請參照第2B圖，方法200繼續進行操作步驟235以及使用氧自由基或氮自由基處理間隔物材料(例如，間隔物層800)的製程。在一些實施例中，利用第10圖所繪示的具有約2.45 GHz的頻率的微波電漿1000而產生氧自由基或氮自由基。在一些實施例中，微波電漿1000的優點(舉例而言，相較於頻率為約13.56 MHz的射頻感應耦合電漿(inductively-coupled-plasma；ICP))，包括：(i)在電漿中具有較高密度的電子(例如，約10 12電子/cm 3)；(ii)由於不存在離子，因而對間隔物材料的電漿損傷較小；(iii)較寬的操作壓力範圍(例如，在大約1 Torr與大約5 Torr之間)；(iv)處理均勻性；(v)較低的操作溫度(例如，低於約400℃)。在一些實施例中，自由基，例如，氧自由基及氮自由基，比離子更具反應性，因此生命週期較短。在一些實施例中，以上的操作條件可以產生能夠維持高度反應性及效率的自由基密度。
基於例示的目的，將在使用氧自由基進行氧處理的背景下描述方法200。基於本文的揭露內容，如上所述，亦可以使用氮自由基進行處理。使用氮自由基的處理製程亦包括在本發明實施例的精神與範圍內。
在一些實施例中，請參照第11圖，使用氧自由基或氮自由基的處理製程將氧或氮導入間隔物層80，並且形成氧原子濃度梯度或氮原子濃度梯度，如箭號1100所示，從間隔物層800的外表面910開始並向間隔物層800的內表面延伸。在一些實施例中，基於將要移除的間隔物層800的厚度，氧梯度或氮梯度具有在大約1 nm至大約2 nm之間的厚度，或者更大。
在一些實施例中，氧自由基是由氧及氫的氣體混合物所產生。在一些實施例中，在間隔物層800內所得到的氧原子濃度分佈(「氧分佈(oxygen profile)」)取決於製程壓力。舉例而言，高製程壓力到中等製程壓力(其中高製程壓力在大約3 Torr與大約5 Torr之間，而中等製程壓力在大約2 Torr與大約3 Torr之間)，可以實現線性氧分佈，如第12A圖所繪示。另一方面，在大約1 Torr與大約2 Torr之間的低製程壓力會導致「階躍函數(step-function)」氧分佈，並具有較陡峭的過渡變化，如第12B圖所繪示。在一些實施例中，請參照第12A圖及第12B圖，位於間隔物層800的外表面910處的峰值氧原子濃度在大約50%至大約60%之間，位於內表面915處的最低氧原子濃度在大約10%至大約20%之間。舉例而言，外表面910上的氧濃度可以比內表面915上的氧濃度高2.5倍至6倍。在一些實施例中，在間隔物凹腔內(例如，在位置1105處)的間隔物層800的氧原子濃度不會受氧自由基處理的影響，且其氧濃度實質上保持不變。
在一些實施例中，高製程壓力(例如，在大約3 Torr與大約5 Torr之間)有利於具有「三重態(triplet)」氧電子組態或基態O( 3P 2)的電漿氧物種。相較之下，低製程壓力(例如，在大約1 Torr與大約2 Torr之間)有利於具有「單重態(singlet)」氧電子組態或激發態O( 1D 2)的電漿氧物種。激發態O( 1D 2)比基態O( 3P 2)具有更高的化學活性，因而激發態O( 1D 2)能夠將更多的氧氣導入間隔物層800。因此，藉由從高製程壓力過渡變化到低製程壓力，處理製程從O( 3P 2)佔優勢的電漿轉移到O( 1D 2)佔優勢的電漿，反之亦然。
依據一些實施例，較強的O( 1D 2)佔優勢的電漿(例如，在小於1 Torr的製程壓力下)可影響處理均勻性，而較強的O( 3P 2)佔優勢的電漿(例如，在大於5 Torr的製程壓力下)由於其自身的化學反應性較低，會在間隔物層800中導入數量受到限制的氧氣。然而，相較於激發態O( 1D 2)物種，由於它們的經過降低的反應性，因此基態O( 3P 2)種類可以更深地滲透到間隔物層800中，並且改善了處理製程的順應性(conformality)。同時，較強的O( 1D 2)佔優勢的電漿(例如，在小於1 Torr的製程壓力下)將導致相對較淺的處理深度，這可能不適用於均勻處理。因此，在較高壓力範圍內產生的基態O( 3P 2)物種與在較低壓力範圍內產生的激發O( 1D 2)物種之間的平衡可用於實現所需的處理製程的均勻性。
在一些實施例中，藉由輔助矽-氧鍵的重建，在O( 3P 2)佔優勢的電漿中添加氫會提高氧化速率並且改善蝕刻選擇性。在一些實施例中，可以將氦氣(He)添加到電漿中，以從經過處理的間隔物層800移除雜質，並且提高處理製程的氧化速率。在一些實施例中，所移除的雜質包括但不限於碳及氮。
在一些實施例中，由於自由基的化學反應性大於原子或分子的化學反應性，因此，此處理製程可以在比蒸汽退火的溫度更低的溫度下發生。舉例而言，使用氧自由基或氮自由基的處理製程可以在低於約400℃(例如，≤400℃)的溫度下進行。同時，在大約450℃至大約700℃之間的溫度下發生蒸汽退火，這會明顯增加處理製程的熱預算(thermal budget)，並且會導致第一奈米片層300a及第二奈米片層300b的不欲發生的氧化。
在一些實施例中，由於在間隔物層800中導入氧氣，因此，相較於間隔物凹腔內的間隔物層800的未氧化部分，間隔物層800的氧化部分(例如，在第11圖所繪示的外表面910與內表面915之間)的密度及介電常數(k值)圖11)受到改變。舉例而言，第12C圖及第12E圖分別繪示出具有第12A圖的氧分佈的間隔物層800的氧化部分(例如，在第11圖所繪示的外表面910與內表面915之間)的密度分佈及介電常數分佈。相似地，第12D圖及第12F圖分別繪示出具有第12B圖的氧分佈的間隔物層800的氧化部分(例如，在第11圖所繪示的外表面910與內表面915之間)的密度分佈及介電常數分佈。在一些實施例中，第12A圖至第12F圖中的x軸是共同的，並且表示在第11圖中所繪示的外表面910與內表面915之間的間隔物層800的氧化部分的厚度(例如，跨越第10圖所繪示的厚度800t)。依據一些實施例，密度分佈及介電常數分佈相似於其各自的氧分佈趨勢。這代表氧分佈是間隔物層800的氧化部分的密度及介電常數的主要驅動因素。在一些實施例中，相較於朝向內表面915的較低氧濃度，朝向外表面910的較高氧濃度會導致較高的密度及較高的介電常數值。在一些實施例中，第12C圖及第12D圖所繪示的分佈曲線中的密度值可以在大約0.6原子/cm 3與大約2.5原子/cm 3之間的範圍內。因此，外表面910上的間隔物層800的密度比內表面915上的間隔物層800的密度高約4倍。在一些實施例中，第12E圖及第12F圖所繪示的分佈曲線中的介電常數值可以在大約2.5與大約7之間的範圍內。因此，外表面910上的間隔物層800的介電常數比內表面915上的間隔物層800的介電常數高約2.8倍。
對於使用氮自由基的處理製程而言，亦可以得到與以上討論的趨勢相似的趨勢。在一些實施例中，氮自由基(N*)可包括N 2*和NH 2*物種。在一些實施例中，進行使用氮自由基的處理製程，可以產生與第12A圖至第12F圖所繪示的分佈曲線相似的分佈曲線。依據一些實施例，高壓力值(例如，在約3 Torr與約5 Torr之間)產生氮自由基，其具有比氮離子小的反應性但提供較佳的處理製程的順應性。相較之下，低壓力值(例如，在約1 Torr與約2 Torr之間)產生氮離子，其具有比氮自由基大的反應性，但是具有較淺的穿透深度。因此，相似於上述使用氧自由基進行的處理製程，可以使用製程壓力而調整氮自由基處理製程的反應性及均勻性。
在一些實施例中，在處理製程期間調整製程壓力，會產生介於第12A圖、第12C圖及第12E圖所繪示的線性分佈曲線與第12B圖、第12D圖及第12F圖所繪示的階躍函數曲線之間的中間分佈曲線類型。因此，可以藉由製程壓力及電漿中產生的佔優勢的氧物種(O( 3P 2)或O( 1D 2))，而調整高值與低值之間的過渡變化。
作為示例而非限制，使用氧自由基處理的氮碳氧化矽(SiOCN)間隔物層800在間隔物凹腔內(例如，在位置1105處)具有在大約5%與大約40%之間的矽濃度，在大約10%與大約20%之間的氧濃度，在大約5%與大約20%之間的碳濃度，以及在10%與20%之間的氮濃度。相較之下，相同的氮碳氧化矽間隔物層在朝向外表面910處具有在大約5%與大約40%之間的矽濃度，在大約50%與大約60%之間的氧濃度，在大約5%與大約10%之間的碳濃度，以及在大約5%與大約10%之間的氮濃度。
作為示例而非限制，使用氮自由基處理的氮碳氧化矽(SiOCN)間隔物層800在間隔物凹腔內(例如，在位置1105中)具有在大約5%與大約40%之間的矽濃度，在大約10%與大約20%之間的氧濃度，在大約5%與大約20%之間的碳濃度，以及在10%與20%之間的氮濃度。相較之下，相同的氮碳氧化矽間隔物層在朝向外表面910處具有在大約5%與大約40%之間的矽濃度，在大約10%與大約20%之間的氧濃度，在大約5%與大約10%之間的碳濃度，以及在大約30%與大約50%之間的氮濃度。
在一些實施例中，在使用氧自由基或氮自由基的處理製程期間，缺口905收縮，因此尺寸H減小至尺寸H’，其中尺寸H’可以在約0.5 nm與小於約1 nm之間的範圍內(例如，0.5 nm≤H’＜1 nm)。在一些實施例中，這歸因於在使用氧自由基或氮自由基處理製程的期間，間隔物層800的體積膨脹。在一些實施例中，上述的體積膨脹與後續的尺寸H到尺寸H’的減小，將使在後續的操作步驟240中描述的間隔物層800的經過蝕刻的頂表面的曲率最小化。
請參照第2B圖，方法200繼續進行操作步驟240以及移除間隔物材料的經過處理的部分(例如，間隔物層800)以形成第1圖所繪示的間隔物結構130的製程。移除製程包括蝕刻製程，其中此蝕刻製程選擇性地移除間隔物層800的經過氧化的部分或經過氮化的部分，例如，第11圖所繪示的外表面910與內表面915之間的間隔物層800的部分(例如，第10圖所繪示的厚度800t)。如上所述，間隔物層800的經過氧化的部分或經過氮化的部分的高氧含量或高氮含量，提供將其移除所需要的蝕刻選擇性。舉例而言，蝕刻製程對具有較高氧濃度或較高氮濃度的間隔物層800的部分具有較高的蝕刻選擇性，並且對於具有較低氧濃度或較低氮濃度的間隔物層800的部分具有較低的蝕刻選擇性。因此，移除製程的蝕刻速率隨著氧/氮濃度的降低而逐漸降低，例如，從外表面910朝向內表面915降低。
在一些實施例中，第13A圖繪示在操作步驟240以及形成間隔物結構130之後的第11圖的結構。在一些實施例中，操作步驟240的蝕刻製程是利用稀氫氟酸的定時濕式蝕刻製程。由於上文所討論的蝕刻選擇性，蝕刻製程受到良好的控制，並且間隔物層800實質上沒有在間隔物凹腔內(例如，在位置1105處)受到蝕刻，如第13A圖所繪示。此外，縫隙900沒有暴露，而是保持嵌埋在間隔物凹腔內。
在一些實施例中，間隔物結構130的蝕刻表面1300可以不與第二奈米片層300b的垂直側壁表面1315共面。例如，蝕刻表面1300可以具有如箭號1305所示的凹入形狀(例如，向內彎曲)。在一些實施例中，蝕刻表面1300的點D與在垂直側壁表面1315上的點E之間沿著x方向的最大距離是在大約0.6 nm與大約1 nm之間。相較之下，如果間隔物層800是藉由，例如，蒸汽退火而被氧化，則操作步驟240的移除製程將導致凹形的蝕刻表面1300具有更大的曲率，其中點D與點E之間沿著x方向的最大距離將是約為2 nm或更大。在一些實施例中，期望具有小曲率的蝕刻表面1300，因為其能夠減小在第1圖所繪示的閘極結構115與源極/汲極磊晶結構125之間形成的寄生電容。較小的曲率亦可確保在後續操作中縫隙900將不會被暴露。
在一些實施例中，第13B圖繪示出第13A圖所繪示的結構的縮小部分，其包括另外的第一奈米片層300a及第二奈米片層300b。
在一些實施例中，第14圖繪示出在移除間隔物層800的經過處理的部分以及形成間隔物結構130之後的第8圖的結構。
請參照第2B圖及第15圖，方法200繼續進行操作步驟245以及形成鄰接於鰭片結構400的源極/汲極磊晶結構125的製程。作為示例而非限制，源極/汲極磊晶結構125形成於基板110的受到暴露的頂表面正上方。在一些實施例中，利用類似於用於形成第一奈米片層300a及第二奈米片層300b的化學氣相沉積製程的化學氣相沉積製程，而成長源極/汲極磊晶結構125。作為示例而非限制，可以使用甲矽烷(SiH 4)前驅物，而成長磷摻雜的矽源極/汲極磊晶結構125 (例如，適合於N型全繞式閘極場效電晶體100及N型全繞式閘極場效電晶體105)。可以在成長期間導入磷摻質。在一些實施例中，磷濃度可以在大約1×10 21原子/cm 3至大約8×10 21原子/cm 3的範圍內。上述摻雜濃度範圍不是限制性的，並且其他摻雜濃度亦包括在本發明實施例的精神與範圍內。
作為示例而非限制，硼摻雜的矽鍺源極/汲極磊晶結構125 (例如，適用於P型全繞式閘極場效電晶體100及P型全繞式閘極場效電晶體105)可以包括連續成長的兩個或更多個磊晶層，並且其具有不同的鍺原子百分比與硼濃度。舉例而言，第一磊晶層可以具有鍺原子百分比(at.%)在從0至大約40%的範圍內，且具有硼摻質濃度在從大約5×10 19原子/cm 3至大約1×10 21原子/cm 3的範圍內。第二磊晶層可具有鍺原子百分比(at.%)在從大約20%至大約80%的範圍內，且具有硼摻質濃度在從大約3×10 20原子/cm 3至大約5×10 21原子/cm 3的範圍內。再者，第三磊晶層可以是蓋層，其具有相似於第一磊晶層的鍺原子百分比與硼摻質濃度(例如，從0至大約40%的範圍內的鍺，以及從大約5×10 19原子/cm 3至大約1×10 21原子/cm 3的範圍內的硼摻質)。上述摻雜濃度範圍不是限制性的，並且其他摻雜濃度亦包括在本發明實施例的精神與範圍內。
如上所述，間隔物結構將第一奈米片層300a與源極/汲極磊晶結構125隔離。同時，第二奈米片層300b與源極/汲極磊晶結構125物理性接觸。
請參照第2B圖，方法200繼續進行操作步驟250以及從鰭片結構400移除犧牲閘極結構500及第一奈米片層300a的製程。在一些實施例中，在移除犧牲閘極結構500之前移除蓋層505。接著，移除犧牲閘極結構，以在源極/汲極磊晶結構125之間暴露鰭片結構400。之後，蝕刻製程從鰭片結構400選擇性地移除第一奈米片層300a，而不移除第二奈米片層300b及間隔物結構130，如第16圖所繪示。
請參照第2B圖，方法200繼續進行操作步驟255以及形成金屬閘極結構(例如，第17圖所繪示的閘極結構115)以圍繞鰭片結構400的第二奈米片層300b的製程。舉例而言，可以在第二奈米片層300b的受到暴露的表面上依序形成閘極結構的各個膜層，以形成全繞式閘極場效電晶體，例如，第17圖所繪示的全繞式閘極場效電晶體100及全繞式閘極場效電晶體105。如上所述，金屬閘極結構(例如，第17圖所繪示的閘極結構115)藉由間隔物結構130而與源極/汲極磊晶結構125電性隔離。在一些實施例中，第1圖與第17圖繪示出相同的結構。
在一些實施例中，上述方法200可用於由多孔性或低介電常數材料(例如，富含碳的基於氧化矽的介電材料)形成間隔物結構130。舉例而言，第8圖中的間隔物層80​​0可以是多孔性或低介電常數材料，可以對間隔物層80​​0進行使用氧自由基或氮自由基的處理製程，之後藉由蝕刻化學劑將其移除，以形成如上所述的間隔物結構130。
本文所描述的實施例是針對一種用於製造位於全繞式閘極鰭式場效電晶體中的源極/汲極磊晶結構與金屬閘極結構之間的間隔物結構的方法。在一些實施例中，此方法包括使用微波電漿而進行使用氧自由基或氮自由基的對間隔物層的處理成，以在將要移除的間隔物層內形成氧濃度梯度或氮濃度梯度。依據一些實施例，對於間隔物材料的具有高氧濃度或高氮濃度的部分，經過處理的間隔物層的蝕刻選擇性較高，而對於間隔物材料的具有低氧濃度或低氮濃度的部分，經過處理的間隔物層的蝕刻選擇性較低。在一些實施例中，相較於蒸汽退火製程或使用氧離子的電漿氧化製程，本文所描述的處理製程提供較佳的氧化控制。在一些實施例中，本文所描述的使用氧自由基或氮自由基的處理製程是在低於約400℃的溫度下進行，以防止矽奈米片層或奈米線層及矽鍺奈米片層或奈米線層的氧化。在一些實施例中，本文所描述的使用氧自由基或氮自由基的處理製程可以改善經過蝕刻的間隔物層的表面曲率。在一些實施例中，本文所描述的使用氧自由基或氮自由基的處理製程是適用的低介電常數或多孔性間隔物材料，以形成低介電常數或多孔性間隔物結構。
根據一些態樣，本發明實施例提供一種半導體結構，其中上述半導體結構包括基板及一對源極/汲極磊晶結構形成於上述基板上。上述半導體結構進一步包括複數個奈米結構元件位於上述一對源極/汲極磊晶結構之間，其中藉由閘極結構的複數個膜層並且藉由中介於上述閘極結構的上述膜層與上述一對源極/汲極磊晶結構的每一者之間的複數個間隔物結構，而使上述奈米結構元件彼此分開。此外，在上述間隔物結構的垂直表面上的與上述源極/汲極磊晶結構鄰接的一點與在上述奈米結構元件的複數個垂直側壁表面上的一點之間的距離在約0.6 nm與約1 nm之間。
在一些實施例中，上述奈米結構元件為複數個奈米片層。在一些實施例中，上述間隔物結構的每一者包括一縫隙。在一些實施例中，上述間隔物結構包括一具有硼及氮的基於氧化矽的介電材料。在一些實施例中，上述間隔物結構包括一多孔性介電材料。在一些實施例中，上述間隔物結構包括一介電材料具有一介電常數在約2.5與約3.9之間。在一些實施例中，上述間隔物結構的每一者的與上述源極/汲極磊晶結構的每一者鄰接的上述垂直表面具有一凹入形狀。
根據另一些態樣，本發明實施例提供一種半導體結構的形成方法，其中上述半導體結構的形成方法包括形成鰭片結構於基板上，其中上述鰭片結構包括交替排列的複數個第一奈米結構元件及複數個第二奈米結構元件。此外，上述半導體結構的形成方法進一步包括形成犧牲閘極結構於上述鰭片結構之上，使得上述鰭片結構的複數個邊緣部分並未受到上述犧牲閘極結構所覆蓋，並且移除上述鰭片結構的上述邊緣部分。上述半導體結構的形成方法亦包括蝕刻上述鰭片結構中的上述第一奈米結構元件的複數個邊緣部分，以形成複數個間隔物凹腔，並且沉積間隔物層於上述犧牲閘極結構及上述鰭片結構上，以填充上述間隔物凹腔。再者，使用微波產生的電漿處理上述間隔物層，以在位於上述間隔物凹腔之外的上述間隔物層的一部分中形成氧濃度梯度，並且藉由蝕刻製程移除位於上述間隔物凹腔之外的上述間隔物層的上述經過處理的部分。在上述蝕刻製程期間，上述蝕刻製程對上述間隔物層的上述經過處理的部分的移除速率是基於在上述氧濃度梯度內的氧濃度。
在一些實施例中，使用上述微波產生的電漿處理上述間隔物層包括在低於400℃的一溫度下使用複數個氧自由基處理上述間隔物層。在一些實施例中，使用上述微波產生的電漿處理上述間隔物層包括在約1 Torr與約5 Torr之間的一壓力範圍內使用複數個氧自由基處理上述間隔物層。在一些實施例中，使用上述微波產生的電漿處理上述間隔物層包括使用複數個O( 3P 2)自由基及複數個O( 1D 2)自由基處理上述間隔物層。在一些實施例中，使用上述微波產生的電漿處理上述間隔物層包括形成一線性氧梯度分佈具有在約10%至約60%之間的一氧原子百分比。在一些實施例中，使用上述微波產生的電漿處理上述間隔物層包括形成一階躍函數氧梯度分佈具有在約10%至約60%之間的一氧原子百分比。在一些實施例中，使用上述微波產生的電漿處理上述間隔物層包括形成一線性氧梯度分佈具有一氧原子百分比，其中上述氧原子百分比在朝向上述間隔物層的一頂表面處是較高的，而在朝向上述間隔物層的一底表面處是較低的。在一些實施例中，使用上述微波產生的電漿處理上述間隔物層包括形成一階躍函數氧梯度分佈具有一氧原子百分比，其中上述氧原子百分比在朝向上述間隔物層的一頂表面處是較高的，而在朝向上述間隔物層的一底表面處是較低的。在一些實施例中，使用上述微波產生的電漿處理上述間隔物層包括在位於上述間隔物凹腔之外的上述間隔物層的上述部分中形成一密度梯度。在一些實施例中，使用上述微波產生的電漿處理上述間隔物層包括在位於上述間隔物凹腔之外的上述間隔物層的上述部分中形成一介電常數梯度。
根據又一些態樣，本發明實施例提供一種半導體結構的形成方法，其中上述半導體結構的形成方法包括形成鰭片結構於基板上，其中上述鰭片結構包括交替排列的複數個第一奈米結構元件及複數個第二奈米結構元件。此外，上述半導體結構的形成方法進一步包括形成犧牲閘極結構於上述鰭片結構之上，使得上述鰭片結構的複數個邊緣部分並未受到上述犧牲閘極結構所覆蓋，並且移除上述鰭片結構的上述邊緣部分。上述半導體結構的形成方法亦包括蝕刻上述鰭片結構中的上述第一奈米結構元件的複數個邊緣部分，以形成複數個間隔物凹腔，並且沉積間隔物層於上述犧牲閘極結構及上述鰭片結構上，以填充上述間隔物凹腔。再者，使用微波產生的電漿處理上述間隔物層，以在位於上述間隔物凹腔之外的上述間隔物層的一部分中形成氮濃度梯度，並且藉由蝕刻製程移除位於上述間隔物凹腔之外的上述間隔物層的上述經過處理的部分。在上述蝕刻製程期間，上述蝕刻製程對上述間隔物層的上述經過處理的部分的移除速率是基於在上述氮濃度梯度內的氮濃度。
在一些實施例中，使用上述微波產生的電漿處理上述間隔物層包括形成一線性氮梯度分佈具有在約10%至約60%之間的一氮原子百分比。在一些實施例中，使用上述微波產生的電漿處理上述間隔物層包括形成一階躍函數氮梯度分佈具有在約10%至約60%之間的一氮原子百分比。
應可理解的是，本發明實施例的「實施方式」部分，而非「摘要」部分，其目的是用於解釋申請專利範圍。本發明實施例的「摘要」部分可能是描述一個或多個實施例，但是並非發明人所考慮的本發明實施例的所有可能的實施例，因此，其目的並非是限制後續所附的申請專利範圍。
前述內文概述了許多實施例的部件，使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明進行各種改變、置換或修改。
100:全繞式閘極場效電晶體 105:全繞式閘極場效電晶體 110:基板 115:閘極結構 115a:界面介電層 115b:高介電常數介電材料 115c:閘極電極 120:矽奈米片層或奈米線層 125:源極/汲極磊晶結構 130:間隔物結構 135:閘極間隔物 200:方法 205:操作步驟 210:操作步驟 215:操作步驟 220:操作步驟 225:操作步驟 230:操作步驟 235:操作步驟 240:操作步驟 245:操作步驟 250:操作步驟 255:操作步驟 300:堆疊 300a:第一奈米片層(膜層) 300b:第二奈米片層(膜層) 400:鰭片結構 405:基座結構 410:隔離結構 500:犧牲閘極結構 500a:犧牲閘極電極 505:蓋層 800:間隔物層 800t:厚度 805:區域 900:縫隙 905:缺口 910:外表面(頂表面) 915:內表面(底表面) 1000:微波電漿 1100:箭號 1105:位置 1300:蝕刻表面 1305:箭號 1315:垂直側壁表面 C:量(寬度；長度) D:點 E:點 H:尺寸 H’:尺寸 L:長度
藉由以下的詳述配合所附圖式可更加理解本發明實施例的內容。需注意的是，根據工業上的標準做法，各個部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，可能任意地放大或縮小各個部件的尺寸。 第1圖是依據一些實施例的奈米結構電晶體的剖面示意圖。 第2A圖及第2B圖是依據一些實施例的用以形成位於奈米結構電晶體的閘極結構與源極/汲極磊晶結構之間的間隔物結構的製造方法的流程圖。 第3圖及第4圖是依據一些實施例的位於奈米結構電晶體的閘極結構與源極/汲極磊晶結構之間的間隔物結構的製造期間的中間結構的立體示意圖。 第5圖至第8圖是依據一些實施例的位於奈米結構電晶體的閘極結構與源極/汲極磊晶結構之間的間隔物結構的製造期間的中間結構的剖面示意圖。 第9圖至第11圖是依據一些實施例的位於奈米結構電晶體的閘極結構與源極/汲極磊晶結構之間的間隔物結構的製造期間的中間結構的放大剖面示意圖。 第12A圖及第12B圖是依據一些實施例的在經過處理的間隔物層中的氧濃度剖面輪廓或氮濃度剖面輪廓。 第12C圖及第12D圖是依據一些實施例的經過處理的間隔物層的密度剖面輪廓。 第12E圖及第12F圖是依據一些實施例的經過處理的間隔物層的介電常數剖面輪廓。 第13A圖及第13B圖是依據一些實施例的間隔物結構的放大剖面示意圖。 第14圖至第16圖是依據一些實施例的位於奈米結構電晶體的閘極結構與源極/汲極磊晶結構之間的間隔物結構的製造期間的中間結構的放大剖面示意圖。 第17圖是依據一些實施例的奈米結構電晶體的剖面示意圖。
無
100:全繞式閘極場效電晶體
105:全繞式閘極場效電晶體
110:基板
115:閘極結構
115a:界面介電層
115b:高介電常數介電材料
115c:閘極電極
120:矽奈米片層或奈米線層
125:源極/汲極磊晶結構
130:間隔物結構
135:閘極間隔物

Claims (1)

  1. 一種半導體結構，包括： 一基板； 一對源極/汲極磊晶結構，形成於該基板上； 複數個奈米結構元件，位於該對源極/汲極磊晶結構之間，其中藉由一閘極結構的複數個膜層並且藉由中介於該閘極結構的該等膜層與該對源極/汲極磊晶結構的每一者之間的複數個間隔物結構，而使該等奈米結構元件彼此分開；以及 其中在該等間隔物結構的一垂直表面上的與該等源極/汲極磊晶結構鄰接的一點與在該等奈米結構元件的複數個垂直側壁表面上的一點之間的一距離在約0.6 nm與約1 nm之間。
TW110129705A 2020-10-21 2021-08-12 半導體結構 TW202230453A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/075,863 US11488869B2 (en) 2020-10-21 2020-10-21 Transistor isolation structures
US17/075,863 2020-10-21

Publications (1)

Publication Number Publication Date
TW202230453A true TW202230453A (zh) 2022-08-01

Family

ID=80440986

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129705A TW202230453A (zh) 2020-10-21 2021-08-12 半導體結構

Country Status (3)

Country Link
US (3) US11488869B2 (zh)
CN (1) CN114121949A (zh)
TW (1) TW202230453A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11447876B2 (en) * 2018-08-28 2022-09-20 Institute of Microelectronics, Chinese Academy of Sciences High-precision etching method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647139B2 (en) * 2015-09-04 2017-05-09 International Business Machines Corporation Atomic layer deposition sealing integration for nanosheet complementary metal oxide semiconductor with replacement spacer
US10453824B1 (en) * 2018-05-08 2019-10-22 International Business Machines Corporation Structure and method to form nanosheet devices with bottom isolation

Also Published As

Publication number Publication date
US20230387254A1 (en) 2023-11-30
US11804539B2 (en) 2023-10-31
CN114121949A (zh) 2022-03-01
US20220123152A1 (en) 2022-04-21
US20220384265A1 (en) 2022-12-01
US11488869B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
US11855219B2 (en) Passivated and faceted for fin field effect transistor
KR102500552B1 (ko) 반도체 장치의 제조 방법 및 플라스마 처리 장치
US9536772B2 (en) Fin structure of semiconductor device
CN111799173B (zh) 半导体元件的制造方法以及等离子体处理装置
CN101032032A (zh) 具有变细的下本体部分的非平面器件及制造方法
US20230387254A1 (en) Transistor isolation structures
TW201933492A (zh) 半導體裝置的形成方法
CN109585554B (zh) 半导体器件及其形成方法
KR102358825B1 (ko) 반도체 디바이스를 위한 코어-쉘 나노구조물
TW202201564A (zh) 半導體結構與其裝置及半導體裝置的形成方法
US20220336644A1 (en) Variable size fin structures
CN115206884A (zh) 半导体结构
TW202236523A (zh) 半導體結構與其形成方法
US20210305403A1 (en) Source/drain epitaxial layers for transistors
CN113594091A (zh) 半导体装置的制造方法
US11908921B2 (en) Transistor isolation structures
KR102527504B1 (ko) 나노구조물 전계 효과 트랜지스터 디바이스 및 형성 방법
US20230378300A1 (en) Methods of manufacturing semiconductor devices and semiconductor devices
CN113327979B (zh) 半导体结构的形成方法
CN109962036B (zh) 半导体结构及其形成方法
TW202414607A (zh) 半導體結構及其製造方法
JP2019195044A (ja) マスクをエッチングし、フィン構造を形成するための方法