JP2019075402A - 巻線用コアおよびその製造方法ならびに巻線付き電子部品 - Google Patents

Abstract

【課題】底面からこれに隣接する端面にまで延びる状態で形成された端子電極を備える巻線用コアを高い量産性をもって製造することができるようにする。【解決手段】端子電極１７，１８は、鍔部底面１１に沿って膜状に延びる導体からなる底面電極部１９と、外側端面１６に設けられた凹部２１内の導体からなる端面電極部２０と、を有する。巻線用コアを得るため、ｘ方向分割線およびｙ方向分割線にそれぞれ沿う分割によって複数の巻線用コアを取り出すことができるマザーブロックが作製される。マザーブロックは、第１のマザーシートと、端面電極部となる導体が配置された貫通孔が設けられた第２のマザーシートと、同様の貫通孔が設けられかつ底面電極部となる導体膜が設けられた第３のマザーシートとを積層したものである。マザーブロックを分割することによって、貫通孔内の導体を分断して得られた端面電極部を有する、複数の巻線用コアが取り出される。【選択図】図１

Description

この発明は、巻線用コアおよびその製造方法ならびに巻線用コアを備える巻線付き電子部品に関するもので、特に、巻線用コアに設けられる端子電極の形態および端子電極の形成方法についての改良に関するものである。

この発明にとって興味ある技術として、たとえば特開２００３−２４３２２６号公報（特許文献１）に記載されたものがある。特許文献１に記載の技術は、コアの量産が容易となり、インダクタンス値のばらつきが小さく、プリント基板に実装した場合のプリント基板への固着強度も安定した巻線型電子部品とその製造方法を提供することを課題としている。特許文献１では、この課題を解決するため、以下のような構成が記載されている。

コアは、磁性体または非磁性体からなるシートの縦横の切断によりほぼ矩形に切り出される。コアの底面の両端部には、端子電極が設けられる。コアの底面における端子電極の間およびコアの天面には、それぞれ、巻線の太さより深い凹部が切削により形成される。巻線の周回部の一部は、上記各凹部に収容される。また、巻線の両端の端末は、端子電極にそれぞれ固着される。

特開２００３−２４３２２６号公報

上述したようなコアを備える電子部品において、実装基板への実装状態での電気的接続および機械的固定の信頼性を高めるためには、端子電極が与える、はんだ付けされるべき面積が広い方がよい。さらに言うならば、端子電極は、たとえば、コアの底面だけでなく、コアの底面からこれに隣接する端面にまで延びる状態で形成される方が望ましい。

一方、特許文献１において、端子電極に注目すると、それらは、量産性を高めるため、個々のコアを切り出す前のシートの段階で形成される。より具体的には、端子電極は、導電性粉末を含んだ導体グリーンシートを絶縁体グリーンシートとともに積層することによって形成されたり（段落００４４〜００４６）、導体ペーストを塗布し、焼き付けることによって形成されたり（段落００６７）、銅張りシートを用いることによって形成されたり（段落００６９）することが記載されている。

しかしながら、特許文献１に記載の端子電極は、個々のコアを切り出す前のシートの段階で、上述の方法が適用されて形成されたものであるので、コアの底面にのみ沿って延びる膜状の形態となっているにすぎない。すなわち、コアの底面に隣接する端面は、シートの切断によって現れる面であるので、個々のコアを切り出す前のシートの段階で、端子電極を形成する限り、コアの底面からこれに隣接する端面にまで延びる状態の端子電極を形成することは不可能である。

なお、コアの底面にのみ沿って延びる端子電極であっても、その厚みを増すことにより、コアの底面から端面にまで延びる状態の端子電極の場合と実質的に同等の効果を得ることが可能かもしれない。しかしながら、端子電極の厚みを増すには限界があり、実際には、コアの底面から端面にまで延びる状態の端子電極の場合と同等の効果を期待することはほとんど不可能である。また、端子電極の厚みが増すほど、磁束鎖交による渦電流損失が大きくなり、そのための特性劣化は避けることができない。

また、特許文献１の段落００６７には、シートから切り出した後に、導体ペーストを塗布し、焼き付けることによって端子電極を形成してもよい旨が記載されている。しかし、この方法は、量産性に劣るばかりでなく、コアの小型化が進むほど、その実施が困難になることが容易に推測できる。

また、上述のように、導体ペーストを塗布する場合、通常、ディップ法が適用されるが、この場合には、コアの端面に隣接する４つの側面、すなわち、２つの側面および２つの端面にも導体ペーストが塗布されるため、端面側に形成できる電極部分の高さには制約がある。なぜなら、端面側に形成される電極部分は、巻芯部側の巻線と接しない高さに抑える必要があるからである。

なお、導体ペーストにコアを斜めにディップすれば、電極部分を端面側だけ高くすることはできるが、この場合には、コアの各端部について別々にディップする必要があるので、一層、量産性に劣ることになる。

そこで、この発明の目的は、上述した問題を解決し得る、すなわち、得ようとする巻線用コアが小型化されても、底面からこれに隣接する端面にまで延びる状態で形成された端子電極を備える巻線用コアを高い量産性をもって製造することができる、巻線用コアの製造方法およびこの方法によって製造された巻線用コアを提供しようとすることである。

この発明の他の目的は、上述した巻線用コアを備える巻線付き電子部品を提供しようとすることである。

この発明は、巻線を配置すべきものであって、長手方向での中央部に位置する巻芯部と、巻芯部の長手方向における互いに逆の第１および第２の端部にそれぞれ連接して設けられた第１および第２の鍔部と、第１および第２の鍔部の各々に設けられた少なくとも１つの端子電極と、を備える、巻線用コアにまず向けられる。

巻芯部ならびに鍔部は、巻芯部の長手方向に直交する面に沿って切断した断面の形状が矩形状である。

したがって、巻芯部は、実装時において実装基板側に向けられる巻芯部底面と、巻芯部底面の反対側の巻芯部天面と、巻芯部底面と巻芯部天面とを連結する方向に延びかつ互いに逆の側方に向く第１および第２の巻芯部側面と、を有する。

また、各鍔部は、実装時において実装基板側に向けられかつ巻芯部底面よりも実装基板の近くに位置する鍔部底面と、鍔部底面の反対側の鍔部天面と、実装基板に対して直交する方向に延びるものであって、鍔部底面と鍔部天面とを連結しながら、互いに逆の側方に向く第１および第２の鍔部側面と、巻芯部側に向きかつ巻芯部の各端部を位置させる内側端面と、内側端面の反対側の外側に向く外側端面と、外側端面において鍔部底面にまで届くように設けられた凹部と、を有する。

そして、前述した技術的課題を解決するため、この発明では、端子電極は、鍔部底面に沿って膜状に延びる導体からなる底面電極部と、上記凹部を埋める導体からなりかつ底面電極部に連なる端面電極部と、を有していることを特徴としている。なお、底面電極部に連なる端面電極部は、底面電極部と一体である場合に限らず、底面電極部と単に接している場合もあり得る。

上述した特徴的構成を備える端子電極は、後述するこの発明に係る製造方法を用いれば、得られた巻線用コアにおいて、容易かつ能率的に実現することができる。

この発明に係る巻線用コアにおいて、巻芯部天面は、必要に応じて、鍔部天面と同一面としたり、鍔部天面より低くしたりすることができる。なお、巻芯部天面が鍔部天面より低いということは、言い換えると、巻芯部天面が鍔部天面に比べて実装基板により近いということである。

また、この発明に係る巻線用コアにおいて、第１および第２の巻芯部側面は、必要に応じて、それぞれ、第１および第２の鍔部側面と同一面としたり、第１および第２の鍔部側面より低くしたりすることができる。なお、第１および第２の巻芯部側面が第１および第２の鍔部側面より低いということは、第１および第２の巻芯部側面が、第１および第２の鍔部側面に比べて、巻芯部の中心軸線により近いということである。

また、この発明に係る巻線用コアにおいて、典型的には、外側端面と、端面電極部の外側端面から露出する面とは、ともに平面であり、かつ同一面である。

また、この発明に係る巻線用コアにおいて、典型的には、上記凹部の鍔部天面側の端部は、鍔部天面と平行な平面によって規定されている。

この発明に係る巻線用コアにおいて、一実施態様では、第１および第２の鍔部側面が対向する方向を幅方向としたとき、第１および第２の鍔部の少なくとも一方において、底面電極部は、鍔部底面の幅方向の全域にわたって設けられ、端面電極部は、外側端面の幅方向の両端部を除いた中央部に設けられる。

また、この発明に係る巻線用コアにおいて、他の実施態様では、第１および第２の鍔部側面が対向する方向を幅方向としたとき、第１および第２の鍔部の少なくとも一方において、複数の端子電極が幅方向に配列される。

上述した実施態様において、巻線用コアは、第１および第２の鍔部の少なくとも一方において配列された複数の端子電極の間に接続されかつ当該鍔部に内蔵された受動素子をさらに備えていてもよい。受動素子がたとえばコンデンサ素子である場合、この巻線用コアを用いることによって、π型フィルタやＴ型フィルタのようなノイズ除去効果の優れたフィルタを実現することができる。

この発明に係る巻線用コアにおいて、巻芯部の長手方向に延びる中心軸線の垂直二等分面を対称面としたとき、第１の鍔部に設けられる端子電極と第２の鍔部に設けられる端子電極とは面対称であっても、面対称でなくてもよい。

以上記載したような多様な実施態様は、後述するこの発明に係る巻線用コアの製造方法を適用することにより、巻線用コアが小型化されても、容易に実現することができる。

この発明は、また、上述したこの発明に係る巻線用コアと、巻線用コアの巻芯部に巻回されかつ両端が端子電極に電気的に接続された巻線と、を備える、巻線付き電子部品にも向けられる。

さらに、この発明は、上述したこの発明に係る巻線用コアを製造する方法にも向けられる。この発明に係る巻線用コアの製造方法は、以下の工程を備えることを特徴としている。

まず、以下のようなマザーブロックを作製する工程が実施される。マザーブロックは、互いに直交するｘ方向分割線およびｙ方向分割線にそれぞれ沿う分割によって複数の巻線用コアを取り出すことができるものであって、非導電性材料からそれぞれなる、所定数の第１のマザーシートと、所定数の第２のマザーシートと、１つの第３のマザーシートとを備えている。これら第１のマザーシートと、第２のマザーシートと、第３のマザーシートとは、第３のマザーシートの第１の主面を外側に向けて、この順に積層された状態にある。

第１のマザーシートには、特に導体などが付与されなくてもよい。

第２のマザーシートには、上記端面電極部を規定する凹部のための複数の第１の貫通孔が設けられ、これら第１の貫通孔内に端面電極部のための第１の導体が配置されている。

第３のマザーシートには、上記端面電極部を規定する凹部のための複数の第２の貫通孔が設けられ、これら第２の貫通孔内に端面電極部のための第２の導体が配置され、かつ第１の主面上に上記底面電極部となるべき導体膜が設けられている。

次いで、マザーブロックにおいて、巻芯部の巻芯部底面となるべき面を露出させるため、第３のマザーシートの第１の主面側からマザーブロックに第１の溝を形成する工程が実施される。

そして、マザーブロックを複数のｘ方向分割線および複数のｙ方向分割線に沿って分割することによって、第１および第２の貫通孔内の第１および第２の導体を分断して得られた端面電極部を有する、複数の巻線用コアが取り出される。

上述したマザーブロックを作製するため、基本的には、２つの実施態様がある。

第１の実施態様は、予めシート状に成形された複数のマザーシートを積層する方法を用いるもので、まず、第１のマザーシート、上記第１の貫通孔が設けられ、第１の貫通孔内に第１の導体が配置された第２のマザーシート、および、上記第２の貫通孔が設けられ、第２の貫通孔内に第２の導体が配置され、かつ第１の主面上に上記導体膜が設けられた第３のマザーシートがそれぞれ用意される。次いで第１のマザーシート、第２のマザーシートおよび第３のマザーシートが積層されることによって、マザーブロックが作製される。

第２の実施態様は、印刷を繰り返すことにより、複数のマザーシートを積層した状態とする方法を用いるものである。より詳細には、第１のマザーシートを印刷により形成する工程と、複数の上記第１の貫通孔が設けられ、第１の貫通孔内に第１の導体が配置された、所定数の積層された第２のマザーシートを印刷により形成する工程と、複数の上記第２の貫通孔が設けられ、第２の貫通孔内に第２の導体が配置され、かつ上記第１の主面上に導体膜が形成された第３のマザーシートを印刷により形成する工程と、を備える。そして、第１のマザーシートを形成する工程と、第２のマザーシートを形成する工程と、第３のマザーシートを形成する工程とが、既に形成されたいずれかのマザーシート上で実施されることによって、マザーブロックが作製される。

この発明に係る製造方法において、ｘ方向分割線およびｙ方向分割線のいずれかに沿う分割は、上記導体膜を分断するようにされてもよい。この場合、第１および第２の鍔部側面が対向する方向を幅方向としたとき、第１および第２の鍔部の少なくとも一方において、底面電極部は、鍔部底面の幅方向の全域にわたって延びる状態となる。

この発明に係る製造方法において、第１および第２の巻芯部側面を、それぞれ、第１および第２の鍔部側面より低くするための第３の貫通孔をすべての複数のマザーシートに設ける工程をさらに備えていてもよい。

また、この発明に係る製造方法において、巻芯部天面を鍔部天面より低くするため、マザーブロックにおいて、巻芯部天面となるべき面を露出させるため、第３のマザーシートの第１の主面側とは逆の側からマザーブロックに第２の溝を形成する工程をさらに備えていてもよい。

また、この発明に係る製造方法において、少なくとも１つのマザーシートに受動素子のためのパターン導体を設ける工程をさらに備えていてもよい。

この発明に係る巻線用コアは、鍔部底面からこれに隣接する外側端面にまで面方向に広がりを持って延びる状態で形成された端子電極を備える。したがって、実装状態での電気的接続および機械的固定の信頼性を高めることができる。

この発明に係る巻線用コアの製造方法では、大まかに言えば、複数のマザーシートを積層した状態のマザーブロックを得る工程と、マザーブロックに溝を形成する工程と、マザーブロックを分割する工程とを経て、巻線用コアが製造される。

ここで、マザーブロックを得るにあたって、それを構成する個々のマザーシートに対して、複数の貫通孔を打抜いたり、これら貫通孔に導体を配置したり、導体膜を形成したりすることは、たとえ巻線用コアが小型化されても、高い精度をもって能率的に行なうことができる。すなわち、たとえば金型を用いた成形によって巻線用コアを得ようとする場合に比べて、巻線用コアのより小型化に対応することができる。

また、マザーブロックに溝を形成することも高い精度をもって能率的に行なうことができる。

また、マザーブロックを分割するまでの段階で、巻線用コアを得るためのほとんどの工程を終えている。したがって、マザーブロックの分割は、同時に多数の巻線用コアを得ることを可能にするので、高い量産性を実現することができる。また、得ようとする巻線用コアが小型化されるほど、１つのマザーブロックから取り出される巻線用コアの数が増えるため、巻線用コアのコストダウンを期待できる。

さらに、マザーブロックを分割すると同時に、貫通孔内の導体が分断され、その結果、分割された巻線用コアの各々において、端面電極部が実現される。

また、マザーシートへの貫通孔の形成、貫通孔への導体の配置および導体膜の形成、マザーブロックへの溝の形成、ならびにマザーブロックの分割などは、各々の加工のプログラムを変えるだけで、加工条件を変えることができる。したがって、多様な設計変更に対して迅速に対応することができる。

この発明の第１の実施形態による巻線用コア１を備える巻線付き電子部品２の外観を、実装基板に向けられる面を上方にして示す斜視図である。 図１に示した巻線用コア１を製造するために用意される加工前のマザーシート２５を示す斜視図である。 図２に示した加工前のマザーシート２５に複数の貫通孔２６を設けた状態を示す斜視図である。 マザーブロック２７を得るために積層される、第１ないし第３のマザーシート２５ａ〜２５ｃを積層順に示す斜視図である。 図４に示した第１ないし第３のマザーシート２５ａ〜２５ｃを積層して得られたマザーブロック２７を示す斜視図である。 図５に示したマザーブロック２７に第１の溝３１を形成した状態を示す斜視図である。 図６に示したマザーブロック２７をｘ方向分割線３２に沿って分割した状態を示す斜視図である。 図７に示したマザーブロック２７をｙ方向分割線３３に沿ってさらに分割した状態を示す斜視図である。 図７に示したマザーブロック２７の一部を拡大して示すもので、図７の線VIII−VIIIに沿う断面図である。 この発明の第２の実施形態による巻線用コア１ａの外観を、実装基板に向けられる面を上方にして示す斜視図である。 図１０に示した巻線用コア１ａを製造するための工程を説明するためのもので、図６に示したマザーブロック２７において、第１の溝３１に加えて第２の溝３４を形成した状態を示す斜視図である。 この発明の第３の実施形態による巻線用コア１ｂの外観を、実装基板に向けられる面を上方にして示す斜視図である。 図１２に示した巻線用コア１ｂを製造するための工程を説明するためのもので、図４に対応する図である。 この発明の第４の実施形態による巻線用コア１ｃの外観を、実装基板に向けられる面を上方にして示す斜視図である。 図１４に示した巻線用コア１ｃを製造するために用意されるものであって、加工前のマザーシート３７に貫通孔３８を設けた状態を示す斜視図である。 図１５に示した貫通孔３８に相当する第１の貫通孔３８ａ内に第１の導体３９ａを配置した状態の第２のマザーシート３７ｂを示す斜視図である。 図１６に示した第２のマザーシート３７ｂに導体膜４１を設けたものに相当する第３のマザーシート３７ｃを示す斜視図である。 この発明の第５の実施形態による巻線用コア１ｄの外観を、実装基板に向けられる面を上方にして示す斜視図である。 図１８に示した巻線用コア１ｄを製造するために作製されたマザーブロック４３の一部を示す平面図である。 この発明の第６の実施形態による巻線用コア１ｅの外観を、実装基板に向けられる面を上方にして示す斜視図である。 図２０に示した巻線用コア１ｅの一部を拡大して示すもので、（Ａ）は図２０の線Ａ−Ａに沿う断面図、（Ｂ）は図２０の線Ｂ−Ｂに沿う断面図である。 図２０に示した巻線用コア１ｅを製造するために用意される２種類の第２のマザーシート４９ａおよび４９ｂの各一部を示す平面図であり、（Ａ）は図２１（Ａ）の線Ｃ−Ｃに沿う断面を与えるマザーシート４９ａを示し、（Ｂ）は図２１（Ｂ）の線Ｄ−Ｄに沿う断面を与えるマザーシート４９ｂを示している。 図２０に示した巻線用コア１ｅによって実現され得るπ型フィルタ５５の等価回路図である。 図２０に示した巻線用コア１ｅの変形例によって実現され得るＴ型フィルタ５６の等価回路図である。 図２０に示した巻線用コア１ｅの他の変形例によって実現され得るＬ型フィルタ５７の等価回路図である。

［第１の実施形態］
まず、図１を参照して、この発明の第１の実施形態による巻線用コア１を備える巻線付き電子部品２について説明する。図１では、巻線付き電子部品２が、実装基板に向けられる面を上方にして示されている。図示した巻線付き電子部品２は、たとえば単一のコイルを有するコイル部品を構成するものである。

巻線付き電子部品２に備える巻線用コア１は、巻線３を配置した巻芯部４を備えている。巻芯部４は、巻線用コア１の長手方向での中央部に位置している。巻線用コア１には、巻芯部４の長手方向における互いに逆の第１および第２の端部にそれぞれ連接して、第１および第２の鍔部５および６が設けられる。

巻線用コア１は、非導電性材料、より具体的には、アルミナのような非磁性体、フェライトのような磁性体、ガラス、または樹脂などから構成される。巻線用コア１が、後述する製造方法によって製造される場合には、好ましくは、アルミナまたはフェライトのようなセラミックまたはガラスから構成される。

巻芯部４ならびに鍔部５および６は、巻芯部４の長手方向に直交する面に沿って切断した断面の形状が矩形状である。

したがって、巻芯部４は、実装時において実装基板側Ｍに向けられる巻芯部底面７と、巻芯部底面７の反対側の巻芯部天面８と、巻芯部底面７と巻芯部天面８とを連結する方向に延びかつ互いに逆の側方に向く第１および第２の巻芯部側面９および１０と、を有する。

また、鍔部５および６の各々は、実装時において実装基板側Ｍに向けられかつ巻芯部底面７よりも実装基板の近くに位置する鍔部底面１１と、鍔部底面１１の反対側の鍔部天面１２と、実装基板に対して直交する方向に延びるものであって、鍔部底面１１と鍔部天面１２とを連結しながら、互いに逆の側方に向く第１および第２の鍔部側面１３および１４と、巻芯部４側に向きかつ巻芯部４の各端部を位置させる内側端面１５と、内側端面１５の反対側の外側に向く外側端面１６と、を有する。

なお、図示しないが、巻線用コア１の外形に現れる稜線部分および角部分には、アール面取りが施されることが好ましい。したがって、前述したように、巻芯部４ならびに鍔部５および６の断面の形状が矩形状であるということは、このようなアール面取りが施された形状も含み、さらには、Ｃ面取りが施された形状、面内に多少の凹凸や曲面が存在する形状もふくむ。

第１および第２の鍔部５および６には、それぞれ、第１および第２の端子電極１７および１８が設けられる。端子電極１７および１８の各々は、鍔部底面１１に沿って形成される底面電極部１９と、外側端面１６に沿って形成される端面電極部２０と、を有する。底面電極部１９は、鍔部底面１１上において膜状に延びる導体からなる。端面電極部２０は、鍔部底面１１にまで届くように設けられた凹部２１を埋める導体からなりかつ底面電極部１９に連なっている。

なお、第１の鍔部５の外側端面１６に沿って形成された端面電極部２０については、図１に図示されないが、第２の鍔部６の外側端面１６に沿って形成された端面電極部２０と同様な形態を有している。

端子電極１７および１８は、たとえば、銀、金、銅、ニッケル等の金属を導電成分として含んでいる。

巻線３は、たとえば、ポリウレタンやポリイミドなどの樹脂で絶縁被覆された銅線からなる。巻線３は、巻芯部４に螺旋状に巻回された状態とされる。巻線３の第１端３ａは第１の端子電極１７に接続され、巻線３の第１端３ａとは逆の第２端３ｂは第２の端子電極１８に接続される。端子電極１７および１８と巻線３との接続には、たとえば熱圧着が適用される。

前述したように、鍔部底面１１は、巻芯部底面７よりも実装基板の近くに位置する、言い換えると、鍔部底面１１は、巻芯部底面７より高く位置するので、巻線３は、実装基板側Ｍにおいて、鍔部５および６より外方へはみ出さないようにすることができる。したがって、実装基板側Ｍからの応力の印加に対して、巻線３を保護することができる。また、実装時において、端子電極１７および１８に付与されるはんだと巻線３との間に一定以上の距離を保つことができ、はんだが巻線３に付着したりして、巻線３に悪影響を及ぼすことを防止できる。

次に、図２ないし図９を参照して、図１に示した巻線用コア１の製造方法について説明する。

まず、図２に示すように、非導電性材料、たとえば、アルミナまたはフェライトのようなセラミック材料を含むスラリーをシート状に成形して得られた未焼成のマザーシート２５が用意される。マザーシート２５には、この段階では、何らの加工も施されていない。

次に、図３に示すように、マザーシート２５に貫通孔２６が設けられる。貫通孔２６は、前述した端子電極１７および１８における端面電極部２０となる導体が配置される凹部２１を与えるものである。複数の貫通孔２６は、マザーシート２５の面方向において行および列をなすように配列される。貫通孔２６は、たとえば矩形の開口形状を有していて、マザーシート２５に対して、型抜き加工またはレーザ加工などが適用されることによって形成される。

次に、マザーシートの積層工程が実施される。図４には、図５に示したマザーブロック２７を得るために積層される、第１のマザーシート２５ａ、第２のマザーシート２５ｂおよび第３のマザーシート２５ｃが積層順で示されている。

図４を参照して、第１のマザーシート２５ａは、図２に示したマザーシート２５そのものであり、所定数積層される。

第１のマザーシート２５ａ上に積層される第２のマザーシート２５ｂには、複数の第１の貫通孔２６ａが設けられ、これら第１の貫通孔２６ａ内に第１の導体２８ａが配置されている。第１の導体２８ａは、たとえば、印刷により第１の貫通孔２６ａ内に充填された導電性ペーストによって構成される。導電性ペーストとしては、たとえば、銀、金、銅、ニッケル等の金属を導電成分として含むものが用いられる。以下の説明において登場する導電性ペーストについても、同様の組成のものが用いられる。

第２のマザーシート２５ｂは、図３に示したマザーシート２５を用いて構成されたものである。図３のマザーシート２５における貫通孔２６は、第２のマザーシート２５ｂにおける上記第１の貫通孔２６ａとして用いられる。第１の貫通孔２６ａは、端子電極１７および１８の各々における端面電極部２０を規定する凹部２１を与えるもので、上記第１の導体２８ａは、端面電極部２０を与えるものである。第２のマザーシート２５ｂは、所定数積層される。

なお、第２のマザーシート２５ｂにおける第１の貫通孔２６ａは、図２に示したマザーシート２５を複数積層した後、複数のマザーシート２５に対して一挙に形成してもよい。また、第１の導体２８ａとなるべき導電性ペーストは、複数の第２のマザーシート２５ｂが積層された状態で整列している複数の第１の貫通孔２６ａに対して一挙に充填するようにしてもよい。

第２のマザーシート２５ｂ上に１枚の第３のマザーシート２５ｃが、第１の主面２９を外側に向けた状態で積層される。第３のマザーシート２５は、第１の主面２９上においてストライプ状に形成された複数の導体膜３０を備えている。第３のマザーシート２５ｃは、導体膜３０が形成されることを除けば、第２のマザーシート２５ｂと同様の構成を有している。すなわち、第３のマザーシート２５ｃには、図４において、右端の導体膜３０の一部を除去して図示するように、第２の貫通孔２６ｂが設けられ、かつそこに第２の導体２８ｂが配置されている。

第２の導体２８ｂは、第１の導体２８ａの場合と同様、たとえば、印刷により第２の貫通孔２６ｂ内に充填された導電性ペーストによって構成される。また、導体膜３０は、たとえば、導電性ペーストの印刷によって形成される。なお、第２の導体２６ｂとなる導電性ペーストの第２の貫通孔２６ｂ内への充填は、導体膜３０の形成のための導電性ペーストの印刷と同時に達成されることが好ましい。

以上のような積層工程を経て、図５に示すマザーブロック２７が得られる。マザーブロック２７は、必要に応じて、積層方向にプレスされる。

次に、図６に示すように、マザーブロック２７において、巻芯部４の巻芯部底面７（図１参照）となるべき面を露出させるため、第３のマザーシート２５ｃの第１の主面２９側からマザーブロック２７に複数の第１の溝３１を形成する工程が実施される。第１の溝３１は、ストライプ状に形成された複数の導体膜３０に挟まれた領域に形成される。第１の溝３１は、たとえば、ダイサーを用いた切削加工によって形成される。ここで、第１の溝３１の深さを変更することによって、巻芯部４の径を適宜変更することができる。このことは、巻芯部４の寸法精度の向上にも寄与し得る。

次に、図７および図８に示すように、マザーブロック２７を複数のｘ方向分割線３２および複数のｙ方向分割線３３に沿って分割することによって、複数の巻線用コア１が取り出される。この実施形態では、まず、図７に示すように、ｘ方向分割線３２に沿う分割が実施され、次いで、図８に示すように、ｙ方向分割線３３に沿う分割が実施される。

上述のｘ方向分割線３２およびｙ方向分割線３３に沿う分割によって、導体膜３０が分断され、それによって、個々の巻線用コア１のための端子電極１７および１８の各々の底面電極部１９が得られる。図７の線VIII−VIIIに沿う断面図である図９では、ｙ方向分割線３３に沿う分割によって、導体膜３０が分断される様子が示されている。

また、図９では、ｙ方向分割線３３に沿う分割によって、第１および第２の貫通孔２６ａおよび２６ｂ内の第１および第２の導体２８ａおよび２８ｂが分断される様子が示されている。この分断により、個々の巻線用コア１のための端子電極１７および１８の各々の端面電極部２０が得られる。

以上のような分割によって、個々の巻線用コア１のための端子電極１７および１８の各々の底面電極部１９および端面電極部２０を得るようにすれば、図１に示されるように、第１および第２の鍔部側面１３および１４が対向する方向を幅方向としたとき、底面電極部１９は、鍔部底面１１の幅方向の全域にわたって設けられ、端面電極部２０は、外側端面１６の幅方向の両端部を除いた中央部に設けられる。

なお、ｘ方向分割線３２に沿う分割とｙ方向分割線３３に沿う分割とは、いずれが先に実施されてもよい。

以上のようにして得られた巻線用コア１は焼成される。これによって、アルミナまたはフェライトのようなセラミック材料を含む未焼成のマザーシート２５ａ〜２５ｃが焼結するとともに、導電性ペーストからなる端子電極１７および１８が焼結する。なお、マザーブロック２７の分割には、通常、切断が適用されるが、予め折り曲げ破断用の溝を形成しておき、焼成後に上記溝に沿って折り曲げ破断する方法が適用されてもよい。

巻線用コア１は、上述した製造方法の結果として、以下のような構造上の特徴を有している。

まず、鍔部５および６の各々の外側端面１６と、端子電極１７および１８の各々の端面電極部２０の外側端面１６から露出する面とは、ともに平面であり、かつ同一面である。図９からわかるように、ｙ方向分割線３３に沿って分割したとき、上記外側端面１と、端面電極部２０の外側端面１６から露出する面とは、ともに分割によって現れる面であるからである。

なお、端子電極１７および１８には、必要に応じて、ＮｉめっきおよびＳｎめっきなどのめっきが施される。このようなめっきが施される場合、めっき膜の存在により、端子電極１７および１８の各々の端面電極部２０の外側端面１６から露出する面は、鍔部５および６の各々の外側端面１６より盛り上がることになる。したがって、めっきが施される場合には、めっき膜の無い状態で、外側端面１６と、端面電極部２０の外側端面１６から露出する面と、を比較して、これらが同一面であるということである。

また、凹部２１の鍔部天面１２側の端部は、鍔部天面１２と平行な平面によって規定されている。図４からわかるように、凹部２１の鍔部天面１２側の端部に位置する第１の貫通孔２６ａを規定する底面は、第１のマザーシート２５ａの平らな主面によって与えられるからである。

なお、上述した実施形態では、マザーシート２５ａ〜２５ｃはアルミナまたはフェライトのようなセラミック粉末を含むスラリーから構成されたが、これに代えて、誘電率のより低いガラス粉末を含むスラリーからマザーシート２５ａ〜２５ｃが構成され、これを加熱してガラスからなる巻線用コア１を得るようにすれば、巻線用コア１の分布容量が低減し、図１に示した巻線付き電子部品２のインダクタとしての高周波特性を向上させることができる。

［第２の実施形態］
次に、図１０を参照して、この発明の第２の実施形態による巻線用コア１ａについて説明する。図１０以降の図面において、図１ないし図９に示した要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。

前述した第１の実施形態では、巻線用コア１における巻芯部天面８は、鍔部天面１２と同一面であったが、第２の実施形態では、巻線用コア１ａにおける巻芯部天面８は、鍔部天面１２より低いこと、すなわち、巻芯部天面８が鍔部天面１２に比べて実装基板により近いということを特徴としている。このような構成が採用されると、巻線３（図１参照）は、巻芯部天面８側において、鍔部５および６より外方へはみ出さないようにすることができる。したがって、巻芯部天面８側からの応力の印加に対して、巻線３を保護することができる。

第２の実施形態に係る巻線用コア１ａは、前述した第１の実施形態に係る巻線用コア１の製造方法の一部を以下のように変更するだけで製造することができる。すなわち、図１１に示すように、マザーブロック２７において、巻芯部天面８となるべき面を露出させるため、第３のマザーシート２５ｃ（図４参照）の第１の主面２９側とは逆の側からマザーブロック２７に第２の溝３４を形成する工程がさらに実施される。簡単に言えば、図６に示した状態にあるマザーブロック２７において、図１１に示すように、第１の溝３１に加えて第２の溝３４を形成しておけばよい。

なお、第１の溝３１と第２の溝３４の形成順はどちらが先であってもよい。また、第１の溝３１の深さと第２の溝３４の深さは同じであってもよいし、異なっていてもよい。

得られた巻線用コア１ａにおける巻芯部天面８は、上記第２の溝３４の底面によって与えられる。したがって、第１の溝３１の深さを変更することによるだけでなく、第２の溝３４の深さを変更することによっても、巻芯部４の径を適宜変更することができる。これらのことは、巻芯部４の寸法精度の向上にも寄与し得る。

［第３の実施形態］
次に、図１２を参照して、この発明の第３の実施形態による巻線用コア１ｂについて説明する。

第３の実施形態は、まず、上述した第２の実施形態の場合と同様、巻線用コア１ｂにおける巻芯部天面８が、鍔部天面１２より低いという特徴を有している。これによって、巻線３（図１参照）は、まず、巻芯部天面８側において、鍔部５および６より外方へはみ出さないようにすることができる。

上述した第２の実施形態では、巻線用コア１における第１および第２の巻芯部側面９および１０は、それぞれ、第１および第２の鍔部側面１３および１４と同一面であったが、第３の実施形態では、巻線用コア１ｂにおける第１および第２の巻芯部側面９および１０は、それぞれ、第１および第２の鍔部側面１３および１４より低いことをさらなる特徴としている。言い換えると、第３の実施形態では、第１および第２の巻芯部側面９および１０が、第１および第２の鍔部側面１３および１４に比べて、巻芯部４の中心軸線により近いということ、簡単に言えば、より内側にあるということをさらなる特徴としている。このような構成が採用されると、巻線３は、巻芯部側面９および１０側においても、鍔部５および６より外方へはみ出さないようにすることができる。

したがって、第３の実施形態によれば、巻芯部天面８側からの応力の印加に対しても、巻芯部側面９および１０側からの応力の印加に対しても、巻線３を保護することができる。

第３の実施形態に係る巻線用コア１ｂを製造するにあたっては、第１および第２の巻芯部側面９および１０を、それぞれ、第１および第２の鍔部側面１３および１４より低くするため、図１３に示すように、第３の貫通孔３５がすべての複数のマザーシート２５ａ〜２５ｃに設けられる。第３の貫通孔３５は、ｘ方向分割線（図７参照）を跨ぐように位置している。第３の貫通孔３５は、積層前のマザーシート２５ａ〜２５ｃの各々に予め形成しても、マザーシート２５ａ〜２５ｃの積層後のマザーブロック２７の状態で、マザーシート２５ａ〜２５ｃのすべてに一挙に形成してもよい。ここで、第３の貫通孔３５の形状および寸法を変更することによって、巻芯部４の径を適宜変更することができる。

また、第３の実施形態に係る巻線用コア１ｂを製造する場合にも、第２の実施形態において採用された図１１に示す工程、すなわち、マザーブロック２７において、巻芯部天面８となるべき面を露出させるため、マザーブロック２７に第２の溝３４を形成する工程が実施される。

その他の工程については、第１の実施形態の場合と同様に実施される。

なお、第３の実施形態の変形例として、第１および第２の巻芯部側面９および１０が、それぞれ、第１および第２の鍔部側面１３および１４より低い、という特徴を備えるが、巻芯部天面８が、鍔部天面１２と同一面である実施形態も可能である。

［第４の実施形態］
次に、図１４を参照して、この発明の第４の実施形態による巻線用コア１ｃについて説明する。

前述した第１ないし第３の実施形態では、第１の鍔部５に１つの第１の端子電極１７が設けられ、第２の鍔部６に１つの第２の端子電極１８が設けられたが、第４の実施形態では、第１の鍔部５に２つの第１の端子電極１７ａおよび１７ｂが幅方向に配列されて設けられ、第２の鍔部６に２つの第２の端子電極１８ａおよび１８ｂが幅方向に配列されて設けられている。

第１の端子電極１７ａおよび１７ｂならびに第２の端子電極１８ａおよび１８ｂの各々は、鍔部底面１１に沿って膜状に延びる導体からなる底面電極部１９と、外側端面１６において鍔部底面１１にまで届くように設けられた凹部２１を埋める導体からなりかつ底面電極部１９に連なる端面電極部２０と、を有している。なお、底面電極部１９に連なる端面電極部２０は、底面電極部１９と一体化していても、底面電極部１９と単に接していてもよい。

第４の実施形態に係る巻線用コア１ｃは、たとえば、コモンモードチョークコイルやトランスなどの２本の巻線および４つの端子電極を備えるコイル部品のような巻線付き電子部品において有利に用いることができる。たとえば、コモンモードチョークコイルの場合には、巻芯部４に２本の巻線が同方向に巻回される。そして、第１の巻線の第１端が端子電極１７ａに接続され、同じく第２端が端子電極１８ａに接続される。他方、第２の巻線の第１端が端子電極１７ｂに接続され、同じく第２端が端子電極１８ｂに接続される。

第４の実施形態に係る巻線用コア１ｃは、前述した第１の実施形態に係る巻線用コア１の製造方法の一部を以下のように変更するだけで製造することができる。

すなわち、図３に示した、貫通孔２６を設けたマザーシート２５に代えて、図１５に示すようなマザーシート３７が用いられる。図１５では、マザーシート３７の一部が拡大されて示されている。マザーシート３７には、複数の貫通孔３８が設けられる。図１５において、ｘ方向分割線３２およびｙ方向分割線３３が１点鎖線で示されている。貫通孔３８は、隣り合う２本のｘ方向分割線３２に挟まれた領域内で、ｙ方向分割線３３に沿って、かつｙ方向分割線３３を跨ぐように、２つずつ配列されている。貫通孔３８は、端子電極１７ａおよび１７ｂならびに端子電極１８ａおよび１８ｂの各々における端面電極部２０となる導体が配置される凹部２１を与えるものである。

マザーシート３７の積層にあたって、第４の実施形態では、第１の実施形態について図４に示した第２および第３のマザーシート２５ｂおよび２５ｃの代わりとして、それぞれ、図１６に示した第２のマザーシート３７ｂおよび図１７に示した第３のマザーシート３７ｃが用いられる。図１６に示した第２のマザーシート３７ｂおよび図１７に示した第３のマザーシート３７ｃは、いずれも、図１５に示したマザーシート３７を用いて構成されたものである。

図１６に示した第２のマザーシート３７ｂにおいては、図１５に示したマザーシート３７の貫通孔３８を第１の貫通孔３８ａとして用い、第１の貫通孔３８ａ内に第１の導体３９ａが配置されている。第１の導体３９ａは、たとえば、印刷により第１の貫通孔３８ａ内に充填された導電性ペーストによって構成される。

図１７に示した第３のマザーシート３７ｃは、第１の主面４０上において複数の導体膜４１を備えている。図１７における最も右下の導体膜４０の一部を除去して図示するように、図１７に示した第１のマザーシート３７ｃにおいては、図１５に示したマザーシート３７の貫通孔３８を第２の貫通孔３８ｂとして用い、第２の貫通孔３８ｂ内に第２の導体３９ｂが配置されている。導体膜４１の各々は、第２の貫通孔３８ｂ内の第２の導体３９ｂを覆う位置に設けられる。

第２の導体３９ｂは、第１の導体３９ａの場合と同様、たとえば、印刷により第２の貫通孔３８ｂ内に充填された導電性ペーストによって構成される。また、導体膜４１は、たとえば、導電性ペーストの印刷によって形成される。なお、第２の導体３９ｂとなる導電性ペーストの第２の貫通孔３８ｂ内への充填は、導体膜４１の形成のための導電性ペーストの印刷と同時に達成されることが好ましい。

以上説明したような第２および第３のマザーシート３７ｂおよび３７ｃを、図４に示した第２および第３のマザーシート２５ｂおよび２５ｃの代わりに用い、第１のマザーシート２５ａとともに、第２および第３のマザーシート３７ｂおよび３７ｃを積層することによって、マザーブロックが得られる。その後、第１の実施形態の場合と同様の工程を実施すれば、図１４に示した巻線用コア１ｃが得られる。

巻線用コア１ｃにおいて、第１の端子電極１７ａおよび１７ｂならびに第２の端子電極１８ａおよび１８ｂの各々の底面電極部１９は、上述した導体膜４１の分断によって与えられる。また、端面電極部１９は、第１および第２の貫通孔３８ａおよび３８ｂを分断して得られた凹部２１を埋める第１および第２の導体３９ａおよび３９ｂによって与えられる。

仮に、１つの鍔部に複数の配列された端子電極を導電性ペーストの塗布のみによって形成しようとすると、端子電極が微細であり、かつ端子電極間の間隔も狭いため、煩雑な塗布工程を必要とするが、上述したような方法を適用すれば、複数の微細な端子電極が狭い間隔で配列されても、容易に形成することができる。
［第５の実施形態］
次に、図１８を参照して、この発明の第５の実施形態による巻線用コア１ｄについて説明する。

前述した第１ないし第４の実施形態では、巻芯部４の長手方向に延びる中心軸線の垂直二等分面を対称面としたとき、第１の鍔部５に設けられる端子電極１７または端子電極１７ａおよび１７ｂと、第２の鍔部６に設けられる端子電極１８または端子電極１８ａおよび１８ｂと、は面対称であったが、第５の実施形態では、第１の鍔部５に設けられる端子電極１７ｃおよび１７ｄと、第２の鍔部６に設けられる端子電極１８ｃ、１８ｄおよび１８ｅと、は面対称でないことを特徴としている。

より具体的には、第５の実施形態では、第１の鍔部５に２つの第１の端子電極１７ｃおよび１７ｄが幅方向に配列されて設けられ、第２の鍔部６に３つの第２の端子電極１８ｃ、１８ｄおよび１８ｅが幅方向に配列されて設けられる。しかも、第１の鍔部５に設けられる端子電極１７ｄは、端子電極１７ｃより大きい幅方向寸法を有している。

第５の実施形態に係る巻線用コア１ｄによれば、幅広の端子電極１７ｄは、ここに２本以上のワイヤの各端部を接続するのに十分な面積を提供することができるので、たとえば、中間タップを有するパルストランスのようなコイル部品を有利に構成することができる。

第５の実施形態に係る巻線用コア１ｄは、上述した第４の実施形態に係る巻線用コア１ｃの製造方法の一部を以下のように変更するだけで製造することができる。

図１９は、第５の実施形態に係る巻線用コア１ｄを製造するために作製されたマザーブロック４３の一部を平面図で示している。図１９には、ｘ方向分割線３２およびｙ方向分割線３３が１点鎖線で示されている。マザーブロック４３の積層方向での一方端に位置する第３のマザーシート３７ｃの第１の主面４０には、第１の鍔部５に設けられる第１の端子電極１７ｃおよび１７ｄの各々における底面電極部１９となる導体膜４１ａおよび４１ｂが、ならびに第２の鍔部６に設けられる第２の端子電極１８ｃ、１８ｄおよび１８ｅの各々における底面電極部１９となる導体膜４１ｃ、４１ｄおよび４１ｅが、それぞれ、ｙ方向分割線３３に沿って、かつｙ方向分割線３３を跨ぐように設けられる。図１９には、第１の端子電極１７ｃおよび１７ｄの各々における端面電極部２０を規定する凹部２１のための貫通孔２６、ならびに第２の鍔部６に設けられる第２の端子電極１８ｃ、１８ｄおよび１８ｅの各々における端面電極部２０を規定する凹部２１のための貫通孔２６が破線で示されている。

図１９からわかるように、端子電極の底面電極部のための導体膜の数、位置、寸法および／または形状や、端面電極部を規定する凹部のための貫通孔の数、位置、寸法および／または形状を変えることにより、端子電極の形態に対する種々の変形が可能になる。

［第６の実施形態］
次に、図２０を参照して、この発明の第６の実施形態による巻線用コア１ｅについて説明する。

第６の実施形態に係る巻線用コア１ｅは、図１４に示した第４の実施形態に係る巻線用コア１ｃと同様の外観を有している。したがって、図２０において、図１４に示した要素に付した参照符号と同じ参照符号を用いる。

第６の実施形態に係る巻線用コア１ｅは、鍔部５および６に受動素子が内蔵されていることを特徴としている。図２１は、巻線用コア１ｅの一部を拡大して示すもので、（Ａ）は図２０の線Ａ−Ａに沿う断面図、（Ｂ）は図２０の線Ｂ−Ｂに沿う断面図である。

第６の実施形態では、受動素子としてコンデンサが内蔵される。そのため、図２１に示すように、第１の鍔部５には、互いに対向する第１のコンデンサ電極４５および４６が設けられ、第２の鍔部６には、互いに対向する第２のコンデンサ電極４７および４８が設けられる。

第１の端子電極１７ａおよび１７ｂならびに第２の端子電極１８ａおよび１８ｂの各々の端面電極部２０は、コンデンサ電極４５〜４８の電気的接続にも寄与する。より具体的には、コンデンサ電極４５および４６は、それぞれ、第１の端子電極１７ａおよび１７ｂと電気的に接続される。コンデンサ電極４７および４８は、それぞれ、第２の端子電極１８ａおよび１８ｂと電気的に接続される。したがって、端子電極１７ａおよび１７ｂの間には、互いに対向するコンデンサ電極４５および４６による静電容量が形成される。同様に、端子電極１８ａおよび１８ｂの間には、互いに対向するコンデンサ電極４７および４８による静電容量が形成される。

図２２は、巻線用コア１ｅを製造するために用意される２種類の第２のマザーシート４９ａおよび４９ｂの各一部を示す平面図であり、（Ａ）は図２１（Ａ）の線Ｃ−Ｃに沿う断面を与えるマザーシート４９ａを示し、（Ｂ）は図２１（Ｂ）の線Ｄ−Ｄに沿う断面を与えるマザーシート４９ｂを示している。

図２２には、ｘ方向分割線３２およびｙ方向分割線３３が１点鎖線で示されている。図２２に図示された部分について説明すると、図２２（Ａ）に示すマザーシート４９ａには、ｙ方向分割線３３によって分割されたとき、コンデンサ電極４５または４７となるべきパターン導体５１および５２が設けられ、図２２（Ｂ）に示すマザーシート４９ｂには、ｙ方向分割線３３によって分割されたとき、コンデンサ４６または４８となるべきパターン導体５３および５４が設けられている。

図２２（Ａ）に示すように、パターン導体５１は、端子電極１７ａにおける端面電極部２０を与える導体３９ａと接続され、パターン導体５２は、端子電極１８ａおよび１７ａの各々における端面電極部２０を与える導体３９ａと接続されている。図２２（Ｂ）に示すように、パターン導体５３は、端子電極１７ｂにおける端面電極部２０を与える導体３９ａと接続され、パターン導体５４は、端子電極１８ｂおよび１７ｂの各々における端面電極部２０を与える導体３９ａと接続されている。

したがって、前述した第４の実施形態による巻線用コア１ｃの製造方法において、第２のマザーシート３７ｂの少なくともいくつかを、マザーシート４９ａおよび４９ｂで置き換えることにより、第５の実施形態に係る巻線用コア１ｅを得ることができる。

第６の実施形態に係る巻線用コア１ｅによれば、図２３に等価回路を示すπ型フィルタ５５のようなノイズ除去効果に優れたフィルタを構成することができる。

図２３に示したπ型フィルタ５５を構成するには、たとえば、巻線用コア１ｅの巻芯部４に配置された巻線によってインダクタＬ１が実現され、巻線の第１端が第１の端子電極１７ａに接続され、巻線の第２端が第２の端子電極１８ａに接続されればよい。その結果、図２３に示すように、端子電極１７ａと端子電極１８ａとの間にインダクタＬ１が接続され、端子電極１７ａと端子電極１７ｂとの間にキャパシタＣ１が接続され、端子電極１８ａと端子電極１８ｂとの間にキャパシタＣ２が接続された、π型フィルタ５５が構成される。

また、第６の実施形態に係る巻線用コア１ｅにわずかな変形を加えれば、図２４および図２５にそれぞれ等価回路を示すＴ型フィルタ５６およびＬ型フィルタ５７などのフィルタを構成することができる。

図２４に示したＴ型フィルタ５６を構成するには、巻線用コア１ｅにおいて、一方の組をなす、たとえばコンデンサ電極４５および４６が省略される。巻芯部４には、２本の巻線が配置され、第１の巻線の第１端が第１の端子電極１７ａに接続され、第１の巻線の第２端が第２の端子電極１８ａに接続され、他方、第２の巻線の第１端が第１の端子電極１７ｂに接続され、第２の巻線の第２端が第２の端子電極１８ａに接続される。その結果、端子電極１７ａと端子電極１８ａとの間にインダクタＬ２が接続され、端子電極１７ｂと端子電極１８ａとの間にインダクタＬ３が接続され、端子電極１８ａと端子電極１８ｂとの間にキャパシタＣ３が接続された、Ｔ型フィルタ５６が構成される。

図２５に示したＬ型フィルタ５７を構成するには、巻線用コア１ｅにおいて、一方の組をなす、たとえばコンデンサ電極４５および４６が省略される。また、たとえば、端子電極１７ｂが省略されてもよい。巻芯部４に配置された巻線によってインダクタＬ４が実現され、巻線の第１端が第１の端子電極１７ａに接続され、巻線の第２端が第２の端子電極１８ａに接続される。その結果、図２５に示すように、端子電極１７ａと端子電極１８ａとの間にインダクタＬ４が接続され、端子電極１８ａと端子電極１８ｂとの間にキャパシタＣ４が接続された、Ｌ型フィルタ５７が構成される。

上述した巻線用コア１ｅでは、第１および第２の鍔部５および６の各々において配列された２つの端子電極１７ａおよび１７ｂの間ならびに２つの端子電極１８ａおよび１８ｂの間に接続されかつ内蔵された受動素子がコンデンサであったが、上記受動素子はたとえば抵抗素子のような他の機能を有する素子であってもよい。

［他の実施形態］
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の実施形態が可能である。

たとえば、マザーシートの積層順に関して、図４に示すように、下から、第１のマザーシート２５ａ、第２のマザーシート２５ｂ、第３のマザーシート２５ｃの順に積層するのではなく、逆の積層順が採用されてもよい。

また、マザーブロック２７を作製するため、上述したように、予めシート状に成形された複数のマザーシートを積層する方法を適用するのではなく、印刷を繰り返すことにより、複数のマザーシートを積層した状態とする方法を適用してもよい。すなわち、第１のマザーシートを印刷により形成する工程と、複数の上記第１の貫通孔が設けられ、第１の貫通孔内に第１の導体が配置された、所定数の積層された第２のマザーシートを印刷により形成する工程と、複数の上記第２の貫通孔が設けられ、第２の貫通孔内に第２の導体が配置され、かつ上記第１の主面上に導体膜が形成された第３のマザーシートを印刷により形成する工程と、を備え、第１のマザーシートを形成する工程と、第２のマザーシートを形成する工程と、第３のマザーシートを形成する工程とが、既に形成されたいずれかのマザーシート上で実施される、といった方法が適用されてもよい。

また、巻線用コアに複数の端子電極が存在する場合、すべての端子電極が、この発明の特徴的構成を備えていなくてもよい。言い換えると、この発明の特徴的構成を備えない端子電極が存在していてもよい。したがって、たとえば、一方の鍔部に設けられる端子電極のみが、この発明の特徴的構成を備えていてもよい。

また、端子電極における底面電極部を構成する膜状に延びる導体は、前述した実施形態では、導電性ペーストを用いて形成されたが、たとえば、めっき膜、金属箔など、他の態様により形成されてもよい。

また、端子電極における端面電極部となる導体は、前述した実施形態では、導電性ペーストを用いて形成されたが、たとえば、凹部を埋める導電性金属片によって構成されるなど、他の態様により形成されてもよい。

以上、いくつかの異なる実施形態について説明したが、この発明を実施するにあたり、異なる実施形態間において、構成の部分的な置換または組み合わせも可能である。

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ 巻線用コア
２ 巻線付き電子部品
３ 巻線
４ 巻芯部
５，６ 鍔部
７ 巻芯部底面
８ 巻芯部天面
９，１０ 巻芯部側面
１１ 鍔部底面
１２ 鍔部天面
１３，１４ 鍔部側面
１５ 内側端面
１６ 外側端面
１７，１７ａ，１７ｂ，１７ｃ，１７ｄ，１８，１８ａ，１８ｂ，１８ｃ，１８ｄ，１８ｅ 端子電極
１９ 底面電極部
２０ 端面電極部
２１ 凹部
２５，２５ａ，２５ｂ，２５ｃ，３７，３７ｂ，３７ｃ，４９ａ，４９ｂ マザーシート
２６，２６ａ，２６ｂ，３８，３８ａ，３８ｂ 貫通孔
２７，４３ マザーブロック
２８ａ，２８ｂ，３９ａ，３９ｂ 導体
２９，４０ 第１の主面
３０，４１，４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ 導体膜
３１ 第１の溝
３２ ｘ方向分割線
３３ ｙ方向分割線
３４ 第２の溝
３５ 第３の貫通孔
４５〜４８ コンデンサ電極
５１〜５４ パターン導体

Claims (20)

1. 巻線を配置すべきものであって、長手方向での中央部に位置する巻芯部と、
   前記巻芯部の前記長手方向における互いに逆の第１および第２の端部にそれぞれ連接して設けられた第１および第２の鍔部と、
   前記第１および第２の鍔部の各々に設けられた少なくとも１つの端子電極と、
   を備える、巻線用コアであって、
   前記巻芯部ならびに前記鍔部は、前記巻芯部の前記長手方向に直交する面に沿って切断した断面の形状が矩形状であり、
   前記巻芯部は、実装時において実装基板側に向けられる巻芯部底面と、前記巻芯部底面の反対側の巻芯部天面と、前記巻芯部底面と前記巻芯部天面とを連結する方向に延びかつ互いに逆の側方に向く第１および第２の巻芯部側面と、を有し、
   各前記鍔部は、実装時において実装基板側に向けられかつ前記巻芯部底面よりも実装基板の近くに位置する鍔部底面と、前記鍔部底面の反対側の鍔部天面と、実装基板に対して直交する方向に延びるものであって、前記鍔部底面と前記鍔部天面とを連結しながら、互いに逆の側方に向く第１および第２の鍔部側面と、前記巻芯部側に向きかつ前記巻芯部の各端部を位置させる内側端面と、前記内側端面の反対側の外側に向く外側端面と、前記外側端面において前記鍔部底面にまで届くように設けられた凹部と、を有し、
   前記端子電極は、前記鍔部底面に沿って膜状に延びる導体からなる底面電極部と、前記凹部を埋める導体からなりかつ前記底面電極部に連なる端面電極部と、を有している、
   巻線用コア。
2. 前記巻芯部天面は、前記鍔部天面と同一面である、請求項１に記載の巻線用コア。
3. 前記巻芯部天面は、前記鍔部天面より低い、請求項１に記載の巻線用コア。
4. 前記第１および第２の巻芯部側面は、それぞれ、前記第１および第２の鍔部側面と同一面である、請求項１ないし３のいずれかに記載の巻線用コア。
5. 前記第１および第２の巻芯部側面は、それぞれ、前記第１および第２の鍔部側面より低い、請求項１ないし３のいずれかに記載の巻線用コア。
6. 前記外側端面と、前記端面電極部の前記外側端面から露出する面とは、ともに平面であり、かつ同一面である、請求項１ないし５のいずれかに記載の巻線用コア。
7. 前記凹部の前記鍔部天面側の端部は、前記鍔部天面と平行な平面によって規定されている、請求項１ないし６のいずれかに記載の巻線用コア。
8. 前記第１および第２の鍔部側面が対向する方向を幅方向としたとき、前記第１および第２の鍔部の少なくとも一方において、前記底面電極部は、前記鍔部底面の前記幅方向の全域にわたって設けられ、前記端面電極部は、前記外側端面の前記幅方向の両端部を除いた中央部に設けられる、請求項１ないし７のいずれかに記載の巻線用コア。
9. 前記第１および第２の鍔部側面が対向する方向を幅方向としたとき、前記第１および第２の鍔部の少なくとも一方において、複数の前記端子電極が前記幅方向に配列されている、請求項１ないし８のいずれかに記載の巻線用コア。
10. 前記第１および第２の鍔部の少なくとも一方において配列された複数の前記端子電極の間に接続されかつ当該鍔部に内蔵された受動素子をさらに備える、請求項９に記載の巻線用コア。
11. 前記巻芯部の前記長手方向に延びる中心軸線の垂直二等分面を対称面としたとき、前記第１の鍔部に設けられる前記端子電極と前記第２の鍔部に設けられる前記端子電極とは面対称である、請求項１ないし１０のいずれかに記載の巻線用コア。
12. 前記巻芯部の前記長手方向に延びる中心軸線の垂直二等分面を対称面としたとき、前記第１の鍔部に設けられる前記端子電極と前記第２の鍔部に設けられる前記端子電極とは面対称でない、請求項１ないし１０のいずれかに記載の巻線用コア。
13. 請求項１ないし１２のいずれかに記載の巻線用コアと、
    前記巻線用コアの前記巻芯部に巻回されかつ両端が前記端子電極に電気的に接続された巻線と、
    を備える、巻線付き電子部品。
14. 請求項１ないし１２のいずれかに記載の巻線用コアの製造方法であって、
    互いに直交するｘ方向分割線およびｙ方向分割線にそれぞれ沿う分割によって複数の前記巻線用コアを取り出すことができるものであって、非導電性材料からなる所定枚数の第１のマザーシートと、非導電性材料からなり、前記端面電極部を規定する前記凹部のための複数の第１の貫通孔が設けられ、前記第１の貫通孔内に前記端面電極部のための第１の導体が配置された、所定枚数の第２のマザーシートと、非導電性材料からなり、前記端面電極部を規定する前記凹部のための複数の第２の貫通孔が設けられ、前記第２の貫通孔内に前記端面電極部のための第２の導体が配置され、かつ第１の主面上に前記底面電極部となるべき導体膜が設けられた、１枚の第３のマザーシートとが、前記第３のマザーシートの前記第１の主面を外側に向けて、この順に積層された状態にある、マザーブロックを作製する工程と、
    前記マザーブロックにおいて、前記巻芯部の前記巻芯部底面となるべき面を露出させるため、前記第３のマザーシートの前記第１の主面側から前記マザーブロックに第１の溝を形成する工程と、
    前記マザーブロックを複数の前記ｘ方向分割線および複数の前記ｙ方向分割線に沿って分割することによって、前記第１および第２の貫通孔内の前記第１および第２の導体を分断して得られた前記端面電極部を有する、複数の前記巻線用コアを取り出す工程と、
    を備える、巻線用コアの製造方法。
15. 前記マザーブロックを作製する工程は、前記第１のマザーシートと、前記第１の貫通孔が設けられ、前記第１の貫通孔内に前記第１の導体が配置された前記第２のマザーシートと、前記第２の貫通孔が設けられ、前記第２の貫通孔内に前記第２の導体が配置され、かつ前記第１の主面上に前記導体膜が設けられた前記第３のマザーシートとをそれぞれ用意する工程と、前記第１のマザーシート、前記第２のマザーシートおよび前記第３のマザーシートを積層する工程と、を備える、請求項１４に記載の巻線用コアの製造方法。
16. 前記マザーブロックを作製する工程は、
    前記第１のマザーシートを印刷により形成する工程と、
    複数の前記第１の貫通孔が設けられ、前記第１の貫通孔内に前記第１の導体が配置された、所定枚数の積層された前記第２のマザーシートを印刷により形成する工程と、
    複数の前記第２の貫通孔が設けられ、前記第２の貫通孔内に前記第２の導体が配置され、かつ前記第１の主面上に前記導体膜が形成された前記第３のマザーシートを印刷により形成する工程と、
    を備え、
    前記第１のマザーシートを形成する工程と、前記第２のマザーシートを形成する工程と、前記第３のマザーシートを形成する工程とが、既に形成されたいずれかのマザーシート上で実施される、
    請求項１４に記載の巻線用コアの製造方法。
17. 前記ｘ方向分割線および前記ｙ方向分割線のいずれかに沿う分割は、前記導体膜を分断する、請求項１４ないし１６のいずれかに記載の巻線用コアの製造方法。
18. 前記第１および第２の巻芯部側面を、それぞれ、前記第１および第２の鍔部側面より低くするための第３の貫通孔をすべての前記複数のマザーシートに設ける工程をさらに備える、請求項１２ないし１７のいずれかに記載の巻線用コアの製造方法。
19. 前記巻芯部天面を前記鍔部天面より低くするため、前記マザーブロックにおいて、前記巻芯部天面となるべき面を露出させるため、前記第３のマザーシートの前記第１の主面側とは逆の側から前記マザーブロックに第２の溝を形成する工程をさらに備える、請求項１２ないし１８のいずれかに記載の巻線用コアの製造方法。
20. 少なくとも１枚の前記マザーシートに受動素子のためのパターン導体を設ける工程をさらに備える、請求項１２ないし１９のいずれかに記載の巻線用コアの製造方法。

Images