JP2018200918A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2018200918A
JP2018200918A JP2017103585A JP2017103585A JP2018200918A JP 2018200918 A JP2018200918 A JP 2018200918A JP 2017103585 A JP2017103585 A JP 2017103585A JP 2017103585 A JP2017103585 A JP 2017103585A JP 2018200918 A JP2018200918 A JP 2018200918A
Authority
JP
Japan
Prior art keywords
chip component
power module
spacers
circuit patterns
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017103585A
Other languages
English (en)
Other versions
JP6858642B2 (ja
Inventor
高橋　卓也
Takuya Takahashi
卓也 高橋
康貴 清水
Yasutaka Shimizu
康貴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017103585A priority Critical patent/JP6858642B2/ja
Priority to US15/845,022 priority patent/US10117335B1/en
Priority to DE102018201872.3A priority patent/DE102018201872B4/de
Priority to CN201810516157.8A priority patent/CN108933087B/zh
Publication of JP2018200918A publication Critical patent/JP2018200918A/ja
Application granted granted Critical
Publication of JP6858642B2 publication Critical patent/JP6858642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】配線パターン上に配置されるチップ部品への応力を緩和し、使用温度範囲を拡大できるパワーモジュールを提供する。
【解決手段】電力用半導体装置と、電力用半導体装置と電気的に接続された第１および第２の回路パターン上に、該第１および第２の回路パターンを跨ぐように配置されたチップ部品と、を備え、チップ部品は、第１および第２の回路パターン上に、それぞれ第１および第２の電極が位置するように配置され、第１および第２の電極と、第１および第２の回路パターンとが、それぞれハンダ層によって接合され、チップ部品の下面と第１および第２の回路パターンとの間に、それぞれ第１および第２の電極寄りの位置に２つのスペーサが互いに平行して設けられ、ハンダ層は、平行する前記２つのスペーサの内側には設けられていない。
【選択図】図２

Description

本発明はパワーモジュールに関し、特に、使用温度範囲を拡大できるパワーモジュールに関する。
電力用半導体装置を含むパワーモジュールに実装されているチップ部品は、電力用半導体装置の発熱による変化および環境温度の変化に曝される。コンデンサ、抵抗、ダイオードおよびサーミスタなどのチップ部品のうち、例えばコンデンサなどはセラミックで構成されているが、パワーモジュール内の配線パターンは金属であるため、部材間の線膨張係数差が大きい。従来の実装方法では、チップ部品と配線パターンの間のハンダ厚みはコントロールしないため、ハンダの厚みは非常に薄くなっていた。そのため、パワーモジュールの使用温度範囲を拡大させるためには、熱応力に強いがコストの高い特殊な電極構造を持つチップ部品を使う必要があった。
また、チップ部品を近接して実装する場合、従来の実装方法では隣り合ったチップ部品同士のハンダが接合しないように、チップ部品間隔を広くするか、チップ部品間にレジスト材で壁を設ける必要があった。
一方、例えば特許文献１には、チップ部品の直下にスペーサ部材を置き、チップ部品を浮かすことでチップ部品と配線基板との距離を確保する構成が開示されている。
特開２０１２−２８５１３号公報
特許文献１の構成においては、スペーサがハンダの中に埋まった構造となり、スペーサをハンダ内部に入れるため、ハンダ領域を広くする必要があった。このためハンダとチップ部品との接合面積が大きくなり、ハンダとチップ部品とが必要以上に強固に接合されることとなり、チップ部品への応力が大きくなる。
パワーモジュールの使用温度範囲の拡大を行うと、部材間の線膨張係数差による反りが大きくなり、チップ部品への曲げ応力も大きくなることが考えられる。そのため、ハンダとチップ部品との接合面積を小さくする必要があったが、特許文献１の構成では、構造的な限界があった。
本発明は上記のような問題を解決するためになされたものであり、配線パターン上に配置されるチップ部品への応力を緩和し、使用温度範囲を拡大できるパワーモジュールを提供することを目的とする。
本発明に係るパワーモジュールは、電力用半導体装置と、前記電力用半導体装置と電気的に接続された第１および第２の回路パターン上に、該第１および第２の回路パターンを跨ぐように配置されたチップ部品と、を備え、前記チップ部品は、前記第１および第２の回路パターン上に、それぞれ第１および第２の電極が位置するように配置され、前記第１および第２の電極と、前記第１および第２の回路パターンとが、それぞれハンダ層によって接合され、前記チップ部品の下面と前記第１および第２の回路パターンとの間に、それぞれ前記第１および第２の電極寄りの位置に２つのスペーサが互いに平行して設けられ、前記ハンダ層は、平行する前記２つのスペーサの内側には設けられていない。
本発明に係るパワーモジュールによれば、配線パターン上に配置されるチップ部品への応力を緩和し、使用温度範囲を拡大できる。
本発明に係る実施の形態のパワーモジュールの構成を示す平面図である。 本発明に係る実施の形態のパワーモジュールの構成を示す断面図である。 スペーサの変形例を示す断面図である。 スペーサの変形例を示す断面図である。 スペーサの変形例を示す断面図である。 複数のチップ部品を実装した構成を示す平面図である。 複数のチップ部品を実装した構成を示す断面図である。 複数のチップ部品を電気的に直列に接続した構成を示す平面図である。 電力用半導体装置にチップ部品を並列に接続した構成を示す図である。
＜実施の形態＞
図１は本発明に係る実施の形態のパワーモジュール１００の構成を示す平面図である。図１に示すようにパワーモジュール１００は、電力用半導体装置２０と、電力用半導体装置２０の主電極と電気的に接続された回路パターンＣＴ１およびＣＴ２上に、当該回路パターンＣＴ１およびＣＴ２を跨ぐように配置されたチップ部品１０とを備えている。
電力用半導体装置２０の上面側の主電極は、複数のワイヤ線ＷＲ１を介してワイヤボンディングにより回路パターンＣＴ２に電気的に接続され、電力用半導体装置２０の下面側の主電極は、回路パターンＣＴ１にハンダ（図示せず）を介して電気的に接続されている。また、電力用半導体装置２０の上面側には制御電極（図示せず）が設けられ、当該制御電極はワイヤ線ＷＲ２を介してワイヤボンディングにより図示されない制御回路などに接続される。なお、回路パターンＣＴ１およびＣＴ２は、絶縁基板上に配設されているが、絶縁基板の図示は省略している。
チップ部品１０の両端面にそれぞれ設けられた電極１１と回路パターンＣＴ１およびＣＴ２とが、ハンダ層１２によって接合されることでチップ部品１０と回路パターンＣＴ１およびＣＴ２とが電気的に接続されている。また、チップ部品１０の下面側には、チップ部品１０の電極１１と平行するように、２つの電極１１寄りの位置にそれぞれスペーサ１３が互いに平行して設けられている。
２本のスペーサ１３は、上方から見た場合に、チップ部品１０の側面より外側にはみ出すように設けられており、チップ部品１０の外側においてワイヤボンディングによりボンディングパッドＢＤ部分で回路パターンＣＴ１およびＣＴ２に接合されている。
図１におけるチップ部品１０のＡ−Ａ線での断面構成を図２に示す。図２に示すように回路パターンＣＴ１およびＣＴ２は絶縁基板１上に配設されており、チップ部品１０の下面と回路パターンＣＴ１およびＣＴ２との間に、断面形状が円形のスペーサ１３が設けられている。ハンダ層１２はチップ部品１０の電極１１の表面と回路パターンＣＴ１およびＣＴ２の上面との間を接合するように設けられているが、スペーサ１３の内側（電極１１とは反対側）にはハンダ層１２は存在していない。
これは、スペーサ１３を設けることでチップ部品１０と回路パターンＣＴ１およびＣＴ２との間隔が空いているため、ハンダ材の溶融時に表面張力によりハンダ材が電極１１の下に留まり、スペーサ１３の内側にまでハンダ材が侵入しないためである。このため、ハンダ層１２の配設領域が限定的となり、ハンダ層１２とチップ部品１０とのハンダ接合面積を従来より小さくでき、ハンダ層１２とチップ部品１０とが必要以上に強固に接合されることが防止され、チップ部品１０への熱応力を低減することができる。
なお、スペーサ１３の断面形状を円形とすることで、チップ部品１０に部分的に応力が集中することを防止できる。
また、スペーサ１３を設けることでハンダ層１２の厚さをコントロールできるため、ハンダの厚みをコントロールしていなかった従来に比べて、チップ部品１０への熱応力を軽減できる。なお、スペーサ１３としてアルミ（Ａｌ）のワイヤ線を用いる場合、その高さは２０〜５００μｍとなる。これは、一般的に使用されるＡｌのワイヤ線の直径に相当する。
また、スペーサ１３をチップ部品１０の側面より外側にはみ出す長さに設定することで、チップ部品１０の実装時のずれによるスペーサ１３からの脱落を抑制できる。
なお、スペーサ１３としてはワイヤ線を使用することで、ワイヤ線の直径でハンダ層１２の厚みをコントロールできるため、ハンダ材の特性に合わせてチップ部品１０の組み立て条件を最適化できる。
また、スペーサ１３としてワイヤ線を使用することで、図１に示したように、ワイヤボンディングにより回路パターンＣＴ１およびＣＴ２に接合することができ、スペーサ１３の固定作業を電力用半導体装置２０のボンディング装置を用いて行うことができるので、製造コストの増加を抑制できる。
スペーサ１３としてＡｌのワイヤ線を使用する場合のパワーモジュール１００の組み立て手順の概要は以下の通りである。
絶縁基板１上の回路パターンＣＴ１およびＣＴ２のスペーサ１３を設ける位置にＡｌのワイヤ線を超音波ボンディングで接合してスペーサ１３を固定する。次に、板状のハンダ材をチップ部品１０および電力用半導体装置２０を設ける位置に搭載し、その上にチップ部品１０および電力用半導体装置２０を搭載する。そして、リフロー工程によってハンダ材を溶融し、ハンダ材によりチップ部品１０および電力用半導体装置２０と、回路パターンＣＴ１およびＣＴ２とを接合する。
なお、ハンダ材にクリームハンダを使用する場合は、ハンダ材を所定位置に印刷した後、スペーサ１３を設ける位置にＡｌのワイヤ線を超音波ボンディングで接合することが望ましい。これにより、Ａｌのワイヤ線によりクリームハンダの印刷が阻害されることを回避できる。
＜変形例＞
以上説明したパワーモジュール１００においては、スペーサ１３としてＡｌのワイヤ線を使用する例について示したが、これに限定されるものではない。例えば、図３に示されるように、断面形状が三角形のスペーサ１３１を用いても良い。また、図４に示されるように、断面形状が四角形のスペーサ１３２を用いても良い。また、図５に示されるように、断面形状が楕円形のスペーサ１３３を用いても良い。
この場合、スペーサ１３１、１３２および１３３をＡｌなど、ハンダ材との濡れ性が、銅および金などと比べて低い金属で構成することで、ハンダ材がパターンエッジまで流れ広がることを防止でき、ハンダ層１２と回路パターンＣＴ１およびＣＴ２とのハンダ接合面積を小さくでき、ハンダ層１２とチップ部品１０とが必要以上に強固に接合されることが防止され、チップ部品１０への熱応力を低減することができる。
また、スペーサ１３、１３１、１３２および１３３の材質としてはＡｌに限定されるものではなく、ハンダレジストなどの樹脂材、セラミック材など、ハンダ材との濡れ性がＡｌよりも低い材料も使用できる。ハンダレジストなどの樹脂材を用いる場合は、化学的な接合および接着剤による回路パターンへの接合が挙げられ、セラミック材を用いる場合は、ろう付けによる回路パターンへの接合が挙げられる。また、ハンダ材がスペーサの内側に流れ込まないようにできるのであれば、予め回路パターンを部分的に突出させるように加工してスペーサとしても良い。その場合は、スペーサ１３１、１３２および１３３のような断面形状の方が、加工しやすいと言う利点もある。
また、以上説明したパワーモジュール１００においては、図１示したように、電力用半導体装置２０とチップ部品１０とが共通の回路パターンＣＴ１およびＣＴ２上に搭載された構成を示したが、これに限定されるものではない。
＜チップ部品の実装の他の例＞
図１に示したパワーモジュール１００においては、回路パターンＣＴ１およびＣＴ２上に１つのチップ部品１０を実装した例を示したが、実装されるチップ部品１０は１つに限定されるものではなく、本発明は２つ以上のチップ部品１０を実装する場合にも有効である。
図６は、回路パターンＣＴ１およびＣＴ２上に２つのチップ部品１０を並列に実装した構成を示す平面図である。なお、図６では便宜的にチップ部品１０の配列のみを示している。図６に示すように、回路パターンＣＴ１とＣＴ２上に跨るように２つのチップ部品１０が互いに平行するように配列されている。
２つのチップ部品１０のそれぞれの一方端面に設けられた電極１１と回路パターンＣＴ１とがハンダ層１２によって接合され、２つのチップ部品１０のそれぞれの他方端面に設けられた電極１１と回路パターンＣＴ２とがハンダ層１２によって接合されることで２つチップ部品１０が、回路パターンＣＴ１およびＣＴ２との間で電気的に並列に接続されている。
２つのチップ部品１０の下面側には、２つのチップ部品１０のそれぞれの一方の電極１１と平行するように延在するスペーサ１３０と、２つのチップ部品１０のそれぞれの他方の電極１１と平行するように延在するスペーサ１３０が、それぞれ、一方および他方の電極１１寄りの位置に設けられている。
２本のスペーサ１３０は、上方から見た場合に、２つのチップ部品１０の配列の外側側面より外側にはみ出す長さに設けられており、チップ部品１０の配列の外側においてワイヤボンディングによりボンディングパッドＢＤ部分で回路パターンＣＴ１およびＣＴ２に接合されている。
図６におけるチップ部品１０のＢ−Ｂ線での断面構成を図７に示す。図７に示すようにチップ部品１０の下面はスペーサ１３０の上面に接しており、２つのチップ部品１０の配列の両外側のボンディングパッドＢＤ部分で回路パターンＣＴ１およびＣＴ２に接合されることで固定されている。
このように、チップ部品間にはボンディングパッドを設けないことで、チップ部品１０の配設間隔を狭くすることができ、チップ部品１０の実装密度を高めることが可能となる。
すなわち、チップ部品を２つ以上並列に実装する場合、従来技術では各チップ部品でハンダ層を均一な厚さにするため、チップ部品間にハンダレジストを配置する必要があった。このため、チップ部品の配設間隔がハンダレジストの厚さで限定され、ハンダレジストの厚さより小さくすることができなかった。しかし、本発明においては、チップ部品１０間には何も配置する必要がなく、チップ部品１０の実装密度を高めることができる。
なお、図６においては、２つのチップ部品１０が、回路パターンＣＴ１およびＣＴ２との間で電気的に並列に接続された例を示したが、回路パターンの平面視形状を変えれば、電気的に直列に接続することも可能である。
すなわち、図８に示すように、回路パターンＣＴ１が２つの独立した回路パターンＣＴ１１およびＣＴ１２である場合、回路パターンＣＴ１１およびＣＴ１２上に渡るようにスペーサ１３０を配置し、回路パターンＣＴ２上にはスペーサ１３０を配置する。回路パターンＣＴ１１上の電極１１は、ハンダ層１２によって回路パターンＣＴ１１に接合され、回路パターンＣＴ１２上の電極１１は、ハンダ層１２によって回路パターンＣＴ１２に接合されるので、２つのチップ部品１０は、電気的に直列に接続することが可能となる。
この場合、スペーサ１３０は、樹脂材、セラミック材などの絶縁材で形成することで、ハンダ層１２と接触した場合でも２つのチップ部品１０が短絡することがない。
＜ワイドギャップ半導体装置への適用＞
炭化珪素(ＳｉＣ)半導体、窒化ガリウム（ＧａＮ）など、シリコン(Ｓｉ)半導体より広いワイドバンドギャップを有するワイドギャップ半導体を用いたワイドギャップ半導体装置は、Ｓｉ半導体を用いたＳｉ半導体装置と比較して、耐圧性に優れ、許容電流密度も高く、また耐熱性も高いため高温動作も可能である。
図９は、電力用半導体装置としてのＭＯＳトランジスタ２０に、チップ部品としてのコンデンサ１０を並列に接続したモジュールの構成を開示しており、コンデンサ１０はサージ電圧抑制のためのスナバコンデンサとして機能する。なお、ＲＣスナバ回路ではコンデンサに抵抗素子が直列に接続されるが、簡略化のため図示は省略している。
コンデンサ１０のように保護回路を構成するチップ部品は、図１に示したように、電力用半導体装置２０に近接して配置される。電力用半導体装置としてワイドギャップ半導体装置を用いると、高温動作が可能となるため、チップ部品１０に対する熱応力がＳｉ半導体装置を用いる場合よりも大きくなる。
しかし、本発明に係る実施の形態のパワーモジュール１００では、チップ部品１０の下にスペーサ１３を設けることで、ハンダ層１２とチップ部品１０とのハンダ接合面積を小さくでき、ハンダ層１２とチップ部品１０とが必要以上に強固に接合されることが防止され、チップ部品１０への熱応力を低減することができる。また、スペーサ１３を設けることでハンダ層１２の厚さを厚くできるため、チップ部品１０への熱応力を軽減できる。このため、ワイドギャップ半導体装置を用いて高温動作させる場合でも、熱応力によりチップ部品１０に不具合が生じることを低減できる。
なお、以上の説明では、チップ部品１０として面実装のコンデンサを例に採ったが、抵抗、ダイオードおよびサーミスタなどの面実装を前提としたチップ部品であれば本発明の適用は可能である。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
１０ チップ部品、１１ 電極、１２ ハンダ層、１３ スペーサ、ＣＴ１，ＣＴ２ 回路パターン、２０ 電力用半導体装置。

Claims (7)

  1. 電力用半導体装置と、
    前記電力用半導体装置と電気的に接続された第１および第２の回路パターン上に、該第１および第２の回路パターンを跨ぐように配置されたチップ部品と、を備え、
    前記チップ部品は、
    前記第１および第２の回路パターン上に、それぞれ第１および第２の電極が位置するように配置され、前記第１および第２の電極と、前記第１および第２の回路パターンとが、それぞれハンダ層によって接合され、
    前記チップ部品の下面と前記第１および第２の回路パターンとの間に、それぞれ前記第１および第２の電極寄りの位置に２つのスペーサが互いに平行して設けられ、
    前記ハンダ層は、平行する前記２つのスペーサの内側には設けられていない、パワーモジュール。
  2. 前記２つのスペーサは、
    平面視で前記チップ部品の側面より外側にはみ出すように設けられている、請求項１記載のパワーモジュール。
  3. 前記チップ部品は、
    前記第１および第２の回路パターンをそれぞれ跨ぐように配置され、互いに平行するように配列された複数のチップ部品を有し、
    前記２つのスペーサは、それぞれ前記複数のチップ部品を搭載する長さを有すると共に、平面視で、前記複数のチップ部品の配列の側面より外側にはみ出すように設けられている、請求項１記載のパワーモジュール。
  4. 前記２つのスペーサはワイヤ線で構成され、ワイヤボンディングにより前記第１および第２の回路パターンに接合される、請求項２または請求項３記載のパワーモジュール。
  5. 前記２つのスペーサの断面形状は円形である、請求項１記載のパワーモジュール。
  6. 前記２つのスペーサは、
    前記ハンダ層を構成するハンダ材との濡れ性が比較的低い金属で構成される、請求項１記載のパワーモジュール。
  7. 前記電力用半導体装置は、
    ワイドギャップ半導体装置で構成される、請求項１記載のパワーモジュール。
JP2017103585A 2017-05-25 2017-05-25 パワーモジュール Active JP6858642B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017103585A JP6858642B2 (ja) 2017-05-25 2017-05-25 パワーモジュール
US15/845,022 US10117335B1 (en) 2017-05-25 2017-12-18 Power module
DE102018201872.3A DE102018201872B4 (de) 2017-05-25 2018-02-07 Leistungsmodul
CN201810516157.8A CN108933087B (zh) 2017-05-25 2018-05-25 功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017103585A JP6858642B2 (ja) 2017-05-25 2017-05-25 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2018200918A true JP2018200918A (ja) 2018-12-20
JP6858642B2 JP6858642B2 (ja) 2021-04-14

Family

ID=63895056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017103585A Active JP6858642B2 (ja) 2017-05-25 2017-05-25 パワーモジュール

Country Status (4)

Country Link
US (1) US10117335B1 (ja)
JP (1) JP6858642B2 (ja)
CN (1) CN108933087B (ja)
DE (1) DE102018201872B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021229837A1 (ja) * 2020-05-12 2021-11-18 住友電気工業株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020208814A1 (de) 2020-07-15 2022-01-20 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatoranordnung und Verfahren zum Verbinden eines elektronischen Kondensators mit einem Trägersubstrat
GB2623543A (en) * 2022-10-19 2024-04-24 Rolls Royce Deutschland Ltd & Co Kg Method of managing heat dissipation for surface mounted devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0533568U (ja) * 1991-10-03 1993-04-30 三菱電機株式会社 リードレス部品実装構造
JPH0745926A (ja) * 1993-07-27 1995-02-14 Toyota Autom Loom Works Ltd 部品実装用基板及び実装方法
JPH11186331A (ja) * 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014123690A (ja) * 2012-12-24 2014-07-03 Denso Corp 回路基板
WO2015004956A1 (ja) * 2013-07-10 2015-01-15 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4350366B2 (ja) * 2002-12-24 2009-10-21 パナソニック株式会社 電子部品内蔵モジュール
JP2004356506A (ja) 2003-05-30 2004-12-16 Stanley Electric Co Ltd ガラス封止型発光ダイオード
KR101122492B1 (ko) * 2004-11-16 2012-02-29 강준모 솔더 범프를 구비한 반도체 장치 및 그 제조방법
JP4925296B2 (ja) 2004-12-28 2012-04-25 パナソニック株式会社 高熱伝導性回路モジュールの製造方法及び高熱伝導性回路モジュール
WO2011078214A1 (ja) 2009-12-24 2011-06-30 古河電気工業株式会社 射出成形基板と実装部品との取付構造
JP2012028513A (ja) 2010-07-22 2012-02-09 Elpida Memory Inc 半導体装置及びその製造方法
US8441127B2 (en) * 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
KR101936232B1 (ko) * 2012-05-24 2019-01-08 삼성전자주식회사 전기적 연결 구조 및 그 제조방법
US9275966B2 (en) 2012-06-21 2016-03-01 Freescale Semiconductor, Inc. Semiconductor device apparatus and assembly with opposite die orientations
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
CN105575924B (zh) * 2014-10-15 2018-07-03 台达电子工业股份有限公司 功率模块
KR20160099440A (ko) * 2015-02-12 2016-08-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0533568U (ja) * 1991-10-03 1993-04-30 三菱電機株式会社 リードレス部品実装構造
JPH0745926A (ja) * 1993-07-27 1995-02-14 Toyota Autom Loom Works Ltd 部品実装用基板及び実装方法
JPH11186331A (ja) * 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014123690A (ja) * 2012-12-24 2014-07-03 Denso Corp 回路基板
WO2015004956A1 (ja) * 2013-07-10 2015-01-15 三菱電機株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021229837A1 (ja) * 2020-05-12 2021-11-18 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
CN108933087A (zh) 2018-12-04
US10117335B1 (en) 2018-10-30
DE102018201872B4 (de) 2023-12-28
DE102018201872A1 (de) 2018-11-29
JP6858642B2 (ja) 2021-04-14
CN108933087B (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP6370257B2 (ja) 半導体装置
JP2015128194A (ja) 半導体装置
JP6163838B2 (ja) 加圧加熱接合構造及び加圧加熱接合方法
JP6858642B2 (ja) パワーモジュール
US9392713B2 (en) Low cost high strength surface mount package
JPWO2018194153A1 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP6366723B2 (ja) 半導体装置およびその製造方法
JP5732880B2 (ja) 半導体装置及びその製造方法
WO2013021726A1 (ja) 半導体装置および半導体装置の製造方法
JP5916651B2 (ja) 電力用半導体装置の製造方法
JP2017135183A (ja) 半導体装置
JP7180570B2 (ja) 半導体モジュール
JP6546496B2 (ja) 半導体パワーモジュール
KR102076893B1 (ko) 전자 제어 장치
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP7230419B2 (ja) 半導体装置、半導体装置の製造方法
JP7310161B2 (ja) 半導体装置及びその製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP2016134547A (ja) 半導体装置
JP4992302B2 (ja) パワー半導体モジュール
JP2558574B2 (ja) 半導体装置
JP2013149739A (ja) 電子機器モジュール
JP2018018939A (ja) 半導体パッケージ、および半導体装置
JP6698492B2 (ja) 半導体パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210324

R150 Certificate of patent or registration of utility model

Ref document number: 6858642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250