JP2018107372A - 半導体装置、半導体装置の製造方法及び電子装置 - Google Patents

半導体装置、半導体装置の製造方法及び電子装置 Download PDF

Info

Publication number
JP2018107372A
JP2018107372A JP2016254877A JP2016254877A JP2018107372A JP 2018107372 A JP2018107372 A JP 2018107372A JP 2016254877 A JP2016254877 A JP 2016254877A JP 2016254877 A JP2016254877 A JP 2016254877A JP 2018107372 A JP2018107372 A JP 2018107372A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
semiconductor device
cavity
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016254877A
Other languages
English (en)
Other versions
JP6810350B2 (ja
Inventor
史朗 尾崎
Shiro Ozaki
史朗 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016254877A priority Critical patent/JP6810350B2/ja
Priority to US15/798,843 priority patent/US10276671B2/en
Publication of JP2018107372A publication Critical patent/JP2018107372A/ja
Application granted granted Critical
Publication of JP6810350B2 publication Critical patent/JP6810350B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置の絶縁層に起因した寄生容量の発生を抑える。【解決手段】半導体装置１Ａは、化合物半導体層２０、ゲート電極１１、絶縁層３１及び絶縁層３２を含む。絶縁層３１は、化合物半導体層２０上のゲート電極１１を覆い、ゲート電極１１の周囲に空洞３１ａを有する。絶縁層３２は、絶縁層３１上に設けられ、空洞３１ａに対応する部位に開口８０を有する。ゲート電極１１を覆う絶縁層３１上に設けられる絶縁層３２の、空洞３１ａに対応する部位が開口８０により除去され、絶縁層３２に起因した寄生容量の発生が抑えられる。【選択図】図２

Description

本発明は、半導体装置、半導体装置の製造方法及び電子装置に関する。
半導体装置内に発生する寄生容量を低減する技術として、ゲート電極又は配線を覆う絶縁層を低誘電率化する技術のほか、ゲート電極又は配線を覆う絶縁層のそのゲート電極又は配線の周囲に空洞（空間）を設ける技術が知られている。
特開平１１−２７４１７５号公報 特開２００９−２７２４３３号公報 特開２０１５−２０４３６５号公報
ゲート電極又は配線を覆いその周囲に空洞を有する絶縁層が設けられた半導体装置では、その絶縁層の上層に更に別の絶縁層が設けられた場合、その上層の絶縁層に起因した寄生容量が発生し、半導体装置の特性が劣化してしまうことが起こり得る。
一観点によれば、基板と、前記基板上に設けられた第１導体部と、前記基板上に設けられ、前記第１導体部を覆い、前記第１導体部の周囲に空洞を有する第１絶縁層と、前記第１絶縁層上に設けられ、前記空洞に対応する部位に開口を有する第２絶縁層とを含む半導体装置が提供される。
また、一観点によれば、基板上に設けられた第１導体部の周囲に犠牲層を形成する工程と、前記基板上に、前記第１導体部及び前記犠牲層を覆う第１絶縁層を形成する工程と、前記第１絶縁層上に、前記犠牲層に対応する部位に開口を有する第２絶縁層を形成する工程と、前記第１絶縁層及び前記開口を通して前記犠牲層を除去し、前記第１導体部の周囲に空洞を形成する工程とを含む半導体装置の製造方法が提供される。
また、一観点によれば、上記のような半導体装置を備える電子装置が提供される。
絶縁層に起因した寄生容量の発生が抑えられる半導体装置が実現される。また、そのような半導体装置を備える電子装置が実現される。
半導体装置の一例を示す図である。 第１の実施の形態に係る半導体装置の第１の構成例を示す図である。 第１の実施の形態に係る空洞及び開口の説明図である。 第１の実施の形態に係る半導体装置の第２の構成例を示す図である。 第２の実施の形態に係る半導体装置の形成方法を示す図（その１）である。 第２の実施の形態に係る半導体装置の形成方法を示す図（その２）である。 第２の実施の形態に係る半導体装置の形成方法を示す図（その３）である。 第２の実施の形態に係る半導体装置の形成方法を示す図（その４）である。 第３の実施の形態に係る半導体装置の第１の構成例を示す図である。 第３の実施の形態に係る半導体装置の第２の構成例を示す図である。 第４の実施の形態に係る半導体装置の形成方法の一例を示す図（その１）である。 第４の実施の形態に係る半導体装置の形成方法の一例を示す図（その２）である。 第４の実施の形態に係る半導体装置の形成方法の別例を示す図（その１）である。 第４の実施の形態に係る半導体装置の形成方法の別例を示す図（その２）である。 第４の実施の形態に係る半導体装置の形成方法の別例を示す図（その３）である。 第５の実施の形態に係る半導体装置の一例を示す図である。 第５の実施の形態に係る半導体装置の形成方法を示す図（その１）である。 第５の実施の形態に係る半導体装置の形成方法を示す図（その２）である。 第６の実施の形態に係る半導体パッケージの一例を示す図である。 第７の実施の形態に係る力率改善回路の一例を示す図である。 第８の実施の形態に係る電源装置の一例を示す図である。 第９の実施の形態に係る増幅器の一例を示す図である。
はじめに、半導体装置の一例について説明する。
図１は半導体装置の一例を示す図である。図１には、半導体装置の一例の要部断面を模式的に図示している。
図１に示す半導体装置６００は、高電子移動度トランジスタ（High Electron Mobility Transistor；ＨＥＭＴ）６１０を備える。
半導体装置６００には、チャネル層（電子走行層）、スペーサ層、電子供給層及びキャップ層等を含む化合物半導体層６２０が用いられる。
化合物半導体層６２０の、素子分離領域６２１で画定された活性領域に、ＨＥＭＴ６１０のゲート電極６１１、並びに一対の電極６１２及び電極６１３が設けられる。電極６１２は、ＨＥＭＴ６１０のソース電極又はドレイン電極として用いられ、化合物半導体層６２０（その電子供給層）に接続される。電極６１３は、ＨＥＭＴ６１０のドレイン電極又はソース電極として用いられ、化合物半導体層６２０（その電子供給層）に接続される。活性領域には、窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯ）等を用いて絶縁層６３０が形成され、ゲート電極６１１は、絶縁層６３０を貫通して化合物半導体層６２０（そのキャップ層）に接続される。図１には、断面形状がＴ型のゲート電極６１１を例示している。
ＨＥＭＴ６１０は、いわゆるＬｏｗ−ｋ材料等の比較的低誘電率の材料が用いられた絶縁層６３１で覆われる。絶縁層６３１は、ゲート電極６１１の周囲に空洞６３１ａを有する。半導体装置６００では、このような絶縁層６３１上に、ＳｉＮ等の比較的高誘電率の材料が用いられた絶縁層６３２が設けられ、この絶縁層６３２上に更に、Ｌｏｗ−ｋ材料等の比較的低誘電率の材料が用いられた絶縁層６３３が設けられる。例えば、この絶縁層６３３上には、ＳｉＮ等の比較的高誘電率の材料が用いられた絶縁層６３４が設けられる。絶縁層６３１及び絶縁層６３３に用いられる比較的低誘電率の材料としては、シルセスキオキサンを用いることができる。このような材料は、籠状の分子構造を有し、それを用いて形成される絶縁層６３１及び絶縁層６３３の内部には、分子構造に由来した空孔が形成される。即ち、絶縁層６３１及び絶縁層６３３は、多孔質層となる。
これらの絶縁層６３４、絶縁層６３３、絶縁層６３２、絶縁層６３１及び絶縁層６３０を貫通するように、コンタクト部６４０ａ及びコンタクト部６４０ｂ、並びにコンタクト部６４０ｃが設けられる。絶縁層６３４上には、コンタクト部６４０ａ及びコンタクト部６４０ｃと接続される配線６５０ａ、並びにコンタクト部６４０ｂと接続される配線６５０ｂが設けられる。コンタクト部６４０ａ及び配線６５０ａは、ＨＥＭＴ６１０の電極６１２と接続され、コンタクト部６４０ｂ及び配線６５０ｂは、ＨＥＭＴ６１０の電極６１３と接続される。配線６５０ａ及びコンタクト部６４０ａを介してＨＥＭＴ６１０の電極６１２に繋がるコンタクト部６４０ｃは、例えば、化合物半導体層６２０に設けられるビアや裏面電極等の導体部（図示せず）と接続される。
また、半導体装置６００の化合物半導体層６２０上には、ＨＥＭＴ６１０と共に、受動素子、例えばキャパシタ６６０が混載される。半導体装置６００では、比較的高誘電率の絶縁層６３２の一部が利用され、これを下部電極６６１と上部電極６６２で挟んだキャパシタ６６０が、化合物半導体層６２０上に設けられる。
ところで、ＨＥＭＴは、優れた高速特性を有するため、光通信システムの信号処理回路、その他の高速デジタル回路等に応用される。特に、優れた低雑音特性を有するため、マイクロ波やミリ波帯での増幅器への応用も期待されている。ミリ波帯域で増幅器を動作させる際、十分な増幅利得を得るためには、高い電流利得遮断周波数（ｆＴ）が求められる。そのため、トランジスタの増幅率に関連するパラメータである相互コンダクタンス（ｇｍ）を向上させることに加え、ゲート長を短縮してゲート−ソース間の容量を低減することが重要になる。また、モジュールを小型化するため、モノリシックマイクロ波集積回路（Monolithic Microwave Integrated Circuit；ＭＭＩＣ）化した際には、配線間の絶縁層により寄生容量が発生するため、絶縁膜の低誘電率化が重要になる。そこで、ベンゾシクロブテンやポリシラザン等の比較的低誘電率の材料がＭＭＩＣの配線層（その絶縁材料）に用いられる。高周波特性への影響が大きいＨＥＭＴの周囲については、絶縁材料を除去して空洞化する技術が提案されている。
図１に示す半導体装置６００のように、ＨＥＭＴ６１０を覆う絶縁層６３１の、ゲート電極６１１の周囲の部分に空洞６３１ａを設けると、この部分に絶縁材料（Ｌｏｗ−ｋ材料或いはＳｉＮ等）が設けられている場合に比べて、ゲート電極６１１と他の導体との間で発生する寄生容量が低減される。半導体装置６００では、このような空洞６３１ａによる寄生容量の低減により、ＨＥＭＴ６１０の特性、例えばその高速性を活かした高周波特性の劣化が抑えられる。
しかし、上記のような構成を有する半導体装置６００では、ＭＭＩＣとする場合、ＨＥＭＴ６１０を覆いそのゲート電極６１１の周囲に空洞６３１ａを有する絶縁層６３１の上層に更に、例えば絶縁層６３２及び絶縁層６３３が設けられる。これらのうち、絶縁層６３１及び絶縁層６３３には、Ｌｏｗ−ｋ材料等の比較的低誘電率の材料が用いられ、絶縁層６３２には、ＳｉＮ等の比較的高誘電率の材料が用いられる。このように比較的低誘電率の絶縁層６３１の上層に比較的高誘電率の絶縁層６３２が設けられていることで、半導体装置６００には、その絶縁層６３２に起因した寄生容量が発生する可能性がある。絶縁層６３２に起因して発生する寄生容量は、半導体装置６００の高周波特性等、その特性の劣化を引き起こす恐れがある。
ＳｉＮ等の比較的高誘電率の材料が用いられる絶縁層６３２は、例えば、Ｌｏｗ−ｋ材料等の比較的低誘電率の材料が用いられる絶縁層６３１をエッチングする際のハードマスクに利用されたり、ＭＭＩＣにおけるキャパシタ６６０の誘電体に利用されたりする。そのため、ＭＭＩＣの半導体装置６００を得る場合、絶縁層６３２を設けない構成にすることは難しい。
また、空洞６３１ａの形成には、例えば、次のような方法が用いられる。まず、ＨＥＭＴ６１０が形成された化合物半導体層６２０上の、絶縁層６３０の上に、ゲート電極６１１を覆うように、紫外線等の光で分解される材料が用いられて犠牲層（充填剤）が形成される。このような犠牲層の上に、多孔質の絶縁層６３１が形成される。その後、紫外線等の光が照射されて、ゲート電極６１１の周囲の犠牲層が分解、ガス化される。ガス化された犠牲層の成分は、多孔質の絶縁層６３１の空孔を通じて除去される。犠牲層が除去されることで、ゲート電極６１１の周囲に空洞６３１ａが形成される。
このように犠牲層を光で分解、ガス化して絶縁層６３１の空孔から除去する方法では、犠牲層除去目的で絶縁層６３１を貫通して犠牲層に通じる孔を形成することを要しない。そのため、ゲート電極６１１の周囲の空洞６３１ａに通じるような孔が形成されず、耐湿性確保の観点から有効である。
しかし、上記のように絶縁層６３１上に更に、ＳｉＮ等の比較的高誘電率の材料が用いられて絶縁層６３２が形成される場合には、紫外線等の光の透過率が低下し、犠牲層が十分に分解、ガス化されないことが起こり得る。また、ＳｉＮ等の比較的高誘電率の材料を用いて形成される絶縁層６３２は、比較的低誘電率の多孔質の絶縁層６３１に比べて、その膜質が緻密になる。このように比較的緻密な絶縁層６３２が絶縁層６３１上に存在すると、たとえ犠牲層が光で分解、ガス化されても、そのガス化された犠牲層の成分が抜けにくくなり、ゲート電極６１１の周囲に犠牲層が残存し、十分な寄生容量の低減が図れないことが起こり得る。
以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用し、ゲート電極の周囲に空洞を有する半導体装置を実現する。
まず、第１の実施の形態について説明する。
図２は第１の実施の形態に係る半導体装置の第１の構成例を示す図である。図２には、第１の実施の形態に係る半導体装置の、第１の構成例の要部断面を模式的に図示している。
図２に示す半導体装置１Ａは、化合物半導体層２０、及び化合物半導体層２０を用いて形成されたＨＥＭＴ１０を備える。
化合物半導体層２０は、炭化ケイ素（ＳｉＣ）等の半導体基板２０ａ上にバッファ層２０ｂを介して積層された電子走行層２０ｃ、スペーサ層２０ｄ、電子供給層２０ｅ及びキャップ層２０ｆを含む。
ＨＥＭＴ１０を、ガリウム窒素（ＧａＮ）及びアルミニウムガリウム窒素（ＡｌＧａＮ）を材料に用いるＧａＮ系ＨＥＭＴとする場合、化合物半導体層２０には、例えば、次のような構造が採用される。バッファ層２０ｂ及び電子走行層２０ｃには、ｉ型のＧａＮ層（ｉ−ＧａＮ）が用いられる。スペーサ層２０ｄには、ｉ型のＡｌＧａＮ層（ｉ−ＡｌＧａＮ）が用いられる。電子供給層２０ｅには、ｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ）が用いられる。キャップ層２０ｆには、ｎ型のＧａＮ層（ｎ−ＧａＮ）が用いられる。ＧａＮとＡｌＧａＮの格子定数差に起因した歪みにより発生するピエゾ分極及びＡｌＧａＮの自発分極により、電子走行層２０ｃの上面近傍に２次元電子ガス（２ＤＥＧ）が形成される。
化合物半導体層２０の、素子分離領域２１で画定された活性領域に、ＨＥＭＴ１０のゲート電極１１、並びに一対の電極１２及び電極１３が設けられる。電極１２は、ＨＥＭＴ１０のソース電極又はドレイン電極として用いられ、電極１３は、ＨＥＭＴ１０のドレイン電極又はソース電極として用いられる。電極１２及び電極１３は、化合物半導体層２０の電子供給層２０ｅに接続（オーミック接続）される。電極１２及び電極１３には共に、金属材料、例えばチタン（Ｔｉ）及びアルミニウム（Ａｌ）が用いられる。
活性領域には、ＳｉＮ等を用いて絶縁層３０が形成される。化合物半導体層２０のキャップ層２０ｆ、並びに電極１２及び電極１３は、絶縁層３０で覆われる。ゲート電極１１は、絶縁層３０を貫通してキャップ層２０ｆに接続される。図２には、断面形状がＴ型のゲート電極１１を例示している。ゲート電極１１には、金属材料、例えばニッケル（Ｎｉ）及び金（Ａｕ）が用いられる。
ＨＥＭＴ１０は、Ｌｏｗ−ｋ材料等の比較的低誘電率の材料が用いられた絶縁層３１で覆われる。絶縁層３１は、ゲート電極１１の周囲に空洞３１ａを有する。半導体装置１Ａでは、このような絶縁層３１上に、ＳｉＮ等の比較的高誘電率の材料が用いられた絶縁層３２が設けられ、この絶縁層３２上に更に、Ｌｏｗ−ｋ材料等の比較的低誘電率の材料が用いられた絶縁層３３が設けられる。例えば、この絶縁層３３上には、ＳｉＮ等の比較的高誘電率の材料が用いられた絶縁層３４が設けられる。絶縁層３１及び絶縁層３３に用いられる比較的低誘電率の材料としては、シルセスキオキサン、例えばメチルシルセスキオキサンを用いることができる。このような材料は、籠状の分子構造を有する。このような材料を用いて形成される絶縁層３１及び絶縁層３３の内部には、その材料の分子構造に由来した空孔が形成される。即ち、絶縁層３１及び絶縁層３３は、多孔質層となる。
これらの絶縁層３４、絶縁層３３、絶縁層３２、絶縁層３１及び絶縁層３０を貫通するように、コンタクト部４０ａ及びコンタクト部４０ｂ、並びにコンタクト部４０ｃが設けられる。絶縁層３４上には、コンタクト部４０ａ及びコンタクト部４０ｃと接続される配線５０ａ、並びにコンタクト部４０ｂと接続される配線５０ｂが設けられる。尚、ここでは図示を省略するが、同様に絶縁層３４、絶縁層３３、絶縁層３２、絶縁層３１及び絶縁層３０を貫通するように、ゲート電極１１に接続されるコンタクト部、及びそれに接続される配線が設けられる。
コンタクト部４０ａ及び配線５０ａは、ＨＥＭＴ１０の電極１２と接続され、コンタクト部４０ｂ及び配線５０ｂは、ＨＥＭＴ１０の電極１３と接続される。配線５０ａ及びコンタクト部４０ａを介してＨＥＭＴ１０の電極１２に繋がるコンタクト部４０ｃは、化合物半導体層２０に設けられるビアや裏面電極等の導体部（図示せず）と接続される。コンタクト部４０ａ及び配線５０ａ、並びにコンタクト部４０ｂ及び配線５０ｂには、金属材料、例えばチタンタングステン（ＴｉＷ）及びＡｕが用いられる。コンタクト部４０ｃ等の他の導体部にも同様に、金属材料が用いられる。
また、半導体装置１Ａの化合物半導体層２０上には、ＨＥＭＴ１０と共に、受動素子、例えばキャパシタ６０が混載される。半導体装置１Ａでは、比較的高誘電率の絶縁層３２の一部が利用され、これを下部電極６１と上部電極６２とで挟んだキャパシタ６０が、化合物半導体層２０上に設けられる。
半導体装置１Ａでは、ＨＥＭＴ１０のゲート電極１１を覆いその周囲に空洞３１ａを有する絶縁層３１上の、絶縁層３２、絶縁層３３及び絶縁層３４を貫通するように、絶縁層３１の空洞３１ａに対応して、開口８０が設けられる。
半導体装置１Ａは、このような開口８０が設けられることで、絶縁層３１の空洞３１ａ（少なくともその一部）の上方から、比較的高誘電率の絶縁層３２（及び絶縁層３４）が部分的に除去された構造になる。これにより、空洞３１ａ内に位置するゲート電極１１と、他の導体部との間、例えば電極１２若しくは電極１３又はそれらに接続されるコンタクト部４０ａ若しくはコンタクト部４０ｂとの間で発生する寄生容量が低減される。半導体装置１Ａでは、ゲート電極１１の周囲に空洞３１ａが設けられ、更にその空洞３１ａの上方から開口８０によって比較的高誘電率の絶縁層３２が除去されて、寄生容量の発生が抑えられる。これにより、寄生容量による半導体装置１Ａの、高周波特性等の特性の劣化が抑えられる。
また、半導体装置１Ａでは、空洞３１ａの上方の部分が除去された絶縁層３２の残りの部分を、ハードマスクとして利用したり、キャパシタ６０の誘電体として利用したりすることができる。
図３は第１の実施の形態に係る空洞及び開口の説明図である。
図３（Ａ）〜図３（Ｃ）には、上記のＨＥＭＴ１０及びその上層に設けられる絶縁層３１及び絶縁層３２（並びに絶縁層３３及び絶縁層３４）を、絶縁層３２側から見た時の要部平面レイアウトの一例を模式的に図示している。
ＨＥＭＴ１０では、ゲート電極１１の両側に、ソース電極又はドレイン電極として機能する電極１２及び電極１３が設けられる。ゲート電極１１にはコンタクト部４０ｄが接続され、電極１２及び電極１３にはコンタクト部４０ａ及びコンタクト部４０ｂが接続される。ゲート電極１１の周囲に、それを覆う絶縁層３１の空洞３１ａが設けられる。ここでは一例として、電極１２と電極１３との間の領域にあってゲート電極１１の一部が内包される空洞３１ａが設けられている場合を図示している。
絶縁層３１の空洞３１ａに対応して、その上層の絶縁層３２に開口８０が設けられる。空洞３１ａに対応する開口８０は、例えば図３（Ａ）に示すように、平面視で空洞３１ａと同じか又は同等のサイズとすることができる。
或いは、空洞３１ａに対応して設けられる開口８０は、例えば図３（Ｂ）に示すように、平面視で空洞３１ａよりも大きく、空洞３１ａとその全体を包含して重複するようなサイズとすることもできる。このようなサイズの開口８０を設けると、空洞３１ａの上方の、比較的高誘電率の絶縁層３２が存在しない領域を広域化することができるため、絶縁層３２による寄生容量を効果的に低減することができる。また、開口８０のサイズを空洞３１ａよりも大きくした場合には、後述のように犠牲層を光分解によりガス化して除去する方法を用いて空洞３１ａを形成する際の、その犠牲層の除去効率を高めることが可能になる。
或いはまた、空洞３１ａに対応して設けられる開口８０は、例えば図３（Ｃ）に示すように、平面視で空洞３１ａよりも小さく、空洞３１ａの一部と重複するようなサイズとすることもできる。このようなサイズの開口８０を設けても、空洞３１ａの上方に、比較的高誘電率の絶縁層３２が存在しない領域を設けることができるため、絶縁層３２による寄生容量を低減することができる。但し、開口８０のサイズを空洞３１ａよりも小さくした場合、そのサイズによっては、後述のように犠牲層を光分解によりガス化して除去する方法を用いて空洞３１ａを形成する際に、その犠牲層の除去効率が低下し得る点に留意する。
尚、ここでは電極１２と電極１３との間の領域にあってゲート電極１１の一部が内包される空洞３１ａを例にしたが、空洞３１ａの配設領域はこれに限定されるものではない。例えば、空洞３１ａは、電極１２及び電極１３の外側まで延びて設けられていてもよいし、ゲート電極１１の全体を包含するように設けられていてもよい。開口８０は、空洞３１ａの配設領域に基づき、またコンタクト部４０ａ〜４０ｄ等の配置やそれらに接続される配線５０ａ，５０ｂ等（図３には図示せず）の配置を考慮して、図３（Ａ）〜図３（Ｃ）のような例に従い、空洞３１ａに対応して、設けることができる。
図４は第１の実施の形態に係る半導体装置の第２の構成例を示す図である。図４には、第１の実施の形態に係る半導体装置の、第２の構成例の要部断面を模式的に図示している。
図４に示す半導体装置１Ｂは、空洞３１ａに対応して設けられた開口８０が絶縁層３５で埋められた構成を有する点で、上記半導体装置１Ａと相違する。
開口８０を埋める絶縁層３５には、例えば、絶縁層３２に用いられるＳｉＮ等の材料よりも誘電率が低い、Ｌｏｗ−ｋ材料等の比較的低誘電率の材料が用いられる。このような材料としては、シルセスキオキサン、例えばメチルシルセスキオキサンを用いることができ、この場合、形成される絶縁層３５の内部には、その材料の籠状の分子構造に由来した空孔が形成される。即ち、絶縁層３５は、多孔質層となる。このような材料を絶縁層３５に用いることで、空洞３１ａの上方に設けられる絶縁部に起因した寄生容量の発生が抑えられる。更に、絶縁層３５で開口８０が埋められることで、耐湿性が高められ、空洞３１ａ及びＨＥＭＴ１０への水分の浸入、それによるＨＥＭＴ１０の特性の劣化が抑えられる。
開口８０を埋める絶縁層３５として、紫外線等の光の透過率が比較的高く、緻密性が比較的低いもの、例えば多孔質層を用いると、開口８０を絶縁層３５で埋めた後に、後述のように犠牲層を光分解によりガス化して除去する方法を用いて、空洞３１ａを形成することができる。
開口８０を埋める絶縁層３５は、単層構造のほか、比較的低誘電率の１層又は２層以上の絶縁層を積層した積層構造とすることもできる。また、開口８０を埋める絶縁層３５は、下層側に比較的低誘電率の１層又は２層以上の絶縁層を設け、上層側に比較的高誘電率の１層又は２層以上の絶縁層を設けた積層構造とすることもできる。上層側に比較的高誘電率の層があっても、ゲート電極１１から離れていれば、その比較的高誘電率の層に起因した寄生容量の発生は抑えられる。
尚、上記半導体装置１Ａ及び半導体装置１ＢのＨＥＭＴ１０としては、前述のようなＧａＮ及びＡｌＧａＮを材料に用いるＧａＮ系ＨＥＭＴに限らず、その他の材料系のＨＥＭＴを採用することもできる。
例えば、ＨＥＭＴ１０として、ＧａＮ及びインジウムアルミニウム窒素（ＩｎＡｌＮ）を材料に用いるＧａＮ系ＨＥＭＴや、ＧａＮ及びインジウムアルミニウムガリウム窒素（ＩｎＡｌＧａＮ）を材料に用いるＧａＮ系ＨＥＭＴを採用することもできる。ＧａＮ及びＩｎＡｌＮを用いるＧａＮ系ＨＥＭＴの場合、化合物半導体層２０の電子走行層２０ｃにはｉ−ＧａＮ、スペーサ層２０ｄにはｉ−ＩｎＡｌＮ、電子供給層２０ｅにはｎ−ＩｎＡｌＮ、キャップ層２０ｆにはｎ−ＧａＮが用いられる。ＧａＮ及びＩｎＡｌＧａＮを用いるＧａＮ系ＨＥＭＴの場合、化合物半導体層２０の電子走行層２０ｃにはｉ−ＧａＮ、スペーサ層２０ｄにはｉ−ＩｎＡｌＧａＮ、電子供給層２０ｅにはｎ−ＩｎＡｌＧａＮ、キャップ層２０ｆにはｎ−ＧａＮが用いられる。
また、ＨＥＭＴ１０には、上記のような各種ＧａＮ系ＨＥＭＴのほか、インジウムリン（ＩｎＰ）系ＨＥＭＴ等を採用することもできる。
次に、第２の実施の形態について説明する。
ここでは、上記第１の実施の形態で述べた半導体装置１Ａ及び半導体装置１Ｂの形成方法の一例を、第２の実施の形態として説明する。
図５〜図８は第２の実施の形態に係る半導体装置の形成方法を示す図である。図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｃ）、図７（Ａ）及び図７（Ｂ）、並びに図８（Ａ）及び図８（Ｂ）には、それぞれ第２の実施の形態に係る半導体装置の形成方法の、各工程の要部断面を模式的に図示している。
まず、図５（Ａ）に示すような、ＨＥＭＴ１０等が形成された化合物半導体層２０（基板）が準備される。
ＧａＮ及びＡｌＧａＮを用いるＧａＮ系ＨＥＭＴの場合であれば、まず、ＳｉＣ等の半導体基板２０ａ上に、例えばＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法により、ｉ−ＧａＮのバッファ層２０ｂ及び電子走行層２０ｃ、ｉ−ＡｌＧａＮのスペーサ層２０ｄ、ｎ−ＡｌＧａＮの電子供給層２０ｅ、ｎ−ＧａＮのキャップ層２０ｆが順に積層され、化合物半導体層２０が形成される。
次いで、例えばアルゴン（Ａｒ）のイオン注入により、素子分離領域２１が形成される。
次いで、電子供給層２０ｅ上に、ソース電極又はドレイン電極として用いられる電極１２及び電極１３が形成される。
その際は、まず、フォトリソグラフィ技術を用いて、化合物半導体層２０のキャップ層２０ｆ上に、電極１２及び電極１３を形成する領域に開口部を有するレジストが形成される。そのレジストをマスクにしたドライエッチング、例えば塩素系ガスを用いたドライエッチングにより、そのレジストの開口部に露出するキャップ層２０ｆが除去される。そして、全面、即ちレジストの上面及び開口部内に、電極１２及び電極１３となる金属材料、例えばＴｉ膜及びＡｌ膜が積層されて堆積され、その後、そのレジストがその上面に堆積されたＴｉ膜及びＡｌ膜と共に除去される（リフトオフ法）。これにより、化合物半導体層２０の電子供給層２０ｅ上の、電極１２及び電極１３を形成する領域に、Ｔｉ膜及びＡｌ膜が形成される。その後、熱処理、例えば窒素雰囲気中で温度４００℃〜１０００℃の条件で熱処理が行われる。この熱処理により、電子供給層２０ｅにオーミック接続された電極１２及び電極１３が形成される。
次いで、化合物半導体層２０上に、キャップ層２０ｆ、電極１２及び電極１３を覆う絶縁層３０（保護層）が形成される。例えば、絶縁層３０として、ＳｉＮ層がＣＶＤ（Chemical Vapor Deposition）法により形成される。
次いで、絶縁層３０を貫通しキャップ層２０ｆに接続されるゲート電極１１が形成される。
その際は、まず、フォトリソグラフィ技術を用いて、絶縁層３０上に、ゲート電極１１（例えばＴ型のゲート電極１１の脚部）を形成する領域に開口部を有するレジストが形成される。そのレジストをマスクにしたドライエッチング、例えば六フッ化硫黄（ＳＦ6）ガスを用いたドライエッチングにより、そのレジストの開口部に露出する絶縁層３０が除去される。その後、そのレジストが除去され、ゲート電極１１を形成する領域を含む領域に開口部を有するレジストが新たに形成される。そして、全面、即ち新たに形成されたレジストの上面及び開口部内に、ゲート電極１１となる金属材料、例えばＮｉ膜及びＡｕ膜が積層されて堆積され、その後、そのレジストがその上面に堆積されたＮｉ膜及びＡｕ膜と共に除去される（リフトオフ法）。これにより、化合物半導体層２０のキャップ層２０ｆ上に、Ｔ型のゲート電極１１が形成される。
例えば、このような方法により、図５（Ａ）に示すような、ＨＥＭＴ１０等が形成された化合物半導体層２０が得られる。
ＨＥＭＴ１０等が形成された化合物半導体層２０上に、図５（Ｂ）に示すように、犠牲層９０が形成される。
犠牲層９０には、紫外線等の光によって分解される材料が用いられる。例えば、犠牲層９０には、波長３００ｎｍ〜４００ｎｍの紫外線で分解され、酸素を有する官能基（カルボニル基（ＣＯ）、カルボキシル基（ＣＯＯＨ）、水酸基（ＯＨ）等）を含む有機層が用いられる。このような有機層としては、メチルグルタルイミドのほか、ポリメタクリル酸メチル、ポリプロピレン、ポリカーボネート等が挙げられる。
ＨＥＭＴ１０が形成された化合物半導体層２０上に、上記のような材料が、例えばスピンコート法により形成され、犠牲層９０が形成される。形成された犠牲層９０は、フォトリソグラフィ技術及びエッチング技術を用いて所定の領域（配設領域）に残るようにパターニングされる。例えば、犠牲層９０は、平面視で、電極１２と電極１３との間でゲート電極１１の一部又は全部が内包される領域に残るように、パターニングされる。或いは、犠牲層９０は、平面視で、ゲート電極１１の一部又は全部を包含し、且つ、電極１２の一部又は全部及び電極１３の一部又は全部を包含する領域に残るように、パターニングされる。
犠牲層９０の形成後、図５（Ｃ）に示すように、絶縁層３１、絶縁層３２、絶縁層３３及び絶縁層３４が形成される。
その際は、まず、犠牲層９０が覆われるように、比較的低誘電率の材料が用いられて、絶縁層３１が形成される。例えば、絶縁層３１として、多孔質層が形成される。
次いで、形成された絶縁層３１上に、比較的高誘電率の材料が用いられて、絶縁層３２が形成される。例えば、絶縁層３２として、ＳｉＮ層が形成される。ここでは図示を省略するが、この絶縁層３２は、化合物半導体層２０上に設けられるキャパシタ６０の誘電体として利用される。尚、この場合、キャパシタ６０を形成する領域には、絶縁層３２の形成前に、予め下部電極６１が形成され、絶縁層３２の形成後に、それを挟んで下部電極６１と対向する上部電極６２が形成され、キャパシタ６０が形成される。
次いで、形成された絶縁層３２上に、比較的低誘電率の材料が用いられて、絶縁層３３が形成される。例えば、絶縁層３３として、多孔質層が形成される。形成された絶縁層３３上には、例えば、比較的高誘電率の材料が用いられて、絶縁層３４が形成される。例えば、絶縁層３４として、ＳｉＮ層が形成される。
このような絶縁層３１、絶縁層３２、絶縁層３３及び絶縁層３４の形成後、図６（Ａ）に示すように、電極１２及び電極１３にそれぞれ通じるコンタクトホール４１ａ及びコンタクトホール４１ｂが形成される。ここでは図示を省略するが、これらのコンタクトホール４１ａ及びコンタクトホール４１ｂと共に、ゲート電極１１に通じるコンタクトホールも併せて形成される。
コンタクトホール４１ａ及びコンタクトホール４１ｂ等の形成後、図６（Ｂ）に示すように、コンタクト部４０ａ及びコンタクト部４０ｂ等、並びにそれらに接続される配線５０ａ及び配線５０ｂ等の導体部が形成される。
その際は、まず、全面、即ち絶縁層３４の上面並びにコンタクトホール４１ａ及びコンタクトホール４１ｂ等の内面に、スパッタリング法により、後述するめっき時のシード層となる金属材料、例えばＴｉＷ膜及びＡｕ膜が形成される。そして、シード層上に、配線５０ａ及び配線５０ｂ等を形成する領域に開口部を有するレジストが形成され、シード層上に、それを給電層に用いた電解めっきにより、配線５０ａ及び配線５０ｂ等となる配線金属材料、例えばＡｕ膜が堆積される。その後、そのレジストが除去され、そのレジストの除去後に露出するシード層がエッチングにより除去される。これにより、図６（Ｂ）に示すような、電極１２に接続されるコンタクト部４０ａとそれに接続される配線５０ａ、及び電極１３に接続されるコンタクト部４０ｂとそれに接続される配線５０ｂが形成される。更に、ここでは図示を省略するが、ゲート電極１１に接続されるコンタクト部とそれに接続される配線が併せて形成される。
コンタクト部４０ａ及びコンタクト部４０ｂ等、並びに配線５０ａ及び配線５０ｂ等の形成後、図６（Ｃ）に示すように、絶縁層３４、絶縁層３３及び絶縁層３２を貫通する開口８０が形成される。
上記所定の配設領域に残るようにパターニングされて形成された犠牲層９０に対応した領域、即ち平面視で犠牲層９０の全部又は一部と重複する領域の絶縁層３４、絶縁層３３及び絶縁層３２が除去され、開口８０が形成される。絶縁層３４、絶縁層３３及び絶縁層３２の除去は、フォトリソグラフィ技術及びエッチング技術を用いて行われる。例えば、所定の領域に開口部を有するレジストが形成され、それをマスクにしたエッチングによって絶縁層３４が除去され、更に絶縁層３３、絶縁層３２が順に除去される。絶縁層３４、絶縁層３３及び絶縁層３２のエッチング条件（エッチングガス、エッチング時間等）は、各々に用いられている材料や膜厚等に基づいて設定される。
開口８０の形成後、図７（Ａ）に示すように、絶縁層３１下の犠牲層９０が除去され、空洞３１ａが形成される。
その際は、例えば、真空中で、絶縁層３１を透過する紫外線等の光が、絶縁層３１を通して犠牲層９０に照射される。犠牲層９０は、照射される光によって分解され、ガス化される。ガス化された犠牲層９０の成分は、多孔質の絶縁層３１の空孔を通じて絶縁層３１の外部に排出される。これにより、絶縁層３１に空洞３１ａが形成される。
ここで、犠牲層９０の上方は、絶縁層３１上に形成された開口８０により、絶縁層３２、絶縁層３３及び絶縁層３４が部分的に除去された構造になっている。
これらの絶縁層３２、絶縁層３３及び絶縁層３４のうち、ＳｉＮ等が用いられる絶縁層３２及び絶縁層３４は、紫外線等の光の透過率が比較的低い。このような絶縁層３２及び絶縁層３４を含む、絶縁層３１上の絶縁層３２、絶縁層３３及び絶縁層３４が、犠牲層９０の上方から除去されていることで、紫外線等の光が犠牲層９０まで到達し易くなり、犠牲層９０の分解、ガス化の効率が高まる。
更に、ＳｉＮ等が用いられる絶縁層３２及び絶縁層３４は、膜質が比較的緻密になる。このような絶縁層３２及び絶縁層３４を含む、絶縁層３１上の絶縁層３２、絶縁層３３及び絶縁層３４が、犠牲層９０の上方から除去されていることで、ガス化された犠牲層９０の成分が絶縁層３１の外部に排出され易くなり、犠牲層９０の除去効率が高まる。
犠牲層９０の上方に開口８０が形成されることにより、絶縁層３１下の犠牲層９０の残存、即ちゲート電極１１周囲の犠牲層９０の残存を抑えた安定な空洞３１ａの形成が可能になる。
以上、図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｃ）、及び図７（Ａ）で述べたような工程により、上記半導体装置１Ａ（図２）が得られる。
半導体装置１Ａでは、空洞３１ａの上方からＳｉＮ等の比較的高誘電率の絶縁層３２及び絶縁層３４が除去され、更に、空洞３１ａ内におけるゲート電極１１周囲の犠牲層９０の残存が抑えられるため、それらに起因した寄生容量の発生が抑えられる。これにより、寄生容量による特性の劣化が抑えられた半導体装置１Ａが実現される。
図７（Ａ）に示したような空洞３１ａの形成（犠牲層９０の除去）後、更に図７（Ｂ）に示すように、空洞３１ａの上方の開口８０を絶縁層３５で埋めると、上記半導体装置１Ｂ（図４）が得られる。例えば、空洞３１ａの形成後、絶縁層３２に用いられるＳｉＮ等の材料よりも比較的低誘電率の材料が、スピンコート法等により、開口８０内に充填される。
半導体装置１Ｂでは、開口８０が絶縁層３５で埋められることで、耐湿性が高められる。これにより、空洞３１ａ及びＨＥＭＴ１０への水分の浸入、それによるＨＥＭＴ１０の特性の劣化が抑えられた半導体装置１Ｂが実現される。
半導体装置１Ｂの形成において、開口８０を絶縁層３５で埋める工程は、空洞３１ａの形成後に限らず、空洞３１ａの形成前に、行われてもよい。
即ち、図６（Ｃ）に示した開口８０の形成後、犠牲層９０を除去することなく、図８（Ａ）に示すように、開口８０を絶縁層３５で埋める。その後、図８（Ｂ）に示すように、犠牲層９０を除去し、空洞３１ａを形成する。絶縁層３５には、紫外線等の光の透過率が比較的高く、緻密性が比較的低い多孔質のものが用いられる。このような絶縁層３５を用いると、空洞３１ａの形成（犠牲層９０の除去）前に開口８０を絶縁層３５で埋めても、光を犠牲層９０まで到達させてそれを分解、ガス化し、ガス化した成分を絶縁層３１及び絶縁層３５の空孔を通じて排出することができる。絶縁層３５に、絶縁層３１よりも空孔率の高い材料を用いると、空孔率の低い材料を用いる場合に比べて、犠牲層９０の除去効率を高めることが可能になる。
尚、半導体装置１Ａ及び半導体装置１Ｂの形成においては、化合物半導体層２０の裏面を研削する工程（バックグラインド）が実施される場合がある。更に、研削された化合物半導体層２０を貫通して配線層側の導体部（例えばコンタクト部４０ｃ）に接続されるビアの形成、研削された化合物半導体層２０の裏面に電極を形成する工程等も実施され得る。このように化合物半導体層２０のバックグラインドが実施される場合には、そのバックグラインド後に、空洞３１ａの形成（図７（Ａ）又は図８（Ｂ））、又は開口８０の形成（図６（Ｃ））と空洞３１ａの形成（図７（Ａ）又は図８（Ｂ））とを行うようにしてもよい。バックグラインドの際には、化合物半導体層２０に比較的大きな力や熱が加わることがあるため、この時点で既に空洞３１ａが形成されていると、その力や熱によって空洞３１ａ付近の層に剥離が発生する恐れがある。これに対し、バックグラインドの際、空洞３１ａが形成されてない、即ち犠牲層９０が形成されていると、そのような空洞３１ａ付近の層に発生する剥離を効果的に抑えることが可能になる。
次に、第３の実施の形態について説明する。
ここでは、上記第１及び第２の実施の形態で述べた半導体装置１Ａ及び半導体装置１Ｂの変形例を、第３の実施の形態として説明する。
図９は第３の実施の形態に係る半導体装置の第１の構成例を示す図である。図９（Ａ）には、第３の実施の形態に係る半導体装置の、第１の構成例の要部断面を模式的に図示している。図９（Ｂ）には、第３の実施の形態に係る半導体装置の、第１の構成例の要部平面レイアウトを模式的に図示している。尚、図９（Ａ）は、図９（Ｂ）のＬ９−Ｌ９線の位置に相当する断面模式図である。
図９（Ａ）に示す半導体装置１Ｃは、ゲート電極１１を覆う絶縁層３１に設けられる空洞３１ａが、ソース電極又はドレイン電極として用いられる電極１２及び電極１３（それらに接続されたコンタクト部４０ａ及びコンタクト部４０ｂ）の位置まで広域化されている。そのような空洞３１ａに対応して、絶縁層３１上の絶縁層３２（並びに絶縁層３３及び絶縁層３４）に開口８０が設けられる。半導体装置１Ｃは、このような点で、上記半導体装置１Ａと相違する。
空洞３１ａに対応して設けられる開口８０は、例えば図９（Ｂ）に示すように、平面視で、コンタクト部４０ａ及びコンタクト部４０ｂに接続される配線５０ａ及び配線５０ｂを避けて、空洞３１ａの上方に設けられる。空洞３１ａが広域化され、それに対応して設けられる開口８０も広域化されることで、ＨＥＭＴ１０の上方に残存する比較的高誘電率の絶縁層３２が減少され、絶縁層３２に起因した寄生容量の低減が図られる。これにより、寄生容量による特性の劣化が抑えられた半導体装置１Ｃが実現される。
図１０は第３の実施の形態に係る半導体装置の第２の構成例を示す図である。図１０（Ａ）には、第３の実施の形態に係る半導体装置の、第２の構成例の要部断面を模式的に図示している。図１０（Ｂ）には、第３の実施の形態に係る半導体装置の、第２の構成例の要部平面レイアウトを模式的に図示している。尚、図１０（Ａ）は、図１０（Ｂ）のＬ１０−Ｌ１０線の位置に相当する断面模式図である。
図１０（Ａ）に示す半導体装置１Ｄは、ゲート電極１１を覆う絶縁層３１に設けられる空洞３１ａが、ソース電極又はドレイン電極として用いられる電極１２及び電極１３（それらに接続されたコンタクト部４０ａ及びコンタクト部４０ｂ）の外側の位置まで広域化されている。そのような空洞３１ａに対応して、絶縁層３１上の絶縁層３２（並びに絶縁層３３及び絶縁層３４）に開口８０が設けられる。半導体装置１Ｄは、このような点で、上記半導体装置１Ａと相違する。
空洞３１ａに対応して設けられる開口８０は、例えば図１０（Ｂ）に示すように、平面視で、コンタクト部４０ａ及びコンタクト部４０ｂに接続される配線５０ａ及び配線５０ｂを避けて、空洞３１ａの上方に設けられる。空洞３１ａが広域化され、それに対応して設けられる開口８０も広域化されることで、ＨＥＭＴ１０の上方に残存する比較的高誘電率の絶縁層３２が減少され、絶縁層３２に起因した寄生容量の低減が図られる。これにより、寄生容量による特性の劣化が抑えられた半導体装置１Ｄが実現される。
尚、半導体装置１Ｃ及び半導体装置１Ｄの開口８０の平面形状は、上記の例に限定されるものではない。空洞３１ａ、並びにコンタクト部４０ａ及びコンタクト部４０ｂとそれらに接続される配線５０ａ及び配線５０ｂの配置に基づき、開口８０の平面形状を設定することができる。
また、半導体装置１Ｃ及び半導体装置１Ｄの開口８０は、上記半導体装置１Ｂの例に従い、絶縁層３２に用いられるＳｉＮ等の材料よりも比較的低誘電率の材料が用いられた絶縁層３５によって埋められてもよい。
半導体装置１Ｃ及び半導体装置１Ｄは、上記第２の実施の形態で述べたような形成方法の例に従い、犠牲層９０の配設領域（図５（Ｂ））及び開口８０の形成領域（図６（Ｃ））を適宜変更することで、形成することができる。
次に、第４の実施の形態について説明する。
ここでは、半導体装置の形成方法のいくつかの別例を、第４の実施の形態として説明する。
図１１及び図１２は第４の実施の形態に係る半導体装置の形成方法の一例を示す図である。図１１（Ａ）〜図１１（Ｃ）、並びに図１２（Ａ）及び図１２（Ｂ）にはそれぞれ、第４の実施の形態に係る半導体装置の形成方法の、各工程の要部断面を模式的に図示している。
この例では、上記第２の実施の形態で述べた図５（Ａ）〜図５（Ｃ）の工程後、図１１（Ａ）に示すように、絶縁層３４、絶縁層３３及び絶縁層３２を貫通する開口８０が形成される。開口８０は、上記図６（Ｃ）の工程の例に従い、フォトリソグラフィ技術及びエッチング技術を用いて、所定の領域に形成される。
開口８０の形成後、図１１（Ｂ）に示すように、絶縁層３１下の犠牲層９０が除去され、空洞３１ａが形成される。空洞３１ａの形成は、上記図７（Ａ）の工程の例に従い、紫外線等の光の照射によって犠牲層９０を分解、ガス化し、そのガス化された犠牲層９０の成分を、多孔質の絶縁層３１の空孔を通じて絶縁層３１の外部に排出することで、行われる。
空洞３１ａの形成後、図１１（Ｃ）に示すように、開口８０が、絶縁層３２に用いられるＳｉＮ等の材料よりも比較的低誘電率の材料が用いられた絶縁層３５で埋められる。
尚、上記図８（Ａ）及び図８（Ｂ）に示した例に従い、開口８０の形成後、その開口８０を絶縁層３５で埋めた後、絶縁層３１及び絶縁層３５の空孔を通じて犠牲層９０を除去し、空洞３１ａを形成するようにしてもよい。
空洞３１ａ及び絶縁層３５の形成後、図１２（Ａ）に示すように、コンタクト部４０ａ及びコンタクト部４０ｂ等、並びにそれらに接続される配線５０ａ及び配線５０ｂ等が形成される。上記図６（Ａ）及び図６（Ｂ）の工程の例に従って行われる。
このような方法を用いて半導体装置１Ｂを得てもよい。
このように空洞３１ａ、及び開口８０を埋める絶縁層３５を形成した後に、配線５０ａ及び配線５０ｂ等を形成する方法では、図１２（Ｂ）に示す半導体装置１Ｂａのように、開口８０を埋める絶縁層３５上に配線５０ｃを形成することもできる。配線５０ｃは、配線５０ａ及び配線５０ｂ等と分離された配線でもよいし、配線５０ａ及び配線５０ｂ等のいずれかと接続された又は一体の配線でもよい。開口８０を埋める絶縁層３５上にも配線５０ｃを形成することができるため、半導体装置１Ｂａにおける配線レイアウトの自由度を向上させることが可能になる。
尚、化合物半導体層２０のバックグラインドが実施されるような場合には、そのバックグラインド後に、空洞３１ａの形成、又は開口８０の形成と空洞３１ａの形成とを行うようにしてもよい。このように、空洞３１ａが形成されてない（犠牲層９０が形成されている）状態でバックグラインドを行うようにすると、その時に加わる力や熱によって空洞３１ａ付近の層に発生する剥離を効果的に抑えることが可能になる。
また、化合物半導体層２０上に設けられる絶縁層群は、上記のような絶縁層３０〜３５に限定されない。例えば、次の図１３〜図１５に示すような方法を用いて形成される構造とすることもできる。
図１３〜図１５は第４の実施の形態に係る半導体装置の形成方法の別例を示す図である。図１３（Ａ）〜図１３（Ｃ）、図１４（Ａ）〜図１４（Ｃ）、並びに図１５（Ａ）及び図１５（Ｂ）にはそれぞれ、第４の実施の形態に係る半導体装置の形成方法の別例における、各工程の要部断面を模式的に図示している。
図１３に示す方法では、まず絶縁層３４の形成まで行った後、図１３（Ａ）に示すように、比較的低誘電率の絶縁層３６及び比較的高誘電率の絶縁層３７の形成を行う。その後、図１３（Ｂ）に示すように、絶縁層３７から絶縁層３２まで貫通する開口８１を形成し、紫外線等の光の照射により、図１３（Ｃ）に示すように、多孔質の絶縁層３１を通じて犠牲層９０を除去し、空洞３１ａを形成する。
また、図１４に示す方法では、まず犠牲層９０を除去せずに絶縁層３５の形成まで行った後、図１４（Ａ）に示すように、比較的低誘電率の絶縁層３６及び比較的高誘電率の絶縁層３７の形成を行う。その後、図１４（Ｂ）に示すように、絶縁層３７及び絶縁層３６を貫通する開口８２を形成し、これを比較的低誘電率の多孔質の絶縁層３８（例えば空孔率が絶縁層３１及び絶縁層３５と同等か又はそれらよりも高い絶縁層３８）で埋める。そして、紫外線等の光の照射により、図１４（Ｃ）に示すように、多孔質の絶縁層３１及び絶縁層３８を通じて犠牲層９０を除去し、空洞３１ａを形成する。
また、図１５に示す方法では、まず開口８０の形成後、犠牲層９０を除去して空洞３１ａを形成してから開口８０を絶縁層３５で埋めるか、或いは開口８０を絶縁層３５で埋めてから犠牲層９０を除去して空洞３１ａを形成し、図１５（Ａ）に示すような構造を得る。その後、図１５（Ｂ）に示すように、開口８０を埋める絶縁層３５上を含む領域に、絶縁層３５よりも高耐湿の絶縁層３９を形成する。これにより、空洞３１ａ及びＨＥＭＴ１０への水分の浸入、それによるＨＥＭＴ１０の特性の劣化を抑える。尚、絶縁層３５上に形成される高耐湿の絶縁層３９は、絶縁層３１及び絶縁層３５よりも高誘電率となり得るが、絶縁層３２に比べてゲート電極１１から離れているため、絶縁層３９に起因した寄生容量の発生を抑えることができる。
図１３（Ａ）〜図１３（Ｃ）、図１４（Ａ）〜図１４（Ｃ）、又は図１５（Ａ）及び図１５（Ｂ）に示すような方法を用いて半導体装置を得ることもできる。半導体装置のＭＭＩＣ化に伴い、化合物半導体層２０上に設けられる絶縁層群の構造について各種変更を行うことが可能であり、その変更に応じて工程を適宜変更し、開口８０等及び空洞３１ａを設けることができる。
次に、第５の実施の形態について説明する。
以上の説明では、ＨＥＭＴのゲート電極の周囲に空洞を設けた半導体装置を例にしたが、上記のような手法を半導体装置の配線層に採用することもできる。このような例を、第５の実施の形態として説明する。
図１６は第５の実施の形態に係る半導体装置の一例を示す図である。図１６（Ａ）及び図１６（Ｂ）には、第５の実施の形態に係る半導体装置の要部断面を模式的に図示している。
図１６（Ａ）に示す半導体装置１Ｅ及び図１６（Ｂ）に示す半導体装置１Ｆは、半導体基板に形成されたトランジスタ（半導体素子）及び１層又は２層以上の配線層を含む基板１００、及び基板１００上に設けられた配線層１１０を備える。
配線層１１０は、配線１１１及び配線１１２、並びにそれらを覆う絶縁層１１３と更にその上に設けられた絶縁層１１４及び絶縁層１１５を含む。
配線１１１及び配線１１２は、互いに異なる電位の電気信号が供給される配線でもよいし、互いに同じ電位の電気信号が供給される配線でもよい。
絶縁層１１３には、Ｌｏｗ−ｋ材料等の比較的低誘電率の材料が用いられる。絶縁層１１３は、例えば図１６（Ａ）に示すように、配線１１１及び配線１１２の周囲に空洞１１３ａを有する。或いは、絶縁層１１３は、例えば図１６（Ｂ）に示すように、配線１１１及び配線１１２のうち、一方の配線１１１の周囲に空洞１１３ａを有する。
このような絶縁層１１３上に、ＳｉＮ等の比較的高誘電率の材料が用いられた絶縁層１１４が設けられ、この絶縁層１１４上に更に、Ｌｏｗ−ｋ材料等の比較的低誘電率の材料が用いられた絶縁層１１５が設けられる。
配線層１１０には、配線１１１及び配線１１２を覆いそれらの双方又は一方の周囲に空洞１１３ａを有する絶縁層１１３上の、絶縁層１１４及び絶縁層１１５を貫通するように、絶縁層１１３の空洞１１３ａに対応して、開口１２０が設けられる。
尚、ここでは図示を省略するが、配線１１１及び配線１１２には、他の配線に繋がるコンタクト部が、例えば絶縁層１１５、絶縁層１１４及び絶縁層１１３を貫通して接続される。
半導体装置１Ｅ及び半導体装置１Ｆの配線層１１０は、このような開口１２０が設けられることで、絶縁層１１３の空洞１１３ａ（少なくともその一部）の上方から、比較的高誘電率の絶縁層１１４が部分的に除去された構造になる。これにより、半導体装置１Ｅ及び半導体装置１Ｆでは、空洞１１３ａ内に位置する配線１１１と配線１１２の間や、配線１１１と他の導体部との間等で発生する寄生容量が低減され、高周波特性等の特性の劣化が抑えられる。
図１７及び図１８は第５の実施の形態に係る半導体装置の形成方法を示す図である。図１７（Ａ）〜図１７（Ｃ）、及び図１８（Ａ）〜図１８（Ｃ）には、それぞれ第５の実施の形態に係る半導体装置の形成方法の、各工程の要部断面を模式的に図示している。
まず、図１７（Ａ）に示すように、基板１００上に配線１１１及び配線１１２が形成される。
配線１１１及び配線１１２の形成後、図１７（Ｂ）に示すように、配線１１１及び配線１１２を覆うように、犠牲層１３０が形成される。犠牲層１３０には、紫外線等の光によって分解される材料が用いられる。犠牲層１３０は、フォトリソグラフィ技術及びエッチング技術を用いて所定の領域（配設領域）、例えば配線１１１及び配線１１２の一部又は全部が内包される領域に形成される。
犠牲層１３０の形成後、図１７（Ｃ）に示すように、絶縁層１１３、絶縁層１１４及び絶縁層１１５が形成される。その際は、犠牲層１３０が覆われるように、比較的低誘電率の材料が用いられて絶縁層１１３が形成され、その上に比較的高誘電率の材料が用いられて絶縁層１１４が形成され、更にその上に比較的低誘電率の材料が用いられて絶縁層１１５が形成される。
絶縁層１１３、絶縁層１１４及び絶縁層１１５の形成後、図１８（Ａ）に示すように、絶縁層１１５及び絶縁層１１４を貫通する開口１２０が形成される。開口１２０は、犠牲層１３０に対応した領域、即ち平面視で犠牲層１３０の全部又は一部と重複する領域に形成される。
開口１２０の形成後、図１８（Ｂ）に示すように、絶縁層１１３下の犠牲層１３０が除去され、空洞１１３ａが形成される。例えば、絶縁層１１３を透過する紫外線等の光が、絶縁層１１３を通して犠牲層１３０に照射され、それによって分解、ガス化された犠牲層１３０の成分が、絶縁層１１３の空孔を通じて外部に排出されことで、絶縁層１１３に空洞１１３ａが形成される。
これにより、上記図１６（Ａ）に示したような半導体装置１Ｅが得られる。犠牲層１３０の配設領域（図１７（Ｂ））及びそれに対応する開口１２０の形成領域（図１８（Ａ））を変更すれば、上記図１６（Ｂ）に示したような半導体装置１Ｆが得られる。
犠牲層１３０の上方に開口１２０が形成され、比較的高誘電率の絶縁層１１４が部分的に除去されることで、犠牲層１３０に紫外線等の光が十分に照射され、絶縁層１１３下の犠牲層１３０の残存を抑えた安定な空洞１１３ａの形成が可能になる。開口１２０によって絶縁層１１４が部分的に除去され、犠牲層１３０の残存が抑えられることで、それらに起因した寄生容量の発生が抑えられ、寄生容量による特性の劣化が抑えられた半導体装置１Ｅ及び半導体装置１Ｆが実現される。
また、例えば空洞１１３ａの形成（図１８（Ｂ））後、開口１２０は、図１８（Ｃ）に示す半導体装置１Ｅａのように、絶縁層１１４に用いられる材料よりも比較的低誘電率の材料が用いられた多孔質の絶縁層１１６で埋められてもよい。これにより、耐湿性が高められ、空洞１１３ａへの水分の浸入、それによる配線１１１及び配線１１２の劣化、半導体装置１Ｅａの特性の劣化が抑えられる。半導体装置１Ｆについても同様である。尚、開口１２０を絶縁層１１６で埋める工程は、開口１２０の形成（図１８（Ａ））後で空洞１１３ａの形成（図１８（Ｂ））前に行うこともできる。この場合は、開口１２０の形成（図１８（Ａ））後、その開口１２０を多孔質の絶縁層１１６で埋めた後、絶縁層１１３及び絶縁層１１６を通じて犠牲層１３０が除去され、空洞１１３ａが形成される。
上記のような配線層１１０の形成においても、上記第２及び第４の実施の形態で述べたような各種変更（犠牲層除去やコンタクト部形成の工程順の変更等）が可能である。
尚、ここでは配線層１１０を含む半導体装置１Ｅ，１Ｅａ，１Ｆを例示したが、上記のような構成を有する配線層１１０を、回路基板に適用することもできる。
以上、第１〜第５の実施の形態で述べたような半導体装置１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ等は、各種電子装置に適用することができる。一例として半導体パッケージ、力率改善回路、電源装置及び増幅器への適用例を、以下に第６〜第９の実施の形態として示す。
まず、第６の実施の形態について説明する。
ここでは、上記のような半導体装置を用いた半導体パッケージを、第６の実施の形態として説明する。
図１９は第６の実施の形態に係る半導体パッケージの一例を示す図である。図１９には、第６の実施の形態に係る半導体パッケージの一例の要部平面を模式的に図示している。
図１９に示す半導体パッケージ２００は、例えば上記第１の実施の形態で述べた半導体装置１Ａが搭載されたリードフレーム２１０、及びそれらを封止する樹脂２２０を含む。
半導体装置１Ａは、リードフレーム２１０のダイパッド２１０ａ上にダイアタッチ材等（図示せず）を用いて搭載される。半導体装置１Ａには、ＨＥＭＴ１０の上記ゲート電極１１に接続されたパッド１１ａ、並びにソース電極又はドレイン電極として機能する上記電極１２及び電極１３に接続されたパッド１２ａ（例えばソースパッド）及びパッド１３ａ（例えばドレインパッド）が設けられる。パッド１１ａ、パッド１２ａ及びパッド１３ａはそれぞれ、Ａｌ等のワイヤ２３０を用いてリードフレーム２１０のゲートリード２１１、ソースリード２１２及びドレインリード２１３に接続される。ゲートリード２１１、ソースリード２１２及びドレインリード２１３の各一部が露出するように、リードフレーム２１０とそれに搭載された半導体装置１Ａ及びそれらを接続するワイヤ２３０が、樹脂２２０で封止される。
例えば上記第１の実施の形態で述べた半導体装置１Ａを用いて、このような構成を有する半導体パッケージ２００が得られる。
半導体装置１Ａでは、ゲート電極１１の周囲に空洞３１ａが設けられ、更にその空洞３１ａの上方の開口８０によって比較的高誘電率の絶縁層３２が除去されることで、寄生容量が低減され、寄生容量による高周波特性等の特性の劣化が抑えられる。このような高性能の半導体装置が用いられ、高性能の半導体パッケージ２００が実現される。
ここでは、半導体装置１Ａを例にしたが、上記第２〜第５の実施の形態で述べたような半導体装置１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ等を用いて、同様に高性能の半導体パッケージを得ることが可能である。
次に、第７の実施の形態について説明する。
ここでは、上記のような半導体装置を用いた力率改善回路を、第７の実施の形態として説明する。
図２０は第７の実施の形態に係る力率改善回路の一例を示す図である。図２０には、第７の実施の形態に係るＰＦＣ回路の一例の等価回路図を図示している。
図２０に示す力率改善（Power Factor Correction；ＰＦＣ）回路３００は、スイッチ素子３１０、ダイオード３２０、チョークコイル３３０、コンデンサ３４０、コンデンサ３５０、ダイオードブリッジ３６０、及び交流電源３７０（ＡＣ）を含む。
ＰＦＣ回路３００において、スイッチ素子３１０のドレイン電極と、ダイオード３２０のアノード端子及びチョークコイル３３０の一端子とが接続される。スイッチ素子３１０のソース電極と、コンデンサ３４０の一端子及びコンデンサ３５０の一端子とが接続される。コンデンサ３４０の他端子とチョークコイル３３０の他端子とが接続される。コンデンサ３５０の他端子とダイオード３２０のカソード端子とが接続される。また、スイッチ素子３１０のゲート電極にはゲートドライバが接続される。コンデンサ３４０の両端子間には、ダイオードブリッジ３６０を介して交流電源３７０が接続される。コンデンサ３５０の両端子間には、直流電源（ＤＣ）が接続される。
このような構成を有するＰＦＣ回路３００の、そのスイッチ素子３１０に、上記第１〜第５の実施の形態で述べたような半導体装置１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ等が用いられる。
半導体装置１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ等では、導体部（上記のゲート電極１１、配線１１１等）の周囲に空洞（上記の空洞３１ａ、空洞１１３ａ）が設けられ、更にその上方の開口（上記の開口８０、開口１２０）によって比較的高誘電率の絶縁層（上記の絶縁層３２、絶縁層１１４）が除去される。これにより、寄生容量が低減され、寄生容量による高周波特性等の特性の劣化が抑えられる。このような高性能の半導体装置が用いられ、高性能のＰＦＣ回路３００が実現される。
次に、第８の実施の形態について説明する。
ここでは、上記のような半導体装置を用いた電源装置を、第８の実施の形態として説明する。
図２１は第８の実施の形態に係る電源装置の一例を示す図である。図２１には、第８の実施の形態に係る電源装置の一例の等価回路図を図示している。
図２１に示す電源装置４００は、高圧の一次側回路４１０及び低圧の二次側回路４２０、並びに一次側回路４１０と二次側回路４２０との間に設けられるトランス４３０を含む。
一次側回路４１０には、上記第７の実施の形態で述べたようなＰＦＣ回路３００、及びＰＦＣ回路３００のコンデンサ３５０の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路４４０が含まれる。フルブリッジインバータ回路４４０には、複数（ここでは一例として４つ）のスイッチ素子４４１、スイッチ素子４４２、スイッチ素子４４３及びスイッチ素子４４４が含まれる。
二次側回路４２０には、複数（ここでは一例として３つ）のスイッチ素子４２１、スイッチ素子４２２及びスイッチ素子４２３が含まれる。
このような構成を有する電源装置４００の、その一次側回路４１０に含まれるＰＦＣ回路３００のスイッチ素子３１０、並びにフルブリッジインバータ回路４４０のスイッチ素子４４１〜４４４に、上記第１〜第５の実施の形態で述べたような半導体装置１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ等が用いられる。電源装置４００の、二次側回路４２０のスイッチ素子４２１〜４２３には、シリコンを用いた通常のＭＩＳ（Metal Insulator Semiconductor）型ＦＥＴ（Field Effect Transistor）が用いられる。
半導体装置１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ等では、導体部（上記のゲート電極１１、配線１１１等）の周囲に空洞（上記の空洞３１ａ、空洞１１３ａ）が設けられ、更にその上方の開口（上記の開口８０、開口１２０）によって比較的高誘電率の絶縁層（上記の絶縁層３２、絶縁層１１４）が除去される。これにより、寄生容量が低減され、寄生容量による高周波特性等の特性の劣化が抑えられる。このような高性能の半導体装置が用いられ、高性能の電源装置４００が実現される。
次に、第９の実施の形態について説明する。
ここでは、上記のような半導体装置を用いた増幅器を、第９の実施の形態として説明する。
図２２は第９の実施の形態に係る増幅器の一例を示す図である。図２２には、第９の実施の形態に係る増幅器の一例の等価回路図を図示している。
図２２に示す増幅器５００は、ディジタルプレディストーション回路５１０、ミキサー５２０、ミキサー５３０、及びパワーアンプ５４０が含まれる。
ディジタルプレディストーション回路５１０は、入力信号の非線形歪みを補償する。ミキサー５２０は、非線形歪みが補償された入力信号ＳＩと交流信号とをミキシングする。パワーアンプ５４０は、入力信号ＳＩが交流信号とミキシングされた信号を増幅する。増幅器５００では、例えば、スイッチの切り替えにより、出力信号ＳＯをミキサー５３０で交流信号とミキシングしてディジタルプレディストーション回路５１０に送出することができる。増幅器５００は、高周波増幅器、高出力増幅器として使用することができる。
このような構成を有する増幅器５００の、そのパワーアンプ５４０に、上記第１〜第５の実施の形態で述べたような半導体装置１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ等が用いられる。
半導体装置１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ等では、導体部（上記のゲート電極１１、配線１１１等）の周囲に空洞（上記の空洞３１ａ、空洞１１３ａ）が設けられ、更にその上方の開口（上記の開口８０、開口１２０）によって比較的高誘電率の絶縁層（上記の絶縁層３２、絶縁層１１４）が除去される。これにより、寄生容量が低減され、寄生容量による高周波特性等の特性の劣化が抑えられる。このような高性能の半導体装置が用いられ、高性能の増幅器５００が実現される。
半導体装置１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ等を適用した各種電子装置（上記第６〜第９の実施の形態で述べた半導体パッケージ２００、ＰＦＣ回路３００、電源装置４００及び増幅器５００等）は、各種電子機器に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することが可能である。
１Ａ，１Ｂ，１Ｂａ，１Ｃ，１Ｄ，１Ｅ，１Ｅａ，１Ｆ，６００ 半導体装置
１０，６１０ ＨＥＭＴ
１１，６１１ ゲート電極
１２，１３，６１２，６１３ 電極
１１ａ，１２ａ，１３ａ パッド
２０，６２０ 化合物半導体層
２０ａ 半導体基板
２０ｂ バッファ層
２０ｃ 電子走行層
２０ｄ スペーサ層
２０ｅ 電子供給層
２０ｆ キャップ層
２１，６２１ 素子分離領域
３０，３１，３２，３３，３４，３５，３６，３７，３８，３９，１１３，１１４，１１５，１１６，６３０，６３１，６３２，６３３，６３４ 絶縁層
３１ａ，１１３ａ，６３１ａ 空洞
４０ａ，４０ｂ，４０ｃ，４０ｄ，６４０ａ，６４０ｂ，６４０ｃ コンタクト部
４１ａ，４１ｂ コンタクトホール
５０ａ，５０ｂ，５０ｃ，１１１，１１２，６５０ａ，６５０ｂ 配線
６０，６６０ キャパシタ
６１，６６１ 下部電極
６２，６６２ 上部電極
８０，８１，８２，１２０ 開口
９０，１３０ 犠牲層
１００ 基板
１１０ 配線層
２００ 半導体パッケージ
２１０ リードフレーム
２１０ａ ダイパッド
２１１ ゲートリード
２１２ ソースリード
２１３ ドレインリード
２２０ 樹脂
２３０ ワイヤ
３００ ＰＦＣ回路
３１０，４２１，４２２，４２３，４４１，４４２，４４３，４４４ スイッチ素子
３２０ ダイオード
３３０ チョークコイル
３４０，３５０ コンデンサ
３６０ ダイオードブリッジ
３７０ 交流電源
４００ 電源装置
４１０ 一次側回路
４２０ 二次側回路
４３０ トランス
４４０ フルブリッジインバータ回路
５００ 増幅器
５１０ ディジタルプレディストーション回路
５２０，５３０ ミキサー
５４０ パワーアンプ

Claims (13)

  1. 基板と、
    前記基板上に設けられた第１導体部と、
    前記基板上に設けられ、前記第１導体部を覆い、前記第１導体部の周囲に空洞を有する第１絶縁層と、
    前記第１絶縁層上に設けられ、前記空洞に対応する部位に開口を有する第２絶縁層と
    を含むことを特徴とする半導体装置。
  2. 前記第１絶縁層は、多孔質であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２絶縁層は、前記第１絶縁層よりも誘電率が高いことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記開口内に設けられ、前記第２絶縁層よりも誘電率が低い第３絶縁層を含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記第３絶縁層は、多孔質であることを特徴とする請求項４に記載の半導体装置。
  6. 前記第３絶縁層上に設けられた第２導体部を含むことを特徴とする請求項４又は５に記載の半導体装置。
  7. 前記基板は、化合物半導体層であり、
    前記第１導体部は、ゲート電極であり、
    前記化合物半導体層上の前記ゲート電極の両側に設けられたソース電極及びドレイン電極を含むことを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
  8. 前記ソース電極及び前記ドレイン電極はそれぞれ、平面視で、少なくとも一部が前記空洞と重複することを特徴とする請求項７に記載の半導体装置。
  9. 前記基板上に設けられ、前記空洞内に位置する第３導体部を含むことを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
  10. 前記基板上に設けられ、前記第１絶縁層内に位置する第４導体部を含むことを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
  11. 基板上に設けられた第１導体部の周囲に犠牲層を形成する工程と、
    前記基板上に、前記第１導体部及び前記犠牲層を覆う第１絶縁層を形成する工程と、
    前記第１絶縁層上に、前記犠牲層に対応する部位に開口を有する第２絶縁層を形成する工程と、
    前記第１絶縁層及び前記開口を通して前記犠牲層を除去し、前記第１導体部の周囲に空洞を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  12. 前記開口内に、前記第２絶縁層よりも誘電率が低い第３絶縁層を形成する工程を含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 基板と、
    前記基板上に設けられた第１導体部と、
    前記基板上に設けられ、前記第１導体部を覆い、前記第１導体部の周囲に空洞を有する第１絶縁層と、
    前記第１絶縁層上に設けられ、前記空洞に対応する部位に開口を有する第２絶縁層と
    を含む半導体装置を備えることを特徴とする電子装置。
JP2016254877A 2016-12-28 2016-12-28 半導体装置、半導体装置の製造方法及び電子装置 Active JP6810350B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016254877A JP6810350B2 (ja) 2016-12-28 2016-12-28 半導体装置、半導体装置の製造方法及び電子装置
US15/798,843 US10276671B2 (en) 2016-12-28 2017-10-31 Semiconductor device, method for manufacturing semiconductor device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016254877A JP6810350B2 (ja) 2016-12-28 2016-12-28 半導体装置、半導体装置の製造方法及び電子装置

Publications (2)

Publication Number Publication Date
JP2018107372A true JP2018107372A (ja) 2018-07-05
JP6810350B2 JP6810350B2 (ja) 2021-01-06

Family

ID=62630799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016254877A Active JP6810350B2 (ja) 2016-12-28 2016-12-28 半導体装置、半導体装置の製造方法及び電子装置

Country Status (2)

Country Link
US (1) US10276671B2 (ja)
JP (1) JP6810350B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021124706A1 (ja) * 2019-12-20 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475697A (zh) * 2015-12-22 2018-08-31 英特尔公司 具有嵌入式电介质间隔的纳米线晶体管
KR102177894B1 (ko) * 2017-04-04 2020-11-12 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP6370515B1 (ja) * 2017-11-14 2018-08-08 三菱電機株式会社 半導体装置およびその製造方法
CN111863955A (zh) * 2019-04-25 2020-10-30 世界先进积体电路股份有限公司 半导体结构
US10886394B1 (en) * 2019-06-19 2021-01-05 Vanguard International Semiconductor Corporation Semiconductor structure
CN112335039B (zh) * 2020-07-08 2021-12-10 英诺赛科（珠海）科技有限公司 电子装置和其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014209522A (ja) * 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
JP2015046445A (ja) * 2013-08-27 2015-03-12 富士通株式会社 化合物半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189779B2 (ja) 1998-03-20 2001-07-16 日本電気株式会社 半導体装置の製造方法
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
JP5365062B2 (ja) 2008-05-07 2013-12-11 富士通株式会社 半導体装置及びその製造方法
KR101762661B1 (ko) * 2010-09-17 2017-08-04 삼성전자주식회사 반도체 소자 제조 방법
US8735863B2 (en) * 2011-01-28 2014-05-27 Privatran Integrated nonvolatile resistive memory elements
JP5821429B2 (ja) * 2011-09-01 2015-11-24 三菱電機株式会社 半導体装置及びその製造方法
US9975762B2 (en) * 2013-03-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor structure and method of forming the same
KR102154112B1 (ko) * 2013-08-01 2020-09-09 삼성전자주식회사 금속 배선들을 포함하는 반도체 장치 및 그 제조 방법
US9725310B2 (en) * 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
US9365411B2 (en) * 2014-02-03 2016-06-14 Seiko Epson Corporation MEMS device and method for manufacturing the same
JP6237429B2 (ja) 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
KR102185235B1 (ko) * 2014-10-10 2020-12-02 삼성디스플레이 주식회사 표시 장치
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
US9935115B2 (en) * 2015-11-18 2018-04-03 Toshiba Memory Corporation Nonvolatile semiconductor storage device and method of manufacturing nonvolatile semiconductor storage device
US9368572B1 (en) * 2015-11-21 2016-06-14 International Business Machines Corporation Vertical transistor with air-gap spacer
US9653347B1 (en) * 2016-03-31 2017-05-16 International Business Machines Corporation Vertical air gap subtractive etch back end metal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014209522A (ja) * 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
JP2015046445A (ja) * 2013-08-27 2015-03-12 富士通株式会社 化合物半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021124706A1 (ja) * 2019-12-20 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器

Also Published As

Publication number Publication date
JP6810350B2 (ja) 2021-01-06
US20180182854A1 (en) 2018-06-28
US10276671B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
JP6810350B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP6237429B2 (ja) 化合物半導体装置及びその製造方法
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
TWI535008B (zh) 半導體裝置及其製造方法
JP6268366B2 (ja) 半導体装置
JP2012178416A (ja) 化合物半導体装置及びその製造方法
JP2012054354A (ja) 化合物半導体装置及びその製造方法
JP5712583B2 (ja) 化合物半導体装置及びその製造方法
JP6291997B2 (ja) 半導体装置の製造方法
JP2017228621A (ja) 半導体装置及び半導体装置の製造方法
JP2020027911A (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6859646B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
US10043727B2 (en) Compound semiconductor device and method of manufacturing the same
JP2021052025A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP5789959B2 (ja) 化合物半導体装置及びその製造方法
JP6792135B2 (ja) 化合物半導体装置及びその製造方法
JP2021114547A (ja) 半導体装置
JP2021114590A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2016086125A (ja) 化合物半導体装置及びその製造方法
JP6540361B2 (ja) 半導体装置及びその製造方法
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021114588A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2022170890A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2023080485A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190910

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190917

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201123

R150 Certificate of patent or registration of utility model

Ref document number: 6810350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150