JP2018101769A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2018101769A
JP2018101769A JP2017044053A JP2017044053A JP2018101769A JP 2018101769 A JP2018101769 A JP 2018101769A JP 2017044053 A JP2017044053 A JP 2017044053A JP 2017044053 A JP2017044053 A JP 2017044053A JP 2018101769 A JP2018101769 A JP 2018101769A
Authority
JP
Japan
Prior art keywords
region
contact layer
semiconductor device
mesa
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017044053A
Other languages
English (en)
Other versions
JP6233539B1 (ja
Inventor
上野　勝典
Katsunori Ueno
勝典 上野
信也 高島
Shinya Takashima
信也 高島
江戸　雅晴
Masaharu Edo
雅晴 江戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of JP6233539B1 publication Critical patent/JP6233539B1/ja
Priority to US15/836,931 priority Critical patent/US10374031B2/en
Publication of JP2018101769A publication Critical patent/JP2018101769A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体装置のゲート・オフ時における耐圧を向上させるために、ゲートトレンチ部が設けられるメサ領域の側部と当該メサ領域間の谷間の底部とに接するｐ＋型層を設けられることが望ましい。
【解決手段】少なくとも２つの分離トレンチ部と、少なくとも２つの分離トレンチ部の間に設けられ、第１導電型のソース領域と、少なくとも一部がソース領域の下に設けられた第２導電型のベース領域と、ゲートトレンチ部とを有する、メサ領域と、メサ領域の側部と、ゲートトレンチ部よりも下方に位置する分離トレンチ部の底部とに接して少なくとも設けられ、ベース領域よりも高い第２導電型の不純物濃度を有するコンタクト層とを備え、ソース領域内にはコンタクト層と同一の不純物が存在する、または、ソース領域上にコンタクト層が設けられる半導体装置を提供する。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、メサ領域にゲートトレンチ部を設けることが知られている（例えば、非特許文献１）。また、メサ領域間の谷間の底部にｐ型不純物を注入するときに、メサ領域の側部にもｐ型不純物が注入されることが知られている（例えば、特許文献１参照）。
［先行技術文献］
［非特許文献］
［非特許文献１］ Ｔｏｈｒｕ Ｏｋａ ｅｔ ａｌ．, Ｖｅｒｔｉｃａｌ ＧａＮ‐ｂａｓｅｄ ｔｒｅｎｃｈ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ‐ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ ｏｎ ａ ｆｒｅｅ‐ｓｔａｎｄｉｎｇ ＧａＮ ｓｕｂｓｔｒａｔｅ ｗｉｔｈ ｂｌｏｃｋｉｎｇ ｖｏｌｔａｇｅ ｏｆ １．６ ｋＶ， Ｊａｎｕａｒｙ ２８, ２０１４， Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ， ｖｏｌｕｍｅ ７, ０２１００２
［特許文献］
［特許文献１］ 特開２０１２−１７８５３６号公報
ゲート・オフ時における半導体装置の耐圧を向上させるために、ゲートトレンチ部が設けられるメサ領域の側部と当該メサ領域間の谷間の底部とに接するｐ＋型層を設けることが望ましい。
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、少なくとも２つの分離トレンチ部と、メサ領域と、コンタクト層とを備えてよい。メサ領域は、少なくとも２つの分離トレンチ部の間に設けられてよい。メサ領域は、第１導電型のソース領域と、第２導電型のベース領域と、ゲートトレンチ部とを有してよい。第２導電型のベース領域は、少なくとも一部がソース領域の下に設けられてよい。コンタクト層は、メサ領域の側部と、分離トレンチ部の底部とに接して少なくとも設けられてよい。分離トレンチ部の底部は、ゲートトレンチ部よりも下方に位置してよい。コンタクト層は、ベース領域よりも高い第２導電型の不純物濃度を有してよい。ソース領域内にはコンタクト層と同一の不純物が存在してよく、これに代えて、ソース領域よりも上にコンタクト層が設けられてもよい。
ソース領域内にコンタクト層と同一の不純物が存在する場合には、ソース領域内の第２導電型の不純物濃度と、分離トレンチ部の底部に接して設けられるコンタクト層における第２導電型の不純物濃度とは、同一であってよい。
ベース領域は、ベース領域と接するゲートトレンチ部の側部の下端に位置する角部を覆って設けられてよい。
ベース領域は、ゲートトレンチ部の深さ方向において、ソース領域と同じ第１導電型の不純物の不純物濃度が徐々に減少するテール領域を有してよい。
ソース領域上にコンタクト層が設けられる場合には、コンタクト層を貫通してソース領域と接触するソース電極をさらに備えてよい。ソース領域は、メサ領域上に設けられるコンタクト層上に少なくとも一部が設けられてよい。
メサ領域の側部に設けられるコンタクト層の第２導電型の不純物濃度と、分離トレンチ部の底部に接して設けられるコンタクト層の第２導電型の不純物濃度とは、同じであってよい。
これに代えて、メサ領域の側部に設けられるコンタクト層における第２導電型の不純物濃度は、分離トレンチ部の底部に接して設けられるコンタクト層における第２導電型の不純物濃度よりも高くてもよい。
コンタクト層は、ソース領域上に開口を有してよい。コンタクト層は、メサ領域の上部に接触してよい。
半導体装置を上面視した場合に、コンタクト層の開口の端部は、ソース領域の側端部上に位置してよい。
半導体装置を上面視した場合に、コンタクト層の開口の端部の位置は、ソース領域の側端部の位置と一致してよい。
メサ領域およびコンタクト層は、ＧａＮ系半導体材料で形成されていてよい。
本発明の第２の態様においては、半導体装置の製造方法を提供する。半導体装置の製造方法は、ベース領域をエピタキシャル形成する段階と、メサ領域を形成する段階と、コンタクト層をエピタキシャル形成する段階と、ゲートトレンチ部を形成する段階とを備えてよい。ベース領域をエピタキシャル形成する段階においては、第１導電型のドリフト領域上に第２導電型のベース領域をエピタキシャル形成してよい。メサ領域を形成する段階においては、ドリフト領域およびベース領域を部分的にエッチングすることにより、少なくとも２つの分離トレンチ部の間にメサ領域を形成してよい。コンタクト層をエピタキシャル形成する段階においては、メサ領域の上部と、メサ領域の側部と、分離トレンチ部の底部とに接し、ベース領域よりも高い第２導電型の不純物濃度を有するコンタクト層をエピタキシャル形成してよい。
コンタクト層をエピタキシャル形成する段階の後、かつ、ゲートトレンチ部を形成する段階の前に、イオン注入する段階をさらに備えてよい。イオン注入する段階においては、メサ領域の上部に設けられたコンタクト層の予め定められた領域に第１導電型の不純物をイオン注入してよい。
ベース領域をエピタキシャル形成する段階の後、かつ、メサ領域を形成する段階の前に、ソース領域をエピタキシャル形成する段階をさらに備えてよい。ソース領域をエピタキシャル形成する段階においては、ベース領域上に第１導電型のソース領域をエピタキシャル形成してよい。
コンタクト層をエピタキシャル形成する段階は、メサ領域を形成する段階の後、かつ、ゲートトレンチ部を形成する段階の前であってよい。半導体装置の製造方法は、コンタクト層を熱処理する段階と、コンタクト層に開口を形成する段階と、少なくとも開口を介して第１導電型の不純物をベース領域にイオン注入する段階とをさらに備えてよい。コンタクト層を熱処理する段階は、コンタクト層をエピタキシャル形成する段階の後、かつ、ゲートトレンチ部を形成する段階の前であってよい。コンタクト層に開口を形成する段階は、コンタクト層を熱処理する段階の後、かつ、ゲートトレンチ部を形成する段階の前であってよい。ベース領域にイオン注入する段階は、コンタクト層に開口を形成する段階の後、かつ、ゲートトレンチ部を形成する段階の前であってよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
第１実施形態における半導体装置１００の断面図である。 第１実施形態における半導体装置１００の製造方法を示すフロー図である。 （ａ）〜（ｉ）は、第１実施形態における半導体装置１００の製造方法の各段階を示す断面図である。 図１におけるメサ領域５０近傍の拡大図である。 図４のＡ‐Ａ'断面における不純物濃度の概要を示す図である。 第２実施形態における半導体装置１００の断面図である。 第２実施形態における半導体装置１００の製造方法を示すフロー図である。 （ａ）〜（ｉ）は、第２実施形態における半導体装置１００の製造方法の各段階を示す断面図である。 図６におけるメサ領域５０近傍の拡大図である。 第３実施形態における半導体装置１００の断面図である。 第３実施形態における半導体装置１００の製造方法を示すフロー図である。 （ａ）〜（ｊ）は、第３実施形態における半導体装置１００の製造方法の各段階を示す断面図である。 Ｓ１４０におけるメサ領域５０の拡大図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、第１実施形態における半導体装置１００の断面図である。本例の半導体装置１００は、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を有する半導体チップである。なお、図１においては、縦型ＭＯＳＦＥＴの要部断面図を示す。なお、図面を見やすくするために、図１においては、層間絶縁膜および配線等は省略または簡略する。
図１に示す縦型ＭＯＳＦＥＴの要部は、Ｘ軸方向において周期的に繰り返されてよい。また、縦型ＭＯＳＦＥＴの要部は、Ｙ軸方向において連続的に延在してよい。一例において、Ｙ軸方向はメサ領域５０および分離トレンチ部６０の延伸方向であり、Ｘ軸方向はメサ領域５０および分離トレンチ部６０が交互に配列される配列方向である。
本例において、Ｘ軸方向とＹ軸方向とは互いに垂直な方向であり、Ｚ軸方向はＸ‐Ｙ平面に垂直な方向である。Ｘ軸方向、Ｙ軸方向およびＺ軸方向は、いわゆる右手系を成す。本例においては、Ｚ軸の正方向を上と称し、Ｚ軸の負方向を下と称する場合がある。上および下は、基板、領域、層および膜等の相対的な位置関係を特定する便宜的な表現に過ぎない。例えば、Ｚ軸方向は、必ずしも重力方向または地面に垂直な方向を意味しない。
半導体装置１００における半導体材料は、ＧａＮ（即ち、窒化ガリウム）系半導体材料であってよい。ＧａＮ系半導体材料とは、ＡｌおよびＩｎを含まないＧａＮであってよく、Ａｌ（アルミニウム）およびＩｎ（インジウム）を含むＧａＮであってもよい。つまり、ＧａＮ系半導体材料は、ＩｎｘＡｌｙＧａ（１−ｘ−ｙ）Ｎ（ただし、０≦ｘ，ｙ＜１）を意味してよい。ただし、本例のＧａＮ系半導体材料は、ＧａＮ（つまり、ＩｎｘＡｌｙＧａ（１−ｘ−ｙ）Ｎにおいてｘ＝ｙ＝０）である。
本例の半導体装置１００は、基板１０、ドリフト領域１２、ベース領域１４、ソース領域１６、コンタクト層１８、ゲートトレンチ部２０、ソース電極３０およびドレイン電極４０を備える。本例において、基板１０、ドリフト領域１２、ベース領域１４、ソース領域１６およびコンタクト層１８は、ＧａＮ系半導体材料で形成されている。具体的には、基板１０は、ｎ＋型の自立型基板である。ドリフト領域１２は、基板１０上にエピタキシャル形成されたｎ−型領域である。また、ベース領域１４は、ドリフト領域１２上にエピタキシャル形成されたｐ−型領域である。
なお、本例においては、第１導電型をｎ型、第２導電型をｐ型とした例を示すが、基板、領域、層および膜等の導電型は、それぞれ逆の極性であってもよい。つまり、他の例においては、第１導電型をｐ型、第２導電型をｎ型としてもよい。なお、本例において、ｎまたはｐは、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎまたはｐの右肩に記載した＋または−について、＋はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
本例の半導体装置１００は、メサ領域５０と、分離トレンチ部６０とを備える。メサ領域５０は、Ｘ軸方向に隣接する少なくとも２つの分離トレンチ部６０の間に設けられてよい。分離トレンチ部６０は、Ｘ軸、Ｙ軸およびＺ軸方向においてゲートトレンチ部２０よりも大きなトレンチ部である。図１において、分離トレンチ部６０は、ベース領域１４とドリフト領域１２の上部の一部とを切り欠いた領域である。また、メサ領域５０は、分離トレンチ部６０を形成した後において残った領域である。それゆえ、メサ領域５０は、ベース領域１４とドリフト領域１２の上部の一部とを有する。
本例のメサ領域５０は、矩形の凸形状を有する。メサ領域５０は、上述のベース領域１４と、ｎ＋型のソース領域１６の一部と、ゲートトレンチ部２０とを有してよい。メサ領域５０はドリフト領域１２およびベース領域１４を有するので、メサ領域５０もＧａＮ系半導体材料で形成されている。
本例においては、ソース領域１６の下方はベース領域１４に入り込んでいる。それゆえ、ベース領域１４の少なくとも一部はソース領域１６の下に設けられる。図１において、ゲートトレンチ部２０を中心としてソース領域１６よりも外では、メサ領域５０の上部５４の外形（即ち、ベース領域１４の上端）が明確である。なお、ソース領域１６中におけるメサ領域５０の上部５４（即ち、ベース領域１４の上端）を点線で示す。
ベース領域１４のうちゲートトレンチ部２０の側部に位置する領域には、ゲート・オン時にチャネルが形成されてよい。なお、本例においてゲート・オン時とは、ゲートトレンチ部２０内部のゲート導電部２６にチャネルを形成するための所定の正電圧が印加された場合を意味する。これに対して、ゲート・オフ時とは、ゲート導電部２６に接地電位（即ち、ゼロ［Ｖ］）または所定の負電圧が印加された場合を意味する。なお、半導体装置１００の使用時においては、ソース電極３０に接地電位が供給され、ドレイン電極４０には外部の電源電圧から高電圧が供給されてよい。
メサ領域５０の側部５２は、メサ領域５０と分離トレンチ部６０との境界であってよい。本例においては、メサ領域５０における２つの側部５２と上部５４とが、矩形の凸形状を規定する。これに対して、本例の分離トレンチ部６０は、矩形の凹形状を有する。本例においては、分離トレンチ部６０の底部６２とメサ領域５０の２つの側部５２とが、矩形の凹形状を規定する。
コンタクト層１８は、分離トレンチ部６０の底部６２と、メサ領域５０の側部５２および上部５４とに接して設けられてよい。本例のコンタクト層１８は、メサ領域５０および分離トレンチ部６０に接してエピタキシャル形成されたｐ＋型層である。コンタクト層１８は、ベース領域１４よりも高いｐ型不純物濃度を有する。
一般的に、イオン注入によりｐ型ＳｉＣを形成することに比べて、イオン注入によりｐ型ＧａＮ材料を形成することは困難であるとされている。例えば、ＳｉＣ半導体材料にイオン注入されたｐ型不純物元素は、当該ＳｉＣ半導体材料を１６００℃以上の高温で熱処理することによりｐ型アクセプタとして活性化することが知られている。これに対して、ＧａＮ半導体材料にイオン注入されたｐ型不純物元素をｐ型アクセプタとして活性化するためには、当該ＧａＮ半導体材料を１３００℃以上の高温で熱処理する必要がある。ただし、イオン注入された領域が熱処理雰囲気で露出された状態において通常の熱処理を実行すると、窒素原子が脱離してＧａＮ半導体材料の結晶性が壊れ得るし、また、窒素空孔がドナー型欠陥として機能し得ることに起因して所定のｐ型キャリアの濃度を得ることが困難となる。なお、１３００℃未満の温度の熱処理では、当該ＧａＮ半導体材料にイオン注入されたｐ型不純物元素をｐ型アクセプタとして機能するように活性化することができない。
このように、ＧａＮ材料にｐ型不純物元素（例えば、マグネシウム（Ｍｇ））をイオン注入したとしても、当該ｐ型不純物元素をＧａＮ材料において適切にｐ型アクセプタとして機能させることは、一般的には困難である。これに対して、本例においては、ｐ＋型のコンタクト層１８をエピタキシャル形成するので、分離トレンチ部６０の底部６２、ならびに、メサ領域５０の側部５２および上部５４において高いｐ型アクセプタ濃度を有するコンタクト層１８を確実に形成することができる。
また、本例のソース領域１６は、コンタクト層１８の一部をイオン注入によりｎ型にカウンタードープすることで形成する。それゆえ、ソース領域１６内にはコンタクト層１８と同一の不純物が存在してよい。本例においては、ソース領域１６内のｎ型不純物濃度と、分離トレンチ部６０の底部６２に接して設けられるコンタクト層１８におけるｐ型不純物濃度とは、同一である。本例のソース領域１６は、ドリフト領域１２よりも高いｎ型不純物濃度を有する。
ソース電極３０は、メサ領域５０の上部５４上に設けられるコンタクト層１８上に少なくとも一部が設けられてよい。本例のソース電極３０は、ソース領域１６およびコンタクト層１８上に設けられる。ｐ＋型のコンタクト層１８は、ＧａＮ系半導体材料とソース電極３０とのオーミックコンタクトを提供することができる。
ｐ＋型のコンタクト層１８とｎ−型のドリフト領域１２とは、側部５２および底部６２においてｐｎ接合を形成する。本例のコンタクト層１８は、ドリフト領域１２のｎ型不純物濃度に比べて、十分に高いｐ型不純物濃度を有する。例えば、コンタクト層１８のｐ型不純物濃度は、ドリフト領域１２のｎ型不純物濃度に比べて３桁から４桁高い。ドリフト領域１２のｎ型不純物濃度は、例えば１Ｅ＋１６［ｃｍ−３］以上２Ｅ＋１６［ｃｍ−３］以下である。これに対して、コンタクト層１８のｐ型不純物濃度は、例えば１Ｅ＋１９［ｃｍ−３］以上１Ｅ＋２０［ｃｍ−３］以下である。なお、Ｅは１０のべき乗であり、１Ｅ＋１６は、１０１６を意味する。
ｐｎ接合においては、ｎ型の不純物濃度が高いほどｎ型層における空乏層の拡がりは小さい。同様に、ｐ型の不純物濃度が高いほどｐ型層における空乏層の拡がりは小さい。本例においては、ｐ＋型のコンタクト層１８のｐ型不純物濃度は、ｎ−型のドリフト領域１２のｎ型不純物濃度に比べて十分に高い。それゆえ、ドリフト領域１２およびコンタクト層１８のｐｎ接合において空乏層が拡がるゲート・オフ時に、メサ領域５０の側部５２および分離トレンチ部６０の底部６２の全体において空乏層がソース電極３０に達する（パンチスルーする）ことを防ぐことができる。
ゲートトレンチ部２０は、トレンチ２２、ゲート絶縁膜２４およびゲート導電部２６を有してよい。本例のトレンチ２２は、メサ領域５０およびコンタクト層１８をエッチングすることにより形成した領域であり、ゲートトレンチ部２０の外形を規定してよい。エッチング工程においては、既知のフォトリソグラフィーを利用して予め定められた領域のみをエッチングしてよい。ゲート絶縁膜２４は、トレンチ２２の内側の表面に設けられる。ゲート導電部２６は、ゲート絶縁膜２４に接して、トレンチ２２の内側に設けられる。
ゲートトレンチ部２０は、メサ領域５０におけるＸ軸方向の略中央に設けられてよい。ソース領域１６およびコンタクト層１８は、ゲートトレンチ部２０のＸ軸方向の両側に位置してよい。ゲートトレンチ部２０は、ベース領域１４を貫通して、ベース領域１４とドリフト領域１２との接合部よりも下の位置まで達してよい。ただし、本例において、ゲートトレンチ部２０の底部は、分離トレンチ部６０の底部６２よりも上に位置する。
図１に示すように、ゲートトレンチ部２０の側部はＺ軸方向に平行であり、ゲートトレンチ部２０の底部はＸ軸方向に平行であってよい。本例においては、ゲートトレンチ部２０の側部と底部とが交わる位置で規定される角部２３が形成される。つまり、角部２３は、ベース領域１４と接するゲートトレンチ部２０の側部の下端に位置してよい。角部２３は、略直角であってよく、直角であってもよい。角部２３においては、ゲート・オフ時に等電位線が密になりやすい。つまり、角部２３においては電界強度が高くなりやすい。電界強度が所定の上限値を超えると、ゲート絶縁膜２４が破壊され得る。一旦、ゲート絶縁膜２４が破壊されると、半導体装置１００のスイッチング機能が損なわれる。それゆえ、ゲートトレンチ部２０の角部２３においては、電界強度を低減することが望ましい。
本例においては、分離トレンチ部６０の底部６２をゲートトレンチ部２０の底部よりも下方に設ける。これにより、メサ領域５０の側部５２と分離トレンチ部６０の底部６２との交わる位置で規定される角部１３は、ゲートトレンチ部２０の角部２３よりも下に位置する。
これにより、ゲート・オフ時の等電位線は、ゲートトレンチ部２０の角部２３よりも分離トレンチ部６０の角部１３において密になりやすくなる。つまり、分離トレンチ部６０の角部１３の電界強度が、ゲートトレンチ部２０の角部２３の電界強度よりも高くなりやすくなる。図１においては、ゲート・オフ時の等電位線の一例をドリフト領域１２内において点線で示す。
本例においては、分離トレンチ部６０の角部１３において絶縁破壊が生じるよりも先に、ｐｎ接合部である分離トレンチ部６０の角部１３でブレークダウンが生じる。これにより、分離トレンチ部６０の角部１３によってゲートトレンチ部２０の角部２３を保護することができる。ｐｎ接合部で一度ブレークダウンが生じても半導体装置１００のスイッチング機能に支障が出ない可能性があるが、ゲート絶縁膜２４で絶縁破壊が生じると半導体装置１００は機能しなくなる。本例では、ゲート絶縁膜２４の破壊を防ぐことにより、半導体装置１００の信頼性を向上させることができる。
なお、本例の角部２３は直角であるが、他の例においては、ゲートトレンチ部２０の側部と底部とは角の丸い曲線（Ｙ軸方向への広がりを考慮する場合には曲面）により接続されてもよい。この場合においても、角の丸い曲線（または曲面）部分を角部２３と見なしてよい。角部２３が丸い場合においても、同様に、分離トレンチ部６０の角部１３によってゲートトレンチ部２０の角部２３を保護することができる。
ソース電極３０は、コンタクト層１８とオーミック接触を得るべく、少なくともコンタクト層１８上に設けられてよい。本例のソース電極３０は、コンタクト層１８とソース領域１６の一部とに接して設けられる。つまり、本例のソース電極３０は、メサ領域５０の上部５４の一部と、メサ領域５０の側部５２と、分離トレンチ部６０の底部６２とを被覆する。なお、本例のソース電極３０は、ソース領域１６の他の部分およびゲートトレンチ部２０上には設けられない。なお、ゲートトレンチ部２０の上部が層間絶縁膜により被覆される場合は、当該層間絶縁膜を介してゲートトレンチ部２０上にソース電極３０が設けられてもよい。ドレイン電極４０は、基板１０の下面に接して、基板１０の下に設けられる。
図２は、第１実施形態における半導体装置１００の製造方法を示すフロー図である。本例においては、階Ｓ１１０から段階Ｓ１９０の番号順に（即ち、若い番号順に）各段階が実行される。段階Ｓ１１０から段階Ｓ１９０は、後述の図３の（ａ）〜（ｉ）にそれぞれ対応する。なお、各段階は、半導体装置１００の製造方法における主な段階を示すに過ぎない。各段階は、必要に応じて、製造装置の洗浄および被処理基板の熱処理等を含んでもよい。
図３は、（ａ）〜（ｉ）は、第１実施形態における半導体装置１００の製造方法の各段階を示す断面図である。図３の（ａ）は、基板１０上にドリフト領域１２をエピタキシャル形成し、その後、ドリフト領域１２上にベース領域１４をエピタキシャル形成する段階（Ｓ１１０）である。本例の基板１０は、ｎ＋型の低転位単結晶基板である。ドリフト領域１２は、５［μｍ］以上２０［μｍ］以下の厚みを有してよい。なお、Ｚ軸方向における厚みとは、基板、領域または層等のＺ軸方向の長さを意味する。また、ドリフト領域１２は、１Ｅ＋１６［ｃｍ−３］以上２Ｅ＋１６［ｃｍ−３］以下のｎ型不純物濃度を有してよい。
ベース領域１４は、１［μｍ］以上２［μｍ］以下の厚みを有してよい。また、ベース領域１４は、１Ｅ＋１７［ｃｍ−３］以上５Ｅ＋１８［ｃｍ−３］以下のｐ型不純物濃度を有してよい。ドリフト領域１２およびベース領域１４は、有機金属成長法（ＭＯＣＶＤ）またはハライド気相成長法（ＨＶＰＥ）により、それぞれエピタキシャル形成してよい。
ｎ−型のドリフト領域１２をＭＯＣＶＤによりエピタキシャル形成する場合、トリメチルガリウム（Ｇａ（ＣＨ３）３）、アンモニア（ＮＨ３）およびモノシラン（ＳｉＨ４）を含む原料ガスと、窒素（Ｎ２）および水素（Ｈ２）を含む押圧ガスとを、所定温度に加熱した基板１０上に流してよい。なお、原料ガスおよび押圧ガスの種類は上記例に限定されない。ｎ型不純物は、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、およびＯ（酸素）の一種類以上の元素であってよい。本例では、ＳｉＨ４のＳｉがドリフト領域１２においてｎ型不純物として機能する。ただし、ドリフト領域１２は、他のｎ型不純物を有してもよい。
ｐ−型のベース領域１４をＭＯＣＶＤによりエピタキシャル形成する場合、トリメチルガリウム、アンモニアおよびビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を含む原料ガスと、窒素（Ｎ２）および水素（Ｈ２）を含む押圧ガスとを、所定温度に加熱したドリフト領域１２上に流してよい。なお、原料ガスおよび押圧ガスの種類は上記例に限定されない。ｐ型不純物は、Ｍｇ、Ｃａ（カルシウム）、Ｈｇ（水銀）、Ｂｅ（ベリリウム）およびＺｎ（亜鉛）の一種類以上の元素であってよい。本例では、Ｃｐ２ＭｇのＭｇが、ｐ型不純物として機能する。ただし、ベース領域１４は、他のｐ型不純物を有してもよい。
図３の（ｂ）は、分離トレンチ部６０を形成する段階（Ｓ１２０）である。メサ領域５０に対応する領域にマスク材料を設けた上で、当該マスク材料が設けられていない領域をエッチングにより除去してよい。このように、ドリフト領域１２およびベース領域１４を部分的に除去することにより、少なくとも２つの分離トレンチ部６０の間にメサ領域５０を形成してよい。
図３の（ｃ）は、コンタクト層１８をエピタキシャル形成する段階（Ｓ１３０）である。コンタクト層１８は、０．１［μｍ］以上０．５［μｍ］以下の厚みを有してよい。また、コンタクト層１８は、１Ｅ＋１９［ｃｍ−３］以上１Ｅ＋２０［ｃｍ−３］以下のｐ型不純物濃度を有してよい。コンタクト層１８も、有機金属成長法（ＭＯＣＶＤ）またはハライド気相成長法（ＨＶＰＥ）により、エピタキシャル形成してよい。コンタクト層１８は、メサ領域５０の上部５４と、メサ領域５０の側部５２と、分離トレンチ部６０の底部６２とにおいて、予め定められた同じ厚みを有してよい。なお、メサ領域５０の側部５２における厚みとは、コンタクト層１８のＸ軸方向の長さを意味する。
なお、コンタクト層１８の厚みが側部５２と上部５４および底部６２とにおいて同じでない場合であっても、ｐ型不純物濃度を厚み方向で積分することにより得られるｐ型不純物の積分濃度は、コンタクト層１８において一定であってよい。本例において、メサ領域５０の上部５４および側部５２、ならびに、分離トレンチ部６０の底部６２において、ｐ型不純物の積分濃度は同じである。
なお、図３において明示してはいないが、半導体装置１００の製造方法は、コンタクト層１８をエピタキシャル形成する段階（Ｓ１３０）の後、かつ、ｎ型不純物をイオン注入する段階（Ｓ１４０）の前に、ドリフト領域１２、ベース領域１４およびコンタクト層１８を有する被処理基板を熱処理する段階をさらに含んでよい。これにより、エピタキシャル形成された領域および層中の不純物を活性化させることができる。なお、この熱処理を省略して、ｎ型不純物をイオン注入する段階（Ｓ１４０）の後における熱処理により、エピタキシャル形成された領域および層中の不純物を活性化させてもよい。
図３の（ｄ）は、ｎ型不純物をイオン注入する段階（Ｓ１４０）である。本段階では、メサ領域５０の上部５４に設けられたコンタクト層１８の予め定められた領域にｎ型不純物をイオン注入する。メサ領域５０の上部５４の一部に対応する領域に開口を有するマスク材料を設けた上で、当該開口を介してｎ型不純物をイオン注入してよい。これにより、開口直下にｎ型不純物注入領域を形成することができる。これに対して、マスク材料により覆われた領域にはｎ型不純物が注入されない。イオン注されるｎ型不純物元素は、ＳｉまたはＯであってよい。ｎ型不純物領域をイオン注入で形成することにより、ｎ型不純物領域をエピタキシャル成長により形成する場合に比べて、局所的にｎ型不純物領域を形成することができる。つまり、イオン注入の方がｎ型不純物領域をより微細に形成することができる。
ｎ型不純物の注入深さは、ｎ型不純物元素の加速エネルギーにより制御することができる。１Ｅ＋１５［ｃｍ−２］以上１Ｅ＋１６［ｃｍ−２］以下のドーズ量で、コンタクト層１８の最上面から０．１［μｍ］以上０．５［μｍ］以下の深さにｎ型不純物をイオン注入してよい。イオン注入されたコンタクト層１８を含む被処理基板は、熱処理装置において１０００℃以上１２００℃以下の温度で熱処理されてよい。これにより、イオン注入したｎ型不純物を活性化し、また、イオン注入により破壊された結晶性をある程度回復することができる。本例においては、被処理基板を１１００℃以下の温度で熱処理する（第１熱処理）。１１００℃以下で熱処理することにより、結晶性をある程度回復しつつも、ｎ型不純物がベース領域１４へ拡散することを防ぐことができる。
ソース領域１６は、機能の観点においては厳密には後述する第２熱処理におけるｎ型不純物元素の活性化を経て完成するが、段階Ｓ１４０においてソース領域１６の外形は凡そ形成されてよい。それゆえ、図３（ｄ）において、ｎ型不純物注入領域をソース領域１６と示す。ソース領域１６は、１Ｅ＋１９［ｃｍ−３］以上１Ｅ＋２１［ｃｍ−３］以下のｎ型不純物濃度を有してよい。なお、イオン注入後または熱処理後において、ソース領域１６の下方はベース領域１４の上部の一部に存在してもよい。なお、本例のｎ型不純物はイオン注入されるので、予め定められた注入深さを中心とするガウス分布型の不純物濃度分布を有してよい。
図３の（ｅ）は、トレンチ２２を形成する段階（Ｓ１５０）である。トレンチ２２に対応する領域に開口を有するマスク材料を上部５４上に設けた上で、メサ領域５０のＧａＮ系半導体材料をエッチングにより除去してよい。これにより、ソース領域１６およびベース領域１４を貫通するトレンチ２２が形成される。段階Ｓ１４０において被処理基板を１１００℃以下の温度で熱処理する本例では、段階Ｓ１５０において被処理基板を１１００℃より高く１２００℃以下の温度で熱処理する（第２熱処理）。１１００℃より高い温度で熱処理することにより、１１００℃以下の熱処理では不十分であるｎ型不純物の活性化および結晶性の回復を確実にすることができる。
図３の（ｆ）は、ゲート絶縁膜２４を形成する段階（Ｓ１６０）である。本段階においては、トレンチ２２内にゲート絶縁膜２４を設けるべく、メサ領域５０および分離トレンチ部６０の全体に、ゲート絶縁膜２４を形成する。ゲート絶縁膜２４はＳｉＯ２膜であってよく、Ａｌ２Ｏ３膜あってもよい。ゲート絶縁膜２４は化学気相成長法（ＣＶＤ）により形成してよい。ゲート絶縁膜２４は５０［ｎｍ］以上１００［ｎｍ］以下の厚みを有してよい。なお、段階Ｓ１４０および段階Ｓ１５０において被処理基板を１１００℃よりも高い温度で熱処理しなかった場合には、段階Ｓ１５０において被処理基板を１１００℃より高く１２００℃以下の温度（第２熱処理の温度に相当）で熱処理してもよい。
図３の（ｇ）は、ゲート導電部２６を形成する段階（Ｓ１７０）である。本段階においては、ゲート絶縁膜２４に接してトレンチ２２の内部にゲート導電部２６を設けるべく、メサ領域５０および分離トレンチ部６０の全体に、不純物がドープされたポリシリコンを形成する。ゲート導電部２６は、化学気相成長法（ＣＶＤ）により形成してよい。ＣＶＤの後のエッチングにより、トレンチ２２の内部のみにゲート導電部２６を残してよい。
図３の（ｈ）は、ゲート絶縁膜２４を部分的に除去する段階（Ｓ１８０）である。本段階においては、コンタクト層１８に接するゲート絶縁膜２４を除去することにより、コンタクト層１８とソース電極３０とのコンタクト領域を形成する。つまり、本段階においては、コンタクト用の開口をゲート絶縁膜２４に設ける。なお、ゲート絶縁膜２４は、コンタクト層１８上において確実に除去されていればよく、ソース領域１６上においては残っていてもよい。段階Ｓ１５０から段階Ｓ１８０までを経て、ゲートトレンチ部２０を形成することができる。
図３の（ｉ）は、ソース電極３０およびドレイン電極４０を形成する段階（Ｓ１９０）である。本段階においては、スパッタリング等によりメサ領域５０および分離トレンチ部６０の上にＰｄ（パラジウム）、Ｔｉ（チタン）およびＡｌを順次形成することにより、ソース電極３０を形成してよい。つまり、ソース電極３０は、コンタクト層１８に近い順にＰｄ、ＴｉおよびＡｌが積層された電極であってよい。また、同様にスパッタリング等により基板１０の裏面にＴｉおよびＡｌを順次形成することにより、ソース電極３０を形成してよい。つまり、ドレイン電極４０は、基板１０に近い順にＴｉおよびＡｌが積層された電極であってよい。
図４は、図１におけるメサ領域５０近傍の拡大図である。第１実施形態にかかるベース領域１４は、ｐ−型の拡張領域１５を有してよい。本例の拡張領域１５はベース領域１４の一部である。拡張領域１５は、イオン注入後における１１００℃以下の温度での熱処理（第１熱処理）ではなく、１１００℃を超える温度での熱処理（第２熱処理）に起因して形成されてよい。特定の要因のみに限定されるものではないが、前述の段階Ｓ１４０におけるイオン注入時にコンタクト層１８およびベース領域１４に導入された欠陥が、段階Ｓ１４０、段階Ｓ１５０および段階Ｓ１６０のいずれかにおける１１００℃より高い温度での熱処理（第２熱処理）を経て下方に伝播することにより、ベース領域１４におけるトレンチ２２近傍の領域が下方に突出するよう変形してよい。これにより、拡張領域１５は、ゲートトレンチ部２０の角部２３を覆う略Ｌ字の形状を有してよい。
なお、本例においては、１１００℃より高い温度での熱処理（第２熱処理）をトレンチ２２形成以降に行う。それゆえ、本例の拡張領域１５は、角部２３近傍を除くトレンチ２２の底部には形成されない。仮に、トレンチ２２の底部全体に拡張領域１５が形成された場合には、半導体装置１００がＭＯＳＦＥＴとして機能しなくなる恐れがある。本例の拡張領域１５は、ゲートトレンチ部２０の角部２３のみを覆うことにより、半導体装置１００がＭＯＳＦＥＴとして機能することを担保する。
拡張領域１５がゲートトレンチ部２０の角部２３を覆うとは、ベース領域１４の少なくとも一部がトレンチ２２の底部に位置することを意味してよい。拡張領域１５は、トレンチ２２の底部よりも深い位置において、トレンチ２２の側部におけるゲート絶縁膜２４の厚みと同程度Ｘ軸方向に延伸してよい。本例においては、拡張領域１５がゲートトレンチ部２０の角部２３を覆うことができるので、拡張領域１５が角部２３を覆わない場合と比較して、角部２３における電界強度を低減することができる。これにより、コンタクト層１８を設けることと合わせて、角部２３を保護する効果を相乗的に向上させることができる。
上述の段階Ｓ１３０で述べたように、コンタクト層１８はメサ領域５０および分離トレンチ部６０に接してエピタキシャル形成される。コンタクト層１８がエピタキシャル形成されたことをコンタクト層１８中に記載した矢印にて示す。コンタクト層１８は、矢印で示す向きに成長する。本例において、基板１０の主面はｃ面である。それゆえ、ドリフト領域１２の主面もｃ面である。また、分離トレンチ部６０の底部６２もｃ面に平行な面となる。このように本例では、メサ領域５０の上部５４および分離トレンチ部６０の底部６２はｃ面に平行であり、メサ領域５０の側部５２は当該ｃ面に垂直なｃ軸に平行である。なお、他の例においては、基板１０およびドリフト領域１２の主面は数度のオフ角を有してもよく、これに伴い、メサ領域５０の側部５２もｃ軸に完全に平行でなくてもよい。
本例においては、コンタクト層１８をエピタキシャル形成するので、メサ領域５０の側部５２に設けられるコンタクト層１８のｐ型不純物濃度と、分離トレンチ部６０の底部６２に接して設けられるコンタクト層１８のｐ型不純物濃度とを、同じとすることができる。メサ領域５０の側部５２に接するコンタクト層１８をｃ軸に対して垂直な特定の面方位に成長させることにより、側部５２と底部６２とに接して設けられるコンタクト層１８のｐ型不純物濃度を同じとすることができる。
これにより、側部５２のｐ型不純物濃度が底部６２のｐ型不純物濃度よりも小さい比較例に比べて、メサ領域５０の側部５２からメサ領域５０の中央に向かうＸ軸方向と平行な方向において空乏層が広がり易くなる。空乏層は絶縁体として機能し得るので、空乏層がゲートトレンチ部２０の角部２３に達する場合に、空乏層は角部２３を絶縁破壊から保護する一助となる。それゆえ、本例においては、ゲートトレンチ部２０の角部２３において絶縁破壊が生じることを当該比較例に比べてより確実に防ぐことができる。
なお、本例の変形例として、メサ領域５０の側部５２に設けられるコンタクト層１８のｐ型不純物濃度を、分離トレンチ部６０の底部６２に接して設けられるコンタクト層１８のｐ型不純物濃度よりも高くしてもよい。メサ領域５０の側部５２に接するコンタクト層１８をｃ軸に対して垂直な特定の面方位に成長させることにより、側部５２のコンタクト層１８のｐ型不純物濃度を、底部６２のコンタクト層１８のｐ型不純物濃度よりも高くすることができる。これにより、空乏層はメサ領域５０の側部５２から中央に向かうＸ軸方向と平行な方向においてさらに広がり易くなるので、ゲートトレンチ部２０の角部２３の保護をより確実にすることができる。
図５は、図４のＡ‐Ａ'断面における不純物濃度の概要を示す図である。Ａ‐Ａ'断面は、ソース領域１６、ベース領域１４およびドリフト領域１２を通る断面である。なお、Ａ‐Ａ'断面は上述の拡張領域１５を通らない。図５において、横軸は深さ方向であり、縦軸の左側はｐ型不純物濃度であり、縦軸の右側はｎ型不純物濃度である。なお、図５は不純物濃度分布の概要を示すものである。なお、深さ方向とは、Ｚ軸方向に平行な方向であり、例えばゲートトレンチ部２０の上部から底部に向かう方向であり、また例えばベース領域１４からドリフト領域１２に向かう方向である。
段階Ｓ１１０およびＳ１３０においてベース領域１４およびコンタクト層１８はそれぞれエピタキシャル形成されるので、ｐ型不純物濃度は深さ方向において各々一定であってよい。ベース領域１４のｐ型不純物濃度は、１Ｅ＋１７［ｃｍ−３］以上５Ｅ＋１８［ｃｍ−３］以下の範囲で一定であってよい。また、コンタクト層１８のｐ型不純物濃度は、１Ｅ＋１９［ｃｍ−３］以上１Ｅ＋２０［ｃｍ−３］以下の範囲で一定であってよい。
これに対して、ベース領域１４は、深さ方向においてｎ型不純物濃度が徐々に減少するテール領域を有してよい。テール領域は、段階Ｓ１４０においてソース領域１６形成用のｎ型不純物が下方（ベース領域１４およびドリフト領域１２）へ拡散することにより形成されてよい。つまり、テール領域のｎ型不純物と、ソース領域１６のｎ型不純物とは、同じ元素のｎ型不純物であってよい。段階Ｓ１４０においては、所定のイオン注入の加速エネルギーおよび所定のドーズ量で１回または複数回イオン注入を実行してよい。これにより、ソース領域１６のｎ型不純物濃度分布は、山なりのピーク領域を有してよく、頂部が平坦なピーク領域を有してもよい。ただし、イオン注入が１回であっても複数回であってもテール領域は形成される。
テール領域のｎ型不純物濃度は、ベース領域１４のｐ型不純物濃度に比べて十分に低いので、ゲートトレンチ部２０の側部におけるチャネル長に影響を与えないと考えてよい。本例においては、局所的にｎ＋型のソース領域１６を形成しつつ、ベース領域１４におけるチャネル長が短くなることを防ぐことができる。
図６は、第２実施形態における半導体装置１００の断面図である。本例のソース領域１６は、イオン注入により形成されず、ベース領域１４とコンタクト層１８との間にエピタキシャル形成される。つまり、本例のソース電極３０は、ソース領域１６よりも上に設けられたコンタクト層１８の開口１９を通じてソース領域１６と接触する。また、メサ領域５０は、ゲートトレンチ部２０を除くベース領域１４上の全体にソース領域１６を有する。本例は、主にかかる点において第１実施形態と異なる。但し、本例と第１実施形態と共通する特徴については、第１実施形態と同じ有利な効果を得ることができる。
エピタキシャル形成された層、膜および領域は、形成直後の最表面に酸化膜を有する場合がある。例えば、以下の理由のみに限定されるものではないが、エピタキシャル形成する成膜環境に残留する酸素に起因して、自然酸化膜が形成される場合がある。特に、ｎ型のエピタキシャル層は、ｐ型のエピタキシャル層に比べて自然酸化膜が成長しやすい。当該酸化膜は、半導体よりも絶縁体に近い抵抗を有し得る。
本例においては、コンタクト層１８の開口１９が、ソース領域１６に達するまでコンタクト層１８を貫通する。それゆえ、コンタクト層１８をエッチングすることにより開口１９を形成するときに、開口１９直下のソース領域１６上の自然酸化膜も除去することができる。これにより、ソース領域１６とソース電極３０との間における不要な接触抵抗を排除することができる。
図７は、第２実施形態における半導体装置１００の製造方法を示すフロー図である。本例においては、階Ｓ１１５から段階Ｓ１９０の番号順に（即ち、若い番号順に）各段階が実行される。段階Ｓ１１５から段階Ｓ１９０は、後述の図８の（ａ）〜（ｉ）にそれぞれ対応する。本例においては、第１実施形態の段階Ｓ１１０に代えて、段階Ｓ１１５を有する。また、本例においては、第１実施形態の段階Ｓ１４０を有しない。さらに、本例は、第１実施形態には無い段階Ｓ１８５を有する。図８の説明においては、これら第１実施形態との相違点について主に説明する。
図８は、（ａ）〜（ｉ）は、第２実施形態における半導体装置１００の製造方法の各段階を示す断面図である。図８の（ａ）は、基板１０上にドリフト領域１２をエピタキシャル形成し、その後、ドリフト領域１２上にベース領域１４をエピタキシャル形成し、さらにその後、ベース領域１４上にｎ型のソース領域１６をエピタキシャル形成する段階（Ｓ１１５）である。ソース領域１６は、０．１［μｍ］以上０．５［μｍ］以下の厚みを有してよい。また、ソース領域１６は、１Ｅ＋２０［ｃｍ−３］以上１Ｅ＋２１［ｃｍ−３］以下のｎ型不純物濃度を有してよい。
図８の（ｂ）は、分離トレンチ部６０を形成する段階（Ｓ１２０）である。本例の段階Ｓ１２０においては、ドリフト領域１２およびベース領域１４に加えて、ソース領域１６も部分的に除去する。これにより、メサ領域５０および分離トレンチ部６０を形成する。
図８の（ｃ）は、コンタクト層１８を形成する段階（Ｓ１３０）である。段階Ｓ１３０は、第１実施形態と同じであるので説明を省略する。なお、第１実施形態においては、コンタクト層１８にｎ型不純物を注入することによりソース領域１６を形成したが、本例では既にソース領域１６が形成されている。それゆえ、本例は、第１実施形態の段階Ｓ１４０を有しない。
図８の（ｄ）は、トレンチ２２を形成する段階（Ｓ１５０）である。本例の段階Ｓ１５０においては、ドリフト領域１２およびベース領域１４に加えて、ソース領域１６も貫通するようにトレンチ２２を形成する。トレンチ２２の底部は、ドリフト領域１２とベース領域１４との接合部よりも下に位置してよい。本例の段階Ｓ１５０は、係る点において第１実施形態と異なるが、他の点は同じである。
図８の（ｅ）は、ゲート絶縁膜２４を形成する段階（Ｓ１６０）である。図８の（ｆ）は、ゲート導電部２６を形成する段階（Ｓ１７０）である。図８の（ｇ）は、ゲート絶縁膜２４を部分的に除去する段階（Ｓ１８０）である。段階Ｓ１６０からＳ１８０は、第１実施形態と同じであるので詳しい説明を省略する。
図８の（ｈ）は、コンタクト層１８に開口１９を形成する段階（Ｓ１８５）である。開口１９に対応する領域に開口を有するマスク材料を設けた上で、マスク材料の開口直下のコンタクト層１８をエッチングにより除去してよい。上述のように、段階Ｓ１８５においては、開口１９の直下かつソース領域１６の最上面に位置する自然酸化膜を除去してよい。
図８の（ｉ）は、ソース電極３０およびドレイン電極４０を形成する段階（Ｓ１９０）である。段階Ｓ１９０は、第１実施形態と同じであるので詳しい説明を省略する。
図９は、図６におけるメサ領域５０近傍の拡大図である。図４と同様に、コンタクト層１８がエピタキシャル形成されたことを矢印にて示す。本例においても、第１実施形態と同様に、メサ領域５０の側部５２に設けられるコンタクト層１８のｐ型不純物濃度と、分離トレンチ部６０の底部６２に接して設けられるコンタクト層１８のｐ型不純物濃度とは、同じであってよい。これにより、側部５２のｐ型不純物濃度が底部６２のｐ型不純物濃度よりも小さい比較例に比べてメサ領域５０のＸ軸方向において空乏層が広がり易くなるので、角部２３において絶縁破壊が生じることを当該比較例に比べてより確実に防ぐことができる。尚、図９のコンタクト層１８のうち、メサ領域５０のゲートトレンチ部２０の側部に接するコンタクト層１８−ｉは、半導体装置１００を上面視した場合にコンタクト層１８から離れて島状に孤立してよい。当該島状に孤立したコンタクト層１８−ｉは必ずしも残さなくてよく、除去してもよい。
また、本例の変形例において、メサ領域５０の側部５２に設けられるコンタクト層１８のｐ型不純物濃度は、分離トレンチ部６０の底部６２に接して設けられるコンタクト層１８のｐ型不純物濃度よりも高くてよい。これにより、上記例に比べて、メサ領域５０のＸ軸方向において空乏層が広がり易くなるので、ゲートトレンチ部２０の角部２３の保護をより確実にすることができる。
図１０は、第３実施形態における半導体装置１００の断面図である。本例のソース領域１６は、第１実施形態と同様にイオン注入により形成される。ただし、本例においては、第１実施形態のようにｐ＋型のコンタクト層１８にｎ型不純物をイオン注入するのではなく、コンタクト層１８よりもｐ型不純物濃度が低いｐ−型のベース領域１４にｎ型不純物をイオン注入する。これにより、ベース領域１４中にｎ＋型のソース領域１６を形成する。それゆえ、第１実施形態に比べて、良質なソース領域１６を形成することができる。つまり、注入されたｎ型不純物の濃度ならびにイオン注入後の熱処理時間および温度が同じ条件であっても、第１実施形態に比べて本例の方が、ソース領域１６における実効的なｎ型キャリア濃度を高くすることができる。
本例のコンタクト層１８は、メサ領域５０の側部５２および上部５４ならびに、分離トレンチ部６０の底部６２に接して設けられる。本例コンタクト層１８は、ソース領域１６よりも上に設けられる。本例のコンタクト層１８は、メサ領域５０の上部５４に接触する。また、本例のコンタクト層１８は、ソース領域１６およびゲートトレンチ部２０上に後述の開口７９を有する。本例のソース電極３０は、コンタクト層１８の開口７９を通じてソース領域１６と接触する。本例は、主にかかる点において第１実施形態と異なる。但し、本例と第１実施形態と共通する特徴については、第１実施形態と同じ有利な効果を得ることができる。
図１１は、第３実施形態における半導体装置１００の製造方法を示すフロー図である。本例においては、段階Ｓ１１０から段階Ｓ１９０の番号順に（即ち、若い番号順に）各段階が実行される。段階Ｓ１１０から段階Ｓ１９０は、後述の図１２の（ａ）〜（ｊ）にそれぞれ対応する。本例においては、第１実施形態の段階Ｓ１３０と段階Ｓ１４０との間において、コンタクト層１８に開口７９を形成する段階をさらに有する。図１２においては、第１実施形態との相違点について主に説明する。
図１２の（ａ）〜（ｊ）は、第３実施形態における半導体装置１００の製造方法の各段階を示す断面図である。図１２の（ａ）〜（ｃ）は、図３の（ａ）〜（ｃ）と同じである。なお、図１２（ｃ）においては、コンタクト層１８をエピタキシャル形成する段階（Ｓ１３０）の後、かつ、ｎ型不純物をイオン注入する段階（Ｓ１４０）の前に、ドリフト領域１２、ベース領域１４およびコンタクト層１８を有する被処理基板を熱処理する段階をさらに含んでよい。例えば、被処理基板を１１００℃以下の温度で熱処理する。これにより、エピタキシャル形成された各領域および層中の不純物を活性化させることができる。
図１２の（ｄ）は、コンタクト層１８に開口７９を形成する段階（Ｓ１３５）である。図１２の（ｄ）においては、コンタクト層１８のエッチングに用いるマスク材料としてのフォトレジスト７０を合わせて示す。Ｓ１３５においては、フォトレジスト７０に開口７９と同じまたは相似形状の開口を設けた上で、コンタクト層１８をエッチングする。これにより、コンタクト層１８を貫通し、ベース領域１４に達する開口７９を形成する。なお、図１２においては、フォトレジスト７０をＳ１３５およびＳ１４０において利用するので、フォトレジスト７０を明示的に示す。ただし、他の実施形態のフォトリソグラフィーにおいてもフォトレジストが用いられてよいのは勿論である。
図１２の（ｅ）は、ｎ型不純物をイオン注入する段階（Ｓ１４０）である。コンタクト層１８に開口７９を形成する段階（Ｓ１３５）の後、かつ、ゲートトレンチ部２０を形成する段階（Ｓ１５０〜Ｓ１８０）の前に、少なくとも開口７９を介してｎ型不純物をベース領域１４にイオン注入してよい。本例の段階Ｓ１４０においては、フォトレジスト７０およびコンタクト層１８の各開口を介してベース領域１４にｎ型不純物をイオン注入する。
本例では、コンタクト層１８の開口７９およびフォトレジスト７０の開口を利用して、ベース領域１４にｎ型不純物をイオン注入する。コンタクト層１８の開口７９およびフォトレジスト７０の開口は、ゲートトレンチ部２０が設けられるＸ‐Ｙ平面の範囲よりも広い。それゆえ、本例においては、第２実施形態のように、メサ領域５０上においてゲートトレンチ部２０を避けるように、コンタクト層１８に微細な開口１９を形成しなくてよい。本例は、マスク位置合わせ等の点において、第２実施形態よりも製造条件が有利である。
さらに、本例では、コンタクト層１８およびフォトレジスト７０を利用して、ｎ型不純物のイオン注入ができるので、Ｓ１４０においてイオン注入用の別途のフォトリソグラフィープロセスが不要である。このように本例では、イオン注入用の別途のフォトリソグラフィープロセスを設ける場合に比べて、工程を簡略化することができる。
また、本例では、第２実施形態のようにベース領域１４上にソース領域１６をエピタキシャル形成するのではなく、ベース領域１４にｎ型不純物をイオン注入してソース領域１６を形成する。ベース領域１４上にソース領域１６をエピタキシャル形成し、かつ、その後に熱処理をする場合には、ベース領域１４中の不純物が適切に活性化しないことに起因して、ゲート電圧の閾値制御が困難になる場合がある。
例えば、ｐ型不純物がＭｇの場合、ベース領域１４中のＭｇ−Ｈ結合（マグネシウム原子と水素原子との結合）におけるＨが切り離されて、Ｍｇはベース領域１４中に残り、Ｈはベース領域１４から放出される。これにより、ベース領域１４中においてＭｇが活性化する。これに対して、ベース領域１４上にソース領域１６を設けた状態で被処理基板を熱処理すると、ベース領域１４からのＨの放出が低減されることにより、ＭｇとＨとの切り離しが十分に進行しない場合がある。結果として、ベース領域１４中のｐ型不純物が適切に活性化しない場合がある。これに対して、本例においては、ベース領域１４にｎ型不純物をイオン注入するので、第２実施形態に比べてベース領域１４中の不純物を適切に活性化することができる。これにより、第２実施形態に比べてゲート電圧の閾値制御が容易となる。
図１２の（ｆ）〜（ｊ）は、図３の（ｅ）〜（ｉ）と同じである。それゆえ、重複する説明を省略する。
図１３は、Ｓ１４０におけるメサ領域５０の拡大図である。より詳細には、図１３は、ベース領域１４にｎ型不純物をイオン注入し、その後に被処理基板を熱処理した後の状態におけるメサ領域５０の拡大図である。半導体装置１００を上面視した場合に、コンタクト層１８の開口７９の端部７８は、ソース領域１６の側端部７６上に位置してよい。つまり、ソース領域１６の少なくとも一部は、コンタクト層１８の下に位置してよい。
本例において、端部７８は、コンタクト層１８の開口７９の側面を構成するコンタクト層１８の端部である。また、本例において、ソース領域１６の側端部７６は、半導体装置１００を上面視した場合におけるソース領域１６のＸ‐Ｙ平面の中央位置よりもメサ領域５０の側部５２に近いソース領域１６の端部領域である。なお、側端部７６は、必ずしもＸ‐Ｙ平面の最も外側に位置するソース領域１６の端部だけを意味するものではない。側端部７６は、当該端部から出発しソース領域１６とベース領域１４との境界に沿って予め定められた長さだけ進んだ位置までの範囲の端部領域を意味してよい。
本例においては、半導体装置１００を上面視した場合に、コンタクト層１８の開口７９の端部７８とソース領域１６の側端部７６とが、深さ方向において重なる。本例においては、端部７８と側端部７６とが深さ方向において重なることを、コンタクト層１８の開口７９の端部７８の位置が、ソース領域１６の側端部７６の位置と一致すると表現する。なお、端部７８と側端部７６とは深さ方向において必ずしも１００％重なっていなくてよい。端部７８と側端部７６とは、例えば、少なくとも後述する長さＬＨだけ重なる。
本例のソース領域１６は、メサ領域５０の上部５４からベース領域１４における所定の深さ位置まで設けられる。深さ方向に平行な断面視において、ソース領域１６はウェル状に設けられてよい。図１３においては、ソース領域１６の最大深さをＬＶとする。ソース領域１６は、深さをＬＶの位置に平坦な底部を有してよい。また、図１３においては、メサ領域５０の上部５４において、メサ領域５０の上部５４と開口７９との境界の最も外側よりもさらに外側に広がるソース領域１６の長さをＬＨとする。
深さＬＶは、長さＬＨと同程度の長さを有してよく、長さＬＨよりも長くてもよい。本例の深さＬＶは、長さＬＨ以上である（ＬＨ≦ＬＶ）。また、本例において、深さＬＶは０．１［μｍ］以上０．５［μｍ］以下の所定の長さを有し、長さＬＨは、０．１［μｍ］以上０．２［μｍ］以下の所定の長さを有する。ソース領域１６の長さＬＨの範囲においては、開口７９直下にイオン注入されたｎ型不純物が熱拡散により移動することにより存在してよく、コンタクト層１８を貫通したｎ型不純物が存在してもよい。
本例においては、ｎ型不純物をベース領域１４にイオン注入することに起因して、コンタクト層１８の端部領域７４にｎ型不純物がイオン注入されてよい。コンタクト層１８にｎ型不純物がイオン注入される最外部を点線にて示す。端部領域７４は、コンタクト層１８のうち開口７９に接するテーパー部分を含んでよい。端部領域７４は、コンタクト層１８のテーパー部分と、当該テーパー部分を上部５４に正射影した部分とを有する略三角形の領域であってよく、コンタクト層１８においてｎ型不純物がイオン注入される領域であってもよい。なお、本例の端部領域７４は、ｐ＋型領域であるので、ソース領域１６を形成するためのｎ型不純物がイオン注入されてもｎ型に反転しない。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
１０・・基板、１２・・ドリフト領域、１３・・角部、１４・・ベース領域、１５・・拡張領域、１６・・ソース領域、１８、１８−ｉ・・コンタクト層、１９・・開口、２０・・ゲートトレンチ部、２２・・トレンチ、２３・・角部、２４・・ゲート絶縁膜、２６・・ゲート導電部、３０・・ソース電極、４０・・ドレイン電極、５０・・メサ領域、５２・・側部、５４・・上部、６０・・分離トレンチ部、６２・・底部、７０・・フォトレジスト、７４・・端部領域、７６・・側端部、７８・・端部、７９・・開口、１００・・半導体装置

Claims (15)

  1. 少なくとも２つの分離トレンチ部と、
    前記少なくとも２つの分離トレンチ部の間に設けられ、第１導電型のソース領域と、少なくとも一部が前記ソース領域の下に設けられた第２導電型のベース領域と、ゲートトレンチ部とを有する、メサ領域と、
    前記メサ領域の側部と、前記ゲートトレンチ部よりも下方に位置する前記分離トレンチ部の底部とに接して少なくとも設けられ、前記ベース領域よりも高い第２導電型の不純物濃度を有するコンタクト層と
    を備え、
    前記ソース領域内には前記コンタクト層と同一の不純物が存在する、または、前記ソース領域よりも上に前記コンタクト層が設けられる
    半導体装置。
  2. 前記ソース領域内には前記コンタクト層と同一の不純物が存在し、
    前記ソース領域内の第２導電型の不純物濃度と、前記分離トレンチ部の前記底部に接して設けられる前記コンタクト層における第２導電型の不純物濃度とは、同一である
    請求項１に記載の半導体装置。
  3. 前記ベース領域は、前記ベース領域と接する前記ゲートトレンチ部の側部の下端に位置する角部を覆って設けられる
    請求項１または２に記載の半導体装置。
  4. 前記ベース領域は、前記ゲートトレンチ部の深さ方向において、前記ソース領域と同じ第１導電型の不純物の不純物濃度が徐々に減少するテール領域を有する
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記ソース領域上に前記コンタクト層が設けられ、
    前記メサ領域上に設けられる前記コンタクト層上に少なくとも一部が設けられ、前記コンタクト層を貫通して前記ソース領域と接触するソース電極をさらに備える
    請求項１に記載の半導体装置。
  6. 前記メサ領域の前記側部に設けられる前記コンタクト層の第２導電型の不純物濃度と、前記分離トレンチ部の前記底部に接して設けられる前記コンタクト層の第２導電型の不純物濃度とが、同じである
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記メサ領域の前記側部に設けられる前記コンタクト層における第２導電型の不純物濃度は、前記分離トレンチ部の前記底部に接して設けられる前記コンタクト層における第２導電型の不純物濃度よりも高い
    請求項１から５のいずれか一項に記載の半導体装置。
  8. 前記コンタクト層は、前記ソース領域上に開口を有し、
    前記コンタクト層は、前記メサ領域の上部に接触する
    請求項１に記載の半導体装置。
  9. 前記半導体装置を上面視した場合に、前記コンタクト層の前記開口の端部は、前記ソース領域の側端部上に位置する
    請求項８に記載の半導体装置。
  10. 前記半導体装置を上面視した場合に、前記コンタクト層の前記開口の端部の位置は、前記ソース領域の側端部の位置と一致する
    請求項８または９に記載の半導体装置。
  11. 前記メサ領域および前記コンタクト層は、ＧａＮ系半導体材料で形成されている
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 半導体装置の製造方法であって、
    第１導電型のドリフト領域上に第２導電型のベース領域をエピタキシャル形成する段階と、
    前記ドリフト領域および前記ベース領域を部分的にエッチングすることにより、少なくとも２つの分離トレンチ部の間にメサ領域を形成する段階と、
    前記メサ領域の上部と、前記メサ領域の側部と、前記分離トレンチ部の底部とに接し、前記ベース領域よりも高い第２導電型の不純物濃度を有するコンタクト層をエピタキシャル形成する段階と、
    ゲートトレンチ部を形成する段階と
    を備える
    半導体装置の製造方法。
  13. 前記コンタクト層をエピタキシャル形成する段階の後、かつ、前記ゲートトレンチ部を形成する段階の前に、前記メサ領域の上部に設けられた前記コンタクト層の予め定められた領域に第１導電型の不純物をイオン注入する段階をさらに備える
    請求項１２に記載の半導体装置の製造方法。
  14. 前記ベース領域をエピタキシャル形成する段階の後、かつ、前記メサ領域を形成する段階の前に、前記ベース領域上に第１導電型のソース領域をエピタキシャル形成する段階をさらに備える
    請求項１２に記載の半導体装置の製造方法。
  15. 前記コンタクト層をエピタキシャル形成する段階は、前記メサ領域を形成する段階の後、かつ、前記ゲートトレンチ部を形成する段階の前であり、
    前記コンタクト層をエピタキシャル形成する段階の後、かつ、前記ゲートトレンチ部を形成する段階の前に、前記コンタクト層を熱処理する段階と、
    前記コンタクト層を熱処理する段階の後、かつ、前記ゲートトレンチ部を形成する段階の前に、前記コンタクト層に開口を形成する段階と、
    前記コンタクト層に開口を形成する段階の後、かつ、前記ゲートトレンチ部を形成する段階の前に、少なくとも前記開口を介して第１導電型の不純物を前記ベース領域にイオン注入する段階と
    をさらに備える
    請求項１２に記載の半導体装置の製造方法。
JP2017044053A 2016-12-21 2017-03-08 半導体装置および半導体装置の製造方法 Active JP6233539B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/836,931 US10374031B2 (en) 2016-12-21 2017-12-11 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016248499 2016-12-21
JP2016248499 2016-12-21

Publications (2)

Publication Number Publication Date
JP6233539B1 JP6233539B1 (ja) 2017-11-22
JP2018101769A true JP2018101769A (ja) 2018-06-28

Family

ID=60417579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017044053A Active JP6233539B1 (ja) 2016-12-21 2017-03-08 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10374031B2 (ja)
JP (1) JP6233539B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181891A (ja) * 2019-04-25 2020-11-05 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP2022185141A (ja) * 2019-05-22 2022-12-13 ローム株式会社 ＳｉＣ半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6673232B2 (ja) * 2017-01-17 2020-03-25 株式会社デンソー 炭化珪素半導体装置
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
JP6927112B2 (ja) * 2018-03-27 2021-08-25 豊田合成株式会社 半導体装置の製造方法
KR102703723B1 (ko) * 2019-06-10 2024-09-05 삼성전자주식회사 점진적으로 변화하는 조성을 갖는 채널을 포함하는 전계 효과 트랜지스터

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529115A (ja) * 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
WO2013187019A1 (ja) * 2012-06-14 2013-12-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2014192174A (ja) * 2013-03-26 2014-10-06 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2014209540A (ja) * 2013-03-26 2014-11-06 豊田合成株式会社 半導体装置およびその製造方法
WO2014196164A1 (ja) * 2013-06-05 2014-12-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2015026723A (ja) * 2013-07-26 2015-02-05 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3219045B2 (ja) * 1998-02-20 2001-10-15 日本電気株式会社 縦型ｍｉｓｆｅｔの製造方法
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
GB0404749D0 (en) * 2004-03-03 2004-04-07 Koninkl Philips Electronics Nv Trench field effect transistor and method of making it
US7411266B2 (en) * 2006-05-30 2008-08-12 Semiconductor Components Industries, L.L.C. Semiconductor device having trench charge compensation regions and method
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
CN102859699B (zh) * 2010-03-02 2016-01-06 维西埃-硅化物公司 制造双栅极装置的结构和方法
JP5498431B2 (ja) 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
US8829574B2 (en) * 2011-12-22 2014-09-09 Avogy, Inc. Method and system for a GaN vertical JFET with self-aligned source and gate
US9194858B2 (en) * 2012-05-11 2015-11-24 Polaris Sensor Technologies, Inc. System for measuring the concentration of an additive in a mixture
US9287371B2 (en) * 2012-10-05 2016-03-15 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
JP6077380B2 (ja) * 2013-04-24 2017-02-08 トヨタ自動車株式会社 半導体装置
CN104347407B (zh) * 2013-07-31 2017-10-31 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529115A (ja) * 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
WO2013187019A1 (ja) * 2012-06-14 2013-12-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2014192174A (ja) * 2013-03-26 2014-10-06 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2014209540A (ja) * 2013-03-26 2014-11-06 豊田合成株式会社 半導体装置およびその製造方法
WO2014196164A1 (ja) * 2013-06-05 2014-12-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2015026723A (ja) * 2013-07-26 2015-02-05 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181891A (ja) * 2019-04-25 2020-11-05 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP7024761B2 (ja) 2019-04-25 2022-02-24 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP2022185141A (ja) * 2019-05-22 2022-12-13 ローム株式会社 ＳｉＣ半導体装置
JP7508523B2 (ja) 2019-05-22 2024-07-01 ローム株式会社 ＳｉＣ半導体装置

Also Published As

Publication number Publication date
JP6233539B1 (ja) 2017-11-22
US10374031B2 (en) 2019-08-06
US20180175138A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
JP6233539B1 (ja) 半導体装置および半導体装置の製造方法
US10181514B2 (en) Vertical semiconductor device and manufacturing method thereof
JP6237845B1 (ja) 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP7119350B2 (ja) 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
TWI613712B (zh) 半導體裝置及其製造方法
US20110001144A1 (en) Semiconductor device and method for manufacturing the same
US10134908B2 (en) Semiconductor device and manufacturing method thereof
JP7119422B2 (ja) 縦型半導体装置及び縦型半導体装置の製造方法
JP7389543B2 (ja) 窒化物半導体装置
WO2024078073A1 (zh) 半导体器件及其制备方法
JP7404703B2 (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
JP2010251505A (ja) 窒化物半導体装置
JP7107106B2 (ja) 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
US10366891B2 (en) Semiconductor device and method of manufacturing semiconductor device
TW201310546A (zh) 半導體裝置之製造方法
JP2019040952A (ja) 半導体装置及び半導体装置の製造方法
JP7447415B2 (ja) 窒化ガリウム半導体装置
JP2022115676A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
US10749003B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2019079930A (ja) ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置
JP2020035931A (ja) 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
JP2024108828A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2016004955A (ja) 炭化珪素半導体装置及びその製造方法
JP2022092828A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2022077406A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171009

R150 Certificate of patent or registration of utility model

Ref document number: 6233539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250