JP2018064085A - ファン−アウト半導体パッケージ及び感光性樹脂組成物 - Google Patents

ファン−アウト半導体パッケージ及び感光性樹脂組成物 Download PDF

Info

Publication number
JP2018064085A
JP2018064085A JP2017123743A JP2017123743A JP2018064085A JP 2018064085 A JP2018064085 A JP 2018064085A JP 2017123743 A JP2017123743 A JP 2017123743A JP 2017123743 A JP2017123743 A JP 2017123743A JP 2018064085 A JP2018064085 A JP 2018064085A
Authority
JP
Japan
Prior art keywords
fan
semiconductor package
layer
resin
connecting member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017123743A
Other languages
English (en)
Other versions
JP6472006B2 (ja
Inventor
ヒ ユン、グム
Geum Hee Yun
ヒ ユン、グム
ヨウン リ、ファ
Hwa Young Lee
ヨウン リ、ファ
ヨン リ、ス
Sue Yoen Lee
ヨン リ、ス
ジン パク、ヨン
Yong Jin Park
ジン パク、ヨン
ヨウン ユン、ス
Soo Young Yoon
ヨウン ユン、ス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2018064085A publication Critical patent/JP2018064085A/ja
Application granted granted Critical
Publication of JP6472006B2 publication Critical patent/JP6472006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0388—Macromolecular compounds which are rendered insoluble or differentially wettable with ethylenic or acetylenic bands in the side chains of the photopolymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

【課題】優れた剛性を有しながらも、感光性及び現像性の低下がなく、硬化膜の柔軟性に優れるため反り（Ｗａｒｐａｇｅ）の発生が少なく、流動性に優れるため孔やキャビティ内の充填性に優れた感光性樹脂組成物、及びこれを封止材として用いることができるファン−アウト半導体パッケージを提供する。【解決手段】本発明は、接続パッドが配置された活性面及び上記活性面の反対側に配置された非活性面を有する半導体チップと、上記半導体チップの少なくとも一部を封止する封止材と、上記半導体チップの活性面上に配置された第１連結部材と、を含み、上記封止材は、熱硬化性樹脂、カルボキシル基含有樹脂、エチレン性不飽和化合物、及び補強剤を含む感光性樹脂組成物の硬化物であるファン−アウト半導体パッケージ及びこれを用いることができる感光性樹脂組成物に関するものである。【選択図】図９

Description

本発明は、ファン−アウト半導体パッケージ、及びファン−アウト半導体パッケージの封止材として用いることができる感光性樹脂組成物に関するものである。
最近、半導体チップに関する技術開発の主なトレンドのうちの一つは、部品のサイズを縮小することである。これにより、パッケージ分野でも小型半導体チップなどの需要が急増するにつれて、小型のサイズを有しながらも多数のピンを実現することが求められている。
これに応えるために提案されたパッケージ技術のうちの一つがファン−アウト半導体パッケージである。ファン−アウト半導体パッケージは、接続端子を、半導体チップが配置された領域外にも再配線することで、小型のサイズを有しながらも多数のピンを実現することを可能にする。
本発明のいくつかの目的のうちの一つは、優れた剛性を有しながらも、感光性及び現像性の低下がなく、硬化膜の柔軟性に優れるため反り（Ｗａｒｐａｇｅ）の発生が少なく、流動性に優れるため孔やキャビティ内の充填性に優れた感光性樹脂組成物、及びこれを封止材として用いることができるファン−アウト半導体パッケージを提供することである。
本発明により提案する様々な解決手段のうちの一つは、熱硬化性樹脂、カルボキシル基含有樹脂、エチレン性不飽和化合物、及び補強剤を含む感光性樹脂組成物で半導体チップの少なくとも一部を封止する封止材として用いることである。
例えば、本発明により制限するファン−アウト半導体パッケージは、接続パッドが配置された活性面及び上記活性面の反対側に配置された非活性面を有する半導体チップと、半導体チップの少なくとも一部を封止する封止材と、半導体チップの活性面上に配置された第１連結部材と、を含み、封止材は、熱硬化性樹脂、カルボキシル基含有樹脂、エチレン性不飽和化合物、及び補強剤を含む感光性樹脂組成物の硬化物であってもよい。
本発明のいくつかの効果のうちの一効果は、優れた剛性を有しながらも、感光性及び現像性の低下がなく、硬化膜の柔軟性に優れるため反りの発生が少なく、流動性に優れるため孔やキャビティ内の充填性に優れた感光性樹脂組成物、及びこれを封止材として用いることができるファン−アウト半導体パッケージを提供することができることである。
電子機器システムの例を概略的に示すブロック図である。 電子機器の一例を概略的に示した斜視図である。 ファン−イン半導体パッケージのパッケージング前後を概略的に示した断面図である。 ファン−イン半導体パッケージのパッケージング過程を概略的に示した断面図である。 ファン−イン半導体パッケージがインターポーザ基板上に実装され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。 ファン−イン半導体パッケージがインターポーザ基板内に内蔵され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。 ファン−アウト半導体パッケージの概略的な形態を示した断面図である。 ファン−アウト半導体パッケージが電子機器のメインボードに実装された場合を概略的に示した断面図である。 ファン−アウト半導体パッケージの一例を概略的に示した断面図である。 図９のファン−アウト半導体パッケージをＩ−Ｉ'線に沿って切って見た場合の概略的な断面図である。 ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。 ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。 本発明による感光性樹脂組成物の粘度をレオメータによって測定した結果を概略的に示したグラフである。 本発明による感光性樹脂組成物の硬化物と銅箔との密着力を概略的に示したものである。 本発明による感光性樹脂組成物の硬化物と銅箔との密着力を概略的に示したものである。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかしながら、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
電子機器
図１は電子機器システムの例を概略的に示すブロック図である。
図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／または電気的に連結されている。これらは、後述する他の部品とも結合されて、様々な信号ライン１０９０を形成する。
チップ関連部品１０２０としては、揮発性メモリー（例えば、ＤＲＡＭ）、不揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップ；アナログ−デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にも、その他の形態のチップ関連部品が含まれ得ることはいうまでもない。また、これら部品１０２０が互いに組み合わされてもよいことはいうまでもない。
ネットワーク関連部品１０３０としては、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の多数の無線または有線標準やプロトコルのうち任意のものが含まれ得る。また、ネットワーク関連部品１０３０が、チップ関連部品１０２０とともに互いに組み合わされてもよいことはいうまでもない。
その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルター、ＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これらに限定されるものではなく、これら以外にも、その他の様々な用途のために用いられる受動部品などが含まれ得る。また、その他の部品１０４０が、チップ関連部品１０２０及び／またはネットワーク関連部品１０３０とともに互いに組み合わされてもよいことはいうまでもない。
電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／または電気的に連結されているか連結されていない他の部品を含むことができる。他の部品としては、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、電池１０８０、オーディオコーデック（不図示）、ビデオコーデック（不図示）、電力増幅器（不図示）、羅針盤（不図示）、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカー（不図示）、大容量記憶装置（例えば、ハードディスクドライブ）（不図示）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）（不図示）、及びＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）（不図示）などが挙げられる。但し、これらに限定されるものではなく、これら以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の部品などが含まれ得ることはいうまでもない。
電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピューター（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであることができる。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことはいうまでもない。
図２は電子機器の一例を概略的に示した斜視図である。
図面を参照すると、半導体パッケージは、上述のような種々の電子機器において様々な用途に適用される。例えば、スマートフォン１１００の本体１１０１の内部にはメインボード１１１０が収容されており、メインボード１１１０には種々の部品１１２０が物理的及び／または電気的に連結されている。また、カメラ１１３０のように、メインボード１１１０に物理的及び／または電気的に連結されているか連結されていない他の部品が本体１１０１内に収容されている。部品１１２０の一部はチップ関連部品であることができ、半導体パッケージ１００は、例えば、そのうちアプリケーションプロセッサであることができるが、これに限定されるものではない。電子機器が必ずしもスマートフォン１１００に限定されるものではなく、上述のように、他の電子機器であってもよいことはいうまでもない。
半導体パッケージ
一般に、半導体チップには、数多くの微細電気回路が集積されているが、それ自体が半導体完成品としての役割を果たすことはできず、外部からの物理的または化学的衝撃により損傷する可能性がある。したがって、半導体チップ自体をそのまま用いるのではなく、半導体チップをパッケージングして、パッケージ状態で電子機器などに用いている。
半導体パッケージングが必要な理由は、電気的連結という観点から、半導体チップと電子機器のメインボードの回路幅が異なるためである。具体的に、半導体チップは、接続パッドのサイズ及び接続パッド間の間隔が非常に微細であるのに対し、電子機器に用いられるメインボードは、部品実装パッドのサイズ及び部品実装パッド間の間隔が半導体チップのスケールより著しく大きい。したがって、半導体チップをこのようなメインボード上にそのまま取り付けることは困難であり、相互間の回路幅の差を緩和することができるパッケージング技術が要求される。
このようなパッケージング技術により製造される半導体パッケージは、構造及び用途によって、ファン−イン半導体パッケージ（Ｆａｎ−ｉｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｃｋａｇｅ）とファン−アウト半導体パッケージ（Ｆａｎ−ｏｕｔ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｃｋａｇｅ）とに区分されることができる。
以下では、図面を参照して、ファン−イン半導体パッケージとファン−アウト半導体パッケージについてより詳細に説明する。
（ファン−イン半導体パッケージ）
図３はファン−イン半導体パッケージのパッケージング前後を概略的に示した断面図である。
図４はファン−イン半導体パッケージのパッケージング過程を概略的に示した断面図である。
図面を参照すると、半導体チップ２２２０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などを含む本体２２２１と、本体２２２１の一面上に形成された、アルミニウム（Ａｌ）などの導電性物質を含む接続パッド２２２２と、本体２２２１の一面上に形成され、接続パッド２２２２の少なくとも一部を覆う酸化膜または窒化膜などのパッシベーション膜２２２３と、を含む、例えば、ベア（Ｂａｒｅ）状態の集積回路（ＩＣ）であることができる。この際、接続パッド２２２２が非常に小さいため、集積回路（ＩＣ）は、回路幅の差が大きい電子機器のメインボードなどはもちろん、回路幅の差がメインボードよりは小さい中間レベルの印刷回路基板（ＰＣＢ）にも実装されにくい。
そのため、接続パッド２２２２を再配線するために、半導体チップ２２２０上に半導体チップ２２２０のサイズに応じて連結部材２２４０を形成する。連結部材２２４０は、半導体チップ２２２０上に感光性絶縁樹脂（ＰＩＤ）などの絶縁物質で絶縁層２２４１を形成し、接続パッド２２２２をオープンさせるビアホール２２４３ｈを形成した後、再配線層２２４２及びビア２２４３を形成することで形成することができる。その後、連結部材２２４０を保護するパッシベーション層２２５０を形成し、開口部２２５１を形成した後、アンダーバンプ金属層２２６０などを形成する。すなわち、一連の過程を経て、例えば、半導体チップ２２２０、連結部材２２４０、パッシベーション層２２５０、及びアンダーバンプ金属層２２６０を含むファン−イン半導体パッケージ２２００が製造される。
このように、ファン−イン半導体パッケージは、半導体チップの接続パッド、例えば、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）端子の全てを素子の内側に配置したパッケージ形態である。ファン−イン半導体パッケージは、電気的特性に優れており、安価で生産することができる。したがって、スマートフォンに内蔵される多くの素子がファン−イン半導体パッケージの形態で製作されており、具体的には、小型で、且つ速い信号伝達を実現するように開発が行われている。
しかしながら、ファン−イン半導体パッケージは、Ｉ／Ｏ端子の全てを半導体チップの内側に配置しなければならないため、空間的な制約が多い。したがって、このような構造は、多数のＩ／Ｏ端子を有する半導体チップや、サイズが小さい半導体チップに適用するには困難な点がある。また、このような欠点により、電子機器のメインボードにファン−イン半導体パッケージを直接実装して用いることができない。これは、再配線工程により半導体チップのＩ／Ｏ端子のサイズ及び間隔を拡大したとしても、電子機器のメインボードに直接実装可能な程度のサイズ及び間隔まで拡大することができるわけではないためである。
図５はファン−イン半導体パッケージがインターポーザ基板上に実装され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
図６はファン−イン半導体パッケージがインターポーザ基板内に内蔵され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
図面を参照すると、ファン−イン半導体パッケージ２２００においては、半導体チップ２２２０の接続パッド２２２２、すなわち、Ｉ／Ｏ端子がインターポーザ基板２３０１によりさらに再配線され、最終的には、インターポーザ基板２３０１上にファン−イン半導体パッケージ２２００が実装された状態で電子機器のメインボード２５００に実装可能となる。この際、半田ボール２２７０などはアンダーフィル樹脂２２８０などにより固定されることができ、外側はモールディング材２２９０などで覆うことができる。または、ファン−イン半導体パッケージ２２００は、別のインターポーザ基板２３０２内に内蔵（Ｅｍｂｅｄｄｅｄ）されてもよい。その場合、インターポーザ基板２３０２内に内蔵された状態の半導体チップ２２２０の接続パッド２２２２、すなわち、Ｉ／Ｏ端子が、インターポーザ基板２３０２によりさらに再配線されるため、最終的に電子機器のメインボード２５００に実装可能となる。
このように、ファン−イン半導体パッケージは電子機器のメインボードに直接実装されて用いられることが困難であるため、別のインターポーザ基板上に実装された後、さらにパッケージング工程を経て電子機器のメインボードに実装されるか、またはインターポーザ基板内に内蔵された状態で電子機器のメインボードに実装されて用いられている。
（ファン−アウト半導体パッケージ）
図７はファン−アウト半導体パッケージの概略的な形態を示した断面図である。
図面を参照すると、ファン−アウト半導体パッケージ２１００は、例えば、半導体チップ２１２０の外側が封止材２１３０により保護されており、半導体チップ２１２０の接続パッド２１２２が連結部材２１４０により半導体チップ２１２０の外側まで再配線される。この際、連結部材２１４０上にはパッシベーション層２１５０をさらに形成することができ、パッシベーション層２１５０の開口部にはアンダーバンプ金属層２１６０をさらに形成することができる。アンダーバンプ金属層２１６０上には半田ボール２１７０をさらに形成することができる。半導体チップ２１２０は、本体２１２１、接続パッド２１２２、パッシベーション膜（不図示）などを含む集積回路（ＩＣ）であることができる。連結部材２１４０は、絶縁層２１４１と、絶縁層２１４１上に形成された再配線層２１４２と、接続パッド２１２２と再配線層２１４２などを電気的に連結するビア２１４３と、を含むことができる。
このように、ファン−アウト半導体パッケージは、半導体チップ上に形成された連結部材により、半導体チップの外側までＩ／Ｏ端子を再配線して配置させた形態である。上述のように、ファン−イン半導体パッケージは、半導体チップのＩ／Ｏ端子の全てを半導体チップの内側に配置させなければならず、そのため、素子のサイズが小さくなると、ボールのサイズ及びピッチを減少させなければならないため、標準化されたボールレイアウトを用いることができない。これに対し、ファン−アウト半導体パッケージは、このように半導体チップ上に形成された連結部材により、半導体チップの外側までＩ／Ｏ端子を再配線して配置させた形態であるため、半導体チップのサイズが小さくなっても標準化されたボールレイアウトをそのまま用いることができる。したがって、後述のように、上記のような別のインターポーザ基板を用いることなく、電子機器のメインボード上に半導体チップを実装することができる。
図８はファン−アウト半導体パッケージが電子機器のメインボードに実装された場合を概略的に示した断面図である。
図面を参照すると、ファン−アウト半導体パッケージ２１００は半田ボール２１７０などを介して電子機器のメインボード２５００に実装することができる。すなわち、上述のように、ファン−アウト半導体パッケージ２１００は、半導体チップ２１２０上に半導体チップ２１２０のサイズを超えるファン−アウト領域まで接続パッド２１２２を再配線できる連結部材２１４０を形成するため、標準化されたボールレイアウトをそのまま用いることができる。その結果、別のインターポーザ基板などがなくても、半導体チップ２１２０を電子機器のメインボード２５００に実装することができる。
このように、ファン−アウト半導体パッケージは、別のインターポーザ基板がなくても電子機器のメインボードに実装することができるため、インターポーザ基板を用いるファン−イン半導体パッケージに比べて厚さがより小さいパッケージ寸法を実現することができ、小型化及び薄型化が可能である。また、熱特性及び電気的特性に優れるため、モバイル製品に特に好適である。また、印刷回路基板（ＰＣＢ）を用いる一般的なＰＯＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）タイプに比べて、よりコンパクトに実現することができ、反り現象の発生による問題を解決することができる。
一方、ファン−アウト半導体パッケージは、このように半導体チップを電子機器のメインボードなどに実装するための、そして外部からの衝撃から半導体チップを保護するためのパッケージ技術を意味するものである。他方、ファン−イン半導体パッケージが内蔵されるインターポーザ基板などの印刷回路基板（ＰＣＢ）を用いる実装方式は、ファン−アウト半導体パッケージに基づく実装方式とはスケール、用途などが異なる実装方式である。
以下では、本発明によるファン−アウト半導体パッケージについて図面を参照して説明する。
図９はファン−アウト半導体パッケージの一例を概略的に示した断面図である。
図１０は図９のファン−アウト半導体パッケージをＩ−Ｉ'線に沿って切って見た場合の概略的な断面図である。
図面を参照すると、一例によるファン−アウト半導体パッケージ１００Ａは、接続パッド１２２が配置された活性面及び上記活性面の反対側に配置された非活性面を有する半導体チップ１２０と、半導体チップ１２０の少なくとも一部を封止する封止材１３０と、半導体チップ１２０の活性面上に配置された連結部材１４０と、を含む。この際、封止材１３０は、熱硬化性樹脂、カルボキシル基含有樹脂、エチレン性不飽和化合物、及び補強剤を含む感光性樹脂組成物の硬化物である。感光性樹脂組成物は、開始剤及び／または溶剤をさらに含むことができる。封止材１３０は、このような感光性樹脂組成物の硬化物であるため、優れた剛性を有しながらも、感光性及び現像性の低下がなく、硬化膜の柔軟性に優れるため反りの発生が少なく、流動性に優れるため孔やキャビティ内の充填性に優れることができる。
以下、一例によるファン−アウト半導体パッケージ１００Ａに含まれるそれぞれの構成についてより詳細に説明する。
半導体チップ１２０は、数百〜数百万個以上の素子が一つのチップ内に集積化されている集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）であることができる。集積回路は、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップであることができるが、これらに限定されるものではない。半導体チップ１２０は、活性ウェハーをベースとして形成することができ、この場合、本体１２１をなす母材としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などが用いられることができる。本体１２１には様々な回路が形成されていることができる。接続パッド１２２は、半導体チップ１２０を他の構成要素と電気的に連結させるためのものであって、その形成物質としては、アルミニウム（Ａｌ）などの導電性物質を特に制限せずに用いることができる。本体１２１上には接続パッド１２２を露出させるパッシベーション膜１２３を形成することができる。パッシベーション膜１２３は、酸化膜または窒化膜などであってもよく、または酸化膜と窒化膜の二重層であってもよい。パッシベーション膜１２３により、接続パッド１２２の下面は封止材１３０の下面と段差を有することができる。これにより、封止材１３０の形成物質が接続パッド１２２の下面にブリードすることを防止することができる。その他の必要な位置に絶縁膜（不図示）などをさらに配置することもできる。
封止材１３０は、半導体チップ１２０を保護することができる。封止形態は特に制限されず、半導体チップ１２０の少なくとも一部を囲む形態であればよい。例えば、封止材１３０は、後述する連結部材１１０及び半導体チップ１２０の非活性面を覆うことができ、後述する貫通孔１１０Ｈの壁面と半導体チップ１２０の側面との間の空間を満たすことができる。また、封止材１３０は、半導体チップ１２０のパッシベーション膜１２３と連結部材１４０との間の空間の少なくとも一部を埋めることができる。
封止材１３０は、熱硬化性樹脂、カルボキシル基含有樹脂、エチレン性不飽和化合物、及び補強剤を含む感光性樹脂組成物の硬化物である。したがって、フォトリソグラフィ工法などを用いることで、封止材１３０に開口部１３１などを形成することができる。感光性樹脂組成物は、開始剤及び／または溶剤をさらに含むことができる。例えば、感光性樹脂組成物は、熱硬化性樹脂を７〜１２重量％、カルボキシル基含有樹脂を１２〜２０重量％、エチレン性不飽和化合物を２〜４重量％、補強剤を６０〜７０重量％、開始剤を０．３〜０．６重量％、及び溶剤を０〜１２重量％含むことができる。
（Ａ）熱硬化性樹脂
熱硬化性樹脂は、熱重合及び／または光重合が可能な公知の熱硬化性樹脂であることができる。制限されない一例として、熱硬化性樹脂はエポキシ樹脂であってもよい。エポキシ樹脂としては、芳香族環を有するエポキシ樹脂を好ましく用いることができる。例えば、エポキシ樹脂は、ビスフェノール型エポキシ樹脂及びビフェニル型エポキシ樹脂のうち少なくとも一つを含むことができる。この場合、組成物の粘度を十分に下げることで、銅のような導電性物質との密着性を改善させるとともに、半田耐熱性、ＰＣＴ耐性、冷熱サイクル（ＴＣ）耐性などの耐熱特性を確保することができるため、封止材の様々な欠陥の発生を防止することができる。エポキシ樹脂の具体的な例としては、日本化薬社製のＮＣ−３０００Ｈ（ビフェニル骨格含有多官能固形エポキシ樹脂）などのビフェニルアラルキル型エポキシ樹脂、ＮＣ−３０００ Ｌなどのビフェニル／フェノールノボラック型エポキシ樹脂、三菱化学社製のｊＥＲ８２８、ｊＥＲ８３４、ｊＥＲ１００１、ｊＥＲ１００４、ＤＩＣ社製のエピクロ８４０、エピクロ８５０、エピクロ１０５０、エピクロ２０５５、国道化学社製のＹＤ−０１１、ＹＤ−０１３、ＹＤ−１２７、ＹＤ−１２８、ＹＤ−１２８Ｋ、ＫＤＳ−８１７０、ＫＤＳ−８１２８などが挙げられるが、これらに限定されるものではなく、単独または２種以上混合して用いることができる。特にビスフェノールＡ型エポキシ樹脂またはビスフェノールＡ型エポキシ樹脂を含む混合樹脂を用いることが好ましいが、これに限定されるものではない。
（Ｂ）カルボキシル基含有樹脂
カルボキシル基含有樹脂は、カルボキシル基を有しているため、これを含む組成物及び／またはその硬化物がアルカリ水溶液による現像を可能にする。カルボキシル基含有樹脂は、熱硬化性反応基及びエチレン性不飽和基を有することができる。熱硬化性反応基は、熱硬化性樹脂との重合反応に用いられることができる。エチレン性不飽和基は、エチレン性不飽和化合物との重合反応に用いられることができる。すなわち、カルボキシル基含有樹脂は、熱硬化性樹脂及びエチレン性不飽和化合物の両方とも重合することができる。このような観点から、カルボキシル基含有樹脂は、カルボキシル基含有エポキシアクリレート樹脂であることができる。カルボキシル基含有エポキシアクリレート樹脂は、ビスフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂などのエポキシ樹脂に、アクリル酸、メタクリル酸、ヒドロキシエチル（メタ）アクリレート、ヒドロキシプロピル（メタ）アクリレート、ヒドロキシブチル（メタ）アクリレート、フェニルグリシジル（メタ）アクリレート、（メタ）アクリル酸カプロラクトン付加物などの水酸基含有アクリレートの不飽和二塩基酸無水物付加物などを反応させて生成されるエステル化生成物を、メチルテトラヒドロ無水フタル酸、テトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水コハク酸、無水マレイン酸、無水フタル酸、無水イタコン酸などの脂肪族または芳香族二塩基酸無水物などの飽和または不飽和多塩基酸無水物と反応させて得ることができる。例えば、カルボキシル基含有エポキシアクリレート樹脂は、カルボキシル基含有クレゾールノボラック型エポキシアクリレート樹脂及び／またはカルボキシル基含有ビスフェノール型エポキシアクリレート樹脂を含むことができるが、これに限定されるものではない。
（Ｃ）エチレン性不飽和化合物
エチレン性不飽和化合物は、ＵＶ照射によって光硬化が可能であり、これにより、アルカリ水溶液などにより不溶化することができるため、光硬化後の封止材１３０などにパターン及びビアの形成が可能となる。エチレン性不飽和化合物は、活性エネルギー線照射により光硬化されて、カルボキシル基含有樹脂がアルカリ水溶液などにより不溶化することを助けることができる。制限されない一例として、エチレン性不飽和化合物は、アクリレート化合物であることができる。アクリレート化合物は、例えば、２−ヒドロキシエチルアクリレート、２−ヒドロキシプロピルアクリレートなどのヒドロキシアルキルアクリレート類；エチレングリコール、メトキシテトラエチレングリコール、ポリエチレングリコール、プロピレングリコールなどのグリコールのモノまたはジアクリレート類；Ｎ，Ｎ−ジメチルアクリルアミド、Ｎ−メチロールアクリルアミド、Ｎ，Ｎ−ジメチルアミノプロピルアクリルアミドなどのアクリルアミド類；Ｎ，Ｎ−ジメチルアミノエチルアクリレート、Ｎ，Ｎ−ジメチルアミノプロピルアクリレートなどのアミノアルキルアクリレート類；ヘキサンジオール、トリメチロールプロパン、ペンタエリトリトール、ジペンタエリトリトール、トリスヒドロキシエチルイソシアヌレートなどの多価アルコールまたはこれらのエチレンオキシド付加物またはプロピレンオキシド付加物などの多官能アクリレート類；フェノキシアクリレート、ビスフェノールＡジアクリレート及びこれらフェノール類のエチレンオキシド付加物またはプロピレンオキシド付加物などのアクリレート類；グリセリンジグリシジルエーテル、グリセリントリグリシジルエーテル、トリメチロールプロパントリグリシジルエーテル、トリグリシジルイソシアヌレートなどのグリシジルエーテルのアクリレート類；メラミンアクリレート及び上記アクリレートに対応する各メタクリレート類のうち少なくともいずれか１種などが挙げられるが、これらに限定されるものではない。一方、ジペンタエリトリトールヘキサアクリレートなどの多官能性アクリレートを用いる場合、熱硬化性樹脂及び／またはカルボキシル基含有樹脂との相溶性に優れることができ、カルボキシル基含有樹脂がアルカリ水溶液などにより不溶化することを効果的に助けることができる。
（Ｄ）補強剤
補強剤は、剛性を付加するために含まれる。補強剤は、無機フィラーであることができる。無機フィラーは、例えば、アルミナ、シリカなどの公知の無機フィラーであることができ、好ましくはシリカであることができるが、これに限定されるものではない。無機フィラー、例えば、シリカは、平均粒径が５００ｎｍ〜１μｍであることができ、最大粒径は５μｍ以下であることができる。また、無機フィラー、例えば、シリカは６０重量％以上含まれることが好ましい。この場合、封止材１３０に、特に優れた剛性を付与することができる。
（Ｅ）開始剤
開始剤は、光重合開始剤であることができる。光重合開始剤としては、例えば、ベンゾイン、ベンゾインメチルエーテル、ベンゾインエチルエーテル、ベンゾインイソプロピルエーテルなどのベンゾイン及びベンゾインアルキルエーテル類；アセトフェノン、２，２−ジメトキシ−２−フェニルアセトフェノン、２，２−ジエトキシ−２−フェニルアセトフェノン、１，１−ジクロロアセトフェノン、１−［４−（４−ベンゾイルフェニルスルファニル）−２−メチル−２−（４−メチルフェニルスルファニル）プロパン−１−オンなどのアセトフェノン類；２−メチル−１−［４−（メチルチオ）フェニル］−２−モルホリノプロパノン−１、２−ベンジル−２−ジメチルアミノ−１−（４−モルホリノフェニル）−ブタノン−１などのアミノアセトフェノン類；２−メチルアントラキノン、２−エチルアントラキノン、２−ｔｅｒｔ−ブチルアントラキノン、１−クロロアントラキノンなどのアントラキノン類；２，４−ジメチルチオキサントン、２，４−ジエチルチオキサントン、２−クロロチオキサントン、２，４−ジイソプロピルチオキサントンなどのチオキサントン類；アセトフェノンジメチルケタール、ベンジルジメチルケタールなどのケタール類；ベンゾフェノンなどのベンゾフェノン類またはキサントン類；ビス（２，６−ジメトキシベンゾイル）（２，４，４−トリメチルペンチル）ホスフィンオキシド、ビス（２，４，６−トリメチルベンゾイル）−フェニルホスフィンオキシド、２，４，６−トリメチルベンゾイルジフェニルホスフィンオキシド、エチル−２，４，６−トリメチルベンゾイルフェニルホスフィン酸エステルなどのアシルホスフィンオキシド類；各種のパーオキシド類などが挙げられるが、これらの公知慣用の光重合開始剤を単独で、または２種以上を組み合わせて用いることができる。
（Ｆ）溶剤
溶剤としては、ケトン類、芳香族炭化水素類、グリコールエーテル類、グリコールエーテルアセテート類、エステル類、アルコール類、脂肪族炭化水素、石油系溶剤などが挙げられる。より具体的には、メチルエチルケトン、シクロヘキサノンなどのケトン類；トルエン、キシレン、テトラメチルベンゼンなどの芳香族炭化水素類；セロソルブ、メチルセルソルブ、ブチルセルソルブ、カルビトール、メチルカルビトール、ブチルカルビトール、プロピレングリコールモノメチルエーテル、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールジエチルエーテル、トリエチレングリコールモノエチルエーテルなどのグリコールエーテル類；酢酸エチル、酢酸ブチル、ジプロピレングリコールメチルエーテルアセテート、プロピレングリコールメチルエーテルアセテート、プロピレングリコールエチルエーテルアセテート、プロピレングリコールブチルエーテルアセテートなどのエステル類；エタノール、プロパノール、エチレングリコール、プロピレングリコールなどのアルコール類；オクタン、デカンなどの脂肪族炭化水素；石油エーテル、石油ナフサ、水素添加石油ナフサ、ソルベントナフサなどの石油系溶剤などであることができる。これらは、単独で、または２種以上の混合物で用いることができる。
連結部材１４０は、半導体チップ１２０の接続パッド１２２を再配線するための構成である。連結部材１４０により、様々な機能を有する数十〜数百個の接続パッド１２２が再配線されることができ、後述する接続端子１７０を介して、その機能に応じて外部と物理的及び／または電気的に連結されることができる。連結部材１４０は、絶縁層１４１と、絶縁層１４１上に配置された再配線層１４２と、絶縁層１４１を貫通し、再配線層１４２と連結されたビア１４３と、を含む。一例によるファン−アウト半導体パッケージ１００Ａは、連結部材１４０を単層で構成してもよく、複数の層で設計してもよい。
絶縁層１４１の形成物質としては絶縁物質を用いることができる。この際、絶縁材料としては、上述のような絶縁材料の他にも、ＰＩＤ樹脂のような感光性絶縁物質を用いることもできる。絶縁層１４１を多層で構成する場合、これらの物質は、互いに同一であってもよく、必要に応じて、互いに異なってもよい。絶縁層１４１が多層で構成される場合、これらが工程によって一体化され、その境界が不明確であってもよい。
再配線層１４２は、実質的に接続パッド１２２を再配線する役割を果たすための構成であって、形成材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を用いることができる。再配線層１４２は、該当層の設計デザインに応じて様々な機能を果たすことができる。例えば、グラウンド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。ここで、信号（Ｓ）パターンは、グラウンド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、様々な種類のパッドなどを含むことができる。
ビア１４３は、互いに異なる層に形成された接続パッド１２２や再配線層１４２などを電気的に連結させ、その結果、パッケージ１００Ａ内に電気的経路を形成させる。ビア１４３の形成材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を用いることができる。ビア１４３は、導電性物質で完全に充填されていてもよく、または導電性物質がビアの壁面に沿って形成されたものであってもよい。また、形状がテーパ状、円筒状など当該技術分野に公知されたすべての形状が適用されることができる。
一例によるファン−アウト半導体パッケージ１００Ａは、必要に応じて貫通孔１１０Ｈを有する連結部材１１０をさらに含むことができる。連結部材１１０は、具体的な材料に応じてパッケージ１００Ａの剛性を維持させることができ、封止材１３０の厚さ均一性を確保するなどの役割を果たすことができる。連結部材１１０により、パッケージ１００Ａは、パッケージ−オン−パッケージ（ＰＯＰ：Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）の一部として用いられることもできる。連結部材１１０が再配線層１１２ａ、１１２ｂを含む場合、連結部材１１０の階数を減少させてパッケージ１００Ａの薄型化が可能であり、連結部材１１０の製造過程で発生する不良による収率の問題を改善することができる。貫通孔１１０Ｈ内には、半導体チップ１２０が連結部材１１０と所定距離離隔されるように配置される。半導体チップ１２０の側面の周囲は連結部材１１０によって囲まれることができる。但し、これは一例に過ぎず、他の形態に多様に変形されることができ、その形態に応じて他の機能を担うことができる。
連結部材１１０は、絶縁層１１１と、連結部材１４０と接し、絶縁層１１１に埋め込まれた第１再配線層１１２ａと、絶縁層１１１の第１再配線層１１２ａが埋め込まれた側の反対側上に配置された第２再配線層１１２ｂと、を含むことができる。第１及び第２再配線層１１２ａ、１１２ｂは、ビア１１３を介して電気的に連結されることができる。第１再配線層１１２ａが埋め込まれているため、連結部材１４０の絶縁層１４１の絶縁距離が実質的に一定となることができる。連結部材１１０の再配線層１１２ａ、１１２ｂは、連結部材１４０の再配線層１４２よりも厚さが厚ければよい。連結部材１１０は、半導体チップ１２０以上の厚さを有することができるため、再配線層１１２ａ、１１２ｂも、そのスケールに応じてより大きいサイズに形成することができる。これに対し、連結部材１４０の再配線層１４２は、薄型化のために、相対的に小さく形成することができる。
絶縁層１１１の材料としては、例えば、無機フィラー及び絶縁樹脂を含む材料、例えば、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらに無機フィラーのような補強材を含む樹脂、具体的には、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ ｒｅｓｉｎ）、ＢＴなどを用いることができる。必要に応じては、熱硬化性樹脂または熱可塑性樹脂が無機フィラーとともにガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された材料、例えば、プリプレグ（Ｐｒｅｐｒｅｇ）などを用いることもできる。
再配線層１１２ａ、１１２ｂは、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を含むことができる。再配線層１１２ａ、１１２ｂは、該当層の設計デザインに応じて様々な機能を担うことができる。例えば、グラウンド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。ここで、信号（Ｓ）パターンは、グラウンド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、ビアパッド、接続端子パッドなどを含むことができる。第２再配線層１１２ｂのうち封止材１３０を貫通する開口部１３１を介して露出したパッドパターンなどの表面には、必要に応じて表面処理層を形成することができる。表面処理層は、例えば、電解金めっき、無電解金めっき、ＯＳＰまたは無電解スズめっき、無電解銀めっき、無電解ニッケルめっき／置換金めっき、ＤＩＧめっき、ＨＡＳＬなどにより形成することができる。
ビア１１３は、異なる層に形成された再配線層１１２ａ、１１２ｂを電気的に連結させ、その結果、連結部材１１０内に電気的経路を形成させる。ビア１１３の形成物質としても導電性物質を用いることができる。ビア１１３は、導電性物質で完全に充填されていてもよく、または導電性物質がビアホールの壁面に沿って形成されたものであってもよい。また、テーパ状、円筒状など公知の様々な形状が適用されることができる。一方、ビア１１３のための孔を形成する際に、第１再配線層１１２ａの一部パッドがストッパー（ｓｔｏｐｐｅｒ）の役割を果たすことができるため、ビア１１３は、上面の幅が下面の幅よりも大きいテーパ状であることが工程上有利であることができる。この場合、ビア１１３は、第２再配線層１１２ｂの一部と一体化されることができる。
一例によるファン−アウト半導体パッケージ１００Ａは、必要に応じてパッシベーション層１５０をさらに含むことができる。パッシベーション層１５０は、連結部材１４０を外部からの物理的、化学的損傷などから保護するための付加的な構成である。パッシベーション層１５０は、連結部材１４０の再配線層１４２のうち少なくとも一部を露出させる開口部１５１を有することができる。このような開口部は、数十〜数千個形成することができる。
パッシベーション層１５０の形成物質は、特に限定されず、例えば、感光性絶縁樹脂のような感光性絶縁物質を用いることができる。または、半田レジストを用いることもできる。または、芯材は含まないが、フィラーは含む絶縁樹脂、例えば、無機フィラー及びエポキシ樹脂を含むＡＢＦなどを用いることができる。無機フィラー及び絶縁樹脂は含むが芯材を含まない絶縁物質、例えば、ＡＢＦなどを用いる場合、反りのばらつきを制御することができるため、反りの制御にさらに効果的である。パッシベーション層１５０の形成物質として無機フィラー及び絶縁樹脂を含む絶縁物質、例えば、ＡＢＦなどを用いる際に、連結部材１４０の絶縁層１４１も無機フィラー及び絶縁樹脂を含むことができ、この際、パッシベーション層１５０に含まれる無機フィラーの重量パーセントは、連結部材１４０の絶縁層１４１に含まれる無機フィラーの重量パーセントよりも大きければよい。この場合、パッシベーション層１５０の熱膨張係数（ＣＴＥ）が相対的に低くなり、反りの制御に活用することができる。
一例によるファン−アウト半導体パッケージ１００Ａは、必要に応じてアンダーバンプ金属層１６０をさらに含むことができる。アンダーバンプ金属層１６０は、接続端子１７０の接続信頼性を向上させ、パッケージ１００Ａのボードレベルの信頼性を改善するための付加的な構成である。アンダーバンプ金属層１６０は、パッシベーション層１５０の開口部１５１を介して開口された連結部材１４０の再配線層１４２と連結される。アンダーバンプ金属層１６０は、パッシベーション層１５０の開口部１５１に、公知の導電性物質、すなわち、金属を用いて、公知のメタル化（Ｍｅｔａｌｌｉｚａｔｉｏｎ）する方法で形成することができるが、これに限定されるものではない。
一例によるファン−アウト半導体パッケージ１００Ａは、必要に応じて接続端子１７０をさらに含むことができる。接続端子１７０は、ファン−アウト半導体パッケージ１００Ａを外部と物理的及び／または電気的に連結させるための構成である。例えば、ファン−アウト半導体パッケージ１００Ａは、接続端子１７０を介して電子機器のメインボードに実装することができる。接続端子１７０は、導電性物質、例えば、半田（ｓｏｌｄｅｒ）などで形成することができるが、これは一例に過ぎず、材質が特にこれに限定されるものではない。接続端子１７０は、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）などであることができる。接続端子１７０は多重層または単一層で形成することができる。多重層で形成する場合は、銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層で形成する場合は、スズ−銀半田や銅を含むことができるが、これも一例に過ぎず、これに限定されるものではない。
接続端子１７０の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。例えば、接続端子１７０の数は、半導体チップ１２０の接続パッド１２２の数に応じて数十〜数千個であることができ、それ以上またはそれ以下の数を有してもよい。接続端子１７０が半田ボールである場合、接続端子１７０はアンダーバンプ金属層１６０のパッシベーション層１５０の一面上に延長されて形成された側面を覆うことができ、接続信頼性にさらに優れることができる。
接続端子１７０の少なくとも一つはファン−アウト（ｆａｎ−ｏｕｔ）領域に配置される。ファン−アウト領域とは、半導体チップ１２０が配置されている領域の外側に広がる再配線領域を意味する。すなわち、一例による半導体パッケージ１００Ａはファン−アウトパッケージである。ファン−アウト（ｆａｎ−ｏｕｔ）パッケージは、ファン−イン（ｆａｎ−ｉｎ）パッケージに比べて優れた信頼性を有し、多数のＩ／Ｏ端子が実現可能であって、３Ｄ接続（３Ｄ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）が容易である。また、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッケージなどに比べて、別の基板なしに電子機器に実装可能であるため、製造時において厚さを薄くすることができ、価格競争力に優れる。
一方、図面に示していないが、必要に応じて、貫通孔１１０Ｈの壁面に金属層をさらに配置することができる。金属層は、半導体チップ１２０から発生する熱を効果的に放出する役割を果たすことができる。また、電磁波を遮断する役割も果たすことができる。また、貫通孔１１０Ｈには、キャパシタやインダクタなどの別の受動部品をさらに配置することもできる。また、貫通孔１１０Ｈ内に複数の半導体チップ１２０を配置することもできる。また、貫通孔１１０Ｈは複数個であってもよく、それぞれの貫通孔１１０Ｈにそれぞれの半導体チップ１２０や受動部品を配置してもよい。この他にも、当該技術分野でよく知られている公知の構造を適用してもよいことはいうまでもない。
図１１はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｂは、連結部材１１０が、第１絶縁層１１１ａと、連結部材１４０と接し、第１絶縁層１１１ａに埋め込まれた第１再配線層１１２ａと、第１絶縁層１１１ａの第１再配線層１１２ａが埋め込まれた側の反対側上に配置された第２再配線層１１２ｂと、第１絶縁層１１１ａ上に配置され、第２再配線層１１２ｂを覆う第２絶縁層１１１ｂと、第２絶縁層１１１ｂ上に配置された第３再配線層１１２ｃと、を含む。第１〜第３再配線層１１２ａ、１１２ｂ、１１２ｃは、接続パッド１２２と電気的に連結される。第１及び第２再配線層１１２ａ、１１２ｂと第２及び第３再配線層１１２ｂ、１１２ｃは、それぞれ第１及び第２絶縁層１１１ａ、１１１ｂを貫通する第１及び第２ビア１１３ａ、１１３ｂを介して電気的に連結されることができる。
第１再配線層１１２ａが埋め込まれているため、上述のように、連結部材１４０の絶縁層１４１の絶縁距離が実質的に一定となることができる。連結部材１１０が多数の再配線層１１２ａ、１１２ｂ、１１２ｃを含むため、連結部材１４０をさらに簡素化することができる。したがって、連結部材１４０の形成過程で発生する不良による収率の低下を改善することができる。第１再配線層１１２ａが第１絶縁層１１１ａの内部にリセスされ、これにより、第１絶縁層１１１ａの下面は第１再配線層１１２ａと段差を有するようになる。その結果、封止材１３０を形成する際に、封止材１３０の形成物質がブリードし、第１再配線層１１２ａを汚染させることを防止することができる。
連結部材１１０の第１再配線層１１２ａの下面は、半導体チップ１２０の接続パッド１２２の下面より上側に位置することができる。また、連結部材１４０の再配線層１４２と連結部材１１０の再配線層１１２ａとの間の距離は、連結部材１４０の再配線層１４２と半導体チップ１２０の接続パッド１２２との間の距離よりも大きい。これは、第１再配線層１１２ａが第１絶縁層１１１ａの内部にリセスされることができるためである。連結部材１１０の第２再配線層１１２ｂは、半導体チップ１２０の活性面と非活性面との間に位置することができる。連結部材１１０は、半導体チップ１２０の厚さに対応する厚さに形成することができ、したがって、連結部材１１０の内部に形成された第２再配線層１１２ｂは、半導体チップ１２０の活性面と非活性面との間のレベルに配置されることができる。
連結部材１１０の再配線層１１２ａ、１１２ｂ、１１２ｃの厚さは、連結部材１４０の再配線層１４２の厚さよりも厚ければよい。連結部材１１０は、半導体チップ１２０以上の厚さを有することができるため、再配線層１１２ａ、１１２ｂ、１１２ｃも、そのスケールに応じてより大きいサイズに形成することができる。これに対し、連結部材１４０の再配線層１４２は、薄型化のために相対的に小さいサイズに形成することができる。
その他、他の構成についての説明は、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。
図１２はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｃは、連結部材１１０が、第１絶縁層１１１ａと、第１絶縁層１１１ａの両面に配置された第１再配線層１１２ａ及び第２再配線層１１２ｂと、第１絶縁層１１２ａ上に配置され、第１再配線層１１２ａを覆う第２絶縁層１１１ｂと、第２絶縁層１１１ｂ上に配置された第３再配線層１１１ｃと、第１絶縁層１１１ａ上に配置され、第２再配線層１１２ｂを覆う第３絶縁層１１１ｃと、第３絶縁層１１１ｃ上に配置された第４再配線層１１２ｄと、を含む。第１〜第４再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄは、接続パッド１２２と電気的に連結される。連結部材１１０が、より多くの数の再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄを含むため、連結部材１４０をさらに簡素化することができる。これにより、連結部材１４０の形成過程で発生する不良による収率の低下を改善することができる。第１〜第４再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄは、第１〜第３絶縁層１１１ａ、１１１ｂ、１１１ｃを貫通する第１〜第３ビア１１３ａ、１１３ｂ、１１３ｃを介して電気的に連結されることができる。
第１絶縁層１１１ａは、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃより厚さが厚ければよい。第１絶縁層１１１ａは、基本的に剛性を維持させるために相対的に厚ければよく、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃは、より多くの数の再配線層１１２ｃ、１１２ｄを形成するために導入されたものであってもよい。第１絶縁層１１１ａは、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃと異なる絶縁材料を含むことができる。例えば、第１絶縁層１１１ａは、芯材、無機フィラー、及び絶縁樹脂を含む、例えば、プリプレグであってもよく、第２絶縁層１１１ｃ及び第３絶縁層１１１ｃは、無機フィラー及び絶縁樹脂を含むＡＢＦフィルムまたは感光性絶縁フィルムであってもよいが、これに限定されるものではない。同様の観点から、第１ビア１１３ａの直径は、第２ビア１１３ｂ及び第３ビア１１３ｃの直径よりも大きければよい。
連結部材１１０の第３再配線層１１２ｃの下面は、半導体チップ１２０の接続パッド１２２の下面より下側に位置することができる。また、連結部材１４０の再配線層１４２と連結部材１１０の第３再配線層１１２ｃとの間の距離は、連結部材１４０の再配線層１４２と半導体チップ１２０の接続パッド１２２との間の距離より小さい。これは、第３再配線層１１２ｃが第２絶縁層１１１ｂ上に突出した形態で配置されることができ、その結果、連結部材１４０と接することができるためである。連結部材１１０の第１再配線層１１２ａ及び第２再配線層１１２ｂは、半導体チップ１２０の活性面と非活性面との間に位置することができる。連結部材１１０は半導体チップ１２０の厚さに対応する厚さに形成することができ、これにより、連結部材１１０の内部に形成された第１再配線層１１２ａ及び第２再配線層１１２ｂが、半導体チップ１２０の活性面と非活性面との間のレベルに配置されることができる。
連結部材１１０の再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄの厚さは、連結部材１４０の再配線層１４２の厚さよりも厚ければよい。連結部材１１０は半導体チップ１２０以上の厚さを有することができるため、再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄもより大きいサイズに形成することができる。これに対し、連結部材１４０の再配線層１４２は、薄型化のために相対的に小さいサイズに形成することができる。
その他、他の構成についての説明は、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。
図１３は本発明による感光性樹脂組成物の粘度をレオメータによって測定した結果を概略的に示したグラフである。
図１４及び図１５は本発明による感光性樹脂組成物の硬化物と銅箔との密着力を概略的に示したものである。
一方、実験に用いられた感光性樹脂組成物の組成は下記表１のとおりである。
図面を参照すると、本発明による感光性樹脂組成物を用いる場合、例えば、モース硬さが高いシリカ（７）の含有量が６０重量％を超えても、アルカリ現像型感光性樹脂組成物の流動性が十分に確保され、孔やキャビティ内の充填性に優れており、後硬化を必要としないが、後硬化しても硬化収縮の緩和が十分に行われることができる樹脂を含むため、銅との十分な密着力を有することができることが分かる。
本発明において「連結される」というのは、直接的に連結された場合だけでなく、接着剤層を介して間接的に連結された場合を含む概念である。また、「電気的に連結される」というのは、物理的に連結された場合と、連結されていない場合をともに含む概念である。なお、第１、第２などの表現は、一つの構成要素と他の構成要素を区分するために用いられるもので、該当する構成要素の順序及び／または重要度などを限定しない。場合によっては、本発明の範囲を外れずに、第１構成要素は第２構成要素と命名されることもでき、類似して第２構成要素は第１構成要素と命名されることもできる。
本発明で用いられた「一例」または「他の一例」という表現は、互いに同一の実施例を意味せず、それぞれ互いに異なる固有の特徴を強調して説明するために提供されるものである。しかしながら、上記提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例で説明された事項が他の一例で説明されていなくても、他の一例でその事項と反対であるか矛盾する説明がない限り、他の一例に関連する説明であると理解されることができる。
なお、本発明で用いられた用語は、一例を説明するために説明されたものであるだけで、本発明を限定しようとする意図ではない。この際、単数の表現は文脈上明確に異なる意味でない限り、複数を含む。
１０００ 電子機器
１０１０ メインボード
１０２０ チップ関連部品
１０３０ ネットワーク関連部品
１０４０ その他の部品
１０５０ カメラ
１０６０ アンテナ
１０７０ ディスプレイ
１０８０ 電池
１０９０ 信号ライン
１１００ スマートフォン
１１０１ 本体
１１１０ メインボード
１１２０ 部品
１１３０ カメラ
２２００ ファン−イン半導体パッケージ
２２２０ 半導体チップ
２２２１ 本体
２２２２ 接続パッド
２２２３ パッシベーション膜
２２４０ 連結部材
２２４１ 絶縁層
２２４２ 再配線層
２２４３ ビア
２２５０ パッシベーション層
２２６０ アンダーバンプ金属層
２２７０ 半田ボール
２２８０ アンダーフィル樹脂
２２９０ モールディング材
２５００ メインボード
２３０１ インターポーザ基板
２３０２ インターポーザ基板
２１００ ファン−アウト半導体パッケージ
２１２０ 半導体チップ
２１２１ 本体
２１２２ 接続パッド
２１４０ 連結部材
２１４１ 絶縁層
２１４２ 再配線層
２１４３ ビア
２１５０ パッシベーション層
２１６０ アンダーバンプ金属層
２１７０ 半田ボール
１００ 半導体パッケージ
１００Ａ ファン−アウト半導体パッケージ
１００Ｂ ファン−アウト半導体パッケージ
１００Ｃ ファン−アウト半導体パッケージ
１１０ 連結部材
１１１、１１１ａ、１１１ｂ、１１１ｃ 絶縁層
１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ 再配線層
１１３、１１３ａ、１１３ｂ、１１３ｃ ビア
１２０ 半導体チップ
１２１ 本体
１２２ 接続パッド
１２３ パッシベーション膜
１３０ 封止材
１３１ 開口部
１４０ 連結部材
１４１ 絶縁層
１４２ 再配線層
１４３ ビア
１５０ パッシベーション層
１５１ 開口部
１６０ アンダーバンプ金属層
１７０ 接続端子

Claims (16)

  1. 接続パッドが配置された活性面及び前記活性面の反対側に配置された非活性面を有する半導体チップと、
    前記半導体チップの少なくとも一部を封止する封止材と、
    前記半導体チップの活性面上に配置された第１連結部材と、を含み、
    前記封止材は、（Ａ）熱硬化性樹脂、（Ｂ）カルボキシル基含有樹脂、（Ｃ）エチレン性不飽和化合物、及び（Ｄ）補強剤を含む感光性樹脂組成物の硬化物である、ファン−アウト半導体パッケージ。
  2. 前記カルボキシル基含有樹脂は、熱硬化性反応基及びエチレン性不飽和基を有する、請求項１に記載のファン−アウト半導体パッケージ。
  3. 前記（Ａ）熱硬化性樹脂はエポキシ樹脂を含み、
    前記（Ｂ）カルボキシル基含有樹脂はカルボキシル基含有エポキシアクリレート樹脂を含み、
    前記（Ｃ）エチレン性不飽和化合物はアクリレート化合物を含み、
    前記（Ｄ）補強剤は無機フィラーを含む、請求項１または請求項２に記載のファン−アウト半導体パッケージ。
  4. 前記（Ａ）エポキシ樹脂は、（ａ−１）ビスフェノールＡ型エポキシ樹脂及び（ａ−２）ビフェニル型エポキシ樹脂のうち少なくとも一つを含む、請求項３に記載のファン−アウト半導体パッケージ。
  5. 前記（Ｂ）カルボキシル基含有エポキシアクリレート樹脂は、（ｂ−１）カルボキシル基含有クレゾールノボラック型エポキシアクリレート樹脂及び（ｂ−２）カルボキシル基含有ビスフェノール型エポキシアクリレート樹脂のうち少なくとも一つを含む、請求項３または請求項４に記載のファン−アウト半導体パッケージ。
  6. 前記（Ｃ）アクリレート化合物は、（ｃ−１）多官能性アクリレートを含む、請求項３から請求項５の何れか一項に記載のファン−アウト半導体パッケージ。
  7. 前記（Ｄ）無機フィラーは、（ｄ−１）シリカを含む、請求項３から請求項６の何れか一項に記載のファン−アウト半導体パッケージ。
  8. 貫通孔を有する第２連結部材をさらに含み、
    前記半導体チップは前記貫通孔に配置される、請求項１から請求項７の何れか一項に記載のファン−アウト半導体パッケージ。
  9. 前記第２連結部材は、第１絶縁層と、前記第１連結部材と接し、前記第１絶縁層に埋め込まれた第１再配線層と、前記第１絶縁層の前記第１再配線層が埋め込まれた側の反対側上に配置された第２再配線層と、を含み、
    前記第１及び第２再配線層は前記接続パッドと電気的に連結される、請求項８に記載のファン−アウト半導体パッケージ。
  10. 前記第２連結部材は、前記第１絶縁層上に配置され、前記第２再配線層を覆う第２絶縁層と、前記第２絶縁層上に配置された第３再配線層と、をさらに含み、
    前記第３再配線層は前記接続パッドと電気的に連結される、請求項９に記載のファン−アウト半導体パッケージ。
  11. 前記第２連結部材は、第１絶縁層と、前記第１絶縁層の両面に配置された第１再配線層及び第２再配線層と、前記第１絶縁層上に配置され、前記第１再配線層を覆う第２絶縁層と、前記第２絶縁層上に配置された第３再配線層と、を含み、
    前記第１〜第３再配線層は前記接続パッドと電気的に連結される、請求項８に記載のファン−アウト半導体パッケージ。
  12. 前記第２連結部材は、前記第１絶縁層上に配置され、前記第２再配線層を覆う第３絶縁層と、前記第３絶縁層上に配置された第４再配線層と、をさらに含み、
    前記第４再配線層は前記接続パッドと電気的に連結される、請求項１１に記載のファン−アウト半導体パッケージ。
  13. （Ａ）熱硬化性樹脂と、
    （Ｂ）カルボキシル基含有樹脂と、
    （Ｃ）エチレン性不飽和化合物と、
    （Ｄ）補強剤と、
    を含む、感光性樹脂組成物。
  14. （Ｅ）開始剤と、
    （Ｆ）溶剤と、
    をさらに含む、請求項１３に記載の感光性樹脂組成物。
  15. 前記（Ａ）熱硬化性樹脂はエポキシ樹脂を含み、
    前記（Ｂ）カルボキシル基含有樹脂はカルボキシル基含有エポキシアクリレート樹脂を含み、
    前記（Ｃ）エチレン性不飽和化合物はアクリレート化合物を含み、
    前記（Ｄ）補強剤は無機フィラーを含み、
    前記（Ｅ）開始剤は光重合開始剤を含む、請求項１４に記載の感光性樹脂組成物。
  16. 前記（Ｄ）無機フィラーは６０重量％以上含む、請求項１５に記載の感光性樹脂組成物。
JP2017123743A 2016-10-10 2017-06-23 ファン−アウト半導体パッケージ及び感光性樹脂組成物 Active JP6472006B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0130797 2016-10-10
KR1020160130797A KR101952865B1 (ko) 2016-10-10 2016-10-10 팬-아웃 반도체 패키지 및 감광성 수지 조성물

Publications (2)

Publication Number Publication Date
JP2018064085A true JP2018064085A (ja) 2018-04-19
JP6472006B2 JP6472006B2 (ja) 2019-02-20

Family

ID=61830037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017123743A Active JP6472006B2 (ja) 2016-10-10 2017-06-23 ファン−アウト半導体パッケージ及び感光性樹脂組成物

Country Status (3)

Country Link
US (1) US10283426B2 (ja)
JP (1) JP6472006B2 (ja)
KR (1) KR101952865B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019172830A (ja) * 2018-03-28 2019-10-10 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルム、硬化物、および、電子部品

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741649B2 (en) * 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
KR20210058454A (ko) * 2019-11-14 2021-05-24 삼성전자주식회사 반도체 패키지
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085192A1 (en) * 2007-10-01 2009-04-02 Phoenix Precision Technology Corporation Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
JP2011075679A (ja) * 2009-09-29 2011-04-14 Taiyo Holdings Co Ltd 絶縁性光硬化性熱硬化性樹脂組成物およびプリント配線板
WO2013022068A1 (ja) * 2011-08-10 2013-02-14 日立化成工業株式会社 感光性樹脂組成物、感光性フィルム、永久レジスト及び永久レジストの製造方法
JP2014192452A (ja) * 2013-03-28 2014-10-06 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
US20150138741A1 (en) * 2013-11-21 2015-05-21 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
JP2016139804A (ja) * 2015-01-26 2016-08-04 日立化成株式会社 半導体装置及びその製造方法
JP2016178108A (ja) * 2015-03-18 2016-10-06 日立化成株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822170B2 (en) 2000-12-26 2004-11-23 Ngk Spark Plug Co., Ltd. Embedding resin and wiring substrate using the same
JP3959261B2 (ja) 2000-12-26 2007-08-15 日本特殊陶業株式会社 配線基板
CN101981131B (zh) 2008-03-28 2014-01-01 太阳控股株式会社 固化性树脂组合物和其固化物、以及印刷电路板
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
KR101362714B1 (ko) * 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
CN103969947B (zh) 2013-01-31 2016-05-04 太阳油墨（苏州）有限公司 碱显影型感光性树脂组合物、其干膜及其固化物以及使用其而形成的印刷电路板
JP2016004818A (ja) 2014-06-13 2016-01-12 日立化成株式会社 印刷用樹脂組成物及びプリント配線板
JP2016060809A (ja) 2014-09-17 2016-04-25 日本ゼオン株式会社 硬化性樹脂組成物、硬化性樹脂成形体、硬化物、積層体、複合体および多層プリント配線板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085192A1 (en) * 2007-10-01 2009-04-02 Phoenix Precision Technology Corporation Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
JP2011075679A (ja) * 2009-09-29 2011-04-14 Taiyo Holdings Co Ltd 絶縁性光硬化性熱硬化性樹脂組成物およびプリント配線板
WO2013022068A1 (ja) * 2011-08-10 2013-02-14 日立化成工業株式会社 感光性樹脂組成物、感光性フィルム、永久レジスト及び永久レジストの製造方法
JP2014192452A (ja) * 2013-03-28 2014-10-06 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
US20150138741A1 (en) * 2013-11-21 2015-05-21 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
JP2016139804A (ja) * 2015-01-26 2016-08-04 日立化成株式会社 半導体装置及びその製造方法
JP2016178108A (ja) * 2015-03-18 2016-10-06 日立化成株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019172830A (ja) * 2018-03-28 2019-10-10 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルム、硬化物、および、電子部品
JP7101513B2 (ja) 2018-03-28 2022-07-15 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルム、硬化物、および、電子部品

Also Published As

Publication number Publication date
KR101952865B1 (ko) 2019-02-27
US20180102297A1 (en) 2018-04-12
JP6472006B2 (ja) 2019-02-20
KR20180039462A (ko) 2018-04-18
US10283426B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
KR102012443B1 (ko) 팬-아웃 반도체 패키지
JP6561038B2 (ja) ファン−アウト半導体パッケージ
JP6629703B2 (ja) ファンアウト半導体パッケージ及びその製造方法
JP6451017B2 (ja) ファン−アウト半導体パッケージ
JP6497684B2 (ja) ファン−アウト半導体パッケージ
KR102071457B1 (ko) 팬-아웃 반도체 패키지
JP6472006B2 (ja) ファン−アウト半導体パッケージ及び感光性樹脂組成物
KR102016491B1 (ko) 팬-아웃 반도체 패키지
JP2017175112A (ja) ファン−アウト半導体パッケージ
KR20180037529A (ko) 팬-아웃 반도체 패키지
JP2017228763A (ja) ファン−アウト半導体パッケージ
KR102073294B1 (ko) 팬-아웃 반도체 패키지
JP2019033245A (ja) 半導体パッケージ連結システム
KR102026132B1 (ko) 팬-아웃 반도체 패키지 모듈
KR102061564B1 (ko) 팬-아웃 반도체 패키지
KR101942736B1 (ko) 반도체 패키지 연결 시스템
KR102055594B1 (ko) 팬-아웃 반도체 패키지
JP6568610B2 (ja) ファン−アウト半導体パッケージ
KR20210002889A (ko) 반도체 패키지
KR102003390B1 (ko) 팬-아웃 반도체 패키지
KR102061850B1 (ko) 팬-아웃 반도체 패키지
KR102029099B1 (ko) 반도체 패키지
KR20190121560A (ko) 팬-아웃 반도체 패키지
KR20190074714A (ko) 팬-아웃 반도체 패키지
JP6562467B2 (ja) ファン−アウト半導体パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190115

R150 Certificate of patent or registration of utility model

Ref document number: 6472006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190705

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250