KR20180039462A - 팬-아웃 반도체 패키지 및 감광성 수지 조성물 - Google Patents

팬-아웃 반도체 패키지 및 감광성 수지 조성물 Download PDF

Info

Publication number
KR20180039462A
KR20180039462A KR1020160130797A KR20160130797A KR20180039462A KR 20180039462 A KR20180039462 A KR 20180039462A KR 1020160130797 A KR1020160130797 A KR 1020160130797A KR 20160130797 A KR20160130797 A KR 20160130797A KR 20180039462 A KR20180039462 A KR 20180039462A
Authority
KR
South Korea
Prior art keywords
fan
semiconductor package
resin
insulating layer
layer
Prior art date
Application number
KR1020160130797A
Other languages
English (en)
Other versions
KR101952865B1 (ko
Inventor
윤금희
이화영
이수연
박용진
윤수영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160130797A priority Critical patent/KR101952865B1/ko
Priority to JP2017123743A priority patent/JP6472006B2/ja
Priority to US15/637,725 priority patent/US10283426B2/en
Publication of KR20180039462A publication Critical patent/KR20180039462A/ko
Application granted granted Critical
Publication of KR101952865B1 publication Critical patent/KR101952865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0388—Macromolecular compounds which are rendered insoluble or differentially wettable with ethylenic or acetylenic bands in the side chains of the photopolymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

본 개시는 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩, 상기 반도체칩의 적어도 일부를 봉합하는 봉합재, 및 상기 반도체칩의 활성면 상에 배치된 제1연결부재를 포함하며, 상기 봉합재는 열경화성 수지, 카르복실기 함유 수지, 에틸렌성 불포화 화합물, 및 보강제를 포함하는 감광성 수지 조성물의 경화물인 팬-아웃 반도체 패키지, 그리고 이에 사용될 수 있는 감광성 수지 조성물에 관한 것이다.

Description

팬-아웃 반도체 패키지 및 감광성 수지 조성물{FAN-OUT SEMICONDUCTOR PACKAGE AND PHOTOSENSITIVE RESIN COMPOSITION}
본 개시는 팬-아웃 반도체 패키지, 그리고 팬-아웃 반도체 패키지의 봉합재로 사용될 수 있는 감광성 수지 조성물에 관한 것이다.
최근 반도체칩에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체칩 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
이에 부합하기 위하여 제안된 패키지 기술 중의 하나가 팬-아웃 반도체 패키지이다. 팬-아웃 반도체 패키지는 접속단자를 반도체칩이 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
본 개시의 여러 목적 중 하나는 우수한 강성을 가지면서도 감광성 및 현상성의 저하가 없으며, 경화막 유연성이 우수하여 워피지 발생이 작으며, 유동성이 우수하여 홀이나 캐비티 내의 채움성이 우수한 감광성 수지 조성물, 및 이를 봉합재로 이용할 수 있는 팬-아웃 반도체 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 열경화성 수지, 카르복실기 함유 수지, 에틸렌성 불포화 화합물, 및 보강제를 포함하는 감광성 수지 조성물을 반도체칩의 적어도 일부를 봉합하는 봉합재로 이용하는 것이다.
예를 들면, 본 개시를 통하여 제한하는 팬-아웃 반도체 패키지는, 접속패드가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩, 반도체칩의 적어도 일부를 봉합하는 봉합재, 및 반도체칩의 활성면 상에 배치된 제1연결부재를 포함하며, 봉합재는 열경화성 수지, 카르복실기 함유 수지, 에틸렌성 불포화 화합물, 및 보강제를 포함하는 감광성 수지 조성물의 경화물인 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 우수한 강성을 가지면서도 감광성 및 현상성의 저하가 없으며, 경화막 유연성이 우수하여 워피지 발생이 작으며, 유동성이 우수하여 홀이나 캐비티 내의 채움성이 우수한 감광성 수지 조성물, 및 이를 봉합재로 이용할 수 있는 팬-아웃 반도체 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 11은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 12는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 13은 본 개시에 따른 감광성 수지 조성물의 레오미터에 의해 측정된 점도를 대략 나타낸다.
도 14 및 15는 본 개시에 따른 감광성 수지 조성물의 경화물의 동박과의 밀착력를 대략 나타낸다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 메인보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 반도체 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 본 개시에 따른 팬-아웃 반도체 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도면을 참조하면, 일례에 따른 팬-아웃 반도체 패키지(100A)는 접속패드(122)가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩(120), 반도체칩(120)의 적어도 일부를 봉합하는 봉합재(130), 및 반도체칩(120)의 활성면 상에 배치된 연결부재(140)를 포함한다. 이때, 봉합재(130)는 열경화성 수지, 카르복실기 함유 수지, 에틸렌성 불포화 화합물, 및 보강제를 포함하는 감광성 수지 조성물의 경화물이다. 감광성 수지 조성물은 개시제 및/또는 용제를 더 포함할 수 있다. 봉합재(130)는 이러한 감광성 수지 조성물의 경화물인바, 우수한 강성을 가지면서도 감광성 및 현상성의 저하가 없으며, 경화막 유연성이 우수하여 워피지 발생이 작으며, 유동성이 우수하여 홀이나 캐비티 내의 채움성이 우수할 수 있다.
이하, 일례에 따른 팬-아웃 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 반도체칩(120)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)를 노출시키는 패시베이션막(123)이 형성될 수 있으며, 패시베이션막(123)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 패시베이션막(123)을 통하여 접속패드(122) 하면은 봉합재(130) 하면과 단차를 가질 수 있으며, 그 결과 봉합재(130)가 접속패드(122) 하면으로 블리딩 되는 것을 어느 정도 방지할 수 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다.
봉합재(130)는 반도체칩(120)을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 반도체칩(120)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 후술하는 연결부재(110) 및 반도체칩(120)의 비활성면을 덮을 수 있으며, 후술하는 관통홀(110H)의 벽면 및 반도체칩(120)의 측면 사이의 공간을 채울 수 있다. 또한, 봉합재(130)는 반도체칩(120)의 패시베이션막(123)과 연결부재(140) 사이의 공간의 적어도 일부를 채울 수도 있다.
봉합재(130)는 열경화성 수지, 카르복실기 함유 수지, 에틸렌성 불포화 화합물, 및 보강제를 포함하는 감광성 수지 조성물의 경화물이다. 따라서, 포토리소그래비 공법 등을 이용하여 봉합재(130)에 개구부(131) 등을 형성할 수 있다. 감광성 수지 조성물은 개시제 및/또는 용제를 더 포함할 수 있다. 예를 들면, 감광성 수지 조성물은 열경화성 수지 7 내지 12 중량%, 카르복실기 함유 수지 12 내지 20 중량%, 에틸렌성 불포화 화합물 2 내지 4 중량%, 보강제 60 내지 70 중량%, 개시제 0.3 내지 0.6 중량%, 및 용제 0 내지 12 중량%를 포함할 수 있다.
(A) 열경화성 수지
열경화성 수지는 열중합 및/또는 광중합이 가능한 공지의 열경화성 수지일 수 있다. 제한되지 않는 일례로써, 열경화성 수지는 에폭시 수지일 수 있다. 에폭시 수지로는 방향족 환을 갖는 에폭시 수지를 바람직하게 사용할 수 있다. 예를 들면, 에폭시 수지는 비스페놀형 에폭시 수지 및 비페닐형 에폭시 수지 중 적어도 하나를 포함할 수 있다. 이 경우, 조성물의 점도를 충분히 낮춰 구리와 같은 도전성 물질과의 밀착성을 개선함과 동시에 솔더 내열성, PCT 내성, 냉열 사이클(TC) 내성 등의 내열 특성을 확보할 수 있어 봉합재의 여러 결함 발생을 방지할 수 있다. 에폭시 수지의 구체적인 예시로는 일본 화약 사제 NC-3000H(비페닐 골격 함유 다관능 고형 에폭시 수지) 등의 비페닐 아랄킬형 에폭시 수지, NC-3000 L 등의 비페닐/페놀 노볼락형 에폭시 수지, 미츠비시 화학 사제의 jER828, jER834, jER1001, jER1004, DIC 사제의 에피크로 840, 에피크로 850, 에피크로 1050, 에피크로 2055, 국도화학 사제 YD-011, YD-013, YD-127, YD-128, YD-128K, KDS-8170, KDS-8128 등을 들 수 있지만, 이들에 한정되는 것이 아니면 단독 또는 2종 이상 혼합하여 사용할 수 있다. 특히 비스페놀 A형 에폭시 수지 또는 비스페놀 A형 에폭시 수지를 포함하는 혼합 수지를 이용하는 것이 바람직하나, 이에 한정되는 것은 아니다.
(B) 카르복실기 함유 수지
카르복실기 함유 수지는 카르복실기를 가지고 있기 때문에 이를 포함하는 조성물 및/또는 그 경화물이 알칼리 수용액에 의한 현상이 가능하도록 한다. 카르복실기 함유 수지는 열경화성 반응기 및 에틸렌성 불포화기를 가질 수 있다. 열경화성 반응기는 열경화성 수지와의 중합 반응에 사용될 수 있다. 에틸렌성 불포화기는 에틸렌성 불포화 화합물과의 중합 반응에 사용될 수 있다. 즉. 카르복실기 함유 수지는 열경화성 수지 및 에틸렌성 불포화 화합물과 모두 중합될 수 있다. 이러한 관점에서, 카르복실기 함유 수지는 카르복실기 함유 에폭시 아크릴레이트 수지일 수 있다. 카르복실기 함유 에폭시 아크릴레이트 수지는 비스페놀형 에폭시 수지, 비페닐형 에폭시 수지 등의 에폭시 수지에 아크릴산, 메타크릴산, 히드록시에틸(메트)아크릴레이트, 히드록시프로필(메트)아크릴레이트, 히드록시부틸(메트)아크릴레이트, 페닐글리시딜(메트)아크릴레이트, (메트)아크릴산카프로락톤 부가물 등 수산기 함유 아크릴레이트의 불포화 이염기산 무수물 부가물 등을 반응시켜 생성되는 에스테르화 생성물을 메틸테트라히드로 무수 프탈산, 테트라히드로 무수 프탈산, 헥사히드로 무수 프탈산, 메틸헥사히드로 무수 프탈산, 무수 숙신산, 무수 말레산, 무수 프탈산, 무수 이타콘산 등의 지방족 또는 방향족 이염기산 무수물 등의 포화 또는 불포화 다염기산 무수물과 반응시켜 얻을 수 있다. 예를 들면, 카르복실기 함유 에폭시 아크릴레이트 수지는 카르복실기 함유 크레졸 노볼락형 에폭시 아크릴레이트 수지 및/또는 카르복실기 함유 비스페놀형 에폭시 아크릴레이트 수지를 포함할 수 있으나, 이에 한정되는 것은 아니다.
(C) 에틸렌성 불포화 화합물
에틸렌성 불포화 화합물은 UV 조사에 의해 광경화가 가능하며, 이에 의하여 알칼리 수용액 등에 불용화될 수 있어, 광경화 후 봉합재(130) 등에 패턴 및 비아 형성이 가능하다. 에틸렌성 불포화 화합물은 활성 에너지선 조사에 의하여 광경화되어 카르복실기 함유 수지를 알칼리 수용액 등에 불용화 되는 것을 도울 수 있다. 제한되지 않는 일례로써, 에틸렌성 불포화 화합물은 아크릴레이트 화합물일 수 있다. 아크릴레이트 화합물은, 예를 들면, 2-히드록시에틸아크릴레이트, 2-히드록시프로필아크릴레이트 등의 히드록시알킬아크릴레이트류; 에틸렌글리콜, 메톡시테트라에틸렌글리콜, 폴리에틸렌글리콜, 프로필렌글리콜 등의 글리콜의 모노 또는 디아크릴레이트류; N,N-디메틸아크릴아미드, N-메틸올아크릴아미드, N,N-디메틸아미노프로필아크릴아미드 등의 아크릴아미드류; N,N-디메틸아미노에틸아크릴레이트, N,N-디메틸아미노프로필아크릴레이트 등의 아미노알킬아크릴레이트류; 헥산디올, 트리메틸올프로판, 펜타에리트리톨, 디펜타에리트리톨, 트리스-히드록시에틸이소시아누레이트 등의 다가 알코올 또는 이들의 에틸렌옥시드 부가물 또는 프로필렌옥시드 부가물 등의 다관능 아크릴레이트류; 페녹시아크릴레이트, 비스페놀 A 디아크릴레이트 및 이들 페놀류의 에틸렌옥시드 부가물 또는 프로필렌옥시드부가물 등의 아크릴레이트류; 글리세린디글리시딜에테르, 글리세린트리글리시딜에테르, 트리메틸올프로판트리글리시딜에테르, 트리글리시딜이소시아누레이트 등의 글리시딜에테르의 아크릴레이트류; 및 멜라민아크릴레이트 및 상기 아크릴레이트에 대응하는 각 메타크릴레이트류 중 적어도 어느 1종 등을 들 수 있으나, 이에 한정되는 것은 아니다. 한편, 디펜타에리트리톨헥사아크릴레이트 등의 다관능성 아크릴레이트를 사용하는 경우 열경화성 수지 및/또는 카르복실기 함유 수지와의 상용성이 우수할 수 있으며, 카르복실기 함유 수지를 알칼리 수용액 등에 불용화 되는 것을 효과적으로 도울 수 있다.
(D) 보강제
보강제는 강성을 부가하기 위하여 포함된다. 보강제는 무기필러일 수 있다. 무기필러는, 예를 들면, 알루미나, 실리카 등의 공지의 무기필러일 수 있으며, 바람직하게는 실리카일 수 있으나, 이에 한정되는 것은 아니다. 무기필러, 예를 들면, 실리카는 평균입경이 500㎚ 내지 1㎛일 수 있으며, 최대입경은 5㎛ 이하일 수 있다. 또한, 무기필러, 예를 들면, 실리카는 60중량% 이상 포함되는 것이 바람직하다. 이 경우 봉합재(130)에 특히 우수한 강성을 부여할 수 있다.
(E) 개시제
개시제는 광중합 개시제일 수 있다. 광중합 개시제는, 예를 들면, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르 등의 벤조인과 벤조인알킬에테르류; 아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시-2-페닐아세토페논, 1,1-디클로로아세토페논, 1-[4-(4-벤조일페닐술파닐)-2-메틸-2-(4-메틸페닐술파닐)프로판-1-온 등의 아세토페논류; [0057] 2-메틸-1-[4-(메틸티오)페닐]-2-모르폴리노프로파논-1, 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부타논-1 등의 아미노아세토페논류; 2-메틸안트라퀴논, 2-에틸안트라퀴논, 2-tert-부틸안트라퀴논, 1-클로로안트라퀴논 등의 안트라퀴논류; [0059] 2,4-디메틸티오크산톤, 2,4-디에틸티오크산톤, 2-클로로티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤류; 아세토페논디메틸케탈, 벤질디메틸케탈 등의 케탈류; 벤조페논 등의 벤조페논류 또는 크산톤류; 비스(2,6-디메톡시벤조일)(2,4,4-트리메틸펜틸)포스핀옥시드, 비스(2,4,6-트리메틸벤조일)-페닐포스핀옥시드, 2,4,6-트리메틸벤조일디페닐포스핀옥시드, 에틸-2,4,6-트리메틸벤조일페닐포스피네이트 등의 아실포스핀옥시드류; 각종 퍼옥시드류 등을 들 수 있고, 이들 공지 관용의 광중합 개시제를 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
(F) 용제
용제는 케톤류, 방향족 탄화수소류, 글리콜에테르류, 글리콜에테르아세테이트류, 에스테르류, 알코올류, 지방족 탄화수소, 석유계 용제 등을 들 수 있다. 보다 구체적으로는, 메틸에틸케톤, 시클로헥사논 등의 케톤류; 톨루엔, 크실렌, 테트라메틸벤젠 등의 방향족 탄화수소류; 셀로솔브, 메틸셀로솔브, 부틸셀로솔브, 카르비톨, 메틸카르비톨, 부틸카르비톨, 프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜디에틸에테르, 트리에틸렌글리콜모노에틸에테르 등의 글리콜에테르류; 아세트산에틸, 아세트산부틸, 디프로필렌글리콜메틸에테르아세테이트, 프로필렌글리콜메틸에테르아세테이트, 프로필렌글리콜에틸에테르아세테이트, 프로필렌글리콜부틸에테르아세테이트 등의 에스테르류; 에탄올, 프로판올, 에틸렌글리콜, 프로필렌글리콜 등의 알코올류; 옥탄, 데칸 등의 지방족 탄화수소; 석유 에테르, 석유 나프타, 수소 첨가 석유 나프타, 솔벤트 나프타 등의 석유계 용제 등일 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로 사용될 수 있다.
연결부재(140)는 반도체칩(120)의 접속패드(122)를 재배선하기 위한 구성이다. 연결부재(140)를 통하여 다양한 기능을 가지는 수십 수백의 접속패드(122)가 재배선 될 수 있으며, 후술하는 접속단자(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 연결부재(140)는 절연층(141), 절연층(141) 상에 배치된 재배선층(142), 및 절연층(141)을 관통하며 재배선층(142)과 연결된 비아(143)를 포함한다. 일례에 따른 팬-아웃 반도체 패키지(100A)에서는 연결부재(140)가 단층으로 구성되나, 복수의 층일 수도 있다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 절연층(141)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141)이 다층인 겨우, 이들은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
재배선층(142)은 실질적으로 접속패드(122)를 재배선하는 역할을 수행하며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 다양한 종류의 패드 등을 포함할 수 있다.
비아(143)는 서로 다른 층에 형성된 접속패드(122) 및 재배선층(142) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
일례에 따른 팬-아웃 반도체 패키지(100A)는 필요에 따라서 관통홀(110H)을 갖는 연결부재(110)를 더 포함할 수 있다. 연결부재(110)는 구체적인 재료에 따라 패키지(100A)의 강성을 유지시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 연결부재(110)에 의하여 패키지(100A)가 패키지-온-패키지(POP: Package on Package)의 일부로 사용될 수도 있다. 연결부재(110)가 재배선층(112a, 112b)을 포함하는 경우, 연결부재(110)의 층수를 감소시켜 패키지(100A)의 박형화가 가능하며, 연결부재(110)의 제조 과정에서 발생하는 불량에 따른 수율 문제를 개선할 수 있다. 관통홀(110H) 내에는 반도체칩(120)이 연결부재(110)와 소정거리 이격 되도록 배치된다. 반도체칩(120)의 측면 주위는 연결부재(110)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
연결부재(110)는 절연층(111), 연결부재(140)와 접하며 절연층(111)에 매립된 제1재배선층(112a), 및 절연층(111)의 제1재배선층(112a)이 매립된측의 반대측 상에 배치된 제2재배선층(112b)을 포함할 수 있다. 제1 및 제2재배선층(112a, 112b)은 비아(113)를 통하여 전기적으로 연결될 수 있다. 제1재배선층(112a)이 매립되어 있기 때문에 연결부재(140)의 절연층(141)의 절연거리가 실질적으로 일정할 수 있다. 연결부재(110)의 재배선층(112a, 112b)은 연결부재(140)의 재배선층(142)보다 두께가 두꺼울 수 있다. 연결부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 연결부재(140)의 재배선층(142)은 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
절연층(111)의 재료로는, 예를 들면, 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료, 예를 들면, 프리프레그(Prepreg) 등을 사용할 수도 있다.
재배선층(112a, 112b)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 재배선층(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다. 제2재배선층(112b) 중 봉합재(130)를 관통하는 개구부(131)를 통하여 노출된 패드 패턴 등의 표면에는 필요에 따라 표면처리층이 형성될 수 있다. 표면처리층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
비아(113)는 서로 다른 층에 형성된 재배선층(112a, 112b)을 전기적으로 연결시키며, 그 결과 연결부재(110) 내에 전기적 경로를 형성시킨다. 비아(113) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다. 한편, 비아(113)를 위한 홀을 형성할 때 제1재배선층(112a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 비아(113)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 비아(113)는 제2재배선층(112b)의 일부와 일체화될 수 있다.
일례에 따른 팬-아웃 반도체 패키지(100A)는 필요에 따라서 패시베이션층(150)을 더 포함할 수 있다. 패시베이션층(150)은 연결부재(140)를 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 부가적인 구성이다. 패시베이션층(150)은 연결부재(140)의 재배선층(142)의 적어도 일부를 노출시키는 개구부(151)를 가질 수 있다. 이러한 개구부는 수십 내지 수천 개 존재할 수 있다.
패시베이션층(150)의 물질은 특별히 한정되지 않으며, 예를 들면, 감광성 절연수지와 같은 감광성 절연물질을 사용할 수 있다. 또는, 솔더 레지스트를 사용할 수도 있다. 또는, 심재는 포함하지 않으나, 필러는 포함하는 절연수지, 예를 들면, 무기필러 및 에폭시수지를 포함하는 ABF 등이 사용될 수 있다. 무기필러 및 절연수지를 포함하되 심재를 포함하지 않는 절연물질, 예를 들면, ABF 등을 사용하는 경우, 후술하는 수지층(182)과 대칭 효과를 가질 수 있으며, 워피지 산포를 제어할 수 있어, 워피지 제어에 보다 효과적일 수 있다. 패시베이션층(150)으로 무기필러 및 절연수지를 포함하는 절연물질, 예를 들면, ABF 등을 사용할 때, 연결부재(140)의 절연층(141) 역시 무기필러 및 절연수지를 포함할 수 있으며, 이때 패시베이션층(150)에 포함된 무기필러의 중량퍼센트는 연결부재(140)의 절연층(141)에 포함된 무기필러의 중량퍼센트 보다 클 수 있다. 이 경우, 패시베이션층(150)의 열팽창계수(CTE)가 상대적으로 낮을 수 있으며, 워피지 제어에 활용될 수 있다.
일례에 따른 팬-아웃 반도체 패키지(100A)는 필요에 따라서 언더범프금속층(160)을 더 포함할 수 있다. 언더범프금속층(160)은 접속단자(170)의 접속 신뢰성을 향상시키며, 패키지(100A)의 보드 레벨 신뢰성을 개선하기 위한 부가적인 구성이다. 언더범프금속층(160)은 패시베이션층(150)의 개구부(151)를 통하여 개구된 연결부재(140)의 재배선층(142)과 연결된다. 언더범프금속층(160)은 패시베이션층(150)의 개구부(151)에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
일례에 따른 팬-아웃 반도체 패키지(100A)는 필요에 따라서 접속단자(170)를 더 포함할 수 있다. 접속단자(170)는 팬-아웃 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 팬-아웃 반도체 패키지(100A)는 접속단자(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 접속단자(170)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
접속단자(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(170)의 수는 반도체칩(120)의 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 접속단자(170)가 솔더볼인 경우, 접속단자(170)는 언더범프금속층(160)의 패시베이션층(150)의 일면 상으로 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다.
접속단자(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 팬-아웃 반도체 패키지(100)는 팬-아웃 패키지이다. 팬-아웃 패키지는 팬-인 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 관통홀(110H)의 벽면에 금속층을 더 배치할 수 있다. 금속층은 반도체칩(120)으로부터 발생하는 열을 효과적으로 방출하는 역할을 수행할 수 있다. 또한 전자파 차폐의 역할도 수행할 수 있다. 또한, 관통홀(110H) 내에는 커패시터나 인덕터와 같은 별도의 수동부품이 더 배치될 수도 있다. 또한, 관통홀(110U) 내에 복수의 반도체칩(120)이 배치될 수도 있다. 또한, 관통홀(110H)은 복수개일 수도 있으며, 각각의 관통홀(110H)에 각각의 반도체칩(120)이나 수동부품이 배치될 수도 있다. 이 외에도 당해 기술분야에 잘 알려진 공지의 구조들이 적용될 수 있음은 물론이다.
도 11은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100B)는 연결부재(110)가 제1절연층(111a), 연결부재(140)와 접하며 제1절연층(111a)에 매립된 제1재배선층(112a), 제1절연층(111a)의 제1재배선층(112a)이 매립된측의 반대측 상에 배치된 제2재배선층(112b), 제1절연층(111a) 상에 배치되며 제2재배선층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제3재배선층(112c)을 포함한다. 제1 내지 제3재배선층(112a, 112b, 112c)은 접속패드(122)와 전기적으로 연결된다. 제1 및 제2재배선층(112a, 112b)과 제2및 제3재배선층(112b, 112c)은 각각 제1 및 제2절연층(111a, 111b)을 관통하는 제1 및 제2비아(113a, 113b)를 통하여 전기적으로 연결될 수 있다.
제1재배선층(112a)이 매립되어 있기 때문에 상술한 바와 같이 연결부재(140)의 절연층(141)의 절연거리가 실질적으로 일정할 수 있다. 연결부재(110)가 많은 수의 재배선층(112a, 112b, 112c)을 포함하는바, 연결부재(140)를 더욱 간소화할 수 있다. 따라서, 연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 제1재배선층(112a)이 제1절연층 내부로 리세스되며, 따라서 제1절연층(111a)의 하면과 제1재배선층(112a)의 하면이 단차를 가진다. 그 결과 봉합재(130)를 형성할 때 봉합재(130) 형성 물질이 블리딩되어 제1재배선층(112a)을 오염시키는 것을 방지할 수 있다.
연결부재(110)의 제1재배선층(112a)의 하면은 반도체칩(120)의 접속패드(122)의 하면보다 상측에 위치할 수 있다. 또한, 연결부재(140)의 재배선층(142)과 연결부재(110)의 재배선층(112a) 사이의 거리는 연결부재(140)의 재배선층(142)과 반도체칩(120)의 접속패드(122) 사이의 거리보다 클 수 있다. 이는 제1재배선층(112a)이 제1절연층(111a)의 내부로 리세스될 수 있기 때문이다. 연결부재(110)의 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 연결부재(110)는 반도체칩(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 연결부재(110) 내부에 형성된 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
연결부재(110)의 재배선층(112a, 112b, 112c)의 두께는 연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 연결부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 연결부재(140)의 재배선층(142)은 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
그 외에 다른 구성에 대한 설명은 일례에 따른 팬-아웃 반도체 패키지(100A) 등에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 12는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100C)는 연결부재(110)가 제1절연층(111a), 제1절연층(111a)의 양면에 배치된 제1재배선층(112a) 및 제2재배선층(112b), 제1절연층(112a) 상에 배치되며 제1재배선층(112a)을 덮는 제2절연층(111b), 제2절연층(111b) 상에 배치된 제3재배선층(111c), 제1절연층(111a) 상에 배치되어 제2재배선층(112b)을 덮는 제3절연층(111c), 및 제3절연층(111c) 상에 배치된 제4재배선층(112d)을 포함한다. 제1 내지 제4재배선층(112a, 112b, 112c, 112d)는 접속패드(122)와 전기적으로 연결된다. 연결부재(110)가 더 많은 수의 재배선층(112a, 112b, 112c, 112d)을 포함하는바, 연결부재(140)를 더욱 간소화할 수 있다. 따라서, 연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 제1 내지 제4 재배선층(112a, 112b, 112c, 112d)는 제1 내지 제3 절연층(111a, 111b, 111c)을 관통하는 제1 내지 제3비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 재배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(111a)은 심재, 무기필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(111c) 및 제3절연층(111c)은 무기필러 및 절연수지를 포함하는 ABF 필름 또는 감광성 절연 필름일 수 있으나, 이에 한정되는 것은 아니다. 유사한 관점에서, 제1비아(113a)의 직경은 제2비아(113b) 및 제3비아(113c)의 직경보다 클 수 있다.
연결부재(110)의 제3재배선층(112c)의 하면은 반도체칩(120)의 접속패드(122)의 하면보다 하측에 위치할 수 있다. 또한, 연결부재(140)의 재배선층(142)과 연결부재(110)의 제3재배선층(112c) 사이의 거리는 연결부재(140)의 재배선층(142)과 반도체칩(120)의 접속패드(122) 사이의 거리보다 작을 수 있다. 이는 제3재배선층(112c)이 제2절연층(111b) 상에 돌출된 형태로 배치될 수 있으며, 그 결과 연결부재(140)와 접할 수 있기 때문이다. 연결부재(110)의 제1재배선층(112a) 및 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 연결부재(110)는 반도체칩(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 연결부재(110) 내부에 형성된 제1재배선층(112a) 및 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
연결부재(110)의 재배선층(112a, 112b, 112c, 112d)의 두께는 연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 연결부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c, 112d) 역시 보다 큰 사이즈로 형성할 수 있다. 반면, 연결부재(140)의 재배선층(142)은 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
그 외에 다른 구성에 대한 설명은 일례에 따른 팬-아웃 반도체 패키지(100A) 등에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 13은 본 개시에 따른 감광성 수지 조성물의 레오미터에 의해 측정된 점도(viscosity)를 대략 나타낸다.
도 14 및 15는 본 개시에 따른 감광성 수지 조성물의 경화물의 동박과의 밀착력(peel strength)를 대략 나타낸다.
한편, 실험에 사용된 감광성 수지 조성물의 조성은 하기 표 1에서와 같다.
Sample # 1 2 3 4 5
Epoxy Bisphenol A type 9wt% 9wt% 9wt% 9wt% 9wt%
Biphenyl type 2wt% 2wt% 2wt% 2wt% 2wt%
Silica Slurry(D50) 500㎚ 65wt% 65wt% 65wt% - 65wt%
1㎛ - - - 65wt% -
Acid modified Epoxy acrylate Cresol nobolac type 14wt% 14wt% 14wt% 14wt% 14wt%
Bisphenol F type 6wt% 6wt% 6wt% 6wt% 6wt%
Acrylate Dipentaerythritol Hexa Acrylate 3wt% 3wt% 3wt% 3wt% 3wt%
Photoinitator Acylphosphine oxide 0.3wt% 0.3wt% 0.2wt% 0.3wt% 0.3wt%
benzophenon 0.2wt% 0.1wt% 0.2wt% 0.2wt% 0.1wt%
Additives - 0.5wt% 0.6wt% 0.6wt% 0.5wt% 0.6wt%
도면을 참조하면, 본 개시에 따른 감광성 수지 조성물을 이용하는 경우, 예컨대, 모스경도가 높은 실리카(7) 함유량이 60중량%를 초과하더라도 알칼리 현상형 감광성 수지 조성물의 유동성이 충분히 확보되 홀이나 캐비티 내의 채움성이 우수하며, 후경화가 필요 없지만, 후경화하더라도 경화 수축의 완화가 충분하게 이루질 수 있는 수지를 포함하는바, 구리와 충분한 밀착력을 가질 수 있음을 알 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100: 반도체 패키지
100A, 100B, 100C: 팬-아웃 반도체 패키지
110: 연결부재 111, 112a, 112b, 112c: 절연층
112a, 112b, 112c, 112d: 재배선층 113, 113a, 113b, 113c: 비아
120: 반도체칩 121: 바디
122: 접속패드 123: 패시베이션막
130: 봉합재 131: 개구부
140: 연결부재 141: 절연층
142: 재배선층 143: 비아
150: 패시베이션층 151: 개구부
160: 언더범프금속층 170: 접속단자

Claims (16)

  1. 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩;
    상기 반도체칩의 적어도 일부를 봉합하는 봉합재; 및
    상기 반도체칩의 활성면 상에 배치된 제1연결부재; 를 포함하며,
    상기 봉합재는 (A) 열경화성 수지, (B) 카르복실기 함유 수지, (C) 에틸렌성 불포화 화합물, 및 (D) 보강제를 포함하는 감광성 수지 조성물의 경화물인,
    팬-아웃 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 카르복실기 함유 수지는 열경화성 반응기 및 에틸렌성 불포화기를 갖는,
    팬-아웃 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 (A) 열경화성 수지는 에폭시 수지를 포함하고,
    상기 (B) 카르복실기 함유 수지는 카르복실기 함유 에폭시 아크릴레이트 수지를 포함하고,
    상기 (C) 에틸렌성 불포화 화합물은 아크릴레이트 화합물을 포함하며,
    상기 (D) 보강제는 무기필러를 포함하는,
    팬-아웃 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 (A) 에폭시 수지는 (a-1) 비스페놀형 에폭시 수지 및 (a-2) 비페닐형 에폭시 수지 중 적어도 하나를 포함하는,
    팬-아웃 반도체 패키지.
  5. 제 3 항에 있어서,
    상기 (B) 카르복실기 함유 에폭시 아크릴레이트 수지는 (b-1) 카르복실기 함유 크레졸 노볼락형 에폭시 아크릴레이트 수지 및 (b-2) 카르복실기 함유 비스페놀형 에폭시 아크릴레이트 수지 중 적어도 하나를 포함하는,
    팬-아웃 반도체 패키지.
  6. 제 3 항에 있어서,
    상기 (C) 아크릴레이트 화합물은 (c-1) 다관능성 아크릴레이트를 포함하는,
    팬-아웃 반도체 패키지.
  7. 제 3 항에 있어서,
    상기 (D) 무기필러는 (d-1) 실리카를 포함하는,
    팬-아웃 반도체 패키지.
  8. 제 1 항에 있어서,
    관통홀을 갖는 제2연결부재; 를 더 포함하며,
    상기 반도체칩은 상기 관통홀에 배치된,
    팬-아웃 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 제2연결부재는, 제1절연층, 상기 제1연결부재와 접하며 상기 제1절연층에 매립된 제1재배선층, 및 상기 제1절연층의 상기 제1재배선층이 매립된측의 반대측 상에 배치된 제2재배선층, 을 포함하며,
    상기 제1 및 제2재배선층은 상기 접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  10. 제 9 항에 있어서,
    상기 제2연결부재는, 상기 제1절연층 상에 배치되며 상기 제2재배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3재배선층, 을 더 포함하며,
    상기 제3재배선층은 상기 접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  11. 제 8 항에 있어서,
    상기 제2연결부재는, 제1절연층, 상기 제1절연층의 양면에 배치된 제1재배선층 및 제2재배선층, 상기 제1절연층 상에 배치되며 상기 제1재배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3재배선층, 을 포함하며,
    상기 제1 내지 제3재배선층은 상기 접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  12. 제 11 항에 있어서,
    상기 제2연결부재는, 상기 제1절연층 상에 배치되어 상기 제2재배선층을 덮는 제3절연층, 및 상기 제3절연층 상에 배치된 제4재배선층, 을 더 포함하며,
    상기 제4재배선층은 상기 접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  13. (A) 열경화성 수지;
    (B) 카르복실기 함유 수지;
    (C) 에틸렌성 불포화 화합물; 및
    (D) 보강제; 를 포함하는,
    감광성 수지 조성물.
  14. 제 13 항에 있어서,
    (E) 개시제; 및
    (F) 용제; 를 더 포함하는,
    감광성 수지 조성물.
  15. 제 14 항에 있어서,
    상기 (A) 열경화성 수지는 에폭시 수지를 포함하고,
    상기 (B) 카르복실기 함유 수지는 카르복실기 함유 에폭시 아크릴레이트 수지를 포함하고,
    상기 (C) 에틸렌성 불포화 화합물은 아크릴레이트 화합물을 포함하고,
    상기 (D) 보강제는 무기필러를 포함하며,
    상기 (E) 개시제는 광중합 개시제를 포함하는,
    감광성 수지 조성물.
  16. 제 15 항에 있어서,
    상기 (D) 무기필러는 60중량% 이상 포함되는,
    감광성 수지 조성물.
KR1020160130797A 2016-10-10 2016-10-10 팬-아웃 반도체 패키지 및 감광성 수지 조성물 KR101952865B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160130797A KR101952865B1 (ko) 2016-10-10 2016-10-10 팬-아웃 반도체 패키지 및 감광성 수지 조성물
JP2017123743A JP6472006B2 (ja) 2016-10-10 2017-06-23 ファン−アウト半導体パッケージ及び感光性樹脂組成物
US15/637,725 US10283426B2 (en) 2016-10-10 2017-06-29 Fan-out semiconductor package and photosensitive resin composition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160130797A KR101952865B1 (ko) 2016-10-10 2016-10-10 팬-아웃 반도체 패키지 및 감광성 수지 조성물

Publications (2)

Publication Number Publication Date
KR20180039462A true KR20180039462A (ko) 2018-04-18
KR101952865B1 KR101952865B1 (ko) 2019-02-27

Family

ID=61830037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160130797A KR101952865B1 (ko) 2016-10-10 2016-10-10 팬-아웃 반도체 패키지 및 감광성 수지 조성물

Country Status (3)

Country Link
US (1) US10283426B2 (ko)
JP (1) JP6472006B2 (ko)
KR (1) KR101952865B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741649B2 (en) * 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
JP7101513B2 (ja) * 2018-03-28 2022-07-15 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルム、硬化物、および、電子部品
KR20210058454A (ko) * 2019-11-14 2021-05-24 삼성전자주식회사 반도체 패키지
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130132162A (ko) * 2012-05-25 2013-12-04 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US20150138741A1 (en) * 2013-11-21 2015-05-21 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
JP2016139804A (ja) * 2015-01-26 2016-08-04 日立化成株式会社 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822170B2 (en) 2000-12-26 2004-11-23 Ngk Spark Plug Co., Ltd. Embedding resin and wiring substrate using the same
JP3959261B2 (ja) 2000-12-26 2007-08-15 日本特殊陶業株式会社 配線基板
TW200917446A (en) * 2007-10-01 2009-04-16 Phoenix Prec Technology Corp Packaging substrate structure having electronic component embedded therein and fabricating method thereof
CN101981131B (zh) 2008-03-28 2014-01-01 太阳控股株式会社 固化性树脂组合物和其固化物、以及印刷电路板
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP5618516B2 (ja) * 2009-09-29 2014-11-05 太陽ホールディングス株式会社 絶縁性光硬化性熱硬化性樹脂組成物およびプリント配線板
US9235121B2 (en) * 2011-08-10 2016-01-12 Hitachi Chemical Company, Ltd. Photosensitive resin composition, photosensitive film, permanent resist and method for producing permanent resist
CN103969947B (zh) 2013-01-31 2016-05-04 太阳油墨（苏州）有限公司 碱显影型感光性树脂组合物、其干膜及其固化物以及使用其而形成的印刷电路板
JP6200178B2 (ja) * 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP2016004818A (ja) 2014-06-13 2016-01-12 日立化成株式会社 印刷用樹脂組成物及びプリント配線板
JP2016060809A (ja) 2014-09-17 2016-04-25 日本ゼオン株式会社 硬化性樹脂組成物、硬化性樹脂成形体、硬化物、積層体、複合体および多層プリント配線板
JP6468017B2 (ja) * 2015-03-18 2019-02-13 日立化成株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130132162A (ko) * 2012-05-25 2013-12-04 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US20150138741A1 (en) * 2013-11-21 2015-05-21 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
JP2016139804A (ja) * 2015-01-26 2016-08-04 日立化成株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR101952865B1 (ko) 2019-02-27
US20180102297A1 (en) 2018-04-12
JP6472006B2 (ja) 2019-02-20
JP2018064085A (ja) 2018-04-19
US10283426B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
KR102012443B1 (ko) 팬-아웃 반도체 패키지
KR102086364B1 (ko) 반도체 패키지
KR101952864B1 (ko) 팬-아웃 반도체 패키지
KR102016492B1 (ko) 팬-아웃 반도체 패키지
KR101983185B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR101952865B1 (ko) 팬-아웃 반도체 패키지 및 감광성 수지 조성물
KR101963282B1 (ko) 팬-아웃 반도체 패키지
KR20180037406A (ko) 팬-아웃 반도체 패키지
KR20180037529A (ko) 팬-아웃 반도체 패키지
KR102016491B1 (ko) 팬-아웃 반도체 패키지
KR101994752B1 (ko) 팬-아웃 반도체 패키지
JP2017175112A (ja) ファン−アウト半導体パッケージ
KR20170121666A (ko) 팬-아웃 반도체 패키지
KR101973431B1 (ko) 팬-아웃 반도체 패키지
JP2019033245A (ja) 半導体パッケージ連結システム
KR20200016624A (ko) 팬-아웃 반도체 패키지
KR20180035573A (ko) 팬-아웃 반도체 패키지
KR101942736B1 (ko) 반도체 패키지 연결 시스템
KR102003390B1 (ko) 팬-아웃 반도체 패키지
KR20210002889A (ko) 반도체 패키지
KR20190121560A (ko) 팬-아웃 반도체 패키지
KR20190074714A (ko) 팬-아웃 반도체 패키지
KR20190075647A (ko) 팬-아웃 반도체 패키지
KR20190049626A (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant