JP2018037576A - プリント配線板及びプリント回路板 - Google Patents

プリント配線板及びプリント回路板 Download PDF

Info

Publication number
JP2018037576A
JP2018037576A JP2016170958A JP2016170958A JP2018037576A JP 2018037576 A JP2018037576 A JP 2018037576A JP 2016170958 A JP2016170958 A JP 2016170958A JP 2016170958 A JP2016170958 A JP 2016170958A JP 2018037576 A JP2018037576 A JP 2018037576A
Authority
JP
Japan
Prior art keywords
land
wiring board
printed wiring
wiring
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016170958A
Other languages
English (en)
Other versions
JP6750872B2 (ja
JP2018037576A5 (ja
Inventor
幸嗣 野口
Yukitsugu Noguchi
幸嗣 野口
裕輔 橋本
Hirosuke Hashimoto
裕輔 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016170958A priority Critical patent/JP6750872B2/ja
Priority to US15/672,065 priority patent/US10582615B2/en
Publication of JP2018037576A publication Critical patent/JP2018037576A/ja
Priority to US16/749,179 priority patent/US10897820B2/en
Publication of JP2018037576A5 publication Critical patent/JP2018037576A5/ja
Application granted granted Critical
Publication of JP6750872B2 publication Critical patent/JP6750872B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】応力に対する配線の強度を向上させることにより、信頼性が向上されたプリント配線板及びプリント回路板を提供する。
【解決手段】基板と、ランドと、前記ランドよりも細い幅を有し、前記ランドから引き出された配線と、を含む、前記基板の表面に形成された導電層と、前記導電層の上に形成された絶縁層とを有し、前記ランドは、前記基板の前記表面に対して垂直な方向からの上面視において、前記絶縁層により覆われている被覆領域と、前記絶縁層により覆われていない開口領域とを有し、前記配線は、前記上面視において、前記被覆領域と前記開口領域の境界である開口端を含む位置から引き出されていることを特徴とする。
【選択図】図１

Description

本発明は、プリント配線板及びプリント回路板に関する。
電子機器の小型化及び高機能化に伴って、電子機器に内蔵されるプリント回路板の小型化が進んでいる。プリント回路板の小型化を実現するため、プリント回路板を構成するプリント配線板の配線は細線化されており、それに搭載される半導体装置等の電子部品は小型化されている。また、電子部品の実装密度も高密度化してきている。
そのため、近年、高機能半導体装置のパッケージとして、ボールグリッドアレイ（以下、ＢＧＡと呼ぶ）パッケージやランドグリッドアレイ（以下、ＬＧＡと呼ぶ）パッケージ等が用いられている。
ＢＧＡパッケージ及びＬＧＡパッケージは、プリント配線板に設けられたランドと、パッケージ下面に設けられたランドとの間がはんだで接合される構造を有している。半導体装置が動作する際、パッケージが発熱により熱変形するため、パッケージとプリント配線板との接合部には応力が発生する。また、接合部だけでなく、パッケージ下面に設けられたランド、はんだ、プリント配線板のランド、及びランドに接続された配線等の周辺の部材も変形して応力が発生する。このようにして生じた熱変形等により生じる応力に起因する接合部周辺の部材の破断を抑制するため、種々の技術が提案されている。
特許文献１は、プリント配線板のランドの端部とソルダーレジスト膜の開口部の端部との間に隙間を設けることにより、はんだでの接合時にランドの側面にはんだが回りこむ構造を開示している。本構造によれば、反り及び曲げに対する接合強度を向上させることができる。
特許文献２は、ランドの長軸方向の両端部を絶縁膜で覆うことにより、ランドのピール強度を向上させる構造を開示している。
特開２００１−２３０５１３号公報 特開平１０−２１４９１１号公報
近年、更なる電子機器の小型化及び高機能化の要望に伴い、プリント配線板のランドから引き出される配線をより細くした構造が採用されることがある。
そのため、ランドから引き出される配線に対しても熱変形により生じる応力に対する強度の向上が求められる場合がある。
本発明は、応力に対する配線の強度を向上させることにより、信頼性が向上されたプリント配線板及びプリント回路板を提供することを目的とする。
本発明の少なくとも１つの実施形態に係るプリント配線板は、基板と、ランドと、前記ランドよりも細い幅を有し、前記ランドから引き出された配線と、を含む、前記基板の表面に形成された導電層と、前記導電層の上に形成された絶縁層とを有し、前記ランドは、前記基板の前記表面に対して垂直な方向からの上面視において、前記絶縁層により覆われている被覆領域と、前記絶縁層により覆われていない開口領域とを有し、前記配線は、前記上面視において、前記被覆領域と前記開口領域の境界である開口端を含む位置から引き出されている。
本発明によれば、応力に対する配線の強度を向上させることにより、信頼性が向上されたプリント配線板及びプリント回路板を提供することができる。
第１実施形態に係るプリント配線板及びプリント回路板の構造図である。 第２実施形態に係るプリント配線板の平面図である。 第３実施形態に係るプリント配線板の平面図である。 第４実施形態に係るプリント配線板の平面図である。 第５実施形態に係るプリント配線板の平面図である。 第５実施形態に係るプリント配線板の詳細図である。 応力のシミュレーション結果を示すグラフである。 温度サイクル試験によるワイブル確率グラフである。 比較例に係るプリント配線板及び回路板の構造図である。 比較例に係るプリント回路板の変形を模式的に示す図である。
（第１実施形態）
本発明の第１実施形態に係るプリント配線板及びプリント回路板について図１（ａ）、図１（ｂ）及び図１（ｃ）を参照して説明する。各図面で対応する部材又は部分には同一の符号が付されており、以下の説明では、重複する部材又は部分については説明を簡略化又は省略することがある。
図１（ａ）は第１実施形態に係るプリント回路板に用いられるプリント配線板１００の平面図であり、電子部品を実装する前の状態が図示されている。プリント配線板１００の表面には、導電層として、ランド１０１、配線１０２が形成されており、その上に絶縁層１０３が形成されている。ランド１０１は電子部品を実装する際にはんだと主に接続される領域であり、円形形状をなしている。なお、ランド１０１の形状は円形以外であってもよい、例えば、楕円形、長円形、長方形、正方形等の形状であってもよい。また、加工性の向上、応力集中の防止等のため、長方形、正方形の角部を丸めた形状であってもよい。配線１０２は、ランド１０１よりも細い幅でランド１０１から引き出されており、電子部品の端子と他の回路とを電気的に接続する。絶縁層１０３は、ランド１０１及び配線１０２の一部を露出するように開口されており、開口部の端部が開口端１０３ａとして図示されている。絶縁層１０３は、プリント配線板１００に電子部品を実装する際に、不必要な部分にはんだが付着することを防ぐことにより、導電層にはんだが接続され得る範囲を画定するソルダーレジストとしての機能を有する。なお、本実施形態に用いられ得る電子部品としては、半導体集積回路等の半導体装置が例示される。
また、図１（ａ）には、ランド１０１のうち、絶縁層１０３が開口されている領域が開口領域１０１ａとして図示されており、絶縁層で覆われている領域が被覆領域１０１ｂとして図示されている。また、配線１０２のうち、絶縁層１０３が開口されている領域が開口領域１０２ａ、絶縁層で覆われている領域が被覆領域１０２ｂとして図示されている。図１（ａ）に示されているように、配線１０２は、上面視において、絶縁層１０３がランド１０１を覆っている被覆領域１０１ｂと、絶縁層１０３がランド１０１を覆っていない開口領域１０１ａとの境界である開口端１０３ａを含む位置から引き出されている。
図１（ｂ）は、第１実施形態に係るプリント回路板のＡ−Ａ’線における断面図である。図１（ｂ）では、図１（ａ）とは異なり、プリント配線板１００に電子部品２００が実装された状態での断面が示されている。プリント配線板１００の基板１０４上に形成されたランド１０１は、はんだ３００により電子部品２００のパッケージ２０１の下面に形成されたランド２０２と接続されている。図１（ｂ）に示されるように、はんだ３００は、ランド１０１の開口領域１０１ａだけでなく、配線１０２の開口領域１０２ａにも接続される。
基板１０４は、ガラスエポキシ等の絶縁体を主材料とする板状の部材である。図１（ｂ）では、基板１０４は、表面に導電層が形成されているように図示されているが、内層にも導電層が形成された多層基板であってもよい。電子部品２００のパッケージ２０１はＢＧＡパッケージである。はんだ３００は、実装前のパッケージ２０１にあらかじめ形成されていたはんだボールである。しかしながら、電子部品２００のパッケージ構造はＬＧＡであってもよい。この場合、例えばスクリーン印刷等の工法によりプリント配線板１００上にはんだを形成する方法により実装が行われるため、実装後の断面構造は図１（ｂ）と同様となる。なお、接合部の強度の向上等のため、プリント配線板１００と電子部品２００の間にアンダーフィル材が充填されていてもよい。
図１（ｃ）は、電子部品２００の発熱時に生じるプリント回路板の変形を模式的に示す斜視図である。電子部品２００のパッケージ２０１は、発熱により温度が上昇すると、プリント配線板１００から遠ざかる方向の反りが発生する。この反りにより、はんだ３００と接続されている開口領域１０１ａのランド１０１及び開口領域１０２ａの配線１０２は、上向き（図１（ｃ）中の矢印の向き）の応力を受ける。一方、被覆領域１０１ｂのランド１０１及び、被覆領域１０２ｂの配線１０２は、はんだ３００と接続されないため、基板１０４等から上述の上向きの応力に対抗して下向きの応力を受ける。そのため、絶縁層１０３の開口端１０３ａが上述の異なる向きの２つの応力の境界となる。これにより、ランド１０１及び配線１０２は、開口端１０３ａに沿って変形する。
（比較例）
ここで、本発明の実施形態の効果をより明確に説明するため、本実施形態と対比する比較例に係るプリント配線板及びプリント回路板について図９（ａ）、図９（ｂ）、図１０（ａ）及び図１０（ｂ）を用いて説明する。
図９（ａ）は、比較例に係るプリント回路板に用いられるプリント配線板１０の平面図であり、電子部品を実装する前の状態が図示されている。プリント配線板１０の表面には、導電層が形成されており、ランド１１及び配線１２に区分される。導電層の上には絶縁層１３が形成されている。ランド１１は電子部品を実装する際にはんだと接続される領域であり、長円形状をなしている。配線１２はランド１１から引き出されており、電子部品の端子と他の回路とを電気的に接続する。絶縁層１３は、ランド１１の一部を露出するように開口されており、開口部の端部が開口端１３ａとして図示されている。また、図９（ａ）には、ランド１１のうち、絶縁層１３が開口されている領域が開口領域１１ａ、絶縁層で覆われている領域が被覆領域１１ｂとして図示されている。
図９（ｂ）は、比較例に係るプリント回路板のＣ−Ｃ’線における断面図である。図９（ｂ）では、図９（ａ）とは異なり、プリント配線板１０に電子部品２０が実装された状態での断面が示されている。プリント配線板１０の基板１４上に形成されたランド１１は、はんだ３０により電子部品２０のパッケージ２１の下面に形成されたランド２２と接続されている。電子部品２０のパッケージ２１はＢＧＡパッケージであり、はんだ３０は、実装前のパッケージ２１にあらかじめ設けられていたはんだボールである。
図１０（ａ）は、電子部品２０の発熱時に生じるプリント回路板の変形を模式的に示す断面図である。電子部品２０のパッケージ２１は、発熱により温度が上昇すると、プリント配線板１０から遠ざかる方向に反りが発生する。この反りにより、はんだ３０と接続されている開口領域１１ａのランド１１は図１０（ａ）において上向きの応力を受け、開口領域１１ａの付近の部材は上向きに引っ張られるように変形する。
図１０（ｂ）は、この変形を模式的に表した斜視図である。実装の高密度化により、端子間隔が狭くなっているため、ランド１１同士が近接している。そのため、図１０（ｂ）のように、変形の大きい開口領域１１ａに近い位置から配線１２が引き出されており、配線１２が大きく変形していることがわかる。この比較例の場合、プリント配線板１０は、ランド１１からより幅が細い配線１２に形状が変化する引き出し位置において応力が集中しやすい構造となっている。そのため、本比較例の構造では、電子部品２０の発熱によりプリント回路板の変形が生じるとランド１１と配線１２の間の引き出し位置において、配線１２の幅方向の破断が生じやすいことを発明者らは見出した。図１０（ａ）及び図１０（ｂ）においてこの破断が生じやすい箇所を破断発生部４０として図示している。
電子機器の小型化等に対応するためランド１１の面積を小さく設計した場合、ランド１１に加わる応力が増加する。また、小型化又は高機能化のため、パッケージ２１の端子間隔が狭くなると、ランド１１同士が近接するので、開口領域１１ａに近い位置から配線１２が引き出す必要が生じ、配線１２はより大きな応力を受け得る。したがって、電子機器の小型化、高機能化の要望に伴って、上述の配線１２の破断の問題はより顕著となり得る。
これに対し、第１実施形態の構造では、比較例とは異なり、配線を幅方向に横切る向きでなく、開口端１０３ａに沿う向きに変形するため、配線の幅方向への破断の発生を低減することができる。開口端１０３ａに沿う応力は発生するものの、配線１０２からランド１０１にわたる連続した長い領域に分散されるため、応力の影響を小さくすることができる。また、はんだ３００は、ランド１０１と配線１０２の間を跨ぐように接続されるため、上述の応力はランド１０１と配線１０２の境界の角部に集中しにくくなる。
以上の理由により、本実施形態では、比較例と比べて応力に対する配線の強度が向上する。これにより、破断の発生を低減することができ、信頼性が向上されたプリント配線板及びプリント回路板が提供される。
（第２実施形態）
本発明の第２実施形態に係るプリント配線板及びプリント回路板について図２を参照して説明する。図２は、本発明の第２実施形態に係るプリント配線板１１０の平面図であり、第１実施形態における図１（ａ）に対応する図面である。本実施形態のプリント配線板１１０はランド１１１の形状及び絶縁層１１３の形状が第１実施形態と異なる。その他の第１実施形態と同様の構成要素については説明を簡略化又は省略する。
本実施形態では、図２に示されるように絶縁層１１３の開口端１１３ａの形状が、上面視において内側に向かう凹部を有する形状となっている。そのため、開口端１１３ａと、ランド１１１と配線１１２の間の境界線との交点１１３ｂの近傍において、開口端１１３ａは、配線１１２が引き出される方向に沿う形状となる。言い換えると、交点１１３ｂにおける、開口領域１１１ａの内側方向に向かう開口端１１３ａの法線方向と、配線１１２が引き出される方向とのなす角が、およそ直角となっている。これにより、開口端１１３ａに沿って変形し、亀裂が生じたとしても、その亀裂が配線１１２上を横切る方向に向かいにくくなり、より破断の発生が低減し得る。また、交点１１３ｂにおける、開口領域１１１ａの内側方向に向かう開口端１１３ａの法線と、配線１１２が引き出される方向のなす角が、鋭角であっても同様の理由により破断の発生を低減する効果が得られる。
また、必須ではないが、本実施形態においてはランド１１１の形状は円形ではなく、楕円形としている。これにより、ランド１１１上における開口端１１３ａの長さをより長くすることができ、開口端１１３ａに沿う亀裂がランド１１１上に至った場合にもランド１１１の破断の発生を低減できるためである。なお、ランド１１１が、長円形、長方形等の横長の形状であれば、これと同様の効果が得られる。
（第３実施形態）
本発明の第３実施形態に係るプリント配線板及びプリント回路板について図３を参照して説明する。図３は、本発明の第３実施形態に係るプリント配線板１２０の平面図であり、第１実施形態における図１（ａ）に対応する図面である。本実施形態のプリント配線板１２０は配線１２２の形状が第１実施形態と異なる。その他の第１実施形態と同様の構成要素については説明を簡略化又は省略する。
本実施形態では、図３に示されるように、配線１２２が、ランド１０１から引き出された後、ランド１０１から螺旋状に離れるような形状となっている。温度上昇によるプリント配線板１２０の変形量は、ランド１０１に近いほど大きくなる。本実施形態では、配線１２２を螺旋状とすることにより、配線１２２がランド１０１から徐々に離れていくため、温度上昇による配線１２２の変形が緩やかになり、プリント配線板１２０の変形による応力の影響を受けにくくなる。したがって、配線１２２の破断がより生じにくくなる。
（第４実施形態）
本発明の第４実施形態に係るプリント配線板及びプリント回路板について図４を参照して説明する。図４は、第４実施形態に係るプリント配線板１３０の平面図である。本実施形態では、本発明が適用され得るプリント配線板１３０及びプリント回路板のより具体的な構成を示す。なお、本実施形態及び後述の第５実施形態においては具体的な寸法、パターン配置及び素子の機能を示す場合があるが、記載のものに限定されるものではなく、これらはプリント回路板の設計に応じて適宜変更可能である。
本実施形態に係るプリント配線板１３０は複数の種類の電子部品２１０、２２０、２３０、２４０を搭載可能な構成となっている。図中の破線の枠は、搭載され得る電子部品２１０、２２０、２３０、２４０の外形を示している。また、プリント配線板１３０には、表面配線と他の層の配線と電気的に接続するためのビアホール１９０が設けられている。
電子部品２１０は、２行３列の行列状に６つの端子が０．５ｍｍピッチで設けられた６端子のＢＧＡパッケージが用いられた半導体装置である。電子部品２２０は、０．６ｍｍ×０．３ｍｍサイズのチップ部品である。電子部品２３０は、１．０ｍｍ×０．５ｍｍサイズのチップ部品である。電子部品２４０は、クワッド・フラット・ノンリード・パッケージ（以下、ＱＦＮパッケージと呼ぶ）が用いられた半導体装置である。ＱＦＮパッケージは、四辺にランドを有するパッケージである。
プリント配線板１３０の表面には、電子部品２１０の端子に対応する位置に６つの長円形のランド１３１、１４１が設けられている。角部に位置する４つの端子に対応するランド１３１は、図中横方向が長軸となる長円形をなしている。ランド１３１の短軸方向の長さは０．２５ｍｍであり、長軸方向の長さは０．３５ｍｍである。
ランド１３１、１４１上には、円形をなす絶縁層１３３の開口部が設けられており、開口部の開口端１３３ａの直径は０．３５ｍｍである。
長軸方向の長さ０．３５ｍｍのうち、電子部品２１０に対し中央側の０．３０ｍｍが開口されており、電子部品２１０に対し外側の０．０５ｍｍが絶縁層１３３により被覆されている。角部に位置するランド１３１からは、第１実施形態の図１（ａ）と同様に、上面視において、被覆領域と開口領域の境界である開口端１３３ａを含む位置から配線１３２が引き出されている。
角部以外の側面部、すなわち、２列目に位置する２つの端子に対応するランド１４１は、図中縦方向が長軸となる長円形をなしている。ランド１４１の短軸方向の長さは０．２５ｍｍであり、長軸方向の長さは０．４５ｍｍである。長軸方向の長さ０．４５ｍｍのうち、電子部品２１０に対し中央側の０．３０ｍｍが開口されており、電子部品２１０に対し外側の０．１５ｍｍが絶縁層１３３により被覆されている。ランド１４１からは、絶縁層１３３に被覆された部分から配線１４２が引き出されている。
本実施形態のプリント配線板１３０は、部品間隔の低減による小型化、設計自由度向上等のため、ＢＧＡパッケージが用いられた電子部品２１０の周囲に電子部品２２０、２３０、２４０を高密度に実装し得る設計となっている。そのため、角部に位置するランド１３１については、配線１３２をランド１３１よりも細くして引き出す設計となっている。一方、側面部に位置するランド１４１については配置に余裕があるため、配線１４２を比較的太い幅とする設計となっている。この構成においては、配線１３２の方が温度上昇時に生じる応力の影響を受けやすい。
そのため、本実施形態では、行列状に設けられた複数のランド１３１、１４１のうちの角部に設けられたランド１３１に対して、第１実施形態のように開口端１３３ａを含む位置から配線１３２が引き出されている構成が用いられている。これにより、破断の発生を低減することができ、信頼性が向上されたプリント配線板及びプリント回路板が提供される。このように、配置に余裕が少ないために配線を細くする必要がある一部のランドについてのみ開口端を含む位置から配線を引き出す構成を採用してもよい。
（第５実施形態）
本発明の第５実施形態に係るプリント配線板及びプリント回路板について図５及び図６を参照して説明する。図５は、第５実施形態に係るプリント配線板１５０の平面図である。本実施形態では、第４実施形態と同様に、本発明が適用され得るプリント配線板１５０及びプリント回路板のより具体的な構成を示す。
本実施形態に係るプリント配線板１５０は電子部品２５０を搭載可能な構成となっている。図中の破線の枠は、搭載され得る電子部品２５０の外形を示している。また、プリント配線板１５０には、表層配線と内層配線と電気的に接続するためのビアホール１９０が設けられている。電子部品２５０は、少なくとも一部が行列状に設けられた２０８個の端子を有するＢＧＡパッケージが用いられた半導体装置である。
プリント配線板１５０には電子部品２５０の２０８個の端子に対応する位置に２０８個のランド１５１、１６１、１７１、１８１がそれぞれ設けられている。ランド１５１は、ランド配列の最外周のうち電子部品２５０の対角線上以外の位置に設けられた長円形のランドである。ランド１６１は、ランド配列の最外周から内側の２列目及び３列目のランドのうち電子部品２５０の対角線上以外の位置に設けられた長円形のランドである。ランド１５１、１６１は、電子部品２５０に最も近い外形辺に沿う方向に短軸を有し、これと垂直な方向に長軸を有する。
ランド１７１は、ランド配列の最外周から内側の２列目及び３列目のランドのうち電子部品２５０の対角線上の位置に設けられた円形のランドである。ランド１７１は、直径０．３７５ｍｍの円形である。ランド１８１は、最外周から３列目より内側及び最外周の角部に位置する。ランド１８１は、直径が０．３５ｍｍの円形である。ランド１８１には、主に電源又はグラウンドの端子用の太い配線が接続される。当該配線は、ビアホール１９０を介してプリント配線板１５０の裏面側の配線に接続される。
図６（ａ）は、図５の破線Ｂで示される領域の詳細を示す平面図である。図６（ａ）には、ランド１５１、１６１、絶縁層１５３、配線１５２が図示されている。絶縁層１５３は、各ランド１５１、１６１に対応する位置に開口端１５３ａを有している。開口端１５３ａの短軸方向の長さは０．３２５ｍｍであり、長軸方向の長さは０．４５ｍｍである。
ランド１６１の短軸方向の長さは０．２２５ｍｍであり、長軸方向の長さは０．５５ｍｍである。長軸方向の長さの０．５５ｍｍのうち、電子部品２５０に対し中央側の０．４０ｍｍが開口されており、電子部品２５０に対し外側の０．１５ｍｍが絶縁層１５３により被覆されている。
ランド１５１の短軸方向の長さは０．２２５ｍｍであり、長軸方向の長さは０．４５ｍｍである。長軸方向の長さの０．４５ｍｍのうち、電子部品２５０に対し中央側の０．４０ｍｍが開口されており、電子部品２５０に対し外側の０．０５ｍｍが絶縁層１５３により被覆されている。
ランド１６１から引き出される配線１５２の幅は０．０７５ｍｍであり、配線同士の最小近接幅（最小間隔）は０．０７５ｍｍである。配線１５２は、絶縁層１５３がランド１６１を覆っている被覆領域と、絶縁層１５３がランド１６１を覆っていない開口領域との境界を含む位置から引き出されている。開口端１５３ａの形状は、配線の引き出し方向に沿って配線１５２の一部が露出するように設計されている。具体的には、開口端１５３ａの角部の曲率半径が、電子部品２５０の内側よりも外側において小さくなるように設計されている。
図６（ｂ）は、図５の破線Ｃで示される領域の詳細を示す平面図である。図６（ｂ）には、ランド１７１、絶縁層１５３、配線１６２が図示されている。絶縁層１５３は、ランド１７１に対応する位置に長円形の開口端１５３ｂによる開口部を有している。開口端１５３ｂの短軸方向の長さは０．３７５ｍｍであり、長軸方向の長さは０．４７５ｍｍである。ランド１７１の直径の０．３７５ｍｍのうち、０．３２５ｍｍが開口されており、残りの０．０５ｍｍが絶縁層１５３により被覆されている。配線１６２は、絶縁層１５３がランド１７１を覆っている被覆領域と、絶縁層１５３がランド１７１を覆っていない開口領域との境界を含む位置から引き出されている。また、第３実施形態と同様に、配線１６２は、ランド１７１から引き出された後、ランド１７１から螺旋状に離れるような形状となっている。
本実施形態に係るプリント配線板１５０に実装される電子部品２５０の端子の最小ピッチは０．６５ｍｍである。プリント配線板１５０をこの狭いピッチに対応させるためには、最外周よりも内側のランド１６１の長軸方向の長さに上限を設け、更に、図６（ａ）に示されるように、細い配線１５２をランド１６１の側面から引き出す設計とする必要がある。このように、電子部品２５０の端子のピッチが狭い場合、ランド１６１を大きくする設計及び配線１５２を太くする設計のような配線１５２の破断を防止する一般的な設計手法を用いることが困難である。これに対し、本実施形態では、配線１５２は、絶縁層１５３がランド１６１を覆っている被覆領域と、絶縁層１５３が、ランド１６１を覆っていない開口領域との境界を含む位置から引き出されるように構成されている。これにより、第１実施形態で述べたものと同様の理由により、ランドから引き出される配線の応力に対する強度が向上され、破断の発生を低減することができる。
また、電子部品２５０のような正方形又は正方形に近い長方形の電子部品をプリント配線板１５０に実装する際には、対角線上の端子に応力が集中しやすいという問題がある。これに対し、本実施形態では、ランド配列の最外周から内側の２列目及び３列目のランドのうち電子部品２５０の対角線上の位置に設けられたランド１７１において、配線１６２を、ランド１７１から螺旋状に離れるような形状としている。これにより、第３実施形態で述べたものと同様の理由により、ランドから引き出される配線の応力に対する強度がより向上されるので、破断の発生を低減することができる。
したがって、本実施形態によれば、実装される電子部品の端子のピッチが狭く、配線のパターンに設計制約がある場合であっても信頼性が向上されたプリント配線板及びプリント回路板が提供される。
（実施例）
以下、上述の実施形態の効果をより明確にするため、発明者らが実施したシミュレーション及び信頼性試験の結果を説明する。
（応力シミュレーション結果）
図７は、第４実施形態の電子部品が発熱してプリント配線板に反りが生じたときに、配線が受ける応力を有限要素法シミュレーションにより求めた結果を示すグラフである。また、図７には、配線の構造を比較例の構造に変更した場合のシミュレーション結果も併せて比較対象として示されている。ここで、図７に示した応力の値は、配線内のミーゼス応力の最大値である。
図７より、第４実施形態の構成によれば、比較例と比べて配線が受ける応力が６．５Ｎ／ｍｍ２ から５．３Ｎ／ｍｍ２ に減少することがわかる。したがって、応力に起因する配線の破断が生じにくくなり、信頼性が向上されたプリント配線板及びプリント回路板が提供される。
（温度サイクル試験結果）
図８は、第５実施形態のプリント回路板と、第５実施形態の配線の構造を比較例の構造に変更したプリント回路板のそれぞれを作製して、温度サイクル試験を行った結果を、ワイブル確率グラフに図示したものである。グラフの縦軸は累積故障率であり、横軸は環境温度の上昇及び下降を繰り返したサイクル数である。
累積故障率が０．１％となるサイクル数をプリント回路板の寿命とすると、比較例１のプリント回路板においては、寿命が６４１サイクルであるのに対して、第５実施形態のプリント回路板では寿命が１０６４サイクルに向上した。また、これらのプリント回路板の故障モードを確認したところ、比較例１のプリント回路板では、配線が破断していたが、これに対し、第５実施形態のプリント回路板では、はんだの接合部が破断していた。したがって、寿命が向上した要因は、配線の破断に起因する故障が抑制されたことによるものである。したがって、第５実施形態の構成によれば、応力に起因する配線の破断が生じにくくなり、信頼性が向上されたプリント配線板及びプリント回路板が提供される。
上述の実施形態は、本発明を適用しうるいくつかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
１００ プリント配線板
１０１ ランド
１０２ 配線
１０２ａ 開口領域
１０２ｂ 被覆領域
１０３ 絶縁層
１０３ａ 開口端
１０４ 基板

Claims (9)

  1. 基板と、
    ランドと、前記ランドよりも細い幅を有し、前記ランドから引き出された配線と、を含む、前記基板の表面に形成された導電層と、
    前記導電層の上に形成された絶縁層と
    を有し、
    前記ランドは、前記基板の前記表面に対して垂直な方向からの上面視において、前記絶縁層により覆われている被覆領域と、前記絶縁層により覆われていない開口領域とを有し、
    前記配線は、前記上面視において、前記被覆領域と前記開口領域の境界である開口端を含む位置から引き出されていることを特徴とするプリント配線板。
  2. 前記ランドと前記配線との間の境界と、前記開口端とは交点を有し、
    前記交点における、前記開口領域の内側方向に向かう前記開口端の法線方向と、前記配線が引き出される方向とのなす角は、鋭角又は直角であることを特徴とする請求項１に記載のプリント配線板。
  3. 前記開口端は、前記上面視において、内側に向かう凹部を有する形状であることを特徴とする請求項１又は２に記載のプリント配線板。
  4. 前記配線は、前記ランドから螺旋状に離れるように設けられていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント配線板。
  5. 前記導電層は、少なくとも一部が行列状に設けられた複数のランドを含み、
    前記配線は、前記複数のランドのうちの角部に設けられたランドから引き出された配線であることを特徴とする請求項１乃至４のいずれか１項に記載のプリント配線板。
  6. 前記導電層は、少なくとも一部が行列状に設けられた複数のランドを含み、
    前記配線は、前記複数のランドのうちの最外周よりも内側に設けられたランドから引き出された配線であることを特徴とする請求項１乃至４のいずれか１項に記載のプリント配線板。
  7. 前記絶縁層は、前記プリント配線板にはんだにより電子部品を実装する際に、前記導電層に前記はんだが接続され得る範囲を画定するソルダーレジストであることを特徴とする請求項１乃至６のいずれか１項に記載のプリント配線板。
  8. 前記ランドの形状は、前記上面視において、円形、楕円形、長円形、長方形、正方形、角部を丸めた長方形又は角部を丸めた正方形であることを特徴とする請求項１乃至７のいずれか１項に記載のプリント配線板。
  9. 請求項１乃至８のいずれか１項に記載のプリント配線板と、
    前記プリント配線板にはんだにより実装された電子部品と
    を有することを特徴とするプリント回路板。
JP2016170958A 2016-09-01 2016-09-01 プリント配線板、プリント回路板及び電子機器 Active JP6750872B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016170958A JP6750872B2 (ja) 2016-09-01 2016-09-01 プリント配線板、プリント回路板及び電子機器
US15/672,065 US10582615B2 (en) 2016-09-01 2017-08-08 Printed wiring board, printed circuit board, and electronic device
US16/749,179 US10897820B2 (en) 2016-09-01 2020-01-22 Printed wiring board, printed circuit board, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016170958A JP6750872B2 (ja) 2016-09-01 2016-09-01 プリント配線板、プリント回路板及び電子機器

Publications (3)

Publication Number Publication Date
JP2018037576A true JP2018037576A (ja) 2018-03-08
JP2018037576A5 JP2018037576A5 (ja) 2020-03-05
JP6750872B2 JP6750872B2 (ja) 2020-09-02

Family

ID=61244221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016170958A Active JP6750872B2 (ja) 2016-09-01 2016-09-01 プリント配線板、プリント回路板及び電子機器

Country Status (2)

Country Link
US (2) US10582615B2 (ja)
JP (1) JP6750872B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021007163A (ja) * 2020-09-28 2021-01-21 キヤノン株式会社 プリント回路板及び電子機器
US11659659B2 (en) 2018-11-08 2023-05-23 Murata Manufacturing Co., Ltd. Ceramic electronic component

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020061406A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 半導体装置
US11595557B2 (en) 2019-01-23 2023-02-28 Canon Kabushiki Kaisha Electronic module, electronic equipment, imaging sensor module, imaging apparatus, and display apparatus
JP7080852B2 (ja) * 2019-06-25 2022-06-06 キヤノン株式会社 半導体モジュール、電子機器、及びプリント配線板
US11895793B2 (en) 2020-04-09 2024-02-06 Canon Kabu Shiki Kaisha Image pickup unit and imaging apparatus
CN112752398A (zh) * 2020-11-24 2021-05-04 广州朗国电子科技有限公司 一种pcb板的芯片焊盘结构
JP2022168758A (ja) 2021-04-26 2022-11-08 キヤノン株式会社 フレキシブル配線板、モジュール、及び電子機器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214911A (ja) 1997-01-28 1998-08-11 Toshiba Corp 半導体装置搭載用基板
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US6133134A (en) * 1997-12-02 2000-10-17 Intel Corporation Ball grid array integrated circuit package
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
WO2001022488A1 (fr) * 1999-09-22 2001-03-29 Suzuka Fuji Xerox Co., Ltd. Composant electronique a reseau en grille, procede de renfort de ses conducteurs et son procede de fabrication
JP2001230513A (ja) 2000-02-15 2001-08-24 Denso Corp プリント基板及びその製造方法
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
TW472367B (en) * 2000-12-12 2002-01-11 Siliconware Precision Industries Co Ltd Passive device pad design for avoiding solder pearls
US6849805B2 (en) * 2000-12-28 2005-02-01 Canon Kabushiki Kaisha Printed wiring board and electronic apparatus
JP4341552B2 (ja) * 2002-05-17 2009-10-07 日本電気株式会社 プリント配線板
JP4110391B2 (ja) * 2003-01-16 2008-07-02 セイコーエプソン株式会社 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
KR100523330B1 (ko) * 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
KR100586697B1 (ko) * 2003-12-12 2006-06-08 삼성전자주식회사 솔더 조인트 특성이 개선된 반도체 패키지
US7429799B1 (en) * 2005-07-27 2008-09-30 Amkor Technology, Inc. Land patterns for a semiconductor stacking structure and method therefor
US20080093749A1 (en) * 2006-10-20 2008-04-24 Texas Instruments Incorporated Partial Solder Mask Defined Pad Design
US7906835B2 (en) * 2007-08-13 2011-03-15 Broadcom Corporation Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
KR20100079389A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 베리어 패턴을 구비하는 볼 랜드 구조
JP5107959B2 (ja) * 2009-04-09 2012-12-26 ルネサスエレクトロニクス株式会社 基板
JP2011029287A (ja) * 2009-07-22 2011-02-10 Renesas Electronics Corp プリント配線基板、半導体装置及びプリント配線基板の製造方法
TWM459517U (zh) * 2012-12-28 2013-08-11 Unimicron Technology Corp 封裝基板
JP2015056561A (ja) * 2013-09-12 2015-03-23 イビデン株式会社 プリント配線板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11659659B2 (en) 2018-11-08 2023-05-23 Murata Manufacturing Co., Ltd. Ceramic electronic component
JP2021007163A (ja) * 2020-09-28 2021-01-21 キヤノン株式会社 プリント回路板及び電子機器
JP2022173486A (ja) * 2020-09-28 2022-11-18 キヤノン株式会社 プリント回路板及び電子機器

Also Published As

Publication number Publication date
US10897820B2 (en) 2021-01-19
US20200163213A1 (en) 2020-05-21
US10582615B2 (en) 2020-03-03
JP6750872B2 (ja) 2020-09-02
US20180063952A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
JP6750872B2 (ja) プリント配線板、プリント回路板及び電子機器
TWI399146B (zh) 一種印刷電路板及其製作方法和球柵陣列焊盤圖案
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP5184115B2 (ja) 配線回路基板およびその製造方法
JP2007005452A (ja) 半導体装置
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
JP5466218B2 (ja) 半導体パッケージ
JP5387056B2 (ja) プリント配線基板
JP4665827B2 (ja) 半導体装置及びその実装構造
JP6469441B2 (ja) 多層配線板
JP4976767B2 (ja) 積層形半導体装置
JP2002231761A (ja) 電子部品実装体および電子部品
US11139228B2 (en) Semiconductor device
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
CN109494211B (zh) 衬底和半导体装置封装
JP2008311335A (ja) 中継基板とそれを用いた立体回路装置
JP2009283873A (ja) 半導体装置
JP2005268575A (ja) 半導体装置
JP2010056121A (ja) 積層型半導体装置
JP2010098226A (ja) 半導体装置
JP2011071322A (ja) 電子装置
JP5879090B2 (ja) プリント配線板
JP2014130865A (ja) 多層回路基板及び多層回路基板を備えた電子機器
JP5286957B2 (ja) 半導体装置及びその製造方法
JP2021089968A (ja) 電子制御装置

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200807

R151 Written notification of patent or utility model registration

Ref document number: 6750872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151