JP5387056B2 - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP5387056B2
JP5387056B2 JP2009050093A JP2009050093A JP5387056B2 JP 5387056 B2 JP5387056 B2 JP 5387056B2 JP 2009050093 A JP2009050093 A JP 2009050093A JP 2009050093 A JP2009050093 A JP 2009050093A JP 5387056 B2 JP5387056 B2 JP 5387056B2
Authority
JP
Japan
Prior art keywords
solder resist
resist opening
wiring board
printed wiring
terminal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009050093A
Other languages
English (en)
Other versions
JP2010205946A (ja
Inventor
康一郎 中瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009050093A priority Critical patent/JP5387056B2/ja
Publication of JP2010205946A publication Critical patent/JP2010205946A/ja
Application granted granted Critical
Publication of JP5387056B2 publication Critical patent/JP5387056B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、プリント配線基板に係り、特に携帯電話などの実装部品の低背化が求められる小型電子機器で使用するためのプリント配線基板の技術分野に関する。
近年、携帯電話などの小型電子機器では、部品の小型化・高密度実装化が進んでいるため、BGA(Ball Grid Array)などの半導体パッケージや、モジュールなどにおいては、低背化や端子の狭ピッチ化が進んでいる。
図6は従来のモジュール実装状態のプリント配線基板を示す断面図である。また、図6は、BGAやモジュールなど、端子がマトリックス状に並んだ部品を基板本体としての部品実装配線基板(以下、マザーボードという。)に実装した状態の断面図を示している。図6に示すマザーボード1の端子構造は、特許文献1において、半導体チップをフリップチップ実装する配線基板の端子構造として開示されており、それ以外にも特許文献2などに開示されている構造である。また、モジュール2の端子構造は、例えばBGAの端子構造として特許文献3などに開示されている構造である。
図6に示すプリント配線基板では、端子の狭ピッチ化が進むことで、端子電極3a,3bが小さくなるとともに、モジュール基板5などの部品の端子電極3aとマザーボード1の端子電極3bとを接続するはんだバンプ4が小さくなるため、端子電極3a,3bの接続信頼性が低下する傾向にあった。
なお、図6において、モジュール基板5側の端子電極3a間と、マザーボード1側の端子電極3b間には、それぞれソルダレジスト6a,6bが樹脂保護および電気絶縁のために形成されている。また、モジュール基板5には、はんだバンプ4を介して部品7が搭載されている。さらに、携帯端末機器では、落下衝撃や折り曲げなどの機械的負荷が端子接続部に加わった場合の接続信頼性を向上させるため、その端子接続部にアンダーフィル剤と呼ばれる封止樹脂を充填することが一般に行われている。
次に、図7および図8を用いて、アンダーフィル剤の充填方法の概略について説明する。図7は従来のアンダーフィル剤塗布方法を示す平面図、図8は従来のアンダーフィル剤塗布方法を示す断面図である。なお、図8において、図6と同一の部分には、同一の符号を用いて説明する。図9〜図11も同様とする。
まず、図7に示すように、マザーボード1上に実装されたモジュール2の外周にアンダーフィル剤8の塗布を行う。このようにモジュール2の外周に塗布されたアンダーフィル剤8は、図8に示すように毛細管現象によりモジュール基板5とマザーボード1との間に浸透し、その後、加熱して硬化させることで、充填が完了する。
ところで、近年、部品低背化の要求から、低背化されたはんだバンプを実装したBGAパッケージやモジュールが提供されるようになり、アンダーフィル剤の充填に関する問題が見られるようになった。
図9は従来のはんだバンプ実装状態を示す断面図、図10は従来の低背はんだバンプ実装状態を示す断面図である。なお、図9および図10においては、モジュール基板5上の部品7を省略している。
図9に示す通常のモジュール2では、はんだバンプ(ボール)4にある程度の高さを有していたため、モジュール基板5側のソルダレジスト6aと、マザーボード1側のソルダレジスト6bとの間の間隙が大きく、アンダーフィル剤8が比較的浸透しやすい状況にある。
特開2006−100552号公報 (第10頁、図7) 特開2001−358445号公報 (第5頁、図1) 特開平07−297313号公報 (第10頁、図9)
しかしながら、図10に示した低背モジュールの場合には、はんだバンプ4の高さが低く、モジュール基板5側のソルダレジスト6aと、マザーボード1側のソルダレジスト6bとの間の間隙が小さくなり、アンダーフィル剤8が、モジュール基板5とマザーボード1との間に浸透しにくくなるという問題が発生する。
また、図11Aは従来のプリント配線基板におけるモジュール実装状態を示す断面図、図11Bは従来のプリント配線基板におけるマザーボード端子構造を示す平面図である。図11Aおよび図11Bは、端子電極が格子状に並んでいるモジュールやBGAパッケージなどを実装するマザーボード1の端子電極の従来の構造を示している。
図11Aおよび図11Bに示すように、従来は、端子電極3bの全てまたは一部が露出するようにソルダレジストを開口している。図11Bでは、これをソルダレジスト開口部9として示している。それ以外の部分は、ソルダレジスト6bが全面に形成されている。図11Aに示すような従来の端子構造では、ソルダレジスト6bの厚みの分、モジュール基板5とマザーボード1との間の間隙10が狭くなり、図8で説明したようにアンダーフィル剤8の浸透および充填を阻害していた。
本発明は、以上の点に鑑みてなされたものであり、その目的とするところは、電子部品外形位置からアンダーフィル剤を浸透させる場合、電子部品の全面に対するアンダーフィル剤の浸透性を良好としたプリント配線基板を提供することにある。
上記課題を解決するために、請求項1に記載の発明は、基板本体にマトリックス状に複数の端子電極が並んでいる電子部品を実装し、前記電子部品の端子接続部にアンダーフィル剤を充填するプリント配線基板において、前記電子部品の外形位置の一端から複数の経路を辿って他端までソルダレジスト開口溝を形成し、前記ソルダレジスト開口溝は、対角に位置した端子電極間を結び全ての端子電極に接続しており、外周に配置される各前記端子電極には、前記ソルダレジスト開口溝が夫々前記電子部品の外形位置まで延びて形成されていることを特徴とする。
請求項に記載の発明は、請求項1に記載のプリント配線基板において、前記基板本体と、当該基板本体に実装する電子部品の双方に前記ソルダレジスト開口溝を形成し、これらのソルダレジスト開口溝のパターンを鏡像の位置関係としたことを特徴とする。
本発明に係るプリント配線基板によれば、電子部品の外形位置の一端から複数の経路を辿って他端までソルダレジスト開口溝を形成したので、電子部品の外形位置の周辺に塗布したアンダーフィル剤が、ソルダレジスト開口溝に沿って基板本体の中心へ向かって浸透しやすくなり、アンダーフィル剤の充填性を良好にすることができる。
本発明の第1実施形態のプリント配線基板におけるモジュール実装状態を示す断面図である。 本発明の第1実施形態のプリント配線基板におけるマザーボード端子構造を示す平面図である。 本発明の第1実施形態の製造方法を示す工程図である。 本発明の第2実施形態のプリント配線基板を示す平面図である。 本発明の第3実施形態のプリント配線基板を示す平面図である。 本発明の第4実施形態のプリント配線基板を示す断面図である。 従来のモジュール実装状態のプリント配線基板を示す断面図である。 従来のアンダーフィル剤塗布方法を示す平面図である。 従来のアンダーフィル剤塗布方法を示す断面図である。 従来のはんだバンプ実装状態を示す断面図である。 従来の低背はんだバンプ実装状態を示す断面図である。 従来のプリント配線基板におけるモジュール実装状態を示す断面図である。 従来のプリント配線基板におけるマザーボード端子構造を示す平面図である。
以下、本発明の実施形態について図面を参照して詳細に説明する。
(第1実施形態)
図1Aは本発明の第1実施形態のプリント配線基板におけるモジュール実装状態を示す断面図、図1Bは本発明の第1実施形態のプリント配線基板におけるマザーボード端子構造を示す平面図である。なお、従来の構成と同一または対応する部分には、同一の符号を用いて説明する。
図1Aに示すように、本実施形態は、モジュール基板5とプリント配線基板であるマザーボード1との間の間隙11を大きくとることで、アンダーフィル剤8の浸透性を高めたものである。具体的には、基板本体としてのマザーボード1の端子電極3b間に樹脂保護および電気絶縁のために形成されたソルダレジスト6bを除去した構造となっている。
この構造を実現するマザーボードの端子構造を図1Bに示す。具体的には、図1Bに示すように、端子電極3bが5列×5行(端子列A〜E、端子行1〜5)のマトリックス状に並んだモジュール実装領域を一例として説明する。なお、本実施形態では、図11Bに示す従来例と同様に、端子電極3bの全てまたは一部が露出するようにソルダレジスト開口部9を予め形成している。
ソルダレジスト6bを除去(開口)する部分は、モジュール実装領域全体ではなく、多数の端子電極3b間を結ぶようにソルダレジスト開口溝12のような形態で開口部を形成する。その際、最も近接する端子間、例えば端子A1(端子列A、端子行1)と端子B1(端子列B、端子行1)間を結ぶようなソルダレジスト開口溝は設けず、2番目に近接する対角に位置する端子間、例えば、端子A1と端子B2を結ぶようなソルダレジスト開口溝12を設ける。
因みに、最も近接する端子間に開口溝を設けない理由は、隣接した端子電極3b間をソルダレジスト開口溝12で結んだ場合、ソルダレジスト本来の機能である端子電極3b間のショート(はんだブリッジによるショート)を防止するという効果が損なわれるためであり、この効果を維持するために、端子電極3b間を結ぶのは対角に位置する端子電極3b間としている。
以下、図1Bを用いて本実施形態を詳細に説明する。
図1Bに示すように、端子A1、B2、C3、D4、E5間は、互いに結ぶようにソルダレジスト開口溝12を設ける。端子A2、B3、C4、D5間は、互いに結ぶようにソルダレジスト開口溝12を設ける。端子A3、B4、C5間は、互いに結ぶようにソルダレジスト開口溝12を設ける。端子A4、B5間は、互いに結ぶようにソルダレジスト開口溝12を設ける。端子B1、C2、D3、E4間は、互いに結ぶようにソルダレジスト開口溝12を設ける。端子C1、D2、E3間は、互いに結ぶようにソルダレジスト開口溝12を設ける。端子D1、E2間は、互いに結ぶようにソルダレジスト開口溝12を設ける。
また、同様に端子A5、B4、C3、D2、E1間、端子A4、B3、C2、D1間、端子A3、B2、C1間、端子A2、B1間、B5、C4、D3、E2間、端子C5、D4、E3間、端子D5、E4間は、それぞれ互いに結ぶようにソルダレジスト開口溝12を設ける。さらに、四隅を除く外周の端子A2、A3、A4、B1、B5、C1、C5、D1、D5、E2、E3、E4については、各端子とモジュール基板5の外形部13の位置との間を結ぶようにソルダレジスト開口溝12を設ける。
また、四隅の端子については、まず、端子A1、B2、C3、D4、E5を結ぶソルダレジスト開口溝12を端子A1、端子E5の方向にモジュール基板5の外形部13の位置まで延長し、同様に、端子A5、B4、C3、D2、E1を結ぶソルダレジスト開口溝12を端子A5、端子E1方向にモジュール基板5の外形部13の位置まで延長する。
したがって、本実施形態では、ソルダレジスト開口溝12が対角に位置した端子電極3b間を結び全ての端子電極3bに接続されている。
以上のようにソルダレジスト6bを構成とすることで、このマザーボード1にモジュール2を実装した際、X1−Y1間や、X2−Y2間の断面構造が図1Aに示す構造となる。その結果、モジュール基板5とマザーボード1との間の間隙11をマザーボード1側のソルダレジスト6bを除去した分だけ従来(図11A)よりも大きくすることが可能となり、アンダーフィル剤8がモジュール基板5とマザーボード1との間に浸透しやすくなる。
なお、本実施形態では、図示していないが、図1Aのモジュール基板5側の最外周の端子電極3bのレジスト開口溝12をモジュール基板5の外形部13の位置まで延長することにより、アンダーフィル剤8の浸透性をさらに改善することができる。
次に、図2を参照して第1実施形態の製造方法を説明する。図2は本発明の第1実施形態の製造方法を示す工程図である。
図2に示すように、まず、プリント配線基板表面、すなわちマザーボード基材14表面にソルダレジスト15を塗布し、その後に熱処理を行うことで、ソルダレジスト15の表面を乾燥させる。
次いで、フィルム16を通して紫外線を照射し、露光を行う。このとき、紫外線がフィルム16を透過して照射された部分のソルダレジスト15が感光する。
さらに、フィルム16の領域において露光時に感光しなかった部分(紫外線非透過部分16aとして示す)のソルダレジスト15を現像液で溶解して洗い流す。最後に、再度熱処理を行い、マザーボード基材14の表面を乾燥させることで、本実施形態のプリント配線基板を得る。
本実施形態のプリント配線基板(マザーボード1)は、図1Bに示すように、端子電極3b間を結ぶようにソルダレジスト開口溝12を形成したので、図1Aに示す間隙11をマザーボード1側のソルダレジスト6bを除去した分だけ大きくすることが可能になる。なお、このとき、マザーボード1側のソルダレジスト6bは、モジュール基板5の外形部13付近までソルダレジスト開口溝12を形成する。つまり、本実施形態のプリント配線基板(マザーボード1)は、モジュール基板5の外形部13の一端から複数の経路を辿ってモジュール基板5の外形部13の他端までソルダレジスト開口溝12が形成されている。
このように本実施形態によれば、マザーボード1の端子電極3b間にソルダレジスト開口溝12を形成したので、モジュール基板5の外形部13の周辺に塗布したアンダーフィル剤8が、ソルダレジスト開口溝12に沿ってモジュール2の中心へ向かって浸透しやすくなり、アンダーフィル剤8の充填性を良好にすることができる。
すなわち、本実施形態によれば、マザーボード1とモジュール基板5との間へのアンダーフィル剤8の充填を容易にすることができる。その結果、小型電子機器の信頼性の向上を実現するとともに、低背部品の採用を可能にして、小型電子機器の低背化を実現することができる。
(第2実施形態)
図3は本発明の第2実施形態のプリント配線基板を示す平面図である。なお、前記第1実施形態と同一または対応する部分には、同一の符号を用いて説明する。その他の実施形態も同様とする。
図1Bに示す前記第1実施形態では、全ての端子電極3bがソルダレジスト開口溝12に接続されていたが、図3に示す本実施形態では、ソルダレジスト開口溝12に接続されない端子電極3bが存在するように構成している。すなわち、本実施形態では、ソルダレジスト開口溝12が対角に位置した端子電極3b間を結び一部の端子電極3bに接続している。
なお、ソルダレジスト開口溝12に接続しない端子電極3cは、他の端子電極3bに比べてアンダーフィル剤8が流れ込みにくいという懸念がある。
しかしながら、アンダーフィル工程の後にリフローなどによる加熱工程が存在しない場合、電子部品の下側に空隙が存在していても問題はないため、アンダーフィル剤8が隙間なく充填されている必要はなく、全面に渡って浸透していれば、はんだバンプ4の接続信頼性を確保することができる。そのため、本実施形態のような構成でも、アンダーフィル剤8の充填性を良好にすることが可能である。また、図3のX1、Y1間およびX2、Y2間の断面構造は、図1Aと同じ構造になる。
(第3実施形態)
図4は本発明の第3実施形態のプリント配線基板を示す平面図である。
本実施形態は、前記第1、第2実施形態と類似した例として、端子電極3b間をソルダレジスト開口溝12で結ぶのではなく、端子電極3bを通らず、端子電極3b間にソルダレジスト開口溝12を形成する構成になっている。
このように本実施形態は、端子電極3bを通らず、端子電極3b間にソルダレジスト開口溝12を通すように、ソルダレジスト開口溝12を格子状に形成している。すなわち、本実施形態のソルダレジスト開口溝12は、端子電極3b間を通る溝であり、この溝が全ての端子電極3bに対して隣接する位置に形成されている。
したがって、このレジスト開口溝12は、端子電極3bの列の間を通り、モジュール基板5の外形部13の両端に渡って形成される。その結果、アンダーフィル剤8は、このソルダレジスト開口溝12を伝ってモジュール2中心に向けて浸透し、前記第1、第2実施形態と同様の充填効果が得られる。
また、前記第1、第2実施形態については、マトリックス状に配置された端子電極3bにおいて、対角に位置する端子電極3b間を結ぶようにソルダレジスト開口溝12を設けているため、現状のソルダレジスト加工精度で十分実現可能である。
しかしながら、本実施形態においては、隣接する端子電極3bの間にソルダレジスト開口溝12を通すため、幅の狭い開口溝を形成する必要があり、高度なソルダレジスト加工精度を要する。
(第4実施形態)
図5は本発明の第4実施形態のプリント配線基板を示す断面図である。
本実施形態と図1Aに示す第1実施形態とは、次の構成が異なる。すなわち、図1Aに示す第1実施形態では、マザーボード1側の端子電極3b間のソルダレジスト6aのみが除去されているのに対して、図5に示す本実施形態では、モジュール基板5側の端子電極3a間のソルダレジスト6aについても除去されている構成が異なる。
これを実現する構成としては、マザーボード1側を図1Bに示す前記第1実施形態の構成とした場合には、モジュール基板5側も図1Bと同じ構成にする。また、マザーボード1側を図3に示す前記第2実施形態の構成とした場合には、モジュール基板5側も図3と同じ構成にすることにより、図5に示す構造にすることが可能となる。前記第3実施形態についても同様である。
本実施形態は、基板本体としてのマザーボード1と、このマザーボード1に実装する電子部品としてのモジュール基板5の双方にソルダレジスト開口溝12を形成し、これらのソルダレジスト開口溝12のパターンを鏡像の位置関係としている。
具体的には、本実施形態は、マザーボード1側のソルダレジスト開口溝12のパターンとモジュール基板5側のソルダレジスト開口溝12のパターンを、S1−S2面に対して鏡像の関係(面対称)とすることにより、モジュール基板5およびマザーボード1との間の間隙17が図1Aに示す前記第1実施形態よりもさらに大きくなり、アンダーフィル剤8の浸透性を向上させるのに、より有利な構造とすることが可能となる。
1 マザーボード
2 モジュール
3a、3b 端子電極
4 はんだバンプ
5 モジュール基板
6a,6b ソルダレジスト
7 部品
8 アンダーフィル剤
9 ソルダレジスト開口部
10 間隙
11 間隙
12 ソルダレジスト開口溝
13 外形部
14 マザーボード基材
15 ソルダレジスト
16 フィルム
17 間隙

Claims (2)

  1. 基板本体にマトリックス状に複数の端子電極が並んでいる電子部品を実装し、前記電子部品の端子接続部にアンダーフィル剤を充填するプリント配線基板において、
    前記電子部品の外形位置の一端から複数の経路を辿って他端までソルダレジスト開口溝を形成し、
    前記ソルダレジスト開口溝は、対角に位置した端子電極間を結び全ての端子電極に接続しており、
    外周に配置される各前記端子電極には、前記ソルダレジスト開口溝が夫々前記電子部品の外形位置まで延びて形成されていることを特徴とするプリント配線基板。
  2. 請求項1に記載のプリント配線基板において、
    前記基板本体と、当該基板本体に実装する電子部品の双方に前記ソルダレジスト開口溝を形成し、これらのソルダレジスト開口溝のパターンを鏡像の位置関係としたことを特徴とするプリント配線基板。
JP2009050093A 2009-03-04 2009-03-04 プリント配線基板 Expired - Fee Related JP5387056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009050093A JP5387056B2 (ja) 2009-03-04 2009-03-04 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009050093A JP5387056B2 (ja) 2009-03-04 2009-03-04 プリント配線基板

Publications (2)

Publication Number Publication Date
JP2010205946A JP2010205946A (ja) 2010-09-16
JP5387056B2 true JP5387056B2 (ja) 2014-01-15

Family

ID=42967153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009050093A Expired - Fee Related JP5387056B2 (ja) 2009-03-04 2009-03-04 プリント配線基板

Country Status (1)

Country Link
JP (1) JP5387056B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US8772083B2 (en) * 2011-09-10 2014-07-08 Ati Technologies Ulc Solder mask with anchor structures
JP6680603B2 (ja) * 2016-04-20 2020-04-15 京セラ株式会社 圧電デバイス

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294600A (ja) * 1999-04-06 2000-10-20 Fujitsu Ltd 回路基板への半導体装置の実装方法および実装構造ならびに半導体装置
JP4361658B2 (ja) * 2000-02-14 2009-11-11 富士通マイクロエレクトロニクス株式会社 実装基板及び実装方法
JP2007173290A (ja) * 2005-12-19 2007-07-05 Mitsubishi Electric Corp 電子部品装置
JP2008171879A (ja) * 2007-01-09 2008-07-24 Nec Corp プリント基板およびパッケージ実装構造
WO2008111345A1 (ja) * 2007-03-09 2008-09-18 Nec Corporation 電子機器及び電子機器の製造方法
JP2009152317A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2010205946A (ja) 2010-09-16

Similar Documents

Publication Publication Date Title
JP3866058B2 (ja) 半導体装置、配線基板及びテープキャリア
JP6750872B2 (ja) プリント配線板、プリント回路板及び電子機器
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
JP2001332653A (ja) 半導体装置
TWI383476B (zh) 不使用底部填充封膠即可改善焊點可靠度之相機模組封裝結構及其方法
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP2007081374A (ja) ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドを具備した半導体パッケージ、印刷回路基板及び半導体モジュール
JP5387056B2 (ja) プリント配線基板
JP4942420B2 (ja) フリップチップボンデッドパッケージ
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
US7397132B2 (en) Semiconductor device
JP2009200289A (ja) 半導体装置、電子装置、半導体装置の製造方法および配線基板
CN102209434B (zh) 印制电路板以及印制电路板的制造方法
CN114530425A (zh) 扇出型封装器件
US10256181B2 (en) Package substrates
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
JP5403944B2 (ja) 半導体装置、半導体装置の製造方法および分割前基板
JP2008060159A (ja) 半導体装置およびその製造方法
JP2012069772A (ja) 半導体装置およびその製造方法
TWI446499B (zh) 具方向性電性連接之半導體覆晶裝置及其使用之基板
US20160013126A1 (en) Package substrate and method of fabricating semiconductor package
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
JP2010153751A (ja) 半導体パッケージ
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
TWM511729U (zh) 線路板結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130923

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees