JP5387056B2 - プリント配線基板 - Google Patents
プリント配線基板 Download PDFInfo
- Publication number
- JP5387056B2 JP5387056B2 JP2009050093A JP2009050093A JP5387056B2 JP 5387056 B2 JP5387056 B2 JP 5387056B2 JP 2009050093 A JP2009050093 A JP 2009050093A JP 2009050093 A JP2009050093 A JP 2009050093A JP 5387056 B2 JP5387056 B2 JP 5387056B2
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- resist opening
- wiring board
- printed wiring
- terminal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
図1Aは本発明の第1実施形態のプリント配線基板におけるモジュール実装状態を示す断面図、図1Bは本発明の第1実施形態のプリント配線基板におけるマザーボード端子構造を示す平面図である。なお、従来の構成と同一または対応する部分には、同一の符号を用いて説明する。
図3は本発明の第2実施形態のプリント配線基板を示す平面図である。なお、前記第1実施形態と同一または対応する部分には、同一の符号を用いて説明する。その他の実施形態も同様とする。
図4は本発明の第3実施形態のプリント配線基板を示す平面図である。
図5は本発明の第4実施形態のプリント配線基板を示す断面図である。
2 モジュール
3a、3b 端子電極
4 はんだバンプ
5 モジュール基板
6a,6b ソルダレジスト
7 部品
8 アンダーフィル剤
9 ソルダレジスト開口部
10 間隙
11 間隙
12 ソルダレジスト開口溝
13 外形部
14 マザーボード基材
15 ソルダレジスト
16 フィルム
17 間隙
Claims (2)
- 基板本体にマトリックス状に複数の端子電極が並んでいる電子部品を実装し、前記電子部品の端子接続部にアンダーフィル剤を充填するプリント配線基板において、
前記電子部品の外形位置の一端から複数の経路を辿って他端までソルダレジスト開口溝を形成し、
前記ソルダレジスト開口溝は、対角に位置した端子電極間を結び全ての端子電極に接続しており、
外周に配置される各前記端子電極には、前記ソルダレジスト開口溝が夫々前記電子部品の外形位置まで延びて形成されていることを特徴とするプリント配線基板。 - 請求項1に記載のプリント配線基板において、
前記基板本体と、当該基板本体に実装する電子部品の双方に前記ソルダレジスト開口溝を形成し、これらのソルダレジスト開口溝のパターンを鏡像の位置関係としたことを特徴とするプリント配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009050093A JP5387056B2 (ja) | 2009-03-04 | 2009-03-04 | プリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009050093A JP5387056B2 (ja) | 2009-03-04 | 2009-03-04 | プリント配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010205946A JP2010205946A (ja) | 2010-09-16 |
JP5387056B2 true JP5387056B2 (ja) | 2014-01-15 |
Family
ID=42967153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009050093A Expired - Fee Related JP5387056B2 (ja) | 2009-03-04 | 2009-03-04 | プリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5387056B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5290215B2 (ja) * | 2010-02-15 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 |
US8772083B2 (en) * | 2011-09-10 | 2014-07-08 | Ati Technologies Ulc | Solder mask with anchor structures |
JP6680603B2 (ja) * | 2016-04-20 | 2020-04-15 | 京セラ株式会社 | 圧電デバイス |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294600A (ja) * | 1999-04-06 | 2000-10-20 | Fujitsu Ltd | 回路基板への半導体装置の実装方法および実装構造ならびに半導体装置 |
JP4361658B2 (ja) * | 2000-02-14 | 2009-11-11 | 富士通マイクロエレクトロニクス株式会社 | 実装基板及び実装方法 |
JP2007173290A (ja) * | 2005-12-19 | 2007-07-05 | Mitsubishi Electric Corp | 電子部品装置 |
JP2008171879A (ja) * | 2007-01-09 | 2008-07-24 | Nec Corp | プリント基板およびパッケージ実装構造 |
WO2008111345A1 (ja) * | 2007-03-09 | 2008-09-18 | Nec Corporation | 電子機器及び電子機器の製造方法 |
JP2009152317A (ja) * | 2007-12-19 | 2009-07-09 | Panasonic Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-03-04 JP JP2009050093A patent/JP5387056B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010205946A (ja) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3866058B2 (ja) | 半導体装置、配線基板及びテープキャリア | |
JP6750872B2 (ja) | プリント配線板、プリント回路板及び電子機器 | |
JP2011166051A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2001332653A (ja) | 半導体装置 | |
TWI383476B (zh) | 不使用底部填充封膠即可改善焊點可靠度之相機模組封裝結構及其方法 | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
JP2007081374A (ja) | ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドを具備した半導体パッケージ、印刷回路基板及び半導体モジュール | |
JP5387056B2 (ja) | プリント配線基板 | |
JP4942420B2 (ja) | フリップチップボンデッドパッケージ | |
JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
US7397132B2 (en) | Semiconductor device | |
JP2009200289A (ja) | 半導体装置、電子装置、半導体装置の製造方法および配線基板 | |
CN102209434B (zh) | 印制电路板以及印制电路板的制造方法 | |
CN114530425A (zh) | 扇出型封装器件 | |
US10256181B2 (en) | Package substrates | |
JP2010161295A (ja) | プリント基板およびこれを備えた半導体装置 | |
JP5403944B2 (ja) | 半導体装置、半導体装置の製造方法および分割前基板 | |
JP2008060159A (ja) | 半導体装置およびその製造方法 | |
JP2012069772A (ja) | 半導体装置およびその製造方法 | |
TWI446499B (zh) | 具方向性電性連接之半導體覆晶裝置及其使用之基板 | |
US20160013126A1 (en) | Package substrate and method of fabricating semiconductor package | |
KR20130015685A (ko) | 반도체 패키지 및 이의 제조 방법 | |
JP2010153751A (ja) | 半導体パッケージ | |
WO2015033509A1 (ja) | プリント配線板およびそれを備えた半導体装置 | |
TWM511729U (zh) | 線路板結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |