JP2018017982A - 電子機器及びその製造方法 - Google Patents

Abstract

【課題】狭額縁化及び低コスト化を可能とする電子機器、及びその製造方法を提供する。【解決手段】本実施形態によれば、第１ガラス基板と、第１導電層と、を備えた第１基板と、第１導電層から離間して設けられ、第１導電層と対向する第１主面及び第１主面と反対側の第２主面を有する第２ガラス基板と、前記第２主面に設けられた第２導電層と、を備え、第２ガラス基板を貫通する第１貫通孔を有する第２基板と、第１貫通孔を通って第１導電層及び第２導電層を電気的に接続する接続部材と、を具備し、第１貫通孔は、漏斗形状である、電子機器が提供される。【選択図】図６

Description

本実施形態は、電子機器及びその製造方法に関する。

近年、表示装置を狭額縁化するための技術が種々検討されている。一例では、樹脂製の第１基板の内面と外面とを貫通する孔の内部に孔内接続部を有する配線部と、樹脂製の第２基板の内面に設けられた配線部とが基板間接続部によって電気的に接続される技術が開示されている。

特開２００２−４０４６５号公報

本実施形態の目的は、狭額縁化及び低コスト化が可能な電子機器、及びその製造方法を提供することである。

一実施形態によれば、
第１ガラス基板と、第１導電層と、を備えた第１基板と、前記第１導電層から離間して設けられ、前記第１導電層と対向する第１主面及び前記第１主面と反対側の第２主面を有する第２ガラス基板と、前記第２主面に設けられた第２導電層と、を備え、前記第２ガラス基板を貫通する第１貫通孔を有する第２基板と、前記第１貫通孔を通って前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、を具備し、前記第１貫通孔は、漏斗形状である、電子機器が提供される。

一実施形態によれば、
第１ガラス基板と、第１導電層と、を備えた第１基板と、前記第１導電層から離間して設けられ、前記第１導電層と対向する第１主面及び前記第１主面と反対側の第２主面を有する第２ガラス基板と、前記第２主面に設けられた第２導電層と、を備え、前記第２ガラス基板を貫通する第１貫通孔を有する第２基板と、前記第１貫通孔を通って前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、を具備し、前記第１貫通孔は、椀状であり、前記第２主面に沿った前記第１貫通孔の幅は、前記第１主面に沿った前記第１貫通孔の幅より大きい、電子機器が提供される。

一実施形態によれば、
第１ガラス基板及び第１導電層を備えた第１基板と、前記第１導電層から離間した第２ガラス基板を備えた第２基板と、を用意し、前記第２ガラス基板の前記第１基板と対向する第１主面と反対側の第２主面に、凹部を形成し、エッチングより前記第１ガラス基板及び前記第２ガラス基板の厚さを薄くするとともに、前記凹部を拡張し、前記第２ガラス基板の前記第２主面上、及び前記凹部内に第２導電層を形成し、前記凹部が設けられた領域にレーザー光を照射して、少なくとも前記凹部に設けられた前記第２導電層及び前記第２ガラス基板を貫通する貫通孔を形成し、前記貫通孔を通って前記第１導電層と前記第２導電層とを電気的に接続する接続部材を形成する、電子機器の製造方法が提供される。

図１は、第１実施形態に係る表示装置を概略的に示す平面図である。 図２は、図１に示す表示装置の等価回路である。 図３は、図１に示す表示装置の表示領域を概略的に示す断面図である。 図４は、図１に示す表示装置に搭載されるセンサを概略的に示す平面図である。 図５は、図１に示す表示装置の検出電極を拡大して示す図である。 図６は、図１に示す表示装置の非表示領域を概略的に示す断面図である。 図７は、図６に示すガラス基板を拡大して示す図である。 図８は、第１実施形態に係る表示装置の製造工程を概略的に示す断面図である。 図９は、図８に続く製造工程を概略的に示す断面図である。 図１０は、図９に続く製造工程を概略的に示す断面図である。 図１１は、第２実施形態に係る表示装置の非表示領域を概略的に示す断面図である。 図１２は、図１１に示すガラス基板を拡大して示す図である。 図１３は、第２実施形態に係る表示装置の製造工程を概略的に示す断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

［第１実施形態］
本実施形態においては、電子機器の一例として表示装置を開示する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。本実施形態にて開示する主要な構成は、液晶表示装置、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などに適用可能である。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。ここでは、表示装置ＤＳＰの一例として、センサＳＳを搭載した液晶表示装置について説明する。第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、第１方向Ｘと第２方向Ｙとは、９０度以外の角度で交差していても良い。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。ここでは、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面における表示装置ＤＳＰの一部の平面を示している。以下の説明において、第３方向Ｚを上方（あるいは、単に上）と称し、第３方向Ｚと反対方向を下方（あるいは、単に下）と称する。また、第３方向Ｚと反対方向に見ることを平面視という。

表示装置ＤＳＰは、表示パネルＰＮＬ、ＩＣチップＩ１、配線基板ＳＵＢ３、などを備えている。

表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、表示機能層（後述する液晶層ＬＣ）と、を備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、第３方向Ｚに沿って対向している。図示した例では、第２基板ＳＵＢ２は、第１基板ＳＵＢ１の上方に設けられている。シールＳＥは、図１において右上がりの斜線で示した部分に設けられ、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。表示機能層は、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持されている。

表示パネルＰＮＬは、表示領域ＤＡと非表示領域ＮＤＡとを有している。表示領域ＤＡは、画像を表示する領域であり、シールＳＥによって囲まれた内側に位置している。非表示領域ＮＤＡは、表示領域ＤＡを囲んでいる。シールＳＥは、非表示領域ＮＤＡに位置している。

配線基板ＳＵＢ３は、第１基板ＳＵＢ１に実装されている。このような配線基板ＳＵＢ３は、例えば可撓性を有するフレキシブル基板である。なお、本実施形態で適用可能なフレキシブル基板とは、その少なくとも一部分に、屈曲可能な材料によって形成されたフレキシブル部を備えていれば良い。例えば、本実施形態の配線基板ＳＵＢ３は、その全体がフレキシブル部として構成されたフレキシブル基板であっても良いし、ガラスエポキシなどの硬質材料によって形成されたリジッド部及びポリイミドなどの屈曲可能な材料によって形成されたフレキシブル部を備えたリジッドフレキシブル基板であっても良い。

ＩＣチップＩ１は、配線基板ＳＵＢ３に実装されている。なお、図示した例に限らず、ＩＣチップＩ１は、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１に実装されていてもよいし、配線基板ＳＵＢ３に接続される外部回路基板に実装されていてもよい。ＩＣチップＩ１は、例えば、画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ここでのディスプレイドライバＤＤは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。また、図示した例では、ＩＣチップＩ１は、タッチパネルコントローラなどとして機能する検出回路ＲＣを内蔵している。なお、検出回路ＲＣは、ＩＣチップＩ１とは異なる他のＩＣチップに内蔵されていてもよい。

表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下方（表示面と反対側）からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の上方（表示面側）からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。

表示装置ＤＳＰに搭載されるセンサＳＳは、表示装置ＤＳＰへの被検出物の接触あるいは接近を検出するためのセンシングを行うものである。センサＳＳは、複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２…）を備えている。検出電極Ｒｘは、第２基板ＳＵＢ２に設けられている。これらの検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔をおいて並んでいる。図１では、検出電極Ｒｘとして、検出電極Ｒｘ１乃至Ｒｘ４が図示されているが、ここでは、検出電極Ｒｘ１に着目してその構造例について説明する。

すなわち、検出電極Ｒｘ１は、検出部ＲＳと、端子部ＲＴ１と、接続部ＣＮとを備えている。

検出部ＲＳは、表示領域ＤＡに位置し、第１方向Ｘに延出している。検出電極Ｒｘ１においては、主として検出部ＲＳがセンシングに利用される。図示した例では、検出部ＲＳは、帯状に形成されているが、より具体的には、後述の図５を参照して説明するように微細な金属細線の集合体によって形成されている。また、１つの検出電極Ｒｘ１は、２本の検出部ＲＳを備えているが、３本以上の検出部ＲＳを備えていてもよいし、１本の検出部ＲＳを備えていてもよい。

端子部ＲＴ１は、非表示領域ＮＤＡの第１方向Ｘに沿った一端側に位置し、検出部ＲＳに繋がっている。接続部ＣＮは、非表示領域ＮＤＡの第１方向Ｘに沿った他端側に位置し、複数の検出部ＲＳを互いに接続している。図１において、一端側とは表示領域ＤＡよりも左側に相当し、他端側とは表示領域ＤＡよりも右側に相当する。端子部ＲＴ１の一部は、平面視でシールＳＥと重なる位置に形成されている。

一方で、第１基板ＳＵＢ１は、パッドＰ１及び配線Ｗ１を備えている。パッドＰ１及び配線Ｗ１は、非表示領域ＮＤＡの一端側に位置し、平面視でシールＳＥと重なっている。パッドＰ１は、平面視で端子部ＲＴ１と重なる位置に形成されている。配線Ｗ１は、パッドＰ１に接続され、第２方向Ｙに沿って延出し、配線基板ＳＵＢ３を介してＩＣチップＩ１の検出回路ＲＣと電気的に接続されている。

本実施形態において、パッドＰ１及び配線Ｗ１を第１導電層Ｌ１と称し、検出電極Ｒｘを第２導電層Ｌ２と称す。表示パネルＰＮＬは、非表示領域ＮＤＡにおいて、第１導電層Ｌ１と第２導電層Ｌ２とを接続するための接続用孔Ｖ１を有している。

接続用孔Ｖ１は、端子部ＲＴ１とパッドＰ１とが対向する位置に形成されている。また、接続用孔Ｖ１は、端子部ＲＴ１を含む第２基板ＳＵＢ２及びシールＳＥを貫通するとともに、パッドＰ１を貫通する場合もあり得る。図示した例では、接続用孔Ｖ１は、平面視で円形であるが、その形状は図示した例に限らず、楕円形などの他の形状であってもよい。接続用孔Ｖ１には、端子部ＲＴ１とパッドＰ１とを電気的に接続する接続部材が設けられている。これにより、第２基板ＳＵＢ２に設けられた検出電極Ｒｘ１は、第１基板ＳＵＢ１に接続された配線基板ＳＵＢ３を介して検出回路ＲＣと電気的に接続される。検出回路ＲＣは、検出電極Ｒｘから出力されたセンサ信号を読み取り、被検出物の接触あるいは接近の有無や、被検出物の位置座標などを検出する。

図示した例では、奇数番目の検出電極Ｒｘ１、Ｒｘ３…の各々の端子部ＲＴ１、ＲＴ３…、パッドＰ１、Ｐ３…、配線Ｗ１、Ｗ３…、接続用孔Ｖ１、Ｖ３…は、いずれも非表示領域ＮＤＡの一端側に位置している。また、偶数番目の検出電極Ｒｘ２、Ｒｘ４…の各々の端子部ＲＴ２、ＲＴ４…、パッドＰ２、Ｐ４…、配線Ｗ２、Ｗ４…、接続用孔Ｖ２、Ｖ４…は、いずれも非表示領域ＮＤＡの他端側に位置している。このようなレイアウトによれば、非表示領域ＮＤＡにおける一端側の幅と他端側の幅とを均一化することができ、狭額縁化に好適である。

図示したように、パッドＰ３がパッドＰ１よりも配線基板ＳＵＢ３に近接するレイアウトでは、配線Ｗ１は、パッドＰ３の内側（つまり、表示領域ＤＡに近接する側）を迂回し、パッドＰ３と配線基板ＳＵＢ３との間で配線Ｗ３の内側に並んで配置されている。同様に、配線Ｗ２は、パッドＰ４の内側を迂回し、パッドＰ４と配線基板ＳＵＢ３との間で配線Ｗ４の内側に並んで配置されている。

図２は、図１に示す表示パネルＰＮＬの基本構成及び等価回路を示す図である。

表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。走査線Ｇ、信号線Ｓ、及び、共通電極ＣＥは、それぞれ非表示領域ＮＤＡに引き出されている。非表示領域ＮＤＡにおいて、走査線Ｇは走査線駆動回路ＧＤに接続され、信号線Ｓは信号線駆動回路ＳＤに接続され、共通電極ＣＥは共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に形成されても良いし、これらの一部或いは全部が図１に示すＩＣチップＩ１に内蔵されていても良い。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＳＷは、ゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤを備えている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図示した例では、信号線Ｓと電気的に接続された電極をソース電極ＷＳと称し、画素電極ＰＥと電気的に接続された電極をドレイン電極ＷＤと称する。

走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

図３は、図１に示す表示パネルＰＮＬの表示領域ＤＡの構造を示す断面図である。ここでは、第１方向Ｘ及び第３方向Ｚによって規定されるＸ−Ｚ平面で切断した断面図を示す。以下の説明において、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）と称する。

図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルＰＮＬは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素電極ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。

第１基板ＳＵＢ１は、第１ガラス基板１０を用いて構成されている。第１ガラス基板１０は、第２基板ＳＵＢ２と対向する主面１０Ａと、主面１０Ａとは反対側の主面１０Ｂとを有している。第１基板ＳＵＢ１は、第１ガラス基板１０の主面１０Ａの側に、信号線Ｓ、共通電極ＣＥ、金属層Ｍ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。

第１絶縁膜１１は、第１ガラス基板１０の上に位置している。図示しない走査線やスイッチング素子の半導体層は、第１ガラス基板１０と第１絶縁膜１１の間に位置している。信号線Ｓは、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ、及び、第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。金属層Ｍは、信号線Ｓの直上において共通電極ＣＥに接触している。図示した例では、金属層Ｍは、共通電極ＣＥの上に位置しているが、共通電極ＣＥと第２絶縁膜１２との間に位置していても良い。第３絶縁膜１３は、共通電極ＣＥ、及び、金属層Ｍの上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜１３を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。

走査線、信号線Ｓ、及び、金属層Ｍは、モリブデン、タングステン、チタン、アルミニウムなどの金属材料によって形成され、単層構造であっても良いし、多層構造であっても良い。共通電極ＣＥ及び画素電極ＰＥは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第１絶縁膜１１及び第３絶縁膜１３は無機絶縁膜であり、第２絶縁膜１２は有機絶縁膜である。

なお、第１基板ＳＵＢ１の構成は、図示した例に限らず、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。このような場合、画素電極ＰＥはスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され、互いに噛み合うように配置されていても良い。

第２基板ＳＵＢ２は、第２ガラス基板２０を用いて構成されている。第２ガラス基板２０は、第１基板ＳＵＢ１と対向する主面２０Ａと、主面２０Ａとは反対側の主面２０Ｂとを有している。第２基板ＳＵＢ２は、第２ガラス基板２０の主面２０Ａの側に、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。

遮光層ＢＭ及びカラーフィルタＣＦは、第２ガラス基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、信号線Ｓの直上に位置している。カラーフィルタＣＦは、画素電極ＰＥと対向し、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。カラーフィルタＣＦは、４色以上のカラーフィルタを含んでいても良い。白色を表示する画素には、白色のカラーフィルタが配置されても良いし、無着色の樹脂材料が配置されても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。

検出電極Ｒｘは、第２ガラス基板２０の主面２０Ｂに位置している。検出電極Ｒｘは、上記の通り、第２導電層Ｌ２に相当し、金属を含む導電層、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されていても良いし、金属を含む導電層の上に透明導電層が積層されていても良いし、導電性の有機材料や、微細な導電性物質の分散体などによって形成されていても良い。

第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１ガラス基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、検出電極Ｒｘの上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいても良い。

次に、本実施形態の表示装置ＤＳＰに搭載されるセンサＳＳの一構成例について説明する。以下に説明するセンサＳＳは、例えば相互容量方式の静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。

図４は、センサＳＳの一構成例を示す平面図である。

図示した構成例では、センサＳＳは、センサ駆動電極Ｔｘ、及び、検出電極Ｒｘを備えている。図示した例では、センサ駆動電極Ｔｘは、右下がりの斜線で示した部分に相当し、第１基板ＳＵＢ１に設けられている。また、検出電極Ｒｘは、右上がりの斜線で示した部分に相当し、第２基板ＳＵＢ２に設けられている。センサ駆動電極Ｔｘ及び検出電極Ｒｘは、Ｘ−Ｙ平面において、互いに交差している。検出電極Ｒｘは、第３方向Ｚにおいて、センサ駆動電極Ｔｘと対向している。

センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置し、それらの一部が非表示領域ＮＤＡに延在している。図示した例では、センサ駆動電極Ｔｘは、それぞれ第２方向Ｙに延出した帯状の形状を有し、第１方向Ｘに間隔を置いて並んでいる。検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。検出電極Ｒｘは、図１を参照して説明したように、第１基板ＳＵＢ１に設けられたパッドに接続され、配線を介して検出回路ＲＣと電気的に接続されている。センサ駆動電極Ｔｘの各々は、配線ＷＲを介して共通電極駆動回路ＣＤと電気的に接続されている。なお、センサ駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。

センサ駆動電極Ｔｘは、上記の共通電極ＣＥを含み、画素電極ＰＥとの間で電界を発生させる機能を有するとともに、検出電極Ｒｘとの間で容量を発生させることで被検出物の位置を検出するための機能を有している。

共通電極駆動回路ＣＤは、表示領域ＤＡに画像を表示する表示駆動時に、共通電極ＣＥを含むセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。また、共通電極駆動回路ＣＤは、センシングを行うセンシング駆動時に、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号（つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。検出電極Ｒｘから出力された検出信号は、図１に示す検出回路ＲＣに入力される。

なお、上記した各構成例におけるセンサＳＳは、一対の電極間の静電容量（上記の例ではセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘの静電容量の変化に基づいて被検出物を検出する自己容量方式であっても良い。

図５は、図１に示す検出電極Ｒｘ１の検出部ＲＳの構成例を示す図である。

図５（Ａ）に示す例では、検出部ＲＳは、メッシュ状の金属細線ＭＳによって形成されている。金属細線ＭＳは、端子部ＲＴ１に繋がっている。図５（Ｂ）に示す例では、検出部ＲＳは、波状の金属細線ＭＷによって形成されている。図示した例では、金属細線ＭＷは、鋸歯状であるが、正弦波状などの他の形状であっても良い。金属細線ＭＷは、端子部ＲＴ１に繋がっている。

端子部ＲＴ１は、例えば検出部ＲＳと同一材料によって形成されている。端子部ＲＴ１には、円形の接続用孔Ｖ１が形成されている。なお、接続用孔Ｖ１は、破線の円で示すように、部分的に端子部ＲＴ１と重なっていてもよい。

図６は、図１に示す接続用孔Ｖ１を含むＡ−Ｂ線で切断した表示パネルＰＮＬの断面図である。ここでは、説明に必要な主要部のみを図示している。

第１基板ＳＵＢ１は、第１ガラス基板１０、第１導電層Ｌ１に相当するパッドＰ１、有機絶縁膜に相当する第２絶縁膜１２などを備えている。第１導電層Ｌ１は、例えば、図３に示す信号線Ｓと同一材料によって形成されている。第１ガラス基板１０とパッドＰ１との間、及び、第１ガラス基板１０と第２絶縁膜１２との間には、図３に示す第１絶縁膜１１や、他の絶縁膜や他の導電層が配置されていても良い。

第２基板ＳＵＢ２は、第２ガラス基板２０、第２導電層Ｌ２に相当する検出電極Ｒｘ１、有機絶縁膜に相当する遮光層ＢＭ及びオーバーコート層ＯＣなどを備えている。

シールＳＥは、有機絶縁膜に相当し、第２絶縁膜１２とオーバーコート層ＯＣとの間に位置している。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間隙に位置している。なお、図示しないが、第２絶縁膜１２とシールＳＥとの間には、図３に示す金属層Ｍ、第３絶縁膜１３、第１配向膜ＡＬ１が介在していても良い。また、オーバーコート層ＯＣとシールＳＥとの間には、図３に示す第２配向膜ＡＬ２が介在していても良い。

接続用孔Ｖ１は、第２ガラス基板２０を貫通する貫通孔ＶＡ、パッドＰ１を貫通する貫通孔ＶＢ、各種有機絶縁膜を貫通する貫通孔ＶＣ、及び、第１ガラス基板１０に形成された凹部ＣＣを含んでいる。図示した例では、接続用孔Ｖ１は、検出電極Ｒｘの端子部ＲＴも貫通している。凹部ＣＣ、貫通孔ＶＢ、貫通孔ＶＣ、及び、貫通孔ＶＡは、この順に第３方向Ｚに並び、且つ、第３方向Ｚに沿った同一直線上に位置している。

貫通孔ＶＡは、例えば漏斗形状であり、第２ガラス基板２０の主面２０Ｂ側に設けられた凹部ＶＡｂと、主面２０Ａ側に設けられた貫通孔ＶＡａとを有している。詳細は後述するが、貫通孔ＶＡは、側面が曲面形状である凹部と、当該凹部の底面から下方に伸びる筒状の孔を有している。

貫通孔ＶＣは、第２絶縁膜１２を貫通する第１部分ＶＣ１、シールＳＥを貫通する第２部分ＶＣ２、及び、遮光層ＢＭ及びオーバーコート層ＯＣを貫通する第３部分ＶＣ３を有している。シールＳＥと第２絶縁膜１２との間に第１配向膜ＡＬ１が介在している場合、第１部分ＶＣ１は、第１配向膜ＡＬ１も貫通している。シールＳＥとオーバーコート層ＯＣとの間に第２配向膜ＡＬ２が介在している場合、第３部分ＶＣ３は、第２配向膜ＡＬ２も貫通している。第１部分ＶＣ１、第２部分ＶＣ２、及び、第３部分ＶＣ３は、この順に第３方向Ｚに並んでいる。第２部分ＶＣ２は、第１部分ＶＣ１及び第３部分ＶＣ３と繋がっている。

検出電極Ｒｘの端子部ＲＴは、第２ガラス基板２０の主面２０Ｂに設けられるとともに、凹部ＶＡｂ内にも設けられている。凹部ＶＡｂにおいて、検出電極Ｒｘは、接続部材Ｃと接触している。

接続部材Ｃは、接続用孔Ｖ１に設けられ、検出電極Ｒｘと第１導電層Ｌ１に相当するパッドＰ１とを電気的に接続している。図示した例では、接続部材Ｃは中空部分を有し、中空部分に絶縁性の充填材ＦＭが充填されている。しかしながら、中空部分には、導電性の充填材が充填されてもよい。あるいは、接続部材Ｃが接続用孔Ｖ１を充填していてもよい。接続部材Ｃの上端部（第２主面側の端部）ＣＴは、第２ガラス基板２０の主面２０Ｂより下方（第１基板ＳＵＢ１側）に位置している。接続部材Ｃは、凹部ＶＡｂにおいて端子部ＲＴの上に重なり、貫通孔ＶＡａにおいて第２ガラス基板２０に接触している。また、接続部材Ｃは、貫通孔ＶＣの第３部分ＶＣ３において、遮光層ＢＭ及びオーバーコート層ＯＣにそれぞれ接触し、貫通孔ＶＣの第２部分ＶＣ２においてシールＳＥに接触し、さらに、貫通孔ＶＣの第１部分ＶＣ１において第２絶縁膜１２に接触している。また、接続部材Ｃは、貫通孔ＶＢにおいてパッドＰ１に接触し、凹部ＣＣにおいて第１ガラス基板１０に接触している。

図７は、第２ガラス基板２０を貫通する貫通孔ＶＡを拡大して示している。ここでは、第１方向Ｘ及び第３方向Ｚによって規定されるＸ−Ｚ平面における断面を示している。

凹部ＶＡｂは、例えば椀状である。すなわち、凹部ＶＡｂの側面は、曲面である。例えば、凹部ＶＡｂの断面は、第３方向Ｚにおいて貫通孔ＶＡａの上方に曲率円の中心を有する曲線を有していてもよい。凹部ＶＡｂの断面は、複数の曲線を有していてもよい。以下では、凹部ＶＡｂの側面の接線と第２ガラス基板２０の主面２０Ｂ（すなわち、Ｘ−Ｙ平面と平行な面）とがなす角をθｂと定義する。角θｂは、主面２０Ｂの近傍で例えば９０度であり、主面２０Ａに近接するほど大きくなり１８０度に近づく。

貫通孔ＶＡａは、図７（Ａ）に示すように、第１方向Ｘに沿った幅あるいは直径がほぼ一定の筒状である。すなわち、貫通孔ＶＡａの側面（内面）は、ほぼ第３方向Ｚに沿っている。あるいは、貫通孔ＶＡａは、図７（Ｂ）に示すように、主面２０Ａでの幅あるいは直径が、主面２０Ｂに近い方の幅あるいは直径より大きい円錐台形状であってもよい。以下では、貫通孔ＶＡａの側面と、Ｘ−Ｙ平面と平行な面とがなす角をθａと定義する。図７（Ａ）に示す例では、角θａは、ほぼ９０度である。図７（Ｂ）に示す例では、角θａは、９０度より大きい。図７（Ａ），（Ｂ）のいずれの場合であっても、角θａは、第３方向Ｚに対してほぼ一定である。

凹部ＶＡｂは、貫通孔ＶＡａと比較して、第３方向Ｚに対する直径の変化が大きい。また、凹部ＶＡｂの側面のうち主面２０Ａに近接する側面は、貫通孔ＶＡａの側面より第３方向Ｚに対する傾きが大きい。換言すると、凹部ＶＡｂの側面のうち少なくとも主面２０Ａ近傍の側面において、角θｂは、角θａより大きい。より具体的には、図７（Ａ）に示す例では、θａは、ほぼ９０であるので、凹部ＶＡｂにおいて主面２０Ａに近接した側面に限らず、θｂ≧θａが成り立つ。一方、図７（Ｂ）に示す例では、θａは９０度より大きいが、凹部ＶＡｂの主面２０Ａに近接する側面においては、θｂ≧θａが成り立つ。

主面２０Ｂにおける凹部ＶＡｂの第１方向Ｘに沿った幅Ｗｂ１は、主面２０Ａにおける貫通孔ＶＡａの第１方向Ｘに沿った幅Ｗａ１より大きい。凹部ＶＡｂの第３方向（厚さ方向）Ｚの深さＨｂは、貫通孔ＶＡａの第３方向Ｚの長さＨａより大きい。凹部ＶＡｂの第３方向Ｚの深さＨｂは、例えば第２ガラス基板２０の厚さＨＧの例えば１／２より大きい。

上述したセンサＳＳを備える表示装置ＤＳＰによれば、第２基板ＳＵＢ２に設けられた検出電極Ｒｘは、接続用孔Ｖに設けられた接続部材Ｃにより、第１基板ＳＵＢ１に設けられたパッドＰと接続されている。このため、検出電極Ｒｘと検出回路ＲＣとを接続するための配線基板を第２基板ＳＵＢ２に実装する必要がなくなる。つまり、第１基板ＳＵＢ１に実装された配線基板ＳＵＢ３は、表示パネルＰＮＬに画像を表示するのに必要な信号を伝送するための伝送路を形成するとともに、検出電極Ｒｘと検出回路ＲＣとの間で信号を伝送するための伝送路を形成する。したがって、配線基板ＳＵＢ３の他に別個の配線基板を必要とする構成例と比較して、配線基板の個数を削減することができ、コストを削減することができる。また、第２基板ＳＵＢ２に配線基板を接続するためのスペースが不要となるため、表示パネルＰＮＬの非表示領域、特に、配線基板ＳＵＢ３が実装される端辺の幅を縮小することができる。これにより、狭額縁化及び低コスト化が可能となる。

さらに、本実施形態によれば、第２ガラス基板２０の主面２０Ｂに設けられた凹部ＶＡｂにおいて検出電極Ｒｘと接続部材Ｃとが接触し、接続部材Ｃの上端部ＣＴは、第２ガラス基板２０の主面２０Ｂより下方に位置している。また、凹部ＶＡｂを含む接続用孔Ｖ１は、充填部材ＦＭにより充填されている。すなわち、接続用孔Ｖ１に起因した段差が充填材ＦＭによって緩和されている。したがって、第２光学素子ＯＤ２を接着した際、第２光学素子ＯＤ２の下地の段差によって第２光学素子ＯＤ２が剥離することを抑制することができる。

次に、上述した表示装置ＤＳＰの製造方法の一例について図８乃至図１０を参照しながら説明する。

まず、図８（Ａ）に示すように、表示パネルＰＮＬを用意する。表示パネルＰＮＬは、少なくとも第１ガラス基板１０及び第１導電層Ｌ１を備えた第１基板ＳＵＢ１と、少なくとも第２ガラス基板２０を備えた第２基板ＳＵＢ２と、を備えている。第２ガラス基板２０が第１導電層Ｌ１と対向し、且つ、第２ガラス基板２０が第１導電層Ｌ１から離間した状態で、第１基板ＳＵＢ１と第２基板ＳＵＢ２とはシールＳＥによって接着されている。図示した例では、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間には、液晶層ＬＣが保持されている。なお、ここでの第１導電層Ｌ１とは、例えば図１に示すパッドＰ１などに相当し、第２導電層Ｌ２とは、例えば図１に示す検出電極Ｒｘ１などに相当する。

このような表示パネルＰＮＬの製造方法の一例について説明する。すなわち、第１ガラス基板１０の主面１０Ａ上に第１導電層Ｌ１や第２絶縁膜１２などを形成した第１基板ＳＵＢ１を用意する。一方で、第２ガラス基板２０の主面２０Ａ上に遮光層ＢＭ、オーバーコート層ＯＣなどを形成した第２基板ＳＵＢ２を用意する。これらの第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に、ループ状のシールＳＥを形成し、シールＳＥの内側に液晶材料を滴下する。その後、主面１０Ａと主面２０Ａとが対向するように第１基板ＳＵＢ１及び第２基板ＳＵＢ２を貼り合せ、シールＳＥを硬化させて、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を接着する。これにより、図８（Ａ）に示す表示パネルＰＮＬが製造される。

続いて、第２ガラス基板２０の主面２０Ｂに、凹部ＰＴを形成する。凹部ＰＴは、パッドＰ１が設けられた領域に形成される。図示した例では、凹部ＰＴは、シールＳＥとも重なっている。

続いて、図８（Ｂ）に示すように、例えばフッ化水素酸（ＨＦ）等のエッチング液により第１ガラス基板１０及び第２ガラス基板２０をそれぞれエッチングし、第１ガラス基板１０及び第２ガラス基板２０を薄板化する。このとき、主面２０Ｂに形成された凹部ＰＴが拡張され、凹部ＶＡｂが形成される。なお、エッチングが等方的に進む場合は、凹部ＶＡｂは、凹部ＰＴとほぼ同形となる。なお、図８（Ｂ）に示す例では、液状のエッチャントを用いたウェットエッチングの例について説明したが、気体のエッチャントを用い、ドライエッチングを行ってもよい。

続いて、図８（Ｃ）に示すように、例えばスパッタ法を用いて、第２ガラス基板２０の主面２０Ｂに第２導電層Ｌ２を形成する。第２導電層Ｌ２は、凹部ＶＡｂ内にも形成される。その後、凹部ＶＡｂにレーザー光Ｌを照射する。図示した例では、レーザー光Ｌは、第２導電層Ｌ２の上方から照射される。レーザー光源としては、例えば炭酸ガスレーザー装置などが適用可能であるが、ガラス材料及び有機系材料に穴あけ加工ができるものであれば良く、エキシマレーザー装置なども適用可能である。図示した例では、予め凹部ＶＡｂを形成してからレーザー光Ｌを照射するため、凹部ＶＡｂを形成しない場合に比較して、レーザー光Ｌの使用量が少ない。第２ガラス基板２０へのレーザー照射に起因するガラス等の残渣が少なくなる。

このようなレーザー光Ｌが照射されることにより、図９（Ａ）に示すように、第２ガラス基板２０を貫通する貫通孔ＶＡａが形成される。これにより、凹部ＶＡｂと、凹部ＶＡｂに繋がった貫通孔ＶＡａとを有する貫通孔ＶＡが形成される。また、図示した例では、レーザー光Ｌが照射された際に、貫通孔ＶＡの直下に位置する遮光層ＢＭ及びオーバーコート層ＯＣを貫通する貫通孔の第３部分ＶＣ３、第３部分ＶＣ３の直下に位置するシールＳＥを貫通する貫通孔の第２部分ＶＣ２、第２部分ＶＣ２の直下に位置する第２絶縁膜１２を貫通する第１部分ＶＣ１、第１部分ＶＣ１の直下に位置する第１導電層Ｌ１を貫通する貫通孔ＶＢ、貫通孔ＶＢの直下に位置する第１ガラス基板１０の凹部ＣＣも同時に形成される。これにより、第１導電層Ｌ１と第２導電層Ｌ２とを接続するための接続用孔Ｖ１が形成される。図示した例では、接続用孔Ｖ１は、第２導電層Ｌ２も貫通している。

続いて、図９（Ｂ）に示すように、チャンバーＣＢ内に表示パネルＰＮＬを設置した後に、チャンバーＣＢ内の空気を排出し、真空中（大気圧より低い気圧の環境下）で貫通孔ＶＡに接続部材Ｃを注入する。このとき、接続部材Ｃが第１導電層Ｌ１まで流れ込まずに、接続部材Ｃと第１導電層Ｌ１との間に空間ＳＰが形成される場合がある。但し、空間ＳＰは、真空である。

続いて、図９（Ｃ）に示すように、チャンバーＣＢ内に空気、不活性ガス等の気体を導入することで真空度を低下させ、空間ＳＰと表示パネルＰＮＬの周囲との気圧差により、接続部材Ｃが貫通孔ＶＡから貫通孔ＶＣ、ＶＢ、及び、凹部ＣＣに流れ込み、接続部材Ｃを第１導電層Ｌ１に接触させる。

続いて、図１０（Ａ）に示すように、接続部材Ｃに含まれる溶剤を除去することにより、接続部材Ｃの体積が減少し、中空部分ＨＬが形成される。このように形成された接続部材Ｃは、貫通孔ＶＡにおいて第２導電層Ｌ２及び第２ガラス基板２０にそれぞれ接触し、貫通孔ＶＣにおいて遮光層ＢＭ、オーバーコート層ＯＣ、シールＳＥ、及び、第２絶縁膜１２にそれぞれ接触し、貫通孔ＶＢにおいて第１導電層Ｌ１に接触し、凹部ＣＣにおいて第１ガラス基板１０に接触している。貫通孔ＶＡにおいて、接続部材Ｃの上端部ＣＴは、第２ガラス基板２０の主面２０Ｂより下方に位置している。

なお、図９（Ｂ）、図９（Ｃ）、及び、図１０（Ａ）を参照して説明した接続部材Ｃの形成方法は一例にすぎず、これに限定されるものではない。例えば、大気圧下で貫通孔ＶＡに接続部材Ｃを注入した後に、接続部材Ｃに含まれる溶剤を除去する手法であっても、上記と同様の接続部材Ｃを形成することができる。

続いて、図１０（Ｂ）に示すように、充填材ＦＭを接続部材Ｃの中空部分ＨＬ及び凹部ＶＡｂに充填する。これにより、接続部材Ｃに中空部分が形成されたことに起因する第３方向Ｚの段差、及び凹部ＶＡｂに起因する第３方向Ｚの段差を緩和することができる。

続いて、図１０（Ｃ）に示すように、第２光学素子ＯＤ２を第２ガラス基板２０の主面２０Ｂ側に接着する。図示した例では、第２光学素子ＯＤ２は、接続用孔Ｖ１と重なる部分にも延在しているが、上述したように、第２光学素子ＯＤ２の下地の段差が緩和されているため、第２光学素子ＯＤ２の剥離を抑制することができる。

以上説明したように、本実施形態によれば、狭額縁化及び低コスト化が可能な表示装置及びその製造方法を提供することができる。

［第２実施形態］
図１１は、第２実施形態に係る表示装置の接続用孔を含む断面図である。第２実施形態は、接続用孔Ｖ１の貫通孔ＶＡが椀状である点で第１実施形態と相違している。

接続用孔Ｖ１は、第２ガラス基板２０を貫通する貫通孔ＶＡと、各種有機絶縁膜を貫通する貫通孔ＶＣとを含んでいる。図示した例では、接続用孔Ｖ１は、検出電極Ｒｘの端子部ＲＴも貫通している。また、接続用孔Ｖ１は、第１導電層Ｌ１を貫通していない。すなわち、接続用孔Ｖ１に形成された接続部材Ｃの下端部（第１基板ＳＵＢ１側の端部）ＣＢＴは、第１導電層Ｌ１の第２基板ＳＵＢ２と対向する側の上面Ｌ１Ａに接触している。なお、図示は省略するが、接続用孔Ｖ１は、第１導電層Ｌ１を貫通する貫通孔を有していてもよく、第１ガラス基板１０に設けられ貫通孔ＶＣと対向する凹部を含んでいてもよい。

図１２は、貫通孔ＶＡを拡大して示している。

貫通孔ＶＡは、椀状である。すなわち、貫通孔ＶＡの側面（内面）は、曲面である。例えば、貫通孔ＶＡの断面は、貫通孔ＶＡ内又は貫通孔ＶＡの上方に曲率円の中心を有する曲線を有していてもよい。貫通孔ＶＡの断面は、複数の曲線を有していてもよい。貫通孔ＶＡの側面の接線と、Ｘ−Ｙ平面と平行な面とがなす角は、第２ガラス基板２０の主面２０Ｂの近傍で例えば９０度であり、主面２０Ａに近接するほど大きくなり１８０度に近づく。

貫通孔ＶＡの主面２０Ｂにおける第１方向Ｘに沿った幅Ｗｂ２は、主面２０Ａにおける第１方向Ｘに沿った幅Ｗａ２より大きい。また、幅Ｗｂ２は、第２ガラス基板２０の厚さＨＧより大きい。幅Ｗｂ２は、第２ガラス基板２０の厚さの例えば２倍以上である。

次に、上述した表示装置の製造方法の一例について図１３を参照しながら説明する。

本実施形態の初期の製造工程は、第１実施形態の図８（Ａ）までの製造工程と同様であるため、説明を省略する。

本実施形態においては、図１３（Ａ）に示すように、エッチングにより第１ガラス基板１０及び第２ガラス基板２０を薄板化する際に、第２ガラス基板２０を貫通するまで凹部を拡張させ、貫通孔ＶＡを形成する。

続いて、図１３（Ｂ）に示すように、例えばスパッタ法を用いて、第２ガラス基板２０の主面２０Ｂに第２導電層Ｌ２を形成する。第２導電層Ｌ２は、貫通孔ＶＡ内にも形成される。その後、貫通孔ＶＡが設けられた領域にレーザー光Ｌを照射する。図示した例では、レーザー光Ｌは、第２導電層Ｌ２の上方から照射される。このとき、レーザー光Ｌのビーム径を第１実施形態におけるビーム径より大きくしてもよい。またレーザー光の出力を調整することにより、第１実施形態と比較して、レーザー光Ｌの強度を弱める。

このようなレーザー光Ｌが照射されることにより、図１３（Ｃ）に示すように、第１導電層Ｌ１を貫通しない接続用孔Ｖ１が形成される。すなわち、レーザー光Ｌが照射された際に、貫通孔ＶＡの直下に位置する遮光層ＢＭ及びオーバーコート層ＯＣを貫通する貫通孔の第３部分ＶＣ３、第３部分ＶＣ３の直下に位置するシールＳＥを貫通する貫通孔の第２部分ＶＣ２、第２部分ＶＣ２の直下に位置する第２絶縁膜１２を貫通する第１部分ＶＣ１、が同時に形成される。図示した例では、接続用孔Ｖ１は、第２導電層Ｌ２も貫通している。

以降の製造工程は、第１実施形態と同様であるため説明を省略する。

本実施形態おいても、第１実施形態と同様の効果を得ることができる。さらに、接続部材Ｃの下端部ＣＢＴと第１導電層Ｌ１の上面Ｌ１Ａとが接触されるため、第１実施形態と比較して接続部材Ｃと第１導電層Ｌ１との接触面積を大きくすることができる。したがって、良好な電気特性を得ることができる。

なお、第１実施形態における凹部ＶＡｂ、及び第２実施形態における貫通孔ＶＡは、平面視で円形であるとして説明したが、これらの形状は他の形状であってもよい。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

本明細書にて開示した構成から得られる電子機器の一例を以下に付記する。
（１） 第１ガラス基板と、第１導電層と、を備えた第１基板と、
前記第１導電層から離間して設けられ、前記第１導電層と対向する第１主面及び前記第１主面と反対側の第２主面を有する第２ガラス基板と、前記第２主面に設けられた第２導電層と、を備え、前記第２ガラス基板を貫通する第１貫通孔を有する第２基板と、
前記第１貫通孔を通って前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、
を具備し、
前記第１貫通孔は、漏斗形状である、電子機器。
（２） 前記第１貫通孔は、前記第２主面側に位置する椀状の第１凹部と、前記第１主面側に位置し、前記第１凹部に繋がった筒状の第２貫通孔と、を有している、（１）に記載の電子機器。
（３） 前記第２ガラス基板の厚さ方向に沿って、前記第１凹部の深さは、前記第２貫通孔の長さより大きい、（２）に記載の電子機器。
（４） 前記第２導電層は、前記第１貫通孔内に設けられ、
前記第１貫通孔において、前記接続部材は、前記第２導電層に接触している、（１）乃（３）のいずれか１項に記載の電子機器。
（５） 前記第１貫通孔における前記接続部材の端部は、前記第２主面より前記第１主面側に位置している、（１）乃至（４）のいずれか１項に記載の電子機器。
（６） 第１ガラス基板と、第１導電層と、を備えた第１基板と、
前記第１導電層から離間して設けられ、前記第１導電層と対向する第１主面及び前記第１主面と反対側の第２主面を有する第２ガラス基板と、前記第２主面に設けられた第２導電層と、を備え、前記第２ガラス基板を貫通する第１貫通孔を有する第２基板と、
前記第１貫通孔を通って前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、
を具備し、
前記第１貫通孔は、椀状であり、前記第２主面に沿った前記第１貫通孔の幅は、前記第１主面に沿った前記第１貫通孔の幅より大きい、電子機器。
（７） 前記第２主面に沿った前記第１貫通孔の幅は、前記第２ガラス基板の厚さより大きい、（６）に記載の電子機器。
（８） 前記第２導電層は、前記第１貫通孔内に設けられ、
前記第１貫通孔において、前記接続部材は、前記第２導電層に接触している、（６）又は（７）に記載の電子機器。
（９） 前記第１貫通孔における前記接続部材の端部は、前記第２主面より前記第１主面側に位置している、（６）乃至（８）のいずれか１項に記載の電子機器。
（１０） 前記第１導電層は、前記第１貫通孔と対向する第３貫通孔を有する、（１）乃至（９）のいずれか１項に記載の電子機器。
（１１） 前記第１ガラス基板は、前記第１貫通孔と対向する第２凹部を有する、（１）乃至（１０）のいずれか１項に記載の電子機器。
（１２） 第１ガラス基板及び第１導電層を備えた第１基板と、前記第１導電層から離間した第２ガラス基板を備えた第２基板と、を用意し、
前記第２ガラス基板の前記第１基板と対向する第１主面と反対側の第２主面に、凹部を形成し、
エッチングより前記第１ガラス基板及び前記第２ガラス基板の厚さを薄くするとともに、前記凹部を拡張し、
前記第２ガラス基板の前記第２主面上、及び前記凹部内に第２導電層を形成し、
前記凹部が設けられた領域にレーザー光を照射して、少なくとも前記凹部に設けられた前記第２導電層及び前記第２ガラス基板を貫通する貫通孔を形成し、
前記貫通孔を通って前記第１導電層と前記第２導電層とを電気的に接続する接続部材を形成する、
電子機器の製造方法。
（１３） 前記レーザー光を照射した際に、前記第１ガラス基板に前記貫通孔と対向する第２凹部を形成する、（１２）に記載の製造方法。
（１４）
前記エッチングにより前記第２ガラス基板を貫通するまで前記凹部を拡張する、（１２）に記載の製造方法。
（１５）
前記接続部材の前記第２基板側の端部は、前記第２ガラス基板の前記第２主面より前記第１基板側に位置している、（１２）乃至（１４）のいずれか１項に記載の製造方法。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＳＳ…センサ
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板 ＳＵＢ３…配線基板
１０…第１ガラス基板 ２０…第２ガラス基板
Ｌ１…導電層 Ｌ２…導電層 Ｃ…接続部材
ＶＡ…貫通孔 ＶＡａ…貫通孔 ＶＡｂ…凹部
ＶＢ…貫通孔 ＶＣ…貫通孔 ＣＣ…凹部
Ｖ…接続用孔
Ｒｘ…検出電極 ＲＳ…検出部 ＲＴ…端子部
Ｐ…パッド Ｗ…配線
ＦＭ…充填材 ＳＥ…シール
ＤＡ…表示領域（第１領域） ＮＤＡ…非表示領域（第２領域）
ＲＣ…検出回路

Claims (15)

1. 第１ガラス基板と、第１導電層と、を備えた第１基板と、
   前記第１導電層から離間して設けられ、前記第１導電層と対向する第１主面及び前記第１主面と反対側の第２主面を有する第２ガラス基板と、前記第２主面に設けられた第２導電層と、を備え、前記第２ガラス基板を貫通する第１貫通孔を有する第２基板と、
   前記第１貫通孔を通って前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、
   を具備し、
   前記第１貫通孔は、漏斗形状である、電子機器。
2. 前記第１貫通孔は、前記第２主面側に位置する椀状の第１凹部と、前記第１主面側に位置し、前記第１凹部に繋がった筒状の第２貫通孔と、を有している、請求項１に記載の電子機器。
3. 前記第２ガラス基板の厚さ方向に沿って、前記第１凹部の深さは、前記第２貫通孔の長さより大きい、請求項２に記載の電子機器。
4. 前記第２導電層は、前記第１貫通孔内に設けられ、
   前記第１貫通孔において、前記接続部材は、前記第２導電層に接触している、請求項１乃至３のいずれか１項に記載の電子機器。
5. 前記第１貫通孔における前記接続部材の端部は、前記第２主面より前記第１主面側に位置している、請求項１乃至４のいずれか１項に記載の電子機器。
6. 第１ガラス基板と、第１導電層と、を備えた第１基板と、
   前記第１導電層から離間して設けられ、前記第１導電層と対向する第１主面及び前記第１主面と反対側の第２主面を有する第２ガラス基板と、前記第２主面に設けられた第２導電層と、を備え、前記第２ガラス基板を貫通する第１貫通孔を有する第２基板と、
   前記第１貫通孔を通って前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、
   を具備し、
   前記第１貫通孔は、椀状であり、前記第２主面に沿った前記第１貫通孔の幅は、前記第１主面に沿った前記第１貫通孔の幅より大きい、電子機器。
7. 前記第２主面に沿った前記第１貫通孔の幅は、前記第２ガラス基板の厚さより大きい、請求項６に記載の電子機器。
8. 前記第２導電層は、前記第１貫通孔内に設けられ、
   前記第１貫通孔において、前記接続部材は、前記第２導電層に接触している、請求項６又は７に記載の電子機器。
9. 前記第１貫通孔における前記接続部材の端部は、前記第２主面より前記第１主面側に位置している、請求項６乃至８のいずれか１項に記載の電子機器。
10. 前記第１導電層は、前記第１貫通孔と対向する第３貫通孔を有する、請求項１乃至９のいずれか１項に記載の電子機器。
11. 前記第１ガラス基板は、前記第１貫通孔と対向する第２凹部を有する、請求項１乃至１０のいずれか１項に記載の電子機器。
12. 第１ガラス基板及び第１導電層を備えた第１基板と、前記第１導電層から離間した第２ガラス基板を備えた第２基板と、を用意し、
    前記第２ガラス基板の前記第１基板と対向する第１主面と反対側の第２主面に、凹部を形成し、
    エッチングより前記第１ガラス基板及び前記第２ガラス基板の厚さを薄くするとともに、前記凹部を拡張し、
    前記第２ガラス基板の前記第２主面上、及び前記凹部内に第２導電層を形成し、
    前記凹部が設けられた領域にレーザー光を照射して、少なくとも前記凹部に設けられた前記第２導電層及び前記第２ガラス基板を貫通する貫通孔を形成し、
    前記貫通孔を通って前記第１導電層と前記第２導電層とを電気的に接続する接続部材を形成する、
    電子機器の製造方法。
13. 前記レーザー光を照射した際に、前記第１ガラス基板に前記貫通孔と対向する第２凹部を形成する、請求項１２に記載の製造方法。
14. 前記エッチングにより前記第２ガラス基板を貫通するまで前記凹部を拡張する、請求項１２に記載の製造方法。
15. 前記接続部材の前記第２基板側の端部は、前記第２ガラス基板の前記第２主面より前記第１基板側に位置している、請求項１２乃至１４のいずれか１項に記載の製造方法。

Images