JP2017537350A5 - - Google Patents

Claims (15)

1. 画素のアレイを含むディスプレイであって、各画素が、共通の基板（１１）に搭載された少なくとも第１の駆動トランジスタ（１００）と少なくとも第２の発光トランジスタ（２００）とを含み、前記第１の駆動トランジスタが、：
   −物理的に分離されているが、半導体層（１３）によって互いに電気的に接続されている第１のソース電極及び第１のドレイン電極（１２，１２’）と、
   −第１の誘電体層（１４）と、
   −少なくとも１つの第１のゲート電極（１５）と、を含み、
   前記第２の発光トランジスタが、
   −第２のゲート電極（１７）と、
   −第２の誘電体層（１８）と、
   −発光チャンネル層（１９）と、
   −長さＬｓを有する第２のソース電極、及び長さＬｄを有する第２のドレイン電極（２０，２０’）と、を含み、
   前記第２のゲート電極（１７）が、前記第１のソース電極及び／又は前記第１のドレイン電極（１２、１２’）と電気的に接触しており、
   前記第２のソース電極及び前記第２のドレイン電極（２０、２０’）の内の少なくとも１つが、前記第２のゲート（１７）と少なくとも５μｍ垂直に重なり合っており、このような垂直の重なりはそれぞれＬ及びＬ’で表され、前記第２のソース電極及び第２のドレイン電極が、水平に少なくとも２μｍ分離されていることを特徴とする、ディスプレイ。
2. 前記垂直の重なり（Ｌ）及び／又はＬ’が５μｍと１５０μｍとの間である、請求項１に記載のディスプレイ。
3. 前記第２のソース電極の外縁は、前記発光チャンネル層の一端から水平にオフセットされ、前記第２のドレイン電極の外縁は、第２のソース電極と第２のドレイン電極との間の水平の分離の２０％以下で、前記発光チャンネル層の反対側の縁から水平にオフセットされる、請求項１に記載のディスプレイ。
4. 前記第２のソース電極及び前記第２のドレイン電極は、２μｍと５０μｍとの間の距離で水平に分離されている、請求項１から３の何れか一項に記載のディスプレイ。
5. 前記第２のソース電極及び前記第２のドレイン電極のそれぞれは、前記第２のゲート電極と少なくとも５μｍ垂直に重なることを特徴とする請求項１から４の何れか一項に記載のディスプレイ。
6. 前記第２のソース電極の全長Ｌｓと前記第２のドレイン電極の全長Ｌｄとが前記第２のゲート電極と垂直に重なり、前記第２のゲート電極が、Ｌｓ、Ｌｄ、及び、前記第２のソース電極と前記第２のドレイン電極との間の水平の分離の合計よりも大きい長さを有する、請求項１から５の何れか一項に記載のディスプレイ。
7. 前記第２のソース電極（Ｌｓ）の長さ及び前記第２のドレイン電極（Ｌｄ）の長さが、以下の式に従って選択される、請求項１から６の何れか一項に記載のディスプレイ：
   １≦最大値（Ｌｄ、Ｌｓ）／最小値（Ｌｄ、Ｌｓ）≦２５、
   好ましくは、
   １≦最大値（Ｌｄ、Ｌｓ）／最小値（Ｌｄ、Ｌｓ）≦１０。
8. 前記発光チャンネル層が、単一の有機半導体層によって形成される、請求項１から７の何れか一項に記載のディスプレイ。
9. 前記発光チャンネル層が、少なくとも２つの異なる有機半導体層、好ましくは３つの異なる有機半導体層を含む、請求項１から８の何れか一項に記載のディスプレイ。
10. 前記第２の発光トランジスタが、ソース電極とドレイン電極とが水平に交互になるように配置された第３のソース電極又はドレイン電極を含む、請求項１から９の何れか一項に記載のディスプレイ。
11. 前記発光チャンネル層の上方又は下方に反射層を含む、請求項１から１０の何れか一項に記載のディスプレイ。
12. 前記第２のソース電極及び前記第２のドレイン電極が、前記第２のソース電極及び前記第２のドレイン電極の他方に含まれない少なくとも１つの異なる材料を含む、請求項１から１１の何れか一項に記載のディスプレイ。
13. 前記少なくとも１つの異なる材料が、介在層堆積物又は介在層成分の形態であり、前記介在層が、前記第２のソース電極及び第２のドレイン電極のうちの少なくとも１つと前記発光チャンネル層との間に配置される、請求項１２に記載のディスプレイ。
14. 前記第１の駆動トランジスタの前記第１のソース電極及び前記第１のドレイン電極の内の少なくとも１つが、前記第２のソース電極及び第２のドレイン電極のうちの少なくとも１つの少なくとも部分的に下である、請求項１に記載のディスプレイ。
15. 前記第１の駆動トランジスタの前記第１のソース電極及び前記第１のドレイン電極の内の一方が、前記第２の発光トランジスタの前記第２のゲート電極としても機能するように適合される、請求項１に記載のディスプレイ。