JP2017518632A - 強誘電体メモリ及びその形成方法 - Google Patents

強誘電体メモリ及びその形成方法 Download PDF

Info

Publication number
JP2017518632A
JP2017518632A JP2016564312A JP2016564312A JP2017518632A JP 2017518632 A JP2017518632 A JP 2017518632A JP 2016564312 A JP2016564312 A JP 2016564312A JP 2016564312 A JP2016564312 A JP 2016564312A JP 2017518632 A JP2017518632 A JP 2017518632A
Authority
JP
Japan
Prior art keywords
ferroelectric
forming
brad
conductive
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016564312A
Other languages
English (en)
Other versions
JP6286064B2 (ja
Inventor
エー． チャヴァン，アショニタ
エー． チャヴァン，アショニタ
カルデローニ，アレッサンドロ
ヴィシャーク ニルマル ラマスワミ，ドゥライ
ヴィシャーク ニルマル ラマスワミ，ドゥライ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2017518632A publication Critical patent/JP2017518632A/ja
Application granted granted Critical
Publication of JP6286064B2 publication Critical patent/JP6286064B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

強誘電体メモリ及びその形成方法を提供する。例示的なメモリ・セルは、基板内に形成された埋設凹部アクセス・デバイス（ＢＲＡＤ）、及びこのＢＲＡＤ上に形成された強誘電体キャパシタを含むことが可能である。【選択図】図２Ａ

Description

本開示は、一般に半導体デバイス及び方法に関し、さらに特に強誘電体デバイス及びその形成方法に関する。
メモリ・デバイスは内部の半導体、コンピュータ内の集積回路または他の電子機器として一般的に提供される。特に、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、シンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）、強誘電体ランダム・アクセス・メモリ（ＦｅＲＡＭ）、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）、抵抗変化型メモリ（ＲＲＡＭ）、及びフラッシュ・メモリを含む、多くの異なるタイプのメモリがある。いくつかのタイプのメモリ・デバイスは、不揮発性メモリであることが可能であり、高メモリ密度、高い信頼性、及び低消費電力を必要としている広範囲の電子アプリケーションのために使用されることが可能である。不揮発性メモリは、たとえば、パーソナル・コンピュータ、ポータブル・メモリ・スティック、ソリッド・ステート・ドライブ（ＳＳＤ）、デジタル・カメラ、携帯電話、ＭＰ３プレーヤのようなポータブル・ミュージック・プレイヤ、ムービ・プレイヤ、及び他の電子機器内で使用されることができる。揮発性メモリ・セル（たとえば、ＤＲＡＭセル）は、電力のない中でそれらの格納された状態を保持する不揮発性メモリ・セル（たとえば、フラッシュ・メモリ・セル）とは対照的に、それらの格納されたデータ状態（たとえば、リフレッシュ・プロセスを介して）を保持するために電力を必要とする。しかしながら、ＤＲＡＭセルのようなさまざまな揮発性メモリ・セルは、フラッシュ・メモリ・セルのようなさまざまな不揮発性メモリ・セルより高速で動作する（たとえば、プログラムされる、読み出される、消去されるなど）ことができる。
ＤＲＡＭセルと同様に、ＦｅＲＡＭセルは、アクセス・デバイス（たとえば、トランジスタ）に関して直列でキャパシタ（たとえば、強誘電体キャパシタ）を備えることが可能である。このようなものとして、ＦｅＲＡＭは、たとえば、フラッシュ・メモリと比較した場合に相対的に高速なプログラム／読み出し時間のような利点がある。しかしながら、ＤＲＡＭとは異なり、ＦｅＲＡＭは、不揮発性メモリである。
本開示の複数の実施形態に従いメモリ・アレイの１部の概略を図示する。 本開示の複数の実施形態に従い強誘電体メモリ・アレイの１部の断面図を説明する。 図２Ａで示されたアレイの１部の概略を図示する。 本開示の複数の実施形態に従い強誘電体メモリ・アレイの１部の断面図を説明する。 本開示の複数の実施形態に従い強誘電体メモリ・アレイの１部の３次元図を説明する。 本開示の複数の実施形態に従い強誘電体メモリ・アレイの１部の俯瞰図を説明する。 本開示の複数の実施形態に従い動作する強誘電体メモリ・デバイスを含むメモリ・システムの形式で装置のブロック図を説明する。
強誘電体メモリ・アレイは、基板内に形成された埋設凹部アクセス・デバイス（ＢＲＡＤ）及びこのＢＲＡＤ上に形成された強誘電体ストレージ・デバイスを含む。
複数の実施形態において、強誘電体メモリ・アレイは、第一導電線（たとえば、プレート線）及び第二導電線（たとえば、ビット線）間の連鎖型構成（たとえば、直列で）内で結合された複数の強誘電体ストレージ・デバイス（たとえば、強誘電体キャパシタ）及び対応するアクセス・デバイス（たとえば、トランジスタ）を備えることが可能である。このアクセス・デバイスは、アレイのそれぞれの導電線（たとえば、ワード線）にゲートを結合する埋設凹部アクセス・デバイス（ＢＲＡＤ）であることが可能である。
本開示の実施形態は、以前のＦｅＲＡＭセル及び／またはシステムに勝る利点を提供することが可能である。たとえば、複数の実施形態は、ＢＲＡＤ上に、及びこれに関するピッチ上に形成された強誘電体キャパシタを備える。ＢＲＡＤは、たとえば、プレーナ型トランジスタのような他のアクセス・デバイスと比べて縮小した最小加工寸法を有することが可能である。また、複数の実施形態において、強誘電体キャパシタは、たとえば、従来技術のプレーナ型強誘電体「平行平板型」キャパシタと比較してより小さい最小加工寸法を提供することが可能である、「コンテナ」・キャパシタ（たとえば、縦型のコンテナ構造内に形成されることが可能なキャパシタ）であることが可能である。このようなものとして、本明細書で記述された複数の実施形態は、以前のアプローチと比較して増加したセル密度を提供することが可能である。たとえば、複数の実施形態は、４Ｆ２のセル・サイズを達成することが可能である。
本開示の以下の詳細な説明において、参照は、本明細書の部分を形成する添付の図面に行われ、本開示の１つ以上の実施形態を実施する方法の例示として示される。これらの実施形態は、当業者が本開示の実施形態を実施することを可能にするように十分に詳細に記述され、他の実施形態を利用することができること、及び本開示の範囲から逸脱することなく、そのプロセス、電気的、及び／または構造変更を行うことができることを理解するべきである。
本明細書の図面は、最初の１桁または複数の桁が描写する図面番号に対応し、残りの桁が図面内の素子または構成要素を識別する番号付けの規則に従う。異なる図面間の同様の素子または構成要素は、同様の桁の使用により識別されることができる。たとえば、１０８は、図１の素子「０８」を参照することができ、同様の素子は、図４で４０８として参照されることができる。また、本明細書で使用されるように、「複数の」１つの特定の素子及び／または特徴は、このような素子及び／または特徴のうちの１つ以上を参照することが可能である。
図１は、本開示の複数の実施形態に従いメモリ・アレイ１００の１部の概略を図示する。このアレイ１００は、連鎖型構成（たとえば、直列で接続された）内の不揮発性強誘電体メモリ・セルを備えるが、実施形態はこの実施例に制限されない。メモリ・アレイ１００は、アクセス線または「ワード線」と本明細書で言われることができる、導電線１０６−０、１０６−１、１０６−２、及び１０６−４、ならびにセンス線または「ビット線」と言われることができる、交差する導電線１０８−０、１０８−１、及び１０８−２を含む。デジタル環境内のアドレス指定を容易にするために、複数のワード線１０６−０〜１０６−３及び複数のビット線１０８−０〜１０８−２は、それぞれ２つのなんらかの累乗（たとえば、２５６本のワード線×４,０９６本のビット線）であることが可能である。ワード線及び／またはビット線は、導電性材料（複数を含む）（たとえば、窒化チタン、窒化タンタル、プラチナ、銅、タングステン、窒化タングステン、及び／またはルテニウムなど、導電性材料及び／またはそれらの組み合わせのような、金属）を含むことが可能である。３本のビット線及び４本のワード線を図１で示すが、実施形態は、特定の数のビット線及び／またはワード線に制限されない。
メモリ・アレイ１００は、強誘電体ストレージ・デバイス（たとえば、１２０−０、１２０−１、１２０−２、１２０−３）及び対応するアクセス・デバイス（たとえば、１１２−０、１１２−１、１１２−２、１１２−３）を各々備える、セルのストリング１０９−０、１０９−１、１０９−２を含む。各ストリング１０９−０、１０９−１、及び１０９−２と関連したアクセス・デバイス１１２−０、１１２−１、１１２−２、及び１１２−３は、それぞれワード線１０６−０、１０６−１、１０６−２、及び１０６−３に結合される。また各ストリング１０９−０、１０９−１、及び１０９−２は、それぞれのビット線１０８−０、１０８−１、及び１０８−２と関連する。各ストリング１０９−０、１０９−１、及び１０９−２のメモリ・セルは、直列で接続される。たとえば、アクセス・デバイス（たとえば、トランジスタ）１１２−０、１１２−１、１１２−２、及び１１２−３は、ソース選択ゲート（たとえば、電界効果トランジスタ（ＦＥＴ））１１０−０、１１０−１、１１０−２及びビット線コンタクト間でソースがドレインに結合される。ソース選択ゲート１１０−０、１１０−１、１１０−２は、ソース選択線（ＳＥＬＥＣＴ）１０４上の信号に応答して共通プレート線（ＰＬ）１０２にそれぞれストリングを選択的に結合するように構成される。図１で示されないが、各ストリング１０９−０、１０９−１、及び１０９−２は、ソース選択ゲート１１０−０、１１０−１、１１０−２がドレイン選択線（図示せず）を介してそのゲートに適用された信号に応答してそれぞれのビット線１０８−０、１０８−１、及び１０８−２へそれぞれのストリング１０９−０、１０９−１、及び１０９−２を選択的に結合するように構成されているストリングの端部に結合されたドレイン選択ゲートを含むことが可能である。ワード線１０６−０、１０６−１、１０６−２、及び１０６−３、ビット線１０８−０、１０８−１、及び１０８−２、ならびにストリング１０９−０、１０９−１、１０９−２のような素子が一般的な方式でワード線１０６、ビット線１０８、及びストリング１０９と言われることができることに留意する。
複数の実施形態において、及び図１で示されるように、またそれぞれのストリング１０９−０、１０９−１、及び１０９−２の強誘電体ストレージ・デバイス１２０−０、１２０−１、１２０−２、１２０−３（たとえば、強誘電体キャパシタ）は、直列で接続される。たとえば、さらに以下で記述されるように、ストリング内の各強誘電体キャパシタの電極は、このストリング内の隣接する電極の電極に接続される。
複数の実施形態において、アクセス・デバイス１１２は、埋設凹部アクセス・デバイス（ＢＲＡＤ）である。さらに以下で記述されるように、アクセス・デバイス１１２は、ソース、ドレイン、及び埋め込みゲート（たとえば、制御ゲート）を備える。強誘電体ストレージ・デバイス１２０は、１組のキャパシタ電極間に強誘電体材料を備える強誘電体キャパシタであることが可能である。さらに以下で記述されるように、強誘電体キャパシタは、約１０：１以上のアスペクト比を有するビア内に形成された縦型のコンテナ構造を有することが可能であるが、実施形態は特定のアスペクト比に制限されない。
強誘電体キャパシタ１２０は、それらがピッチ上にあるようにＢＲＡＤ１１２上に形成されることが可能である。このようなものとして、本開示の実施形態は、プレーナ型アクセス・デバイス（たとえば、プレーナ型トランジスタ）及び／またはプレーナ平行平板型キャパシタを用いることができる、以前の強誘電体メモリに比べてより小さい設置面積及び増加した密度のような利点を提供することが可能である。
一般的に各ワード線１０６は、メモリ・セルの「ロー」に対応する複数のアクセス・デバイス１１２のゲートを結合する。各ストリング１０９は、特定のビット線１０８に結合されたメモリ・セルの「カラム」に対応する。用語「カラム」及び「ロー」の使用は、メモリ・セルの特定の線形（たとえば、垂直及び／または水平）方向を示唆することを意図されない。
当業者は、選択されたワード線（たとえば、１０６−０、１０６−１、１０６−２、及び１０６−３）に結合された複数のセルが、１ページのメモリ・セルとして共にプログラム及び／または感知（たとえば、読み出し）されることが可能であることを理解するであろう。プログラミング（たとえば、書き込み）動作は、非アクティブ（たとえば、非導電性）状態の選択されたワード線に結合されたアクセス・デバイスを維持しながら、選択されないワード線（たとえば、プログラムされないセルに結合されたワード線）に結合されたアクセス・デバイスをアクティブ化することを備えることが可能である。強誘電体キャパシタの電極間の（たとえば、共通プレート線１０２及びビット線１０８を介して）印加電圧は、強誘電体材料の分極状態をもたらすことが可能である。この分極化は、選択されたセル（たとえば、ロジック「０」または「１」）のデータ状態に対応することが可能である。
読み出し動作のような、センス動作は、非アクティブ（たとえば、非導電性）状態で選択されたワード線１０６に結合されたアクセス・デバイス１１２を維持しながら、選択されないワード線（たとえば、プログラムされないセルに結合されたワード線）に結合されたアクセス・デバイスをアクティブ化することを備えることが可能である。センス・アンプ（図示せず）は、ビット線１０８に結合されることが可能であり、キャパシタ１２０の分極化に応答してビット線１０８上で感知された電流及び／または電圧に基づき選択されたセルの格納されたデータ状態を判定するために使用されることが可能である。
図２Ａは、本開示の複数の実施形態に従い強誘電体メモリ・アレイ２００の１部の断面図を説明する。図２Ｂは、図２Ａで示されたアレイ２００の１部の概略を図示する。このアレイ２００は、図１で示されるような連鎖型構成で結合された複数の強誘電体メモリ・セルを備える。メモリ・セルは、それぞれのＢＲＡＤ（たとえば、２１２−０、２１２−１、２１２−２）上に形成された強誘電体キャパシタ（たとえば、２２０−０、２２０−１、２２０−２）を各々備える。
アクセス・デバイス（たとえば、２１２−０、２１２−１、２１２−２）は、それぞれのワード線（たとえば、２０６−０（ＷＬ０）、２０６−１（ＷＬ１）、２０６−２（ＷＬ２））に結合されたゲート、１組のソース／ドレイン領域２１５、２１７（たとえば、アクティブ領域）、及びキャッピング材料２０７を備える。図２Ａで示されないが、ゲート酸化物材料は、このゲート及びキャッピング材料を形成するゲート・トレンチの側壁部上に形成されることが可能である。このゲートは、他の導電性材料の中では、ドープされたポリシリコン材料、窒化チタン（ＴｉＮ）、及び／または窒化タンタル（ＴａＮ）など、及び／またはそれらの組み合わせのような導電性材料を含むことが可能である。アクセス・デバイスのゲートは、基板２０３の表面下に（たとえば、これに埋め込まれて）設置される。基板２０３は、たとえば、さまざまなドープされた及び／またはドープされない半導体材料を含むことができる基板構造の中でも、半導体基板、シリコン・オン・インシュレータ（ＳＯＩ）基板、及び／またはシリコン・オン・サファイア（ＳＯＩ）基板であることが可能である。ｘソース／ドレイン領域２１５、２１７は、基板２０３内に広がるドープされた領域であることが可能である。ソース／ドレイン領域２１５、２１７は、イオン注入または他の適切なドーピング・プロセスを介して、リン、砒素、及び／または硼素イオンを含む種のようなさまざまな化学種でドープされることが可能である。ソース／ドレイン領域２１５のドーピング濃度は、ソース／ドレイン領域２１７のドーピング濃度と同じであってもよい、またはこれと同じでなくてもよい。アクセス・デバイス２１２のキャッピング材料は、適切な誘電体材料の中でも窒化シリコン（ＳｉＮ）のような、誘電体材料であることが可能である。
アレイ２００の強誘電体キャパシタ（たとえば、２２０−０、２２０−１、２２０−２）は、１組のキャパシタ電極２２９及び２２７間に強誘電体材料２２５を備える。この電極２２９は、下部電極と言われることができ、電極２２７は、上部電極と言われることができる。電極２２７及び／または電極２２９は、さまざまな他の適切な電極材料の中でもドープされたポリシリコン及び／または金属材料のような導電性材料を含むことが可能である。ｘ強誘電体材料２２５は、チタン酸ジルコン酸鉛（ＰＺＴ）、タンタル酸ストロンチウム・ビスマス（ＳＢＴ）、酸化ハフニウム系材料、ペロブスカイト材料（たとえば、酸化チタン・カルシウム）、及び／またはチタン酸ビスマス・ランタンなど、他の強誘電体材料及び／またはそれらの組み合わせのようなさまざまな材料を含むことが可能である。いくつかの実施形態において、強誘電体材料２２５は、酸化ハフニウム系材料及び／または酸化ジルコニウム系材料を含むことが可能である。特定の実施形態において、酸化ハフニウム系材料及び／または酸化ジルコニウム系材料は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、ニオブ（Ｎｂ）、イットリウム（Ｙ）、バリウム（Ｂａ）、チタン（Ｔｉ）、及び／またはそれらの組み合わせのうちの少なくとも１つでドープされる。
キャパシタ電極２２９は、導電性コンタクト２３０を介してアクセス・デバイス２１２のソース／ドレイン領域２１５に結合される。キャパシタ電極２２７は、導電性コンタクト２２１及び導電性コンタクト・ピラー２２３を介してアクセス・デバイス２１２のソース／ドレイン領域２１７に結合される。
強誘電体キャパシタ２２０は、強誘電体材料２２５と交換されるＤＲＡＭキャパシタの誘電体材料を除きＤＲＡＭ「コンテナ」・キャパシタに類似した方式で形成されることが可能である。実施例として、複数の導電性コンタクト２３０は、図２Ａで示されるようにソース／ドレイン領域２１５、２１７と接触しているＢＲＡＤ２１２上に形成されることが可能である。誘電体材料２１１は、基板上に形成されることが可能であり、複数のコンテナ（たとえば、ビア）は、導電性コンタクト２３０上で誘電体材料２１１内に形成される（たとえば、エッチングされる）ことが可能である。電極材料は、コンテナ内に（たとえば、コンテナの側壁部及び下部上に）形成されることが可能であり、平坦化プロセスを実行して、図示されるようにコンテナ内に閉じ込められた下部電極２２９を形成することが可能である。つぎに強誘電体材料は、コンテナ内に（たとえば、下部電極２２９の側壁部及び下部上に）形成される（たとえば、コンフォーマルに）ことが可能であり、電極材料は、コンテナ内に（たとえば、強誘電体２２５の側壁部及び下部上に）形成され、上部電極２２７として有用であることが可能である。平坦化プロセスを実行して、コンテナ内に上部電極２２７を閉じ込めることができる。複数のビアは、誘電体材料２１１内にエッチングされることが可能であり、これらのビアは、導電性材料で充填され、上部電極のコンタクト・ピラー２２３として有用であることが可能である。つぎに導電性コンタクト材料をパターニング及びエッチングして、導電性コンタクト２２１を形成することで、上部電極２２７をそれぞれの導電性コンタクト・ピラー２２３に結合することが可能である。
複数の実施形態において、強誘電体材料２２５は、たとえば、約３００オングストロームの長さ及び／または幅寸法または直径、及び約１０キロオングストローム以上の高さを有することが可能である、コンテナ寸法のために有益であることが可能である、原子層堆積（ＡＬＤ）を介して形成される（たとえば堆積する）ことが可能である。いくつかの実施形態において、コンテナ寸法は、５ナノメートル（ｎｍ）〜１５０ナノメートル（ｎｍ）の直径範囲を１００ｎｍ〜２５キロオングストロームの長さ範囲で有する。コンテナのアスペクト比が１０：１以上である例において、たとえば、物理気相成長（ＰＶＤ）のような他の堆積プロセスを使用してコンテナ内に強誘電体を適切に形成することは困難である可能性がある。
図２Ａで示されるように、キャパシタ２２０は、対応するＢＲＡＤ２１２に関するピッチ上に形成される。ＢＲＡＤ２１２がプレーナ型トランジスタに比べてより小さい物理的な設置面積を有するため、たとえば、アレイ２００の密度は、以前の強誘電体メモリ・アレイに比べて改良されることが可能である。実施例として、図２で図示されたメモリ・セルは、４Ｆ２のセル・サイズを達成することが可能である。
図３は、本開示の複数の実施形態に従い強誘電体メモリ・アレイ３００の１部の断面図を説明する。アレイ３００は、図１、図２Ａ、及び図２Ｂで示されるような連鎖型構成で結合された複数の強誘電体メモリ・セルを含む。このメモリ・セルは、それぞれのＢＲＡＤ（たとえば、３１２−０、３１２−１、３１２−２）上に形成された強誘電体キャパシタ（たとえば、３２０−０、３２０−１、３２０−２）を各々備える。
アレイ３００の強誘電体キャパシタ（たとえば、３２０−０、３２０−１、３２０−２）は、１組のキャパシタ電極３２９及び３２７間に強誘電体材料３２５を備える。この電極３２９は、下部電極と言われることができ、電極３２７は、上部電極と言われることができる。キャパシタ電極３２９は、導電性コンタクト３３０を介してアクセス・デバイス３１２のソース／ドレイン領域３１５に結合される。キャパシタ電極３２７は、導電性コンタクト３２１及び導電性コンタクト・ピラー３２３を介してアクセス・デバイス３１２のソース／ドレイン領域３１７に結合される。
強誘電体キャパシタ３２０−０、３２０−１、３２０−２を直列で結合し、これらのアライメントをとる（たとえば、対応するストリング沿いに）。いくつかの実施形態において、導電性コンタクト・ピラー３２３は、強誘電体キャパシタ３２０−０、３２０−１、３２０−２内の間にすべて設置されない。すなわち、導電性コンタクト・ピラー３２３は、所与のストリングの隣接する強誘電体キャパシタ３２０−０、３２０−１、３２０−２間にすべてない位置で位置決めされることが可能である。たとえば、いくつかの実施形態において、コンタクト・ピラー３２３は、隣接するストリングの強誘電体キャパシタから第一ストリングの強誘電体キャパシタを分離する分離領域の誘電体材料上に少なくとも部分的に位置決めされる。このようなものとして、導電性コンタクト・ピラー３２３は、ピラー３２３がキャパシタ３２０の隣接するストリング間にあるのでそれらが対応するそれぞれのキャパシタの「背面」に設置されるとみなされることができる。
複数の実施形態において、プレーナ型キャパシタに比べて相対的に高アクペクト比を有する強誘電体キャパシタ３２０−０、３２０−１、３２０−２は、複数の対応するＢＲＡＤ３１２に関するピッチ上に形成され、以前の強誘電体メモリに比べてより小さい設置面積及び増加した密度を達成することが可能である。いくつかの実施形態において、４Ｆ２である強誘電体連鎖型アーキテクチャを達成する。いくつかの実施形態において、導電性コンタクト・ピラー３２３は、強誘電体ストレージ・デバイス３２０−０、３２０−１の対応するストリングの「背面」にある位置に位置決めされることが可能であり、以前の強誘電体メモリに比べてより小さい設置面積及び増加した密度を達成することができる、ストリングの強誘電体ストレージ・デバイス３２０−０、３２０−１のアライメントに（たとえば、これらの間に）導電性コンタクト・ピラー３２３を形成する実施形態に比べて互いに近接にストリングの強誘電体ストレージ・デバイス３２０−０、３２０−１を位置決めすることを可能にする。
図４は、本開示の複数の実施形態に従いメモリ・アレイ４００の１部の３次元図を説明する。
メモリ・アレイ４００は、選択線４０４、複数の強誘電体キャパシタ４２０、複数の電極４２１、４３０、コンタクト・ピラー４２３、アクセス・デバイス４１２、ワード線４０６、ビット線４０８、及び／または分離領域４４０に結合された選択トランジスタ４１０を介して、強誘電体ストレージ・デバイス４２０に結合されたプレート線４０２を含む。アレイ４００は、図１、図２Ａ、図２Ｂ、及び図３で示されるような連鎖型構成で結合された複数の強誘電体メモリ・セルを含む。このメモリ・セルは、それぞれのＢＲＡＤ（たとえば、４１２−０、４１２−１、４１２−２）上に形成された強誘電体キャパシタ（たとえば、４２０−０、４２０−１、４２０−２）を各々含む。
アクセス・デバイス（たとえば、４１２−０、４１２−１、４１２−２）は、それぞれワード線（たとえば、４０６−０、４０６−１、４０６−２）、１組のソース／ドレイン領域４１５、４１７（たとえば、アクティブ領域）、及びキャッピング材料４０７に結合されたゲートを含む。ゲート酸化物材料は、ゲート及びキャッピング材料を形成するゲート・トレンチの側壁部上に形成されることが可能である。アクセス・デバイスのゲートは、基板（図示せず）の表面下に設置される（たとえば、これに埋め込まれる）。ソース／ドレイン領域４１５、４１７は、基板内に広がるドープされた領域であることが可能である。
本明細書で記述されるように、アレイ４００の強誘電体キャパシタ４２０は、１組のキャパシタ電極間に強誘電体材料を備える。この１組のキャパシタ電極は、上部キャパシタ電極及び下部キャパシタ電極と言われることが可能である。強誘電体キャパシタ４２０の下部キャパシタ電極は、導電性コンタクト４３０を介してアクセス・デバイス４１２のソース／ドレイン領域４１５に結合される。上部キャパシタ電極は、導電性コンタクト４２１及び導電性コンタクト・ピラー４２３を介してアクセス・デバイス４１２のソース／ドレイン領域４１７に結合される。
複数の実施形態において、強誘電体材料は、たとえば、約３００オングストロームの長さ及び／または幅寸法または直径及び約１０キロオングストローム以上の高さを有することが可能である、コンテナの寸法により有益であることが可能である、原子層堆積（ＡＬＤ）を介して形成される（たとえば、堆積する）ことが可能である。コンテナのアスペクト比が１０：１以上である例において、たとえば、物理気相成長（ＰＶＤ）のような他の堆積プロセスを使用してコンテナ内に強誘電体を適切に形成することは、困難である可能性がある。
強誘電体キャパシタ４２０の追加のローは、分離領域４４０を使用して分離される。分離領域４４０は、強誘電体キャパシタ４２０の第一ローを強誘電体キャパシタ４２０の隣接する及び／または平行な第二ローから分離するために利用される。いくつかの実施形態において、分離領域４４０は、強誘電体ストレージ・キャパシタ４２０に平行するトレンチ内に堆積した誘電体材料を備える。さらに本明細書で記述されるように、特定の実施形態において、コンタクト・ピラー４２３は、分離領域４４０に対応する誘電体材料上に少なくとも部分的にある。
図５は、本開示の複数の実施形態に従いメモリ・アレイ５００の１部の俯瞰図を説明する。図５で示された部分は、メモリ・セルの２つのストリング５０９−０及び５０９−１を含む。領域５４０は、隣接するストリング５０９−０及び５０９−１のアクセス・デバイス（たとえば、ＢＲＡＤ）間の分離領域（たとえば、ＳＴＩトレンチ）を表す。
本明細書で記述されるように、ストリング５０９−０及び５０９−１の強誘電体キャパシタ（たとえば、５２０−０、５２０−１、５２０−２）は、直列で（たとえば、連鎖型アーキテクチャで）結合される。すなわち、強誘電体キャパシタ５２０−０は、コンタクト・ピラー５２３に接続された導電性コンタクト５２１（たとえば、上部導電性コンタクト）を介して強誘電体キャパシタ５２０−１に結合される。加えて、強誘電体キャパシタ５２０−１は、導電性コンタクト（たとえば、下部導電性コンタクト）（図示せず）を介して強誘電体キャパシタ５２０−２に結合される。強誘電体キャパシタ５２０の第一ストリング５０９−０及び強誘電体キャパシタ５２０の第二ストリング５０９−１は、誘電体材料を含む分離領域５４０の少なくとも１部とトレンチを含む分離領域５４０により分離される。
いくつかの実施形態において、コンタクト・ピラー５２３は、強誘電体キャパシタ５２０−０及び強誘電体キャパシタ５２０−１間に位置決めされる。特定の実施形態において、コンタクト・ピラー５２３は、強誘電体キャパシタ５２０−０及び強誘電体キャパシタ５２０−１間で等距離である位置に位置決めされる。すなわち、特定の実施形態において、コンタクト・ピラー５２３及び強誘電体キャパシタ５２０−０間の距離は、コンタクト・ピラー５２３及び強誘電体キャパシタ５２０−１間の距離に等しい。特定の実施形態において、コンタクト・ピラー５２３は、強誘電体キャパシタ５２０−０、５２０−１の表側及び裏側から等距離である位置に位置決めされる。すなわち、コンタクト・ピラー５２３は、強誘電体キャパシタ５２０−０及び強誘電体キャパシタ５２０−１間で相対的に中心位置に位置決めされる。
いくつかの実施形態において、コンタクト・ピラー５２３は、強誘電体キャパシタ５２０の「背面」である位置に位置決めされる。たとえば、コンタクト・ピラー５２３が強誘電体キャパシタ５２０間の相対的に中心位置の位置に設置されないときに、コンタクト・ピラー５２３は、ストリング５０９−０内の強誘電体キャパシタ５２０の「背面」に設置される。いくつかの実施形態において、少なくとも１部のコンタクト・ピラー５２３が分離領域５４０の１部上にあるようにコンタクト・ピラー５２３を形成する。たとえば、いくつかの実施形態において、コンタクト・ピラー５２３は、隣接するストリング５０９−１の強誘電体キャパシタから第一ストリング５０９−０の強誘電体キャパシタ５２０を分離する分離領域５４０の誘電体材料上に少なくとも部分的に位置決めされる。このようなものとして、導電性コンタクト・ピラー５２３は、ピラー５２３がキャパシタ５２０の隣接するストリング５０９間にあるためそれらが対応するそれぞれのキャパシタ５２０の「背面」に設置されるとみなされることができる。
アレイ５００の強誘電体キャパシタ５２０は、１組のキャパシタ電極５２９及び５２７間に強誘電体材料５２５を備える。電極５２９は、下部電極と言われることができ、電極５２７は、上部電極と言われることができる。
キャパシタ電極５２９は、導電性コンタクトを介してアクセス・デバイスのソース／ドレイン領域に結合される。キャパシタ電極５２７は、導電性コンタクト５２１及び導電性コンタクト・ピラー５２３を介してアクセス・デバイスのソース／ドレイン領域に結合される。
複数の実施形態において、強誘電体材料５２５は、たとえば、約３００オングストロームの長さ及び／または幅寸法または直径５７１−１、５７１−２及び約１０キロオングストローム以上の高さを有することが可能である、コンテナの寸法により有益であることが可能である、原子層堆積（ＡＬＤ）を介して形成される（たとえば、堆積する）ことが可能である。直径５７１−１、５７１−２は、加工寸法（Ｆ）であることが可能である。加えて、強誘電体材料５２５は、約１００オングストロームの長さ５７７、約５０オングストロームの長さ５７５、及び約５０オングストロームの長さ５７３を有することが可能である。コンテナのアスペクト比が１０：１以上である例において、たとえば、物理気相成長（ＰＶＤ）のような他の堆積プロセスを使用してコンテナ内に強誘電体を適切に形成することは困難である可能性がある。
強誘電体キャパシタ・ストリング５０９−０、５０９−１の「背面」にコンタクト・ピラー５２３を位置決めすることは、強誘電体メモリ・アレイ５００内の空間をセーブする。たとえば、分離領域５４０と関連した誘電体部分上にコンタクト・ピラー５２３を位置決めすることは、コンタクト・ピラー５２３を強誘電体キャパシタ５２０−０、５２０−１間に位置決めする実施形態に比べて強誘電体キャパシタ５２０−１へ相対的に近接する位置に強誘電体キャパシタ５２０−０を位置決めすることを可能にすることができる。
図６は、本開示の複数の実施形態に従い強誘電体メモリ・アレイ６００を含むメモリ・システム６５０の形式で装置のブロック図を説明する。メモリ・システム６５０は、本明細書の以下で記述されるもののような、不揮発性強誘電体メモリ・セルのアレイ６００を含む、メモリ・デバイス６５４に結合されたメモリ・アクセス・デバイス６５２（たとえば、ホスト・プロセッサ、ファームウェアなど）を含む。複数の実施形態において、また、メモリ・デバイス６５４、メモリ・アレイ６００、及び／またはコントローラ６５５は、「装置」とみなされることができる。
メモリ・デバイス６５４及びメモリ・アクセス・デバイス６５２は、別個の集積回路として実現されることが可能である、またはアクセス・デバイス６５２及びメモリ・デバイス６５４は、同じ集積回路、チップ、若しくはパッケージに組み込まれることが可能である。メモリ・アクセス・デバイス６５２は、特定用途向け集積回路（ＡＳＩＣ）のような、ファームウェア内で実現された、ディスクリート・デバイス（たとえば、マイクロプロセッサ）またはある他のタイプのプロセス回路であることが可能である。
Ｉ／Ｏ接続６７２及び制御接続６７０は、メモリ・アクセス・デバイス６５２及びメモリ・デバイス６５４間に通信インタフェースを備える。図６の実施形態は、アドレス回路６５８を含み、Ｉ／Ｏ回路６６２を介してＩ／Ｏ接続６７２経由で提供されたアドレス信号をラッチする。アドレス信号は、ロー・デコーダ６５０及びカラム・デコーダ６６６により受信及び復号され、メモリ・アレイ６００にアクセスする。
メモリ・デバイス６５４は、読み出し／ラッチ回路６６８を使用してメモリ・アレイ・カラム内の電圧及び／または電流変化を感知することでメモリ・アレイ６００内のデータを感知する。読み出し／ラッチ回路６６８は、メモリ・アレイ６００から１ページ（たとえば、ロー）のデータを読み出してラッチすることが可能である。メモリ・アクセス・デバイス６５２とＩ／Ｏ接続６７２経由での双方向データ通信用のＩ／Ｏ回路６６２を含む。メモリ・アレイ６００にデータを書き込む書き込み回路６６４を含む。
制御ロジック回路、ソフトウェア、及び／またはファームウェアとして実現されることができる、コントローラ６５５は、メモリ・アクセス・デバイス６５２から制御接続６７０により通信された信号を復号する。コントローラ６５５は、たとえば、データ・センシング（たとえば、読み出し）及びデータ・プログラミング（たとえば、書き込み）を有する、メモリ・デバイス６５４上での、及びメモリ・アレイ６００の動作を制御することが可能である。
特定の実施形態を本明細書で図示及び記述しているが、当業者は、同じ結果を達成するように計画された構成を示された特定の実施形態の代わりに用いることが可能であることを理解するであろう。本開示は、本開示のさまざまな実施形態の適応形態または変形形態を包含することを意図される。上記の説明が例示的な方式で行われていて限定的なものではないことを理解するべきである。上記の実施形態の組み合わせ、及び本明細書で具体的に記述されない他の実施形態は、上記の説明を再検討する際に当業者に明らかであろう。本開示のさまざまな実施形態の範囲は、上記の構造及び方法を使用する他の適用を有する。それゆえに、本開示のさまざまな実施形態の範囲は、このような特許請求の範囲に権利を与える均等物の全範囲に加えて、添付の特許請求の範囲を参照して決定されるべきである。
前述の発明を実施するための形態において、さまざまな特徴は、本開示を合理化する目的のために単一の実施形態にまとめられる。本開示の方法は、本開示の開示された実施形態が各請求項で明示的に記述されるよりも多くの特徴を使用する必要がある意図を反映するものとして解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、発明の主題は、単一の開示された実施形態のすべての特徴より少ないことにある。このようにして、以下の特許請求の範囲は、各請求項が別個の実施形態として自立していながら、発明を実施するための形態に本明細書により組み込まれる。
メモリ・デバイスは内部の半導体、コンピュータ内の集積回路または他の電子機器として一般的に提供される。特に、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、シンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）、強誘電体ランダム・アクセス・メモリ（ＦｅＲＡＭ）、磁気抵抗ランダム・アクセス・メモリ（ＭＲＡＭ）、抵抗変化型メモリ（ＲＲＡＭ）、及びフラッシュ・メモリを含む、多くの異なるタイプのメモリがある。いくつかのタイプのメモリ・デバイスは、不揮発性メモリであることが可能であり、高メモリ密度、高い信頼性、及び低消費電力を必要としている広範囲の電子アプリケーションのために使用されることが可能である。不揮発性メモリは、たとえば、パーソナル・コンピュータ、ポータブル・メモリ・スティック、ソリッド・ステート・ドライブ（ＳＳＤ）、デジタル・カメラ、携帯電話、ＭＰ３プレーヤのようなポータブル・ミュージック・プレイヤ、ムービ・プレイヤ、及び他の電子機器内で使用されることができる。揮発性メモリ・セル（たとえば、ＤＲＡＭセル）は、電力のない中でそれらの格納された状態を保持する不揮発性メモリ・セル（たとえば、フラッシュ・メモリ・セル）とは対照的に、それらの格納されたデータ状態（たとえば、リフレッシュ・プロセスを介して）を保持するために電力を必要とする。しかしながら、ＤＲＡＭセルのようなさまざまな揮発性メモリ・セルは、フラッシュ・メモリ・セルのようなさまざまな不揮発性メモリ・セルより高速で動作する（たとえば、プログラムされる、読み出される、消去されるなど）ことができる。
図１は、本開示の複数の実施形態に従いメモリ・アレイ１００の１部の概略を図示する。このアレイ１００は、連鎖型構成（たとえば、直列で接続された）内の不揮発性強誘電体メモリ・セルを備えるが、実施形態はこの実施例に制限されない。メモリ・アレイ１００は、アクセス線または「ワード線」と本明細書で言われることができる、導電線１０６−０、１０６−１、１０６−２、及び１０６−３、ならびにセンス線または「ビット線」と言われることができる、交差する導電線１０８−０、１０８−１、及び１０８−２を含む。デジタル環境内のアドレス指定を容易にするために、複数のワード線１０６−０〜１０６−３及び複数のビット線１０８−０〜１０８−２は、それぞれ２つのなんらかの累乗（たとえば、２５６本のワード線×４,０９６本のビット線）であることが可能である。ワード線及び／またはビット線は、導電性材料（複数を含む）（たとえば、窒化チタン、窒化タンタル、プラチナ、銅、タングステン、窒化タングステン、及び／またはルテニウムなど、導電性材料及び／またはそれらの組み合わせのような、金属）を含むことが可能である。３本のビット線及び４本のワード線を図１で示すが、実施形態は、特定の数のビット線及び／またはワード線に制限されない。
アクセス・デバイス（たとえば、２１２−０、２１２−１、２１２−２）は、それぞれのワード線（たとえば、２０６−０（ＷＬ０）、２０６−１（ＷＬ１）、２０６−２（ＷＬ２））に結合されたゲート、１組のソース／ドレイン領域２１５、２１７（たとえば、アクティブ領域）、及びキャッピング材料２０７を備える。図２Ａで示されないが、ゲート酸化物材料は、このゲート及びキャッピング材料を形成するゲート・トレンチの側壁部上に形成されることが可能である。このゲートは、他の導電性材料の中では、ドープされたポリシリコン材料、窒化チタン（ＴｉＮ）、及び／または窒化タンタル（ＴａＮ）など、及び／またはそれらの組み合わせのような導電性材料を含むことが可能である。アクセス・デバイスのゲートは、基板２０３の表面下に（たとえば、これに埋め込まれて）設置される。基板２０３は、たとえば、さまざまなドープされた及び／またはドープされない半導体材料を含むことができる基板構造の中でも、半導体基板、シリコン・オン・インシュレータ（ＳＯＩ）基板、及び／またはシリコン・オン・サファイア（ＳＯＳ）基板であることが可能である。ｘソース／ドレイン領域２１５、２１７は、基板２０３内に広がるドープされた領域であることが可能である。ソース／ドレイン領域２１５、２１７は、イオン注入または他の適切なドーピング・プロセスを介して、リン、砒素、及び／または硼素イオンを含む種のようなさまざまな化学種でドープされることが可能である。ソース／ドレイン領域２１５のドーピング濃度は、ソース／ドレイン領域２１７のドーピング濃度と同じであってもよい、またはこれと同じでなくてもよい。アクセス・デバイス２１２のキャッピング材料は、適切な誘電体材料の中でも窒化シリコン（ＳｉＮ）のような、誘電体材料であることが可能である。

Claims (30)

  1. 基板内に形成された埋設凹部アクセス・デバイス（ＢＲＡＤ）、及び
    前記ＢＲＡＤ上に形成された強誘電体キャパシタ、
    を備える、メモリ・セル。
  2. 前記強誘電体キャパシタは、それらの内に形成された強誘電体材料を含むコンテナ・キャパシタである、請求項１の前記メモリ・セル。
  3. 前記強誘電体材料は、原子層堆積を介して形成される、請求項２の前記メモリ・セル。
  4. 前記強誘電体材料は、前記コンテナ・キャパシタのコンテナ内の電極材料の側壁部上に形成される、請求項２の前記メモリ・セル。
  5. 前記コンテナの高さは、約１０キロオングストローム以上であり、前記コンテナの直径は、約６００オングストローム以下である、請求項４の前記メモリ・セル。
  6. 前記ＢＲＡＤのゲートは、前記ＢＲＡＤに対応する第一ソース／ドレイン領域及び第二ソース／ドレイン領域間に形成され、前記ゲートは、前記第一及び前記第二ソース／ドレイン領域のうちの少なくとも１つの上面下方に形成される、請求項１〜５のうちの１つの前記メモリ・セル。
  7. 前記強誘電体キャパシタの下部電極は、前記第一ソース／ドレイン領域に結合され、前記強誘電体キャパシタの上部電極は、前記第二ソース／ドレイン領域に結合される、請求項６の前記メモリ・セル。
  8. 前記上部電極に及び前記第二ソース／ドレイン領域に結合された導電性コンタクトをさらに備える、請求項７の前記メモリ・セル。
  9. 前記導電性コンタクトは、前記第二ソース／ドレイン領域上に少なくとも部分的に、ならびに前記メモリ・セル及び隣接するメモリ・セル間の分離領域に対応する誘電体材料上に少なくとも部分的に形成される、請求項８の前記メモリ・セル。
  10. 前記強誘電体キャパシタは、前記ＢＲＡＤに関するピッチ上にある、請求項１〜５のうちの１つの前記メモリ・セル。
  11. 前記メモリ・セルは、前記メモリ・セルに対応する加工寸法であるＦに関して４Ｆ２アーキテクチャを達成する、請求項１〜５のうちの１つの前記メモリ・セル。
  12. 前記強誘電体キャパシタは、隣接するメモリ・セルの強誘電体キャパシタに関して直列で結合される、請求項１〜５のうちの１つの前記メモリ・セル。
  13. 基板内に埋設凹部アクセス・デバイス（ＢＲＡＤ）を形成し、前記ＢＲＡＤのゲートは、前記ＢＲＡＤに対応する、第一ソース／ドレイン領域の上面下方及び第二ソース／ドレイン領域の上面下方に形成され、
    前記ＢＲＡＤのキャッピング材料上に、及び前記第一ソース／ドレイン領域上に第一電極コンタクトを形成し、
    前記第一電極コンタクト上に強誘電体キャパシタに対応するコンテナを形成し、
    前記コンテナ内に、及び前記第一電極コンタクト上に前記強誘電体キャパシタの下部電極を形成し、
    前記コンテナ内に強誘電体材料を形成し、
    前記コンテナ内に上部電極を形成し、
    前記第二ソース／ドレイン領域上に導電性ピラーの少なくとも１部を形成し、前記導電性ピラーは、第二電極コンタクトを介して前記上部電極に結合される、
    ことを備える、メモリ・セルを形成する方法。
  14. 前記ＢＲＡＤに関するピッチ上に前記強誘電体キャパシタを形成することを備える、請求項１３の前記方法。
  15. 前記ＢＲＡＤ及び隣接するメモリ・セルのＢＲＡＤ間に分離領域を形成し、
    前記分離領域に対応する誘電体材料上に前記導電性ピラーの少なくとも１部を形成する、
    ことを備える、請求項１３の前記方法。
  16. 第一導電線及び第二導電線間の複数の追加のメモリ・セルのそれぞれの強誘電体キャパシタに関して直列で前記強誘電体キャパシタを形成することをさらに備える、請求項１３の前記方法。
  17. 前記コンテナは、少なくとも２０：１のアスペクト比を有し、前記コンテナ内に前記強誘電体材料を形成することは、
    チタン酸ジルコン酸鉛（ＰＺＴ）材料、
    タンタル酸ストロンチウム・ビスマス（ＳＢＴ）材料、
    酸化ハフニウム系材料、及び
    酸化ジルコニウム系材料、
    のうちの少なくとも１つを堆積させることを備える、請求項１３〜１６のうちの１つの前記方法。
  18. 前記酸化ハフニウム系材料及び前記酸化ジルコニウム系材料は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、ニオブ（Ｎｂ）、イットリウム（Ｙ）、バリウム（Ｂａ）、チタン（Ｔｉ）、及び／またはそれらの組み合わせのうちの少なくとも１つでドープされる、請求項１７の前記方法。
  19. 第一導電線及び第二導電線間に直列で結合された第一複数の強誘電体キャパシタ、ならびに
    前記第一導電線及び第三導電線間に直列で結合された第二複数の強誘電体キャパシタ、
    を備え、
    各前記第一及び第二複数の強誘電体キャパシタは、前記対応する強誘電体キャパシタの下方に形成されたゲート電極を含むそれぞれの埋設凹部アクセス・デバイス（ＢＲＡＤ）に結合される、
    強誘電体ランダム・アクセス・メモリ（ＦｅＲＡＭ）。
  20. 各前記第一複数の強誘電体キャパシタは、コンテナ内に形成され、
    前記コンテナの側壁部上に、及び下部電極コンタクト上に形成された下部電極、
    前記コンテナ内に、及び前記下部電極の側壁部上に形成された強誘電体材料、ならびに
    前記コンテナ内に、及び前記強誘電体材料の側壁部上に形成された上部電極、
    を含み、
    前記上部電極は、導電性ピラーを介して前記対応するＢＲＡＤのソース／ドレイン領域に結合され、前記導電性ピラーの少なくとも１つの第一部分は、前記第一複数の強誘電体キャパシタに対応するＢＲＡＤ及び前記第二複数の強誘電体キャパシタに対応するＢＲＡＤを分離する分離領域の誘電体材料上に形成される、
    請求項１９の前記ＦｅＲＡＭ。
  21. 前記第一導電線は、プレート線であり、前記第二導電線は、ビット線であり、前記第三導電線は、別のビット線である、請求項２０の前記ＦｅＲＡＭ。
  22. 前記第一複数の強誘電体キャパシタのうちの少なくとも１つは、
    チタン酸ジルコン酸鉛（ＰＺＴ）、及び
    タンタル酸ストロンチウム・ビスマス（ＳＢＴ）、
    酸化ハフニウム系材料、及び
    酸化ジルコニウム系材料、
    を含む前記群から選択された強誘電体ストレージ材料を備える、請求項１８〜２１のうちの１つの前記ＦｅＲＡＭ。
  23. 前記第一複数の強誘電体キャパシタは、少なくとも４つの強誘電体キャパシタを含む、請求項１８〜２１のうちの１つの前記ＦｅＲＡＭ。
  24. 前記第一複数の強誘電体キャパシタは、少なくとも８つの強誘電体キャパシタを含む、請求項１８〜２１のうちの１つの前記ＦｅＲＡＭ。
  25. 前記第一複数の強誘電体キャパシタを前記第一導電線に選択的に結合するように構成された第一選択デバイス、及び
    前記第二複数の強誘電体キャパシタを前記第一導電線に選択的に結合するように構成された第二選択デバイス、
    をさらに備える、請求項１８〜２１のうちの１つの前記ＦｅＲＡＭ。
  26. それぞれの第一複数のメモリ・セルに対応する第一複数の埋設凹部アクセス・デバイス（ＢＲＡＤ）を形成し、
    前記第一複数のＢＲＡＤ上に第一複数の強誘電体キャパシタを形成し、
    それぞれの第二複数のメモリ・セルに対応する第二複数のＢＲＡＤを形成し、
    前記第二複数のＢＲＡＤ上に第二複数の強誘電体キャパシタを形成し、
    前記第一複数の強誘電体キャパシタは、第一導電線及び第二導電線間に互いに関して直列で結合され、
    前記第二複数の強誘電体キャパシタは、前記第一導電線及び第三導電線間に互いに関して直列で結合される、
    ことを備える、強誘電体ランダム・アクセス・メモリ（ＦｅＲＡＭ）を形成する方法。
  27. 前記第一複数のＢＲＡＤを形成することは、
    ポリシリコン材料、
    窒化チタン、及び
    窒化タンタル、
    のうちの少なくとも１つで前記複数のＢＲＡＤのゲートを形成する、
    ことを備える、請求項２６の前記方法。
  28. 前記第一複数のＢＲＡＤを形成することは、
    基板の表面下方に前記ＢＲＡＤのゲートを形成する、
    ことを備える、請求項２６の前記方法。
  29. 前記第一複数の強誘電体キャパシタを形成することは、
    前記第一複数のＢＲＡＤ上に複数の導電性コンタクトを形成し、
    前記導電性コンタクト上に誘電体材料を堆積させ、
    前記誘電体材料内の複数のコンテナにエッチングし、前記複数のコンテナ内に第一導電性材料を堆積させ、
    原子層堆積を介して、前記第一導電性材料上に強誘電体材料を堆積させ、
    前記複数のコンテナ内に第二導電性材料を堆積させる、
    ことを備える、請求項２６〜２８のうちの１つの前記方法。
  30. 前記第一導電性材料は、前記強誘電体キャパシタの下部電極として作用し、前記第二導電性材料は、前記強誘電体キャパシタの上部電極として作用する、請求項２９の前記方法。
JP2016564312A 2014-04-28 2015-04-22 メモリ・セル形成方法 Active JP6286064B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/263,610 2014-04-28
US14/263,610 US9768181B2 (en) 2014-04-28 2014-04-28 Ferroelectric memory and methods of forming the same
PCT/US2015/026994 WO2015167887A1 (en) 2014-04-28 2015-04-22 Ferroelectric memory and methods of forming the same

Publications (2)

Publication Number Publication Date
JP2017518632A true JP2017518632A (ja) 2017-07-06
JP6286064B2 JP6286064B2 (ja) 2018-02-28

Family

ID=54335498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016564312A Active JP6286064B2 (ja) 2014-04-28 2015-04-22 メモリ・セル形成方法

Country Status (7)

Country Link
US (2) US9768181B2 (ja)
EP (1) EP3138128A4 (ja)
JP (1) JP6286064B2 (ja)
KR (1) KR101965941B1 (ja)
CN (1) CN106463512B (ja)
TW (2) TWI625842B (ja)
WO (1) WO2015167887A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11068166B2 (en) 2016-08-31 2021-07-20 Micron Technology, Inc. Hybrid memory device using different types of capacitors and operating method thereof
JP2022525725A (ja) * 2019-02-27 2022-05-19 ケプラー コンピューティング インコーポレイテッド 一方向のプレートライン及びビットライン並びにピラーキャパシタを有する高密度低電圧ｎｖｍ
US11659714B1 (en) 2021-05-07 2023-05-23 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer, and method of forming such
US11765908B1 (en) 2023-02-10 2023-09-19 Kepler Computing Inc. Memory device fabrication through wafer bonding
US11810608B1 (en) 2021-06-04 2023-11-07 Kepler Computing Inc. Manganese or scandium doped multi-element non-linear polar material gain memory bit-cell

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US10163917B2 (en) * 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
US10937783B2 (en) * 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10229921B2 (en) * 2017-02-03 2019-03-12 International Business Machines Corporation Structure featuring ferroelectric capacitance in interconnect level for steep sub-threshold complementary metal oxide semiconductor transistors
US10153020B1 (en) 2017-06-09 2018-12-11 Micron Technology, Inc. Dual mode ferroelectric memory cell operation
US10163480B1 (en) * 2017-07-27 2018-12-25 Micron Technology, Inc. Periphery fill and localized capacitance
US10032496B1 (en) 2017-07-27 2018-07-24 Micron Technology, Inc. Variable filter capacitance
CN108269808B (zh) * 2018-01-11 2020-09-25 上海华虹宏力半导体制造有限公司 Sonos器件及其制造方法
US10347322B1 (en) * 2018-02-20 2019-07-09 Micron Technology, Inc. Apparatuses having memory strings compared to one another through a sense amplifier
US10825867B2 (en) * 2018-04-24 2020-11-03 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10950663B2 (en) 2018-04-24 2021-03-16 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10930333B2 (en) * 2018-08-29 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded ferroelectric memory cell
US11380709B2 (en) * 2018-09-04 2022-07-05 Sandisk Technologies Llc Three dimensional ferroelectric memory
US10998338B2 (en) * 2018-11-13 2021-05-04 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with heterostructure active regions
US11189623B2 (en) 2018-12-18 2021-11-30 Micron Technology, Inc. Apparatuses, memory devices, and electronic systems
US10833092B2 (en) * 2019-01-23 2020-11-10 Micron Technology, Inc. Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
US10847201B2 (en) 2019-02-27 2020-11-24 Kepler Computing Inc. High-density low voltage non-volatile differential memory bit-cell with shared plate line
US10818666B2 (en) 2019-03-04 2020-10-27 Micron Technology, Inc. Gate noble metal nanoparticles
US11769789B2 (en) * 2019-03-28 2023-09-26 Intel Corporation MFM capacitor with multilayered oxides and metals and processes for forming such
US10763212B1 (en) * 2019-04-18 2020-09-01 Nanya Technology Corporation Semiconductor structure
US11088147B2 (en) * 2019-06-26 2021-08-10 Micron Technology, Inc. Apparatus with doped surfaces, and related methods with in situ doping
US11211491B2 (en) * 2019-07-24 2021-12-28 Nanya Technology Corporation Semiconductor memory structure having drain stressor, source stressor and buried gate and method of manufacturing the same
CN110534505A (zh) * 2019-08-29 2019-12-03 华中科技大学 一种三维铁电电容器件、制备方法及铁电存储器
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
US11482528B2 (en) * 2019-12-27 2022-10-25 Kepler Computing Inc. Pillar capacitor and method of fabricating such
TW202139270A (zh) * 2020-02-27 2021-10-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
US11404570B2 (en) * 2020-02-27 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with embedded ferroelectric field effect transistors
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US11997853B1 (en) 2022-03-07 2024-05-28 Kepler Computing Inc. 1TnC memory bit-cell having stacked and folded planar capacitors with lateral offset
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255483A (ja) * 1996-06-10 1998-09-25 Toshiba Corp 半導体記憶装置とそれを搭載したシステム
JP2002134707A (ja) * 2000-10-30 2002-05-10 Toshiba Corp 強誘電体メモリ及びその製造方法
JP2005174977A (ja) * 2003-12-08 2005-06-30 Toshiba Corp 強誘電体記憶装置及びその製造方法
JP2005277170A (ja) * 2004-03-25 2005-10-06 Toshiba Corp 強誘電体メモリ装置
JP2008085178A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体装置及びその製造方法
JP2010192520A (ja) * 2009-02-16 2010-09-02 Elpida Memory Inc 半導体装置の製造方法
JP2011155198A (ja) * 2010-01-28 2011-08-11 Toshiba Corp 半導体装置
JP2013042140A (ja) * 2011-08-16 2013-02-28 Samsung Electronics Co Ltd 情報格納装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974252B2 (ja) * 1989-08-19 1999-11-10 富士通株式会社 半導体記憶装置
US6320782B1 (en) 1996-06-10 2001-11-20 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
KR100224729B1 (ko) * 1996-12-10 1999-10-15 윤종용 반도체장치의 강유전체 커패시터 및 그 제조방법
US6281535B1 (en) 1999-01-22 2001-08-28 Agilent Technologies, Inc. Three-dimensional ferroelectric capacitor structure for nonvolatile random access memory cell
DE10058782B4 (de) * 2000-11-27 2006-03-23 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung
US6858890B2 (en) * 2002-06-04 2005-02-22 Infineon Technologies Aktiengesellschaft Ferroelectric memory integrated circuit with improved reliability
KR100707181B1 (ko) 2005-02-14 2007-04-13 삼성전자주식회사 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7842990B2 (en) 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
JP5030439B2 (ja) * 2006-02-28 2012-09-19 株式会社リケン 摺動部材
JP4952148B2 (ja) 2006-08-29 2012-06-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2009267063A (ja) * 2008-04-24 2009-11-12 Toshiba Corp 半導体装置
TW201007930A (en) * 2008-08-07 2010-02-16 Nanya Technology Corp Dynamic random access memory structure, array thereof, and method of making the same
JP2012256702A (ja) 2011-06-08 2012-12-27 Rohm Co Ltd 強誘電体キャパシタ
US20130020623A1 (en) 2011-07-18 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device
US8518792B2 (en) * 2011-08-12 2013-08-27 Cypress Semiconductor Corporation Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) having a ferroelectric capacitor aligned with a three dimensional transistor structure
JP2013187398A (ja) * 2012-03-08 2013-09-19 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255483A (ja) * 1996-06-10 1998-09-25 Toshiba Corp 半導体記憶装置とそれを搭載したシステム
JP2002134707A (ja) * 2000-10-30 2002-05-10 Toshiba Corp 強誘電体メモリ及びその製造方法
JP2005174977A (ja) * 2003-12-08 2005-06-30 Toshiba Corp 強誘電体記憶装置及びその製造方法
JP2005277170A (ja) * 2004-03-25 2005-10-06 Toshiba Corp 強誘電体メモリ装置
JP2008085178A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体装置及びその製造方法
JP2010192520A (ja) * 2009-02-16 2010-09-02 Elpida Memory Inc 半導体装置の製造方法
JP2011155198A (ja) * 2010-01-28 2011-08-11 Toshiba Corp 半導体装置
JP2013042140A (ja) * 2011-08-16 2013-02-28 Samsung Electronics Co Ltd 情報格納装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11068166B2 (en) 2016-08-31 2021-07-20 Micron Technology, Inc. Hybrid memory device using different types of capacitors and operating method thereof
US11853552B2 (en) 2016-08-31 2023-12-26 Micron Technology, Inc. Hybrid memory device using different types of capacitors
JP2022525725A (ja) * 2019-02-27 2022-05-19 ケプラー コンピューティング インコーポレイテッド 一方向のプレートライン及びビットライン並びにピラーキャパシタを有する高密度低電圧ｎｖｍ
JP7420822B2 (ja) 2019-02-27 2024-01-23 ケプラー コンピューティング インコーポレイテッド 一方向のプレートライン及びビットライン並びにピラーキャパシタを有する高密度低電圧ｎｖｍ
US11659714B1 (en) 2021-05-07 2023-05-23 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer, and method of forming such
US11716858B1 (en) 2021-05-07 2023-08-01 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer which is part of a bottom electrode and a barrier, and method of forming such
US11744081B1 (en) 2021-05-07 2023-08-29 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer which is part of a bottom electrode, and method of forming such
US11810608B1 (en) 2021-06-04 2023-11-07 Kepler Computing Inc. Manganese or scandium doped multi-element non-linear polar material gain memory bit-cell
US11765908B1 (en) 2023-02-10 2023-09-19 Kepler Computing Inc. Memory device fabrication through wafer bonding

Also Published As

Publication number Publication date
US10707220B2 (en) 2020-07-07
CN106463512A (zh) 2017-02-22
TWI625842B (zh) 2018-06-01
US20180006044A1 (en) 2018-01-04
US20150311217A1 (en) 2015-10-29
EP3138128A4 (en) 2018-04-25
JP6286064B2 (ja) 2018-02-28
TW201606994A (zh) 2016-02-16
TW201714286A (zh) 2017-04-16
KR101965941B1 (ko) 2019-04-04
US9768181B2 (en) 2017-09-19
WO2015167887A1 (en) 2015-11-05
TWI570896B (zh) 2017-02-11
EP3138128A1 (en) 2017-03-08
KR20160145811A (ko) 2016-12-20
CN106463512B (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
JP6286064B2 (ja) メモリ・セル形成方法
JP6980902B2 (ja) 遮蔽メモリアーキテクチャのための装置及び方法
US10879310B2 (en) Memory circuit and formation method thereof
KR101738533B1 (ko) 적층 메모리 장치 및 그 제조 방법
US7983067B2 (en) Semiconductor memory device with ferroelectric memory
US20160064391A1 (en) Dynamic random access memory cell including a ferroelectric capacitor
US11922984B2 (en) Memory device having volatile and non-volatile memory cells
US10964701B2 (en) Vertical shared gate thin-film transistor-based charge storage memory
US11335391B1 (en) Memory cell arrangement and method thereof
KR20110040461A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US11380695B2 (en) Memory cell arrangement and method thereof
US20210272983A1 (en) Three-dimensional ferroelectric memory
US9660024B2 (en) Semiconductor device with two transistors and a capacitor
TWI771676B (zh) 鐵電記憶體的操作方法
KR100802248B1 (ko) 비휘발성 반도체 메모리 장치
TWI810965B (zh) 半導體記憶體裝置
US11469230B2 (en) Vertically separated storage nodes and access devices for semiconductor devices
US20230209801A1 (en) Semiconductor memory device
CN115360195A (zh) 半导体器件及其制备方法、存储系统

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180202

R150 Certificate of patent or registration of utility model

Ref document number: 6286064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250