JP2017517158A - プリント回路基板中のビア - Google Patents

プリント回路基板中のビア Download PDF

Info

Publication number
JP2017517158A
JP2017517158A JP2017514256A JP2017514256A JP2017517158A JP 2017517158 A JP2017517158 A JP 2017517158A JP 2017514256 A JP2017514256 A JP 2017514256A JP 2017514256 A JP2017514256 A JP 2017514256A JP 2017517158 A JP2017517158 A JP 2017517158A
Authority
JP
Japan
Prior art keywords
catalytic
adhesive
printed circuit
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017514256A
Other languages
English (en)
Other versions
JP6591533B2 (ja
Inventor
コンスタンティン・カラヴァキス
ケネス・エス・バール
Original Assignee
シエラ・サーキッツ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シエラ・サーキッツ・インコーポレーテッド filed Critical シエラ・サーキッツ・インコーポレーテッド
Publication of JP2017517158A publication Critical patent/JP2017517158A/ja
Application granted granted Critical
Publication of JP6591533B2 publication Critical patent/JP6591533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H05K3/387—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0221—Insulating particles having an electrically conductive coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0709—Catalytic ink or adhesive for electroless plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Chemically Coating (AREA)

Abstract

誘電性ラミネート材料の両面が触媒性接着剤材料で覆われた誘電性ラミネート材料の孔を通って延在するパターン化された金属層からなるプリント回路基板中のビア。触媒性接着剤の層は孔の周りの誘電性ラミネート材料の一部を被覆する。パターン化された金属層が、誘電性ラミネート材料の両面及び孔内の触媒性接着剤材料の上に配される。

Description

関連出願の相互参照
本願は、２０１４年５月１９日に出願されたプリント基板中のビアと題した米国特許出願第１４／２８１，８０２号に関連し、その利益及び優先権を主張し、これによってその全体が参照により本願に取り込まれる。
エレクトロニクス産業の小型化が、プリント回路基板（ＰＣＢ）産業において細かい電子回路の特徴をつくる圧力をかけた。ＰＣＢ及びＰＣＢコアをつくるためにしばしば用いられる印刷プロセス及びエッチングプロセスは、１ｍｉｌ以下の線及び間隔まで小さな細かい特徴にとって十分に精確でない。代わりに、触媒性ラミネートを用いた加法プロセスによって、フォトリソグラフィーで規定されたチャネル及びビア中にメッキレジストを用いて銅（Ｃｕ）メッキを選択的に実行することが可能となる。
多層板の構造は多くの異なる方法で作られることができる。一つの方法は、電子回路を両側に作るために、印刷及びエッチングによって触媒性コアが作られないことである。コアは貼り付けられラミネートされた後に、外層及び孔の穿孔及び回路化が行われる。
プリント回路基板（ＰＣＢｓ）の製造において、高密度の要求によって金属のルーティングが困難であり、製造プロセスの最後に外層が形成され得り、その後に、ＰＣＢコアの両側に触媒性接着剤コーティングが適用され得る。このコーティングは、ＰＣＢコアのラミネートを作るのに用いられるのと同じまたは同様の材料を用いて作られ得る。これによって金属トレースの良好な接着が可能となる。ＰＣＢの外層の製造は、ブラインドビアを作るためのレーザーと、トレースを作るためのフォトイメージ可能なマスクとを用いて行うことができる。
実施例に係るビア、プリント回路基板を描写した単純化された略図を示す図である。 実施例に係るプリント回路基板中にビアが形成されるプロセスのステップを描写する図である。 実施例に係るプリント回路基板中にビアが形成されるプロセスのステップを描写する図である。 実施例に係るプリント回路基板中にビアが形成されるプロセスのステップを描写する図である。 実施例に係るプリント回路基板中にビアが形成されるプロセスのステップを描写する図である。 実施例に係るプリント回路基板中にビアが形成されるプロセスのステップを描写する図である。 実施例に係るプリント回路基板中にビアが形成されるプロセスのステップを描写する図である。 実施例に係るプリント回路基板中にビアが形成されるプロセスを纏めるフローチャートである。 代替的な実施例に係るプリント回路基板中にビアが形成されるプロセスを纏めるフローチャートである。
図１は、プリント回路基板（ＰＣＢ）９の一部にあるビアを描写している。誘電性ラミネート材料１０はＰＣＢ基材（両側があるラミネートコア）として機能し、例えばガラスまたは非ガラス強化材、及び例えばエポキシ、ポリイミド、テフロン（登録商標）若しくはＰＣＢ基材に含まれるのに適した任意の他のタイプの樹脂等の樹脂から構成される。誘電性ラミネート材料１０は、例えば約０．０２８’’の厚さであり、上部接着剤層１１及び底部接着剤層１２の間に挟まれる。上部接着剤層１１及び底部接着剤層１２は、例えば、それぞれ約２５μｍ（１ｍｉｌ）の厚さである。上部接着剤層１１及び底部接着剤層１２は、例えば、エポキシ、ポリイミド、シアネートエステル、または別の適切な誘電性接着剤等の誘電性接着剤から構成される。この誘電性接着剤は、例えば、非触媒性及び触媒性充填材粒子の両方を含む。触媒性充填材粒子は、例えば、パラジウム（Ｐｄ）、鉄（Ｆｅ）、及び／または無電解の銅（Ｃｕ）がそのＣｕ＋＋からＣｕへと還元される銅メッキのために用いられる他の触媒性粒子等の金属からなる。例えば、触媒性粒子は無機充填材に被覆された金属を有する無機充填材からなり得る。例えば、無機充填材は二酸化ケイ素、カオリン、または特定の用途に適切な特性を有するいくつかの他の無機充填材であり得る。ビア１３は、例えば銅で構成され、上部接着剤層１１、誘電性ラミネート材料１０、及び底部接着剤層１２を通って延在し、ＰＣＢ９の異なる面上の回路間の電気的接続を可能にする。
ビアを形成するためのプロセスが図２から図７に描写されている。誘電性ラミネート材料１０が図２に示されている。
図３に描写されているように、各ビアについて、孔１４が誘電性ラミネート材料１０内にあけられる。孔１４は、例えば、直径が約８ｍｉｌである。ビア孔の直径は、用途や使用可能な製造プロセス等によって変化するだろう。
誘電性ラミネート材料１０の両側が触媒性接着剤で被覆され、上部接着剤層１１及び底部接着剤層１２を形成する。孔１４もまた触媒性接着剤材料２５で充填される。例えば、触媒性接着剤材料は、エポキシ、ポリイミド、シアネートエステル、または別の適切な誘電性接着剤等の誘電性接着剤から構成される。接着剤のレオロジー（粘度）は調節され、同時に孔を被覆し充填するのに用いられる方法のタイプに基づく。誘電材料は、例えば２から１２マイクロメートル（μｍ）の範囲の粒子サイズを有する、触媒性粒子を含む。代替的に、他の粒子サイズも用いられ得る。例えば、より大きな粒子サイズは上部接着剤層１１及び底部接着剤層１２上に配された銅メッキの均一性及びラフネスに影響を与え得るので、より小さな粒子サイズが好ましい。例えば、重量で、粒子は触媒性接着剤材料２５の合計重量の６から１５パーセントである。様々な用途に対して粒子の重量は触媒性接着剤材料２５の合計重量のいくらか別のパーセントであってよいので、このパーセントは例に過ぎない。この触媒性接着剤材料は、例えば、スクリーン印刷、ステンシル、又はＩＣＴ，Ｉｎｔｅｒｃｉｒｃｕｉｔ，Ｎ．Ａ．から入手可能なもの等の塗布装置若しくはＰＣＢ基材上に材料を堆積するのに用いられる産業界で知られた一以上のプロセスまたは技術を実行することができる別の塗布デバイスを用いたスクイージコーティングを用いて堆積される。
図５は触媒性接着剤材料２５を貫通してあけられた孔２６を描写する。例えば、孔２６は直径が６ｍｉｌであり、孔２６の直径の周りに触媒性接着剤材料の層１５を残す。孔２６の直径は、用途、利用可能な製造プロセス等に応じて変化するだろう。
上部接着剤層１１及び底部接着剤層１２の上にレジストの層が適用される。このレジストの層は曝露されて、上部接着剤層１１上にレジストパターン１７を、底部接着剤層１２上にレジストパターン１８を生成する。この結果が図６に示されている。
完全な無電解銅メッキが堆積され、上部接着剤層１１上に銅のパターン化層１６を、レジストが存在しない底部接着剤層１２上に銅のパターン化層１９を残す。孔２６内に銅の領域２０も形成される。例えば、銅のパターン化層１９及び銅の領域２０の厚さは０．５から１．４ｍｉｌである。図７に示されるように、レジストは取り除かれる。孔２６の直径の周りの触媒性接着剤材料は、孔２６内の銅の領域２０の良好な接着を保証する。
銅のパターン化層１６及び銅のパターン化層１９は、ＰＣＢ用のトレースとして機能する。トレースが形成された後、上部接着剤層１１及び底部接着剤層１２の曝露された部分（即ち、トレースによって覆われていない上部接着剤層１１及び底部接着剤層１２のそれらの部分）は、（任意で）例えばプラズマエッチング、レーザーアブレーション、または銅メッキにダメージを与えることなく接着剤層を除去するのに適したいくつかの他のプロセスを用いて除去され得る。
上述の実施例の一つの利点は、トレース間にエッチングしてしまうべき銅がないことである。例えば、上述した方法の代わりに銅のクラッドラミネート並びに印刷及びエッチング技術を用いてトレースを形成する場合、ラミネートの表面に埋め込まれたまま残っている銅粒子が近いショートをつくり得るので、ＰＣＢ中のトレースの幅及び間隔が１ｍｉｌ未満の際に、これが問題となる。上述の実施例では、ただ単に、銅のトレースによって覆われていない上部接着剤層１１及び底部接着剤層１２の部分を除去することによって、任意の金属粒子を除去することができる。
更に、上部接着剤層１１及び底部接着剤層１２は、銅のパターン化層１６及び銅のパターン化層１９用のまっすぐな壁を形成するのを援助する。これは、接着剤層を用いることで銅のパターン化層１６及び銅のパターン化層１９をレジストパターン１７及びレジストパターン１８で規定することが可能となるからである。銅メッキを形成するためにレジストパターンを使用することで、よりよく規定されたトレース（即ちよりまっすぐな壁の形成を有するトレース）が可能となり、インピーダンスやライン信号損失等のトレース電気特性を改良するのを助ける。例えば減法の印刷及びエッチングプロセスを用いて銅トレースが形成されると、そのトレースの断面は、レジストを用いて形成される場合に現れる正方形若しくは長方形というよりは、むしろ台形のように見える。
両側があるラミネートコアが一度回路を形成されると、回路化された層の上への追加的な触媒性接着剤の適用及び追加的な層を建てるためのレーザーまたはプラズマによるビアの形成等の知られた技術を用いて多層構造をつくることができる。
図８は上述の実施例を纏めている。ブロック４１において誘電性ラミネート材料に孔があけられる。ブロック４２において誘電性ラミネート材料の両面が触媒性接着剤で被覆される。この被覆は、触媒性接着剤中の孔の充填を含む。
ブロック４３において、第１の孔を充填する触媒性接着剤を貫通して第２の孔があけられる。触媒性接着剤の層が第２の孔の直径に残るように、第２の孔は第１の孔よりも小さな直径を有する。
ブロック４４において、誘電性ラミネート材料の両面上の触媒性接着剤材料の上にパターン化された金属層が形成される。これは、第２の孔の直径に残る触媒性接着剤の層上に金属層を配置することを含む。
任意的なブロック４５において、パターン化された金属層によって覆われていない触媒性接着剤材料の曝露された部分が除去される。
図９は、代替的な実施例を纏めている。ブロック５１において、誘電性ラミネート材料に孔があけられる。ブロック５２において、誘電性ラミネート材料の両面が触媒性接着剤で被覆される。この被覆は孔を充填しない。孔の壁が塗布され同時に誘電性ラミネート材料の両面が塗布されるように、例えば誘電性ラミネート材料を触媒性接着剤で被覆するのに産業界で標準の塗布装置を用いて、例えば、静電スプレー、スプレー、またはいくつかの他の塗布プロセスが実行される
ブロック５３において、誘電性ラミネート材料の両面の触媒性接着剤材料上にパターン化された金属層が形成される。これは、孔上に被覆された触媒性接着剤の層上に金属層を配置することを含む。
任意的なブロック５４において、パターン化された金属層によって覆われていない触媒性接着剤材料の曝露された部分が除去される。
上記議論は、単に例示的な方法及び実施形態を開示及び記述したに過ぎない。当業者には理解されるように、開示された主題は、その精神または特徴から逸脱することなく、他の特定の形態で具体化され得る。例えば、ブロック４３またはブロック５２の後で、銅の薄層（例えば１−２μｍ）を無電解銅バス中でメッキすることができ、その後、それぞれブロック４４またはブロック５３が続く。この特徴が形成された後で、基板表面上の薄い銅層は化学的な手段によって除去され得る。更に、メッキされたビアを誘電材料で充填し、それから標準的な無電解銅メッキを経験し、塞がれたビアの領域のみを暴露するレジスト及び更なる銅のメッキが続くことで、一方向スタックビアが実行され得る。メッキされたビアを充填する誘電体剤材料に触媒粉末を加え、その後、完全に付加的な無電解銅バスを用いてビア上に銅をメッキすることによって、多くのステップを除去することができる。従って、本開示は、以下の特許請求の範囲に表された本発明の範囲の例示と意図され、その限定とは意図されない。
９ プリント回路基板（ＰＣＢ）
１０ 誘電性ラミネート材料
１１ 上部接着剤層
１２ 底部接着剤層
１３ ビア
１４ 孔
１６ 銅のパターン化層
１７、１８ レジストパターン
１９ 銅のパターン化層
２０ 銅の領域
２５ 触媒性接着剤材料
２６ 孔

Claims (10)

  1. 孔があけられた誘電性ラミネート材料であって、前記誘電性ラミネート材料は触媒性接着剤で被覆され、触媒性接着剤は前記孔の周りの前記誘電性ラミネート材料の一部も被覆し、前記触媒性接着剤は二酸化ケイ素またはカオリンに被覆された金属からなる触媒性充填材粒子を含む誘電性接着剤である、誘電性ラミネート材料と、
    前記誘電性ラミネート材料の両面上の前記触媒性接着剤上のパターン化された金属層であって、前記孔の周りの前記誘電性ラミネート材料の一部を被覆する前記触媒性接着剤の層上の前記パターン化された金属層の一部を含む、パターン化された金属層と、
    を備える、プリント回路基板。
  2. 前記触媒性接着剤が、前記パターン化された金属層によって覆われていない場所から除去されている、請求項１に記載のプリント回路基板。
  3. 前記触媒性接着剤が、非触媒性及び触媒性充填材粒子を含む誘電性接着剤である、請求項１に記載のプリント回路基板。
  4. 前記触媒性接着剤が、銅メッキ用の触媒として適している金属からなる触媒性充填材粒子を含む誘電性接着剤である、請求項１に記載のプリント回路基板。
  5. 前記パターン化された金属層が銅からなる、請求項１に記載のプリント回路基板。
  6. 前記触媒性接着剤の層が、前記孔の全体を通って延在し、かつ、前記孔の全ての内壁上に延在し、
    前記パターン化された金属層が、前記孔の前記内壁上の前記触媒性接着剤によって囲まれた前記孔を通って延在する、請求項１に記載のプリント回路基板。
  7. 前記パターン化された金属層が、前記孔の前記内壁上の触媒性接着剤層にあけられた第２ドリル孔を通って延在し、前記第２ドリル孔は前記パターン化された金属層が前記誘電材料にあけられた前記孔を通って延在する空間をつくり、前記第２ドリル孔は前記誘電材料にあけられた前記孔よりも小さな直径を有する、請求項６に記載のプリント回路基板。
  8. 前記パターン化された金属層が前記孔を通って延在する空間を与えるように、前記孔の前記内壁上の前記触媒性接着剤層が十分薄く、前記パターン化された金属層が前記孔の前記内壁上の前記触媒性接着剤層によって囲まれた前記孔を通って延在する、請求項６に記載のプリント回路基板。
  9. 前記触媒性接着剤層は静電スプレーされた触媒性接着剤である、請求項８に記載のプリント回路基板。
  10. 前記触媒性充填材粒子は２５μよりも小さい、請求項１に記載のプリント回路。
JP2017514256A 2014-05-19 2015-02-05 プリント回路基板中のビア Active JP6591533B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/281,802 US9398703B2 (en) 2014-05-19 2014-05-19 Via in a printed circuit board
US14/281,802 2014-05-19
PCT/US2015/014615 WO2015178971A1 (en) 2014-05-19 2015-02-05 Via in a printed circuit board

Publications (2)

Publication Number Publication Date
JP2017517158A true JP2017517158A (ja) 2017-06-22
JP6591533B2 JP6591533B2 (ja) 2019-10-16

Family

ID=52629662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017514256A Active JP6591533B2 (ja) 2014-05-19 2015-02-05 プリント回路基板中のビア

Country Status (7)

Country Link
US (2) US9398703B2 (ja)
EP (1) EP3146812B1 (ja)
JP (1) JP6591533B2 (ja)
KR (1) KR102215572B1 (ja)
CN (2) CN106538079B (ja)
TW (1) TWI657729B (ja)
WO (1) WO2015178971A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135135A (ja) * 2016-01-25 2017-08-03 京セラ株式会社 配線基板
WO2018035184A1 (en) * 2016-08-18 2018-02-22 Sierra Circuits, Inc. Plasma etched catalytic laminate with traces and vias
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
US9706650B1 (en) 2016-08-18 2017-07-11 Sierra Circuits, Inc. Catalytic laminate apparatus and method
WO2018089798A1 (en) * 2016-11-12 2018-05-17 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
US9922951B1 (en) 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
JP6941939B2 (ja) 2016-12-22 2021-09-29 リンテック株式会社 検査部材、および検査部材の製造方法
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) * 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
US10827624B2 (en) 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
US11096271B1 (en) 2020-04-09 2021-08-17 Raytheon Company Double-sided, high-density network fabrication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544476B2 (ja) * 1975-12-25 1980-11-12
JPS61102796A (ja) * 1984-10-26 1986-05-21 日立コンデンサ株式会社 印刷配線板の製造方法
JPH0570961A (ja) * 1991-09-17 1993-03-23 Hitachi Chem Co Ltd 無電解めつき用触媒とその製造法およびその使用方法
JPH05160565A (ja) * 1991-12-06 1993-06-25 Hitachi Chem Co Ltd 配線板の製造法
JPH088513A (ja) * 1994-06-22 1996-01-12 Sumitomo Metal Mining Co Ltd プリント配線板の製造方法

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3014818A (en) 1957-12-09 1961-12-26 Du Pont Electrically conducting articles and process of making same
US3259559A (en) 1962-08-22 1966-07-05 Day Company Method for electroless copper plating
US3226256A (en) 1963-01-02 1965-12-28 Jr Frederick W Schneble Method of making printed circuits
US3269861A (en) 1963-06-21 1966-08-30 Day Company Method for electroless copper plating
US3322881A (en) 1964-08-19 1967-05-30 Jr Frederick W Schneble Multilayer printed circuit assemblies
US3370974A (en) 1965-10-20 1968-02-27 Ivan C. Hepfer Electroless plating on non-conductive materials
US3799802A (en) 1966-06-28 1974-03-26 F Schneble Plated through hole printed circuit boards
DE1690224B1 (de) 1967-08-29 1971-03-25 Standard Elek K Lorenz Ag Bad fuer die stromlose verkupferung von kunststoffplatten
US4001466A (en) 1973-11-27 1977-01-04 Formica International Limited Process for preparing printed circuits
US3925138A (en) 1973-11-27 1975-12-09 Formica Int Process for preparing an insulating substrate for use in printed circuits
US4287253A (en) 1975-04-08 1981-09-01 Photocircuits Division Of Kollmorgen Corp. Catalytic filler for electroless metallization of hole walls
JPS5288772A (en) * 1976-01-20 1977-07-25 Matsushita Electric Ind Co Ltd Method of producing printed circuit board
JPS5335163A (en) * 1976-09-14 1978-04-01 Hitachi Chemical Co Ltd Method of producing printed circuit board substrate having through hole from metallic material
US4167601A (en) 1976-11-15 1979-09-11 Western Electric Company, Inc. Method of depositing a stress-free electroless copper deposit
DE2728465C2 (de) 1977-06-24 1982-04-22 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Gedruckte Schaltung
US4145460A (en) * 1977-06-27 1979-03-20 Western Electric Company, Inc. Method of fabricating a printed circuit board with etched through holes
JPS5830760B2 (ja) 1980-10-09 1983-07-01 株式会社日立製作所 プリント回路板の製法
DE3121015C2 (de) 1981-05-27 1986-12-04 Friedr. Blasberg GmbH und Co KG, 5650 Solingen Verfahren zur Aktivierung von gebeizten Oberflächen und Lösung zur Durchführung desselben
US4354895A (en) 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards
DE3408630A1 (de) * 1984-03-09 1985-09-12 Hoechst Ag, 6230 Frankfurt Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
US4581301A (en) 1984-04-10 1986-04-08 Michaelson Henry W Additive adhesive based process for the manufacture of printed circuit boards
US4585502A (en) * 1984-04-27 1986-04-29 Hitachi Condenser Co., Ltd. Process for producing printed circuit board
US4908242A (en) 1986-10-31 1990-03-13 Kollmorgen Corporation Method of consistently producing a copper deposit on a substrate by electroless deposition which deposit is essentially free of fissures
US4954185A (en) 1987-01-14 1990-09-04 Kollmorgen Corporation Method of applying adherent coating on copper
US4774279A (en) * 1987-01-14 1988-09-27 Kollmorgen Corporation Adherent coating for copper
US5309632A (en) 1988-03-28 1994-05-10 Hitachi Chemical Co., Ltd. Process for producing printed wiring board
US5153987A (en) * 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
JPH0294592A (ja) * 1988-09-30 1990-04-05 Sony Corp 配線基板の製造方法
JPH0366194A (ja) * 1989-08-04 1991-03-20 Ibiden Co Ltd プリント配線板の製造方法
JP2825558B2 (ja) * 1989-10-25 1998-11-18 株式会社日立製作所 組成物及びこの樹脂組成物を使用した多層プリント回路板の製造方法
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
US5200720A (en) * 1990-11-27 1993-04-06 Sam Hwa Capacitor Co., Ltd. Emi bead core filter, process and apparatus thereof
US5162144A (en) 1991-08-01 1992-11-10 Motorola, Inc. Process for metallizing substrates using starved-reaction metal-oxide reduction
JPH06232558A (ja) * 1993-02-04 1994-08-19 Toshiba Corp 多層プリント配線板の製造方法
EP0744884A3 (en) * 1995-05-23 1997-09-24 Hitachi Chemical Co Ltd Method of manufacturing a multilayer printed circuit board
DE19731346C2 (de) 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
KR100633678B1 (ko) * 1998-02-26 2006-10-11 이비덴 가부시키가이샤 필드 바이어 구조를 갖는 다층프린트 배선판
JP3100131B1 (ja) * 1998-09-07 2000-10-16 キヤノン株式会社 画像形成装置
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
DE60045566D1 (de) * 1999-08-06 2011-03-03 Ibiden Co Ltd Mehrschicht-Leiterplatte
EP2053908B1 (en) * 1999-08-12 2011-12-21 Ibiden Co., Ltd. Multilayer printed wiring board with a solder resist composition
US6630743B2 (en) 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
JP2003105061A (ja) * 2001-09-27 2003-04-09 Sanei Kagaku Kk 光・熱硬化性樹脂組成物、並びに穴詰プリント配線（基）板の製造方法及び穴詰プリント配線（基）板
KR100632579B1 (ko) * 2004-04-07 2006-10-09 삼성전기주식회사 인쇄회로기판의 비아홀 형성방법
JP4146826B2 (ja) 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US20060068173A1 (en) 2004-09-30 2006-03-30 Ebara Corporation Methods for forming and patterning of metallic films
TWI291382B (en) * 2004-12-08 2007-12-21 Ind Tech Res Inst Method of forming a metal thin film with micro holes by ink-jet printing
JP2007134364A (ja) * 2005-11-08 2007-05-31 Hitachi Cable Ltd 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
JP2008218714A (ja) 2007-03-05 2008-09-18 Bridgestone Corp 光透過性電磁波シールド材及びその製造方法、並びに貴金属の極薄膜を有する微粒子及びその製造方法
EP2162237A4 (en) 2007-07-02 2011-01-12 3M Innovative Properties Co METHOD FOR STRUCTURING A SUBSTRATE
KR100936078B1 (ko) 2007-11-12 2010-01-12 삼성전기주식회사 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
US8698003B2 (en) * 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
TWI388122B (zh) 2009-04-20 2013-03-01 Unimicron Technology Corp 形成複合材料電路板結構的方法
TWI392425B (zh) 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
TWI423750B (zh) 2010-09-24 2014-01-11 Kuang Hong Prec Co Ltd 非導電性載體形成電路結構之製造方法
GB2489042A (en) 2011-03-18 2012-09-19 Conductive Inkjet Technology Ltd Photo-patternable structure
US8784952B2 (en) 2011-08-19 2014-07-22 Earthone Circuit Technologies Corporation Method of forming a conductive image on a non-conductive surface
DE102012216101B4 (de) 2012-09-12 2016-03-24 Festo Ag & Co. Kg Verfahren zum Herstellen einer in einem Substrat integrierten Spule, Verfahren zur Herstellung einer mehrschichtigen Leiterplatte und elektronisches Gerät
JP2014072324A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544476B2 (ja) * 1975-12-25 1980-11-12
JPS61102796A (ja) * 1984-10-26 1986-05-21 日立コンデンサ株式会社 印刷配線板の製造方法
JPH0570961A (ja) * 1991-09-17 1993-03-23 Hitachi Chem Co Ltd 無電解めつき用触媒とその製造法およびその使用方法
JPH05160565A (ja) * 1991-12-06 1993-06-25 Hitachi Chem Co Ltd 配線板の製造法
JPH088513A (ja) * 1994-06-22 1996-01-12 Sumitomo Metal Mining Co Ltd プリント配線板の製造方法

Also Published As

Publication number Publication date
EP3146812B1 (en) 2022-04-06
CN106538079A (zh) 2017-03-22
WO2015178971A1 (en) 2015-11-26
KR20170005097A (ko) 2017-01-11
JP6591533B2 (ja) 2019-10-16
TWI657729B (zh) 2019-04-21
KR102215572B1 (ko) 2021-02-10
EP3146812A1 (en) 2017-03-29
CN106538079B (zh) 2020-01-17
US9674967B2 (en) 2017-06-06
TW201607397A (zh) 2016-02-16
CN110933874A (zh) 2020-03-27
US20150334836A1 (en) 2015-11-19
US9398703B2 (en) 2016-07-19
US20160295708A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
JP6591533B2 (ja) プリント回路基板中のビア
US9706667B2 (en) Via in a printed circuit board
TWI569699B (zh) 印刷電路板及其製造方法
KR20100070161A (ko) 인쇄회로기판 및 그 제조방법
KR20120053921A (ko) 인쇄 회로 기판 및 그 제조 방법
JP2009283739A (ja) 配線基板および配線基板の製造方法
TWI733655B (zh) 具有輪廓化導電層的印刷電路板及其製造方法
JP2013168691A (ja) 印刷回路基板及びそのビアホールの充填方法
JP2008078343A (ja) プリント配線板及びその製造方法
KR20100002672A (ko) 인쇄회로기판 제조방법
US11406024B2 (en) Multi-layer circuit board with traces thicker than a circuit board
CN108353510B (zh) 多层印刷配线基板及其制造方法
KR102361851B1 (ko) 인쇄 배선판 및 그 제조 방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP2007095910A (ja) 配線基板の製造方法
JP2007067189A (ja) 配線基板及びその製造方法
JPH036880A (ja) ブリント配線板及びその製造方法
JP2014072311A (ja) 多層配線基板及びその製造方法
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
KR101144573B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2005150554A (ja) 配線基板の製造方法
KR101619068B1 (ko) 전극 배선 형성 방법
JP2004063641A (ja) コア基板及びそれを用いたビルドアップ高密度プリント配線板
JP2005277288A (ja) 回路基板の製造方法および回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190918

R150 Certificate of patent or registration of utility model

Ref document number: 6591533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250