JP2017135135A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2017135135A
JP2017135135A JP2016011322A JP2016011322A JP2017135135A JP 2017135135 A JP2017135135 A JP 2017135135A JP 2016011322 A JP2016011322 A JP 2016011322A JP 2016011322 A JP2016011322 A JP 2016011322A JP 2017135135 A JP2017135135 A JP 2017135135A
Authority
JP
Japan
Prior art keywords
insulating
particle
wiring board
layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016011322A
Other languages
English (en)
Inventor
原園　正昭
Masaaki Harazono
正昭 原園
孝行 梅本
Takayuki Umemoto
孝行 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016011322A priority Critical patent/JP2017135135A/ja
Priority to US15/414,167 priority patent/US9913372B2/en
Priority to CN201710055491.3A priority patent/CN106998621B/zh
Publication of JP2017135135A publication Critical patent/JP2017135135A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth

Abstract

【課題】微細な高密度配線を有する配線基板において、絶縁層の上面から下面にかけての絶縁信頼性に優れた高密度配線基板を提供すること。
【解決手段】両主面に配線導体４、６が配設された絶縁層５を有する配線基板Ａであって、絶縁層５は、絶縁樹脂中に絶縁粒子が充填された複数の粒子含有樹脂層５ａと、粒子含有樹脂層５ａ同士の間に挟持されており絶縁樹脂のみから形成された粒子非含有樹脂層５ｂと、を含んでいることを特徴とする。
【選択図】図１

Description

本発明は、高密度な微細配線を有する配線基板に関するものである。
図２に、高密度な微細配線を有する従来の配線基板Ｂの概略断面図を示す。
配線基板Ｂは、コア基板２１の上下面にビルドアップ部２２が積層されている。コア基板２１は、コア用の絶縁板２３およびコア用の配線導体２４から構成される。
ビルドアップ部２２は、ビルドアップ用の絶縁層２５およびビルドアップ用の配線導体２６から構成される。
絶縁板２３は、ガラスクロス入りの熱硬化性樹脂から成る。絶縁層２５は、絶縁粒子が充填された熱硬化性樹脂から成る。配線導体２４および２６は、銅から成る。
配線基板Ｂの熱膨張係数は、およそ８〜１３ｐｐｍ／℃程度である。
コア用の絶縁板２３は、その上面から下面に貫通する複数のスルーホール２７を有している。コア用の配線導体２４は、絶縁板２３の上下面およびスルーホール２７の壁面に被着されている。
ビルドアップ用の絶縁層２５は、コア基板２１の両面に２層ずつ積層されている。各絶縁層２５は、その上面から下面にかけて貫通する複数のビアホール２８を有している。
ビルドアップ用の配線導体２６は、各絶縁層２５の表面およびビアホール２８内に被着されている。
上面側の最表層の絶縁層２５の表面に被着された配線導体２６の一部は、半導体素子Ｓの電極Ｔに接続される半導体素子接続パッド２９を形成している。また、下面側の最表層の絶縁層２５の表面に被着された配線導体２６の一部は、外部の回路基板に接続される外部接続パッド３０を形成している。
そして、電極Ｔと半導体素子接続パッド２９との間に介在させた半田を、熱溶融させた後に冷却して固着することで半導体素子Ｓを配線基板Ｂに接続するとともに、外部接続パッド３０を外部の電気回路基板の配線導体に接続することにより、半導体素子Ｓが外部の回路基板に電気的に接続される。
半導体素子Ｓは、例えばシリコンやゲルマニウム等から成る。半導体素子Ｓの熱膨張係数は、およそ３〜４ｐｐｍ／℃程度である。
ところで、近年、携帯型の通信機器や音楽プレーヤーに代表される電子機器の小型化、高機能化が進むにつれて、これらの電子機器に用いられる半導体素子Ｓの電極Ｔは、小径かつ高密度に形成されている。
これに対応して、配線基板Ｂの半導体素子接続パッド２９も小径かつ高密度化が進んでいる。
このため、半導体素子Ｓを配線基板Ｂに接続する場合には、両者の熱伸縮差を抑制して互いに対応する電極Ｔと半導体素子接続パッド２９とを精度よく確実に接続させることが重要である。
このような熱伸縮差抑制のために、ビルドアップ用の絶縁層２５に絶縁粒子を高密度に充填して配線基板Ｂの熱膨張係数を小さくすることで半導体素子Ｓの熱膨張係数との差を小さくする場合がある。
しかしながら、従来の配線基板Ｂでは、絶縁粒子が高密度に充填された絶縁層２５において、絶縁樹脂と絶縁粒子との界面が絶縁層２５の上面から下面にかけて連続的につながることがある。このような界面は、物理的および化学的に脆弱であることから、この界面を金属イオンが移動しやすい。その結果、絶縁層２５の上面および下面に配設された配線導体２４、２６間の電気的な絶縁信頼性が低下してしまうという問題がある。
特開２００４−２０７３３８号公報
本発明は、微細な高密度配線を有する配線基板において、絶縁信頼性に優れた高密度配線基板を提供することを課題とする。
本発明の配線基板は、両主面に配線導体が配設された絶縁層を有する配線基板であって、絶縁層は、絶縁樹脂中に絶縁粒子が充填された複数の粒子含有樹脂層と、粒子含有樹脂層同士の間に挟持されており絶縁樹脂のみから形成された粒子非含有樹脂層とを含んでいることを特徴とする。
本発明の配線基板によれば、両主面に配線導体が配設された絶縁層において、絶縁樹脂中に絶縁粒子が充填された複数の粒子含有樹脂層の間に、絶縁樹脂のみから形成された粒子非含有樹脂層が挟持されている。
これにより、粒子含有樹脂層における絶縁樹脂と絶縁粒子との界面の連続性を、粒子非含有樹脂層によって分断することができるため、絶縁層の上面から下面にかけて金属イオンが移動することを有効に阻止することができる。その結果、絶縁信頼性に優れた高密度な配線を有する配線基板を提供することができる。
図１は、本発明による配線基板の一例を示す概略断面図である。 図２は、従来の配線基板の一例を示す概略断面図である。
次に、本発明の配線基板の実施形態の一例を、図１を基にして説明する。
本例の配線基板Ａは、コア基板１の上下面にビルドアップ部２が積層されている。コア基板１は、コア用の絶縁板３とコア用の配線導体４とから構成される。ビルドアップ部２は、ビルドアップ用の絶縁層５とビルドアップ用の配線導体６とから構成される。
コア用の絶縁板３は、上下に貫通する複数のスルーホール７を有している。絶縁板３の上下面およびスルーホール７の壁面には、コア用の配線導体４が被着されている。スルーホール７に被着された配線導体４は、絶縁板３の上下面の配線導体４同士の導通をとっている。
絶縁板３は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等を含浸させて熱硬化した絶縁材料から成る。スルーホール７は、例えばドリル加工やレーザー加工あるいはブラスト加工により形成される。
ビルドアップ用の絶縁層５は、コア基板１の上下面に２層ずつ積層されている。各絶縁層５は、その上面から下面にかけて貫通する複数のビアホール８を有している。ビアホール８内には配線導体６が充填されている。ビアホール８内の配線導体６は、絶縁層５を挟んで上下に位置する配線導体６同士または配線導体６と配線導体４との導通をとっている。
ビルドアップ用の絶縁層５は、例えばエポキシ樹脂等の絶縁樹脂中に酸化ケイ素等の絶縁粒子を充填した２層の粒子含有樹脂層５ａと、２層の粒子含有樹脂層５ａの間に挟持されておりエポキシ樹脂等の絶縁樹脂のみから成る粒子非含有樹脂層５ｂとから構成される。
ところで、粒子含有樹脂層５ａを構成する絶縁樹脂と、粒子非含有樹脂層５ｂを構成する絶縁樹脂とは異なる樹脂でも構わないが、同一の樹脂であることが好ましい。両者を同一の樹脂で構成することにより、両者の間の密着性を向上させることができる。
粒子含有樹脂層５ａの厚みは、およそ３〜２０μｍ程度である。粒子含有樹脂層５ａに含まれる絶縁粒子は、およそ６０〜７２ｗｔ％程度である。
粒子非含有樹脂層５ｂの厚みは、およそ０．１〜１０μｍ程度であり、この場合の配線基板Ａの熱膨張係数は、およそ８〜１５ｐｐｍ／℃程度である。また、粒子非含有樹脂層５ｂの厚みは、０．１〜２μｍ程度であることが好ましい。この場合の配線基板Ａの熱膨張係数は、およそ８〜１３ｐｐｍ／℃程度であり、粒子非含有樹脂層５ｂが存在しない場合の配線基板の熱膨張係数と同等に抑えることができる。
なお、０．１μｍよりも薄い場合、絶縁信頼性が悪くなる恐れがある。１０μｍよりも厚い場合は、配線基板の熱膨張係数が大きくなり、電極Ｔと半導体素子接続パッド９とを精度よく確実に接続させることができなくなる恐れがある。
このようなビルドアップ用の絶縁層５は、例えば表面にスキン層と呼ばれる樹脂のみの薄い層を有する半硬化状態の粒子含有シートを、スキン層同士を向い合せて２層重ねて積層し、加熱しながら加圧することで形成される。あるいは、コア基板１の表面に、半硬化状態の粒子含有シートを１層積層し、その上にエポキシ樹脂等の絶縁樹脂のみから成る半硬化状態のシートを積層し、さらにその上に半硬化状態の粒子含有シートを１層積層して、加熱しながら加圧することでも形成できる。
ビアホール８は、例えばレーザー加工により形成される。
配線導体６は、絶縁層５の表面およびビアホール８内に充填されている。
上面側の最表層の絶縁層５の表面に被着された配線導体６の一部は、半導体素子Ｓの電極Ｔに接続される半導体素子接続パッド９として機能する。また、下面側の最表層の絶縁層５の表面に被着された配線導体６の一部は、外部の回路基板に接続される外部接続パッド１０として機能する。
配線導体４や６は、例えば銅箔や銅めっき等の良導電性金属から成り、周知のサブトラクティブ法やセミアディティブ法等により形成される。
そして、電極Ｔと半導体素子接続パッド９との間に介在させた半田を、熱溶融させた後に冷却して固着することで半導体素子Ｓを配線基板Ｂに接続するとともに、外部接続パッド１０を外部の回路基板の配線導体に接続することにより、半導体素子Ｓが外部の回路基板に電気的に接続される。
ところで、本例の配線基板Ａにおいては、両主面に配線導体４、６が配設された絶縁層５において、絶縁樹脂中に絶縁粒子が充填された複数の粒子含有樹脂層５ａの間に、絶縁樹脂のみから形成された粒子非含有樹脂層５ｂが挟持されている。
これにより、粒子含有樹脂層５ａにおける絶縁樹脂と絶縁粒子との界面の連続性が、粒子非含有樹脂層５ｂによって分断されることになり、絶縁層５の上面から下面にかけて金属イオンが移動することを有効に阻止することができる。その結果、絶縁信頼性に優れた高密度な配線を有する配線基板Ａを提供することができる。
また、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態の一例では、ビルドアップ用の絶縁層５は、２層の粒子含有樹脂層５ａの間に１層の粒子非含有樹脂層５ｂが挟持される場合を示したが、３層以上の粒子含有樹脂層５ａのそれぞれの層間に、粒子非含有樹脂層５ｂが挟持されていても構わない。
さらに、例えば上述の実施の形態の一例では、コア基板１を有する場合を示したが、コア基板１を備えないコアレス基板に適用しても構わない。
４、６ 配線導体
５ 絶縁層
５ａ 粒子含有樹脂層
５ｂ 粒子非含有樹脂層
Ａ 配線基板

Claims (4)

  1. 両主面に配線導体が配設された絶縁層を有する配線基板であって、前記絶縁層は、絶縁樹脂中に絶縁粒子が充填された複数の粒子含有樹脂層と、該粒子含有樹脂層同士の間に挟持されており絶縁樹脂のみから形成された粒子非含有樹脂層と、を含んでいることを特徴とする配線基板。
  2. 前記粒子含有樹脂層を構成する絶縁樹脂と、前記粒子非含有樹脂層を構成する絶縁樹脂とが同一の組成であることを特徴とする請求項１に記載の配線基板。
  3. 前記粒子含有樹脂層の厚みが３〜２０μｍであり、前記粒子非含有樹脂層の厚みが、０．１〜１０μｍであることを特徴とする請求項１または２に記載の配線基板。
  4. 前記粒子非含有樹脂層の厚みが０．１〜２μｍであることを特徴とする請求項３記載の配線基板。
JP2016011322A 2016-01-25 2016-01-25 配線基板 Pending JP2017135135A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016011322A JP2017135135A (ja) 2016-01-25 2016-01-25 配線基板
US15/414,167 US9913372B2 (en) 2016-01-25 2017-01-24 Wiring board
CN201710055491.3A CN106998621B (zh) 2016-01-25 2017-01-24 布线基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016011322A JP2017135135A (ja) 2016-01-25 2016-01-25 配線基板

Publications (1)

Publication Number Publication Date
JP2017135135A true JP2017135135A (ja) 2017-08-03

Family

ID=59360815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016011322A Pending JP2017135135A (ja) 2016-01-25 2016-01-25 配線基板

Country Status (3)

Country Link
US (1) US9913372B2 (ja)
JP (1) JP2017135135A (ja)
CN (1) CN106998621B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148895A (en) * 1980-04-21 1981-11-18 Fujitsu Ltd Both-side printed circuit board and multilayer board
JP2004356308A (ja) * 2003-05-28 2004-12-16 Kyocera Corp 配線基板用絶縁層及びそれを用いた配線基板とその製造方法
JP2011029488A (ja) * 2009-07-28 2011-02-10 Kyocera Corp 配線基板
JP2014175485A (ja) * 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法
JP2014204005A (ja) * 2013-04-05 2014-10-27 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3799802A (en) * 1966-06-28 1974-03-26 F Schneble Plated through hole printed circuit boards
US4886699A (en) * 1987-10-26 1989-12-12 Rogers Corporation Glass fiber reinforced fluoropolymeric circuit laminate
US5309632A (en) * 1988-03-28 1994-05-10 Hitachi Chemical Co., Ltd. Process for producing printed wiring board
US5856068A (en) * 1997-05-02 1999-01-05 Motorola, Inc. Method for fabricating a printed circuit board by curing under superatmospheric pressure
JP2004207338A (ja) * 2002-12-24 2004-07-22 Kyocera Corp 配線基板
JP2005150553A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US20090283308A1 (en) * 2005-11-25 2009-11-19 Atsushi Tsukamoto Curable Resin Composition and Use Thereof
JP5725962B2 (ja) * 2010-04-27 2015-05-27 京セラ株式会社 配線基板の製造方法及びその実装構造体の製造方法
JP2013115374A (ja) * 2011-11-30 2013-06-10 Kyocera Corp 配線基板およびその実装構造体
US9398703B2 (en) * 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
US9631279B2 (en) * 2014-05-19 2017-04-25 Sierra Circuits, Inc. Methods for forming embedded traces
EP4140725A1 (en) * 2014-07-10 2023-03-01 Isola USA Corp. Thin resin films and their use in layups

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148895A (en) * 1980-04-21 1981-11-18 Fujitsu Ltd Both-side printed circuit board and multilayer board
JP2004356308A (ja) * 2003-05-28 2004-12-16 Kyocera Corp 配線基板用絶縁層及びそれを用いた配線基板とその製造方法
JP2011029488A (ja) * 2009-07-28 2011-02-10 Kyocera Corp 配線基板
JP2014175485A (ja) * 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法
JP2014204005A (ja) * 2013-04-05 2014-10-27 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
US9913372B2 (en) 2018-03-06
CN106998621B (zh) 2020-06-23
US20170215277A1 (en) 2017-07-27
CN106998621A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
JP6221221B2 (ja) 電子部品内蔵基板及びその製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2017098404A (ja) 配線基板およびその製造方法
JP2016225620A (ja) プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP2014090147A (ja) 配線基板およびこれを用いた実装構造体
JP6007566B2 (ja) 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
US9913372B2 (en) Wiring board
KR102295103B1 (ko) 회로기판 및 회로기판 조립체
US20160219690A1 (en) Wiring board
JP7010727B2 (ja) 配線基板
JP2017045821A (ja) 半導体素子搭載基板
JP2017228553A (ja) 配線基板の製造方法
US20160219698A1 (en) Wiring board
JP2015126153A (ja) 配線基板
JP6882069B2 (ja) 配線基板
JP2015226035A (ja) 配線基板
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法
JP2015103779A (ja) 配線基板
KR102194719B1 (ko) 패키지 기판 및 이를 이용한 패키지
JP5997197B2 (ja) 配線基板
JP2018032653A (ja) 配線基板
JP2013172138A (ja) 配線基板
JP2016072426A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191008