JP2017505460A - プロセスウィンドウを最適化する方法 - Google Patents
プロセスウィンドウを最適化する方法 Download PDFInfo
- Publication number
- JP2017505460A JP2017505460A JP2016549131A JP2016549131A JP2017505460A JP 2017505460 A JP2017505460 A JP 2017505460A JP 2016549131 A JP2016549131 A JP 2016549131A JP 2016549131 A JP2016549131 A JP 2016549131A JP 2017505460 A JP2017505460 A JP 2017505460A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- substrate
- processing
- probability
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Abstract
Description
[0001] 本願は、2014年2月12日出願の米国仮特許出願第61/939,071号及び2014年2月24日出願の米国仮特許出願第61/943,834号に関し、それらの全体が参照により本明細書に組み込まれる。
−放射(例えばUV放射又はDUV放射)のビームPBを調節するための照明システム(イルミネータ)IL、
−パターニングデバイス(例えばマスク)MAを支持するための、アイテムPLに関してパターニングデバイスを正確に位置決めするために第1の位置決めデバイスPMに接続された、支持構造MT、
−基板(例えばレジスト被覆ウェーハ)Wを保持するための、アイテムPLに関して基板を正確に位置決めするための第2の位置決めデバイスPWに接続された、基板テーブル(例えばウェーハテーブル)WT、及び、
−パターニングデバイスMAによって放射ビームPBに付与されたパターンを基板Wのターゲット部分C(例えば1つ以上のダイを含む)上に結像するように構成された、投影システム(例えば屈折投影レンズ)PL。
1.ステップモードでは、支持構造MT及び基板テーブルWTは、基本的に静止状態に維持される一方、放射ビームPBに付与されたパターン全体が1回でターゲット部分Cに投影される(すなわち単一静的露光)。次に、別のターゲット部分Cを露光できるように、基板テーブルWTがX方向及び/又はY方向に移動される。ステップモードでは、露光フィールドの最大サイズによって、単一静的露光で像が形成されるターゲット部分Cのサイズが制限される。
2.スキャンモードでは、支持構造MT及び基板テーブルWTは同期的にスキャンされる一方、放射ビームPBに付与されるパターンがターゲット部分Cに投影される(すなわち単一動的露光)。支持構造MTに対する基板テーブルWTの速度及び方向は、投影システムPLの拡大(縮小)及び像反転特性によって求めることができる。スキャンモードでは、露光フィールドの最大サイズによって、単一動的露光におけるターゲット部分の(非スキャン方向における)幅が制限され、スキャン動作の長さによってターゲット部分の(スキャン方向における)高さが決まる。
3.別のモードでは、支持構造MTはプログラマブルパターニングデバイスを保持して基本的に静止状態に維持され、基板テーブルWTを移動又はスキャンさせながら、放射ビームPBに与えられたパターンをターゲット部分Cに投影する。このモードでは、一般にパルス状放射源を使用して、基板テーブルWTを移動させる毎に、又はスキャン中に連続する放射パルスの間で、プログラマブルパターニングデバイスを必要に応じて更新する。この動作モードは、以上で言及したようなタイプのプログラマブルミラーアレイなどのプログラマブルパターニングデバイスを使用するマスクレスリソグラフィに容易に利用できる。
1.基板上にパターンを処理することに関与するデバイス製造プロセスのためのコンピュータ実装欠陥決定又は予測方法であって、
パターンからプロセスウィンドウ制限パターン(PWLP)を識別すること、
PWLPが処理される際に基にする処理パラメータを決定すること、及び、
処理パラメータを使用して、デバイス製造プロセスを用いてPWLPから生成される欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測すること、
を含む、方法。
2.存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測することは、PWLPの特徴、パターンの特徴、又はその両方を更に使用する、第1項の方法。
3.欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを使用して処理パラメータを調整することを更に含む、第1項又は第2項の方法。
4.欠陥の存在、存在の確率、特徴、又はそれらの組み合わせの決定又は予測を反復的に実施すること、及び処理パラメータを調整することを更に含む、第3項の方法。
5.調整された処理パラメータを使用して、デバイス製造プロセス使用してPWLPから生成された残余欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測することを更に含む、第3項又は第4項の方法。
6.残余欠陥の決定又は予測された存在、存在の確率、特徴、又はそれらの組み合わせに少なくとも部分的に基づいて、複数のPWLPのうちのいずれを検査するかを示すことを更に含む、第5項の方法。
7.PWLPのプロセスウィンドウを決定することを更に含む、第1項から第6項のいずれかの方法。
8.欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測することは、処理パラメータとプロセスウィンドウとを比較することを含む、第7項の方法。
9.処理パラメータを処理パラメータマップにコンパイルすることを更に含む、第1項から第8項のいずれかの方法。
10.PWLPは経験的モデル又は計算的モデルを使用して識別される、第1項から第9項のいずれかの方法。
11.処理パラメータは、フォーカス、ドーズ、ソースパラメータ、投影光学パラメータ、計測からの取得データ、及び/又はデバイス製造プロセスで使用される処理装置のオペレータからのデータから選択される、いずれか1つ以上である、第1項から第10項のいずれかの方法。
12.処理パラメータは計測から取得されるデータであり、計測から取得されるデータは回析ツール又は電子顕微鏡から取得される、第11項の方法。
13.処理パラメータはモデルを使用すること又はデータベースを照会することによって決定又は予測される、第1項から第12項のいずれかの方法。
14.欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測することは、分類モデルへの入力として処理パラメータを伴う分類モデルを使用することを含む、第1項から第13項のいずれかの方法。
15.分類モデルは、ロジスティック回帰及び多項ロジット、プロビット回帰、パーセプトロンアルゴリズム、サポートベクターマシン、インポートベクターマシン、並びに線形判別分析からなるグループから選択される、第14項の方法。
16.欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測することは、処理パラメータの下でPWLPの像又は予想パターン輪郭をシミュレートすること、及び像又は輪郭パラメータを決定することを含む、第1項から第12項のいずれかの方法。
17.デバイス製造プロセスはリソグラフィ装置を使用することに関与する、第1項から第16項のいずれかの方法。
18.処理パラメータはPWLPが処理される直前に決定される、第1項から第17項のいずれかの方法。
19.処理パラメータはローカル処理パラメータ又はグローバル処理パラメータから選択される、第1項から第18項のいずれかの方法。
20.PWLPを識別することはその位置を識別することを含む、第1項から第19項のいずれかの方法。
21.欠陥は基板が不可逆的に処理される前は検出不可能である、第1項から第20項のいずれかの方法。
22.基板上又は基板のダイ上にパターンを処理することに関与するデバイスを製造する方法であって、
基板又はダイを処理する前に処理パラメータを決定すること、
基板又はダイを処理する前に処理パラメータを使用して、及び基板又はダイの特徴、基板又はダイ上に処理されることになるパターンのジオメトリの特徴、或いはその両方を使用して、欠陥の存在、欠陥の存在の確率、欠陥の特徴、又はそれらの組み合わせを予測又は決定すること、
欠陥の確率を除去、低減するように、又は重大性を低減するように、予測又は決定に基づいて処理パラメータを調整すること、
を含む、方法。
23.パターンからプロセスウィンドウ制限パターン(PWLP)を識別することを更に含む、第22項の方法。
24.欠陥はPWLPから生成される欠陥である、第23項の方法。
25.基板又はダイの特徴はPWLPのプロセスウィンドウである、第23項の方法。
26.基板のバッチ上にパターンを処理することに関与するデバイスを製造する方法であって、方法は、基板のバッチを処理すること、及び、基板上に処理されたパターン内の欠陥の存在を決定するために、バッチの2%未満、1.5%未満、又は1%未満を破壊的に検査することを含む。
27.基板のバッチはリソグラフィ装置を使用して処理される、第26項の方法。
28.デバイスを製造する方法であって、
第1項から第27項のいずれか一項に記載のコンピュータ実装欠陥予測方法、及び、
欠陥の決定又は予測された存在、存在の確率、特徴、又はそれらの組み合わせに少なくとも部分的に基づいて、複数のPWLPのうちのいずれを検査するかを示すこと、
を含む、方法。
29.欠陥は、ネッキング、ラインプルバック、ライン細線化、CDエラー、オーバーラッピング、レジストトップロス、レジストアンダーカット、及び/又はブリッジングから選択される1つ以上である、第1項から第28項のいずれかの方法。
30.その上に記録された命令を有するコンピュータ可読媒体を備えるコンピュータプログラム製品であって、命令は、コンピュータによって実行された時、第1項から第29項のいずれかの方法を実装する。
31.リソグラフィプロセスのための欠陥決定又は予測方法であって、方法は、リソグラフィプロセスの少なくとも一部のシミュレーションを使用して、欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測するステップを含む。
32.リソグラフィプロセスは基板上にパターンを処理することに関与するデバイス製造プロセスを含み、欠陥の決定又は予測される存在、存在の確率、特徴、又はそれらの組み合わせはパターンの一部である、第31項に記載の欠陥決定又は予測方法。
33.欠陥は基板上にパターンが不可逆的に処理される前に決定又は予測される、第32項に記載の欠陥決定又は予測方法。
34.パターンは、パターンが基板の少なくとも一部にエッチングされる時、又はパターンの少なくとも一部が基板内へのイオン注入に使用される時に、基板上に不可逆的に処理される、第33項に記載の欠陥決定又は予測方法。
35.方法は、リソグラフィプロセスを使用して処理されたあらゆる基板についての欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測することを含む、第31項から第34項のいずれかに記載の欠陥決定又は予測方法。
36.リソグラフィ生産ツールの生産パラメータは、欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測するステップに依存し、リソグラフィ生産ツールはリソグラフィプロセスにおいて少なくとも1つのステップを実行するように構成される、第31項から第35項のいずれかに記載の欠陥決定又は予測方法。
37.リソグラフィプロセスにおける欠陥又は起こり得る欠陥を分類するための欠陥分類方法であって、方法は、リソグラフィプロセスの少なくとも一部のシミュレーションを使用して欠陥又は起こり得る欠陥を分類するステップを含む。
38.リソグラフィプロセスは、基板上にパターンを処理することに関与するデバイス製造プロセスを含む、第37項に記載の欠陥分類方法。
39.リソグラフィプロセスにおける欠陥の捕捉率を向上させる方法であって、方法は、リソグラフィプロセスの少なくとも一部のシミュレーションを使用して欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測するステップを含む。
40.リソグラフィプロセスは、基板上にパターンを処理することに関与するデバイス製造プロセスを含む、第39項に記載の方法。
41.リソグラフィプロセスにおける複数のパターンから検査されることになるパターンを選択する方法であって、リソグラフィプロセスの少なくとも一部のシミュレーションに少なくとも部分的に基づいて検査されることになるパターンを選択するステップを含む、方法。
42.リソグラフィプロセスは、基板上に複数のパターンを処理することに関与するデバイス製造プロセスを含む、第41項に記載の方法。
43.選択されたパターンは、選択されたパターンに欠陥があるかどうか、又は選択されたパターンの一部が欠陥を含むかどうかを評価するために検査される、第41項又は第42項のいずれかに記載の方法。
44.リソグラフィプロセスにおける欠陥の決定又は予測の精度を定義する方法であって、方法はリソグラフィプロセスの少なくとも一部のシミュレーションの精度を定義するステップを含み、シミュレーションは欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測するために使用される。
45.リソグラフィプロセスは、基板上にパターンを処理することに関与するデバイス製造プロセスを含む、第44項に記載の方法。
46.欠陥の決定又は予測の精度はリソグラフィプロセスで使用される欠陥検査ツールの精度よりも高い、第44項又は第45項のいずれかに記載の方法。
47.その上に記録された命令を有するコンピュータ可読媒体を備えるコンピュータプログラム製品であって、命令は、コンピュータによって実行された時、第31項から第46項のいずれかの方法を実装する。
48.機械実行可能命令は、リモートコンピュータからコンピュータ可読媒体への接続を使用して少なくともいくつかの方法ステップを作動させるための命令を更に含む、第47項のコンピュータ可読媒体。
49.リモートコンピュータとの接続は保護された接続である、第48項のコンピュータ可読媒体。
50.処理パラメータはリモートコンピュータによって提供される、第48項及び第49項のいずれかのコンピュータ可読媒体。
51.方法は、処理パラメータを使用して、デバイス製造プロセスを用いて生成された欠陥の存在、存在の確率、特徴、又はそれらの組み合わせの決定又は予測をリモートコンピュータに戻すように更に構成される、第50項のコンピュータ可読媒体。
52.第1項から第46項のいずれかの方法を使用して、又は第47項から第51項のいずれかのコンピュータ可読媒体を使用して決定又は予測されたプロセスウィンドウ制限パターンを検査するように構成される、欠陥検査システム。
53.リモートコンピュータは欠陥検査システムの一部である、第52項の欠陥検査システム。
54.プロセスウィンドウ制限パターン(PWLP)を備え、第1項から第46項のいずれかの方法に従って、又は第47項から第51項のいずれかのコンピュータ可読媒体に従って、デバイス製造プロセスを用いてPWLPから生成される欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測するために処理される際にプロセスウィンドウ制限パターンが基にする、処理パラメータを決定するための計測ターゲットを更に備える、基板。
55.基板は集積回路の層のうちの少なくともいくつかを備えるウェーハである、第54項に記載の基板。
56.プロセスウィンドウ制限パターンを結像するように構成され、プロセスウィンドウ制限パターンが処理される際に基にする処理パラメータを決定するように更に構成される、リソグラフィ結像装置。
57.リソグラフィ結像装置は第50項に記載のコンピュータ可読媒体に処理パラメータを提供するためのリモートコンピュータを備える、第56項に記載のリソグラフィ結像装置。
58.第1項から第46項のいずれかの方法で使用するため、又は第47項から第51項のいずれかのコンピュータ可読媒体で使用するための、処理パラメータを備えるデータベース。
59.データベースは処理パラメータに関連付けられたプロセスウィンドウ制限パターンを更に備える、第58項に記載のデータベース。
60.第58項及び第59項のいずれかに記載のデータベースを備える、データキャリア。
Claims (15)
- 基板上にパターンを処理することに関与するデバイス製造プロセスのためのコンピュータ実装欠陥決定又は予測方法であって、
前記パターンからプロセスウィンドウ制限パターン(PWLP)を識別すること、
前記プロセスウィンドウ制限パターンが処理される際に基にする処理パラメータを決定すること、及び、
前記処理パラメータを使用して、前記デバイス製造プロセスを用いて前記プロセスウィンドウ制限パターンから生成される欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測すること、
を含む、方法。 - 前記存在、前記存在の確率、前記特徴、又はそれらの前記組み合わせを決定又は予測することは、前記プロセスウィンドウ制限パターンの特徴、前記パターンの特徴、又はその両方を更に使用する、請求項1に記載の方法。
- 前記欠陥の前記存在、前記存在の確率、前記特徴、又はそれらの前記組み合わせを使用して前記処理パラメータを調整することを更に含む、請求項1に記載の方法。
- 前記調整された処理パラメータを使用して、前記デバイス製造プロセス使用して前記プロセスウィンドウ制限パターンから生成された残余欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測することを更に含む、請求項3に記載の方法。
- 前記残余欠陥の前記決定又は予測された存在、存在の確率、特徴、又はそれらの組み合わせに少なくとも部分的に基づいて、複数のプロセスウィンドウ制限パターンのうちのいずれを検査するかを示すことを更に含む、請求項4に記載の方法。
- 前記プロセスウィンドウ制限パターンのプロセスウィンドウを決定することを更に含む、請求項1に記載の方法。
- 前記欠陥の前記存在、前記存在の確率、前記特徴、又はそれらの前記組み合わせを決定又は予測することは、前記処理パラメータと前記プロセスウィンドウとを比較することを含む、請求項6に記載の方法。
- 前記処理パラメータを処理パラメータマップにコンパイルすることを更に含む、請求項1に記載の方法。
- 前記プロセスウィンドウ制限パターンは経験的モデル又は計算的モデルを使用して識別される、請求項1に記載の方法。
- 前記処理パラメータは、フォーカス、ドーズ、ソースパラメータ、投影光学パラメータ、計測からの取得データ、及び/又は前記デバイス製造プロセスで使用される処理装置のオペレータからのデータから選択される、いずれか1つ以上である、請求項1に記載の方法。
- 前記欠陥の前記存在、前記存在の確率、前記特徴、又はそれらの前記組み合わせを決定又は予測することは、前記処理パラメータの下で前記プロセスウィンドウ制限パターンの像又は予想パターン輪郭をシミュレートすること、及び像又は輪郭パラメータを決定することを含む、請求項1に記載の方法。
- 基板上又は前記基板のダイ上にパターンを処理することに関与するデバイスを製造する方法であって、
前記基板又は前記ダイを処理する前に処理パラメータを決定すること、
前記基板又は前記ダイを処理する前に前記処理パラメータを使用して、及び前記基板又は前記ダイの特徴、前記基板又は前記ダイ上に処理されることになるパターンのジオメトリの特徴、或いはその両方を使用して、欠陥の存在、欠陥の存在の確率、欠陥の特徴、又はそれらの組み合わせを予測又は決定すること、
前記欠陥の確率を除去、低減するように、又は重大性を低減するように、前記予測又は決定に基づいて前記処理パラメータを調整すること、
を含む、方法。 - デバイスを製造する方法であって、
請求項1から12のいずれか一項に記載のコンピュータ実装欠陥予測方法と、
前記欠陥の前記決定又は予測された存在、存在の確率、特徴、又はそれらの前記組み合わせに少なくとも部分的に基づいて、複数のプロセスウィンドウ制限パターンのうちのいずれを検査するかを示すことと、
を含む、方法。 - リソグラフィプロセスのための欠陥決定、予測、又は分類方法であって、
前記リソグラフィプロセスの少なくとも一部のシミュレーションを使用して、欠陥の存在、存在の確率、特徴、又はそれらの組み合わせを決定又は予測するステップを含む、方法。 - リソグラフィプロセスにおける複数のパターンから検査されることになるパターンを選択する方法であって、
前記リソグラフィプロセスの少なくとも一部のシミュレーションに少なくとも部分的に基づいて前記検査されることになる前記パターンを選択するステップを含む、方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461939071P | 2014-02-12 | 2014-02-12 | |
US61/939,071 | 2014-02-12 | ||
US201461943834P | 2014-02-24 | 2014-02-24 | |
US61/943,834 | 2014-02-24 | ||
PCT/EP2015/050168 WO2015120996A1 (en) | 2014-02-12 | 2015-01-07 | Method of optimizing a process window |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018114918A Division JP6641422B2 (ja) | 2014-02-12 | 2018-06-15 | プロセスウィンドウを最適化する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017505460A true JP2017505460A (ja) | 2017-02-16 |
JP6386569B2 JP6386569B2 (ja) | 2018-09-05 |
Family
ID=52302232
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016549131A Active JP6386569B2 (ja) | 2014-02-12 | 2015-01-07 | プロセスウィンドウを最適化する方法 |
JP2018114918A Active JP6641422B2 (ja) | 2014-02-12 | 2018-06-15 | プロセスウィンドウを最適化する方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018114918A Active JP6641422B2 (ja) | 2014-02-12 | 2018-06-15 | プロセスウィンドウを最適化する方法 |
Country Status (8)
Country | Link |
---|---|
US (3) | US9990451B2 (ja) |
EP (1) | EP3105636B1 (ja) |
JP (2) | JP6386569B2 (ja) |
KR (4) | KR101939288B1 (ja) |
CN (2) | CN105980934B (ja) |
SG (1) | SG11201606207WA (ja) |
TW (2) | TWI694487B (ja) |
WO (1) | WO2015120996A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019043780A1 (ja) * | 2017-08-29 | 2019-03-07 | ギガフォトン株式会社 | データ解析装置、半導体製造システム、データ解析方法、及び半導体製造方法 |
JP2019531506A (ja) * | 2016-10-21 | 2019-10-31 | エーエスエムエル ネザーランズ ビー.ブイ. | パターニングプロセスに対する補正を決定する方法、デバイス製造方法、リソグラフィ装置のための制御システム、及び、リソグラフィ装置 |
WO2020039581A1 (ja) * | 2018-08-24 | 2020-02-27 | 技術研究組合次世代3D積層造形技術総合開発機構 | 情報処理装置、情報処理方法、情報処理プログラム、積層造形装置およびプロセスウィンドウ生成方法 |
KR20200086366A (ko) * | 2017-12-19 | 2020-07-16 | 에이에스엠엘 네델란즈 비.브이. | 컴퓨테이션 기법 기반 정정 및 제어 |
KR20200095510A (ko) * | 2017-12-31 | 2020-08-10 | 에이에스엠엘 네델란즈 비.브이. | 결함 검사 및 검토를 위한 시스템들 및 방법들 |
JP2021505957A (ja) * | 2017-12-06 | 2021-02-18 | エーエスエムエル ネザーランズ ビー.ブイ. | リソグラフィ装置を制御する方法および関連する装置 |
JP2022043021A (ja) * | 2017-02-22 | 2022-03-15 | エーエスエムエル ネザーランズ ビー.ブイ. | コンピュータによる計測 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5969848B2 (ja) * | 2012-07-19 | 2016-08-17 | キヤノン株式会社 | 露光装置、調整対象の調整量を求める方法、プログラム及びデバイスの製造方法 |
KR101924487B1 (ko) | 2013-12-17 | 2018-12-03 | 에이에스엠엘 네델란즈 비.브이. | 수율 추산 및 제어 |
CN106463434B (zh) * | 2014-06-10 | 2020-12-22 | Asml荷兰有限公司 | 计算晶片检验 |
KR102250062B1 (ko) * | 2014-07-04 | 2021-05-11 | 삼성전자주식회사 | 반도체 소자의 제조 방법 및 장치 |
KR102021450B1 (ko) | 2014-09-22 | 2019-11-04 | 에이에스엠엘 네델란즈 비.브이. | 공정 윈도우 식별자 |
US10514614B2 (en) | 2015-02-13 | 2019-12-24 | Asml Netherlands B.V. | Process variability aware adaptive inspection and metrology |
WO2017080729A1 (en) * | 2015-11-13 | 2017-05-18 | Asml Netherlands B.V. | Methods for identifying a process window boundary |
CN108292108B (zh) | 2015-11-27 | 2020-06-26 | Asml荷兰有限公司 | 计量目标、方法和设备、计算机程序和光刻系统 |
WO2017108432A1 (en) | 2015-12-22 | 2017-06-29 | Asml Netherlands B.V. | Apparatus and method for process-window characterization |
US10962886B2 (en) | 2015-12-31 | 2021-03-30 | Asml Netherlands B.V. | Selection of measurement locations for patterning processes |
KR102376200B1 (ko) * | 2016-05-12 | 2022-03-18 | 에이에스엠엘 네델란즈 비.브이. | 기계 학습에 의한 결함 또는 핫스폿의 식별 |
CN114690591A (zh) | 2016-12-23 | 2022-07-01 | Asml荷兰有限公司 | 计算机程序产品和形貌确定方法 |
US10140400B2 (en) * | 2017-01-30 | 2018-11-27 | Dongfang Jingyuan Electron Limited | Method and system for defect prediction of integrated circuits |
US10599046B2 (en) | 2017-06-02 | 2020-03-24 | Samsung Electronics Co., Ltd. | Method, a non-transitory computer-readable medium, and/or an apparatus for determining whether to order a mask structure |
CN110869854B (zh) * | 2017-07-12 | 2022-06-10 | Asml荷兰有限公司 | 缺陷预测 |
US11282695B2 (en) | 2017-09-26 | 2022-03-22 | Samsung Electronics Co., Ltd. | Systems and methods for wafer map analysis |
US10445452B2 (en) * | 2017-10-04 | 2019-10-15 | Mentor Graphics Corporation | Simulation-assisted wafer rework determination |
WO2019115426A1 (en) | 2017-12-13 | 2019-06-20 | Asml Netherlands B.V. | Prediction of out of specification physical items |
CN111512237B (zh) | 2017-12-22 | 2023-01-24 | Asml荷兰有限公司 | 基于缺陷概率的过程窗口 |
WO2019155928A1 (ja) * | 2018-02-08 | 2019-08-15 | 東京エレクトロン株式会社 | 情報処理装置、プログラム、プロセス処理実行装置及び情報処理システム |
US11287748B2 (en) * | 2018-02-23 | 2022-03-29 | Asml Netherlands B.V. | Guided patterning device inspection |
US11376793B2 (en) | 2018-04-26 | 2022-07-05 | Hewlett-Packard Development Company, L.P. | Printing production quality prediction |
EP3627225A1 (en) | 2018-09-19 | 2020-03-25 | ASML Netherlands B.V. | Particle beam apparatus, defect repair method, lithographic exposure process and lithographic system |
US11244873B2 (en) * | 2018-10-31 | 2022-02-08 | Tokyo Electron Limited | Systems and methods for manufacturing microelectronic devices |
CN112969968A (zh) | 2018-11-08 | 2021-06-15 | Asml荷兰有限公司 | 基于过程变化度的空间特性对不合格的预测 |
WO2020135997A1 (en) | 2018-12-26 | 2020-07-02 | Asml Netherlands B.V. | System and method for inspecting a wafer |
US11550309B2 (en) * | 2019-01-08 | 2023-01-10 | Kla Corporation | Unsupervised defect segmentation |
US11263737B2 (en) * | 2019-01-10 | 2022-03-01 | Lam Research Corporation | Defect classification and source analysis for semiconductor equipment |
US11348813B2 (en) * | 2019-01-31 | 2022-05-31 | Applied Materials, Inc. | Correcting component failures in ion implant semiconductor manufacturing tool |
CN110034034B (zh) * | 2019-03-04 | 2021-06-15 | 上海华力集成电路制造有限公司 | 缺陷观察设备晶圆载台精度偏移的补偿方法 |
US11442021B2 (en) * | 2019-10-11 | 2022-09-13 | Kla Corporation | Broadband light interferometry for focal-map generation in photomask inspection |
JP2022059871A (ja) * | 2020-10-02 | 2022-04-14 | キヤノン株式会社 | フィードバック制御装置、リソグラフィ装置、測定装置、加工装置、平坦化装置、物品の製造方法、コンピュータプログラム、およびフィードバック制御方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004053683A (ja) * | 2002-07-16 | 2004-02-19 | Fujitsu Ltd | パターン形成プロセスの管理方法及び管理装置 |
JP2004185019A (ja) * | 1999-08-26 | 2004-07-02 | Nano Geometry Kenkyusho:Kk | パターン検査装置、パターン検査方法および記録媒体 |
JP2005500671A (ja) * | 2001-03-20 | 2005-01-06 | ニューメリカル テクノロジーズ インコーポレイテッド | マスク欠陥のプリンタビリティ解析を提供するシステム及び方法 |
JP2007519981A (ja) * | 2004-01-29 | 2007-07-19 | ケーエルエー−テンカー テクノロジィース コーポレイション | レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法 |
JP2008262014A (ja) * | 2007-04-12 | 2008-10-30 | Sony Corp | マスクパターン設計方法および半導体製造方法ならびに半導体設計プログラム |
JP2010114444A (ja) * | 2008-11-06 | 2010-05-20 | Brion Technologies Inc | リソグラフィ較正のための方法及びシステム |
JP2011100121A (ja) * | 2009-10-28 | 2011-05-19 | Asml Netherlands Bv | フルチップ光源およびマスク最適化のためのパターン選択 |
JP2013254974A (ja) * | 2003-07-03 | 2013-12-19 | Kla-Encor Corp | デザイナ・インテント・データを使用するウェハとレチクルの検査の方法およびシステム |
Family Cites Families (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5934459B2 (ja) | 1978-09-08 | 1984-08-22 | 太洋鋳機株式会社 | 鋳型砂冷却装置 |
US5777901A (en) * | 1995-09-29 | 1998-07-07 | Advanced Micro Devices, Inc. | Method and system for automated die yield prediction in semiconductor manufacturing |
US6324298B1 (en) * | 1998-07-15 | 2001-11-27 | August Technology Corp. | Automated wafer defect inspection system and a process of performing such inspection |
US6466314B1 (en) | 1998-09-17 | 2002-10-15 | Applied Materials, Inc. | Reticle design inspection system |
US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
US6925860B1 (en) * | 2003-02-21 | 2005-08-09 | Nanometrics Incorporated | Leveling a measured height profile |
US7003758B2 (en) * | 2003-10-07 | 2006-02-21 | Brion Technologies, Inc. | System and method for lithography simulation |
WO2005098686A2 (en) * | 2004-04-02 | 2005-10-20 | Clear Shape Technologies, Inc. | Modeling resolution enhancement processes in integrated circuit fabrication |
US7295291B2 (en) * | 2004-05-12 | 2007-11-13 | Litel Instruments | Apparatus and process for the determination of static lens field curvature |
US7593565B2 (en) * | 2004-12-08 | 2009-09-22 | Rudolph Technologies, Inc. | All surface data for use in substrate inspection |
US7788629B2 (en) | 2004-07-21 | 2010-08-31 | Kla-Tencor Technologies Corp. | Systems configured to perform a non-contact method for determining a property of a specimen |
US7814456B2 (en) * | 2004-11-22 | 2010-10-12 | Tela Innovations, Inc. | Method and system for topography-aware reticle enhancement |
DE102005009536A1 (de) * | 2005-02-25 | 2006-08-31 | Carl Zeiss Sms Gmbh | Verfahren zur Maskeninspektion im Rahmen des Maskendesigns und der Maskenherstellung |
US7297453B2 (en) * | 2005-04-13 | 2007-11-20 | Kla-Tencor Technologies Corporation | Systems and methods for mitigating variances on a patterned wafer using a prediction model |
US7760929B2 (en) * | 2005-05-13 | 2010-07-20 | Applied Materials, Inc. | Grouping systematic defects with feedback from electrical inspection |
US7853920B2 (en) | 2005-06-03 | 2010-12-14 | Asml Netherlands B.V. | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing |
US7769225B2 (en) | 2005-08-02 | 2010-08-03 | Kla-Tencor Technologies Corp. | Methods and systems for detecting defects in a reticle design pattern |
JP2007053202A (ja) | 2005-08-17 | 2007-03-01 | Toshiba Corp | 近接効果の計算方法、危険箇所検出装置及びプログラム |
DE102005041311B4 (de) | 2005-08-31 | 2012-04-12 | Globalfoundries Inc. | Verfahren und System zum automatischen Erkennen belichteter Substrate mit einer hohen Wahrscheinlichkeit für defokussierte Belichtungsfelder |
US7695876B2 (en) * | 2005-08-31 | 2010-04-13 | Brion Technologies, Inc. | Method for identifying and using process window signature patterns for lithography process control |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
JP5934459B2 (ja) * | 2006-04-17 | 2016-06-15 | オムニビジョン テクノロジーズ, インコーポレイテッド | アレイ化撮像システムおよび関連方法 |
US7954072B2 (en) * | 2006-05-15 | 2011-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Model import for electronic design automation |
US20080074678A1 (en) * | 2006-09-26 | 2008-03-27 | Tokyo Electron Limited | Accuracy of optical metrology measurements |
JP4851924B2 (ja) * | 2006-12-08 | 2012-01-11 | 株式会社東芝 | 危険箇所集計方法、パターン修正方法およびプログラム |
US7694244B2 (en) * | 2006-12-18 | 2010-04-06 | Cadence Design Systems, Inc. | Modeling and cross correlation of design predicted criticalities for optimization of semiconductor manufacturing |
US7987150B1 (en) * | 2007-02-09 | 2011-07-26 | Siglaz | Method and apparatus for automated rule-based sourcing of substrate microfabrication defects |
US7725845B1 (en) * | 2007-02-24 | 2010-05-25 | Cadence Design Systems, Inc. | System and method for layout optimization using model-based verification |
US7689948B1 (en) * | 2007-02-24 | 2010-03-30 | Cadence Design Systems, Inc. | System and method for model-based scoring and yield prediction |
JP4846635B2 (ja) * | 2007-03-22 | 2011-12-28 | 株式会社東芝 | パターン情報生成方法 |
JP4958616B2 (ja) * | 2007-04-20 | 2012-06-20 | 株式会社日立ハイテクノロジーズ | ホットスポット絞り込み装置、ホットスポット絞り込み方法、ホットスポット絞り込みプログラム、ホットスポット検査装置、および、ホットスポット検査方法 |
US7962863B2 (en) * | 2007-05-07 | 2011-06-14 | Kla-Tencor Corp. | Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer |
US7707526B2 (en) * | 2007-05-25 | 2010-04-27 | Synopsys, Inc. | Predicting IC manufacturing yield based on hotspots |
NL1036189A1 (nl) * | 2007-12-05 | 2009-06-08 | Brion Tech Inc | Methods and System for Lithography Process Window Simulation. |
US8260034B2 (en) | 2008-01-22 | 2012-09-04 | International Business Machines Corporation | Multi-modal data analysis for defect identification |
NL1036558A1 (nl) * | 2008-03-25 | 2009-09-28 | Asml Netherlands Bv | Method and lithographic apparatus for acquiring height data relating to a substrate surface. |
JP5225463B2 (ja) * | 2008-06-03 | 2013-07-03 | エーエスエムエル ネザーランズ ビー.ブイ. | レンズ加熱補償方法 |
WO2009152046A1 (en) | 2008-06-11 | 2009-12-17 | Kla-Tencor Corporation | Systems and methods for detecting design and process defects on a wafer, reviewing defects on a wafer, selecting one or more features within a design for use as process monitoring features, or some combination thereof |
NL2003699A (en) | 2008-12-18 | 2010-06-21 | Brion Tech Inc | Method and system for lithography process-window-maximixing optical proximity correction. |
US8312406B2 (en) * | 2009-06-22 | 2012-11-13 | Cadence Design Systems, Inc. | Method and system performing RC extraction |
US8108803B2 (en) * | 2009-10-22 | 2012-01-31 | International Business Machines Corporation | Geometry based electrical hotspot detection in integrated circuit layouts |
CN102054074B (zh) * | 2009-10-30 | 2015-06-24 | 新思科技有限公司 | 后绕线布局的光刻热点的更正方法及系统 |
SG183108A1 (en) * | 2010-02-19 | 2012-09-27 | Asml Netherlands Bv | Lithographic apparatus and device manufacturing method |
US8534135B2 (en) * | 2010-04-30 | 2013-09-17 | Nanometrics Incorporated | Local stress measurement |
US9201022B2 (en) * | 2011-06-02 | 2015-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Extraction of systematic defects |
US8502146B2 (en) * | 2011-10-03 | 2013-08-06 | Kla-Tencor Corporation | Methods and apparatus for classification of defects using surface height attributes |
US8935643B2 (en) * | 2011-10-06 | 2015-01-13 | Mentor Graphics Corporation | Parameter matching hotspot detection |
US9053259B1 (en) * | 2011-11-28 | 2015-06-09 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing pattern-based design enabled manufacturing of electronic circuit designs |
US9858658B2 (en) * | 2012-04-19 | 2018-01-02 | Applied Materials Israel Ltd | Defect classification using CAD-based context attributes |
US8843875B2 (en) * | 2012-05-08 | 2014-09-23 | Kla-Tencor Corporation | Measurement model optimization based on parameter variations across a wafer |
US10330608B2 (en) * | 2012-05-11 | 2019-06-25 | Kla-Tencor Corporation | Systems and methods for wafer surface feature detection, classification and quantification with wafer geometry metrology tools |
US8948495B2 (en) | 2012-08-01 | 2015-02-03 | Kla-Tencor Corp. | Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer |
US9189844B2 (en) * | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
NL2011683A (en) * | 2012-12-13 | 2014-06-16 | Asml Netherlands Bv | Method of calibrating a lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product. |
WO2014149197A1 (en) * | 2013-02-01 | 2014-09-25 | Kla-Tencor Corporation | Detecting defects on a wafer using defect-specific and multi-channel information |
US9064084B2 (en) * | 2013-03-14 | 2015-06-23 | Globalfoundries Singapore Pte. Ltd. | Topography driven OPC and lithography flow |
US9081919B2 (en) * | 2013-03-15 | 2015-07-14 | Globalfoundries Singapore Pte. Ltd. | Design-for-manufacturing—design-enabled-manufacturing (DFM-DEM) proactive integrated manufacturing flow |
US9702829B1 (en) * | 2013-04-09 | 2017-07-11 | Kla-Tencor Corporation | Systems and methods for wafer surface feature detection and quantification |
US9466101B2 (en) * | 2013-05-01 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company Limited | Detection of defects on wafer during semiconductor fabrication |
US9857291B2 (en) * | 2013-05-16 | 2018-01-02 | Kla-Tencor Corporation | Metrology system calibration refinement |
US20150112649A1 (en) * | 2013-10-18 | 2015-04-23 | International Business Machines Corporation | Clustering Lithographic Hotspots Based on Frequency Domain Encoding |
US10649347B2 (en) * | 2013-10-29 | 2020-05-12 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
US9518932B2 (en) * | 2013-11-06 | 2016-12-13 | Kla-Tencor Corp. | Metrology optimized inspection |
KR101924487B1 (ko) * | 2013-12-17 | 2018-12-03 | 에이에스엠엘 네델란즈 비.브이. | 수율 추산 및 제어 |
CN106463434B (zh) * | 2014-06-10 | 2020-12-22 | Asml荷兰有限公司 | 计算晶片检验 |
US9747520B2 (en) * | 2015-03-16 | 2017-08-29 | Kla-Tencor Corporation | Systems and methods for enhancing inspection sensitivity of an inspection tool |
US10062158B2 (en) * | 2015-07-10 | 2018-08-28 | Globalwafers Co., Ltd. | Wafer nanotopography metrology for lithography based on thickness maps |
US10181185B2 (en) * | 2016-01-11 | 2019-01-15 | Kla-Tencor Corp. | Image based specimen process control |
US10796070B2 (en) * | 2018-07-19 | 2020-10-06 | Mentor Graphics Corporation | Layout pattern similarity determination based on binary turning function signatures |
CN112969968A (zh) * | 2018-11-08 | 2021-06-15 | Asml荷兰有限公司 | 基于过程变化度的空间特性对不合格的预测 |
-
2015
- 2015-01-07 CN CN201580008223.5A patent/CN105980934B/zh active Active
- 2015-01-07 KR KR1020167025138A patent/KR101939288B1/ko active IP Right Grant
- 2015-01-07 KR KR1020217002743A patent/KR102359050B1/ko active IP Right Grant
- 2015-01-07 WO PCT/EP2015/050168 patent/WO2015120996A1/en active Application Filing
- 2015-01-07 EP EP15700059.7A patent/EP3105636B1/en active Active
- 2015-01-07 KR KR1020187036426A patent/KR102211093B1/ko active IP Right Grant
- 2015-01-07 SG SG11201606207WA patent/SG11201606207WA/en unknown
- 2015-01-07 JP JP2016549131A patent/JP6386569B2/ja active Active
- 2015-01-07 KR KR1020227003222A patent/KR102427139B1/ko active IP Right Grant
- 2015-01-07 CN CN201811040666.4A patent/CN109283800B/zh active Active
- 2015-01-26 TW TW107106250A patent/TWI694487B/zh active
- 2015-01-26 TW TW104102587A patent/TWI628696B/zh active
- 2015-02-09 US US14/616,905 patent/US9990451B2/en active Active
-
2018
- 2018-06-04 US US15/996,899 patent/US11238189B2/en active Active
- 2018-06-15 JP JP2018114918A patent/JP6641422B2/ja active Active
-
2022
- 2022-01-28 US US17/586,856 patent/US20220147665A1/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004185019A (ja) * | 1999-08-26 | 2004-07-02 | Nano Geometry Kenkyusho:Kk | パターン検査装置、パターン検査方法および記録媒体 |
JP2005500671A (ja) * | 2001-03-20 | 2005-01-06 | ニューメリカル テクノロジーズ インコーポレイテッド | マスク欠陥のプリンタビリティ解析を提供するシステム及び方法 |
JP2004053683A (ja) * | 2002-07-16 | 2004-02-19 | Fujitsu Ltd | パターン形成プロセスの管理方法及び管理装置 |
JP2013254974A (ja) * | 2003-07-03 | 2013-12-19 | Kla-Encor Corp | デザイナ・インテント・データを使用するウェハとレチクルの検査の方法およびシステム |
JP2007519981A (ja) * | 2004-01-29 | 2007-07-19 | ケーエルエー−テンカー テクノロジィース コーポレイション | レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法 |
JP2008262014A (ja) * | 2007-04-12 | 2008-10-30 | Sony Corp | マスクパターン設計方法および半導体製造方法ならびに半導体設計プログラム |
JP2010114444A (ja) * | 2008-11-06 | 2010-05-20 | Brion Technologies Inc | リソグラフィ較正のための方法及びシステム |
JP2011100121A (ja) * | 2009-10-28 | 2011-05-19 | Asml Netherlands Bv | フルチップ光源およびマスク最適化のためのパターン選択 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019531506A (ja) * | 2016-10-21 | 2019-10-31 | エーエスエムエル ネザーランズ ビー.ブイ. | パターニングプロセスに対する補正を決定する方法、デバイス製造方法、リソグラフィ装置のための制御システム、及び、リソグラフィ装置 |
US11782349B2 (en) | 2016-10-21 | 2023-10-10 | Asml Netherlands B.V. | Methods of determining corrections for a patterning process, device manufacturing method, control system for a lithographic apparatus and lithographic apparatus |
US11592753B2 (en) | 2016-10-21 | 2023-02-28 | Asml Netherlands B.V. | Methods of determining corrections for a patterning process, device manufacturing method, control system for a lithographic apparatus and lithographic apparatus |
US10877381B2 (en) | 2016-10-21 | 2020-12-29 | Asml Netherlands B.V. | Methods of determining corrections for a patterning process |
US11327407B2 (en) | 2016-10-21 | 2022-05-10 | Asml Netherlands B.V. | Methods of determining corrections for a patterning process, device manufacturing method, control system for a lithographic apparatus and lithographic apparatus |
JP2022043021A (ja) * | 2017-02-22 | 2022-03-15 | エーエスエムエル ネザーランズ ビー.ブイ. | コンピュータによる計測 |
US11353857B2 (en) | 2017-08-29 | 2022-06-07 | Gigaphoton Inc. | Data analyzer, semiconductor manufacturing system, data analysis method, and semiconductor manufacturing method |
WO2019043780A1 (ja) * | 2017-08-29 | 2019-03-07 | ギガフォトン株式会社 | データ解析装置、半導体製造システム、データ解析方法、及び半導体製造方法 |
JPWO2019043780A1 (ja) * | 2017-08-29 | 2020-10-08 | ギガフォトン株式会社 | データ解析装置、半導体製造システム、データ解析方法、及び半導体製造方法 |
JP7014805B2 (ja) | 2017-08-29 | 2022-02-01 | ギガフォトン株式会社 | データ解析装置、半導体製造システム、データ解析方法、及び半導体製造方法 |
JP2021505957A (ja) * | 2017-12-06 | 2021-02-18 | エーエスエムエル ネザーランズ ビー.ブイ. | リソグラフィ装置を制御する方法および関連する装置 |
US11448973B2 (en) | 2017-12-19 | 2022-09-20 | Asml Netherlands B.V. | Computational metrology based correction and control |
KR20200086366A (ko) * | 2017-12-19 | 2020-07-16 | 에이에스엠엘 네델란즈 비.브이. | 컴퓨테이션 기법 기반 정정 및 제어 |
KR102517966B1 (ko) * | 2017-12-19 | 2023-04-03 | 에이에스엠엘 네델란즈 비.브이. | 컴퓨테이션 기법 기반 정정 및 제어 |
KR20200095510A (ko) * | 2017-12-31 | 2020-08-10 | 에이에스엠엘 네델란즈 비.브이. | 결함 검사 및 검토를 위한 시스템들 및 방법들 |
KR102536331B1 (ko) | 2017-12-31 | 2023-05-26 | 에이에스엠엘 네델란즈 비.브이. | 결함 검사 및 검토를 위한 시스템들 및 방법들 |
WO2020039581A1 (ja) * | 2018-08-24 | 2020-02-27 | 技術研究組合次世代3D積層造形技術総合開発機構 | 情報処理装置、情報処理方法、情報処理プログラム、積層造形装置およびプロセスウィンドウ生成方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI694487B (zh) | 2020-05-21 |
KR20160122217A (ko) | 2016-10-21 |
CN109283800A (zh) | 2019-01-29 |
US20150227654A1 (en) | 2015-08-13 |
WO2015120996A1 (en) | 2015-08-20 |
KR102211093B1 (ko) | 2021-02-03 |
US11238189B2 (en) | 2022-02-01 |
US9990451B2 (en) | 2018-06-05 |
KR102359050B1 (ko) | 2022-02-08 |
KR20180136581A (ko) | 2018-12-24 |
SG11201606207WA (en) | 2016-09-29 |
EP3105636B1 (en) | 2023-07-12 |
KR101939288B1 (ko) | 2019-01-16 |
US20180330030A1 (en) | 2018-11-15 |
KR102427139B1 (ko) | 2022-07-29 |
TWI628696B (zh) | 2018-07-01 |
CN105980934B (zh) | 2018-10-09 |
TW201834016A (zh) | 2018-09-16 |
EP3105636A1 (en) | 2016-12-21 |
CN105980934A (zh) | 2016-09-28 |
JP2018194847A (ja) | 2018-12-06 |
KR20210014745A (ko) | 2021-02-09 |
KR20220019070A (ko) | 2022-02-15 |
CN109283800B (zh) | 2021-01-01 |
JP6386569B2 (ja) | 2018-09-05 |
TW201532124A (zh) | 2015-08-16 |
JP6641422B2 (ja) | 2020-02-05 |
US20220147665A1 (en) | 2022-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6641422B2 (ja) | プロセスウィンドウを最適化する方法 | |
JP6697530B2 (ja) | 計算的ウェーハ検査 | |
US11561480B2 (en) | System and method for inspecting a wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171013 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180615 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6386569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |