JP2017502522A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017502522A5 JP2017502522A5 JP2016544067A JP2016544067A JP2017502522A5 JP 2017502522 A5 JP2017502522 A5 JP 2017502522A5 JP 2016544067 A JP2016544067 A JP 2016544067A JP 2016544067 A JP2016544067 A JP 2016544067A JP 2017502522 A5 JP2017502522 A5 JP 2017502522A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etch stop
- stop layer
- register
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims 14
- 239000002184 metal Substances 0.000 claims 13
- 238000005530 etching Methods 0.000 claims 9
- 229910004541 SiN Inorganic materials 0.000 claims 8
- 238000000151 deposition Methods 0.000 claims 5
- 239000000463 material Substances 0.000 claims 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims 4
- 229910019974 CrSi Inorganic materials 0.000 claims 4
- 208000006897 Interstitial Lung Disease Diseases 0.000 claims 4
- 229910020160 SiON Inorganic materials 0.000 claims 4
- 229910003465 moissanite Inorganic materials 0.000 claims 4
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims 4
- 229910001120 nichrome Inorganic materials 0.000 claims 2
- 238000001020 plasma etching Methods 0.000 claims 2
- 210000002381 Plasma Anatomy 0.000 claims 1
Claims (10)
- 集積回路であって、
下部レベル相互接続ジオメトリ上に形成される第1のエッチング停止層と、
前記第1のエッチング停止層の上にある第1の誘電体の層と、
前記第1の誘電体の層の上にある金属薄膜レジスタと、
前記金属薄膜レジスタ上に堆積される第2のエッチング停止層と、
前記第1の誘電体の層の上にあり、且つ、前記第2のエッチング停止層の上にある層間誘電体(ILD)層と、
前記ILD層を介してエッチングされた第1のレジスタビアであって、第1の上部レベル相互接続ジオメトリを前記金属薄膜レジスタの第1の端部に接続する、前記第1のレジスタビアと、
前記ILD層を介してエッチングされた第2のレジスタビアであって、第2の上部レベル相互接続ジオメトリを前記金属薄膜レジスタの第2の端部に接続する、前記第2のレジスタビアと、
前記ILD層を介して、前記第1の誘電体の層を介して、および前記第1のエッチング停止層を介して、第3の上部レベル相互接続ジオメトリを前記下部レベル相互接続ジオメトリに接続する相互接続ビアと、
を含む、集積回路。 - 請求項1に記載の集積回路であって、
前記金属薄膜レジスタのジオメトリが、約1.5〜40nmの範囲の厚さのCrSiまたはNiCrである、集積回路。 - 請求項1に記載の集積回路であって、
前記金属薄膜レジスタのジオメトリが、約3.5nmの厚さのCrSiである、集積回路。 - 請求項1に記載の集積回路であって、
前記第1のエッチング停止層が、約20nm〜200nmの範囲の厚さの、SiNとSiONとSiCとAl2O3 とから成るグループから選択される誘電体であり、
前記第2のエッチング停止層が、約20nm〜200nmの範囲の厚さの、SiNとSiONとSiCとAl2O3 とから成るグループから選択される誘電体である、集積回路。 - 請求項1に記載の集積回路であって、
前記第1のエッチング停止層が、約20nm〜200nmの範囲の厚さのSiNであり、
前記第2のエッチング停止層が、約20nm〜200nmの範囲の厚さのSiNである、集積回路。 - 集積回路を形成する方法であって、
下部相互接続ジオメトリの上に第1のエッチング停止層を堆積することと、
前記第1のエッチング停止層上に第1の誘電体層を堆積することと、
前記第1の誘電体層上に金属薄膜レジスタ材料を堆積することと、
前記金属薄膜レジスタ材料上に第2のエッチング停止層を堆積することと、
前記第2のエッチング停止層上に、レジスタフォトレジストジオメトリを有するレジスタフォトレジストパターンを形成することと、
前記第2のエッチング停止層をエッチングすることと、
金属薄膜レジスタを形成するように前記金属薄膜レジスタ材料をエッチングすることと、
前記レジスタフォトレジストパターンを除去することと、
前記第1の誘電体層上と前記第2のエッチング停止層上とに層間誘電体(ILD)層を堆積することと、
少なくとも1つの相互接続ビア開口を備え、前記金属薄膜レジスタの第1の端部の上の第1のレジスタビア開口を備え、前記金属薄膜レジスタの第2の端部の上の第2のレジスタビア開口を備える、ビアフォトレジストパターンを前記ILD層上に形成することと、
前記相互接続ビア開口内の前記ILD層をエッチングし、前記相互接続ビア開口内の前記第1の誘電体層をエッチングし、前記相互接続ビア開口内の前記第1のエッチング停止層上でエッチングを停止し、前記第1のレジスタビア開口内と前記第2のレジスタビア開口内の前記ILD層をエッチングし、前記第1のレジスタビア開口内と前記第2のレジスタビア開口内の前記第2のエッチング停止層上でエッチングを停止する、第1のプラズマエッチングを行うことであって、前記第1のプラズマエッチングが、前記第1のエッチング停止層に対する高選択性を有し、前記第2のエッチング停止層に対する高選択性を有する、前記第1のプラズマエッチングを行うことと、
前記相互接続ビア開口内の前記第1のエッチング停止層をエッチングし、前記相互接続ビア開口内の前記下部相互接続ジオメトリ上でエッチングを停止し、前記第1のレジスタビア開口内と前記第2のレジスタビア開口内の前記第2のエッチング停止層をエッチングし、前記第1のレジスタビア開口内と前記第2のレジスタビア開口内の前記薄膜レジスタ上でエッチングを停止する、第2のプラズマエッチングを行うことと、
を含む、方法。 - 請求項6に記載の方法であって、
前記金属薄膜レジスタ材料が、1.5〜40nmの範囲の厚さのNiCrまたはCrSiである、方法。 - 請求項6に記載の方法であって、
前記レジスタ材料が、約3.5nmの厚さのCrSiである、方法。 - 請求項6に記載の方法であって、
前記第1のエッチング停止層が、約20nm〜200nmの範囲の厚さの、SiNとSiONとSiCとAl2O3 とから成るグループから選択される誘電体であり、
前記第2のエッチング停止層が、約20nm〜200nmの範囲の厚さの、SiNとSiONとSiCとAl2O3 とから成るグループから選択される誘電体である、方法。 - 請求項6に記載の方法であって、
前記第1のエッチング停止層が、約20nm〜200nmの範囲の厚さのSiNであり、
前記第2のエッチング停止層が、約20nm〜200nmの範囲の厚さのSiNである、方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361922155P | 2013-12-31 | 2013-12-31 | |
US61/922,155 | 2013-12-31 | ||
US14/548,812 US9502284B2 (en) | 2013-12-31 | 2014-11-20 | Metal thin film resistor and process |
US14/548,812 | 2014-11-20 | ||
PCT/US2014/073001 WO2015103394A2 (en) | 2013-12-31 | 2014-12-31 | A metal thin film resistor and process |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017502522A JP2017502522A (ja) | 2017-01-19 |
JP2017502522A5 true JP2017502522A5 (ja) | 2018-02-15 |
Family
ID=53482657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016544067A Pending JP2017502522A (ja) | 2013-12-31 | 2014-12-31 | 金属薄膜レジスタおよびプロセス |
Country Status (5)
Country | Link |
---|---|
US (2) | US9502284B2 (ja) |
EP (1) | EP3090446A4 (ja) |
JP (1) | JP2017502522A (ja) |
CN (1) | CN105874599A (ja) |
WO (1) | WO2015103394A2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107516646A (zh) * | 2016-06-15 | 2017-12-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
US10037990B2 (en) * | 2016-07-01 | 2018-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing interconnect layer and semiconductor device which includes interconnect layer |
KR102402670B1 (ko) | 2017-06-26 | 2022-05-26 | 삼성전자주식회사 | 저항 구조체를 포함하는 반도체 소자 |
US10211278B2 (en) * | 2017-07-11 | 2019-02-19 | Texas Instruments Incorporated | Device and method for a thin film resistor using a via retardation layer |
US10354951B1 (en) | 2018-01-16 | 2019-07-16 | Texas Instruments Incorporated | Thin film resistor with punch-through vias |
US10770393B2 (en) | 2018-03-20 | 2020-09-08 | International Business Machines Corporation | BEOL thin film resistor |
KR102460719B1 (ko) | 2018-07-20 | 2022-10-31 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
US11088024B2 (en) * | 2019-04-11 | 2021-08-10 | Microchip Technology Incorporated | Forming a thin film resistor (TFR) in an integrated circuit device |
KR20210009493A (ko) | 2019-07-17 | 2021-01-27 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
CN110993582B (zh) * | 2019-10-31 | 2022-04-08 | 重庆中科渝芯电子有限公司 | 金属薄膜电阻、应用金属薄膜电阻的集成电路和制造方法 |
US11315876B2 (en) | 2020-02-17 | 2022-04-26 | Globalfoundries Singapore Pte. Ltd. | Thin film conductive material with conductive etch stop layer |
US11990257B2 (en) | 2020-02-27 | 2024-05-21 | Microchip Technology Incorporated | Thin film resistor (TFR) formed in an integrated circuit device using wet etching of a dielectric cap |
US11508500B2 (en) | 2020-02-28 | 2022-11-22 | Microchip Technology Incorporated | Thin film resistor (TFR) formed in an integrated circuit device using TFR cap layer(s) as an etch stop and/or hardmask |
US11495657B2 (en) * | 2020-03-02 | 2022-11-08 | Microchip Technology Incorporated | Thin film resistor (TFR) formed in an integrated circuit device using an oxide cap layer as a TFR etch hardmask |
KR20210154294A (ko) | 2020-06-11 | 2021-12-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
KR20220030341A (ko) | 2020-08-27 | 2022-03-11 | 삼성전자주식회사 | 반도체 소자 |
WO2024014473A1 (ja) * | 2022-07-15 | 2024-01-18 | ローム株式会社 | 半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734076B1 (en) | 2003-03-17 | 2004-05-11 | Texas Instruments Incorporated | Method for thin film resistor integration in dual damascene structure |
US7323751B2 (en) | 2003-06-03 | 2008-01-29 | Texas Instruments Incorporated | Thin film resistor integration in a dual damascene structure |
DE10341059B4 (de) * | 2003-09-05 | 2007-05-31 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren |
SE0302810D0 (sv) | 2003-10-24 | 2003-10-24 | Infineon Technologies Ag | Monolithically integrated circuit comprising a thin film resistor, and fabrication method thereof |
US7271700B2 (en) | 2005-02-16 | 2007-09-18 | International Business Machines Corporation | Thin film resistor with current density enhancing layer (CDEL) |
US7303972B2 (en) | 2006-01-19 | 2007-12-04 | International Business Machines Incorporated | Integrated thin-film resistor with direct contact |
JP5564749B2 (ja) * | 2006-11-20 | 2014-08-06 | 富士電機株式会社 | 半導体装置、半導体集積回路、スイッチング電源用制御icおよびスイッチング電源装置 |
US8013394B2 (en) | 2007-03-28 | 2011-09-06 | International Business Machines Corporation | Integrated circuit having resistor between BEOL interconnect and FEOL structure and related method |
JP5446120B2 (ja) * | 2008-04-23 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
JP5291991B2 (ja) * | 2008-06-10 | 2013-09-18 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
US8298902B2 (en) | 2009-03-18 | 2012-10-30 | International Business Machines Corporation | Interconnect structures, methods for fabricating interconnect structures, and design structures for a radiofrequency integrated circuit |
RU2474921C1 (ru) | 2011-08-30 | 2013-02-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | Интегральная схема свч |
US8680618B2 (en) * | 2011-10-17 | 2014-03-25 | Texas Instruments Incorporated | Structure and method for integrating front end SiCr resistors in HiK metal gate technologies |
JP2013143521A (ja) * | 2012-01-12 | 2013-07-22 | Renesas Electronics Corp | 半導体装置とその製造方法 |
JP2013187325A (ja) * | 2012-03-07 | 2013-09-19 | Seiko Instruments Inc | 半導体装置 |
JP5850407B2 (ja) * | 2012-04-12 | 2016-02-03 | 株式会社デンソー | 半導体装置及び半導体装置の製造方法 |
US8980723B2 (en) * | 2012-06-15 | 2015-03-17 | Texas Instruments Incorporated | Multiple depth vias in an integrated circuit |
US8803287B2 (en) * | 2012-10-17 | 2014-08-12 | Texas Instruments Deutschland Gmbh | Electronic device comprising a semiconductor structure having an integrated circuit back end capacitor and thin film resistor and method of manufacturing the same |
-
2014
- 2014-11-20 US US14/548,812 patent/US9502284B2/en active Active
- 2014-12-31 WO PCT/US2014/073001 patent/WO2015103394A2/en active Application Filing
- 2014-12-31 EP EP14876139.8A patent/EP3090446A4/en not_active Withdrawn
- 2014-12-31 JP JP2016544067A patent/JP2017502522A/ja active Pending
- 2014-12-31 CN CN201480071999.7A patent/CN105874599A/zh active Pending
-
2016
- 2016-11-21 US US15/357,796 patent/US10177214B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017502522A5 (ja) | ||
JP2017502522A (ja) | 金属薄膜レジスタおよびプロセス | |
US9862595B2 (en) | Method for manufacturing thin-film support beam | |
JP2010205990A5 (ja) | ||
US8883648B1 (en) | Manufacturing method of semiconductor structure | |
JP2015042402A5 (ja) | ||
JP2017034246A5 (ja) | 半導体装置の作製方法 | |
US9679844B2 (en) | Manufacturing a damascene thin-film resistor | |
JP2007522673A5 (ja) | ||
JP2012202786A5 (ja) | ||
JP2014013810A5 (ja) | ||
JP2015073092A5 (ja) | 半導体装置の作製方法 | |
JP2018511180A5 (ja) | ||
JP2011060901A5 (ja) | ||
CN105374747B (zh) | 晶圆上刻蚀不同深度tsv孔的工艺方法 | |
JP2016039215A5 (ja) | ||
JP2015154054A5 (ja) | ||
JP2005231116A5 (ja) | ||
TW201320422A (zh) | 磁阻元件結構形成方法 | |
JP2005340800A5 (ja) | ||
US9583343B2 (en) | Method of forming non-continuous line pattern and non-continuous line pattern structure | |
JP2012186227A (ja) | 半導体装置の製造方法 | |
JP2017223815A5 (ja) | ||
JP2009099755A (ja) | 薄膜抵抗体及びその製造方法 | |
TW201535432A (zh) | 薄膜電阻器製法 |