JP2013187325A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013187325A
JP2013187325A JP2012050886A JP2012050886A JP2013187325A JP 2013187325 A JP2013187325 A JP 2013187325A JP 2012050886 A JP2012050886 A JP 2012050886A JP 2012050886 A JP2012050886 A JP 2012050886A JP 2013187325 A JP2013187325 A JP 2013187325A
Authority
JP
Japan
Prior art keywords
semiconductor device
resistor
insulating film
electrode
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012050886A
Other languages
English (en)
Inventor
Takeshi Morita
健士 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2012050886A priority Critical patent/JP2013187325A/ja
Publication of JP2013187325A publication Critical patent/JP2013187325A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】占有面積が小さく、抵抗体を有する半導体装置を提供する。
【解決手段】金属配線層上の絶縁膜中に金属配線層に達する円柱状コンタクトホールを形成し、この円柱状コンタクトホール側面に円筒状の抵抗体を形成する。内部の円筒状抵抗体は深さ方向に長く、円周上で同じ厚さで形成することが可能であるため、厚みを薄く作成することで温度変化に対する抵抗変化が少なく占有面積の少ない縦型抵抗体とする。
【選択図】図2

Description

本発明は縦型抵抗体からなる抵抗素子を有する半導体装置に関する。
半導体装置の抵抗素子には不純物を注入した多結晶シリコンからなる抵抗が使われることが多い。図4に抵抗素子を有する従来の半導体装置を示す。図の左方にMOSトランジスタ領域、右方に抵抗素子領域を備えている。MOSトランジスタ領域には、ゲート電極4とソース領域5とドレイン領域6とそれらに結線された導電性金属配線8からなるMOSトランジスタが形成されている。また、抵抗素子領域には、半導体基板1上のフィールド酸化膜2の上にBPSGなどの絶縁膜7を形成し、絶縁膜7上に多結晶シリコンの積層膜12が形成され薄膜抵抗をなしている。薄膜抵抗には導電性金属配線8が電極として設けられている。(例えば、特許文献1参照)
特開平2−312267号公報
抵抗素子の半導体装置内に占める面積は大きい。抵抗素子領域の縮小により半導体装置の小型化をすることを課題とする。
上記課題を解決するために以下の手段を用いた。
1番目の手段として、半導体基板上に設けられた抵抗素子を有する半導体装置であって、前記抵抗素子は、前記半導体基板の表面の上方に第1の酸化膜を介して設けられた下層電極と、前記下層電極の上方に前記下層電極と第2の酸化膜を介して離間して設けられ、前記第2の酸化膜上でさらに互いに離間して配置された二つの上層電極と、前記下層電極と前記二つの上層電極とに両端部が接続された二つの円筒形状の縦型抵抗体と、からなることを特徴とする半導体装置とした。
さらに、前記二つの円筒形状の縦型抵抗体はそれぞれ、円柱形状の絶縁膜の周囲を同心円状に円筒形状の抵抗体材料が取り囲んでいる縦型抵抗体である上記半導体装置とした。
また、ゲート電極を有するMOSトランジスタをさらに有し、前記下層電極が前記ゲート電極と同じ材料からなる上記半導体装置とした。
また、前記下層電極が第1の金属配線である上記半導体装置とした。
2番目の手段として、半導体基板上に設けられた抵抗素子を有する半導体装置であって、前記抵抗素子は、前記半導体基板の表面の上方に第1の酸化膜を介して設けられた下層電極と、前記下層電極の上方に前記下層電極と第2の酸化膜を介して離間して設けられ、前記第2の酸化膜上でさらに互いに離間して配置された二つの上層電極と、前記下層電極と前記二つの上層電極とに両端部が接続された二つの円柱形状の縦型抵抗体と、とからなることを特徴とする半導体装置とした。
上記構造を用いることで、コンタクトホール内に上下に電極を有する縦長の抵抗体を形成することができ、抵抗体の占有面積を小さくし半導体装置の小型化に貢献できる。
また、角柱の側面と異なりで円柱の側面に抵抗体を作成するため、円周上で同じ厚さで形成することが可能なため、薄く形成することで温度変化に対して抵抗値の変化が少ない縦型抵抗体として使用できる。
本発明の第一の実施形態を示す抵抗体構造を有するMOS型トランジスタの模式断面図である (a)本発明の第二の実施形態を示す抵抗体構造を有するMOS型トランジスタの模式断面図である。(b)縦型抵抗体の拡大鳥瞰図である。 本発明の第三の実施形態を示す抵抗体構造を有するMOS型トランジスタの模式断面図である。 従来技術の薄膜抵抗の構造を有する半導体のMOS型トランジスタの模式断面図である。
本発明における抵抗体を有する半導体装置の構造を以下では図面を用いて説明する。
図1は本発明の第一の実施形態による抵抗素子を有する半導体装置の模式断面図である。図示した半導体装置は、半導体シリコン基板の表面にMOSトランジスタと縦型抵抗体を有している。
最初にMOSトランジスタが形成されている領域について説明する。P型導電性の半導体シリコン基板1の表面に、LOCOS(Local Oxidation of Silicon)法によって形成された素子分離のためのフィールド酸化膜2が設けられている。フィールド酸化膜2の無い領域はMOSトランジスタ形成領域で半導体シリコン基板上にゲート酸化膜3を介してゲート電極4が設けられている。ゲート電極は通常多結晶シリコンを主たる成分としている。ゲート電極4の上面及び側面は第一の絶縁膜7で被覆され、また、ゲート電極4の両側の半導体シリコン基板1の表面にはソース領域5とドレイン領域6が形成されている。ソース領域5とドレイン領域6には第一の絶縁膜を貫通して第一の金属配線8の一方の端部が接触するように設けられ、それぞれソース電極とドレイン電極として機能する。第一の金属配線8の他端部は第一の絶縁膜7上にあって、上層の第二の金属配線11cと接触している。なお、第一の金属配線8と第二の金属配線11cの間には第二の絶縁膜9が設けられている。
次に、縦型抵抗体が配置された領域の構造について説明する。フィールド酸化膜2の上には第一の絶縁膜7が設けられ、第一の絶縁膜7の上には第一の金属配線8が形成され、第一の金属配線膜8の上には第二の絶縁膜9、そして第二の金属配線11が順に設けられている。第一の金属配線8と第二の金属配線11の間には第二の絶縁膜9を貫通して円柱状で縦長の縦型抵抗体10a、10bが形成されている。円柱の半径をR、縦型抵抗体10a、10bの縦方向の長さをLとすると、縦長であるためには2R<Lであることが必要である。導電性の高抵抗多結晶シリコンからなる縦型抵抗体10a、10bの上端は互いに離間した第二の金属配線11a、11bに各々接続され、下端は共に第一の金属配線8に接続されている。したがって、第一の金属配線8に接続された2つの縦型抵抗体10a、10bが抵抗素子の一つの基本単位となる。
以上説明したように、本発明の半導体装置における縦型抵抗体は、半導体基板に対して垂直に長い円筒状の膜構造で、かつ、その上下に電極を取る構造となっているため、占有面積の小さい抵抗体となる。
図2(a)は本発明の第二の実施形態を示す抵抗体構造を有するMOS型トランジスタの模式断面図である。
本半導体装置は、半導体シリコン基板の表面にMOSトランジスタと縦型抵抗体を有する構造であり、MOSトランジスタが配置された領域の構造は上記で説明した第一の実施形態と同じである。以下、縦型抵抗体が配置された領域の構造について説明する。
フィールド酸化膜2の上には第一の絶縁膜7が設けられ、第一の絶縁膜7の上には第一の金属配線8が形成され、第一の金属配線膜8の上には第二の絶縁膜9、そして第二の金属配線11が順に設けられている。第一の金属配線8と第二の金属配線11の間には第二の絶縁膜9を貫通して縦長の縦型抵抗体10a、10bが形成されている。縦型抵抗体10a、10bの上端は互いに離間した第二の金属配線11a、11bに各々接続され、下端は共に第一の金属配線8に接続されている。図2(a)では縦型抵抗体10a,10bとしてそれぞれ2本の細長い矩形により示されているが、これは抵抗体材料である薄膜からなる円筒状の形状を有する縦型抵抗体の断面を示すためであり、2本の矩形は連続した薄膜からなる円筒状の抵抗体を縦に切断した切り口を示している。これは図2(b)の鳥瞰図から理解を深めることができる。縦型抵抗体11a、11bは円筒状でコンタクトホールの内壁面に薄膜状に形成されている。薄膜状の縦型抵抗体10a、10bの中心部には円柱状の第三の絶縁膜15が設けられている。すなわち、円筒の中心軸に沿って上から見れば同心円状である。縦型抵抗体11a、11bの外径を2R、内径を2rとし、縦方向の長さをLとする。縦長であるので2R<Lとなっている。このような形状とすることで、第一の実施形態の縦型抵抗体よりも高抵抗でボイドの無い縦型抵抗体とすることができる。また、厚みを薄く作成することで温度変化に対する抵抗変化が少なく占有面積の少ない縦型抵抗体とすることができる。第一の実施形態と同様に第一の金属配線8に接続された2つの縦型抵抗体10a、10bが抵抗素子の一つの基本単位となる。
なお、抵抗体の材質は導電性の高抵抗多結晶シリコンのほか、タングステンシリサイド、クロムシリサイド、モリブデンシリサイド、ニクロム、チタンのいずれかひとつから選んでも良い。また、二種類以上の材料からなる多層膜とすることも可能である。
図3は本発明の第三の実施形態を示す抵抗体構造を有するMOS型トランジスタの模式断面図である。
第二の実施形態と異なるところは二つの縦型抵抗体10a、10bの下端を電気的に接続している下層電極4aがMOSトランジスタのゲート電極4と同じ材料からなることである。材料としては、例えば、不純物であるリン、ヒ素あるいはホウ素を高濃度に拡散した低抵抗の多結晶シリコンを用いることができる。この構造の場合、電極4aはフィールド酸化膜2の上に設けられるので、第二の実施形態よりも縦型抵抗体10a、10bの縦方向の長さを大きくすることができ、縦型抵抗体10a、10bの抵抗値を大きくすることが可能である。縦型抵抗体をブリーダー抵抗に用いる場合は、抵抗体に流れる電流値を小さくするために抵抗値の大きなものが使用されるので、こうした応用に好適である。さらにこの構造においては、金属配線は1層のみとすることも可能であり、半導体装置の製造工程を簡略にすることが可能である。
1 半導体シリコン基板
2 フィールド酸化膜
3 ゲート酸化膜
4 ゲート電極
5 ソース領域
6 ドレイン領域
7 第一の絶縁膜
8 第一の金属配線
9 第二の絶縁膜
10a 縦型抵抗体
10b 縦型抵抗体
11a 第二の金属配線
11b 第二の金属配線
11c 第二の金属配線
12 多結晶シリコン薄膜抵抗
15 第三の絶縁膜

Claims (6)

  1. 半導体基板とその上に設けられた抵抗素子とを有する半導体装置であって、
    前記抵抗素子は、
    前記半導体基板の表面の上方に第1の絶縁膜を介して設けられた下層電極と、
    前記下層電極の上方に前記下層電極と第2の絶縁膜を介して離間して設けられ、前記第2の絶縁膜上でさらに互いに離間して配置された二つの上層電極と、
    前記第2の絶縁膜内に配置され、前記下層電極と前記二つの上層電極とに両端部が接続された二つの円筒形状の縦型抵抗体と、
    からなることを特徴とする半導体装置。
  2. 前記二つの円筒形状の縦型抵抗体はそれぞれ、円柱形状の第3の絶縁膜の周囲を同心円状に円筒形状の抵抗体材料が取り囲んでいる縦型抵抗体である請求項1記載の半導体装置。
  3. ゲート電極を有するMOSトランジスタをさらに有し、前記下層電極が前記ゲート電極と同じ材料からなる請求項1記載の半導体装置。
  4. 前記下層電極が最下層の金属配線である請求項1の半導体装置。
  5. 前記抵抗体材料がタングステンシリサイド、クロムシリサイド、モリブデンシリサイド、ニクロム、チタン、多結晶シリコンのいずれか一つからなることを特徴とする請求項2記載の半導体装置。
  6. 半導体基板とその上に設けられた抵抗素子とを有する半導体装置であって、
    前記抵抗素子は、
    前記半導体基板の表面の上方に第1の絶縁膜を介して設けられた下層電極と、
    前記下層電極の上方に前記下層電極と第2の絶縁膜を介して離間して設けられ、前記第2の絶縁膜上でさらに互いに離間して配置された二つの上層電極と、
    前記第2の絶縁膜内に配置され、前記下層電極と前記二つの上層電極とに両端部が接続された二つの円柱形状の縦型抵抗体と、
    からなることを特徴とする半導体装置。
JP2012050886A 2012-03-07 2012-03-07 半導体装置 Pending JP2013187325A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012050886A JP2013187325A (ja) 2012-03-07 2012-03-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012050886A JP2013187325A (ja) 2012-03-07 2012-03-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2013187325A true JP2013187325A (ja) 2013-09-19

Family

ID=49388526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012050886A Pending JP2013187325A (ja) 2012-03-07 2012-03-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2013187325A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356018B2 (en) 2014-07-16 2016-05-31 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
JP2017502522A (ja) * 2013-12-31 2017-01-19 日本テキサス・インスツルメンツ株式会社 金属薄膜レジスタおよびプロセス
KR20170016324A (ko) * 2014-06-18 2017-02-13 인텔 코포레이션 집적 회로를 위한 필러 저항기 구조

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140854A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 高抵抗素子
JPS63292665A (ja) * 1987-05-25 1988-11-29 Nec Corp 抵抗負荷型半導体装置
JP2003162954A (ja) * 2001-09-28 2003-06-06 Hewlett Packard Co <Hp> 縦形ナノヒューズ及びナノ抵抗回路素子
JP2011249358A (ja) * 2010-05-21 2011-12-08 Toshiba Corp 抵抗変化メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140854A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 高抵抗素子
JPS63292665A (ja) * 1987-05-25 1988-11-29 Nec Corp 抵抗負荷型半導体装置
JP2003162954A (ja) * 2001-09-28 2003-06-06 Hewlett Packard Co <Hp> 縦形ナノヒューズ及びナノ抵抗回路素子
JP2011249358A (ja) * 2010-05-21 2011-12-08 Toshiba Corp 抵抗変化メモリ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017502522A (ja) * 2013-12-31 2017-01-19 日本テキサス・インスツルメンツ株式会社 金属薄膜レジスタおよびプロセス
KR20170016324A (ko) * 2014-06-18 2017-02-13 인텔 코포레이션 집적 회로를 위한 필러 저항기 구조
CN106463531A (zh) * 2014-06-18 2017-02-22 英特尔公司 用于集成电路的柱状电阻器结构
JP2017522715A (ja) * 2014-06-18 2017-08-10 インテル・コーポレーション 集積回路のためのピラー抵抗器構造
US10243034B2 (en) 2014-06-18 2019-03-26 Intel Corporation Pillar resistor structures for integrated circuitry
KR102226609B1 (ko) * 2014-06-18 2021-03-12 인텔 코포레이션 집적 회로를 위한 필러 저항기 구조
US9356018B2 (en) 2014-07-16 2016-05-31 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Similar Documents

Publication Publication Date Title
US8890244B2 (en) Lateral power MOSFET structure and method of manufacture
KR980006462A (ko) 반도체 장치 및 그 제조방법
JP2008193043A (ja) 電力用半導体素子
TW201145508A (en) Power semiconductor with trench bottom poly and fabrication method thereof
JP2016127245A (ja) 半導体装置および半導体装置の製造方法
JPWO2017168733A1 (ja) 半導体装置の製造方法及び半導体装置
JP2013187325A (ja) 半導体装置
CN102683344A (zh) 具有电阻电路的半导体装置
WO2021010336A1 (ja) 半導体装置
JP5959254B2 (ja) 半導体装置
JP5468730B2 (ja) 半導体装置およびその製造方法
JP6267987B2 (ja) 半導体装置
WO2018117238A1 (ja) 半導体装置
JP5666354B2 (ja) 半導体装置及びその製造方法
JP5902004B2 (ja) 半導体装置の製造方法
JPWO2009075031A1 (ja) 半導体装置
JP6183075B2 (ja) 半導体装置
JP6707917B2 (ja) 半導体装置及びその製造方法
CN100501974C (zh) 半导体器件
JP5963549B2 (ja) 半導体装置およびその製造方法
JP2014236063A (ja) 半導体装置の製造方法および半導体装置
JP6586152B2 (ja) 半導体装置
JP6246261B2 (ja) 半導体装置
JP2008235749A (ja) 半導体装置
JP2007194352A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160823