CN110993582B - 金属薄膜电阻、应用金属薄膜电阻的集成电路和制造方法 - Google Patents

金属薄膜电阻、应用金属薄膜电阻的集成电路和制造方法 Download PDF

Info

Publication number
CN110993582B
CN110993582B CN201911049928.8A CN201911049928A CN110993582B CN 110993582 B CN110993582 B CN 110993582B CN 201911049928 A CN201911049928 A CN 201911049928A CN 110993582 B CN110993582 B CN 110993582B
Authority
CN
China
Prior art keywords
metal
layer
imd
film resistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911049928.8A
Other languages
English (en)
Other versions
CN110993582A (zh
Inventor
刘建
税国华
刘青
胡镜影
王飞
阚玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Zhongke Yuxin Electronic Co ltd
Original Assignee
Chongqing Zhongke Yuxin Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Zhongke Yuxin Electronic Co ltd filed Critical Chongqing Zhongke Yuxin Electronic Co ltd
Priority to CN201911049928.8A priority Critical patent/CN110993582B/zh
Publication of CN110993582A publication Critical patent/CN110993582A/zh
Application granted granted Critical
Publication of CN110993582B publication Critical patent/CN110993582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了适用于多层金属布线的金属薄膜电阻、应用金属薄膜电阻的集成电路和集成电路制造方法；金属薄膜电阻包括平坦化的IMD金属间介质层(201)、有效薄膜电阻区和2个电阻端头。集成电路包括集成电路基底、金属淀积次顶层、金属薄膜电阻和金属淀积顶层。制造方法主要步骤为：1)确定集成电路基底。2)形成金属淀积次顶层。3)形成金属薄膜电阻。4)形成金属淀积顶层。本发明能兼容到任何工艺中，具有工艺简单，兼容性好，稳定性高，且不用考虑主工艺的线宽等一系列优点。

Description

金属薄膜电阻、应用金属薄膜电阻的集成电路和制造方法
技术领域
本发明涉及半导体制造领域，具体是适用于多层金属布线的金属薄膜电阻、应用金属薄膜电阻的集成电路和集成电路制造方法。
背景技术
随着电力电子技术的发展，现代集成电路应用场所越来越广泛，集成电路中对电阻的要求也越来越高，要求电阻具有稳定性好，温度系数小，易激光修调，工艺简单并且工艺移植性高等一系列特点。常规的阱电阻以及多晶电阻已经不能满足各类要求，而金属薄膜电阻的新起开始受到重视，特别是以铬和硅为主成分的薄膜高阻材料，具有电阻率高、稳定性好、电阻温度系数小等特点。控制硅化物结构，可得到各种电性能材料。如随着铬材料比例增加，电阻率下降，电阻温度系数可从负数逐渐变到正值，一般方阻0.5～5kΩ，电阻温度系数(100～150)×10-6/℃。采用溅射、电子束蒸发、真空蒸镀等方法制取，主要用于制作集成电路中的薄膜电阻。其缺点在于与多晶以及阱电阻比较，薄膜电阻不易集成在工艺流程套路中。
发明内容
本发明的目的是解决现有技术中存在的问题。
为实现本发明目的而采用的技术方案是这样的，适用于多层金属布线的金属薄膜电阻，主要包括平坦化的IMD金属间介质层、有效薄膜电阻区和2个电阻端头。
所述平坦化的IMD金属间介质层上依次覆盖有金属薄膜和金属薄膜端头刻蚀阻挡层。
所述有效薄膜电阻区通过刻蚀金属薄膜形成。
金属薄膜的厚度范围为
Figure GDA0003507876610000011
2个电阻端头通过刻蚀金属薄膜端头刻蚀阻挡层形成。
金属薄膜端头刻蚀阻挡层的厚度范围为
Figure GDA0003507876610000012
应用适用于多层金属布线的金属薄膜电阻的集成电路，包括集成电路基底、金属淀积次顶层、金属薄膜电阻和金属淀积顶层。
所述金属淀积次顶层覆盖在集成电路基底上。
进一步，所述金属淀积次顶层包括金属层I、平坦化的IMD金属后介质层、金属层II、第二次平坦化的IMD金属后介质层和金属层III。
所述金属层I覆盖在基底之上。所述金属层I的层数为M1。
所述平坦化的IMD金属后介质层覆盖在金属层I之上。
所述平坦化的IMD金属后介质层上刻蚀有若干层间金属接触孔I。
所述金属层II覆盖在平坦化的IMD金属后介质层上。所述金属层II的层数为M2。
所述金属层II通过层间金属接触孔I与金属层I电性连接。
所述第二次平坦化的IMD金属后介质层覆盖在金属层II之上。
所述第二次平坦化的IMD金属后介质层上刻蚀有若干层间金属接触孔II。
所述金属层III覆盖在第二次平坦化的IMD金属后介质层上。所述金属层III的层数为M3。
所述金属层III通过层间金属接触孔II与金属层II电性连接。
所述金属薄膜电阻覆盖在金属淀积次顶层上。
所述金属淀积顶层覆盖在金属薄膜电阻上。
进一步，所述金属淀积顶层包括平坦化IMD金属间介质、金属层IV、氧化硅钝化层和氮化硅钝化层。
所述平坦化IMD金属间介质覆盖在金属薄膜电阻上。
所述平坦化IMD金属间介质上刻蚀有2个金属薄膜电阻接触孔和若干层间金属接触孔III。
所述金属层IV覆盖在平坦化IMD金属间介质之上。所述金属层IV的层数为M4。
所述金属层IV通过金属薄膜电阻接触孔与金属薄膜电阻的电阻端头电性连接。
所述金属层IV通过层间金属接触孔III与金属淀积次顶层的金属层III电性连接。
所述氧化硅钝化层覆盖在金属层IV上。
所述氮化硅钝化层覆盖在氧化硅钝化层上。
应用适用于多层金属布线的金属薄膜电阻的集成电路的制造方法，主要包括以下步骤：
1)确定集成电路基底。
2)在集成电路基底上淀积M1层金属层I，并刻蚀出金属图形区I。
3)在金属层I上淀积平坦化的IMD金属后介质层，并刻蚀出若干层间金属接触孔I。
4)在平坦化的IMD金属后介质层上淀积M2层金属层II，并刻蚀出金属图形区II。
5)在金属层II上淀积第二次平坦化的IMD金属后介质层，并刻蚀出若干层间金属接触孔II。
6)在第二次平坦化的IMD金属后介质层上淀积M3层金属层III，并刻蚀出金属图形区III，从而形成金属淀积次顶层。
7)在金属层III上依次淀积平坦化的IMD金属间介质层、金属薄膜和金属薄膜端头刻蚀阻挡层。
8)对金属薄膜和金属薄膜端头刻蚀阻挡层进行刻蚀，得到有效薄膜电阻区。
9)对金属薄膜端头刻蚀阻挡层进行再次刻蚀，得到2个电阻端头，从而形成金属薄膜电阻。
10)在金属薄膜电阻上淀积平坦化IMD金属间介质，并刻蚀出2个金属薄膜电阻接触孔和若干层间金属接触孔III。
10)在平坦化IMD金属间介质上淀积M4层金属层IV，并刻蚀出金属图形区IV。
12)在金属层IV上依次淀积氧化硅钝化层和氮化硅钝化层，从而形成金属淀积顶层。
13)在氮化硅钝化层表面刻蚀出压焊点区域。
本发明的技术效果是毋庸置疑的。本发明公开的金属薄膜电阻位于顶层金属与次顶层金属之间，可覆盖任意IC工艺制造平台。本发明引进金属薄膜层，具体于次顶层金属结构上覆盖一层平坦化的金属间介质，再于这一层金属间介质上覆盖金属薄膜电阻结构层及金属薄膜端头刻蚀阻挡层，金属薄膜电阻结构上覆盖一层金属间介质，通过金属薄膜电阻接触孔以及次顶层金属上的接触孔连接顶层金属结构。本发明能兼容到任何工艺中，具有工艺简单，兼容性好，稳定性高，且不用考虑主工艺的线宽等一系列优点。
附图说明
图1是本发明IC工艺流程基底结构示意图；
图2是三层金属结构示意图；
图3是金属薄膜/金属薄膜端头刻蚀阻挡层材料淀积示意图；
图4是金属薄膜刻蚀示意图；
图5是金属薄膜端头刻蚀阻挡层刻蚀示意图。
图6是覆盖平坦化介质层及金属薄膜电阻接触孔刻蚀示意图；
图7是覆盖平坦化介质层及第三层金属接触孔刻蚀示意图；
图8是最终结构示意图；
图中：金属层I101、平坦化的IMD金属后介质层102、金属层II103、第二次平坦化的IMD金属后介质层104、金属层III105、层间金属接触孔I106、层间金属接触孔II107、平坦化的IMD金属间介质层201、金属薄膜202、金属薄膜端头刻蚀阻挡层203、平坦化IMD金属间介质301、金属层IV302、氧化硅钝化层303、氮化硅钝化层304、金属薄膜电阻接触孔305、层间金属接触孔III306、衬底401、外延层402、场氧化层403、多晶电阻层404和ILD金属前介质层405。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
参见图3至图5，适用于多层金属布线的金属薄膜电阻，主要包括平坦化的IMD金属间介质层201、有效薄膜电阻区和2个电阻端头。
所述平坦化的IMD金属间介质层201上依次覆盖有金属薄膜202和金属薄膜端头刻蚀阻挡层203。
所述有效薄膜电阻区通过刻蚀金属薄膜202形成。
金属薄膜202的厚度范围为
Figure GDA0003507876610000041
2个电阻端头通过刻蚀金属薄膜端头刻蚀阻挡层203形成。
金属薄膜端头刻蚀阻挡层203的厚度范围为
Figure GDA0003507876610000051
实施例2：
参见图1至图2、图6至图8，应用适用于多层金属布线的金属薄膜电阻的集成电路，包括集成电路基底、金属淀积次顶层、金属薄膜电阻和金属淀积顶层。
所述金属淀积次顶层覆盖在集成电路基底上。集成电路基底为市售。
进一步，所述金属淀积次顶层包括金属层I101、平坦化的IMD金属后介质层102、金属层II103、第二次平坦化的IMD(In-Mold Decoration，膜内装饰)金属后介质层104和金属层III105。
所述金属层I101覆盖在基底之上。所述金属层I101的层数为M1。所述金属层I101刻蚀出金属图形I。
所述平坦化的IMD金属后介质层102覆盖在金属层I101之上。
所述平坦化的IMD金属后介质层102上刻蚀有若干层间金属接触孔I106。
所述金属层II103覆盖在平坦化的IMD金属后介质层102上。所述金属层II103的层数为M2。所述金属层II103刻蚀出金属图形II。
所述金属层II103通过层间金属接触孔I106与金属层I101电性连接。
所述第二次平坦化的IMD金属后介质层104覆盖在金属层II103之上。
所述第二次平坦化的IMD金属后介质层104上刻蚀有若干层间金属接触孔II107。
所述金属层III105覆盖在第二次平坦化的IMD金属后介质层104上。所述金属层III105的层数为M3。所述金属III105刻蚀出金属图形III。
所述金属层III105通过层间金属接触孔II107与金属层II103电性连接。
所述金属薄膜电阻覆盖在金属淀积次顶层上。
所述金属淀积顶层覆盖在金属薄膜电阻上。
进一步，所述金属淀积顶层包括平坦化IMD金属间介质301、金属层IV302、氧化硅钝化层303和氮化硅钝化层304。
所述平坦化IMD金属间介质301覆盖在金属薄膜电阻上。
所述平坦化IMD金属间介质301上刻蚀有2个金属薄膜电阻接触孔305和若干层间金属接触孔III306。
所述金属层IV302覆盖在平坦化IMD金属间介质301之上。所述金属层IV302的层数为M4。所述金属IV302刻蚀出金属图形IV。
所述金属层IV302通过金属薄膜电阻接触孔305与金属薄膜电阻的电阻端头电性连接。
所述金属层IV302通过层间金属接触孔III306与金属淀积次顶层的金属层III105电性连接。
所述氧化硅钝化层303覆盖在金属层IV302上。
所述氮化硅钝化层304覆盖在氧化硅钝化层303上。
实施例3：
应用适用于多层金属布线的金属薄膜电阻的集成电路，主要结构见实施例2，其中集成电路基底主要包括衬底401、外延层402、场氧化层403、多晶电阻层404和ILD金属前介质层405。
所述外延层402覆盖在衬底401之上。
所述场氧化层403间隔覆盖在外延层402之上。
所述多晶电阻层404隔覆盖在场氧化层403之上。
所述ILD金属前介质层405分别覆盖在未覆盖场氧化层403的外延层402、未覆盖多晶电阻层404的场氧化层403和多晶电阻层404之上。
实施例4：
参见图1至图8，应用适用于多层金属布线的金属薄膜电阻的集成电路的制造方法，主要包括以下步骤：
1)确定集成电路基底。
2)在集成电路基底上淀积M1层金属层I101，并刻蚀出金属图形区I。
3)在金属层I101上淀积平坦化的IMD金属后介质层102，并刻蚀出若干层间金属接触孔I106。
4)在平坦化的IMD金属后介质层102上淀积M2层金属层II103，并刻蚀出金属图形区II。
5)在金属层II103上淀积第二次平坦化的IMD金属后介质层104，并刻蚀出若干层间金属接触孔II107。
6)在第二次平坦化的IMD金属后介质层104上淀积M3层金属层III105，并刻蚀出金属图形区III，从而形成金属淀积次顶层。
7在金属层III105上依次淀积平坦化的IMD金属间介质层201、金属薄膜202和金属薄膜端头刻蚀阻挡层203。
8)对金属薄膜202和金属薄膜端头刻蚀阻挡层203进行刻蚀，得到有效薄膜电阻区。
9)对金属薄膜端头刻蚀阻挡层203进行再次刻蚀，得到2个电阻端头，从而形成金属薄膜电阻。
10)在金属薄膜电阻上淀积平坦化IMD金属间介质301，并刻蚀出2个金属薄膜电阻接触孔305和若干层间金属接触孔III306。
11)在平坦化IMD金属间介质301上淀积M4层金属层IV302，并刻蚀出金属图形区IV。
12)在金属层IV302上依次淀积氧化硅钝化层303和氮化硅钝化层304，从而形成金属淀积顶层。
13)在氮化硅钝化层304表面刻蚀出压焊点区域。
实施例5：
应用适用于多层金属布线的金属薄膜电阻的集成电路的制造方法，主要包括以下步骤：
1)确定集成电路基底，附图1为IC工艺制造基底，包括衬底、外延、场氧层、ILD金属前介质层。
2)开始金属后处理，附图2所示，淀积M1层金属105，M1金属刻蚀图形区，淀积平坦化的IMD金属后介质层106，层间金属接触孔107的刻蚀，再淀积M2层金属108，刻蚀M2金属图形区，淀积第二次平坦化的IMD金属后介质层109，开始层间金属接触孔110的刻蚀，继续M3层金属111(次顶层金属)淀积刻蚀。
3)开始金属薄膜电阻层的引入，附图3所示，在次顶层金属M3层111先淀积一层平坦化的IMD金属间介质112，再淀积一层厚度为
Figure GDA0003507876610000071
的金属薄膜金属材料113，其中金属薄膜材料的具体厚度以及金属薄膜材料、Si成分比例由所需要的具体的温度系数以及方块电阻而定，自此再在金属薄膜材料上淀积一层厚度为
Figure GDA0003507876610000072
Figure GDA0003507876610000081
的金属薄膜端头刻蚀阻挡层114，用来防止接触孔刻蚀以及金属淀积有可能出现的反溅等容易刻蚀到金属薄膜材料层的问题出现，能有效的提高电阻的精度。
4)如附图4、5所示，先干法刻蚀出有效薄膜电阻区，再湿法(或干法)刻蚀掉金属薄膜材料层上除了电阻两端需要的金属薄膜端头刻蚀阻挡层，剩余就为本发明中的金属薄膜电阻结构。
5)如附图6所示，在金属薄膜电阻结构上淀积一层相对较薄的平坦化IMD金属间介质116，并刻蚀出金属薄膜电阻接触孔115，接着附图7，刻蚀出层间金属接触孔117，再然后附图8，淀积顶层金属结构M4层118以及氧化硅钝化层119和氮化硅钝化层120，最终再刻蚀出压焊点区域即完成整个工艺流程。

Claims (2)

1.应用适用于多层金属布线的金属薄膜电阻的集成电路，其特征在于：包括集成电路基底、金属淀积次顶层、金属薄膜电阻和金属淀积顶层；
集成电路基底主要包括衬底(401)、外延层(402)、场氧化层(403)、多晶电阻层(404)和ILD金属前介质层(405)；
所述外延层(402)覆盖在衬底(401)之上；
所述场氧化层(403)间隔覆盖在外延层(402)之上；
所述多晶电阻层(404)隔覆盖在场氧化层(403)之上；
所述ILD金属前介质层(405)分别覆盖在未覆盖场氧化层(403)的外延层(402)、未覆盖多晶电阻层(404)的场氧化层(403)和多晶电阻层(404)之上；
所述金属淀积次顶层覆盖在集成电路基底上；
所述金属薄膜电阻覆盖在金属淀积次顶层上；
适用于多层金属布线的金属薄膜电阻主要包括平坦化的IMD金属间介质层(201)、有效薄膜电阻区和2个电阻端头；
所述平坦化的IMD金属间介质层(201)上依次覆盖有金属薄膜(202)和金属薄膜端头刻蚀阻挡层(203)；
所述有效薄膜电阻区通过刻蚀金属薄膜(202)形成；
金属薄膜的厚度范围为
Figure FDA0003442735340000011
2个电阻端头通过刻蚀金属薄膜端头刻蚀阻挡层(203)形成；
金属薄膜端头刻蚀阻挡层的厚度范围为
Figure FDA0003442735340000012
所述金属淀积顶层覆盖在金属薄膜电阻上；
所述金属淀积顶层包括平坦化IMD金属间介质(301)、金属层IV(302)、氧化硅钝化层(303)和氮化硅钝化层(304)；
所述平坦化IMD金属间介质(301)覆盖在金属薄膜电阻上；
所述平坦化IMD金属间介质(301)上刻蚀有2个金属薄膜电阻接触孔(305)和若干层间金属接触孔III(306)；
所述金属层IV(302)覆盖在平坦化IMD金属间介质(301)之上；所述金属层IV(302)的层数为M4；
所述金属层IV(302)通过金属薄膜电阻接触孔(305)与金属薄膜电阻的电阻端头电性连接；
所述金属层IV(302)通过层间金属接触孔III(306)与金属淀积次顶层的金属层III(105)电性连接；
所述氧化硅钝化层(303)覆盖在金属层IV(302)上；
所述氮化硅钝化层(304)覆盖在氧化硅钝化层(303)上；
所述金属淀积次顶层包括金属层I(101)、平坦化的IMD金属后介质层(102)、金属层II(103)、第二次平坦化的IMD金属后介质层(104)和金属层III(105)；
所述金属层I(101)覆盖在基底之上；所述金属层I(101)的层数为M1；
所述平坦化的IMD金属后介质层(102)覆盖在金属层I(101)之上；
所述平坦化的IMD金属后介质层(102)上刻蚀有若干层间金属接触孔I(106)；
所述金属层II(103)覆盖在平坦化的IMD金属后介质层(102)上；所述金属层II(103)的层数为M2；
所述金属层II(103)通过层间金属接触孔I(106)与金属层I(101)电性连接；
所述第二次平坦化的IMD金属后介质层(104)覆盖在金属层II(103)之上；
所述第二次平坦化的IMD金属后介质层(104)上刻蚀有若干层间金属接触孔II(107)；
所述金属层III(105)覆盖在第二次平坦化的IMD金属后介质层(104)上；所述金属层III(105)的层数为M3；
所述金属层III(105)通过层间金属接触孔II(107)与金属层II(103)电性连接。
2.权利要求1所述的应用适用于多层金属布线的金属薄膜电阻的集成电路的制造方法，其特征在于，主要包括以下步骤：
1)确定集成电路基底；
2)在集成电路基底上淀积M1层金属层I(101)，并刻蚀出金属图形区I；
3)在金属层I(101)上淀积平坦化的IMD金属后介质层(102)，并刻蚀出若干层间金属接触孔I(106)；
4)在平坦化的IMD金属后介质层(102)上淀积M2层金属层II(103)，并刻蚀出金属图形区II；
5)在金属层II(103)上淀积第二次平坦化的IMD金属后介质层(104)，并刻蚀出若干层间金属接触孔II(107)；
6)在第二次平坦化的IMD金属后介质层(104)上淀积M3层金属层III(105)，并刻蚀出金属图形区III，从而形成金属淀积次顶层；
7)在金属层III(105)上依次淀积平坦化的IMD金属间介质层(201)、金属薄膜(202)和金属薄膜端头刻蚀阻挡层(203)；
8)对金属薄膜(202)和金属薄膜端头刻蚀阻挡层(203)进行刻蚀，得到有效薄膜电阻区；
9)对金属薄膜端头刻蚀阻挡层(203)进行再次刻蚀，得到2个电阻端头，从而形成金属薄膜电阻；
10)在金属薄膜电阻上淀积平坦化IMD金属间介质(301)，并刻蚀出2个金属薄膜电阻接触孔(305)和若干层间金属接触孔III(306)；
11)在平坦化IMD金属间介质(301)上淀积M4层金属层IV(302)，并刻蚀出金属图形区IV；
12)在金属层IV(302)上依次淀积氧化硅钝化层(303)和氮化硅钝化层(304)，从而形成金属淀积顶层；
13)在氮化硅钝化层(304)表面刻蚀出压焊点区域。
CN201911049928.8A 2019-10-31 2019-10-31 金属薄膜电阻、应用金属薄膜电阻的集成电路和制造方法 Active CN110993582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911049928.8A CN110993582B (zh) 2019-10-31 2019-10-31 金属薄膜电阻、应用金属薄膜电阻的集成电路和制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911049928.8A CN110993582B (zh) 2019-10-31 2019-10-31 金属薄膜电阻、应用金属薄膜电阻的集成电路和制造方法

Publications (2)

Publication Number Publication Date
CN110993582A CN110993582A (zh) 2020-04-10
CN110993582B true CN110993582B (zh) 2022-04-08

Family

ID=70082921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911049928.8A Active CN110993582B (zh) 2019-10-31 2019-10-31 金属薄膜电阻、应用金属薄膜电阻的集成电路和制造方法

Country Status (1)

Country Link
CN (1) CN110993582B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165862A (en) * 1997-08-29 2000-12-26 Denso Corporation Method of producing a thin film resistor
CN105874599A (zh) * 2013-12-31 2016-08-17 德克萨斯仪器股份有限公司 金属薄膜电阻器及工艺
CN107742607A (zh) * 2017-08-31 2018-02-27 重庆中科渝芯电子有限公司 一种用icp干法刻蚀制作薄膜电阻的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165862A (en) * 1997-08-29 2000-12-26 Denso Corporation Method of producing a thin film resistor
CN105874599A (zh) * 2013-12-31 2016-08-17 德克萨斯仪器股份有限公司 金属薄膜电阻器及工艺
CN107742607A (zh) * 2017-08-31 2018-02-27 重庆中科渝芯电子有限公司 一种用icp干法刻蚀制作薄膜电阻的方法

Also Published As

Publication number Publication date
CN110993582A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
US7696603B2 (en) Back end thin film capacitor having both plates of thin film resistor material at single metallization layer
US10177214B2 (en) Metal thin film resistor and process
KR100714765B1 (ko) Ｏ ｔｃｒ을 지닌 박막 레지스터의 제조 방법
US7964919B2 (en) Thin film resistors integrated at two different metal single die
US7704871B2 (en) Integration of thin film resistors having different TCRs into single die
JPS62118560A (ja) アナログ集積回路装置に適した耐火金属コンデンサ構造
US8754501B2 (en) Integration of precision MIM capacitor and precision thin film resistor
US10553336B2 (en) Thin-film resistor (TFR) module with top-side interconnects connected to reduced TFR ridges and manufacturing methods
KR100365173B1 (ko) 실리콘 카바이드 크롬 박막 저항기를 형성하기 위한 방법
US8531003B2 (en) Semiconductor device and manufacturing method of the same
US20160372420A1 (en) Damascene Thin-Film Resistor with an Added Mask Layer
US6081014A (en) Silicon carbide chrome thin-film resistor
US8766405B2 (en) Semiconductor device and method of manufacturing the same
TWI430301B (zh) 薄膜元件之製造方法
CN110993582B (zh) 金属薄膜电阻、应用金属薄膜电阻的集成电路和制造方法
WO2006071617A2 (en) Semiconductor structures utilizing thin film resistors and tungsten plug connectors and methods for making the same
JP2005167255A (ja) 薄膜抵抗体構造体及び薄膜抵抗体構造体を製造する方法
US7202533B1 (en) Thin film resistors integrated at a single metal interconnect level of die
US20010046771A1 (en) Thin film resistor having improved temperature independence and a method of engineering the TCR of the thin film resistor
CN111033718A (zh) 用于使用通孔阻滞层的薄膜电阻器的装置和方法
CN114583049B (zh) Mim电容器的制作方法及mim电容器
KR101261743B1 (ko) 반도체 소자 및 그 제조방법
TWI822337B (zh) 半導體結構及其製造方法
KR20110078953A (ko) 반도체 소자의 박막 저항 제조방법
TW444378B (en) Thin film resistor for semiconductor chip and the manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant