JP2017228063A

JP2017228063A - 電源回路、回路装置、表示装置及び電子機器

Info

Publication number: JP2017228063A
Application number: JP2016123369A
Authority: JP
Inventors: 田村　剛; Takeshi Tamura; 田村　　剛; 猛野村; Takeshi Nomura
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2016-06-22
Filing date: 2016-06-22
Publication date: 2017-12-28
Anticipated expiration: 2036-06-22
Also published as: TW201800888A; US20170372652A1; US10262578B2; JP6769130B2; CN107526384A; CN107526384B

Abstract

【課題】電源投入時に貫通電流が流れることを抑制することができる電源回路、回路装置、表示装置及び電子機器等の提供。【解決手段】電源回路１００は、第１の電源電圧ＶＬと、第１の電源電圧ＶＬよりも高い第３の電源電圧ＶＨとが入力され、第３の電源電圧ＶＨに基づいて、第１の電源電圧ＶＬと第３の電源電圧ＶＨの間のレギュレート電圧を出力するレギュレーター１１０と、第１の電源電圧ＶＬとレギュレート電圧とのいずれかを選択し、第２の電源電圧ＶＭとして出力する出力制御回路１３０と、を含む。そして、出力制御回路１３０は、第３の電源電圧ＶＨが閾値電圧未満の状態である場合には、第１の電源電圧ＶＬを第２の電源電圧ＶＭとして出力し、第３の電源電圧ＶＨが閾値電圧以上の状態である場合には、レギュレート電圧を第２の電源電圧ＶＭとして出力する。【選択図】図１

Description

本発明は、電源回路、回路装置、表示装置及び電子機器等に関係する。

特許文献１には、複数の内部電源を備えた集積回路が記載されている。特許文献１の集積回路では、出力電圧が望ましくない電位に変動することを抑制するため、出力する昇圧器の最大個数を制限している。

特開２０１３−２４２９３８号公報

複数の電源で動作する集積回路に外部から電源を与える場合、集積回路内のレベルシフター回路等に、入力が定まらない状態で高電圧側の電源電圧が印加されると、回路に貫通電流が流れてしまうことがある。この際、外部電源能力が足りない場合には、電圧が上がらなくなったり、高電圧、大電流による発熱でＩＣが破壊されてしまうことがある。そのため、複数の電源で動作する集積回路には、低い電圧から順番に投入していき、電圧の逆転を起こさないようにする必要がある。このことは、３電源以上の場合でも同様である。しかし、前述した特許文献１の集積回路においては、各電圧の高低の順番が電源投入時に逆転してしまう場合があった。また、外部から供給する電源が多くなると、外部電源作成、電源シーケンスの制御が必要になり、外部部品の増加につながってしまう。

例えば、集積回路に、低電源電圧と高電源電圧と、中間の電源電圧が印加される場合には、低電源電圧は、入力信号を受け付ける制御ロジックを駆動するために用いられ、高電源電圧は、表示部や外部機器を制御するために用いられることが多い。また、中間の電源電圧は、アナログセンサーの電源や、入力信号から出力信号に変換するレベルシフトに使われることが多い。

ここで、中間電源を、ロジック制御電源から作ろうとすると、外部に昇圧コンデンサーが必要になったり、電圧が上がるまで待つような制御が必要になってしまう。

一方で、例えば集積回路に内蔵したレギュレーターを用いれば、集積回路内で、中間の電源電圧を一番高い電源電圧から作成することが可能ではある。しかし、この構成では、前述したように、電源の投入順を守ることができない。すなわち、ロジック電源の後に、高電源電圧を投入し、その後に、中間の電源電圧が印加されることになり、小さい順に集積回路に電源電圧を印加することができなくなる。

本発明の幾つかの態様によれば、電源投入時に貫通電流が流れることを抑制することができる電源回路、回路装置、表示装置及び電子機器等を提供することができる。

本発明の一態様は、第１の電源電圧と、前記第１の電源電圧よりも高い第３の電源電圧とが入力され、前記第３の電源電圧に基づいて、前記第１の電源電圧と前記第３の電源電圧の間のレギュレート電圧を出力するレギュレーターと、前記第１の電源電圧と前記レギュレート電圧とのいずれかを選択し、第２の電源電圧として出力する出力制御回路と、を含み、前記出力制御回路は、前記第３の電源電圧が閾値電圧未満の状態である場合には、前記第１の電源電圧を前記第２の電源電圧として出力し、前記第３の電源電圧が前記閾値電圧以上の状態である場合には、前記レギュレート電圧を前記第２の電源電圧として出力する電源回路に関係する。

本発明の一態様では、第３の電源電圧が閾値電圧未満の状態である場合には、第１の電源電圧を第２の電源電圧として出力し、第３の電源電圧が閾値電圧以上の状態である場合には、レギュレート電圧を第２の電源電圧として出力する。よって、電源投入時に貫通電流が流れることを抑制することが可能となる。

また、本発明の一態様では、前記閾値電圧は、前記レギュレート電圧と前記第３の電源電圧との間の電圧であってもよい。

これにより、例えば第３の電源電圧が閾値電圧以上になった場合に、レギュレート電圧よりも大きい第３の電源電圧からレギュレート電圧を生成すること等が可能になる。

また、本発明の一態様では、前記出力制御回路は、前記第３の電源電圧が前記閾値電圧よりも大きい状態であるか否かを判定する判定回路と、前記第２の電源電圧を出力するセレクターと、を有し、前記セレクターは、前記判定回路により、前記第３の電源電圧が前記閾値電圧よりも小さい状態であると判定された場合に、前記第１の電源電圧を前記第２の電源電圧として出力し、前記第３の電源電圧が前記閾値電圧よりも大きい状態であると判定された場合に、前記レギュレート電圧を前記第２の電源電圧として出力してもよい。

これにより、第３の電源電圧と閾値電圧との大小判断動作と、第２の電源電圧の選択動作を行うこと等が可能になる。

また、本発明の一態様では、前記判定回路は、前記第３の電源電圧を分圧した分圧電圧と、前記第１の電源電圧とを比較するコンパレーターを有していてもよい。

これにより、第３の電源電圧が閾値電圧以上になったか否かを判定すること等が可能になる。

また、本発明の一態様では、前記セレクターは、前記第１の電源電圧のノードと、前記第２の電源電圧のノードとの間に設けられるＰＭＯＳトランジスターと、前記レギュレーターの出力ノードと、前記第２の電源電圧のノードとの間に設けられるＮＭＯＳトランジスターと、を有していてもよい。

これにより、第２の電源電圧として出力する電圧を第１の電源電圧及びレギュレート電圧のいずれかに切り替えること等が可能になる。

また、本発明の一態様では、前記レギュレーターは、第１入力端子と第２入力端子と出力端子とを有する演算増幅器と、前記第２入力端子と前記出力端子との間に設けられる第１抵抗と、前記第１抵抗と、前記第１の電源電圧よりも低い第４の電源電圧のノードとの間に設けられる第２抵抗と、を有し、前記演算増幅器は、前記第３の電源電圧が供給され、前記第２入力端子には、前記レギュレート電圧を前記第１抵抗及び前記第２抵抗で分圧した電圧が入力され、前記第１入力端子には、前記第１の電源電圧が入力され、前記出力端子から前記レギュレート電圧を出力してもよい。

これにより、第３の電源電圧から、外部回路を駆動させるのに適した電圧であるレギュレート電圧を生成すること等が可能になる。

また、本発明の一態様では、前記第２の電源電圧は、前記第１の電源電圧に基づく入力信号のレベルシフトを行う第１のレベルシフターに供給される電源電圧であり、前記第３の電源電圧は、前記第１のレベルシフターからの出力信号をレベルシフトする第２のレベルシフターに供給される電源電圧であってもよい。

これにより、電源回路から供給される第２の電源電圧に基づいて、第１の電源電圧に基づく入力信号の２段階レベルシフトを行うこと等が可能になる。そして、このようなレベルシフターが存在する場合であっても、本発明の一態様によれば電源投入時にレベルシフターに貫通電流が流れることを防ぐことが可能である。

また、本発明の一態様では、前記第１のレベルシフター及び前記第２のレベルシフターは、電気光学パネルのデータ線又は走査線を駆動する駆動回路に使用される複数の信号の各信号をレベルシフトするレベルシフターであってもよい。

これにより、例えば電気光学パネルへの表示信号を生成すること等が可能になる。電気光学パネルの駆動回路のような複数の電源を必要とする回路であっても、本発明の一態様によれば電源投入時に回路に貫通電流が流れることを防ぐことが可能である。

また、本発明の他の態様は、前記電源回路と、前記第２の電源電圧が供給され、前記第１の電源電圧に基づく入力信号のレベルシフトを行う第１のレベルシフターと、前記第３の電源電圧が供給され、前記第１のレベルシフターからの出力信号をレベルシフトする第２のレベルシフターと、を含む回路装置に関係する。

また、本発明の他の態様は、前記回路装置と、電気光学パネルと、を含む表示装置に関係する。

また、本発明の他の態様では、前記電源回路を含む電子機器に関係する。

本実施形態の電源回路の回路構成図。時間経過に伴う第１の電源電圧、第３の電源電圧及びレギュレート電圧を説明するグラフ。出力制御回路の回路構成図。電源回路の詳細な回路構成図。本実施形態の回路装置の回路構成図。シフトレジスターの詳細な回路構成図。本実施形態の表示装置の構成例の説明図。本実施形態の電子機器のシステム構成例の説明図。電子機器の一例の説明図。電子機器の一例の他の説明図。電子機器の一例の他の説明図。

以下、本実施形態について説明する。なお、以下で説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、本実施形態で説明される構成の全てが、本発明の必須構成要件であるとは限らない。

１．電源回路
本実施形態の電源回路１００の回路構成図を図１に示す。図１に示すように、本実施形態の電源回路１００は、レギュレーター１１０と、出力制御回路１３０と、を含む。レギュレーター１１０には、第１の電源電圧ＶＬと、第１の電源電圧ＶＬよりも高い第３の電源電圧ＶＨとが入力される。そして、レギュレーター１１０は、第３の電源電圧ＶＨに基づいて、第１の電源電圧ＶＬと第３の電源電圧ＶＨの間のレギュレート電圧ＶＲを出力する。出力制御回路１３０は、第１の電源電圧ＶＬとレギュレート電圧ＶＲとのいずれかを選択し、第２の電源電圧ＶＭとして出力する。

例えば、後述する図５に示すように、電源回路１００は、電源回路１００の外部のレベルシフター回路（図５では、第１のレベルシフター１２）等に接続されており、この電源回路１００の外部回路に対して、第２の電源電圧ＶＭを出力する。前述したように、電源回路１００が外部回路に第２の電源電圧ＶＭを供給する前に、この外部回路の後段の回路（図５では第２のレベルシフター１４）に高電圧が印加されてしまった場合には、外部回路に貫通電流が流れてしまい、例えば回路素子の破損を招くこと等があった。なお、本実施形態のレベルシフターの構成と、レベルシフターに高電圧が印加されてしまう場合の例については、後に詳述する。

そこで、前述したように、本実施形態の出力制御回路１３０は、第１の電源電圧ＶＬとレギュレート電圧ＶＲとのいずれかを選択し、第２の電源電圧ＶＭとして出力する。

具体例として、例えば図２に、縦軸を電圧、横軸を時間として、第１の電源電圧ＶＬ、第３の電源電圧ＶＨ及びレギュレート電圧ＶＲのグラフを示す。図２のグラフに示すように、本実施形態では、第１の電源電圧ＶＬの投入後に、第３の電源電圧ＶＨを投入する。そして、第３の電源電圧ＶＨが上昇し、第３の電源電圧ＶＨが所与の閾値電圧Ｖｔｈ以上になると、レギュレート電圧ＶＲも上昇する。

この時、出力制御回路１３０は、図２に示すように、第３の電源電圧ＶＨが閾値電圧Ｖｔｈ未満の状態である場合には、第１の電源電圧ＶＬを第２の電源電圧ＶＭとして出力し、第３の電源電圧ＶＨが閾値電圧Ｖｔｈ以上の状態である場合には、レギュレート電圧ＶＲを第２の電源電圧ＶＭとして出力する。

このように、本実施形態では、第１の電源電圧ＶＬの後に、第３の電源電圧ＶＨを電源回路１００に供給するが、レギュレート電圧ＶＲが立ち上がるまでの間、第１の電源電圧ＶＬを第２の電源電圧ＶＭとして出力する。そのため、第３の電源電圧からレギュレート電圧ＶＲが生成されるまでの間に、電源回路１００外の全ての回路に電源を行きわたらせ、不定状態をなくすことが可能である。よって、電源投入時に貫通電流が流れることを抑制することが可能となる。また、レギュレート電圧ＶＲが所定の電圧に達した場合には、レギュレート電圧ＶＲを第２の電源電圧として出力することができる。

ここで、閾値電圧Ｖｔｈは、レギュレート電圧ＶＲと第３の電源電圧ＶＨとの間の電圧である。つまり、ＶＲ＜Ｖｔｈ＜ＶＨであり、例えばＶＲ＝３．３Ｖ、ＶＨ＝８Ｖ、Ｖｔｈ＝６．９Ｖである。

これにより、例えば第３の電源電圧ＶＨが閾値電圧Ｖｔｈ以上になった場合に、レギュレート電圧ＶＲよりも大きい第３の電源電圧ＶＨからレギュレート電圧ＶＲを生成すること等が可能になる。

次に、出力制御回路１３０の具体的な構成例を図３に示す。図３に示すように、出力制御回路１３０は、判定回路１３１と、セレクター１３３と、を有する。判定回路１３１は、第３の電源電圧ＶＨが閾値電圧Ｖｔｈよりも大きい状態であるか否かを判定する。セレクター１３３は、判定回路１３１により、第３の電源電圧ＶＨが閾値電圧Ｖｔｈよりも小さい状態であると判定された場合に、第１の電源電圧ＶＬを第２の電源電圧ＶＭとして出力し、第３の電源電圧ＶＨが閾値電圧Ｖｔｈよりも大きい状態であると判定された場合に、レギュレート電圧ＶＲを第２の電源電圧ＶＭとして出力する。

これにより、第３の電源電圧ＶＨと閾値電圧Ｖｔｈとの大小判断動作と、第２の電源電圧ＶＭの選択動作を行うこと等が可能になる。

ここで、より具体的な回路構成を図４に示す。図４に示すように、電源回路１００は、抵抗ＲＡ１と、抵抗ＲＡ２と、コンパレーターＣＰと、演算増幅器ＲＴと、抵抗ＲＢ１と、抵抗ＲＢ２と、ＰＭＯＳトランジスターＰＴＲと、ＮＭＯＳトランジスターＮＴＲとを含む。

例えば、図４の例において、前述した図３の判定回路１３１は、第３の電源電圧ＶＨを分圧した分圧電圧ＶＤと、第１の電源電圧ＶＬとを比較するコンパレーターＣＰを有している。

コンパレーターＣＰは、第１入力端子ＣＩＴ１と、第２入力端子ＣＩＴ２と、出力端子ＣＯＴとを有し、駆動用の電圧として第３の電源電圧ＶＨが供給される。また、コンパレーターＣＰの第１入力端子ＣＩＴ１には、抵抗ＲＡ１及び抵抗ＲＡ２で第３の電源電圧ＶＨを分圧した分圧電圧ＶＤが入力され、第２入力端子ＣＩＴ２には、第１の電源電圧ＶＬが入力される。そして、コンパレーターＣＰは、出力端子ＣＯＴから出力電圧ＣＯＭを出力する。具体的には、分圧電圧ＶＤが第１の電源電圧ＶＬよりも大きければ、Ｈｉｇｈレベルの電圧を出力電圧として出力し、分圧電圧ＶＤが第１の電源電圧ＶＬよりも小さければ、Ｌｏｗレベルの電圧を出力電圧として出力する。出力電圧ＣＯＭは、ＰＭＯＳトランジスターＰＴＲ及びＮＭＯＳトランジスターＮＴＲに供給される。

つまり、本実施形態では、前述したように、第３の電源電圧ＶＨが閾値電圧Ｖｔｈ以上になったか否かを、分圧電圧ＶＤが第１の電源電圧ＶＬ以上になったか否かによって判定される。そのため、第３の電源電圧ＶＨが閾値電圧Ｖｔｈと同じ電圧になった時に、分圧電圧ＶＤが第１の電源電圧ＶＬと同じ電圧になるように、抵抗ＲＡ１及び抵抗ＲＡ２の抵抗値が予め決定されている。

これにより、第３の電源電圧ＶＨが閾値電圧Ｖｔｈ以上になったか否かを判定すること等が可能になる。

また、図４の例において、前述した図３のセレクター１３３は、ＰＭＯＳトランジスターＰＴＲと、ＮＭＯＳトランジスターＮＴＲと、を有している。ＰＭＯＳトランジスターＰＴＲは、第１の電源電圧ＶＬのノードと、第２の電源電圧ＶＭのノードとの間に設けられる。ＮＭＯＳトランジスターＮＴＲは、レギュレーター１１０の出力ノードと、第２の電源電圧ＶＭのノードとの間に設けられる。

そして、ＰＭＯＳトランジスターＰＴＲは、コンパレーターＣＰからの出力電圧ＣＯＭがＬｏｗレベルである場合にオンとなり、第２の電源電圧ＶＭとして第１の電源電圧ＶＬを出力する。また、ＰＭＯＳトランジスターＰＴＲは、コンパレーターＣＰからの出力電圧ＣＯＭがＨｉｇｈレベルである場合にはオフとなる。

一方、ＮＭＯＳトランジスターＮＴＲは、コンパレーターＣＰからの出力電圧ＣＯＭがＨｉｇｈレベルである場合にオンとなり、第２の電源電圧ＶＭとしてレギュレート電圧ＶＲを出力する。また、ＮＭＯＳトランジスターＮＴＲは、コンパレーターＣＰからの出力電圧ＣＯＭがＬｏｗレベルである場合には、オフとなる。

つまり、以上をまとめると、分圧電圧ＶＤが第１の電源電圧ＶＬよりも小さい場合には、コンパレーターＣＰからＬｏｗレベルの出力電圧ＣＯＭが出力される。そして、ＰＭＯＳトランジスターＰＴＲがオンになり、第２の電源電圧ＶＭとして第１の電源電圧ＶＬが出力される。この時、ＮＭＯＳトランジスターＮＴＲは、オフ状態になっている。

一方で、分圧電圧ＶＤが第１の電源電圧ＶＬよりも大きい場合には、コンパレーターＣＰからＨｉｇｈレベルの出力電圧ＣＯＭが出力される。そして、ＮＭＯＳトランジスターＮＴＲがオンになり、第２の電源電圧ＶＭとしてレギュレート電圧ＶＲが出力される。この時、ＰＭＯＳトランジスターＰＴＲは、オフ状態になっている。

このように、第２の電源電圧ＶＭとして出力する電圧を第１の電源電圧ＶＬ及びレギュレート電圧ＶＲのいずれかに切り替えること等が可能になる。なお、セレクター１３３は、図４の構成には限定されず、ＰＭＯＳトランジスターＰＴＲ及びＮＭＯＳトランジスターＮＴＲの代わりに、他のアナログスイッチを用いてもよい。

また、図４の例において、前述した図１のレギュレーター１１０は、演算増幅器ＲＴと、第１抵抗ＲＢ１と、第２抵抗ＲＢ２と、を有する。演算増幅器ＲＴは、第１入力端子ＲＩＴ１と、第２入力端子ＲＩＴ２と、出力端子ＲＯＴとを有する。第１抵抗ＲＢ１は、第２入力端子ＲＩＴ２と、出力端子ＲＯＴとの間に設けられる。第２抵抗ＲＢ２は、第１抵抗ＲＢ１と、第１の電源電圧ＶＬよりも低い第４の電源電圧ＶＳのノードとの間に設けられる。

演算増幅器ＲＴには、駆動用の電圧として、第３の電源電圧ＶＨが供給される。また、第２入力端子ＲＩＴ２には、レギュレート電圧ＶＲを第１抵抗ＲＢ１及び第２抵抗ＲＢ２で分圧した電圧が入力され、第１入力端子ＲＩＴ１には、第１の電源電圧ＶＬが入力される。そして、演算増幅器ＲＴは、出力端子ＲＯＴからレギュレート電圧ＶＲを出力する。

これにより、第３の電源電圧ＶＨから、外部回路を駆動させるのに適した電圧であるレギュレート電圧ＶＲを生成すること等が可能になる。

以上のようにすれば、外部での中間電源電圧（第２の電源電圧ＶＭ）の作成や、電源オンシーケンス制御を不要にすること等が可能になる。

２．回路装置
ここで、本実施形態の電源回路１００を含む回路装置の一例を、図５に図示する。図５の回路装置１０は、電源回路１００と、第１のレベルシフター１２と、第２のレベルシフター１４とを含む。

第１のレベルシフター１２には、電源回路１００から第２の電源電圧ＶＭが供給され、外部から第１の電源電圧ＶＬも供給される。そして、第１のレベルシフター１２は、第２の電源電圧ＶＭに基づいて、第１の電源電圧ＶＬに基づく入力信号のレベルシフトを行って、出力信号を第２のレベルシフター１４に出力する。第２の電源電圧ＶＭは、第１のレベルシフター１２に供給される電源電圧である。

また、第２のレベルシフター１４には、第１のレベルシフター１２の出力信号と、第３の電源電圧ＶＨが供給される。第２のレベルシフター１４は、第３の電源電圧ＶＨに基づいて、第１のレベルシフター１２から供給される出力信号のレベルシフトを行う。第３の電源電圧ＶＨは、第２のレベルシフター１４に供給される電源電圧である。

これにより、電源回路１００から供給される第２の電源電圧ＶＭに基づいて、第１の電源電圧ＶＬに基づく入力信号の２段階レベルシフトを行うこと等が可能になる。つまり、第１のレベルシフターには第１の電源電圧ＶＬが与えられるため、出力は入力状態によって確定され、第２のレベルシフターには、第１のレベルシフターの出力信号が与えられるため、出力が確定し、貫通電流が流れないようにすることができる。

また、第１のレベルシフター１２及び第２のレベルシフター１４は、電気光学パネル２００のデータ線又は走査線を駆動する駆動回路に使用される複数の信号の各信号をレベルシフトするレベルシフターである。

これにより、例えば後述する図６に示す電気光学パネル２００（表示部）への表示信号を生成すること等が可能になる。

ここで、本実施形態の回路装置には、例えば図６に示すようなレベルシフターが用いられる。図６に示す回路装置は、図５に示したように、第１のレベルシフター１２と、第２のレベルシフター１４と、図５には不図示のインバータ回路１６とを含む。インバータ回路１６は、回路装置の外部から第１の電源電圧ＶＬが供給され、レベルシフトを行って、第１のレベルシフター１２に出力電圧を出力する。そして、第１のレベルシフター１２は、電源回路１００から第２の電源電圧ＶＭが供給されると共に、インバータ回路１６からの出力電圧が供給され、レベルシフトを行って、第２のレベルシフター１４に出力電圧（ＶＯ１、ＶＯ２）を出力する。同様にして、第２のレベルシフター１４は、回路装置の外部から第３の電源電圧ＶＨが供給されると共に、第１のレベルシフター１２からの出力電圧（ＶＯ１、ＶＯ２）が供給され、レベルシフトを行う。

このようなレベルシフターを用いる場合に、前述したように、第２の電源電圧ＶＭが生成される前に、第３の電源電圧ＶＨが第２のレベルシフター１４に供給されてしまった場合には、第１のレベルシフター１２の出力電圧（ＶＯ１、ＶＯ２）が不定値になってしまう場合がある。その結果、第２のレベルシフター１４のＮＭＯＳトランジスター（ＮＴＲ１、ＮＴＲ２）のゲートに不定値が入力されることになり、ノードＮ１及びノードＮ３間、又はノードＮ２及びノードＮ４間に貫通電流が流れてしまう場合がある。

これに対して、本実施形態では、図２等を用いて説明したように、第３の電源電圧ＶＨが閾値電圧Ｖｔｈ未満である場合には、第１の電源電圧ＶＬを第２の電源電圧ＶＭとして出力し、第３の電源電圧ＶＨが閾値電圧Ｖｔｈ以上の状態である場合には、レギュレート電圧ＶＲを第２の電源電圧ＶＭとして出力する。

これにより、図６の第１のレベルシフター１２の出力電圧が不定値になることを防ぐことが可能になる。そして、その結果、図６の回路装置において、ノードＮ１とノードＮ３間、又はノードＮ２とノードＮ４間に貫通電流が流れてしまうことを防ぐことができる。

３．表示装置
本実施形態の回路装置１０は、例えば図７に示すような表示装置（電気光学装置）３５０に適用可能である。表示装置３５０は、回路装置（表示ドライバー）１０と、電気光学パネル２００と、を含む。以下では、表示パネル２００がマトリックス型の液晶表示パネルである場合を例に説明するが、表示パネル２００は自発光素子を用いたＥＬ（Electro-Luminescence）表示パネル等であってもよい。

電気光学装置３５０は、ガラス基板２１０と、ガラス基板２１０上に形成される画素アレイ２２０と、ガラス基板２１０上に実装される回路装置１０と、回路装置１０及び画素アレイ２２０のデータ線を接続する配線群２３０と、回路装置１０及び画素アレイ２２０の走査線を接続する配線群２４０と、表示コントローラー３００に接続されるフレキシブル基板２５０と、フレキシブル基板２５０と回路装置１０を接続する配線群２６０と、を含む。

配線群２３０及び配線群２４０、配線群２６０は、ガラス基板２１０上に透明電極（ＩＴＯ：Indium Tin Oxide）などで形成される。

画素アレイ２２０は、画素、データ線、走査線を含み、ガラス基板２１０と画素アレイ２２０が表示パネル２００に相当する。

なお、電気光学装置は、フレキシブル基板２５０に接続された基板と、その基板に実装される表示コントローラー３００と、を更に含んでも良い。

４．電子機器
図８に、本実施形態の回路装置１０を適用できる電気光学装置３５０と電子機器５００の構成例を示す。本実施形態の電子機器５００として、例えば車載表示装置（例えばメーターパネル等）や、モニター、ディスプレイ、単板プロジェクター、テレビション装置、情報処理装置（コンピューター）、携帯型情報端末、カーナビゲーションシステム、携帯型ゲーム端末、ＤＬＰ（Digital Light Processing）装置、プリンター等の、表示装置を搭載する種々の電子機器５００を想定できる。

図８に示す電子機器５００は、電気光学装置３５０、ＣＰＵ３１０（広義には処理装置）、表示コントローラー３００（ホストコントローラー）、記憶部３２０、ユーザーインターフェース部３３０、データインターフェース部３４０を含む。なお、表示コントローラー３００の機能をＣＰＵ３１０が実現し、表示コントローラー３００が省略されてもよい。

ユーザーインターフェース部３３０は、ユーザーからの種々の操作を受け付けるインターフェース部である。例えば、ボタンやマウス、キーボード、表示パネル２００に装着されたタッチパネル等で構成される。データインターフェース部３４０は、表示データや制御データの入出力を行うインターフェース部である。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、データインターフェース部３４０から入力された表示データを記憶する。或は、記憶部３２０は、ＣＰＵ３１０や表示コントローラー３００のワーキングメモリーとして機能する。ＣＰＵ３１０は、電子機器５００の各部の制御処理や種々のデータ処理を行う。表示コントローラー３００は回路装置１０の制御処理を行う。例えば、表示コントローラー３００は、データインターフェース部３４０や記憶部３２０からＣＰＵ３１０を介して転送された表示データを、回路装置１０が受け付け可能な形式に変換し、その変換された表示データを回路装置１０へ出力する。回路装置１０は、表示コントローラー３００から転送された表示データに基づいて表示パネル２００を駆動する。

電子機器のより具体的な例を図９〜図１１に示す。図９は、電子機器の一例であるディジタルスチルカメラ６００の構成を示す斜視図であるが、外部機器との接続についても簡易的に示すものである。ディジタルスチルカメラ６００のケース６０２の背面には、有機ＥＬを用いた表示装置６０４が設けられる。表示装置６０４は、ＣＣＤ（Charge Coupled Device）による撮像信号に基づいて、表示を行う構成となっている。このため、表示装置６０４は、被写体を表示する電子ビューファインダとして機能する。ケース６０２の観察側（図においては裏面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット６０６が設けられている。

ここで、撮影者が表示装置６０４に表示された被写体像を確認して、シャッタボタン６０８を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板６１０のメモリに転送・格納される。

このディジタルスチルカメラ６００には、ケース６０２の側面に、ビデオ信号出力端子６１２と、データ通信用の入出力端子６１４とが設けられている。ビデオ信号出力端子６１２にはテレビモニタ６３０が、データ通信用の入出力端子６１４にはパーソナルコンピュータ４４０が、それぞれ必要に応じて接続される。さらに、所定の操作によって、回路基板６１０のメモリに格納された撮像信号が、テレビモニタ６３０や、パーソナルコンピュータ６４０に出力される。

また、図１０及び図１１は、電子機器の一例であるヘッドマウント・ディスプレイ７００を示している。ヘッドマウント・ディスプレイ７００は、眼鏡と同様にテンプル７１０、ブリッジ７２０、レンズ７０１Ｌ，７０１Ｒを有する。ブリッジ７２０の内側には、左眼用の表示装置７０Ｌと右眼用の表示装置７０Ｒとが設けられる。これら表示装置７０Ｌ，７０Ｒとして、本実施形態の表示装置を適用できる。

表示装置７０Ｌ，７０Ｒに表示される画像は、光学レンズ７０２Ｌ，７０２Ｒ及びハーフミラー７０３Ｌ，７０３Ｒを介して両眼に入射される。視差を伴い左眼、右眼用画像とすることで、３Ｄ表示が可能である。なお、ハーフミラー７０３Ｌ，７０３Ｒは外光を透過するので、装着者の視野を妨げない。

以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、電源回路、回路装置、表示装置及び電子機器等の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…回路装置、１２…第１のレベルシフター、１４…第２のレベルシフター、
７０Ｌ…表示装置、７０Ｒ…表示装置、１００…電源回路、１１０…レギュレーター、
１３０…出力制御回路、１３１…判定回路、１３３…セレクター、
２００…電気光学パネル、２００…表示パネル、２１０…ガラス基板、
２２０…画素アレイ、２３０…配線群、２４０…配線群、２５０…フレキシブル基板、
２６０…配線群、３００…表示コントローラー、３２０…記憶部、
３３０…ユーザーインターフェース部、３４０…データインターフェース部、
３５０…表示装置、３５０…電気光学装置、４４０…パーソナルコンピュータ、
５００…電子機器、６００…ディジタルスチルカメラ、６０２…ケース、
６０４…表示装置、６０６…受光ユニット、６０８…シャッタボタン、６１０…回路基板、
６１２…ビデオ信号出力端子、６１４…入出力端子、６３０…テレビモニタ、
６４０…パーソナルコンピュータ、７００…ヘッドマウント・ディスプレイ、
７０１Ｌ、７０１Ｒ…レンズ、７０２Ｌ、７０２Ｒ…光学レンズ、
７０３Ｌ、７０３Ｒ…ハーフミラー、７１０…テンプル、７２０…ブリッジ

Claims

第１の電源電圧と、前記第１の電源電圧よりも高い第３の電源電圧とが入力され、前記第３の電源電圧に基づいて、前記第１の電源電圧と前記第３の電源電圧の間のレギュレート電圧を出力するレギュレーターと、
前記第１の電源電圧と前記レギュレート電圧とのいずれかを選択し、第２の電源電圧として出力する出力制御回路と、
を含み、
前記出力制御回路は、
前記第３の電源電圧が閾値電圧未満の状態である場合には、前記第１の電源電圧を前記第２の電源電圧として出力し、
前記第３の電源電圧が前記閾値電圧以上の状態である場合には、前記レギュレート電圧を前記第２の電源電圧として出力することを特徴とする電源回路。
請求項１において、
前記閾値電圧は、
前記レギュレート電圧と前記第３の電源電圧との間の電圧であることを特徴とする電源回路。
請求項１又は２において、
前記出力制御回路は、
前記第３の電源電圧が前記閾値電圧よりも大きい状態であるか否かを判定する判定回路と、
前記第２の電源電圧を出力するセレクターと、
を有し、
前記セレクターは、
前記判定回路により、前記第３の電源電圧が前記閾値電圧よりも小さい状態であると判定された場合に、前記第１の電源電圧を前記第２の電源電圧として出力し、前記第３の電源電圧が前記閾値電圧よりも大きい状態であると判定された場合に、前記レギュレート電圧を前記第２の電源電圧として出力することを特徴とする電源回路。
請求項３において、
前記判定回路は、
前記第３の電源電圧を分圧した分圧電圧と、前記第１の電源電圧とを比較するコンパレーターを有することを特徴とする電源回路。
請求項３又は４において、
前記セレクターは、
前記第１の電源電圧のノードと、前記第２の電源電圧のノードとの間に設けられるＰＭＯＳトランジスターと、
前記レギュレーターの出力ノードと、前記第２の電源電圧のノードとの間に設けられるＮＭＯＳトランジスターと、
を有することを特徴とする電源回路。
請求項１乃至５のいずれかにおいて、
前記レギュレーターは、
第１入力端子と第２入力端子と出力端子とを有する演算増幅器と、
前記第２入力端子と前記出力端子との間に設けられる第１抵抗と、
前記第１抵抗と、前記第１の電源電圧よりも低い第４の電源電圧のノードとの間に設けられる第２抵抗と、
を有し、
前記演算増幅器は、
前記第３の電源電圧が供給され、前記第２入力端子には、前記レギュレート電圧を前記第１抵抗及び前記第２抵抗で分圧した電圧が入力され、前記第１入力端子には、前記第１の電源電圧が入力され、前記出力端子から前記レギュレート電圧を出力することを特徴とする電源回路。
請求項１乃至６のいずれかにおいて、
前記第２の電源電圧は、
前記第１の電源電圧に基づく入力信号のレベルシフトを行う第１のレベルシフターに供給される電源電圧であり、
前記第３の電源電圧は、
前記第１のレベルシフターからの出力信号をレベルシフトする第２のレベルシフターに供給される電源電圧であることを特徴とする電源回路。
請求項７において、
前記第１のレベルシフター及び前記第２のレベルシフターは、
電気光学パネルのデータ線又は走査線を駆動する駆動回路に使用される複数の信号の各信号をレベルシフトするレベルシフターであることを特徴とする電源回路。
請求項１乃至８のいずれかに記載の前記電源回路と、
前記第２の電源電圧が供給され、前記第１の電源電圧に基づく入力信号のレベルシフトを行う第１のレベルシフターと、
前記第３の電源電圧が供給され、前記第１のレベルシフターからの出力信号をレベルシフトする第２のレベルシフターと、
を含むことを特徴とする回路装置。
請求項９に記載の前記回路装置と、
電気光学パネルと、
を含むことを特徴とする表示装置。
請求項１乃至８のいずれかに記載の前記電源回路を含むことを特徴とする電子機器。