JP2017224813A - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP2017224813A
JP2017224813A JP2017111699A JP2017111699A JP2017224813A JP 2017224813 A JP2017224813 A JP 2017224813A JP 2017111699 A JP2017111699 A JP 2017111699A JP 2017111699 A JP2017111699 A JP 2017111699A JP 2017224813 A JP2017224813 A JP 2017224813A
Authority
JP
Japan
Prior art keywords
layer
transistor
insulating layer
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017111699A
Other languages
English (en)
Other versions
JP6986862B2 (ja
Inventor
尚人 後藤
Naohito Goto
尚人 後藤
泰靖 保坂
Hiroyasu Hosaka
泰靖 保坂
瑞穂 矢口
Mizuho YAGUCHI
瑞穂 矢口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017224813A publication Critical patent/JP2017224813A/ja
Application granted granted Critical
Publication of JP6986862B2 publication Critical patent/JP6986862B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】占有面積の小さいトランジスタを提供する。信頼性の良好なトランジスタを提供する。【解決手段】凸部を有する絶縁層上にトランジスタを設ける。少なくとも、該凸部上に、半導体層のチャネル形成領域を設ける。これにより、該トランジスタの占有面積を小さくすることができる。また、該トランジスタは湾曲した構造を有するため、外部から入射した光が半導体層のチャネル形成領域に到達しにくくなる。よって、外部光による該トランジスタの劣化を軽減し、該トランジスタの信頼性を高めることができる。該凸部は、該絶縁層の上に形成する層の内部応力を用いて実現できる。または、該絶縁層の下に、該絶縁層に凸部を付与するための構造体を設けることで実現できる。【選択図】図１９

Description

本発明の一態様は、物、方法、または製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または組成物（コンポジション・オブ・マター）に関する。また、本発明の一態様は、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、それらの駆動方法またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
トランジスタの半導体層に用いる材料の一つとしてシリコンが知られている。シリコンは、用途によって非晶質シリコンと多結晶シリコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタの半導体層にシリコンを用いる場合、大面積基板への形成技術が確立されている非晶質シリコンを用いるのが好適である。また、駆動回路を表示部と一体形成した高機能の表示装置を構成するトランジスタの半導体層にシリコンを用いる場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いるのが好適である。
一方で、近年は、トランジスタの半導体層に用いる材料として、酸化物半導体が注目されている。例えば、インジウム、ガリウムおよび亜鉛を有する非晶質酸化物半導体を用いたトランジスタが知られている（特許文献１参照。）。
酸化物半導体は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられる。また、酸化物半導体を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を表示部と一体形成した高機能の表示装置を実現できる。
加えて、半導体層に酸化物半導体を用いたトランジスタは、非導通状態（オフ状態）において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献２参照。）。
また、トランジスタの占有面積低減による半導体装置の集積密度の向上や、トランジスタの電気特性の向上などが求められている。例えば、トランジスタの集積密度を高めるため、アーチ型のゲート構造を有するトランジスタが提案されている（特許文献３参照。）。また、ＳＯＩ構造を有するＣＭＯＳトランジスタにおいて、ｎチャネル型トランジスタ直下の埋め込み酸化物層の厚さと、ｐチャネル型トランジスタ直下の埋め込み酸化物層の厚さを異ならせ、チャネル形成領域に生じる歪により電気特性を向上するトランジスタが提案されている（特許文献４参照。）。
特開２００６−１６５５２８号公報 特開２０１２−２５７１８７号公報 特開平１０−１２５８７３号公報 特開２０１０−１８３０６５号公報
しかしながら、特許文献３および特許文献４では１０００℃を越える高温処理が必須であり、使用可能な基板が限られるなど、製造上の制約が大きい。特に、表示装置では最大プロセス温度を６００℃以下、好ましくは４００℃以下とすることが求められている。
本発明の一態様は、電気特性が良好なトランジスタを提供することを課題の一とする。または、消費電力が少ないトランジスタを提供することを課題の一とする。または、信頼性が良好なトランジスタを提供することを課題の一とする。または、占有面積が小さいトランジスタを提供することを課題の一とする。または、新規なトランジスタを提供することを課題の一とする。または、これらのトランジスタの少なくとも一つを有する半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
凸部を有する絶縁層上にトランジスタを設ける。少なくとも、該凸部上に、半導体層のチャネル形成領域を設ける。これにより、該トランジスタの占有面積を小さくすることができる。また、該トランジスタは湾曲した断面構造を有するため、外部から入射した光が半導体層のチャネル形成領域に到達しにくくなる。よって、外部光による該トランジスタの劣化を軽減し、該トランジスタの信頼性を高めることができる。該凸部は、該絶縁層の上に形成する層の内部応力を用いて実現できる。または、該絶縁層の下に、該絶縁層に凸部を付与するための構造体を設けることで実現できる。
本発明の一態様は、第１乃至第３の絶縁層と、第１のゲート電極と、第２のゲート電極と、第１のゲート絶縁層と、第２のゲート絶縁層と、半導体層と、を有し、第１の絶縁層は凸部を有し、第２の絶縁層は第１の絶縁層の上にあり、第１のゲート電極は第２の絶縁層の上にあり、第１のゲート絶縁層は第１のゲート電極の上にあり、半導体層は第１のゲート絶縁層の上にあり、第２のゲート絶縁層は半導体層の上にあり、第２のゲート電極は第２のゲート絶縁層の上にあり、第３の絶縁層は、第２のゲート電極に重なる領域と、半導体層と接する領域と、を有し、凸部、第１のゲート電極、第１のゲート絶縁層、半導体層、第２のゲート絶縁層、および第２のゲート電極は、互いに重なる領域を有し、第１の絶縁層は有機樹脂を含むことを特徴とするトランジスタである。
または、本発明の一態様は、第１の絶縁層と、第２の絶縁層と、第１のゲート電極と、第２のゲート電極と、第１のゲート絶縁層と、第２のゲート絶縁層と、ソース電極と、ドレイン電極と、半導体層と、を有し、第１の絶縁層は凸部を有し、第２の絶縁層は第１の絶縁層の上にあり、第１のゲート電極は第２の絶縁層の上にあり、第１のゲート絶縁層は第１のゲート電極の上にあり、半導体層は第１のゲート絶縁層の上にあり、ソース電極は、半導体層と接する領域を有し、ドレイン電極は、半導体層と接する領域を有し、第２のゲート絶縁層は、半導体層、ソース電極、およびドレイン電極の上にあり、第２のゲート電極は、第２のゲート絶縁層の上にあり、凸部、第１のゲート電極、第１のゲート絶縁層、半導体層、第２のゲート絶縁層、および第２のゲート電極は、互いに重なる領域を有し、第１の絶縁層は有機樹脂を含むことを特徴とするトランジスタである。
有機樹脂は、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、またはエポキシ樹脂の少なくとも一であることが好ましい。第２の絶縁層は無機材料を含むことが好ましい。第３の絶縁層は、シリコンと、窒素と、を含むことが好ましい。半導体層は、酸化物半導体層であることが好ましい。
本発明の一態様によれば、電気特性が良好なトランジスタを提供することができる。または、消費電力の少ないトランジスタを提供することができる。または、信頼性が良好なトランジスタを提供することができる。または、占有面積が小さいトランジスタを提供することができる。または、新規なトランジスタを提供することができる。または、これらのトランジスタの少なくとも一つを有する半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタの作製工程を説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 本発明に係る酸化物の原子数比の範囲を説明する図。 表示装置を説明する図。 表示装置の一形態を説明するブロック図および回路図。 表示装置の作製工程を説明する図。 表示装置の作製工程を説明する図。 表示装置の作製工程を説明する図。 表示装置の作製工程を説明する図。 表示装置の作製工程を説明する図。 表示装置の作製工程を説明する図。 表示装置の作製工程を説明する図。 表示装置を説明する図。 表示装置を説明する図。 表示モジュールの一例を説明する図。 発光素子の構成例を説明する図。 電子機器の一例を説明する図。 電子機器の一例を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって設けられている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して設けられている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）からドレイン（ドレイン領域またはドレイン電極）までの間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域またはチャネルが形成される領域における、ソースとドレインとが向かい合う長さ（幅）をいう。チャネル長の延伸方向とチャネル幅の延伸方向は、直交する場合が多い。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、半導体の「不純物」とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ Ｏｆ Ｓｔａｔｅ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および遷移金属などの、酸化物半導体の主成分以外の元素があり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その後にエッチング工程（除去工程）を行う場合は、特段の説明がない限り、当該レジストマスクは、エッチング工程終了後に除去するものとする。
また、本明細書等において、高電源電位ＶＤＤ（「ＶＤＤ」または「Ｈ電位」ともいう。）とは、低電源電位ＶＳＳ（「ＶＳＳ」または「Ｌ電位」ともいう。）よりも高い電位の電源電位を示す。また、低電源電位ＶＳＳとは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位（「ＧＮＤ」または「ＧＮＤ電位」ともいう。）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、本明細書等に示すトランジスタは、特に断りがない場合、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、特に断りがない場合、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、特に断りがない場合、０Ｖよりも大きいものとする。
なお、本明細書等において、バックゲートを有するトランジスタのＶｔｈは、特に断りがない場合、バックゲートの電位をソースまたはゲートと同電位としたときのＶｔｈをいう。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．８Ｖ以上−０．５Ｖ以下の範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温（ＲＴ：Ｒｏｏｍ Ｔｅｍｐｅｒａｔｕｒｅ）、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃以上３５℃以下の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、ＲＴ、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃以上３５℃以下の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
（実施の形態１）
本発明の一態様のトランジスタ１００について、図面を用いて説明する。
＜トランジスタ１００の構造例＞
図１（Ａ）は、トランジスタ１００の平面図である。図１（Ｂ）、図３（Ａ）および図３（Ｂ）は、図１（Ａ）にＸ１−Ｘ２の一点鎖線で示す部位の断面図（チャネル長方向の断面図）である。なお、図３（Ｂ）は基板１０１と絶縁層１０２のみを示している。図２は、図１（Ａ）にＹ１−Ｙ２の一点鎖線で示す部位の断面図（チャネル幅方向の断面図）である。
本実施の形態に示すトランジスタ１００は、トップゲート型のトランジスタの一種である。トランジスタ１００は、絶縁層１０２および絶縁層１０３を介して基板１０１上に設けられている。また、トランジスタ１００は、電極１０４、絶縁層１０５、半導体層１０６、絶縁層１０７、電極１０８、絶縁層１０９、および絶縁層１１０を有する。
具体的には、基板１０１上に凸部を有する絶縁層１０２が設けられ、絶縁層１０２上に絶縁層１０３が設けられている。また、絶縁層１０３上に電極１０４が設けられ、電極１０４を覆って絶縁層１０５が設けられている。また、絶縁層１０５上に半導体層１０６が設けられている。また、半導体層１０６上に絶縁層１０７が設けられ、絶縁層１０７上に電極１０８が設けられている。また、電極１０８、絶縁層１０７、および半導体層１０６を覆って絶縁層１０９が設けられている。絶縁層１０９は半導体層１０６の一部と接する領域を有する。また、絶縁層１０９上に絶縁層１１０が設けられている。
また、絶縁層１１０の上に電極１１２ａおよび電極１１２ｂが設けられている。電極１１２ａは、絶縁層１１０および絶縁層１０９の一部を除去して設けられた開口１１１ａにおいて、半導体層１０６の一部と電気的に接続される。電極１１２ｂは、絶縁層１１０および絶縁層１０９の一部を除去して設けられた開口１１１ｂにおいて、半導体層１０６の他の一部と電気的に接続される。
電極１１２ａは、ソース電極またはドレイン電極の一方として機能できる。電極１１２ｂは、ソース電極またはドレイン電極の他方として機能できる。また、電極１１２ａ、電極１１２ｂ、および絶縁層１１０上に平坦な表面を有する絶縁層１１３を設けてもよい。
トランジスタ１００において、半導体層１０６の電極１０８と重なる領域がチャネル形成領域として機能する。また、半導体層１０６の電極１０８と重ならない領域がソース領域またはドレイン領域として機能する。具体的には、図１（Ｂ）に示す領域１０６ｃがチャネル形成領域として機能する。また、図１（Ｂ）に示す領域１０６ｓがソース領域またはドレイン領域の一方として機能する。また、図１（Ｂ）に示す領域１０６ｄがソース領域またはドレイン領域の他方として機能する。トランジスタ１００のチャネル長Ｌは、半導体層１０６の電極１０８と重なる領域の、キャリアの流れる方向と平行な方向の長さである。
なお、図２以降の図面では、領域１０６ｃ、領域１０６ｓ、および領域１０６ｄの表記を省略する場合がある。
半導体層１０６、電極１０４、および電極１０８は、それぞれが絶縁層１０２の凸部と重なる領域を有する。絶縁層１０２の凸部に重ねて半導体層１０６、電極１０４、および電極１０８を設けることで、例えば、半導体層１０６の開口１１１ａから開口１１１ｂまでの実際の長さＡに対して、平面図で見たときの長さＢを短くすることができる（図１（Ａ）および図３（Ａ）参照。）。よって、トランジスタ１００は、湾曲した断面形状を有する。トランジスタ１００を湾曲させることで、トランジスタ１００の占有面積を小さくすることができる。
また、外部からトランジスタ１００に光が入射すると、入射した光が散乱するなどして半導体層１０６のチャネル形成領域に到達する場合がある。半導体層１０６のチャネル形成領域に到達した光は、トランジスタの電気特性の変動や、信頼性低下の一因となる場合がある。トランジスタ１００に湾曲した断面形状を付与することで、外部からトランジスタ１００に入射した光１９１を、半導体層１０６のチャネル形成領域から遠ざかる方向に反射することができる（図３（Ａ）参照。）。よって、トランジスタの電気特性の変動を抑え、信頼性を高めることができる。
トランジスタ１００では、チャネル形成領域が絶縁層１０２の凸部に重なる。絶縁層１０２が有する凸部先端またはその近傍の曲率半径Ｒは、チャネル長Ｌの１倍以上２０倍以下が好ましく、２倍以上１０倍以下がより好ましく、３倍以上５倍以下がより好ましい（図３（Ａ）参照。）。
また、絶縁層１０２の凸部の高さＨは、半導体層１０６の厚さの２倍以上２０倍以下が好ましく、５倍以上１０倍以下がより好ましい（図３（Ａ）参照。）。
また、絶縁層１０２の凸部から凹部までの変化が急激過ぎると、後の工程で絶縁層１０２上に設ける層の被覆性が損なわれる恐れがある。よって、基板１０１表面と平行な線１４１と凸部側面の接線１４２が成す最大角度θＭは、５度以上６０度以下が好ましく、５度以上４５度以下がより好ましく、５度以上２０度以下がさらに好ましい（図３（Ｂ）参照。）。
絶縁層１０２が有する凸部は、各層の機械的強度の差を利用して設けることができる。例えば、絶縁層１０２として、電極１０４のヤング率の１０分の１以下、好ましくは５０分の１以下、より好ましくは１００分の１以下の材料を用いる。また、絶縁層１０２として、絶縁層１０３のヤング率の１０分の１以下、好ましくは５０分の１以下、より好ましくは１００分の１以下の材料を用いる。
ここで、任意の「層Ａ」が複数層の積層で構成されている場合、「層Ａのヤング率」とは、層Ａを構成する全ての層のうち、最もヤング率の大きい層の値をいう。または、複数層の積層で構成されている層Ａを、単層として評価した場合のヤング率をいう。
絶縁層１０５は、２００ＭＰａ以上、好ましくは１０００ＭＰａ以上、より好ましくは１５００ＭＰａ以上の圧縮応力を有する材料を用いる。また、電極１０４として圧縮応力を有する材料を用いることが好ましい。電極１０４として引張応力を有する材料を用いる場合、電極１０４の応力の絶対値が、絶縁層１０５の応力の絶対値以下であることが好ましい。
ここで、任意の「層Ａ」が複数層の積層で構成されている場合、「層Ａの応力」とは、層Ａを構成する全ての層の応力の合計をいう。例えば、絶縁層１０５が絶縁層１０５ａおよび絶縁層１０５ｂの２層の積層で構成されている場合、「絶縁層１０５の応力」とは、絶縁層１０５ａの応力と絶縁層１０５ｂの応力の合計応力をいう。
また、絶縁層１０３の厚さは、絶縁層１０５の厚さの１／２以下が好ましく、１／５以下がより好ましく、１／１０以下がさらに好ましい。
また、絶縁層１０５として不純物が透過しにくい絶縁性材料を用いることで、絶縁層１０３を省略してもよい（図４（Ａ）および図４（Ｂ）参照。）。なお、図４（Ａ）は図１（Ｂ）に相当する断面図である。図４（Ｂ）は図２に相当する断面図である。
半導体層１０６は、単層に限らず、複数層の積層でもよい。例えば、図５（Ａ）に示すように、半導体層１０６を半導体層１０６＿１および半導体層１０６＿２の二層積層としてもよい。また、例えば、図５（Ｂ）に示すように、半導体層１０６を半導体層１０６＿１、半導体層１０６＿２、および半導体層１０６＿３の三層積層としてもよい。もちろん、半導体層１０６を四層以上の積層としてもよい。なお、図５（Ａ）および図５（Ｂ）は、どちらも図１（Ｂ）に相当する断面図である。
〔ゲート電極とバックゲート電極〕
電極１０４と電極１０８は、ゲート電極として機能できる。なお、電極１０４または電極１０８の一方を、「ゲート電極」または「ゲート」という場合、他方を「バックゲート電極」または「バックゲート」という。例えば、トランジスタ１００において、電極１０８を「ゲート電極」と言う場合、電極１０４を「バックゲート電極」と言う。また、例えば、トランジスタ１００において、電極１０４を「ゲート電極」と言う場合、電極１０８を「バックゲート電極」と言う。
なお、電極１０４を「ゲート電極」として用いる場合は、トランジスタ１００をボトムゲート型のトランジスタの一種と考えることができる。また、電極１０４および電極１０８のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
一般に、ゲート電極とバックゲート電極は導電層で形成される。また、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。言い換えると、ゲート電極とバックゲート電極で半導体層を取り囲む構成となる。このような構成を有することで、トランジスタ１００に含まれる半導体層１０６を、ゲート電極として機能する電極１０８と、バックゲート電極として機能する電極１０４の電界によって電気的に取り囲むことができる。ゲート電極およびバックゲート電極の電界によって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
バックゲート電極はゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
前述した通り、電極１０８はゲート電極として機能できる。よって、絶縁層１０７は、ゲート絶縁層として機能できる。また、電極１０４も、ゲート電極として機能できる。よって、絶縁層１０５も、ゲート絶縁層として機能できる。
半導体層１０６を挟んで電極１０４および電極１０８を設けることで、更には、電極１０４および電極１０８を同電位とすることで、半導体層１０６においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタのオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタを占有面積に対して大きいオン電流を有するトランジスタとすることができる。すなわち、求められるオン電流に対して、トランジスタの占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、平面視において、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
電極１０４および電極１０８は、それぞれが外部からの電界を遮蔽する機能を有するため、電極１０８の上方および電極１０４の下方に生じる荷電粒子等の電荷が半導体層１０６のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電圧を印加する−ＧＢＴ（Ｍｉｎｕｓ Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）での電気特性の劣化が抑制される。また、電極１０４および電極１０８は、ドレイン電極から生じる電界が半導体層に作用しないように遮断することができる。よって、ドレイン電圧の変動に起因する、オン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、電極１０４および電極１０８に電位が供給されている場合において顕著に生じる。
なお、ＧＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＧＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＧＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、電極１０４および電極１０８を有し、且つ電極１０４および電極１０８を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタ間における電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電圧を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電層で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧が変動するなどの、電気特性の劣化を防ぐことができる。
〔基板〕
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有する可撓性基板（フレキシブル基板）等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。
また、基板１０１として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板を用いることができる。
基板１０１として、可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に転置してもよい。なお、作製基板から可撓性基板に転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板１０１に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板１０１に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル樹脂などがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
なお、基板１０１としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることもできる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板１０１は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ１００のゲート、ソース、またはドレインの少なくとも一つは、上記他のデバイスと電気的に接続されていてもよい。
〔絶縁層〕
絶縁層１０２は、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機樹脂（有機材料）を用いて形成することができる。なお、目的や用途に応じて、絶縁層１０２を、後述する絶縁層１０３、絶縁層１０５、絶縁層１０７、絶縁層１０９、絶縁層１１０、または絶縁層１１３などと同様の材料および方法で形成してもよい。また、絶縁層１０２を、これらの材料の積層としてもよい。
絶縁層１０２の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）などを用いればよい。また、一般に、液状の有機樹脂を絶縁層に用いる場合は、有機樹脂の焼成工程が必要となる。当該焼成工程と他の熱処理工程を兼ねることで、効率よくトランジスタを作製することが可能となる。
絶縁層１０３、絶縁層１０５、絶縁層１０７、絶縁層１０９、絶縁層１１０、絶縁層１１３は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
特に、絶縁層１０３は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。また、絶縁層１０９および／または絶縁層１１０は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、不純物が透過しにくい絶縁性材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。
絶縁層１０３に不純物が透過しにくい絶縁性材料を用いることで、基板１０１側からの不純物の拡散を防ぎ、トランジスタの信頼性を高めることができる。絶縁層１０９および／または絶縁層１１０に不純物が透過しにくい絶縁性材料を用いることで、絶縁層１１３側からの不純物の拡散を防ぎ、トランジスタの信頼性を高めることができる。
半導体層１０６として酸化物半導体層を用いる場合は、絶縁層１０３は、酸素が拡散しにくい、および／または吸収されにくい絶縁性材料を用いることが好ましい。また、絶縁層１０９および／または絶縁層１１０は、酸素が拡散しにくい、および／または吸収されにくい絶縁性材料を用いることが好ましい。酸素が拡散されにくい、および／または吸収されにくい絶縁性材料を用いることで、酸素の外部への拡散を防ぐことができる。
なお、絶縁層１０３、絶縁層１０９および／または絶縁層１１０として、これらの材料で形成される絶縁層を複数層積層して用いてもよい。
また、半導体層１０６として酸化物半導体層を用いる場合は、半導体層１０６中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。特に、半導体層１０６に接する絶縁層中の水素濃度を低減することが好ましい。本実施の形態においては、絶縁層１０５、および絶縁層１０７の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層中の窒素濃度の増加を防ぐために、絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、ＳＩＭＳにおいて５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、絶縁層１０５および絶縁層１０７のうち、少なくとも一方は、加熱により酸素が放出される絶縁層であることが好ましい。具体的には、絶縁層の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われる昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、より好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層を用いるとよい。なお、本明細書などにおいて、加熱により放出される酸素を「過剰酸素」ともいう。
また、特に、酸化物半導体層に接する絶縁層は、欠陥量が少ないことが好ましい。代表的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。絶縁層に欠陥が多いと、該欠陥に酸素が結合して過剰酸素が減少する場合がある。
また、特に、酸化物半導体層に接する絶縁層は、窒素酸化物（ＮＯＸ：Ｘは０より大きく２以下、代表的にはＮＯまたはＮＯ２。）に起因する準位密度が低い酸化物絶縁層を用いることが好ましい。上記酸化物絶縁層として、窒素酸化物の放出量が少ない酸化窒化シリコン層、または窒素酸化物の放出量が少ない酸化窒化アルミニウム層等を用いることができる。窒素酸化物の放出量の少ない酸化物絶縁層とは、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い層である。代表的にはアンモニア分子の放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、アンモニア分子の放出量は、酸化物絶縁層の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物は、酸化物半導体層や絶縁層中で準位を形成する。当該準位は、酸化物半導体のエネルギーギャップ内に位置する。窒素酸化物が、絶縁層と酸化物半導体層の界面に到達すると、当該準位が絶縁層側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層と酸化物半導体層の界面近傍に留まるため、トランジスタのしきい値電圧がプラス方向にシフトされる。
なお、当該窒素酸化物に起因する準位密度は、酸化物半導体層の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体層の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。
また、窒素酸化物は、加熱処理においてアンモニアおよび酸素と反応する。絶縁層に含まれる窒素酸化物は、加熱処理において、絶縁層に含まれるアンモニアと反応するため、絶縁層に含まれる窒素酸化物が低減される。このため、絶縁層と酸化物半導体層の界面において、電子がトラップされにくい。
特に、酸化物半導体層に接する絶縁層に、上記酸化物絶縁層を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、イオン注入法、イオンドーピング法、またはプラズマイマージョンイオン注入法などで行うことができる。また、酸素を添加する処理は、酸化性雰囲気下での加熱処理、プラズマ処理、または逆スパッタリング処理などで行うことができる。また、酸化性雰囲気下でのプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることにより高密度の酸素ラジカルを生成することができる。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく対象となる層内に導くことができる。または、不活性雰囲気下でプラズマ処理を行った後に、脱離した酸素を補うために、酸化性雰囲気下でプラズマ処理を行ってもよい。逆スパッタリング処理による酸素の添加は、試料表面の洗浄効果も期待できる。一方で、処理条件によっては試料表面にダメージが生じる場合がある。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
また、酸素ドープ処理によって、半導体層の結晶性が高まる場合がある。また、酸素ドープ処理によって、対象となる層中の水素や水などの不純物を除去できる場合がある。つまり、「酸素ドープ処理」は、「不純物除去処理」ともいえる。特に、酸素ドープ処理として、減圧下かつ酸化性雰囲気下で酸素を含むプラズマ処理を行うことで、対象となる絶縁層または半導体層に含まれる、水素および水に関する結合が切断される。よって、対象となる層中の水素および水が脱離しやすい状態に変化する。従って、プラズマ処理による酸素ドープ処理は、加熱しながら行うことが好ましい。または、プラズマ処理後に加熱処理を行うことが好ましい。また、加熱処理後に、プラズマ処理を行い、さらに加熱処理を行うことで、対象となる層中の不純物濃度を低減することができる。
また、絶縁層１１３は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する絶縁層（以下、「平坦化層」ともいう。）であることが好ましい。例えば、絶縁層１１３として、絶縁層１０２と同様の有機樹脂を用いることができる。また、絶縁層１１３として、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などを用いてもよい。
なお、シロキサン樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
なお、絶縁層１１３に用いる材料は、絶縁性材料であればよい。よって、絶縁層１１３は前述した無機材料または前述した有機材料を用いて形成することができる。無機材料および／または有機材料で形成される絶縁層を複数積層させることで、絶縁層１１３を形成してもよい。
〔電極〕
電極１０４、電極１１２ａ、電極１１２ｂ、および電極１０８を形成するための導電性材料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、鉄（Ｆｅ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）などから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、導電性材料として、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金で形成した層は、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造としてもよい。
なお、電極１１２ａおよび電極１１２ｂの抵抗を下げるために、電極１１２ａおよび電極１１２ｂに銅を用いる場合は、電極１１２ａと半導体層１０６の間に銅が拡散しにくい導電性材料を設けることが好ましい。また、電極１１２ｂと半導体層１０６の間に銅が拡散しにくい導電性材料を設けることが好ましい。銅は半導体層中で拡散しやすいため、半導体装置の動作を不安定にし、歩留まりを著しく低下させてしまう恐れがある。銅を含む配線または電極と半導体層の間に銅が拡散しにくい導電性材料を設けることで、トランジスタ１００の信頼性を高めることができる。
銅が拡散しにくい導電性材料としては、例えば、タングステン、チタン、タンタルなどの銅よりも融点の高い金属材料や、それらの窒化物材料などがある。また、これらの導電性材料で銅を含む電極または配線を覆ってもよい。銅を含む配線または電極を銅が拡散しにくい導電性材料で覆うまたは包むことで、トランジスタ１００の信頼性をさらに高めることができる。
また、半導体層１０６として酸化物半導体層を用いる場合、電極１１２ａおよび電極１１２ｂの半導体層１０６と接する領域を、加熱処理により水素を吸収する機能を有する導電性材料とすることで、後の加熱処理によって半導体層１０６中の水素濃度を低減することができる。水素を吸収する機能を有する導電性材料の一例としては、チタン、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物などがある。
〔半導体層〕
半導体層１０６は、非晶質半導体、微結晶半導体、多結晶半導体等を用いて形成することができる。例えば、非晶質シリコンや、微結晶ゲルマニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体等を用いることができる。
特に、半導体層１０６として酸化物半導体を用いることが好ましい。酸化物半導体のバンドギャップは２ｅＶ以上あるため、半導体層１０６に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することができる。また、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）は、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良好な半導体装置などを提供できる。また、出力電圧が大きく高耐圧な半導体装置を提供することができる。
本実施の形態では、半導体層１０６として酸化物半導体を用いる場合について説明する。
なお、本明細書等において、酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とは、スイッチ機能（ｏｎ／ｏｆｆ）を生じさせるための導電部と誘電体部とが分かれている材料を示す。なお、当該材料は、全体（全電場）が半導体として働く。また、導電体成分と、誘電体成分とがナノ粒子レベルで分離している材料の一つである金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）も、全体としてはスイッチ機能（ｏｎ／ｏｆｆ）を有するため、本明細書等において、ＯＳとして分類される。
ここで、酸化物半導体について説明する。酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）が含まれていてもよい。
［酸化物半導体の構造について］
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、または七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様に用いることができる酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
［ＣＡＣ−ＯＳについて］
ここで、本発明の一態様に係るトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状という場合がある。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ−ＯＳをトランジスタに用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に用いることができる。
［酸化物半導体の原子数比について］
次に、図３３（Ａ）、図３３（Ｂ）、および図３３（Ｃ）を用いて、本発明の一態様に用いることができる酸化物半導体が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図３３（Ａ）、図３３（Ｂ）、および図３３（Ｃ）には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図３３（Ａ）、図３３（Ｂ）、および図３３（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
また、図３３（Ａ）、図３３（Ｂ）、および図３３（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
図３３（Ａ）に示す領域Ａは、酸化物半導体が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
酸化物半導体は、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。従って、インジウムの含有率が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなる。
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図３３（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
従って、本発明の一態様に用いることができる酸化物半導体は、キャリア移動度が高く、かつ、結晶粒界が少ない層状構造となりやすい、図３３（Ａ）の領域Ａで示される原子数比を有することが好ましい。
特に、図３３（Ｂ）に示す領域Ｂでは、領域Ａの中でも、ＣＡＡＣ−ＯＳとなりやすく、キャリア移動度も高い優れた酸化物半導体が得られる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：（３から４．１まで）、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
なお、酸化物半導体が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、酸化物半導体の性質が異なる場合がある。例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、酸化物半導体が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
［酸化物半導体を有するトランジスタについて］
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
［酸化物半導体の不純物について］
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、トランジスタに安定した電気特性を付与することができる。
例えば、半導体層１０６として、熱ＣＶＤ法でＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、半導体層１０６として、ＡＬＤ法で、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに代えてＡｒ等の不活性ガスで水をバブリングしたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）インジウムを用いても良い。なお、トリス（アセチルアセトナト）インジウムは、Ｉｎ（ａｃａｃ）３とも呼ぶ。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）ガリウムを用いても良い。なお、トリス（アセチルアセトナト）ガリウムは、Ｇａ（ａｃａｃ）３とも呼ぶ。また、Ｚｎ（ＣＨ３）２ガスや、酢酸亜鉛を用いても良い。これらのガス種には限定されない。
半導体層１０６をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
半導体層１０６をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：１：１．２、１：４：４、４：２：４．１、１：３：２、１：３：４、５：１：６、５：１：８などとすればよい。
半導体層１０６をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
また、図５（Ａ）および図５（Ｂ）に示したように、半導体層１０６を複数層の積層とする場合、半導体層１０６＿１は、例えば、エネルギーギャップが大きい酸化物半導体を用いることが好ましい。半導体層１０６＿１のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
半導体層１０６＿３および半導体層１０６＿２は、半導体層１０６＿１を構成する酸素以外の元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層１０６＿３および半導体層１０６＿１との界面、ならびに半導体層１０６＿２および半導体層１０６＿１との界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
また、半導体層１０６＿１がＩｎ−Ｍ−Ｚｎ酸化物（Ｉｎと元素ＭとＺｎを含む酸化物）であり、半導体層１０６＿３および半導体層１０６＿２もＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層１０６＿３および半導体層１０６＿２をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層１０６＿１をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、好ましくはｙ１／ｘ１がｙ２／ｘ２よりも大きくなる半導体層１０６＿３、半導体層１０６＿２、および半導体層１０６＿１を選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなる半導体層１０６＿３、半導体層１０６＿２、および半導体層１０６＿１を選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなる半導体層１０６＿３、半導体層１０６＿２、および半導体層１０６＿１を選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなる半導体層１０６＿３、半導体層１０６＿２および半導体層１０６＿１を選択する。このとき、半導体層１０６＿１において、ｙ２がｘ２以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の５倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２がｘ２の５倍未満であると好ましい。半導体層１０６＿３および半導体層１０６＿２を上記構成とすることにより、半導体層１０６＿３および半導体層１０６＿２を、半導体層１０６＿１よりも酸素欠損が生じにくい層とすることができる。
なお、半導体層１０６＿３がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、半導体層１０６＿１がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、半導体層１０６＿２がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、半導体層１０６＿２は、半導体層１０６＿３と同種の酸化物を用いても構わない。
例えば、ＩｎまたはＧａを含む半導体層１０６＿３、およびＩｎまたはＧａを含む半導体層１０６＿２として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：４：５、１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９、または７：９３などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物を用いることができる。また、半導体層１０６＿１として、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、半導体層１０６＿３、半導体層１０６＿１、および半導体層１０６＿２の原子数比はそれぞれ、上記の原子数比のプラスマイナス４０％の変動を含む。
半導体層１０６＿１は、半導体層１０６＿３および半導体層１０６＿２よりも電子親和力の大きい酸化物を用いることが好ましい。例えば、半導体層１０６＿１として、半導体層１０６＿３および半導体層１０６＿２よりも電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いてもよい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、半導体層１０６＿２がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
ただし、半導体層１０６＿３または／および半導体層１０６＿２が、酸化ガリウムであっても構わない。例えば、半導体層１０６＿３として、酸化ガリウムを用いると電極１０８と半導体層１０６との間に生じるリーク電流を低減することができる。即ち、トランジスタ１００のオフ電流を小さくすることができる。
このとき、ゲート電圧を印加すると、半導体層１０６＿３、半導体層１０６＿１、半導体層１０６＿２のうち、電子親和力の大きい半導体層１０６＿１にチャネルが形成される。
ＯＳトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物および酸素欠損を低減して高純度真性化し、少なくとも半導体層１０６＿１を真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層１０６＿１中のチャネル形成領域が真性または実質的に真性と見なせる半導体層とすることが好ましい。
〔成膜方法について〕
絶縁層、電極や配線を形成するための導電層、または半導体層などは、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ＣＶＤ）法、ＬＰＣＶＤ法（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ）、ＡＰＣＶＤ法（ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ）等を含む）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）を用いて形成することができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
なお、ＡＬＤ法により成膜する場合は、材料ガスとして塩素を含まないガスを用いることが好ましい。
また、スパッタリング法で酸化物半導体を形成する場合、スパッタリング装置におけるチャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。成膜温度はＲＴ以上５００℃以下が好ましく、ＲＴ以上３００℃以下がより好ましく、ＲＴ以上２００℃以下がさらに好ましい。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で絶縁層、導電層、または半導体層などを形成する場合、酸素を含むスパッタリングガスを用いることで、被形成層に酸素を供給することができる。スパッタリングガスに含まれる酸素が多いほど、被形成層に供給される酸素が多くなりやすい。
＜トランジスタ１００の作製方法例＞
トランジスタ１００の作製方法例について図６（Ａ）乃至図１１（Ｂ）を用いて説明する。図６（Ａ）乃至図１１（Ｂ）に示す断面図は、図１（Ａ）にＸ１−Ｘ２の一点鎖線で示す部位の断面に相当する。
［工程１］
まず、基板１０１上に絶縁層１０２を形成する（図６（Ａ）参照。）。本実施の形態では、基板１０１としてアルミノホウケイ酸ガラスを用いる。また、本実施の形態では、絶縁層１０２として厚さ２μｍのポリイミド層を形成する。具体的には、液状のポリイミドを液滴吐出法により基板１０１上に塗布し、４００℃の窒素雰囲気中で１時間焼成する。なお、本実施の形態で用いる絶縁層１０２の焼成後のヤング率は、３ＧＰａ以上５ＧＰａ以下程度である。
［工程２］
次に、絶縁層１０３を形成する（図６（Ｂ）参照。）。本実施の形態では、絶縁層１０３として厚さ２００ｎｍの酸化窒化シリコン層をＰＥＣＶＤ法により形成する。例えば、流量７５ｓｃｃｍのシランガス、および流量１２００ｓｃｃｍの一酸化二窒素ガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を７０Ｐａに制御し、基板温度を３３０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて１２０Ｗの電力を供給すればよい。なお、本実施の形態で用いる絶縁層１０３のヤング率は、６０ＧＰａ以上８０ＧＰａ以下程度である。
前述した通り、絶縁層１０３を不純物が透過しにくい絶縁性材料を用いて形成してもよい。また、絶縁層１０３を酸素が拡散しにくい絶縁性材料を用いて形成してもよい。例えば、絶縁層１０３として酸化アルミニウム層を用いる場合は、アルミニウムターゲットを用いたＤＣスパッタリング法で形成してもよいし、酸化アルミニウムターゲットを用いたＡＣスパッタリング法で形成してもよい。
［工程３］
次に、電極１０４を形成するための導電層１８１を形成する（図６（Ｃ）参照。）。本実施の形態では、導電層１８１としてチタンを用いる。具体的には、厚さ１００ｎｍのチタン層をスパッタリング法により形成する。なお、本実施の形態で用いる導電層１８１のヤング率は、１００ＧＰａ以上１２０ＧＰａ以下程度である。
［工程４］
次に、レジストマスクを形成する（図示せず。）。レジストマスクの形成は、フォトリソグラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマスクを印刷法やインクジェット法などで形成すると、フォトマスクを使用しないため製造コストを低減できる。
フォトリソグラフィ法によるレジストマスクの形成は、感光性レジストにフォトマスクを介して光を照射し、現像液を用いて感光した部分（または感光していない部分）のレジストを除去して行なうことができる。感光性レジストに照射する光は、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などがある。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。
当該レジストマスクをマスクとして用いて、導電層１８１の一部を選択的に除去して電極１０４を形成する（図７（Ａ）参照。）。導電層１８１の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
導電層１８１の一部を除去した後、レジストマスクを除去する。レジストマスクの除去は、アッシングなどのドライエッチング法または専用の剥離液などを用いたウェットエッチング法で行うことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
また、電極１０４側面の断面形状をテーパー形状とすることが好ましい。電極１０４側面のテーパー角θは、２０°以上９０°未満が好ましく、３０°以上８０°未満がより好ましく、４０°以上７０°未満がさらに好ましい。なお、テーパー角θとは、テーパー形状を有する層を断面（基板の表面と直交する面）方向から観察した際に、当該層の側面と底面がなす角度を示す。
電極１０４の側面にテーパー形状を付与することで、その上に形成する層の段切れを防ぎ、被覆性を向上させることができる。また、電極１０４の側面をテーパー形状とすることで、電極１０４の上端部の電界集中を緩和できる。一方で、テーパー角θが小さすぎると、トランジスタの微細化が困難になる場合がある。また、テーパー角θが小さすぎると、開口の大きさや配線の幅などのばらつきが大きくなる場合がある。
また、電極１０４の側面を階段形状としてもよい。側面を階段状とすることで、その上に形成する層の段切れを防ぎ、被覆性を向上させることができる。なお、電極１０４の側面に限らず、各層の端部をテーパー形状または階段形状とすることで、その上に被覆する層が途切れてしまう現象（段切れ）を防ぎ、被覆性を良好なものとすることができる。
［工程５］
次に、絶縁層１０５をＰＥＣＶＤ法で形成する（図７（Ｂ）参照。）。本実施の形態では、絶縁層１０５として第１の窒化シリコン層、第２の窒化シリコン層、第３の窒化シリコン層、および酸化窒化シリコン層を順に積層する四層積層構造とする。
第１の窒化シリコン層としては、例えば、流量２００ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス、および流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、基板温度を３５０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン層としては、例えば、流量２００ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス、および流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、基板温度を３５０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン層としては、例えば、流量２００ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス、および流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、基板温度を３５０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
酸化窒化シリコン層としては、例えば、流量２０ｓｃｃｍのシランガス、および流量３０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を４０Ｐａに制御し、基板温度を３５０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、本実施の形態で用いる絶縁層１０５は、１０００ＭＰａ以上１２００ＭＰａ以下程度の圧縮応力を有する。
絶縁層１０２は、電極１０４および絶縁層１０３よりもヤング率が小さいため、電極１０４および絶縁層１０３よりも変形し易い。また、絶縁層１０２は、絶縁層１０５の圧縮応力によって、電極１０４の外周近傍の領域が押し込まれ、電極１０４と重なる領域が凸状に変形する。このようにして絶縁層１０２に凸部が形成される。当該凸部は電極１０４と重なる位置に、自己整合（セルフアライン）により形成される。
絶縁層１０５は、過剰酸素を含む絶縁層を用いてもよい。絶縁層１０５に酸素ドープ処理を行ってもよい。また、絶縁層１０５の形成後に加熱処理を行なって、絶縁層１０５中に含まれる水素や水分を低減させることが好ましい。加熱処理の後に酸素ドープ処理を行ってもよい。酸素ドープ処理は、例えば、基板を３５０℃に加熱して、アルゴンと酸素を含むガスを周波数２．４５ＧＨｚで励起して行なえばよい。加熱処理と酸素ドープ処理を複数回繰り返し行なってもよい。
加熱処理は、例えば、窒素や希ガスなどを含む不活性雰囲気下、酸化性雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で行なう。なお、「酸化性雰囲気」とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、「不活性雰囲気」とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。加熱処理中の圧力に特段の制約はないが、加熱処理は減圧下で行なうことが好ましい。
加熱処理は、１５０℃以上基板の歪み点未満、好ましくは２００℃以上５００℃以下、より好ましくは２５０℃以上４００℃以下で行えばよい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
また、加熱処理は、電気炉、ＲＴＡ装置等を用いて行なうことができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。また、加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
［工程６］
次に、半導体層１８２を形成する（図７（Ｃ）参照。）。なお、半導体層１８２を形成する前に、酸素ガスを供給してプラズマを発生させてもよい。このことにより、半導体層１８２の被形成面となる絶縁層１０５中に酸素を添加できる。
半導体層１８２としては、インジウム亜鉛酸化物や、組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］のターゲットを用いて形成したインジウムガリウム亜鉛酸化物や、組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて形成したインジウムガリウム亜鉛酸化物などを用いることが好ましい。
本実施の形態では、半導体層１８２として、インジウムガリウム亜鉛酸化物を組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いたスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。本実施の形態では、スパッタリングガスとして酸素の流量比が１０％の酸素とアルゴンの混合ガスを用いる。
スパッタリングガスに含まれる酸素の流量比を０％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体層が形成される。酸素欠乏型の酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られる。
また、半導体層１８２の形成時に、スパッタリングガスに含まれる酸素の一部が絶縁層１０５に供給される場合がある。スパッタリングガスに含まれる酸素が多いほど、絶縁層１０５に供給される酸素も増加する。絶縁層１０５に供給された酸素の一部は、絶縁層１０５中に残存する水素と反応して水となり、後の加熱処理によって絶縁層１０５から放出される。このようにして、絶縁層１０５中の水素濃度を低減することができる。また、絶縁層１０５中の過剰酸素を増やすことで、後の加熱処理において半導体層１８２（後の半導体層１０６）に酸素を供給することもできる。
図４（Ａ）および図４（Ｂ）に示したように、半導体層１０６を二層または三層の積層とする場合、半導体層１０６＿１を形成するための酸化物半導体層は、上記の材料および方法で形成する。
また、半導体層１０６＿２および／または半導体層１０６＿３を形成するための酸化物半導体層は、結晶性の高い酸化物半導体層を用いることが好ましい。例えば、ＣＡＡＣ−ＯＳを用いることが好ましい。例えば、後に行なわれる絶縁層１０７、および電極１０８を形成するためのエッチング工程の際に、露出した酸化物半導体層がエッチングされて、酸化物半導体層にダメージが生じる場合がある。結晶性の高い酸化物半導体層は、当該エッチング工程でエッチングされにくい。半導体層１０６＿２および／または半導体層１０６＿３に結晶性の高い酸化物半導体層を用いることで、当該エッチング工程で酸化物半導体層に生じるダメージを低減することができる。よって、トランジスタの信頼性を高めることができる。
半導体層１０６＿２および／または半導体層１０６＿３を形成するための酸化物半導体層として、例えば、インジウムガリウム亜鉛酸化物を組成がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］のターゲットを用いたスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。例えば、スパッタリングガスとして酸素を１００％の割合で用いる。半導体層１０６＿２および／または半導体層１０６＿３を形成するためのスパッタリングガスに含まれる酸素の流量比は、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。スパッタリングガスに含まれる酸素の割合（流量比）を高めることで、酸化物半導体層の結晶性を高めることができる。
なお、半導体層１８２の形成後に不純物元素を導入することで、トランジスタ１００のしきい値電圧を変化させることができる。不純物元素の導入は、イオン注入法、イオンドーピング法、またはプラズマイマージョンイオン注入法、または不純物元素を含むガスを用いたプラズマ処理などで行うことができる。
また、半導体層１８２の形成後に、加熱処理を行ってもよいし、酸素ドープ処理を行なってもよい。加熱処理と酸素ドープ処理を複数回繰り返してもよい。
また、窒素または希ガス雰囲気で加熱処理を行なった後、酸素または超乾燥空気雰囲気で加熱処理を行なってもよい。この結果、酸化物半導体層に含まれる水素、水等を脱離させると共に、酸化物半導体層に酸素を供給することができる。この結果、酸化物半導体層に含まれる酸素欠損を低減することができる。
［工程７］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、半導体層１８２の一部を選択的に除去して、島状の半導体層１０６を形成する（図８（Ａ）参照。）。
半導体層１８２の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。なお、半導体層１０６の形成後に不純物元素を導入することで、トランジスタ１００のしきい値電圧を変化させることができる。
半導体層１０６の形成後に加熱処理を行ってもよいし、酸素ドープ処理を行なってもよい。加熱処理と酸素ドープ処理を繰り返してもよい。
図５（Ａ）および図５（Ｂ）に示したように、半導体層１０６を二層または三層の積層とする場合は、半導体層１０６＿１の形成後、半導体層１０６＿１および半導体層１０６＿２の形成後、または、半導体層１０６＿１乃至半導体層１０６＿３の形成後に加熱処理を行ってもよいし、酸素ドープ処理を行なってもよい。加熱処理と酸素ドープ処理を繰り返してもよい。
［工程８］
次に、後に絶縁層１０７となる絶縁層１８３を形成する（図８（Ｂ）参照。）。絶縁層１８３として、例えば、ＰＥＣＶＤ法で形成した酸化窒化シリコン層を用いることができる。この場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シランガス、ジシランガス、トリシランガス、フッ化シランガス等がある。酸化性気体としては、一酸化二窒素ガス、二酸化窒素ガス等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍以上５０００倍以下、好ましくは４０倍以上１００倍以下とする。
本実施の形態では、絶縁層１８３として第１の酸化窒化シリコン層、第２の酸化窒化シリコン層、および第３の酸化窒化シリコン層を順に積層する三層積層構造とする。
第１の酸化窒化シリコン層としては、例えば、流量２０ｓｃｃｍのシランガス、流量３０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を２００Ｐａに制御し、基板温度を３５０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、厚さが３０ｎｍとなるように形成すればよい。
第２の酸化窒化シリコン層としては、例えば、流量１６０ｓｃｃｍのシランガス、流量４０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を２００Ｐａに制御し、基板温度を２２０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの電力を供給して、厚さが１００ｎｍとなるように形成すればよい。
第２の酸化窒化シリコン層は、過剰酸素を含む絶縁層であることが好ましい。また、第２の酸化窒化シリコン層は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、第２の酸化窒化シリコン層は、第１の酸化窒化シリコン層と比較して半導体層１０６から離れているため、第１の酸化窒化シリコン層よりも欠陥密度が多くてもよい。
なお、第２の酸化窒化シリコン層として、基板を１８０℃以上４００℃以下に保持し、反応室に原料ガスを導入して反応室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、反応室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化窒化シリコン層を形成してもよい。
第２の酸化窒化シリコン層の形成において、上記圧力の反応室内で上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まる。すなわち、反応室内の酸素ラジカルが増加し、原料ガスの酸化が進む。このため、形成される第２の酸化窒化シリコン層中の酸素含有量を化学量論的組成よりも多くすることができる。
また、上記の基板温度で形成された絶縁層では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により絶縁層中の酸素の一部が脱離する。この結果、脱離した酸素の一部が半導体層１０６に供給される。
なお、第２の酸化窒化シリコン層の形成条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、第２の酸化窒化シリコン層の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果、トランジスタの信頼性を高めることができる。
なお、第２の酸化窒化シリコン層の形成工程において、第１の酸化窒化シリコン層が半導体層１０６の保護層として機能する。したがって、半導体層１０６へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて第２の酸化窒化シリコン層を形成することができる。
第３の酸化窒化シリコン層としては、例えば、流量２０ｓｃｃｍのシランガス、流量３０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を２００Ｐａに制御し、基板温度を３５０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、厚さが２０ｎｍとなるように形成すればよい。
なお、この後行なう導電層１８４の形成工程において、第３の酸化窒化シリコン層が第２の酸化窒化シリコン層の保護層として機能する。
工程８の終了後、加熱処理を行ってもよい。例えば、窒素雰囲気中で、３５０℃、１時間の加熱処理を行ってもよい。また、工程８の終了後、酸素ドープ処理を行なってもよい。加熱処理と酸素ドープ処理を交互に複数回繰り返し行ってもよい。
［工程９］
次に電極１０８を形成するための導電層１８４を形成する（図８（Ｃ）参照。）。本実施の形態では、導電層１８４としてインジウムガリウム亜鉛酸化物層を用いる。より具体的には、導電層１８４としてインジウムガリウム亜鉛酸化物の二層積層を用いる。
まず、組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットと、酸素の割合が１００％のスパッタリングガスと、を用いて、厚さ１０ｎｍのインジウムガリウム亜鉛酸化物層を形成する。次に、組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットと、酸素の割合が１０％でアルゴンの割合が９０％のスパッタリングガスと、を用いて、厚さ９０ｎｍのインジウムガリウム亜鉛酸化物層を形成する。
［工程１０］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、導電層１８４の一部を選択的に除去して、電極１０８を形成する。この時、電極１０８をマスクとして用いて、絶縁層１８３の一部も選択的に除去して絶縁層１０７を形成する（図９（Ａ）参照。）。工程１０により、半導体層１０６の一部が露出する。なお、半導体層１０６中の、電極１０８と重なる領域にチャネルが形成される。
導電層１８４、および絶縁層１８３の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
［工程１１］
次に、半導体層１０６の工程８で露出した領域に不純物を導入する。不純物の導入は、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法などで行ってもよい。当該領域に窒素などの不純物を導入することにより、当該領域の抵抗値を低下させることができる。
また、当該領域を窒素や不活性ガスのプラズマ雰囲気に曝してもよい。当該領域をプラズマ雰囲気に曝すことにより、当該領域に欠陥を生じさせて、当該領域の抵抗値を低下させることができる。
半導体層１０６の不純物が導入された領域、またはプラズマ雰囲気に曝された領域は、トランジスタのソース領域またはドレイン領域として機能できる。また、半導体層１０６の電極１０８と重なる領域は、チャネル形成領域として機能できる。すなわち、トランジスタのソース領域とドレイン領域を、自己整合で形成することができる。
本実施の形態では、アルゴンと窒素を含む雰囲気中でプラズマ処理を行う。
［工程１２］
次に、絶縁層１０９を形成する（図９（Ｂ）参照。）。本実施の形態では、絶縁層１０９として厚さ１００ｎｍの窒化シリコン層を用いる。
絶縁層１０９に用いる窒化シリコン層は、例えば、ＰＥＣＶＤ法により形成する。例えば、流量５０ｓｃｃｍのシランガス、流量５０００ｓｃｃｍの窒素ガス、および流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、基板温度を２２０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの電力を供給して形成すればよい。
窒化シリコン層は不純物が透過しにくい絶縁性材料であるため、上方から半導体層１０６への不純物拡散を防ぐことができる。また、半導体層１０６の窒化シリコン層が接する領域は、窒化シリコン層の形成時に水素や窒素などの不純物が供給されて抵抗値が低下する。よって、工程１１で説明したソース領域として機能できる領域と、ドレイン領域として機能できる領域の抵抗値をさらに下げることができる。
［工程１３］
次に、絶縁層１１０を形成する（図９（Ｂ）参照。）。本実施の形態では、絶縁層１１０としてＰＥＣＶＤ法により厚さ３００ｎｍの酸化窒化シリコン層を形成する。
絶縁層１１０に用いる酸化窒化シリコン層は、例えば、流量１６０ｓｃｃｍのシランガス、および流量４０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を２００Ｐａに制御し、基板温度を２２０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの電力を供給して形成すればよい。
［工程１４］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、絶縁層１１０および絶縁層１０９それぞれの一部を選択的に除去して、開口１１１ａおよび開口１１１ｂを形成する（図１０（Ａ）参照。）。この時、半導体層１０６の一部が露出する。
絶縁層１１０および絶縁層１０９の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
［工程１５］
次に、電極１１２ａおよび電極１１２ｂを形成するための導電層１８６を形成する（図１０（Ｂ）参照。）。本実施の形態では、導電層１８６としてチタンと銅の積層を用いる。具体的には、厚さ１０ｎｍのチタン層と、厚さ１００ｎｍの銅層を、それぞれ順にスパッタリング法により形成する。
［工程１６］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、導電層１８６の一部を選択的に除去して、電極１１２ａおよび電極１１２ｂを形成する（図１１（Ａ）参照。）。電極１１２ａまたは電極１１２ｂの一方はソース電極として機能でき、他方はドレイン電極として機能できる。
導電層１８６の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
［工程１７］
次に、平坦な表面を有する絶縁層１１３を形成する（図１１（Ｂ）参照。）。本実施の形態では、絶縁層１１３として厚さ１．５μｍのアクリル樹脂層を形成する。なお、絶縁層１１３は、目的または用途によっては設けない場合がある。
以上の工程により、トランジスタ１００を作製することができる。本発明の一態様によれば、トランジスタ１００を形成するための最高プロセス温度を４００℃以下とすることができる。よって、トランジスタ１００の生産性を高めることができる。また、トランジスタ１００を含む半導体装置の生産性を高めることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１に示したトランジスタ１００の変形例について、図面を用いて説明する。なお、説明の繰り返しを防ぐため、主にトランジスタ１００と異なる点について説明する。本実施の形態で説明の無い部分については、実施の形態１を参照すればよい。
〔変形例１〕
図１２（Ａ）は、トランジスタ１００Ａの平面図である。図１２（Ｂ）は、図１２（Ａ）に記したＸ１−Ｘ２の一点鎖線で示す部位の断面図（チャネル長方向の断面図）である。図１３は、図１２（Ａ）に記したＹ１−Ｙ２の一点鎖線で示す部位の断面図（チャネル幅方向の断面図）である。
トランジスタ１００Ａは、トランジスタ１００とほぼ同様の構成を有するが、絶縁層１０２と基板１０１の間に構造体１２２を有する点が異なる。トランジスタ１００Ａは、半導体層１０６、電極１０４、および電極１０８が、それぞれ構造体１２２と重なる領域を有する。
構造体１２２を覆って絶縁層１０２を設けることで、絶縁層１０２に凸部を設けることができる。また、構造体１２２の大きさを調節することで、凸部の高さや形状を任意に設定することができる。構造体１２２は、前述した絶縁性材料を用いて設けることができる。なお、目的や用途に応じて、構造体１２２を、導電性材料または半導体材料などを用いて設けてもよい。
構造体１２２を用いて絶縁層１０２に凸部を設けるため、上記実施の形態に示した各層の機械的強度の差を利用する方法と比較して、トランジスタに用いる材料の選択自由度が高い。よって、絶縁層１０２、絶縁層１０３、電極１０４、および絶縁層１０５の、厚さ、ヤング率、応力などを比較的自由に設定できる。
次に、トランジスタ１００Ａの作製方法例について説明する。
［工程１ａ］
実施の形態１に示した工程１に代えて、工程１ａを行う。本実施の形態では、基板１０１上に感光性ポリイミド層を形成し、フォトリソグラフィ法により構造体１２２を形成する（図１４（Ａ）参照。）。感光性ポリイミド層を用いることで、レジストマスクを設けることなく構造体１２２を形成することができる。構造体１２２の高さＨＳは、感光性ポリイミド層の厚さを調節することによって制御できる。本実施の形態では、高さＨＳが２．０μｍの構造体１２２を形成する。
なお、非感光性材料を用いて構造体１２２を形成してもよい。この場合は、レジストマスク等を用いる一般的なパターン形成方法などにより構造体１２２を設ければよい。
［工程２ａ］
次に、絶縁層１０２を形成する（図１４（Ｂ）参照。）。本実施の形態では、絶縁層１０２として、構造体１２２と重ならない領域での最薄部分の厚さＴＢが１．０μｍのポリイミド層を形成する。具体的には、液状のポリイミドを液滴吐出法により基板１０１および構造体１２２上に塗布し、４００℃の窒素雰囲気中で１時間焼成する。
液状の材料を用いて絶縁層１０２を形成する場合、構造体１２２の頂上部分と重なる絶縁層１０２の厚さＴＧおよび厚さＴＢは、当該材料の粘度および塗布量などによって決定される。また、凸部の高さＨは、高さＨＳと厚さＴＧの合計から厚さＴＢを引いた値となる。
構造体１２２および絶縁層１０２は、同じ成分を有する材料で形成することが好ましい。
工程１ｂ以降の工程は、実施の形態１で説明した工程２以降と同様に行えばよい。
〔変形例２〕
図１５（Ａ）は、トランジスタ１００Ｂの平面図である。図１５（Ｂ）は、図１５（Ａ）に記したＸ１−Ｘ２の一点鎖線で示す部位の断面図（チャネル長方向の断面図）である。図１６は、図１５（Ａ）に記したＹ１−Ｙ２の一点鎖線で示す部位の断面図（チャネル幅方向の断面図）である。
トランジスタ１００Ｂは、トランジスタ１００Ａから電極１０４を除去した構成を有する。トランジスタに求められる性能や目的などによっては、電極１０４を設けなくてもよい。電極１０４を設けないことで、トランジスタの作製工程数が減るため、製造コストを低減できる。また、トランジスタの製造歩留まりを高めることができる。
〔変形例３〕
図１７（Ａ）は、トランジスタ１００Ｃの平面図である。図１７（Ｂ）は、図１７（Ａ）に記したＸ１−Ｘ２の一点鎖線で示す部位の断面図（チャネル長方向の断面図）である。図１８は、図１７（Ａ）に記したＹ１−Ｙ２の一点鎖線で示す部位の断面図（チャネル幅方向の断面図）である。
複数の構造体１２２を設けることで、絶縁層１０２に凹部を設けることができる。トランジスタ１００Ｃは、トランジスタ１００Ａと同様の構成を有する。ただし、トランジスタ１００Ｃは、半導体層１０６、電極１０４、および電極１０８のそれぞれが、絶縁層１０２の凹部と重なる領域を有する点が、トランジスタ１００Ａと異なる。トランジスタ１００Ｃでは、チャネル形成領域が絶縁層１０２の凹部と重なる領域を有する。また、トランジスタ１００Ｃでは、チャネル形成領域が絶縁層１０２の凸部と重ならない領域を有する。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
上記実施の形態に示したトランジスタ１００、トランジスタ１００Ａ、トランジスタ１００Ｂ、およびトランジスタ１００Ｃ、と異なる構成を有するトランジスタ１５０について、図面を用いて説明する。なお、説明の繰り返しを防ぐため、主にトランジスタ１００と異なる点について説明する。本実施の形態で説明の無い部分については、上記実施の形態を参照すればよい。
＜トランジスタ１５０の構造例＞
図１９（Ａ）は、トランジスタ１５０の平面図である。図１９（Ｂ）は、図１９（Ａ）にＸ１−Ｘ２の一点鎖線で示す部位の断面図（チャネル長方向の断面図）である。図２０は、図１９（Ａ）にＹ１−Ｙ２の一点鎖線で示す部位の断面図（チャネル幅方向の断面図）である。
本実施の形態に示すトランジスタ１５０は、ボトムゲート型のトランジスタの一種である。トランジスタ１５０は、絶縁層１０２および絶縁層１０３を介して基板１０１上に設けられている。また、トランジスタ１５０は、電極１０４、絶縁層１０５、半導体層１０６（半導体層１０６＿１、半導体層１０６＿２）、電極１１２ａ、電極１１２ｂ、絶縁層１１５、絶縁層１１６、絶縁層１１７、および電極１０８を有する。
電極１１２ａは、ソース電極またはドレイン電極の一方として機能できる。電極１１２ｂは、ソース電極またはドレイン電極の他方として機能できる。また、トランジスタ１５０上に平坦な表面を有する絶縁層１１３を設けてもよい。
また、絶縁層１０５として不純物が透過しにくい絶縁性材料を用いることで、絶縁層１０３を省略してもよい（図２１（Ａ）および図２１（Ｂ）参照。）。なお、図２１（Ａ）は図１９（Ｂ）に相当する断面図である。図２１（Ｂ）は図２０に相当する断面図である。
図１９および図２０に示すトランジスタ１５０では、半導体層１０６を半導体層１０６＿１と半導体層１０６＿２の二層積層とする例を示している。ただし、半導体層１０６は、単層でもよいし、三層以上の積層でもよい。例えば、図２２（Ａ）に示すように、半導体層１０６を半導体層１０６＿１のみの単層としてもよい。また、例えば、図２２（Ｂ）に示すように、半導体層１０６を半導体層１０６＿１、半導体層１０６＿２、および半導体層１０６＿３の三層積層としてもよい。もちろん、半導体層１０６を四層以上の積層としてもよい。なお、図２２（Ａ）および図２２（Ｂ）は、どちらも図１９（Ｂ）に相当する断面図である。
トランジスタ１５０では、平面図において、電極１０４と重なり、かつ、電極１１２ａと電極１１２ｂに挟まれる半導体層１０６中の領域がチャネル形成領域として機能する。また、半導体層１０６の電極１１２ａと接する領域がソース領域またはドレイン領域の一方として機能する。また、半導体層１０６の電極１１２ｂと接する領域がソース領域またはドレイン領域の他方として機能する。具体的には、図１９（Ｂ）に示す領域１０６ｃがチャネル形成領域として機能する。また、図１９（Ｂ）に示す領域１０６ｓがソース領域またはドレイン領域の一方として機能する。また、図１９（Ｂ）に示す領域１０６ｄがソース領域またはドレイン領域の他方として機能する。
なお、図２０以降の図面では、領域１０６ｃ、領域１０６ｓ、および領域１０６ｄの表記を省略する場合がある。
トランジスタ１５０のチャネル長Ｌは、電極１１２ａの半導体層１０６と重なる端部から、電極１１２ｂの半導体層１０６と重なる端部までの長さである（図１９（Ａ）および（Ｂ）参照。）。また、トランジスタ１５０のチャネル形成領域は、絶縁層１０２の凸部に重なる。
＜トランジスタ１５０の作製方法例＞
トランジスタ１５０の作製方法例について図２３（Ａ）乃至図２６（Ｂ）を用いて説明する。図２３（Ａ）乃至図２６（Ｂ）に示す断面図は、図１９（Ａ）にＸ１−Ｘ２の一点鎖線で示す部位の断面に相当する。なお、説明の繰り返しを防ぐため、主にトランジスタ１００の作製方法と異なる点について説明する。本実施の形態で説明の無い部分については、実施の形態１などを参照すればよい。
まず、トランジスタ１００の作製方法と同様に工程５まで行う。
［工程１ｂ］
次に、半導体層１８２＿１を形成し、半導体層１８２＿１上に半導体層１８２＿２を形成する（図２３（Ａ）参照。）。なお、半導体層１８２＿１を形成する前に、酸素ガスを供給してプラズマを発生させてもよい。このことにより、半導体層１８２＿１の被形成面となる絶縁層１０５中に酸素を添加できる。
本実施の形態では、半導体層１８２＿１として、インジウムガリウム亜鉛酸化物を組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いたスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。本実施の形態では、スパッタリングガスとして酸素の流量比が１０％の酸素とアルゴンの混合ガスを用いる。
続いて、半導体層１８２＿２として、インジウムガリウム亜鉛酸化物を組成がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］のターゲットを用いたスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。例えば、スパッタリングガスとして酸素を１００％の割合で用いる。半導体層１８２＿２を形成するためのスパッタリングガスに含まれる酸素の流量比は、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。スパッタリングガスに含まれる酸素の割合（流量比）を高めることで、酸化物半導体層の結晶性を高めることができる。
前述した通り、半導体層１０６＿２を形成するための酸化物半導体層は、結晶性の高い酸化物半導体層を用いることが好ましい。例えば、後に行なわれる電極１１２ａ、および電極１１２ｂを形成するためのエッチング工程の際に、露出した半導体層１０６の一部がエッチングされて、半導体層１０６にダメージが生じる場合がある。結晶性の高い酸化物半導体層は、当該エッチング工程でエッチングされにくい。半導体層１０６＿２に結晶性の高い酸化物半導体層を用いることで、当該エッチング工程で酸化物半導体層に生じるダメージを低減することができる。よって、トランジスタの信頼性を高めることができる。
なお、半導体層１８２＿２の形成後に不純物元素を導入することで、トランジスタ１５０のしきい値電圧を変化させることができる。不純物元素の導入は、イオン注入法、イオンドーピング法、またはプラズマイマージョンイオン注入法、または不純物元素を含むガスを用いたプラズマ処理などで行うことができる。
また、半導体層１８２＿２の形成後に、加熱処理を行ってもよいし、酸素ドープ処理を行なってもよい。加熱処理と酸素ドープ処理を複数回繰り返してもよい。
また、窒素または希ガス雰囲気で加熱処理を行なった後、酸素または超乾燥空気雰囲気で加熱処理を行なってもよい。この結果、酸化物半導体層に含まれる水素、水等を脱離させると共に、酸化物半導体層に酸素を供給することができる。この結果、酸化物半導体層に含まれる酸素欠損を低減することができる。
［工程２ｂ］
次に、前述した工程７と同様に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、半導体層１８２＿１および半導体層１８２＿２の一部を選択的に除去して、島状の半導体層１０６＿１および半導体層１０６＿２を形成する（図２３（Ｂ）参照。）。
［工程３ｂ］
次に、前述した工程１５と同様に、電極１１２ａおよび電極１１２ｂを形成するための導電層１８６を形成する（図２４（Ａ）参照。）。本実施の形態では、導電層１８６としてタングステン、アルミニウム、およびチタンの積層を用いる。具体的には、厚さ５０ｎｍのタングステン層、厚さ４００ｎｍのアルミニウム層、および厚さ１００ｎｍのチタン層を、それぞれ順にスパッタリング法により形成する。
［工程４ｂ］
次に、前述した工程１６と同様に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、導電層１８６の一部を選択的に除去して、電極１１２ａおよび電極１１２ｂを形成する（図２４（Ｂ）参照。）。電極１１２ａまたは電極１１２ｂの一方はソース電極として機能でき、他方はドレイン電極として機能できる。この時、露出した半導体層１０６＿２の一部が除去される場合がある。
［工程５ｂ］
次に、絶縁層１１５、絶縁層１１６、絶縁層１１７を順に形成する（図２５（Ａ）参照。）。
本実施の形態では、絶縁層１１５として、流量５０ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を２０Ｐａに制御し、基板温度を３５０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて１３０Ｗの電力を供給して、厚さが３０ｎｍの酸化窒化シリコン層を形成する。
絶縁層１１６として、流量１６０ｓｃｃｍのシランガス、流量４０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を２００Ｐａに制御し、基板温度を２２０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの電力を供給して、厚さが４００ｎｍの酸化窒化シリコン層を形成する。
絶縁層１１６は、過剰酸素を含む絶縁層であることが好ましい。また、絶縁層１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁層１１６は、絶縁層１１５と比較して半導体層１０６から離れているため、絶縁層１１５よりも欠陥密度が多くてもよい。
なお、絶縁層１１６として、基板を１８０℃以上４００℃以下に保持し、反応室に原料ガスを導入して反応室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、反応室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン層または酸化窒化シリコン層を形成してもよい。
絶縁層１１６の形成において、上記圧力の反応室内で上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まる。すなわち、反応室内の酸素ラジカルが増加し、原料ガスの酸化が進む。このため、形成される絶縁層１１６中の酸素含有量を化学量論的組成よりも多くすることができる。
また、上記の基板温度で形成された絶縁層では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により絶縁層中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、過剰酸素を含む絶縁層を形成することができる。
なお、絶縁層１１６の形成条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁層１１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果、トランジスタの信頼性を高めることができる。
なお、絶縁層１１６の形成工程において、絶縁層１１５が半導体層１０６の保護層として機能する。したがって、半導体層１０６へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁層１１６を形成することができる。
絶縁層１１７として、流量５０ｓｃｃｍのシランガス、流量５０００ｓｃｃｍの窒素ガス、および流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、基板温度を３５０℃に制御し、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの電力を供給して厚さ１００ｎｍの窒化シリコン層を形成する。
［工程６ｂ］
次に、前述した工程９と同様に、電極１０８を形成するための導電層１８４を形成する（図２５（Ｂ）参照。）。本実施の形態では、導電層１８４として、シリコンを含むインジウム錫酸化物層を、スパッタリング法により厚さ１００ｎｍ形成する。
［工程７ｂ］
次に、前述した工程１０と同様にフォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、導電層１８４の一部を選択的に除去して、電極１０８を形成する（図２６（Ａ）参照。）。
［工程８ｂ］
次に、平坦な表面を有する絶縁層１１３を形成する（図２６（Ｂ）参照。）。本実施の形態では、絶縁層１１３として厚さ１．５μｍのアクリル樹脂層を形成する。なお、絶縁層１１３は、目的または用途によっては設けない場合がある。
以上の工程により、トランジスタ１５０を作製することができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、実施の形態３に示したトランジスタ１５０の変形例について、図面を用いて説明する。なお、説明の繰り返しを防ぐため、主にトランジスタ１５０と異なる点について説明する。本実施の形態で説明の無い部分については、実施の形態３を参照すればよい。
〔変形例１〕
図２７（Ａ）は、トランジスタ１５０Ａの平面図である。図２７（Ｂ）は、図２７（Ａ）に記したＸ１−Ｘ２の一点鎖線で示す部位の断面図（チャネル長方向の断面図）である。図２８は、図２７（Ａ）に記したＹ１−Ｙ２の一点鎖線で示す部位の断面図（チャネル幅方向の断面図）である。
トランジスタ１５０Ａは、トランジスタ１５０とほぼ同様の構成を有するが、絶縁層１０２と基板１０１の間に構造体１２２を有する点が異なる。トランジスタ１５０Ａは、半導体層１０６、電極１０４、および電極１０８が、それぞれ構造体１２２と重なる領域を有する。
構造体１２２を用いる場合の効果や、構造体の作製方法については実施の形態２に記載があるため、本実施の形態での説明は省略する。
〔変形例２〕
図２９（Ａ）は、トランジスタ１５０Ｂの平面図である。図２９（Ｂ）は、図２９（Ａ）に記したＸ１−Ｘ２の一点鎖線で示す部位の断面図（チャネル長方向の断面図）である。図３０は、図２９（Ａ）に記したＹ１−Ｙ２の一点鎖線で示す部位の断面図（チャネル幅方向の断面図）である。
トランジスタ１５０Ｂは、トランジスタ１５０Ａから電極１０８を除去した構成を有する。トランジスタに求められる性能や目的などによっては、電極１０８を設けなくてもよい。電極１０８を設けないことで、トランジスタの作製工程数が減るため、製造コストを低減できる。また、トランジスタの製造歩留まりを高めることができる。
〔変形例３〕
図３１（Ａ）は、トランジスタ１５０Ｃの平面図である。図３１（Ｂ）は、図３１（Ａ）に記したＸ１−Ｘ２の一点鎖線で示す部位の断面図（チャネル長方向の断面図）である。図３２は、図３１（Ａ）に記したＹ１−Ｙ２の一点鎖線で示す部位の断面図（チャネル幅方向の断面図）である。
複数の構造体１２２を設けることで、絶縁層１０２に凹部を設けることができる。トランジスタ１５０Ｃは、トランジスタ１５０Ａと同様の構成を有する。ただし、トランジスタ１５０Ｃは、半導体層１０６、電極１０４、および電極１０８のそれぞれが、絶縁層１０２の凹部と重なる領域を有する点が、トランジスタ１５０Ａと異なる。トランジスタ１５０Ｃでは、チャネル形成領域が絶縁層１０２の凹部と重なる領域を有する。また、トランジスタ１５０Ｃでは、チャネル形成領域が絶縁層１０２の凸部と重ならない領域を有する。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、本明細書等に開示したトランジスタを用いた半導体装置の一例として、表示装置および表示モジュールについて説明する。
表示装置２００の構成例について、図面を用いて説明する。なお、本実施の形態では、主に表示素子として発光素子を用いた発光表示装置を例示する。また、表示装置２００として、トップエミッション構造（上面射出構造）の表示装置を例示する。ただし、表示装置２００は、ボトムエミッション構造（下面射出構造）、またはデュアルエミッション構造（両面射出構造）の表示装置とすることも可能である。
なお、表示素子として液晶素子を用いることで、表示装置２００を液晶表示装置とすることもできる。
＜表示装置の構成例＞
図３４（Ａ）は、外部電極としてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）２２４が接続された表示装置２００の斜視図である。また、図３４（Ｂ）は、図３４（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。
本実施の形態に示す表示装置２００は、表示領域２３１、回路２３２、および回路２３３を有する。表示領域２３１は、複数の画素を有する。また、１つの画素は、電極２１５、ＥＬ層２１７、および電極２１８を含む発光素子２２５と、トランジスタ２５１と、を有する。トランジスタ２５１は発光素子２２５と電気的に接続される。トランジスタ２５１は、発光素子２２５の発光量を制御する機能を有する。また、表示装置２００は端子電極２１６を有する。発光素子２２５は、例えば白色光を発する機能を有する。
端子電極２１６は、異方性導電層２２３を介してＦＰＣ２２４と電気的に接続されている。また、端子電極２１６の一部は回路２３２および／または回路２３３と電気的に接続されている。なお、端子電極２１６は、電極１１２ａおよび電極１１２ｂを形成するための導電層と同じ導電層を用いて形成される。
回路２３２および回路２３３は、複数のトランジスタ２５２により構成されている。回路２３２および回路２３３は、ＦＰＣ２２４を介して供給された信号を、表示領域２３１中のどの発光素子２２５に供給するかを決定する機能を有する。
トランジスタ２５１およびトランジスタ２５２として、上記実施の形態に開示したトランジスタを用いることができる。例えば、トランジスタ１００やトランジスタ１５０などを用いることができる。また、トランジスタ２５１およびトランジスタ２５２上に絶縁層１１３が形成され、絶縁層１１３上に電極２１５が形成されている。電極２１５は、絶縁層１１３に形成された開口においてトランジスタ２５１のドレイン電極と電気的に接続されている。また、電極２１５上に隔壁２１４が形成され、電極２１５および隔壁２１４上に、ＥＬ層２１７および電極２１８が形成されている。
また、表示装置２００は、接着層２２０を介して基板２１１と基板２２１が貼り合わされた構造を有する。
また、基板２１１の一方の面は、接着層２１２を介して絶縁層１０２と隣接している。また、基板２２１の一方の面は、接着層２４４を介して絶縁層２４５と隣接している。また、基板２２１の一方の面には、絶縁層２４５を介して遮光層２６４が形成されている。また、基板２２１の一方の面には、絶縁層２４５を介して着色層２６６、オーバーコート層２６８が形成されている。
着色層２６６は、発光素子２２５と重ねて設けられる。着色層２６６は、特定の波長域の光を透過する機能を有する。発光素子２２５が発する白色光は、着色層２６６を透過することで特定の波長域を有する光に変換される。例えば、赤の波長域の光を透過する着色層２６６を用いることで、該白色光を赤色光に変換することができる。また、緑の波長域の光を透過する着色層２６６を用いることで、該白色光を緑色光に変換することができる。また、青の波長域の光を透過する着色層２６６を用いることで、該白色光を青色光に変換することができる。
このようにして、特定の波長域の光を発する画素が実現できる。また、赤色光を発する画素、緑色光を発する画素、および青色光を発する画素をまとめて１つの画素として機能させ、それぞれの画素の発光量を制御することで、フルカラー表示を実現することができる。よって、当該３つの画素は副画素として機能する。なお、３つの副画素が発する光の色は、赤、緑、青の組み合わせに限らず、黄、シアン、マゼンタであってもよい。
また、４つの副画素をまとめて１つの画素として機能させてもよい。例えば、赤色光、緑色光、青色光をそれぞれ発する３つの副画素に、白色光を発する副画素を加えてもよい。白色光を制御する副画素を加えることで、表示領域の輝度を高めることができる。１つの画素として機能させる副画素の数を増やし、赤、緑、青、黄、シアン、およびマゼンタなどの光を発する副画素を適宜組み合わせて用いることにより、再現可能な色域を広げることができる。
なお、発光素子２２５が発する光は白色に限定されない。例えば、赤色光を発する発光素子２２５、緑色光を発する発光素子２２５、および青色光を発する発光素子２２５などを用いることで、着色層２６６を省略することができる。
また、赤色光を発する発光素子２２５に、赤の波長域の光を透過する着色層２６６を重ねて設けてもよい。また、緑色光を発する発光素子２２５に、緑の波長域の光を透過する着色層２６６を重ねて設けてもよい。また、青色光を発する発光素子２２５に、青の波長域の光を透過する着色層２６６を重ねて設けてもよい。発光素子２２５に着色層２６６を重ねて設けることで、外光の映りこみが軽減され、表示装置の表示品位を高めることができる。
画素を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で表示可能な表示装置２００を実現することができる。また、例えば、画素を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で表示可能な表示装置２００を実現することができる。また、例えば、画素を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で表示可能な表示装置２００を実現することができる。画素を増やすことで、１６Ｋや３２Ｋの解像度で表示可能な表示装置２００を実現することも可能である。
基板２１１および基板２２１としては、有機樹脂などの可撓性を有する材料などを用いることができる。表示装置２００をボトムエミッション構造の表示装置、またはデュアルエミッション構造の表示装置とする場合には、基板２１１としてＥＬ層２１７から射出される光を透過できる材料を用いる。また、表示装置２００をトップエミッション構造の表示装置、またはデュアルエミッション構造の表示装置とする場合には、基板２２１としてＥＬ層２１７から射出される光を透過できる材料を用いる。
基板２１１および基板２２１の厚さは、５μｍ以上１００μｍ以下が好ましく、１０μｍ以上５０μｍ以下がより好ましい。また、基板２１１または基板２２１の一方、もしくは両方を、複数の層を含む積層基板としてもよい。
基板２１１および基板２２１は、互いに同じ材料で同じ厚さとすることが好ましい。ただし、目的に応じて、互いに異なる材料や、異なる厚さとしてもよい。
基板２１１および基板２２１に用いることができる、可撓性および可視光に対する透光性を有する材料の一例としては、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリエーテルスルフォン樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。また、光を透過させる必要がない場合には、非透光性の基板を用いてもよい。例えば、基板２２１または基板２１１として、アルミニウムなどを用いてもよい。
また、基板２２１および基板２１１の熱膨張係数は、好ましくは３０ｐｐｍ／Ｋ以下、さらに好ましくは１０ｐｐｍ／Ｋ以下とする。また、基板２２１および基板２１１の表面に、予め窒化シリコンや酸化窒化シリコン等の窒素と珪素を含む膜や窒化アルミニウム等の窒素とアルミニウムを含む膜のような透水性の低い保護膜を成膜しておいても良い。なお、基板２２１および基板２１１として、繊維体に有機樹脂が含浸された構造物（所謂、プリプレグとも言う）を用いてもよい。
このような基板を用いることにより、割れにくい表示装置を提供することができる。または、軽量な表示装置を提供することができる。または、屈曲しやすい表示装置を提供することができる。
＜画素回路構成例＞
次に、図３５を用いて、表示装置２００のより具体的な構成例について説明する。図３５（Ａ）は、表示装置２００の構成を説明するためのブロック図である。表示装置２００は、表示領域２３１、回路２３２、および回路２３３を有する。回路２３２は、例えば走査線駆動回路として機能する。また、回路２３３は、例えば信号線駆動回路として機能する。
また、表示装置２００は、各々が略平行に配設され、且つ、回路２３２によって電位が制御されるｍ本の走査線２３５と、各々が略平行に配設され、且つ、回路２３３によって電位が制御されるｎ本の信号線２３６と、を有する。さらに、表示領域２３１はｍ行ｎ列のマトリクス状に配設された複数の画素２３０を有する。ｍ、ｎは、ともに１以上の整数である。
表示領域２３１において、各走査線２３５は、画素２３０のうち、いずれかの行に配設されたｎ個の画素２３０と電気的に接続される。また、各信号線２３６は、画素２３０のうち、いずれかの列に配設されたｍ個の画素２３０に電気的に接続される。
また、回路２３２および回路２３３をまとめて駆動回路部という場合がある。画素２３０は、画素回路２３７および発光素子２２５を有する。画素回路２３７は発光素子２２５を駆動する回路である。駆動回路部が有するトランジスタは、画素回路２３７を構成するトランジスタと同時に形成することができる。すなわち、本明細書等に開示したトランジスタを用いて駆動回路部の一部または全体を画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
また、駆動回路部の一部または全部を他の基板上に形成して、表示装置２００と電気的に接続してもよい。例えば、駆動回路部の一部または全部を、単結晶基板を用いて形成し、表示装置２００と電気的に接続してもよい。
図３５（Ｂ）および図３５（Ｃ）は、図３５（Ａ）に示す表示装置の画素２３０に用いることができる回路構成を示している。
〔発光表示装置用画素回路の一例〕
また、図３５（Ｂ）に示す画素回路２３７は、トランジスタ４３１と、容量素子４３８と、トランジスタ４３３と、トランジスタ４３４と、を有する。また、画素回路２３７は、表示素子として機能できる発光素子２２５と電気的に接続されている。
トランジスタ４３１のソースおよびドレインの一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ４３１のゲートは、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ４３１は、データ信号のノード４３５への書き込みを制御する機能を有する。
容量素子４３８の一対の電極の一方は、ノード４３５に電気的に接続され、他方は、ノード４３７に電気的に接続される。また、トランジスタ４３１のソースおよびドレインの他方は、ノード４３５に電気的に接続される。
容量素子４３８は、ノード４３５に書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ４３３のソースおよびドレインの一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４３７に電気的に接続される。さらに、トランジスタ４３３のゲートは、ノード４３５に電気的に接続される。
トランジスタ４３４のソースおよびドレインの一方は、電位供給線Ｖ０に電気的に接続され、他方はノード４３７に電気的に接続される。さらに、トランジスタ４３４のゲートは、走査線ＧＬ＿ｍに電気的に接続される。
発光素子２２５のアノードおよびカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４３７に電気的に接続される。
発光素子２２５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子２２５としては、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。
なお、電源電位としては、例えば相対的に高電位側の電位または低電位側の電位を用いることができる。高電位側の電源電位を高電源電位（「ＶＤＤ」ともいう）といい、低電位側の電源電位を低電源電位（「ＶＳＳ」ともいう）という。また、接地電位を高電源電位または低電源電位として用いることもできる。例えば高電源電位が接地電位の場合には、低電源電位は接地電位より低い電位であり、低電源電位が接地電位の場合には、高電源電位は接地電位より高い電位である。
例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図３５（Ｂ）の画素回路２３７を有する表示装置では、回路２３２により各行の画素回路２３７を順次選択し、トランジスタ４３１、およびトランジスタ４３４をオン状態にしてデータ信号をノード４３５に書き込む。
ノード４３５にデータ信号が書き込まれた画素回路２３７は、トランジスタ４３１、およびトランジスタ４３４がオフ状態になることで保持状態になる。さらに、ノード４３５に書き込まれたデータ信号の電位に応じてトランジスタ４３３のソースとドレインの間に流れる電流量が制御され、発光素子２２５は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
〔液晶表示装置用画素回路の一例〕
図３５（Ｃ）に示す画素回路２３７は、トランジスタ４３１と、容量素子４３８と、を有する。また、画素回路２３７は、表示素子として機能できる液晶素子４３２と電気的に接続されている。
液晶素子４３２の一対の電極の一方の電位は、画素回路２３７の仕様に応じて適宜設定される。液晶素子４３２は、ノード４３６に書き込まれるデータにより配向状態が設定される。なお、複数の画素回路２３７のそれぞれが有する液晶素子４３２の一対の電極の一方に、共通の電位（コモン電位）を与えてもよい。また、各行の画素回路２３７毎の液晶素子４３２の一対の電極の一方に異なる電位を与えてもよい。
液晶素子４３２を備える表示装置の駆動方法としては、例えば、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子４３２を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、かつ視野角依存性が小さい。
ｍ行ｎ列目の画素回路２３７において、トランジスタ４３１のソースおよびドレインの一方は、信号線ＤＬ＿ｎに電気的に接続され、他方はノード４３６に電気的に接続される。トランジスタ４３１のゲートは、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ４３１は、ノード４３６へのデータ信号の書き込みを制御する機能を有する。
容量素子４３８の一対の電極の一方は、特定の電位が供給される配線（容量線ＣＬ）に電気的に接続され、他方は、ノード４３６に電気的に接続される。また、液晶素子４３２の一対の電極の他方はノード４３６に電気的に接続される。なお、容量線ＣＬの電位の値は、画素回路２３７の仕様に応じて適宜設定される。容量素子４３８は、ノード４３６に書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図３５（Ｃ）の画素回路２３７を有する表示装置では、回路２３２により各行の画素回路２３７を順次選択し、トランジスタ４３１をオン状態にしてノード４３６にデータ信号を書き込む。
ノード４３６にデータ信号が書き込まれた画素回路２３７は、トランジスタ４３１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、表示領域２３１に画像を表示できる。
〔表示素子〕
本発明の一態様の表示装置は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子の一例としては、エレクトロルミネッセンス（ＥＬ）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）、ＭＩＲＡＳＯＬ（登録商標）、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体がある。また、表示素子として量子ドットを用いてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）または表面伝導型電子放出素子ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。また、表示装置はプラズマディスプレイパネル（ＰＤＰ）であってもよい。また、表示装置は網膜走査型の投影装置であってもよい。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
＜表示装置の作製方法例＞
〔素子基板の作製〕
まず、基板１０１上に剥離層２４２を形成し、剥離層２４２上に絶縁層１０２を形成する（図３６（Ａ）参照。）。以降は実施の形態１で説明した作製方法と同様に行い、絶縁層１１３まで形成する。本実施の形態では、剥離層２４２として、光を吸収して発熱することにより水素を放出する機能を有する層を用いる。このような層として、例えば、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層を用いることができる。水素化アモルファスシリコン層は、例えばシラン（ＳｉＨ４）を含む成膜ガスを用いて、ＰＥＣＶＤ法により形成することができる。また、剥離層２４２として結晶性を有するシリコン層を用いてもよい。剥離層２４２に水素を多く含有させるため、剥離層２４２の形成後に水素を含む雰囲気下で加熱処理をしてもよい。
剥離層２４２の厚さは、例えば、１ｎｍ以上２００ｎｍ以下であることが好ましく、５ｎｍ以上１００ｎｍ以下であることがより好ましい。
絶縁層１１３まで形成した後、電極１１２ｂと重なる領域に開口１２９を形成する。また、絶縁層１１３に感光性を有する材料を用いることで、レジストマスクを用いることなく開口１２９を形成することができる。開口１２９の底部で電極１１２ｂ表面の一部が露出する。
次に、絶縁層１１３上に電極２１５を形成する（図３６（Ｂ）参照。）。電極２１５は、後に形成されるＥＬ層２１７が発する光を効率よく反射する導電性材料を用いて形成することが好ましい。なお、電極２１５は単層に限らず、複数層の積層構造としてもよい。例えば、電極２１５を陽極として用いる場合、ＥＬ層２１７と接する層を、インジウム錫酸化物などのＥＬ層２１７よりも仕事関数が大きく透光性を有する層とし、その層に接して反射率の高い層（アルミニウム、アルミニウムを含む合金、または銀など）を設けてもよい。
電極２１５は、絶縁層１１３上に電極２１５となる導電層を形成し、該導電層上にレジストマスクを形成し、該導電層のレジストマスクに覆われていない領域をエッチングすることで形成できる。該導電層のエッチングは、ドライエッチング法、ウェットエッチング法、または双方を組み合わせたエッチング法を用いることができる。レジストマスクの形成は、フォトリソグラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。電極２１５の形成後、レジストマスクを除去する。
次に、隔壁２１４を形成する（図３６（Ｃ）参照。）。隔壁２１４は、隣接する画素の発光素子２２５が意図せず電気的に短絡し、誤発光することを防ぐために設ける。また、後述するＥＬ層２１７の形成にメタルマスクを用いる場合、メタルマスクが電極２１５に接触しないようにする機能も有する。隔壁２１４は、エポキシ樹脂、アクリル樹脂、イミド樹脂などの有機樹脂や、酸化シリコンなどの無機材料で形成することができる。隔壁２１４は、その側壁がテーパーまたは連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁２１４の側壁をこのような形状とすることで、後に形成されるＥＬ層２１７や電極２１８の被覆性を良好なものとすることができる。
次に、ＥＬ層２１７を形成する。なお、ＥＬ層２１７の構成については、実施の形態８で説明する。
本実施の形態では電極２１８を陰極として用いるため、電極２１８をＥＬ層２１７に電子を注入できる仕事関数の小さい材料を用いて形成することが好ましい。また、仕事関数の小さい金属単体ではなく、仕事関数の小さいアルカリ金属、またはアルカリ土類金属を数ｎｍ形成した層を緩衝層として形成し、その上にアルミニウムなどの金属材料、インジウム錫酸化物等の導電性を有する酸化物材料、または半導体材料を用いて形成してもよい。また、緩衝層として、アルカリ土類金属の酸化物、ハロゲン化物、または、マグネシウム−銀等の合金を用いることもできる。
また、電極２１８を介して、ＥＬ層２１７が発する光を取り出す場合には、電極２１８は、可視光に対し透光性を有することが好ましい。電極２１５、ＥＬ層２１７、電極２１８により、発光素子２２５が形成される（図３６（Ｄ）参照。）。
本実施の形態では、トランジスタおよび発光素子２２５が設けられた基板１０１を、素子基板２７１と呼ぶ。
〔対向基板の作製〕
基板２４１上に剥離層２４３と絶縁層２４５を形成する（図３７（Ａ）参照）。基板２４１としては、基板１０１と同様の材料を用いることができる。剥離層２４３は、剥離層２４２と同様の材料および方法で形成することができる。また、絶縁層２４５は、絶縁層１０２と同様の材料および方法で形成することができる。
次に、絶縁層２４５上に、遮光層２６４を形成する（図３７（Ｂ）参照）。その後、着色層２６６を形成する（図３７（Ｃ）参照）。
遮光層２６４および着色層２６６は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ法を用いて、それぞれ所望の位置に形成する。
次に、遮光層２６４および着色層２６６上にオーバーコート層２６８を形成する（図３７（Ｄ）参照）。
オーバーコート層２６８としては、例えばアクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁層を用いることができる。オーバーコート層２６８を形成することによって、例えば、着色層２６６中に含まれる不純物等を発光素子２２５側に拡散することを抑制することができる。ただし、オーバーコート層２６８は、必ずしも設ける必要はなく、オーバーコート層２６８を形成しない構造としてもよい。
また、オーバーコート層２６８として透光性を有する導電層を形成してもよい。オーバーコート層２６８として透光性を有する導電層を設けることで、発光素子２２５から発せられた光を透過し、かつ、イオン化した不純物の透過を防ぐことができる。
透光性を有する導電層は、例えば、酸化インジウム、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、グラフェン等の他、透光性を有する程度に薄く形成された金属層を用いてもよい。
以上の工程で基板２４１上に着色層２６６などの構造物を設けることができる。本実施の形態では、着色層２６６などが設けられた基板２４１を、対向基板２８１と呼ぶ。
〔素子基板と対向基板を貼り合わせる〕
次に、素子基板２７１が有する発光素子２２５と、対向基板２８１が有する着色層２６６が向かい合うように、素子基板２７１と対向基板２８１を、接着層２２０を介して貼り合わせる（図３８参照。）。
接着層２２０としては、光硬化型の接着剤、反応硬化型接着剤、熱硬化型接着剤、または嫌気型接着剤を用いることができる。例えば、エポキシ樹脂、アクリル樹脂、イミド樹脂等を用いることができる。トップエミッション構造の場合は接着層２２０に光の波長以下の大きさの乾燥剤（ゼオライト等）や、屈折率の大きいフィラー（酸化チタンや、ジルコニウム等）を混合すると、ＥＬ層２１７が発する光の取り出し効率が向上するため好適である。
次に、基板２４１を介して剥離層２４３にレーザ光２７２を照射する（図３９（Ａ）参照。）。レーザ光２７２は、剥離層２４３の全ての剥離対象領域に同時に照射してもよい。また、当該剥離対象領域を複数の領域に分割し、分割された領域毎に、順にレーザ光２７２を照射してもよい。また、レーザ光２７２として線状のレーザ光を用いてもよい。
レーザ光２７２の剥離対象領域の照射は、レーザ光２７２および／または基板２４１を相対的に移動させながら行ってもよい。例えば、レーザ光２７２として線状のレーザ光を用いる場合は、レーザ光２７２および／または基板２４１を、レーザ光２７２の短軸方向に沿って、相対的に移動させればよい。
レーザ光２７２の照射により、剥離層２４３が加熱され、剥離層２４３から水素が放出される。このとき放出される水素は、ガス状となって放出される。放出されたガスは、剥離層２４３と絶縁層２４５の界面近傍、または剥離層２４３と基板２４１の界面近傍に留まる。その結果、特に、剥離層２４３と絶縁層２４５の密着性が低下し、基板２４１と剥離層２４３を、絶縁層２４５から容易に分離可能な状態とすることができる。
また、剥離層２４３に含まれる水素の一部が、剥離層２４３中に留まる場合もある。そのため、剥離層２４３が脆化し、剥離層２４３の内部で分離しやすい状態となる場合がある。
レーザ光２７２としては、少なくともその一部が、基板２４１を透過し、かつ剥離層２４３に吸収される波長の光を用いることが好ましい。また、レーザ光２７２は、絶縁層２４５に吸収される波長の光であることが好ましい。
なお、絶縁層２４５がレーザ光２７２を一部吸収することがある。これにより、剥離層２４３を透過したレーザ光２７２がトランジスタ等の素子に照射され、素子の特性に影響を及ぼすことを抑制できる。
レーザ光２７２は、可視光線から紫外線の波長領域の光であることが好ましい。例えば波長が２００ｎｍ以上４００ｎｍ以下の光、好ましくは波長が２５０ｎｍ以上３５０ｎｍ以下の光を用いることができる。特に、波長３０８ｎｍのエキシマレーザを用いると、生産性に優れるため好ましい。エキシマレーザは、ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）におけるレーザ結晶化にも用いるため、既存のＬＴＰＳ製造ラインの装置を流用することができ、新たな設備投資を必要としないため好ましい。また、Ｎｄ：ＹＡＧレーザの第三高調波である波長３５５ｎｍのＵＶレーザなどの固体ＵＶレーザ（半導体ＵＶレーザともいう）を用いてもよい。なお、固体レーザはガスを用いないため、エキシマレーザに比べて、ランニングコストを約１／３にでき、好ましい。また、ピコ秒レーザ等のパルスレーザーを用いてもよい。
次に、基板２４１と剥離層２４３を、絶縁層２４５から分離する（図３９（Ｂ）参照。）。例えば、基板２４１に垂直方向に引っ張る力を与えることにより、基板２４１と剥離層２４３を絶縁層２４５から分離することができる。具体的には、基板２４１の上面の一部を吸着して、上方に引っ張ることにより、基板２４１と剥離層２４３を引き剥がすことができる。この時、基板２４１と絶縁層２４５との間に、刃物などの鋭利な形状の器具を差し込むことで分離の起点を形成することが好ましい。
次に、接着層２４４を介して基板２２１を絶縁層２４５に貼り合わせる（図４０（Ａ）参照。）。接着層２４４には、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。また、接着シート等を用いてもよい。
次に、基板１０１を介して剥離層２４２にレーザ光２７２を照射する（図４０（Ｂ）参照。）。レーザ光２７２は、剥離層２４２の全ての剥離対象領域に同時に照射してもよい。また、当該剥離対象領域を複数の領域に分割し、分割された領域毎に、順にレーザ光２７２を照射してもよい。また、レーザ光２７２として線状のレーザ光を用いてもよい。
次に、基板１０１と剥離層２４２を、絶縁層２４５から分離する（図４１（Ａ）参照。）。基板１０１と剥離層２４２の絶縁層２４５からの分離は、前述した基板２４１と剥離層２４３を絶縁層２４５から分離する場合と同様に行うことができる。
次に、接着層２１２を介して基板２１１を絶縁層２４５に貼り合わせる（図４１（Ｂ）参照。）。接着層２１２は、接着層２４４と同様の材料を用いればよい。基板２１１は、基板２２１と同様の材料を用いればよい。
次に、端子電極２１６を露出させるため、絶縁層１１３、接着層２２０、オーバーコート層２６８、着色層２６６、絶縁層２４５、接着層２４４、および基板２２１のそれぞれの一部を除去する（図４２（Ａ）参照。）。
次に、ＦＰＣ２２４を、異方性導電層２２３を介して端子電極２１６と電気的に接続する（図４２（Ｂ）参照。）。このようにして、ＦＰＣ２２４が接続された表示装置２００を作製することができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、表示装置の他の一例について説明する。なお、説明の繰り返しを防ぐため、本実施の形態では、主に上記実施の形態と異なる部分について説明する。本実施の形態に説明の無い部分については、他の実施の形態などを参照すればよい。
図４３（Ａ）乃至（Ｃ）に、本実施の形態に係る表示装置の平面図を示す。図４３（Ａ）において、表示領域２３１を囲むようにして、シール材４００５が設けられている。また、基板２１１および基板２２１は、シール材４００５を介して互いに重なる領域を有する。また、基板２１１および基板２２１は、表示領域２３１を介して互いに重なる領域を有する。
図４３（Ａ）に示す表示装置では、基板２１１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された、回路２３２および回路２３３が実装されている。回路２３２は、例えば信号線駆動回路として機能する。回路２３３は、例えば走査線駆動回路として機能する。
また、回路２３２、回路２３３、または表示領域２３１に与えられる各種信号および電位は、ＦＰＣ２２４ａ、ＦＰＣ２２４ｂから供給される。
図４３（Ｂ）および図４３（Ｃ）において、基板２１１上に設けられた表示領域２３１と、回路２３３とを囲むようにして、シール材４００５が設けられている。また、基板２１１および基板２２１は、シール材４００５を介して互いに重なる領域を有する。また、基板２１１および基板２２１は、表示領域２３１を介して互いに重なる領域を有する。また、基板２１１および基板２２１は、回路２３３を介して互いに重なる領域を有する。
表示領域２３１と、回路２３３は、基板２１１とシール材４００５と基板２２１とによって、表示素子と共に封止されている。図４３（Ｂ）および図４３（Ｃ）においては、基板２１１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された、回路２３２が実装されている。
図４３（Ａ）では、表示領域２３１とＦＰＣ２２４ａの間の基板２１１上に、回路２３２が実装されている。また、表示領域２３１とＦＰＣ２２４ｂの間の基板２１１上に、回路２３３が実装されている。図４３（Ｂ）では、表示領域２３１とＦＰＣ２２４の間の基板２１１上に、回路２３２が実装されている。また、図４３（Ｃ）では、ＦＰＣ２２４上に回路２３２が実装されている。
また図４３（Ｂ）および図４３（Ｃ）においては、回路２３２を別途形成し、基板２１１またはＦＰＣ２２４に実装している例を示しているが、本発明の一態様はこの構成に限定されない。例えば、回路２３２を構成する回路の一部を基板２１１上のシール材４００５によって囲まれている領域に設けてもよい。また、例えば、回路２３２を構成する回路の一部をＦＰＣ２２４に設けてもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンディング、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）などを用いることができる。図４３（Ａ）は、ＣＯＧにより回路２３２および回路２３３を実装する例であり、図４３（Ｂ）は、ＣＯＧにより回路２３２を実装する例であり、図４３（Ｃ）は、ＴＣＰにより回路２３２を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
図４４に、一つの画素にＥＬ素子と液晶素子を有する表示装置の断面構成例を示す。なお、説明の繰り返しを防ぐため、主に図３４（Ａ）および図３４（Ｂ）に示した表示装置と異なる部分について説明する。図４４は、図４３（Ｂ）中でＮ１−Ｎ２の一点鎖線で示した部位の断面構成を示す断面図である。図４４に示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ２２４が有する端子と異方性導電層２２３を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１０１、絶縁層４１０２、絶縁層１０２、および絶縁層１０３に設けられた開口において配線４０１４と電気的に接続されている。
電極４０１５は、電極４１３１と同じ導電層から形成され、配線４０１４は、トランジスタ２５１ａ、トランジスタ２５１ｂ、およびトランジスタ２５２の電極１０４を形成するための導電層と同じ導電層で形成されている。
図４４では、表示領域２３１に含まれるトランジスタ２５１ａおよびトランジスタ２５１ｂと、回路２３３に含まれるトランジスタ２５２を示している。図４４に示す表示装置は、絶縁層１０２上にトランジスタ２５１ａ、トランジスタ２５１ｂ、トランジスタ２５２、容量素子４０２０ａ、および容量素子４０２０ｂを有する。トランジスタ２５１ａ、およびトランジスタ２５１ｂは、トランジスタ２５１と同様の構成を有する。また、容量素子４０２０ａは、トランジスタ２５１ａの、電極１１２ａまたは電極１１２ｂの一方の一部と、電極４０２１が、絶縁層を介して互いに重なる領域を有する。電極４０２１は、トランジスタ２５１ａの電極１０４と同じ導電層で形成されている。容量素子４０２０ｂは、容量素子４０２０ａと同様の構成を有する。トランジスタ２５１ａは発光素子２２５を駆動する機能を有し、トランジスタ２５１ｂは液晶素子４０１３を駆動する機能を有する。
また、図４４に示す表示装置は、絶縁層１０２の下方に絶縁層４１０２を有する。また、絶縁層４１０２の下方に反射電極４１３０、絶縁層４１０１、電極４１３１、配向膜４０３２、液晶層４００８、配向膜４０３３、スペーサ４０３５、電極４０３１、オーバーコート層２６８、着色層２６６、基板２１１、および偏光板４１３４を有する。
液晶素子４０１３は、電極４１３１、電極４０３１、および液晶層４００８を含む。なお、図４４に示す表示装置では、液晶層４００８を挟持するように配向膜４０３２、および配向膜４０３３が設けられている。電極４１３１と電極４０３１は液晶層４００８を介して互いに重畳する領域を有する。また、電極４１３１は反射電極４１３０と重なる領域を有する。また、電極４１３１は反射電極４１３０を介してトランジスタ２５１ｂのソースまたはドレインの一方と電気的に接続される。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、電極４１３１と電極４０３１との間隔（セルギャップ）を制御するために設けられている。なお、スペーサ４０３５として球状のスペーサを用いていても良い。
図４４に示す表示装置は、ボトムエミッション構造の発光表示装置としての機能と、反射型の液晶表示装置としての機能を有する。図４４に示す表示装置では、着色層２６６、遮光層２６４、およびオーバーコート層２６８を基板２１１側に設けている。
発光素子２２５で発生した光４５２０は、基板２１１側から射出される。また、基板２１１側から入射した光４５２１は、反射電極４１３０で反射され、基板２１１側から射出される。なお、光４５２１は着色層２６６を透過する際に特定の波長域が吸収され、光４５２１とは異なる波長域を有する光４５２２となる。ただし、入射する光４５２１の波長域が、着色層２６６が透過する波長域よりも内側にあれば、光４５２２の波長域は光４５２１とほぼ変わらない。
絶縁層４１０１および絶縁層４１０２は、絶縁層１０３などと同様の材料および方法で形成することができる。反射電極４１３０、電極４１３１、および電極４０３１は、電極１０４などと同様の材料および方法で形成することができる。ただし、図４４に示す表示装置では、反射電極４１３０を光の反射率の高い導電性材料で形成し、電極４１３１、および電極４０３１を、透光性を有する導電性材料で形成する。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、上述したトランジスタを使用した半導体装置の一例として、表示モジュールについて説明する。図４５に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチセンサ６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリ６０１１を有する。なお、バックライトユニット６００７、バッテリ６０１１、タッチセンサ６００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、タッチセンサ６００４、表示パネル６００６、プリント基板６０１０に実装された集積回路などに用いることができる。例えば、表示パネル６００６に前述した表示装置を用いることができる。
上部カバー６００１および下部カバー６００２は、タッチセンサ６００４や表示パネル６００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ６００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル６００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチセンサ機能を付加することなども可能である。または、表示パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。また、タッチセンサ６００４を設ける必要が無い場合は、タッチセンサ６００４を省略することができる。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略することができる。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ６０１１を省略することができる。
また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、発光素子２２５に用いることができる発光素子の構成例について説明する。なお、本実施の形態に示すＥＬ層３２０が、他の実施の形態に示したＥＬ層２１７に相当する。
＜発光素子の構成＞
図４６（Ａ）に示す発光素子３３０は、一対の電極（電極３１８、電極３２２）間にＥＬ層３２０が挟まれた構造を有する。なお、以下の本実施の形態の説明においては、例として、電極３１８を陽極として用い、電極３２２を陰極として用いるものとする。
また、ＥＬ層３２０は、少なくとも発光層を含んで形成されていればよく、発光層以外の機能層を含む積層構造であっても良い。発光層以外の機能層としては、正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、電子注入性の高い物質、バイポーラ性（電子および正孔の輸送性の高い物質）の物質等を含む層を用いることができる。具体的には、正孔注入層、正孔輸送層、電子輸送層、電子注入層等の機能層を適宜組み合わせて用いることができる。
図４６（Ａ）に示す発光素子３３０は、電極３１８と電極３２２との間に与えられた電位差により電流が流れ、ＥＬ層３２０において正孔と電子とが再結合し、発光するものである。つまりＥＬ層３２０に発光領域が形成されるような構成となっている。
本発明において、発光素子３３０からの発光は、電極３１８、または電極３２２側から外部に取り出される。従って、電極３１８、または電極３２２のいずれか一方は透光性を有する物質で成る。
なお、ＥＬ層３２０は図４６（Ｂ）に示す発光素子３３１のように、電極３１８と電極３２２との間に複数積層されていても良い。ｎ層（ｎは２以上の自然数）の積層構造を有する場合には、ｍ番目（ｍは、１≦ｍ＜ｎを満たす自然数）のＥＬ層３２０と、（ｍ＋１）番目のＥＬ層３２０との間には、それぞれ電荷発生層３２０ａを設けることが好ましい。
電荷発生層３２０ａは、有機化合物と金属酸化物の複合材料、金属酸化物、有機化合物とアルカリ金属、アルカリ土類金属、またはこれらの化合物との複合材料の他、これらを適宜組み合わせて形成することができる。有機化合物と金属酸化物の複合材料としては、例えば、有機化合物と酸化バナジウムや酸化モリブデンや酸化タングステン等の金属酸化物を含む。有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素等の低分子化合物、または、それらの低分子化合物のオリゴマー、デンドリマー、ポリマー等、種々の化合物を用いることができる。なお、有機化合物としては、正孔輸送性有機化合物として正孔移動度が１０−６ｃｍ２／Ｖｓ以上であるものを適用することが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、電荷発生層３２０ａに用いるこれらの材料は、キャリア注入性、キャリア輸送性に優れているため、発光素子３３１の低電流駆動、および低電圧駆動を実現することができる。
なお、電荷発生層３２０ａは、有機化合物と金属酸化物の複合材料と他の材料とを組み合わせて形成してもよい。例えば、有機化合物と金属酸化物の複合材料を含む層と、電子供与性物質の中から選ばれた一の化合物と電子輸送性の高い化合物とを含む層とを組み合わせて形成してもよい。また、有機化合物と金属酸化物の複合材料を含む層と、透明導電膜とを組み合わせて形成してもよい。
このような構成を有する発光素子３３１は、エネルギーの移動や消光などの問題が起こり難く、材料の選択の幅が広がることで高い発光効率と長い寿命とを併せ持つ発光素子とすることが容易である。また、一方の発光層で燐光発光、他方で蛍光発光を得ることも容易である。
なお、電荷発生層３２０ａとは、電極３１８と電極３２２に電圧を印加したときに、電荷発生層３２０ａに接して形成される一方のＥＬ層３２０に対して正孔を注入する機能を有し、他方のＥＬ層３２０に電子を注入する機能を有する。
図４６（Ｂ）に示す発光素子３３１は、ＥＬ層３２０に用いる発光物質の種類を変えることにより様々な発光色を得ることができる。また、発光物質として発光色の異なる複数の発光物質を用いることにより、ブロードなスペクトルの発光や白色発光を得ることもできる。
図４６（Ｂ）に示す発光素子３３１を用いて、白色発光を得る場合、複数のＥＬ層の組み合わせとしては、赤、青および緑色の光を含んで白色に発光する構成であればよく、例えば、青色の蛍光材料を発光物質として含む発光層と、緑色と赤色の燐光材料を発光物質として含む発光層を有する構成が挙げられる。また、赤色の発光を示す発光層と、緑色の発光を示す発光層と、青色の発光を示す発光層とを有する構成とすることもできる。または、補色の関係にある光を発する発光層を有する構成であっても白色発光が得られる。発光層が２層積層された積層型素子において、発光層から得られる発光の発光色と別の発光層から得られる発光の発光色を補色の関係にする場合、補色の関係としては、青色と黄色、あるいは青緑色と赤色などが挙げられる。
なお、上述した積層型素子の構成において、積層される発光層の間に電荷発生層を配置することにより、電流密度を低く保ったまま、高輝度領域での長寿命素子を実現することができる。また、電極材料の抵抗による電圧降下を小さくできるので、大面積での均一な発光が可能となる。
また、発光素子３３０または発光素子３３１を、ＥＬ層３２０から発する光を共振させる微小光共振器（「マイクロキャビティ」ともいう）構造とすることで、異なる発光素子３３０または異なる発光素子３３１で同じＥＬ層３２０を用いても、異なる波長の光を狭線化して取り出すことができる。本実施の形態に示した発光素子３３０および発光素子３３１は、発光素子２２５に用いることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態９）
本発明の一態様に係るトランジスタおよび／または半導体装置は、様々な電子機器に用いることができる。図４７および図４８に、本発明の一態様に係るトランジスタおよび／または半導体装置を用いた電子機器の例を示す。
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソーなどの工具、煙感知器、透析装置などの医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置などの産業機器が挙げられる。
また、蓄電装置からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
図４７（Ａ）乃至図４７（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図４７（Ａ）乃至図４７（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図４７（Ａ）乃至図４７（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図４７（Ａ）乃至図４７（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図４７（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
図４７（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図４７（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号または氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図４７（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図４７（Ｅ）、図４７（Ｆ）、および図４７（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図４７（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図４７（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図４７（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
次に、図４７（Ａ）乃至図４７（Ｇ）に示す電子機器と異なる電子機器の一例を図４８（Ａ）、図４８（Ｂ）に示す。図４８（Ａ）、図４８（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図４８（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図４８（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
図４８（Ａ）、図４８（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
また、図４８（Ａ）、図４８（Ｂ）では、隣接する２つの表示パネル９５０１のそれぞれの表示領域９５０２が重ならないように設ける状態を図示しているが、これに限定されず、例えば、隣接する２つの表示パネル９５０１のそれぞれの表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２としてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００ トランジスタ
１０１ 基板
１０２ 絶縁層
１０３ 絶縁層
１０４ 電極
１０５ 絶縁層
１０６ 半導体層
１０７ 絶縁層
１０８ 電極
１０９ 絶縁層
１１０ 絶縁層
１１３ 絶縁層
１１５ 絶縁層
１１６ 絶縁層
１１７ 絶縁層
１２２ 構造体
１２９ 開口
１４１ 線
１４２ 接線
１５０ トランジスタ
１８１ 導電層
１８２ 半導体層
１８３ 絶縁層
１８４ 導電層
１８６ 導電層
１９１ 光

Claims (7)

  1. 第１の絶縁層と、第２の絶縁層と、第１のゲート電極と、第２のゲート電極と、第１のゲート絶縁層と、第２のゲート絶縁層と、ソース電極と、ドレイン電極と、半導体層と、を有し、
    前記第１の絶縁層は凸部を有し、
    前記第２の絶縁層は前記第１の絶縁層の上にあり、
    前記第１のゲート電極は前記第２の絶縁層の上にあり、
    前記第１のゲート絶縁層は前記第１のゲート電極の上にあり、
    前記半導体層は前記第１のゲート絶縁層の上にあり、
    前記ソース電極は、前記半導体層と接する領域を有し、
    前記ドレイン電極は、前記半導体層と接する領域を有し、
    前記第２のゲート絶縁層は、前記半導体層、前記ソース電極、および前記ドレイン電極の上にあり、
    前記第２のゲート電極は、前記第２のゲート絶縁層の上にあり、
    前記凸部、前記第１のゲート電極、前記第１のゲート絶縁層、前記半導体層、前記第２のゲート絶縁層、および前記第２のゲート電極は、互いに重なる領域を有し、
    前記第１の絶縁層は有機樹脂を含むことを特徴とするトランジスタ。
  2. 請求項１において、
    前記凸部の先端またはその近傍の曲率半径は、チャネル長の１倍以上２０倍以下であることを特徴とするトランジスタ。
  3. 請求項１または請求項２において、
    前記有機樹脂は、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、またはエポキシ樹脂の少なくとも一であることを特徴とするトランジスタ。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第２の絶縁層は無機材料を含むことを特徴とするトランジスタ。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第３の絶縁層は、シリコンと、窒素と、を含むことを特徴とするトランジスタ。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記半導体層は、酸化物半導体層であることを特徴とするトランジスタ。
  7. 請求項６において、
    前記半導体層は、インジウム、ガリウム、および亜鉛を含むことを特徴とするトランジスタ。
JP2017111699A 2016-06-09 2017-06-06 トランジスタ Active JP6986862B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016115215 2016-06-09
JP2016115216 2016-06-09
JP2016115215 2016-06-09
JP2016115216 2016-06-09

Publications (2)

Publication Number Publication Date
JP2017224813A true JP2017224813A (ja) 2017-12-21
JP6986862B2 JP6986862B2 (ja) 2021-12-22

Family

ID=60573155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017111699A Active JP6986862B2 (ja) 2016-06-09 2017-06-06 トランジスタ

Country Status (4)

Country Link
US (1) US10777685B2 (ja)
JP (1) JP6986862B2 (ja)
KR (1) KR102480052B1 (ja)
CN (1) CN107492574B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019202430A1 (ja) * 2018-04-20 2019-10-24 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
CN110164979B (zh) * 2019-05-31 2023-07-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
JP7391297B2 (ja) * 2019-06-28 2023-12-05 株式会社Flosfia エッチング処理方法およびエッチング処理装置
CN112687359B (zh) * 2020-12-25 2024-02-09 华中科技大学 纳米电流通道层中绝缘绝热材料与纳米晶粒金属材料的筛选与匹配方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2011009704A (ja) * 2009-05-26 2011-01-13 Seiko Epson Corp 薄膜装置、薄膜装置を備えた可撓性回路基板、及び薄膜装置の製造方法
JP2012235098A (ja) * 2011-04-22 2012-11-29 Semiconductor Energy Lab Co Ltd 半導体装置および当該半導体装置の作製方法
JP2013153177A (ja) * 2007-02-02 2013-08-08 Semiconductor Energy Lab Co Ltd 発光装置
JP2016031929A (ja) * 2014-07-25 2016-03-07 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422090A (en) * 1979-07-25 1983-12-20 Northern Telecom Limited Thin film transistors
US5821573A (en) 1996-10-17 1998-10-13 Mitsubishi Semiconductor America, Inc. Field effect transistor having an arched gate and manufacturing method thereof
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5454130B2 (ja) 2009-01-07 2014-03-26 富士通株式会社 半導体およびその製造方法
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
US8592879B2 (en) 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8981367B2 (en) * 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140151756A1 (en) * 2012-12-03 2014-06-05 International Business Machines Corporation Fin field effect transistors including complimentarily stressed channels
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
KR102084170B1 (ko) * 2013-07-25 2020-03-04 삼성디스플레이 주식회사 유기발광소자, 이를 포함하는 유기 발광 표시장치 및 그 제조방법
JP6401977B2 (ja) 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9397153B2 (en) 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
KR20160144492A (ko) * 2014-04-18 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2013153177A (ja) * 2007-02-02 2013-08-08 Semiconductor Energy Lab Co Ltd 発光装置
JP2011009704A (ja) * 2009-05-26 2011-01-13 Seiko Epson Corp 薄膜装置、薄膜装置を備えた可撓性回路基板、及び薄膜装置の製造方法
JP2012235098A (ja) * 2011-04-22 2012-11-29 Semiconductor Energy Lab Co Ltd 半導体装置および当該半導体装置の作製方法
US20150179776A1 (en) * 2011-04-22 2015-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
JP2016031929A (ja) * 2014-07-25 2016-03-07 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019202430A1 (ja) * 2018-04-20 2019-10-24 株式会社半導体エネルギー研究所 半導体装置
JPWO2019202430A1 (ja) * 2018-04-20 2021-05-13 株式会社半導体エネルギー研究所 半導体装置
US11552111B2 (en) 2018-04-20 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7275112B2 (ja) 2018-04-20 2023-05-17 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20170139447A (ko) 2017-12-19
US20170358682A1 (en) 2017-12-14
US10777685B2 (en) 2020-09-15
JP6986862B2 (ja) 2021-12-22
CN107492574B (zh) 2022-10-14
CN107492574A (zh) 2017-12-19
KR102480052B1 (ko) 2022-12-23

Similar Documents

Publication Publication Date Title
US11842901B2 (en) Semiconductor device, manufacturing method thereof, display device, and electronic device
US9917267B2 (en) Electronic device comprising first opening and second opening with different widths
JP7270711B2 (ja) 半導体装置
JP6986862B2 (ja) トランジスタ
US20150372065A1 (en) Display device and electronic device
JP2022033160A (ja) 半導体装置
JP2018022885A (ja) トランジスタの作製方法、および表示装置
TW201133785A (en) Semiconductor device and method for manufacturing the same
TW201729541A (zh) 半導體裝置及電子裝置
US9843017B2 (en) Display device, manufacturing method thereof, and electronic device
JP6722980B2 (ja) 表示装置および発光装置、並びに電子機器
JP6985812B2 (ja) トランジスタの作製方法
US10522574B2 (en) Manufacturing method of display device and manufacturing method of electronic device
JP2017017683A (ja) 半導体装置および電子機器
JP7078354B2 (ja) 半導体装置及びその作製方法
JP2017033924A (ja) 表示装置の作製方法、および電子機器の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211130

R150 Certificate of patent or registration of utility model

Ref document number: 6986862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150