CN107492574B - 晶体管 - Google Patents

晶体管 Download PDF

Info

Publication number
CN107492574B
CN107492574B CN201710430180.0A CN201710430180A CN107492574B CN 107492574 B CN107492574 B CN 107492574B CN 201710430180 A CN201710430180 A CN 201710430180A CN 107492574 B CN107492574 B CN 107492574B
Authority
CN
China
Prior art keywords
insulating layer
layer
transistor
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710430180.0A
Other languages
English (en)
Other versions
CN107492574A (zh
Inventor
后藤尚人
保坂泰靖
矢口瑞穂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107492574A publication Critical patent/CN107492574A/zh
Application granted granted Critical
Publication of CN107492574B publication Critical patent/CN107492574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的一个方式的目的是提供一种占有面积小的晶体管。另外，本发明的一个方式的目的是提供一种可靠性良好的晶体管。在具有凸部的绝缘层上设置晶体管。在该凸部上至少设置半导体层的沟道形成区。由此，可以减小该晶体管的占有面积。由于该晶体管具有弯曲的结构，因此从外部入射的光不容易到达半导体层的沟道形成区。由此可以减轻外部光所引起的该晶体管的劣化，而可以提高该晶体管的可靠性。该凸部可以通过利用形成在该绝缘层上的层的内部应力来实现。或者，可以通过在该绝缘层下形成用来使该绝缘层具有凸部的结构体来实现。

Description

晶体管
技术领域
本发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition ofmatter)。此外，本发明的一个方式涉及一种半导体装置、显示装置、发光装置、照明装置、蓄电装置、存储装置、处理器、它们的驱动方法或它们的制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。显示装置、发光装置、照明装置、电光装置、半导体电路以及电子设备有时包括半导体装置。
背景技术
硅是已知用于晶体管的半导体层的材料之一。其中，根据用途使用非晶硅或多晶硅。例如，当将硅应用于大型显示装置中的晶体管的半导体层时，优选使用已确立了大面积衬底上的成膜技术的非晶硅。另外，当将硅应用于一体形成驱动电路及显示部的高功能显示装置中的晶体管的半导体层时，优选使用可以制造具有高场效应迁移率的晶体管的多晶硅。
另外，近年来，作为用于晶体管的半导体层的材料，氧化物半导体受到关注。例如，已知使用包含铟、镓及锌的非晶氧化物半导体的晶体管(参照专利文献1)。
因为氧化物半导体可以利用溅射法等形成，所以可以应用于大型显示装置中的晶体管的半导体层。此外，因为可以改良使用非晶硅的晶体管的生产装置的一部分而利用，所以可以抑制生产投资。另外，使用氧化物半导体的晶体管具有高场效应迁移率，因而可以实现一体形成驱动电路及显示部的高性能显示装置。
此外，已知将氧化物半导体用于半导体层的晶体管的非导通状态(关闭状态)下的泄漏电流极小。例如，已公开了应用使用氧化物半导体的晶体管的泄漏电流小的特性的低功耗CPU等(参照专利文献2)。
另外，需要通过减小晶体管的占有面积来提高半导体装置的集成密度或者提高晶体管的电特性等。例如，为了提高晶体管的集成密度，已提出了具有拱形栅极结构的晶体管(参照专利文献3)。另外，已提出了如下晶体管：在具有SOI结构的CMOS晶体管中，通过使n沟道晶体管之下的埋入氧化物层的厚度与p沟道晶体管之下的埋入氧化物层的厚度不同来使沟道形成区产生变形，由此提高电特性(专利文献4参照)。
[专利文献1]日本专利申请公开第2006-165528号公报
[专利文献2]日本专利申请公开第2012-257187号公报
[专利文献3]日本专利申请公开第平10-125873号公报
[专利文献4]日本专利申请公开第2010-183065号公报
发明内容
在专利文献3及专利文献4中，必须进行超过1000℃的高温处理，因此，制造上的限制很大，例如可使用的衬底有限制。尤其是，显示装置的最大工艺温度需要为600℃以下，优选为400℃以下。
本发明的一个方式的目的之一是提供一种电特性良好的晶体管。另外，本发明的一个方式的目的之一是提供一种功耗低的晶体管。另外，本发明的一个方式的目的之一是提供一种可靠性良好的晶体管。另外，本发明的一个方式的目的之一是提供一种占有面积小的晶体管。另外，本发明的一个方式的目的之一是提供一种新颖的晶体管。另外，本发明的一个方式的目的之一是提供一种包括这些晶体管中的至少一个的半导体装置。
注意，上述目的的记载不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。另外，从说明书、附图、权利要求书等的记载除这些目的外的目的是显然的，从而可以从说明书、附图、权利要求书等的记载中抽出除这些目的外的目的。
在具有凸部的绝缘层上设置晶体管。在该凸部上至少设置半导体层的沟道形成区。由此，可以减小该晶体管的占有面积。由于该晶体管具有弯曲的截面结构，因此从外部入射的光不容易到达半导体层的沟道形成区。由此可以减轻外部光所引起的该晶体管的劣化，而可以提高该晶体管的可靠性。该凸部可以通过利用形成在该绝缘层上的层的内部应力来实现。或者，可以通过在该绝缘层下形成用来使该绝缘层具有凸部的结构体来实现。
本发明的一个方式是一种晶体管，该晶体管包括：第一至第三绝缘层；第一栅电极；第二栅电极；第一栅极绝缘层；第二栅极绝缘层；以及半导体层，其中，第一绝缘层具有凸部，第二绝缘层位于第一绝缘层上，第一栅电极位于第二绝缘层上，第一栅极绝缘层位于第一栅电极上，半导体层位于第一栅极绝缘层上，第二栅极绝缘层位于半导体层上，第二栅电极位于第二栅极绝缘层上，第三绝缘层包括与第二栅电极重叠的区域及与半导体层接触的区域，凸部、第一栅电极、第一栅极绝缘层、半导体层、第二栅极绝缘层及第二栅电极包括彼此重叠的区域，并且，第一绝缘层包含有机树脂。
本发明的其他的一个方式是一种晶体管，该晶体管包括：第一绝缘层；第二绝缘层；第一栅电极；第二栅电极；第一栅极绝缘层；第二栅极绝缘层；源电极；漏电极；以及半导体层，其中，第一绝缘层具有凸部，第二绝缘层位于第一绝缘层上，第一栅电极位于第二绝缘层上，第一栅极绝缘层位于第一栅电极上，半导体层位于第一栅极绝缘层上，源电极包括与半导体层接触的区域，漏电极包括与半导体层接触的区域，第二栅极绝缘层位于半导体层、源电极及漏电极上，第二栅电极位于第二栅极绝缘层上，凸部、第一栅电极、第一栅极绝缘层、半导体层、第二栅极绝缘层及第二栅电极包括彼此重叠的区域，并且，第一绝缘层包含有机树脂。
上述有机树脂优选为聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂、聚酰胺和环氧树脂中的至少一个。上述第二绝缘层优选包含无机材料。上述第三绝缘层优选包含硅及氮。上述半导体层优选为氧化物半导体层。
根据本发明的一个方式，可以提供一种电特性良好的晶体管。另外，可以提供一种功耗低的晶体管。另外，可以提供一种可靠性良好的晶体管。另外，可以提供一种占有面积小的晶体管。另外，可以提供一种新颖的晶体管。另外，可以提供一种包括这些晶体管中的至少一个的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，从说明书、附图、权利要求书等的记载除这些效果外的效果是显然的，从而可以从说明书、附图、权利要求书等的记载中抽出除这些效果外的效果。
附图说明
图1A和图1B为说明晶体管的图；
图2为说明晶体管的图；
图3A和图3B为说明晶体管的图；
图4A和图4B为说明晶体管的图；
图5A和图5B为说明晶体管的图；
图6A至图6C为说明晶体管的制造工序的图；
图7A至图7C为说明晶体管的制造工序的图；
图8A至图8C为说明晶体管的制造工序的图；
图9A和图9B为说明晶体管的制造工序的图；
图10A和图10B为说明晶体管的制造工序的图；
图11A和图11B为说明晶体管的制造工序的图；
图12A和图12B为说明晶体管的图；
图13为说明晶体管的图；
图14A和图14B为说明晶体管的制造工序的图；
图15A和图15B为说明晶体管的图；
图16为说明晶体管的图；
图17A和图17B为说明晶体管的图；
图18为说明晶体管的图；
图19A和图19B为说明晶体管的图；
图20为说明晶体管的图；
图21A和图21B为说明晶体管的图；
图22A和图22B为说明晶体管的图；
图23A和图23B为说明晶体管的制造工序的图；
图24A和图24B为说明晶体管的制造工序的图；
图25A和图25B为说明晶体管的制造工序的图；
图26A和图26B为说明晶体管的制造工序的图；
图27A和图27B为说明晶体管的图；
图28为说明晶体管的图；
图29A和图29B为说明晶体管的图；
图30为说明晶体管的图；
图31A和图31B为说明晶体管的图；
图32为说明晶体管的图；
图33A至图33C为说明本发明的氧化物的原子数比的范围的图；
图34A和图34B为说明显示装置的图；
图35A至图35C为说明显示装置的一个方式的方框图及电路图；
图36A至图36D为说明显示装置的制造工序的图；
图37A至图37D为说明显示装置的制造工序的图；
图38为说明显示装置的制造工序的图；
图39A和图39B为说明显示装置的制造工序的图；
图40A和图40B为说明显示装置的制造工序的图；
图41A和图41B为说明显示装置的制造工序的图；
图42A和图42B为说明显示装置的制造工序的图；
图43A至图43C为说明显示装置的图；
图44为说明显示装置的图；
图45为说明显示模块的例子的图；
图46A和图46B为说明发光元件的结构实例的图；
图47A至图47G为说明电子设备的例子的图；
图48A和图48B为说明电子设备的例子的图。
具体实施方式
参照附图对实施方式进行详细说明。注意，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。注意，在以下说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而有时省略其重复说明。
此外，为了便于对发明的理解，附图等示出的各结构的位置、大小和范围等有时不表示实际上的位置、大小和范围等。因此，所公开的发明不一定局限于附图等所公开的位置、大小、范围等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时省略图示。
另外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的图示。另外，有时省略部分隐藏线等的图示。
本说明书等中的“第一”、“第二”等的序数词是为了避免构成要素的混同而使用的，其并不表示工序顺序或者层叠顺序等的顺序或次序。另外，关于本说明书等中不附加序数词的用词，为了避免构成要素的混同在权利要求书中有时对该用词附加序数词。注意，关于本说明书等中附加有序数词的用词，在权利要求书中有时对该用词附加其他序数词。注意，关于本说明书等中附加有序数词的用词，在权利要求书中有时省略序数词。
另外，在本说明书等中，“电极”或“布线”等的用词不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”等的用词还意味着多个“电极”或“布线”被设置为一体的情况等。
另外，在本说明书等中，“上”或“下”不局限于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层A上的电极B”的表达，不需要必须在绝缘层A上直接接触地设置电极B，还可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
另外，由于“源极”及“漏极”的功能例如在采用不同极性的晶体管时或在电路工作中电流的方向变化时等，根据工作条件等而相互调换，因此很难限定哪个是“源极”哪个是“漏极”。因此，在本说明书中，“源极”及“漏极”可以互相调换。
另外，在本说明书等中，当明确地记载为“X与Y连接”时，在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也记载于附图或文中。
另外，在本说明书等中，“电连接”包括通过“具有某种电作用的物质”连接的情况。这里，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。因此，即便记载为“电连接”，在实际电路中有时存在没有物理连接的部分而只是布线延伸的情况。
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者形成沟道的区域中的源极(源区或源电极)和漏极(漏区或漏电极)之间的距离。另外，在一个晶体管中，沟道长度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道长度有时不限于一个值。因此，在本说明书中，沟道长度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
沟道宽度例如是指在晶体管的俯视图中半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者形成沟道的区域中的源极与漏极相对的部分的长度(宽度)。沟道长度的延伸方向与沟道宽度的延伸方向在很多情况下正交。另外，在一个晶体管中，沟道宽度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道宽度有时不限于一个值。因此，在本说明书中，沟道宽度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
另外，根据晶体管的结构，有时实际上形成沟道的区域中的沟道宽度(以下，也称为“实效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“视在沟道宽度”)不同。例如，在栅电极覆盖半导体层的侧面的情况下，有时因为实效沟道宽度大于视在沟道宽度，所以不能忽略其影响。例如，在栅电极覆盖半导体的侧面的微型晶体管中，有时形成在半导体的侧面上的沟道形成的比例增高。在此情况下，实效沟道宽度大于视在沟道宽度。
在此情况下，有时难以通过实测估计实效沟道宽度。例如，为了根据设计值估计实效沟道宽度，需要预先知道半导体的形状的假定。因此，当半导体的形状不清楚时，难以正确地测量实效沟道宽度。
于是，在本说明书中，有时将视在沟道宽度称为“围绕沟道宽度(SCW：SurroundedChannel Width)”。此外，在本说明书中，在简单地表示“沟道宽度”时，有时是指围绕沟道宽度或视在沟道宽度。或者，在本说明书中，在简单地表示“沟道宽度”时，有时表示实效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以决定沟道长度、沟道宽度、实效沟道宽度、视在沟道宽度、围绕沟道宽度等的值。
另外，在通过计算求得晶体管的场效应迁移率或每个沟道宽度的电流值等时，有时使用围绕沟道宽度进行计算。在此情况下，有时成为与使用实效沟道宽度进行计算时不同的值。
另外，半导体的“杂质”例如是构成半导体的主要成分之外的物质。例如，浓度小于0.1atomic％的元素可以说是杂质。当包含杂质时，有时半导体的DOS(Density of State：态密度)变高，载流子迁移率降低或结晶性降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及过渡金属等除氧化物半导体的主要成分外的元素。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。
另外，在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括角度为-5°以上且5°以下的情况。此外，“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”或“正交”是指两条直线形成的角度为80°以上且100°以下的状态。因此，也包括角度为85°以上且95°以下的情况。另外，“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
另外，在本说明书等中，除非特别叙述，计数值或计量值“同一”、“相同”、“相等”或“均匀”等的情况包括±20％的变动作为误差。
另外，在本说明书等中，当在利用光刻法形成抗蚀剂掩模之后进行蚀刻工序(去除工序)时，在没有特别说明的情况下，在蚀刻工序之后去除该抗蚀剂掩模。
另外，在本说明书等中，高电源电位VDD(也称为“VDD”或“H电位”)是指比低电源电位VSS(也称为“VSS”或“L电位”)高的电源电位。另外，低电源电位VSS是指比高电源电位VDD低的电源电位。此外，也可以将接地电位(也称为“GND”或“GND电位”)用作VDD或VSS。例如，在VDD是接地电位时，VSS是低于接地电位的电位，在VSS是接地电位时，VDD是高于接地电位的电位。
另外，根据情况或状态，可以互相调换“膜”和“层”。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”调换为“绝缘层”。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区或漏电极)与源极(源极端子、源区或源电极)之间具有沟道形成区，并且电流能够通过沟道形成区流过漏极与源极之间。注意，在本说明书等中，沟道形成区是指电流主要流过的区域。
另外，本说明书等所示的晶体管在没有特别的说明的情况下为增强型(常关闭型)的场效应晶体管。此外，本说明书等所示的晶体管在没有特别的说明的情况下为n沟道晶体管。由此，其阈值电压(也称为“Vth”)在没有特别的说明的情况下大于0V。
注意，在本说明书等中，包括背栅极的晶体管的Vth在没有特别的说明的情况下是指背栅极的电位等于源极或栅极的电位时的Vth。
另外，在本说明书等中，在没有特别的说明的情况下，关态电流(off-statecurrent)是指晶体管处于关闭状态(也称为非导通状态或遮断状态)时的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth的状态，在p沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。例如，n沟道晶体管的关态电流有时是指栅极与源极间的电压Vgs低于阈值电压Vth时的漏极电流。
晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流为I以下”有时指存在使晶体管的关态电流成为I以下的Vgs的值。晶体管的关态电流有时是指预定的Vgs中的关闭状态、预定的范围内的Vgs中的关闭状态或能够获得充分被降低的关态电流的Vgs中的关闭状态等时的关态电流。
作为一个例子，设想一种n沟道晶体管，该n沟道晶体管的阈值电压Vth为0.5V，Vgs为0.5V时的漏极电流为1×10-9A，Vgs为0.1V时的漏极电流为1×10-13A，Vgs为-0.5V时的漏极电流为1×10-19A，Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.8V以上且-0.5V以下的范围内，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在该晶体管的漏极电流为1×10-22A以下的Vgs，因此有时称该晶体管的关态电流为1×10-22A以下。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别的说明的情况下，关态电流有时表示室温(RT：Room Temperature)、60℃、85℃、95℃或125℃下的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的温度或者包括该晶体管的半导体装置等被使用的温度(例如，5℃以上且35℃以下的温度)下的关态电流。“晶体管的关态电流为I以下”有时是指在RT、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置等的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃以上且35℃以下的温度)下存在使晶体管的关态电流成为I以下的Vgs的值。
晶体管的关态电流有时取决于漏极与源极间的电压Vds。在本说明书中，在没有特别的说明的情况下，关态电流有时表示Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的Vds，或者，有时表示包括该晶体管的半导体装置等所使用的Vds下的关态电流。“晶体管的关态电流为I以下”有时是指：在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保证包括该晶体管的半导体装置等的可靠性的Vds或包括该晶体管的半导体装置等所使用的Vds下，存在使晶体管的关态电流成为I以下的Vgs的值。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时的流过源极的电流。
在本说明书等中，有时将关态电流记作泄漏电流。在本说明书等中，关态电流例如有时指当晶体管处于关闭状态时流在源极与漏极间的电流。
实施方式1
参照附图对本发明的一个方式的晶体管100进行说明。
<晶体管100的结构实例>
图1A为晶体管100的平面图。图1B、图3A及图3B为图1A中的点划线X1-X2所示的部分的截面图(沟道长度方向的截面图)。图3B仅示出衬底101及绝缘层102。图2为图1A中的点划线Y1-Y2所示的部分的截面图(沟道宽度方向的截面图)。
本实施方式所示的晶体管100为顶栅型晶体管的一种。晶体管100隔着绝缘层102及绝缘层103设置在衬底101上。晶体管100包括电极104、绝缘层105、半导体层106、绝缘层107、电极108、绝缘层109及绝缘层110。
具体而言，衬底101上设置有具有凸部的绝缘层102，绝缘层102上设置有绝缘层103。绝缘层103上设置有电极104，以覆盖电极104的方式设置有绝缘层105。绝缘层105上设置有半导体层106。半导体层106上设置有绝缘层107，绝缘层107上设置有电极108。以覆盖电极108、绝缘层107及半导体层106的方式设置有绝缘层109。绝缘层109包括与半导体层106的一部分接触的区域。绝缘层109上设置有绝缘层110。
另外，绝缘层110上设置有电极112a及电极112b。电极112a在通过去除绝缘层110及绝缘层109的一部分来形成的开口111a中与半导体层106的一部分电连接。电极112b在通过去除绝缘层110及绝缘层109的一部分来形成的开口111b中与半导体层106的其他的一部分电连接。
电极112a可被用作源电极和漏电极中的一个。电极112b可被用作源电极和漏电极中的另一个。另外，也可以在电极112a、电极112b及绝缘层110上设置具有平坦表面的绝缘层113。
在晶体管100中，半导体层106的与电极108重叠的区域被用作沟道形成区。另外，半导体层106的不与电极108重叠的区域被用作源区或漏区。具体而言，图1B所示的区域106c被用作沟道形成区。图1B所示的区域106s被用作源区和漏区中的一个。图1B所示的区域106d被用作源区和漏区中的另一个。晶体管100的沟道长度L为半导体层106的与电极108重叠的区域中的平行于载流子流动方向的方向上的长度。
注意，在图2以后的附图中，有时省略区域106c、区域106s及区域106d的图示。
半导体层106、电极104及电极108都包括与绝缘层102的凸部重叠的区域。通过以与绝缘层102的凸部重叠的方式设置半导体层106、电极104及电极108，例如，可以使平面图中的长度B比半导体层106的从开口111a到开口111b的实际上的长度A短(参照图1A及图3A)。因此，晶体管100具有弯曲的截面形状。通过使晶体管100弯曲，可以减小晶体管100的占有面积。
另外，当光从外部入射到晶体管100时，该入射光有时因散射等而到达半导体层106的沟道形成区。到达半导体层106的沟道形成区的光有可能导致晶体管的电特性变动或可靠性下降。通过使晶体管100具有弯曲的截面形状，可以使从外部入射到晶体管100的光191反射到远离半导体层106的沟道形成区的方向(参照图3A)。因此，可以抑制晶体管的电特性变动，而可以提高可靠性。
在晶体管100中，沟道形成区与绝缘层102的凸部重叠。绝缘层102所具有的凸部的顶端或其附近的曲率半径R优选为沟道长度L的1倍以上且20倍以下，更优选为2倍以上且10倍以下，进一步优选为3倍以上且5倍以下(参照图3A)。
另外，绝缘层102的凸部的高度H优选为半导体层106的厚度的2倍以上且20倍以下，更优选为5倍以上且10倍以下(参照图3A)。
当绝缘层102的从凸部到凹部的变化过急剧时，在后面工序中设置在绝缘层102上的层的覆盖性有可能降低。因此，平行于衬底101表面的线141与凸部侧面的切线142所形成的最大角度θM优选为5°以上且60°以下，更优选为5°以上且45°以下，进一步优选为5°以上且20°以下(参照图3B)。
绝缘层102所具有的凸部可以利用各层的机械强度之差形成。例如，作为绝缘层102，使用其杨氏模量为电极104的杨氏模量的1/10以下，优选为1/50以下，更优选为1/100以下的材料。另外，作为绝缘层102，使用其杨氏模量为绝缘层103的杨氏模量的1/10以下，优选为1/50以下，更优选为1/100以下的材料。
在此，在任意的“层A”由多个层的叠层构成的情况下，“层A的杨氏模量”是指构成层A的所有的层中杨氏模量最大的层的值。或者，是指以由多个层的叠层构成的层A为单层进行评价时的杨氏模量。
作为绝缘层105使用具有200MPa以上，优选为1000MPa以上，更优选为1500MPa以上的压缩应力的材料。另外，作为电极104优选使用具有压缩应力的材料。在作为电极104使用具有拉伸应力的材料的情况下，电极104的应力的绝对值优选为绝缘层105的应力的绝对值以下。
在此，在任意的“层A”由多个层的叠层构成的情况下，“层A的应力”是指构成层A的所有的层的应力的总和。例如，在绝缘层105为绝缘层105a与绝缘层105b的两层的叠层的情况下，“绝缘层105的应力”是绝缘层105a的应力与绝缘层105b的应力的总和。
另外，绝缘层103的厚度优选为绝缘层105的厚度的1/2以下，更优选为1/5以下，进一步优选为1/10以下。
另外，也可以通过作为绝缘层105使用不易透过杂质的绝缘材料，来省略绝缘层103(参照图4A及图4B)。图4A为对应于图1B的截面图。图4B为对应于图2的截面图。
半导体层106不局限于单层，可以为多个层的叠层。例如，如图5A所示，半导体层106可以为半导体层106_1与半导体层106_2的两层。另外，例如，如图5B所示，半导体层106也可以为半导体层106_1、半导体层106_2及半导体层106_3的三层。当然，半导体层106可以为四层以上。图5A及图5B都是对应于图1B的截面图。
[栅电极及背栅电极]
电极104和电极108可以被用作栅电极。当将电极104和电极108中的一个称为“栅电极”或“栅极”时，将另一个称为“背栅电极”或“背栅极”。例如，在晶体管100中，当将电极108称为“栅电极”时，将电极104称为“背栅电极”。另外，例如，在晶体管100中，当将电极104称为“栅电极”时，将电极108称为“背栅电极”。
当将电极104用作“栅电极”时，可以认为晶体管100是底栅型晶体管的一种。有时将电极104和电极108中的一个称为“第一栅电极”，将另一个称为“第二栅电极”。
一般而言，栅电极及背栅电极使用导电层形成。栅电极和背栅电极以夹着半导体层的沟道形成区的方式配置。换言之，栅电极及背栅电极围绕半导体层。当具有这种结构时，可以用被用作栅电极的电极108及被用作背栅电极的电极104的电场电围绕晶体管100所包括的半导体层106。可以将栅电极及背栅电极的电场电围绕形成沟道的半导体层的晶体管的结构称为Surrounded channel(S-channel)结构。
背栅电极可以具有与栅电极同样的功能。背栅电极的电位可以与栅电极相等，也可以为接地电位或任意电位。另外，通过使背栅电极的电位不跟栅电极联动而独立地变化，可以改变晶体管的阈值电压。
如上所述，电极108可被用作栅电极。因此，绝缘层107可被用作栅极绝缘层。另外，电极104也可被用作栅电极。因此，绝缘层105也可被用作栅极绝缘层。
通过隔着半导体层106设置电极104及电极108并将电极104及电极108的电位设定为相同，半导体层106中的载流子流动的区域在膜厚度方向上更加扩大，所以载流子移动量增加。其结果是，晶体管的通态电流(on-state current)增大，并且场效应迁移率也增高。
因此，可以制造相对于占有面积具有较大的通态电流的晶体管。即，可以相对于所要求的通态电流缩小晶体管的占有面积。因此，可以实现集成度高的半导体装置。
另外，由于栅电极及背栅电极使用导电层形成，因此具有防止在晶体管的外部产生的电场影响到形成沟道的半导体层的功能(尤其是针对静电等的电场遮蔽功能)。通过将俯视时的背栅电极形成得比半导体层大并由背栅电极覆盖半导体层，可以提高电场遮蔽功能。
因为电极104及电极108具有屏蔽来自外部的电场的功能，所以产生在电极108的上方和电极104的下方的带电粒子等电荷不影响到半导体层106的沟道形成。其结果是，可以抑制应力测试(例如，对栅极施加负电压的-GBT(Minus Gate Bias-Temperature：负栅极偏压-温度)应力测试)所导致的电特性劣化。此外，电极104及电极108能够遮蔽漏电极所产生的电场以防止该电场影响到半导体层。因此，可以抑制起因于漏极电压的变动而发生的通态电流的上升电压的变动。另外，上述效果在电极104及电极108被供应电位时明显。
GBT应力测试是加速试验的一种，它可以在短时间内评估由于长时间的使用而产生的晶体管的特性变化(随时间变化)。尤其是，GBT应力测试前后的晶体管的阈值电压的变动量是用于检查可靠性的重要指标。在GBT应力测试前后，阈值电压的变动量越少，晶体管的可靠性则越高。
另外，通过具有电极104及电极108且将电极104及电极108设定为相同电位，阈值电压的变动量得到降低。因此，多个晶体管之间的电特性的不均匀也同时被降低。
另外，具有背栅电极的晶体管的对栅极施加正电压的+GBT应力测试前后的阈值电压的变动也比不具有背栅电极的晶体管小。
另外，在光从背栅电极一侧入射时，通过使用具有遮光性的导电层形成背栅电极，能够防止光从背栅电极一侧入射到半导体层。由此，能够防止半导体层的光劣化，并防止晶体管的阈值电压变动等电特性劣化。
[衬底]
作为衬底101，除了可以使用玻璃衬底和陶瓷衬底以外，还可以使用具有能够承受本制造工序的处理温度的耐热性的柔性衬底等。在衬底不需要具有透光性的情况下，可以使用不锈合金等的金属衬底的表面上设置有绝缘层的衬底。作为玻璃衬底，例如可以使用如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等的无碱玻璃衬底。除此之外，还可以使用石英衬底、蓝宝石衬底等。
此外，作为衬底101，可以使用如下玻璃衬底：第3代(550mm×650mm)、第3.5代(600mm×720mm或620mm×750mm)、第4代(680mm×880mm或730mm×920mm)、第5代(1100mm×1300mm)、第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm或2450mm×3050mm)及第10代(2950mm×3400mm)等。
当作为衬底101使用柔性衬底时，可以在柔性衬底上直接制造晶体管和电容器等，也可以在其他制造衬底上制造晶体管和电容器等，然后将其转置到柔性衬底上。为了将晶体管和电容器等从制造衬底转置到柔性衬底上，优选在制造衬底与晶体管和电容器等之间设置剥离层。
作为柔性衬底，例如可以使用金属、合金、树脂、玻璃或其纤维等。用作衬底101的柔性衬底的线性膨胀系数越低，因环境而发生的变形越得到抑制，所以是优选的。用作衬底101的柔性衬底例如可以使用线性膨胀系数为1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料。作为树脂例如有聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。尤其是，芳族聚酰胺具有低线性膨胀系数，因此适用于柔性衬底。
作为衬底101，也可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗为材料的化合物半导体衬底等。此外，也可以使用SOI衬底或者在半导体衬底上设置有应变晶体管或FIN型晶体管等半导体元件的衬底等。另外，也可以使用可用于高电子迁移率晶体管(HEMT：High Electron Mobility Transistor)的砷化镓、砷化铝镓、砷化铟镓、氮化镓、磷化铟、硅锗等。也就是说，衬底101不局限于简单的支撑衬底，也可以是形成有晶体管等其他装置的衬底。此时，晶体管100的栅极、源极和漏极中的至少一个可以与上述装置电连接。
[绝缘层]
绝缘层102可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂、聚酰胺、环氧树脂等具有耐热性的有机树脂(有机材料)形成。另外，根据目的或用途，绝缘层102可以使用与后述的绝缘层103、绝缘层105、绝缘层107、绝缘层109、绝缘层110或绝缘层113等同样的材料及方法形成。绝缘层102也可以为这些材料的叠层。
对绝缘层102的形成方法没有特别的限制，根据其材料可以利用溅射法、SOG法、旋涂法、浸涂法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)等。当将液状有机树脂用于绝缘层时，通常需要有机树脂的烧制工序。通过将该烧制工序兼作其他加热处理工序，能够高效地制造晶体管。
作为绝缘层103、绝缘层105、绝缘层107、绝缘层109、绝缘层110及绝缘层113采用选自如下材料的单层或叠层:氮化铝、氧化铝、氮氧化铝、氧氮化铝、氧化镁、氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、铝硅酸盐等。另外，也可以使用混合有氧化物材料、氮化物材料、氧氮化物材料、氮氧化物材料中的多种的材料。
在本说明书中，氮氧化物是指氮含量大于氧含量的化合物。另外，氧氮化物是指氧含量大于氮含量的化合物。另外，各元素的含量例如可以使用卢瑟福背散射能谱分析(RBS:Rutherford Backscattering Spectrometry)等来测量。
尤其是，绝缘层103优选使用不易透过杂质的绝缘材料形成。另外，绝缘层109和/或绝缘层110优选使用不易透过杂质的绝缘材料形成。例如，作为不易透过杂质的绝缘材料，可以举出氧化铝、氮化铝、氧氮化铝、氮氧化铝、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、氮化硅等。
通过作为绝缘层103使用不易透过杂质的绝缘材料，可以防止来自衬底101一侧的杂质扩散而可以提高晶体管的可靠性。通过作为绝缘层109和/或绝缘层110使用不易透过杂质的绝缘材料，可以防止来自绝缘层113一侧的杂质扩散而可以提高晶体管的可靠性。
在作为半导体层106使用氧化物半导体层的情况下，作为绝缘层103优选使用不容易使氧扩散和/或不容易吸收氧的绝缘材料。另外，作为绝缘层109和/或绝缘层110优选使用不容易使氧扩散和/或不容易吸收氧的绝缘材料。通过使用不容易使氧扩散和/或不容易吸收氧的绝缘材料，可以防止氧的向外扩散。
作为绝缘层103、绝缘层109和/或绝缘层110可以采用多个由上述材料形成的绝缘层的叠层。
当将氧化物半导体层用于半导体层106时，为了防止半导体层106中的氢浓度增加，优选降低绝缘层中的氢浓度。尤其优选降低与半导体层106接触的绝缘层中的氢浓度。在本实施方式中，优选降低绝缘层105及绝缘层107的氢浓度。具体而言，绝缘层中的利用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度为2×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，进一步优选为5×1018atoms/cm3以下。另外，为了防止氧化物半导体层中的氮浓度增加，优选降低绝缘层中的氮浓度。具体而言，绝缘层中的利用SIMS测得的氮浓度低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
绝缘层105和绝缘层107中的至少一个优选为通过加热释放氧的绝缘层。具体而言，优选采用如下绝缘层：在以该绝缘层的表面温度为100℃以上且700℃以下，优选为100℃以上且500℃以下的加热处理进行的热脱附谱分析(TDS：Thermal DesorptionSpectroscopy)中，换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，更优选为1.0×1020atoms/cm3以上。另外，在本说明书等中，将通过加热释放的氧称为“过剩氧”。
此外，尤其是，接触于氧化物半导体层的绝缘层中的缺陷量较少。典型的是，通过电子自旋共振(ESR：Electron Spin Resonance)测得的起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度优选为3×1017spins/cm3以下。当绝缘层中的缺陷多时，有时氧键合到该缺陷而减少过剩氧。
尤其是，接触于氧化物半导体层的绝缘层优选使用起因于氮氧化物(NOX：X大于0且2以下，典型的是NO或者NO2)的态密度低的氧化物绝缘层。作为上述氧化物绝缘层，可以使用氮氧化物的释放量少的氧氮化硅层或氮氧化物的释放量少的氧氮化铝层等。氮氧化物的释放量少的氧化物绝缘层是在热脱附谱分析中氨释放量比氮氧化物的释放量多的层。典型的是氨分子的释放量为1×1018分子/cm3以上且5×1019分子/cm3以下。注意，该氨分子的释放量为在氧化物绝缘层的表面温度为50℃以上且650℃以下，优选为50℃以上且550℃以下的加热处理中的释放量。
氮氧化物在氧化物半导体层及绝缘层中形成能级。该能级位于氧化物半导体的能隙中。当氮氧化物到达绝缘层与氧化物半导体层的界面时，有时该能级在绝缘层一侧俘获电子。其结果是，被俘获的电子留在绝缘层与氧化物半导体层的界面附近，由此使晶体管的阈值电压向正方向漂移。
另外，该起因于氮氧化物的态密度有时会形成在氧化物半导体层的价带顶的能量(EV_OS)与氧化物半导体层的导带底的能量(EC_OS)之间。
另外，当进行加热处理时，氮氧化物与氨及氧起反应。当进行加热处理时，绝缘层所包含的氮氧化物与绝缘层所包含的氨起反应，由此绝缘层所包含的氮氧化物减少。因此，在绝缘层与氧化物半导体层的界面不容易俘获电子。
尤其是，通过作为接触于氧化物半导体层的绝缘层使用上述氧化物绝缘层，可以降低晶体管的阈值电压的漂移，从而可以降低晶体管的电特性变动。
包含过剩氧的绝缘层可以对绝缘层进行氧添加处理来形成。作为氧添加处理，可以进行离子注入法、离子掺杂法或等离子体浸没离子注入法等。氧添加处理可以使用氧化气氛下的加热处理、等离子体处理或反溅射处理等进行。在氧化气氛下的等离子体处理中例如优选使用包括使用微波的用来产生高密度等离子体的电源的装置。或者，也可以设置对衬底一侧施加RF(Radio Frequency：射频)的电源。通过使用高密度等离子体，可以生成高密度氧自由基。另外，通过对衬底一侧施加RF，可以将由高密度等离子体生成的氧自由基高效地引入对象的层中。或者，也可以在进行惰性气氛下的等离子体处理之后，为填补脱离的氧而进行氧化气氛下的等离子体处理。通过使用反溅射处理添加氧，可以期待样品表面的洗涤效果。然而，根据处理条件，有时在样品表面上产生损伤。作为用来添加氧的气体，可以使用16O2或18O2等氧气体、一氧化二氮气体或臭氧气体等。在本说明书中，将添加氧的处理还称为“氧掺杂处理”。
另外，当进行氧掺杂处理时，半导体层的结晶性有时提高。另外，当进行氧掺杂处理时，有时可以去除对象的层中的氢或水等杂质。换言之，可以将“氧掺杂处理”称为“杂质去除处理”。尤其是，通过作为氧掺杂处理进行减压且氧化气氛下的包含氧的等离子体处理，对象的绝缘层或半导体层中的有关氢及水的键合被切断。因此，对象的层中的氢及水变为容易脱离的状态。因此，当利用等离子体处理进行氧掺杂处理时，优选一边加热一边进行等离子体处理。或者，优选在等离子体处理之后进行加热处理。另外，在加热处理之后进行等离子体处理，然后再次进行加热处理，由此可以降低对象的层中的杂质浓度。
另外，绝缘层113优选为具有使起因于晶体管等的凹凸等平坦化的功能的绝缘层(以下，称为“平坦化层”)。例如，作为绝缘层113，可以使用与绝缘层102同样的有机树脂。此外，作为绝缘层113，也可以使用低介电常数材料(low-k材料)、硅氧烷树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。
硅氧烷树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷树脂还可以具有有机基(例如烷基或芳基)或氟基作为取代基。此外，有机基也可以具有氟基。
另外，用于绝缘层113的材料为绝缘材料即可。因此，绝缘层113可以使用上述无机材料或有机材料形成。绝缘层113也可以通过层叠由无机材料和/或有机材料形成的绝缘层来形成。
[电极]
作为用来形成电极104、电极112a、电极112b及电极108的导电材料，可以使用包含选自铝(Al)、铬(Cr)、铁(Fe)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钽(Ta)、镍(Ni)、钛(Ti)、钴(Co)、钼(Mo)、钨(W)、铪(Hf)、钒(V)、铌(Nb)、锰(Mn)、镁(Mg)、锆(Zr)和铍(Be)等中的一种以上的金属元素的材料。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体、镍硅化物等硅化物。
另外，作为导电材料，也可以使用Cu-X合金(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。使用Cu-X合金形成的膜可以以湿蚀刻工序进行加工，从而可以抑制制造成本。
另外，也可以使用包含上述金属元素和氧的导电材料。另外，也可以使用包含上述金属元素和氮的导电材料。例如，可以使用氮化钛、氮化钽等包含氮的导电材料。另外，也可以使用铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物、铟镓锌氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、添加有硅的铟锡氧化物。此外，也可以使用包含氮的铟镓锌氧化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，可以使用组合包含上述金属元素的材料与包含氧的导电材料的叠层结构。此外，可以使用组合包含上述金属元素的材料与包含氮的导电材料的叠层结构。此外，可以使用组合包含上述金属元素的材料、包含氧的导电材料与包含氮的导电材料的叠层结构。
在为了降低电极112a及电极112b的电阻而将铜用于电极112a及电极112b的情况下，优选在电极112a与半导体层106之间设置不容易使铜扩散的导电材料。另外，优选在电极112b与半导体层106之间设置不容易使铜扩散的导电材料。铜容易在半导体层中扩散，因此有可能使半导体装置的工作不稳定而大幅度地降低成品率。通过在包含铜的布线或电极与半导体层之间设置不容易使铜扩散的导电材料，可以提高晶体管100的可靠性。
作为不容易使铜扩散的导电材料，例如，可以举出钨、钛、钽等其熔点比铜高的金属材料或该金属材料的氮化物材料等。另外，也可以用这些导电材料覆盖包含铜的电极或布线。通过用不容易使铜扩散的导电材料覆盖或包围包含铜的布线或电极，可以进一步提高晶体管100的可靠性。
另外，在作为半导体层106使用氧化物半导体层的情况下，通过将具有通过加热处理吸收氢的功能的导电材料用于电极112a及电极112b的与半导体层106接触的区域，可以利用后面的加热处理降低半导体层106中的氢浓度。作为具有吸收氢的功能的导电材料的例子，可以举出钛、铟锌氧化物或添加有硅的铟锡氧化物等。
[半导体层]
作为半导体层106，可以使用非晶半导体、微晶半导体、多晶半导体等形成。例如，可以使用非晶硅或微晶锗等。另外，也可以使用碳化硅、砷化镓、氧化物半导体、氮化物半导体等的化合物半导体或有机半导体等。
尤其是，作为半导体层106优选使用氧化物半导体。由于氧化物半导体的带隙为2eV以上，当作为半导体层106使用氧化物半导体时，可以实现关态电流极小的晶体管。另外，作为形成有沟道的半导体层使用氧化物半导体的晶体管(也称为“OS晶体管”)的源极与漏极间的绝缘耐压高。由此，可以提供可靠性良好的晶体管。另外，可以提供输出电压大且高耐压的晶体管。另外，可以提供可靠性良好的半导体装置等。另外，可以提供输出电压大且高耐压的半导体装置。
在本实施方式中，对作为半导体层106使用氧化物半导体的情况进行说明。
在本说明书等中，氧化物半导体(OS：Oxide Semiconductor)示出分别具有用来提供开关(on/off)功能的导电部及介电质部的材料。该材料在整体(整个电场)上起到半导体的作用。另外，导电体成分及介电质成分以纳米粒子级分离的材料之一的金属氧化物(metal oxide)也整体上具有开关(on/off)功能，因此在本说明书等中，分类为OS。
下面说明氧化物半导体。氧化物半导体优选至少包含铟或锌。特别优选包含铟及锌。另外，除此之外，还可以包含元素M(M为铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)。
[氧化物半导体的结构]
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形或七角形等晶格排列。另外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。即，可知通过使晶格排列畸变，可抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变：在a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)。另外，铟和元素M彼此可以取代，在用铟取代(M，Zn)层中的元素M的情况下，也可以将该层表示为(In，M，Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In，M)层。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体具有各种结构及各种特性。可用于本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[CAC-OS]
在此，对可用于本发明的一个方式的晶体管的CAC(Cloud-Aligned Composite)-OS的结构进行说明。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面有时将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克(mosaic)状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，可以将In-Ga-Zn氧化物特别称为CAC-IGZO)是指其材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In对元素M的原子数比大于第二区域的In对元素M的原子数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指在包含In、Ga、Zn及O的材料构成中部分地观察到以Ga为主要成分的纳米粒子的区域和部分地观察到以In为主要成分的纳米粒子的区域以马赛克状无规律地分散的构成。因此，在CAC-OS构成中，结晶结构是次要因素。
CAC-OS不包含组成不同的二种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该金属元素为主要成分的纳米粒子状的区域，一部分中观察到以In为主要成分的纳米粒子状的区域，并且，这些区域以马赛克状无规律地分散。
CAC-OS例如可以在对衬底不进行意图性的加热的条件下利用溅射法形成。当利用溅射法形成CAC-OS时，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。成膜时的相对于成膜气体总流量的氧气体的流量比越低越好。例如，氧气体的流量比优选为0％以上且低于30％，更优选为0％以上且10％以下。
CAC-OS具有如下特征：通过利用X射线衍射(XRD：X-ray diffraction)测定法之一的Out-of-plane法的θ/2θ扫描进行测量时观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
另外，在通过照射束径为1nm的电子束(也称为纳米束)而得到的CAC-OS的电子衍射图案中，观察到环状的高亮度区域以及该环状区域中的多个亮点。因此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向性的nc(nano-crystal)结构。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根据利用能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析图像，可以确认到该CAC-OS具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的结构。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，由此CAC-OS具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于晶体管时，起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-OS的半导体元件具有高可靠性。CAC-OS可用于显示器等各种半导体装置。
[氧化物半导体的原子数比]
接着，参照图33A至图33C对可用于本发明的一个方式的氧化物半导体所包含的铟、元素M及锌的原子数比的优选的范围进行说明。注意，图33A至图33C不示出氧的原子数比。另外，将氧化物半导体所包含的铟、元素M及锌的原子数比的各项分别称为[In]、[M]及[Zn]。
在图33A至图33C中，虚线表示原子数比为[In]:[M]:[Zn]＝(1+α):(1-α):1的(-1≤α≤1)的线、原子数比为[In]:[M]:[Zn]＝(1+α):(1-α):2的线、原子数比为[In]:[M]:[Zn]＝(1+α):(1-α):3的线、原子数比为[In]:[M]:[Zn]＝(1+α):(1-α):4的线及原子数比为[In]:[M]:[Zn]＝(1+α):(1-α):5的线。
点划线表示原子数比为[In]:[M]:[Zn]＝5:1:β(β≥0)的线、原子数比为[In]:[M]:[Zn]＝2:1:β的线、原子数比为[In]:[M]:[Zn]＝1:1:β的线、原子数比为[In]:[M]:[Zn]＝1:2:β的线、原子数比为[In]:[M]:[Zn]＝1:3:β的线及原子数比为[In]:[M]:[Zn]＝1:4:β的线。
具有图33A至图33C所示的[In]:[M]:[Zn]＝0:2:1及其近似值的原子数比的氧化物半导体容易具有尖晶石型结晶结构。
有时在氧化物半导体中多个相共存(例如，二相共存、三相共存等)。例如，当原子数比接近[In]:[M]:[Zn]＝0:2:1时，尖晶石型结晶结构和层状结晶结构的二相容易共存。当原子数比接近[In]:[M]:[Zn]＝1:0:0时，方铁锰矿型结晶结构和层状结晶结构的二相容易共存。当在氧化物半导体中多个相共存时，可能在不同的结晶结构之间形成晶界。
图33A所示的区域A示出氧化物半导体所包含的铟、元素M及锌的原子数比的优选的范围的一个例子。
通过增高铟含量，可以提高氧化物半导体的载流子迁移率(电子迁移率)。由此，铟含量高的氧化物半导体的载流子迁移率比铟含量低的氧化物半导体高。
另一方面，氧化物半导体的铟含量及锌含量变低时，载流子迁移率变低。因此，当原子数比为[In]:[M]:[Zn]＝0:1:0或其近似值时(例如，图33C中的区域C)，绝缘性变高。
因此，可用于本发明的一个方式的氧化物半导体优选具有图33A的以区域A表示的原子数比，此时该氧化物半导体易具有载流子迁移率高且晶界少的层状结构。
当氧化物半导体具有区域A所示的原子数比，尤其是具有图33B所示的区域B的原子数比时，容易成为CAAC-OS且具有高载流子迁移率，所以可以获得优良的氧化物半导体。
CAAC-OS为结晶性高的氧化物半导体。另外，在CAAC-OS中观察不到明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。另外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。
区域B包括[In]:[M]:[Zn]＝4:2:3至4:2:4.1的原子数比及其近似值。近似值例如包括[In]:[M]:[Zn]＝5:3:4的原子数比。另外，区域B包括[In]:[M]:[Zn]＝5:1:6的原子数比及其近似值以及[In]:[M]:[Zn]＝5:1:7的原子数比及其近似值。
注意，氧化物半导体所具有的性质不是仅由原子数比决定的。即使在原子数比相同的情况下，也根据形成条件，有时氧化物半导体的性质不同。例如，当使用溅射装置形成氧化物半导体时，所形成的膜的原子数比与靶材的原子数比不一致。另外，根据成膜时的衬底温度，有时膜的[Zn]小于靶材的[Zn]。因此，图示的区域是表示氧化物半导体有具有特定特性的倾向时的原子数比的区域，区域A至区域C的边界不清楚。
[包含氧化物半导体的晶体管]
接着，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以减少晶界处的载流子散乱等，因此可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
优选将载流子密度低的氧化物半导体用于晶体管。在降低氧化物半导体膜的载流子密度的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。例如，将氧化物半导体的载流子密度设定为低于8×1011/cm3，优选为低于1×1011/cm3，更优选为低于1×1010/cm3且1×10-9/cm3以上。
此外，高纯度本征或实质上高纯度本征的氧化物半导体膜的缺陷态密度低，所以有时其陷阱态密度也降低。
此外，被氧化物半导体的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近的膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[氧化物半导体的杂质]
在此，说明氧化物半导体中的各杂质的影响。
当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常导通特性。由此，优选降低氧化物半导体中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的氧化物半导体中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常导通特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，使通过SIMS测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质充分得到降低的氧化物半导体用于晶体管的沟道形成区，可以对晶体管赋予稳定的电特性。
例如，当通过热CVD法形成InGaZnOx(X>0)膜作为半导体层106时，使用三甲基铟(In(CH3)3)、三甲基镓(Ga(CH3)3)及二甲基锌(Zn(CH3)2)。另外，不限定于上述组合，也可以使用三乙基镓(Ga(C2H5)3)代替三甲基镓，并使用二乙基锌(Zn(C2H5)2)代替二甲基锌。
例如，在通过ALD法形成InGaZnOx(X>0)膜作为半导体层106时，依次反复引入In(CH3)3气体和O3气体形成InO2层，然后依次反复引入Ga(CH3)3气体和O3气体形成GaO层，之后依次反复引入Zn(CH3)2气体和O3气体形成ZnO层。注意，这些层的顺序不限定于上述例子。此外，也可以混合这些气体来形成混合化合物层如InGaO2层、InZnO2层、GaInO层、ZnInO层、GaZnO层等。注意，虽然也可以使用利用Ar等惰性气体对水进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。另外，也可以使用In(C2H5)3气体或三(乙酰丙酮)铟代替In(CH3)3气体。注意，将三(乙酰丙酮)铟也称为In(acac)3。另外，也可以使用Ga(C2H5)3气体或三(乙酰丙酮)镓代替Ga(CH3)3气体。另外，将三(乙酰丙酮)镓也称为Ga(acac)3。另外，也可以使用Zn(CH3)2气体或乙酸锌。气体不局限于上述气体。
当利用溅射法形成半导体层106时，为了降低微粒数，优选使用包含铟的靶材。另外，当使用元素M的原子个数比高的氧化物靶材时，靶材的导电性有可能下降。当使用包含铟的靶材时，可以提高靶材的导电率，容易进行DC放电、AC放电，因此容易在大面积衬底上进行成膜。因此，可以提高半导体装置的生产率。
当利用溅射法形成半导体层106时，可以将靶材的原子数比设定为In：M：Zn为3：1：1、3：1：2、3：1：4、1：1：0.5、1：1：1、1：1：2、1：1：1.2、1：4：4、4：2：4.1、1：3：2、1：3：4、5：1：6或5：1：8等。
当利用溅射法形成半导体层106时，形成之后的膜的原子数比有时与靶材的原子数比不一致。尤其是，形成之后的膜中的锌的原子数比有时小于靶材中的锌的原子数比。具体而言，该锌的原子数比有时为靶材中的锌的原子数比的40atomic％以上且90atomic％以下左右。
另外，如图5A及图5B所示，在半导体层106为多个层的叠层的情况下，半导体层106_1例如优选使用能隙大的氧化物半导体。半导体层106_1的能隙例如为2.5eV以上且4.2eV以下，优选为2.8eV以上且3.8eV以下，更优选为3eV以上且3.5eV以下。
半导体层106_3及半导体层106_2优选使用包含构成半导体层106_1的氧以外的元素中的一种以上的材料形成。通过使用这种材料，可以使半导体层106_3与半导体层106_1之间的界面以及半导体层106_2与半导体层106_1之间的界面不容易产生界面能级。由此，不容易发生界面中的载流子的散射及俘获，而可以提高晶体管的场效应迁移率。另外，还可以减少晶体管的阈值电压的不均匀。因此，可以实现具有良好的电特性的半导体装置。
另外，在半导体层106_1是In-M-Zn氧化物(包含In、元素M和Zn的氧化物)，并且半导体层106_3及半导体层106_2也是In-M-Zn氧化物的情况下，当将半导体层106_3及半导体层106_2的原子数比设定为In:M:Zn＝x1:y1:z1，并且将半导体层106_1的原子数比设定为In:M:Zn＝x2:y2:z2时，优选选择y1/x1大于y2/x2的半导体层106_3、半导体层106_2及半导体层106_1。更优选的是，选择y1/x1为y2/x2的1.5倍以上的半导体层106_3、半导体层106_2及半导体层106_1。进一步优选的是，选择y1/x1为y2/x2的2倍以上的半导体层106_3、半导体层106_2及半导体层106_1。进一步优选的是，选择y1/x1为y2/x2的3倍以上的半导体层106_3、半导体层106_2及半导体层106_1。此时，如果在半导体层106_1中y2为x2以上就可以使晶体管具有稳定的电特性，所以是优选的。但是，当y2为x2的5倍以上时，晶体管的场效应迁移率会下降，因此y2优选小于x2的5倍。通过作为半导体层106_3及半导体层106_2采用上述结构，可以使半导体层106_3及半导体层106_2成为与半导体层106_1相比不容易产生氧缺陷的层。
另外，在半导体层106_3是In-M-Zn氧化物的情况下，当In和M的总和为100atomic％时，优选为：In低于50atomic％，M高于50atomic％，更优选为：In低于25atomic％，M高于75atomic％。此外，在半导体层106_1是In-M-Zn氧化物的情况下，当In和M的总和为100atomic％时，优选为：In高于25atomic％，M低于75atomic％，更优选为：In高于34atomic％，M低于66atomic％。此外，在半导体层106_2是In-M-Zn氧化物的情况下，当In和M的总和为100atomic％时，优选为：In低于50atomic％，M高于50atomic％，更优选为：In低于25atomic％，M高于75atomic％。另外，半导体层106_2也可以使用与半导体层106_3相同的种类的氧化物。
例如，作为包含In或Ga的半导体层106_3及包含In或Ga的半导体层106_2，可以采用使用其原子数比为In:Ga:Zn＝1:3:2、1:3:4、1:3:6、1:4:5、1:6:4或1:9:6等的靶材形成的In-Ga-Zn氧化物、使用其原子数比为In:Ga＝1:9或7:93等的靶材形成的In-Ga氧化物。另外，作为半导体层106_1，例如可以采用使用其原子数比为In:Ga:Zn＝1:1:1或3:1:2等的靶材形成的In-Ga-Zn氧化物。半导体层106_3、半导体层106_1及半导体层106_2的原子数比都包括上述原子数比的±40％的变动。
作为半导体层106_1优选使用其电子亲和势大于半导体层106_3及半导体层106_2的氧化物。例如，作为半导体层106_1使用如下氧化物，该氧化物的电子亲和势比半导体层106_3及半导体层106_2大0.07eV以上且1.3eV以下，优选大0.1eV以上且0.7eV以下，更优选大0.15eV以上且0.4eV以下。电子亲和势是指真空能级和导带底之间的能量差。
铟镓氧化物的电子亲和势小，其氧阻挡性高。因此，半导体层106_2优选包含铟镓氧化物。镓原子的比率[Ga/(In+Ga)]例如为70％以上，优选为80％以上，更优选为90％以上。
但是，半导体层106_3和/或半导体层106_2也可以是氧化镓。例如，当作为半导体层106_3使用氧化镓时，可以降低在电极108与半导体层106之间产生的泄漏电流。即，可以减少晶体管100的关态电流。
此时，若被施加栅电压，沟道则形成在半导体层106_3、半导体层106_1和半导体层106_2当中的电子亲和势最大的半导体层106_1中。
为了对OS晶体管赋予稳定的电特性，优选降低氧化物半导体层中的杂质及氧缺陷而实现高纯度本征化，至少使半导体层106_1成为本征或实质上本征的氧化物半导体层。另外，优选至少使半导体层106_1中的沟道形成成为本征或实质上本征的半导体层。
[成膜方法]
用来形成绝缘层、电极或布线的导电层或半导体层等可以利用溅射法、旋涂法、化学气相沉积(CVD：Chemical Vapor Deposition)法(包括热CVD法、有机金属CVD(MOCVD：Metal Organic Chemical Vapor Deposition)法、等离子体增强CVD(PECVD：PlasmaEnhanced Chemical Vapor Deposition)法、高密度等离子体CVD(HDPCVD：High densityplasma CVD)法、减压CVD(LPCVD：low pressure CVD)法、常压CVD(APCVD：atmosphericpressure CVD)等)、原子层沉积(ALD：Atomic Layer Deposition)法或分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法、浸涂法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)形成。
等离子体CVD法可以以较低的温度得到高品质的膜。在利用不使用等离子体的诸如MOCVD法、ALD法或热CVD法等的成膜方法的情况下，在被形成面不容易产生损伤。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，在采用不使用等离子体的成膜方法的情况下，因为不发生这种等离子体损伤，所以能够提高半导体装置的成品率。此外，不发生成膜时的等离子体损伤，所以能够得到缺陷较少的膜。
不同于从靶材等被释放的粒子沉积的成膜方法，CVD法及ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，利用CVD法及ALD法形成的膜不易受被处理物的形状的影响，而具有良好的台阶覆盖性。尤其是，通过ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于覆盖纵横比高的开口的表面的情况等。但是，ALD法的成膜速度比较慢，所以有时优选与成膜速度快的CVD法等其他成膜方法组合而使用。
CVD法及ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法及ALD法时，可以通过调整源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法及ALD法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为可以省略传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以使其成膜时所需的时间缩短。因此，有时可以提高半导体装置的生产率。
注意，在利用ALD法进行成膜的情况下，作为材料气体优选使用不包含氯的气体。
另外，在利用溅射法形成氧化物半导体的情况下，在溅射装置的反应室中，优选使用低温泵等吸附式真空抽气泵进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对氧化物半导体来说是杂质的水等。尤其是，在溅射装置的待机时反应室内的相当于H2O的气体分子(相当于m/z＝18的气体分子)的分压为1×10-4Pa以下，优选为5×10-5Pa以下。成膜温度优选为RT以上且500℃以下，更优选为RT以上且300℃以下，进一步优选为RT以上且200℃以下。
另外，需要进行溅射气体的高纯度化。例如，作为用作溅射气体的氧气体或氩气体，使用露点为-40℃以下，优选为-80℃以下，更优选为-100℃以下，进一步优选为-120℃以下的高纯度气体，由此可以尽可能地防止水分等混入氧化物半导体。
此外，在利用溅射法形成绝缘层、导电层或半导体层等的情况下，通过使用包含氧的溅射气体，可以将氧供应到被形成层中。在溅射气体所包含的氧较多时，供应到被形成层的氧容易变多。
<晶体管100的制造方法实例>
参照图6A至图11B对晶体管100的制造方法实例进行说明。图6A至图11B所示的截面图相当于图1A中的点划线X1-X2所示的部分的截面。
[工序1]
首先，在衬底101上形成绝缘层102(参照图6A)。在本实施方式中，作为衬底101使用铝硼硅酸盐玻璃。另外，在本实施方式中，作为绝缘层102形成厚度为2μm的聚酰亚胺层。具体而言，利用液滴喷射法将液状聚酰亚胺涂敷在衬底101上，在400℃的氮气氛中进行烧制1小时。在本实施方式中使用的绝缘层102的烧制后的杨氏模量为3GPa以上且5GPa以下左右。
[工序2]
接着，形成绝缘层103(参照图6B)。在本实施方式中，作为绝缘层103利用PECVD法形成厚度为200nm的氧氮化硅层。例如，将流量为75sccm的硅烷气体及流量为1200sccm的一氧化二氮气体作为源气体供应到PECVD装置的反应室内，将反应室内的压力控制为70Pa，将衬底温度控制为330℃，使用27.12MHz的高频电源供应120W的功率。在本实施方式中使用的绝缘层103的杨氏模量为60GPa以上且80GPa以下左右。
如上所述，绝缘层103也可以使用不容易透过杂质的绝缘材料形成。另外，绝缘层103也可以使用不容易使氧扩散的绝缘材料形成。例如，在作为绝缘层103使用氧化铝层的情况下，可以利用使用铝靶材的DC溅射法形成，也可以利用使用氧化铝靶材的AC溅射法形成。
[工序3]
接着，形成用来形成电极104的导电层181(参照图6C)。在本实施方式中，作为导电层181使用钛。具体而言，利用溅射法形成厚度为100nm的钛层。在本实施方式中使用的导电层181的杨氏模量为100GPa以上且120GPa以下左右。
[工序4]
接着，形成抗蚀剂掩模(未图示)。抗蚀剂掩模可以适当地利用光刻法、印刷法、喷墨法等形成。当利用印刷法或喷墨法形成抗蚀剂掩模时，不使用光掩模，因此可以减少制造成本。
隔着光掩模对感光抗蚀剂照射光，使用显影液去除感光部分(或非感光部分)的抗蚀剂，由此可以利用光刻法形成抗蚀剂掩模。作为对感光抗蚀剂照射的光，可以举出KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet：极紫外)光等。此外，也可以利用在衬底与投影透镜之间填满液体(例如，水)而进行曝光的液浸技术(liquidimmersion technique)。另外，也可以使用电子束或离子束代替上述光。当使用电子束或离子束时，不需要光掩模。
以该抗蚀剂掩模为掩模选择性地去除导电层181的一部分来形成电极104(参照图7A)。导电层181可以利用干蚀刻法或湿蚀刻法等去除。可以利用干蚀刻法和湿蚀刻法的双方。
在去除导电层181的一部分之后，去除抗蚀剂掩模。抗蚀剂掩模可以通过利用灰化等干蚀刻法或使用专用剥离液等的湿蚀刻法去除。此外，也可以利用干蚀刻法和湿蚀刻法的双方。
另外，优选将电极104的侧面的截面形状形成为锥形形状。电极104的侧面的锥角θ优选为20°以上且小于90°，更优选为30°以上且小于80°，更优选为40°以上且小于70°。注意，“锥角θ”表示在从具有锥形形状的层的截面(与衬底表面垂直的面)的方向观察时由该层的侧面和底面所形成的角度。
通过对电极104的侧面赋予锥形形状，可以防止形成在其上的层的断开，而可以提高覆盖性。另外，通过将电极104的侧面形成为锥形形状，可以缓和电极104的上端部的电场集中。然而，当锥角θ过小时，晶体管的微型化有可能变得困难。另外，当锥角θ过小时，开口的尺寸或布线宽度等的不均匀有可能变大。
另外，也可以将电极104的侧面形成为阶梯形状。通过将侧面形成为阶梯状，可以防止形成在其上的层的断开，而可以提高覆盖性。除了电极104的侧面以外，通过将各层的端部形成为锥形形状或阶梯形状，可以防止覆盖该层的层断裂的现象(断开)，可以实现良好的覆盖性。
[工序5]
接着，利用PECVD法形成绝缘层105(参照图7B)。在本实施方式中，绝缘层105具有依次层叠第一氮化硅层、第二氮化硅层、第三氮化硅层及氧氮化硅层的四层结构。
可以在如下条件下形成厚度为50nm的第一氮化硅层：例如，作为源气体使用流量为200sccm的硅烷气体、流量为2000sccm的氮气体以及流量为100sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，将衬底温度控制为350℃，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为300nm的第二氮化硅层：例如，作为源气体使用流量为200sccm的硅烷气体、流量为2000sccm的氮气体以及流量为2000sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，将衬底温度控制为350℃，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为50nm的第三氮化硅层：例如，作为源气体使用流量为200sccm的硅烷气体、流量为2000sccm的氮气体以及流量为100sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，将衬底温度控制为350℃，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为50nm的氧氮化硅层：例如，作为源气体使用流量为20sccm的硅烷气体及流量为3000sccm的一氧化二氮气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为40Pa，将衬底温度控制为350℃，使用27.12MHz的高频电源供应100W的功率。
在本实施方式中使用的绝缘层105具有1000MPa以上且1200MPa以下左右的压缩应力。
由于绝缘层102的杨氏模量比电极104及绝缘层103小，因此与电极104及绝缘层103相比更容易变形。另外，绝缘层102的电极104的边缘附近的区域因绝缘层105的压缩应力受到压力而使绝缘层102的与电极104重叠的区域变形为凸状。如此，绝缘层102具有凸部。该凸部自对准地形成在与电极104重叠的位置。
绝缘层105也可以使用包含过剩氧的绝缘层。可以对绝缘层105进行氧掺杂处理。另外，优选在形成绝缘层105之后进行加热处理，来降低绝缘层105中的氢或水分。也可以在加热处理之后进行氧掺杂处理。氧掺杂处理例如可以以如下方法进行：将衬底加热至350℃，以2.45GHz的频率使包含氩及氧的气体激发。可以反复进行加热处理及氧掺杂处理。
例如，加热处理在氮或稀有气体等惰性气氛、氧化气氛或超干燥空气(使用CRDS(cavity ring-down laser spectroscopy：光腔衰荡光谱法)方式的露点计进行测量时的水分量为20ppm(露点换算为-55℃)以下，优选为1ppm以下，更优选为10ppb以下的空气)气氛下进行。另外，“氧化气氛”是指包含10ppm以上的氧、臭氧或氮化氧等氧化气体的气氛。此外，“惰性气氛”是指包含小于10ppm的上述氧化气体且还填充有氮或稀有气体的气氛。另外，对加热处理中的压力没有特别的限制，但是加热处理优选在减压下进行。
加热处理以150℃以上且低于衬底的应变点，优选为200℃以上且500℃以下，更优选为250℃以上且400℃以下的温度进行。处理时间不超过24小时。由于超过24小时的加热处理会导致产率的降低，所以不是优选的。
加热处理可以使用电炉、RTA装置等进行。通过使用RTA装置，可以限定于短时间内在衬底的应变点以上的温度下进行加热处理。由此，可以缩短加热时间。另外，加热处理可以在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行。优选在上述氮、氧、超干燥空气或稀有气体中不含有氢、水等。
[工序6]
接着，形成半导体层182(参照图7C)。可以在形成半导体层182之前供应氧气体来产生等离子体。由此可以对作为半导体层182的被形成面的绝缘层105添加氧。
作为半导体层182，优选使用铟锌氧化物、利用其原子数比为In：Ga：Zn＝5：1：7的靶材形成的铟镓锌氧化物或利用其原子数比为In：Ga：Zn＝4：2：4.1的靶材形成的铟镓锌氧化物等。
在本实施方式中，作为半导体层182利用溅射法使用其原子数比为In：Ga：Zn＝4：2：4.1的靶材形成铟镓锌氧化物。作为溅射气体，使用氧或者氧与稀有气体的混合气体。在本实施方式中，作为溅射气体使用氧与氩的混合气体(氧流量比为10％)。
此时，当在溅射气体的氧流量比为0％以上且30％以下，优选为5％以上且20％以下的条件下进行成膜时，可以形成氧缺乏型氧化物半导体层。使用氧缺乏型氧化物半导体层的晶体管可以获得较高的场效应迁移率。
另外，在形成半导体层182时，有时溅射气体所包含的氧的一部分被供应给绝缘层105。溅射气体所包含的氧量越多，供应给绝缘层105的氧量也越多。供应给绝缘层105的氧的一部分与残留在绝缘层105中的氢起反应而生成水，并通过后面的加热处理从绝缘层105被释释放。由此，可以降低绝缘层105中的氢浓度。另外，通过增加绝缘层105中的过剩氧，可以在后面的加热处理中对半导体层182(后面将成为半导体层106)供应氧。
如图4A及图4B所示，在半导体层106为二层或者三层的叠层的情况下，用来形成半导体层106_1的氧化物半导体层使用上述材料及方法形成。
另外，用来形成半导体层106_2和/或半导体层106_3的氧化物半导体层优选使用结晶性高的氧化物半导体层。例如，优选使用CAAC-OS。例如，在后面的用来形成绝缘层107及电极108的蚀刻工序中，有时所露出的氧化物半导体层被蚀刻而使氧化物半导体层受到损伤。结晶性高的氧化物半导体层不容易在该蚀刻工序中被蚀刻。通过作为半导体层106_2和/或半导体层106_3使用结晶性高的氧化物半导体层，可以降低该蚀刻工序中在氧化物半导体层中产生的损伤。因此，可以提高晶体管的可靠性。
作为用来形成半导体层106_2和/或半导体层106_3的氧化物半导体层，例如，利用溅射法使用其原子数比为In：Ga：Zn＝1：1：1.2的靶材形成铟镓锌氧化物。另外，作为溅射气体使用氧或者氧与稀有气体的混合气体。例如，作为溅射气体使用氧比率为100％的气体。用来形成半导体层106_2和/或半导体层106_3的溅射气体的氧流量比优选为70％以上，更优选为80％以上，进一步优选为100％。通过提高溅射气体的氧比率(流量比)，可以提高氧化物半导体层的结晶性。
注意，通过在形成半导体层182之后引入杂质元素，可以改变晶体管100的阈值电压。杂质元素可以通过利用离子注入法、离子掺杂法、等离子体浸没离子注入法或者使用包含杂质元素的气体的等离子体处理等来引入。
另外，可以在形成半导体层182之后进行加热处理或氧掺杂处理。可以反复进行加热处理及氧掺杂处理。
此外，在氮或稀有气体气氛下进行加热处理之后，也可以在氧或超干燥空气气氛下进行加热处理。其结果是，可以在使氧化物半导体层中的氢、水等脱离的同时将氧供应到氧化物半导体层中。其结果是，可以减少氧化物半导体层中的氧缺陷。
[工序7]
接着，通过光刻法形成抗蚀剂掩模(未图示)。以该抗蚀剂掩模为掩模，选择性地去除半导体层182的一部分，来形成岛状半导体层106(参照图8A)。
半导体层182可以利用干蚀刻法或湿蚀刻法等去除。可以利用干蚀刻法和湿蚀刻法的双方。通过在形成半导体层106之后引入杂质元素，可以改变晶体管100的阈值电压。
可以在形成半导体层106之后进行加热处理或氧掺杂处理。可以反复进行加热处理及氧掺杂处理。
如图5A及图5B所示，在半导体层106为二层或三层的叠层的情况下，可以在形成半导体层106_1之后、形成半导体层106_1及半导体层106_2之后或者形成半导体层106_1至半导体层106_3之后进行加热处理或氧掺杂处理。可以反复进行加热处理及氧掺杂处理。
[工序8]
接着，形成后面将成为绝缘层107的绝缘层183(参照图8B)。作为绝缘层183，例如可以使用利用PECVD法形成的氧氮化硅层。此时，作为源气体，优选使用含有硅的沉积气体及氧化性气体。包含硅的沉积气体的典型例子为硅烷气体、乙硅烷气体、丙硅烷气体、氟化硅烷气体等。作为氧化性气体，有一氧化二氮气体、二氧化氮气体等。另外，将上述氧化性气体的流量设定为沉积性气体的流量的20倍以上且5000倍以下，优选为40倍以上且100倍以下。
在本实施方式中，绝缘层183具有依次层叠第一氧氮化硅层、第二氧氮化硅层及第三氧氮化硅层的三层结构。
可以在如下条件下形成厚度为30nm的第一氧氮化硅层：例如，作为源气体使用流量为20sccm的硅烷气体及流量为3000sccm的一氧化二氮气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为200Pa，将衬底温度控制为350℃，使用27.12MHz的高频电源供应100W的功率。
可以在如下条件下形成厚度为100nm的第二氧氮化硅层：例如，作为源气体使用流量为160sccm的硅烷气体及流量为4000sccm的一氧化二氮气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为200Pa，将衬底温度控制为220℃，使用27.12MHz的高频电源供应1500W的功率。
第二氧氮化硅层优选为包含过剩氧的绝缘层。此外，优选使第二氧氮化硅层中的缺陷量较少，典型的是，通过ESR测得的起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度低于1.5×1018spins/cm3，更优选为1×1018spins/cm3以下。由于第二氧氮化硅层与第一氧氮化硅层相比离半导体层106更远，所以第二氧氮化硅层的缺陷密度也可以高于第一氧氮化硅层。
作为第二氧氮化硅层也可以在如下条件下形成氧氮化硅层：将衬底保持为180℃以上且400℃以下，将源气体引入反应室中并将反应室内的压力设定为100Pa以上且250Pa以下，优选设定为100Pa以上且200Pa以下，并且对设置在反应室内的电极供应0.17W/cm2以上且0.5W/cm2以下，更优选为0.25W/cm2以上且0.35W/cm2以下的高频功率。
当形成第二氧氮化硅层时，在具有上述压力的反应室内供应具有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得到提高。即，反应室内的氧自由基增加，促进源气体的氧化。因此，使得所形成的第二氧氮化硅层中的氧含量超过化学计量组成。
另外，在以上述衬底温度形成的绝缘层中，由于硅与氧的键合力较弱，因此，在后面的工序中的加热处理中绝缘层中的氧的一部分脱离。其结果是，被脱离的氧的一部分被供应到半导体层106。
另外，在第二氧氮化硅层的形成条件中，通过增加相对于氧化性气体的包含硅的沉积气体的流量，可以减少第二氧氮化硅层中的缺陷量。典型的是，能够形成缺陷量较少的氧化物绝缘层，其中通过ESR测得的起因于硅悬空键的g＝2.001处出现的信号的自旋密度低于6×1017spins/cm3，优选为3×1017spins/cm3以下，更优选为1.5×1017spins/cm3以下。其结果是，能够提高晶体管的可靠性。
在第二氧氮化硅层的形成工序中，第一氧氮化硅层被用作半导体层106的保护层。因此，可以在减少对半导体层106造成的损伤的同时使用功率密度高的高频功率形成第二氧氮化硅层。
可以在如下条件下形成厚度为20nm的第三氧氮化硅层：例如，作为源气体使用流量为20sccm的硅烷气体及流量为3000sccm的一氧化二氮气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为200Pa，将衬底温度控制为350℃，使用27.12MHz的高频电源供应100W的功率。
在后面的导电层184的形成工序中，第三氧氮化硅层被用作第二氧氮化硅层的保护层。
在工序8结束之后，也可以进行加热处理。例如，也可以在氮气氛中以350℃进行加热处理1小时。另外，在工序8结束之后，也可以进行氧掺杂处理。可以交替反复进行加热处理及氧掺杂处理。
[工序9]
接着，形成用来形成电极108的导电层184(参照图8C)。在本实施方式中，作为导电层184使用铟镓锌氧化物层。更具体而言，作为导电层184使用铟镓锌氧化物的二层叠层。
首先，使用其原子数比为In：Ga：Zn＝4：2：4.1的靶材及氧比率为100％的溅射气体形成厚度为10nm的铟镓锌氧化物层。接着，使用其原子数比为In：Ga：Zn＝4：2：4.1的靶材及氧比率为10％且氩比率为90％的溅射气体形成厚度为90nm的铟镓锌氧化物层。
[工序10]
接着，通过光刻法形成抗蚀剂掩模(未图示)。以该抗蚀剂掩模为掩模，选择性地去除导电层184的一部分，来形成电极108。此时，以电极108为掩模，选择性地去除绝缘层183的一部分，来形成绝缘层107(参照图9A)。通过工序10，使半导体层106的一部分露出。另外，在半导体层106中的与电极108重叠的区域形成沟道。
导电层184及绝缘层183可以利用干蚀刻法或湿蚀刻法等去除。可以利用干蚀刻法和湿蚀刻法的双方。
[工序11]
接着，将杂质引入半导体层106的在工序8中露出的区域。杂质可以利用离子注入法、离子掺杂法或等离子体浸没离子注入法等引入。通过将氮等杂质引入该区域，可以降低该区域的电阻值。
另外，也可以将该区域暴露于氮或惰性气体的等离子体气氛。通过将该区域暴露于等离子体气氛，可以在该区域中产生缺陷，来降低该区域的电阻值。
半导体层106的被引入杂质的区域或者暴露于等离子体气氛的区域可被用作晶体管的源区或漏区。另外，半导体层106的与电极108重叠的区域可被用作沟道形成区。换言之，可以自对准地形成晶体管的源区及漏区。
在本实施方式中，在包含氩及氮的气氛中进行等离子体处理。
[工序12]
接着，形成绝缘层109(参照图9B)。在本实施方式中，作为绝缘层109使用厚度为100nm的氮化硅层。
用于绝缘层109的氮化硅层例如利用PECVD法形成。可以在如下条件下形成氮化硅层：例如，作为源气体使用流量为50sccm的硅烷气体、流量为5000sccm的氮气体以及流量为100sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，将衬底温度控制为220℃，使用27.12MHz的高频电源供应1000W的功率。
氮化硅层为不容易透过杂质的绝缘材料，因此可以防止杂质从上方扩散到半导体层106。另外，半导体层106的与氮化硅层接触的区域在形成氮化硅层时被供应氢或氮等杂质其电阻值降低。因此，可以进一步降低在工序11中说明的可被用作源区的区域及可被用作漏区的区域的电阻值。
[工序13]
接着，形成绝缘层110(参照图9B)。在本实施方式中，作为绝缘层110利用PECVD法形成厚度为300nm的氧氮化硅层。
可以在如下条件下形成可用于绝缘层110的氧氮化硅层：例如，作为源气体使用流量为160sccm的硅烷气体及流量为4000sccm的一氧化二氮气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为200Pa，将衬底温度控制为220℃，使用27.12MHz的高频电源供应1500W的功率。
[工序14]
接着，通过光刻法形成抗蚀剂掩模(未图示)。以该抗蚀剂掩模为掩模选择性地去除绝缘层110及绝缘层109的每一个的一部分，来形成开口111a及开口111b(参照图10A)。此时，半导体层106的一部分露出。
绝缘层110及绝缘层109可以利用干蚀刻法或湿蚀刻法等去除。可以利用干蚀刻法和湿蚀刻法的双方。
[工序15]
接着，形成用来形成电极112a及电极112b的导电层186(参照图10B)。在本实施方式中，作为导电层186使用钛与铜的叠层。具体而言，利用溅射法依次形成厚度为10nm的钛层及厚度为100nm的铜层。
[工序16]
接着，通过光刻法形成抗蚀剂掩模(未图示)。以该抗蚀剂掩模为掩模选择性地去除导电层186的一部分，来形成电极112a及电极112b(参照图11A)。电极112a和电极112b中的一个可被用作源电极，另一个可被用作漏电极。
导电层186可以利用干蚀刻法或湿蚀刻法等去除。可以利用干蚀刻法和湿蚀刻法的双方。
[工序17]
接着，形成具有平坦表面的绝缘层113(参照图11B)。在本实施方式中，作为绝缘层113形成厚度为1.5μm的丙烯酸树脂层。注意，绝缘层113有时根据目的或用途不设置。
通过上述工序，可以形成晶体管100。通过本发明的一个方式，可以使晶体管100的最高工艺温度为400℃以下。因此，可以提高晶体管100的生产率。另外，可以提高包括晶体管100的半导体装置的生产率。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
实施方式2
在本实施方式中，参照附图对实施方式1所示的晶体管100的变形例子进行说明。注意，为了防止重复说明，主要对与晶体管100不同之处进行说明。关于在本实施方式中不说明的部分，可以参照实施方式1。
[变形例子1]
图12A为晶体管100A的平面图。图12B为图12A中的点划线X1-X2所示的部分的截面图(沟道长度方向的截面图)。图13为图12A中的点划线Y1-Y2所示的部分的截面图(沟道宽度方向的截面图)。
晶体管100A与晶体管100具有大致相同的结构，但是不同之处在于晶体管100A包括绝缘层102与衬底101之间的结构体122。在晶体管100A中，半导体层106、电极104及电极108都包括与结构体122重叠的区域。
通过以覆盖结构体122的方式设置绝缘层102，可以使绝缘层102具有凸部。另外，通过调节结构体122的尺寸，可以任意设定凸部的高度或形状。结构体122可以使用前面所述的绝缘材料形成。注意，可以根据目的或用途使用导电材料或半导体材料等形成结构体122。
由于使用结构体122使绝缘层102具有凸部，因此与上述实施方式所示的利用各层的机械强度之差的方法相比，用于晶体管的材料的选择自由度得到提高。因此，可以比较自由地设定绝缘层102、绝缘层103、电极104及绝缘层105的厚度、杨氏模量或应力等。
接着，对晶体管100A的制造方法实例进行说明。
[工序1a]
进行工序1a代替实施方式1所示的工序1。在本实施方式中，在衬底101上形成感光性聚酰亚胺层，通过光刻法形成结构体122(参照图14A)。通过使用感光性聚酰亚胺层，可以以不设置抗蚀剂掩模的状态下形成结构体122。结构体122的高度HS可以通过感光性聚酰亚胺层的厚度来控制。在本实施方式中，形成高度HS为2.0μm的结构体122。
结构体122也可以使用非感光性材料形成。在此情况下，通过使用抗蚀剂掩模等的一般的图案化方法等形成结构体122即可。
[工序2a]
接着，形成绝缘层102(参照图14B)。在本实施方式中，作为绝缘层102，形成不与结构体122重叠的区域的最薄部分的厚度TB为1.0μm的聚酰亚胺层。具体而言，利用液滴喷射法将液状聚酰亚胺涂敷在衬底101及结构体122上，在400℃的氮气氛中进行烧制1小时。
在使用液状材料形成绝缘层102的情况下，绝缘层102的与结构体122的顶端部分重叠的部分的厚度TG及厚度TB根据该材料的粘度及涂敷量等决定。另外，凸部的高度H为从高度HS与厚度TG的总和减去厚度TB的值。
结构体122及绝缘层102优选使用具有相同的成分的材料形成。
工序1b之后的工序可以与实施方式1中说明的工序2以后的工序同样地进行。
[变形例子2]
图15A为晶体管100B的平面图。图15B为图15A中的点划线X1-X2所示的部分的截面图(沟道长度方向的截面图)。图16为图15A中的点划线Y1-Y2所示的部分的截面图(沟道宽度方向的截面图)。
晶体管100B具有从晶体管100A去除电极104的结构。根据晶体管被要求的性能或目的等，可以不设置电极104。当不设置电极104时，晶体管的制造工序数减少，所以可以降低制造成本。另外，可以提高晶体管的制造成品率。
[变形例子3]
图17A为晶体管100C的平面图。图17B为图17A中的点划线X1-X2所示的部分的截面图(沟道长度方向的截面图)。图18为图17A中的点划线Y1-Y2所示的部分的截面图(沟道宽度方向的截面图)。
通过设置多个结构体122，可以使绝缘层102具有凹部。晶体管100C与晶体管100A具有同样的结构。注意，晶体管100C与晶体管100A的不同之处在于半导体层106、电极104及电极108的每一个包括与绝缘层102的凹部重叠的区域。在晶体管100C中，沟道形成区包括与绝缘层102的凹部重叠的区域。另外，在晶体管100C中，沟道形成区包括不与绝缘层102的凸部重叠的区域。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
实施方式3
参照附图对具有与上述实施方式所示的晶体管100、晶体管100A、晶体管100B及晶体管100C不同结构的晶体管150进行说明。注意，为了防止重复说明，主要对与晶体管100不同之处进行说明。关于在本实施方式中不说明的部分，可以参照上述实施方式。
<晶体管150的结构实例>
图19A为晶体管150的平面图。图19B为图19A中的点划线X1-X2所示的部分的截面图(沟道长度方向的截面图)。图20为图19A中的点划线Y1-Y2所示的部分的截面图(沟道宽度方向的截面图)。
本实施方式所示的晶体管150为顶栅型晶体管的一种。晶体管150隔着绝缘层102及绝缘层103设置在衬底101上。晶体管150包括电极104、绝缘层105、半导体层106(半导体层106_1、半导体层106_2)、电极112a、电极112b、绝缘层115、绝缘层116、绝缘层117及电极108。
电极112a可被用作源电极和漏电极中的一个。电极112b可被用作源电极和漏电极中的另一个。另外，也可以在晶体管150上设置具有平坦表面的绝缘层113。
另外，也可以通过作为绝缘层105使用不易透过杂质的绝缘材料，来省略绝缘层103(参照图21A及图21B)。图21A为对应于图19B的截面图。图21B为对应于图20的截面图。
图19A至图20所示的晶体管150示出半导体层106为半导体层106_1与半导体层106_2的二层的例子。注意，半导体层106可以为单层，也可以为三层以上的叠层。例如，如图22A所示，半导体层106可以为半导体层106_1的单层。另外，例如，如图22B所示，半导体层106也可以为半导体层106_1、半导体层106_2及半导体层106_3的三层。当然，半导体层106可以为四层以上。图22A及图22B都是对应于图19B的截面图。
在晶体管150中，在平面图中与电极104重叠且夹在电极112a与电极112b之间的半导体层106中的区域被用作沟道形成区。另外，半导体层106的与电极112a接触的区域被用作源区和漏区中的一个。另外，半导体层106的与电极112b接触的区域被用作源区和漏区中的另一个。具体而言，图19B所示的区域106c被用作沟道形成区。图19B所示的区域106s被用作源区和漏区中的一个。图19B所示的区域106d被用作源区和漏区中的另一个。
注意，在图20以后的附图中，有时省略区域106c、区域106s及区域106d的图示。
晶体管150的沟道长度L为从电极112a的与半导体层106重叠的端部到电极112b的与半导体层106重叠的端部的长度(参照图19A及图19B)。晶体管150的沟道形成区与绝缘层102的凸部重叠。
<晶体管150的制造方法实例>
参照图23A至图26B对晶体管150的制造方法实例进行说明。图23A至图26B所示的截面图相当于图19A中的点划线X1-X2所示的部分的截面。注意，为了防止重复说明，主要对与晶体管100的制造方法不同之处进行说明。关于在本实施方式中不说明的部分，可以参照实施方式1等。
首先，与晶体管100的制造方法同样地进行到工序5为止的工序。
[工序1b]
接着，形成半导体层182_1，在半导体层182_1上形成半导体层182_2(参照图23A)。可以在形成半导体层182_1之前供应氧气体来产生等离子体。由此可以对作为半导体层182_1的被形成面的绝缘层105添加氧。
在本实施方式中，作为半导体层182_1利用溅射法使用其原子数比为In：Ga：Zn＝4：2：4.1的靶材形成铟镓锌氧化物。作为溅射气体，使用氧或者氧与稀有气体的混合气体。在本实施方式中，作为溅射气体使用氧与氩的混合气体(氧流量比为10％)。
接着，作为半导体层182_2，利用溅射法使用其原子数比为In：Ga：Zn＝1：1：1.2的靶材形成铟镓锌氧化物。另外，作为溅射气体使用氧或者氧与稀有气体的混合气体。例如，作为溅射气体使用氧比率为100％的气体。用来形成半导体层182_2的溅射气体的氧流量比优选为70％以上，更优选为80％以上，进一步优选为100％。通过提高溅射气体的氧比率(流量比)，可以提高氧化物半导体层的结晶性。
如前面所述，用来形成半导体层106_2的氧化物半导体层优选使用结晶性高的氧化物半导体层。例如，在后面的用来形成电极112a及电极112b的蚀刻工序中，有时所露出的半导体层106的一部分被蚀刻而使半导体层106受到损伤。结晶性高的氧化物半导体层不容易在该蚀刻工序中被蚀刻。通过作为半导体层106_2使用结晶性高的氧化物半导体层，可以降低该蚀刻工序中在氧化物半导体层中产生的损伤。因此，可以提高晶体管的可靠性。
注意，通过在形成半导体层182_2之后引入杂质元素，可以改变晶体管150的阈值电压。杂质元素可以通过利用离子注入法、离子掺杂法、等离子体浸没离子注入法或者使用包含杂质元素的气体的等离子体处理等来引入。
另外，可以在形成半导体层182_2之后进行加热处理或氧掺杂处理。可以反复进行加热处理及氧掺杂处理。
此外，在氮或稀有气体气氛下进行加热处理之后，也可以在氧或超干燥空气气氛下进行加热处理。其结果是，可以在使氧化物半导体层中的氢、水等脱离的同时将氧供应到氧化物半导体层中。其结果是，可以减少氧化物半导体层中的氧缺陷。
[工序2b]
接着，与如前面所述的工序7同样，通过光刻法形成抗蚀剂掩模(未图示)。以该抗蚀剂掩模为掩模，选择性地去除半导体层182_1及半导体层182_2的一部分，来形成岛状半导体层106_1及半导体层106_2(参照图23B)。
[工序3b]
接着，与如前面所述的工序15同样，形成用来形成电极112a及电极112b的导电层186(参照图24A)。在本实施方式中，作为导电层186，使用钨、铝及钛的叠层。具体而言，利用溅射法依次形成厚度为50nm的钨层、厚度为400nm的铝层及厚度为100nm的钛层。
[工序4b]
接着，与如前面所述的工序16同样，通过光刻法形成抗蚀剂掩模(未图示)。以该抗蚀剂掩模为掩模选择性地去除导电层186的一部分，来形成电极112a及电极112b(参照图24B)。电极112a和电极112b中的一个可被用作源电极，另一个可被用作漏电极。此时，露出的半导体层106_2的一部分有可能被去除。
[工序5b]
接着，依次形成绝缘层115、绝缘层116及绝缘层117(参照图25A)。
在本实施方式中，作为绝缘层115在如下条件下形成厚度为30nm的氧氮化硅层：作为源气体使用流量为50sccm的硅烷气体及流量为2000sccm的一氧化二氮气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为20Pa，将衬底温度控制为350℃，使用27.12MHz的高频电源供应130W的功率。
作为绝缘层116在如下条件下形成厚度为400nm的氧氮化硅层：作为源气体使用流量为160sccm的硅烷气体及流量为4000sccm的一氧化二氮气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为200Pa，将衬底温度控制为220℃，使用27.12MHz的高频电源供应1500W的功率。
绝缘层116优选为包含过剩氧的绝缘层。此外，优选使绝缘层116中的缺陷量较少，典型的是，通过ESR测得的起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度低于1.5×1018spins/cm3，更优选为1×1018spins/cm3以下。由于绝缘层116与绝缘层115相比离半导体层106更远，所以绝缘层116的缺陷密度也可以高于绝缘层115。
作为绝缘层116也可以在如下条件下形成氧化硅层或氧氮化硅层：将衬底保持为180℃以上且400℃以下，将源气体引入反应室中并将反应室内的压力设定为100Pa以上且250Pa以下，优选设定为100Pa以上且200Pa以下，并且对设置在反应室内的电极供应0.17W/cm2以上且0.5W/cm2以下，更优选为0.25W/cm2以上且0.35W/cm2以下的高频功率。
当形成绝缘层116时，在具有上述压力的反应室内供应具有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得到提高。即，反应室内的氧自由基增加，促进源气体的氧化。因此，使得所形成的绝缘层116中的氧含量超过化学计量组成。
另外，在以上述衬底温度形成的绝缘层中，由于硅与氧的键合力较弱，因此，在后面的工序中的加热处理中绝缘层中的氧的一部分脱离。其结果是，可以形成氧含量超过化学计量组成且包含过剩氧的绝缘层。
另外，在绝缘层116的形成条件中，通过增加相对于氧化性气体的包含硅的沉积气体的流量，可以减少绝缘层116中的缺陷量。典型的是，能够形成缺陷量较少的氧化物绝缘层，其中通过ESR测得的起因于硅悬空键的g＝2.001处出现的信号的自旋密度低于6×1017spins/cm3，优选为3×1017spins/cm3以下，更优选为1.5×1017spins/cm3以下。其结果是，能够提高晶体管的可靠性。
在绝缘层116的形成工序中，绝缘层115被用作半导体层106的保护层。因此，可以在减少对半导体层106造成的损伤的同时使用功率密度高的高频功率形成绝缘层116。
作为绝缘层117在如下条件下形成厚度为100nm的氮化硅层：作为源气体使用流量为50sccm的硅烷气体、流量为5000sccm的氮气体以及流量为100sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，将衬底温度控制为350℃，使用27.12MHz的高频电源供应1000W的功率。
[工序6b]
接着，与前面所述的工序9同样，形成用来形成电极108的导电层184(参照图25B)。在本实施方式中，作为导电层184，利用溅射法形成厚度为100nm的包含硅的铟锡氧化物层。
[工序7b]
接着，与前面所述的工序10同样，通过光刻法形成抗蚀剂掩模(未图示)。以该抗蚀剂掩模为掩模，选择性地去除导电层184的一部分，来形成电极108(参照图26A)。
[工序8b]
接着，形成具有平坦表面的绝缘层113(参照图26B)。在本实施方式中，作为绝缘层113形成厚度为1.5μm的丙烯酸树脂层。注意，绝缘层113有时根据目的或用途不设置。
通过上述工序，可以形成晶体管150。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
实施方式4
在本实施方式中，参照附图对实施方式3所示的晶体管150的变形例子进行说明。注意，为了防止重复说明，主要对与晶体管150不同之处进行说明。关于在本实施方式中不说明的部分，可以参照实施方式3。
[变形例子1]
图27A为晶体管150A的平面图。图27B为图27A中的点划线X1-X2所示的部分的截面图(沟道长度方向的截面图)。图28为图27A中的点划线Y1-Y2所示的部分的截面图(沟道宽度方向的截面图)。
晶体管150A与晶体管150具有大致相同的结构，但是不同之处在于晶体管150A包括绝缘层102与衬底101之间的结构体122。在晶体管150A中，半导体层106、电极104及电极108都包括与结构体122重叠的区域。
结构体122的效果和结构体的制造方法已在实施方式2中进行说明，因此在本实施方式中省略说明。
[变形例子2]
图29A为晶体管150B的平面图。图29B为图29A中的点划线X1-X2所示的部分的截面图(沟道长度方向的截面图)。图30为图29A中的点划线Y1-Y2所示的部分的截面图(沟道宽度方向的截面图)。
晶体管150B具有从晶体管150A去除电极108的结构。根据晶体管被要求的性能或目的等，可以不设置电极108。当不设置电极108时，晶体管的制造工序数减少，所以可以降低制造成本。另外，可以提高晶体管的制造成品率。
[变形例子3]
图31A为晶体管150C的平面图。图31B为图31A中的点划线X1-X2所示的部分的截面图(沟道长度方向的截面图)。图32为图31A中的点划线Y1-Y2所示的部分的截面图(沟道宽度方向的截面图)。
通过设置多个结构体122，可以使绝缘层102具有凹部。晶体管150C与晶体管150A具有同样的结构。注意，晶体管150C与晶体管150A的不同之处在于半导体层106、电极104及电极108的每一个包括与绝缘层102的凹部重叠的区域。在晶体管150C中，沟道形成区包括与绝缘层102的凹部重叠的区域。另外，在晶体管150C中，沟道形成区包括不与绝缘层102的凸部重叠的区域。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
实施方式5
在本实施方式中，作为使用本说明书等中公开的晶体管的半导体装置的例子对显示装置及显示模块进行说明。
参照附图说明显示装置200的结构实例。在本实施方式中，主要例示出作为显示元件使用发光元件的发光显示装置。此外，作为显示装置200，例示出顶部发射结构(顶面发射结构)的显示装置。注意，作为显示装置200也可以采用底部发射结构(底面发射结构)或者双发射结构(双表面发射结构)的显示装置。
注意，也可以通过作为显示元件使用液晶元件，来使显示装置200制成液晶显示装置。
<显示装置的结构实例>
图34A为显示装置200的立体图，作为外部电极的FPC(Flexible PrintedCircuit)224连接到该显示装置200。图34B为图34A的点划线A1-A2所示的部分的截面图。
本实施方式所示的显示装置200包括显示区域231、电路232及电路233。显示区域231包括多个像素。一个像素包括包含电极215、EL层217及电极218的发光元件225及晶体管251。晶体管251与发光元件225电连接。晶体管251具有控制发光元件225的发光量的功能。显示装置200包括端子电极216。发光元件225例如具有发射白色光的功能。
端子电极216通过各向异性导电层223与FPC224电连接。端子电极216的一部分与电路232和/或电路233电连接。端子电极216使用与用来形成电极112a及电极112b的导电层相同的导电层形成。
电路232以及电路233由多个晶体管252构成。电路232以及电路233具有决定将经过FPC224供应的信号供应给显示区域231中的哪个发光元件225的功能。
作为晶体管251及晶体管252，可以使用上述实施方式所公开的晶体管。例如，可以使用晶体管100或晶体管150等。晶体管251及晶体管252上形成有绝缘层113，绝缘层113上形成有电极215。电极215在形成在绝缘层113中的开口中与晶体管251的漏电极电连接。另外，电极215上形成有隔壁214，电极215及隔壁214上形成有EL层217及电极218。
显示装置200具有衬底211及衬底221隔着粘合层220贴合在一起的结构。
衬底211的一个面隔着粘合层212邻近于绝缘层102。衬底221的一个面隔着粘合层244邻近于绝缘层245。衬底221的一个面隔着绝缘层245形成有遮光层264。衬底221的一个面隔着绝缘层245形成有着色层266及保护层268。
着色层266与发光元件225重叠。着色层266具有透过特定波长范围的光的功能。发光元件225所发射的白色光透过着色层266而变换为具有特定波长范围的光。例如，通过使用透过红色波长范围的光的着色层266，可以将该白色光变换为红色光。另外，通过使用透过绿色波长范围的光的着色层266，可以将该白色光变换为绿色光。另外，通过使用透过蓝色波长范围的光的着色层266，可以将该白色光变换为蓝色光。
如此，可以实现发射特定波长范围的光的像素。此外，通过将发射红色光的像素、发射绿色光的像素以及发射蓝色光的像素总用作一个像素并控制每个像素的发光量，能够实现全彩色显示。由此，该三个像素被用作子像素。另外，由三个子像素所发射的光的颜色不局限于红色、绿色、蓝色的组合，也可以是黄色、青色、品红色。
另外，也可以将四个子像素总用作一个像素。例如，也可以对分别发射红色光、绿色光、蓝色光的三个子像素追加发射白色光的子像素。通过追加控制白色光的子像素，能够提高显示区域的亮度。通过增加用作一个像素的子像素的数量可以适当地组合发射红色、绿色、蓝色、黄色、青色及品红色等的光的子像素而使用，由此可以扩大能够再现的色域。
注意，发光元件225所发射的光不局限于白色。例如，通过使用发射红色光的发光元件225、发射绿色光的发光元件225及发射蓝色光的发光元件225等，可以省略着色层266。
另外，也可以将透过红色波长范围的光的着色层266重叠于发射红色光的发光元件225。另外，也可以将透过绿色波长范围的光的着色层266重叠于发射绿色光的发光元件225。另外，也可以将透过蓝色波长范围的光的着色层266重叠于发射蓝色光的发光元件225。通过将着色层266重叠于发光元件225，可以减轻外光的反射眩光，可以提高显示装置的显示品质。
当将像素配置为1920×1080的矩阵状时，可以实现能够以所谓全高清(也称为“2K分辨率”、“2K1K”或“2K”等)的分辨率显示的显示装置200。另外，例如，当将像素配置为3840×2160的矩阵状时，可以实现能够以所谓超高清(也称为“4K分辨率”、“4K2K”或“4K”等)的分辨率显示的显示装置200。另外，例如，当将像素配置为7680×4320的矩阵状时，可以实现能够以所谓超高清(也称为“8K分辨率”、“8K4K”或“8K”等)的分辨率显示的显示装置200。通过增加像素，还可以实现能够以16K或32K的分辨率进行显示的显示装置200。
作为衬底211及衬底221，可以使用有机树脂等柔性材料等。在显示装置200为底部发射结构的显示装置或者双发射结构的显示装置的情况下，衬底211使用能够使从EL层217发射的光透过的材料。另外，在显示装置200为顶部发射结构的显示装置或者双发射结构的显示装置的情况下，衬底221使用能够使从EL层217发射光透过的材料。
衬底211及衬底221的厚度优选为5μm以上且100μm以下，更优选为10μm以上且50μm以下。另外，衬底211和/或衬底221也可以是包括多个层的叠层衬底。
衬底211与衬底221优选使用同一材料形成并具有同一厚度。但是，也可以根据目的而使用不同材料形成或具有不同厚度。
作为可用于衬底211及衬底221的具有柔性及可见光透光性的材料的例子，有聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚丙烯腈树脂、聚酰亚胺树脂、聚甲基丙烯酸甲酯树脂、聚碳酸酯树脂、聚醚砜树脂、聚酰胺树脂、环烯烃树脂、聚苯乙烯树脂、聚酰胺酰亚胺树脂、聚氯乙烯树脂、聚四氟乙烯(PTFE)等。另外，在无需使光透过的情况下，也可以使用非透光性的衬底。例如，作为衬底221或衬底211，也可以使用铝等。
此外，衬底221及衬底211的热膨胀系数优选为30ppm/K以下，更优选为10ppm/K以下。另外，也可以在衬底221及衬底211的表面预先形成具有低透水性的保护膜，诸如氮化硅或氧氮化硅等含有氮和硅的膜、氮化铝等含有氮和铝的膜等。另外，作为衬底221及衬底211，也可以使用在纤维体中浸渗有有机树脂的结构体(所谓的预浸料)。
通过使用这种衬底，能够提供一种不易碎裂的显示装置。另外，能够提供一种轻量的显示装置。此外，能够提供一种容易弯曲的显示装置。
<像素电路的结构实例>
接着,参照图35A至图35C说明显示装置200的更具体的结构实例。图35A是说明显示装置200的结构的方框图。显示装置200包括显示区域231、电路232及电路233。电路232例如被用作扫描线驱动电路。另外，电路233例如被用作信号线驱动电路。
显示装置200包括：大致彼此平行地配置且其电位被电路232控制的m个扫描线235；以及大致彼此平行地配置且其电位被电路233控制的n个信号线236。显示区域231包括配置为m行n列的矩阵状的多个像素230。m、n都是1以上的自然数。
在显示区域231中，各扫描线235与像素230当中的配置在某一行的n个像素230电连接。各信号线236与像素230当中的配置在某一列的m个像素230电连接。
有时将电路232及电路233总称为驱动电路部。像素230包括像素电路237及发光元件225。像素电路237是驱动发光元件225的电路。驱动电路部所包括的晶体管可以与构成像素电路237的晶体管同时形成。也就是说，通过利用本说明书等所公开的晶体管，可以将驱动电路部的一部分或整体与像素部形成在同一衬底上，由此可以形成系统化面板(system-on-panel)。
另外，也可以将驱动电路部的一部分或全部形成于其他衬底上而与显示装置200电连接。例如，也可以使用单晶衬底形成驱动电路部的一部分或全部而使其与显示装置200电连接。
图35B及图35C示出可用于图35A所示的显示装置的像素230的电路结构。
[发光显示装置用像素电路的例子]
图35B所示的像素电路237包括晶体管431、电容器438、晶体管433以及晶体管434。另外，像素电路237与可被用作显示元件的发光元件225电连接。
晶体管431的源极和漏极中的一个电连接于被供应数据信号的布线(下面称为信号线DL_n)。并且，晶体管431的栅极电连接于被供应栅极信号的布线(下面称为扫描线GL_m)。
晶体管431具有控制将数据信号写入到节点435的功能。
电容器438的一对电极中的一个电连接于节点435，另一个电连接于节点437。另外，晶体管431的源极和漏极中的另一个电连接于节点435。
电容器438具有保持写入到节点435的数据的保持电容器的功能。
晶体管433的源极和漏极中的一个电连接于电位供应线VL_a，另一个电连接于节点437。并且，晶体管433的栅极电连接于节点435。
晶体管434的源极和漏极中的一个电连接于电位供应线V0，另一个电连接于节点437。并且，晶体管434的栅极电连接于扫描线GL_m。
发光元件225的阳极和阴极中的一个电连接于电位供应线VL_b，另一个电连接于节点437。
作为发光元件225，例如可以使用有机电致发光元件(也称为“有机EL元件”)等。但是，发光元件225不限定于此，例如也可以使用由无机材料构成的无机EL元件。
作为电源电位，例如可以使用相对高电位一侧的电位或低电位一侧的电位。将高电位一侧的电源电位称为高电源电位(也称为“VDD”)，将低电位一侧的电源电位称为低电源电位(也称为“VSS”)。此外，也可以将接地电位用作高电源电位或低电源电位。例如，在高电源电位为接地电位的情况下，低电源电位为低于接地电位的电位，在低电源电位为接地电位的情况下，高电源电位为高于接地电位的电位。
例如，电位供应线VL_a和电位供应线VL_b中的一个被施加高电源电位VDD，而另一个被施加低电源电位VSS。
在包括图35B所示的像素电路237的显示装置中，由电路232依次选择各行的像素电路237，由此使晶体管431及晶体管434成为导通状态来将数据信号写入到节点435。
由于晶体管431及晶体管434成为关闭状态，数据信号被写入到节点435的像素电路237成为保持状态。再者，根据写入到节点435的数据信号的电位，控制流过在晶体管433的源极与漏极之间的电流量，并且，发光元件225以对应于流过的电流量的亮度发光。通过逐行依次进行上述步骤，可以显示图像。
[液晶显示装置用像素电路的例子]
图35C所示的像素电路237包括晶体管431以及电容器438。另外，像素电路237与可被用作显示元件的液晶元件432电连接。
根据像素电路237的规格适当地设定液晶元件432的一对电极中的一个的电位。根据写入到节点436的数据设定液晶元件432的取向状态。此外，也可以对多个像素电路237分别具有的液晶元件432的一对电极中的一个供应共同电位(公共电位)。另外，对各行的像素电路237的每个液晶元件432的一对电极中的一个供应不同的电位。
作为具备液晶元件432的显示装置的驱动方法，例如可以使用下列模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：轴对称排列微单元)模式；OCB(Optically Compensated Birefringence：光学补偿双折射)模式；FLC(Ferroelectric Liquid Crystal：铁电液晶)模式；AFLC(AntiFerroelectric LiquidCrystal：反铁电液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直取向构型)模式；IPS模式；FFS模式；或者TBA(Transverse Bend Alignment：横向弯曲取向)模式等。另外，作为显示装置的驱动方法，除了上述驱动方法之外，还有ECB(ElectricallyControlled Birefringence：电控双折射)模式、PDLC(Polymer Dispersed LiquidCrystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物网络型液晶)模式、宾主模式等。但是并不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方式。
此外，也可以使用包含呈现蓝相(Blue Phase)的液晶和手性试剂的液晶组成物形成液晶元件432。呈现蓝相的液晶的响应速度快，即为1msec以下，并且其具有光学各向同性，因此无需取向处理，且视角依赖性小。
在第m行第n列的像素电路237中，晶体管431的源极和漏极中的一个电连接于信号线DL_n，另一个电连接于节点436。晶体管431的栅极电连接于扫描线GL_m。晶体管431具有控制将数据信号写入到节点436的功能。
电容器438的一对电极中的一个电连接于被供应特定电位的布线(电容线CL)，另一个电连接于节点436。另外，液晶元件432的一对电极的另一个电连接于节点436。此外，电容线CL的电位值根据像素电路237的规格适当地设定。电容器438具有保持写入到节点436的数据的保持电容器的功能。
例如，在包括图35C所示的像素电路237的显示装置中，由电路232依次选择各行的像素电路237，由此使晶体管431成为导通状态来将数据信号写入到节点436。
通过使晶体管431成为关闭状态，数据信号被写入到节点436的像素电路237成为保持状态。通过逐行依次进行上述步骤，可以在显示区域231上显示图像。
[显示元件]
作为本发明的一个方式的显示装置可以采用各种方式或具有各种显示元件。作为显示元件的例子，有其对比度、亮度、反射率、透射率等因电或磁作用而变化的显示媒体，诸如电致发光(EL)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件)、LED(白色LED、红色LED、绿色LED、蓝色LED等)、晶体管(根据电流而发光的晶体管)、电子发射元件、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、使用MEMS(微电子机械系统)的显示元件、数字微镜设备(DMD)、数码微快门(DMS)、MIRASOL(注册商标)、干涉调制(IMOD)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件、电润湿(electrowetting)元件、压电陶瓷显示器、使用碳纳米管的显示元件等。另外，也可以作为显示元件使用量子点。作为使用EL元件的显示装置的例子，有EL显示器等。作为使用电子发射元件的显示装置的例子，有场致发射显示器(FED)或表面传导电子发射显示器(SED：Surface-conduction Electron-emitterDisplay)等。作为使用量子点的显示装置的例子，有量子点显示器等。作为使用液晶元件的显示装置的例子，有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。作为使用电子墨水、电子粉流体(注册商标)或电泳元件的显示装置的例子，有电子纸等。此外，显示装置也可以为等离子体显示器面板(PDP)。显示装置也可以为视网膜扫描型成像装置。
注意，当实现半透射型液晶显示器或反射型液晶显示器时，使像素电极的一部分或全部具有作为反射电极的功能即可。例如，使像素电极的一部分或全部包含铝、银等即可。并且，此时也可以将SRAM等存储电路设置在反射电极下方。由此，可以进一步降低功耗。
注意，当使用LED时，也可以在LED的电极或氮化物半导体之下设置石墨烯或石墨。石墨烯或石墨也可以是层叠多个层的多层膜。如此，通过设置石墨烯或石墨，容易在其上形成氮化物半导体，例如形成具有结晶的n型GaN半导体层等。再者，可以在其上还设置具有结晶的p型GaN半导体层等构成LED。另外，也可以在石墨烯或石墨和具有结晶的n型GaN半导体层之间设置AlN层。此外，也可以通过MOCVD(Metal Organic Chemical Vapor Deposition)形成LED所包括的GaN半导体层。注意，通过设置石墨烯，也可以采用溅射法形成LED所包括的GaN半导体层。
<显示装置的制造方法实例>
[元件衬底的制造]
首先，在衬底101上形成剥离层242，在剥离层242上形成绝缘层102(参照图36A)。以后，与实施方式1中说明的制造方法同样地进行到形成绝缘层113为止的工序。在本实施方式中，作为剥离层242使用具有通过光的吸收引起的发热释放氢的功能的层。作为这样的层，例如，可以使用氢化非晶硅(a-Si：H)层。氢化非晶硅层例如可以利用PECVD法使用包含硅烷(SiH4)的成膜气体形成。作为剥离层242也可以使用具有结晶性的硅层。为了使剥离层242包含多量的氢，也可以在形成剥离层242之后在包含氢的气氛下进行加热处理。
剥离层242的厚度例如优选为1nm以上且200nm以下，更优选为5nm以上且100nm以下。
在形成绝缘层113之后，在与电极112b重叠的区域形成开口129。另外，作为绝缘层113使用具有感光性的材料，不使用抗蚀剂掩模也可以形成开口129。在开口129的底部电极112b的表面的一部分露出。
接着，在绝缘层113上形成电极215(参照图36B)。电极215优选使用高效地反射在后面形成的EL层217所发射的光的导电材料形成。电极215不局限于单层，也可以采用多个层的叠层结构。例如，当将电极215用作阳极时，与EL层217接触的层也可以为其功函数大于EL层217且具有透光性的层诸如铟锡氧化物层等，并且可以接触于该层地设置反射率较高的层(铝层、包含铝的合金层或银层等)。
通过在绝缘层113上形成将成为电极215的导电层，在该导电层上形成抗蚀剂掩模，并对该导电层的没有被抗蚀剂掩模覆盖的区域进行蚀刻，由此可以形成电极215。作为该导电层的蚀刻方法，可以使用干蚀刻法和湿蚀刻法中的一种或两种。抗蚀剂掩模可以适当地使用光刻法、印刷法、喷墨法等形成。当通过喷墨法形成抗蚀剂掩模时不使用光掩模，因此能够减少制造成本。在形成电极215之后，去除抗蚀剂掩模。
接着，形成分隔壁214(参照图36C)。分隔壁214是为了防止相邻的像素中的发光元件225之间非意图地电短路并防止从发光元件225非意图地发光而设置的。此外，当使用金属掩模形成将在后面说明的EL层217时，分隔壁214还具有不使金属掩模与电极215接触的功能。分隔壁214可以使用环氧树脂、丙烯酸树脂、酰亚胺树脂等有机树脂、氧化硅等无机材料形成。分隔壁214的侧壁优选形成为锥形形状或具有连续曲率的倾斜面。通过作为分隔壁214的侧壁采用上述形状，可以实现在后面形成的EL层217或电极218的良好的覆盖性。
接着，形成EL层217。关于EL层217的结构，将在实施方式8中进行说明。
在本实施方式中，由于将电极218用作阴极，所以优选使用能够将电子注入EL层217且功函数小的材料形成电极218。此外，作为电极218，除了由功函数小的金属形成的单层之外，还可以使用在由功函数小的碱金属或碱土金属形成的几nm厚的缓冲层上层叠有铝等金属材料、铟锡氧化物等导电氧化物材料或者半导体材料的叠层。此外，缓冲层也可以使用碱土金属的氧化物、卤化物或镁-银等合金。
此外，在透过电极218提取EL层217所发射的光的情况下，电极218优选具有可见光透光性。电极215、EL层217及电极218构成发光元件225(参照图36D)。
在本实施方式中，将设置有晶体管及发光元件225的衬底101称为元件衬底271。
[对置衬底的制造]
在衬底241上形成剥离层243及绝缘层245(参照图37A)。作为衬底241，可以使用与衬底101相同的材料。剥离层243可以使用与剥离层242相同的材料及方法形成。绝缘层245可以使用与绝缘层102相同的材料及方法形成。
接着，在绝缘层245上形成遮光层264(参照图37B)。然后，形成着色层266(参照图37C)。
遮光层264及着色层266通过使用各种材料并利用印刷法、喷墨法、光刻法在所需的位置形成。
接着，在遮光层264及着色层266上形成保护层268(参照图37D)。
作为保护层268，例如可以使用丙烯酸树脂、环氧树脂、聚酰亚胺等的有机绝缘层。通过形成保护层268，例如可以抑制包含在着色层266中的杂质等扩散到发光元件225一侧。注意，不一定必须设置保护层268，也可以不形成保护层268。
另外，作为保护层268也可以形成具有透光性的导电层。通过作为保护层268设置具有透光性的导电层，能够使从发光元件225发射的光透过保护层268，并能够防止离子化的杂质透过保护层268。
具有透光性的导电层例如可以使用氧化铟、铟锡氧化物(ITO：Indium TinOxide)、铟锌氧化物、氧化锌、添加有镓的氧化锌等形成。另外，还可以使用石墨烯等或形成为薄到其允许具有透光性的金属层。
通过上述工序，可以在衬底241上设置着色层266等结构物。在本实施方式中，将设置有着色层266等的衬底241称为对置衬底281。
[贴合元件衬底与对置衬底]
接着，以使元件衬底271所包括的发光元件225与对置衬底281所包括的着色层266相对的方式将元件衬底271与对置衬底281隔着粘合层220贴合在一起(参照图38)。
作为粘合层220可以使用光固化粘合剂、反应固化粘合剂、热固化粘合剂或厌氧粘合剂。例如，可以使用环氧树脂、丙烯酸树脂、亚胺树脂等。在是顶部发射结构的情况下，当在粘合层220中混合光的波长以下的尺寸的干燥剂(沸石等)或具有高折射率的填料(氧化钛、锆等)时，EL层217所发射的光的提取效率得到提高，所以是优选的。
接着，穿过衬底241对剥离层243照射激光272(参照图39A)。激光272也可以同时照射到剥离层243的所有的剥离对象区域。另外，也可以将该剥离对象区域分为多个区域且依次对各区域照射激光272。作为激光272也可以使用线状激光。
另外，也可以以相对地移动激光272和/或衬底241的方式对剥离对象区域照射激光272。例如，在作为激光272使用线状激光的情况下，沿着激光272的短轴方向相对地移动激光272和/或衬底241。
通过照射激光272，剥离层243被加热，氢从剥离层243释放出来。此时，气体状氢释放出来。被释放的气体留在剥离层243与绝缘层245的界面附近或者剥离层243与衬底241的界面附近。其结果是，尤其是剥离层243与绝缘层245的密接性降低，可以实现容易将衬底241及剥离层243从绝缘层245分离的状态。
包含在剥离层243中的氢的一部分有时残留在剥离层243中。因此，剥离层243有可能脆化而引起容易在剥离层243的内部发生分离的状态。
作为激光272，优选使用至少其一部分透过衬底241且具有吸收到剥离层243的波长的光。激光272优选为具有吸收到绝缘层245的波长的光。
绝缘层245有时吸收激光272的一部分。由此，可以抑制透过剥离层243的激光272照射到晶体管等元件而影响到元件特性。
激光272优选为可见光线至紫外线的波长范围的光。例如，可以使用波长为200nm以上且400nm以下的光，优选使用波长为250nm以上且350nm以下的光。尤其是，在使用波长为308nm的准分子激光时，生产性优良，所以是优选的。由于准分子激光能够用于LTPS(LowTemperature Poly-silicon：多晶硅)中的激光晶化，所以可以使用现有的LTPS生产线的装置，不需要新的设备投资，所以是优选的。此外，也可以使用Nd：YAG激光的第三谐波的波长为355nm的UV激光等固体UV激光(也称为半导体UV激光)。由于固体激光不使用气体，与准分子激光相比，可以实现大约三分之一的运行成本，所以是优选的。此外，也可以使用微微秒激光等脉冲激光。
接着，将衬底241及剥离层243从绝缘层245剥离(参照图39B)。例如，通过对衬底241施加拉伸垂直方向的力量，可以从绝缘层245分离衬底241及剥离层243。具体而言，通过吸附衬底241的顶面的一部分向上方拉伸，可以剥离衬底241及剥离层243。此时，优选将刀具等锐利的形状的器具插入衬底241与绝缘层245之间来形成分离起点。
接着，隔着粘合层244将衬底221贴合到绝缘层245(参照图40A)。作为粘合层244，可以使用紫外线固化粘合剂等光固化粘合剂、反应固化粘合剂、热固化粘合剂、厌氧粘合剂等各种固化粘合剂。另外，也可以使用粘合薄片等。
接着，穿过衬底101对剥离层242照射激光272(参照图40B)。激光272也可以同时照射到剥离层242的所有的剥离对象区域。另外，也可以将该剥离对象区域分为多个区域且依次对各区域照射激光272。作为激光272也可以使用线状激光。
接着，将衬底101及剥离层242从绝缘层245剥离(参照图41A)。与前面所述的将衬底241及剥离层243从绝缘层245剥离的情况同样地将衬底101及剥离层242从绝缘层245剥离。
接着，隔着粘合层212将衬底211贴合到绝缘层245(参照图41B)。粘合层212与粘合层244可以使用同样的材料。衬底211与衬底221可以使用同样的材料。
接着，为了使端子电极216露出，去除绝缘层113、粘合层220、保护层268、着色层266、绝缘层245、粘合层244及衬底221的一部分(参照图42A)。
接着，将FPC224通过各向异性导电层223电连接到端子电极216(参照图42B)。通过上述步骤，可以制造连接有FPC224的显示装置200。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
实施方式6
在本实施方式中，对显示装置的其他的例子进行说明。注意，为了避免重复的说明，在本实施方式中，主要对与上述实施方式不同的部分进行说明。关于在本实施方式中不说明的部分，可以参照其他的实施方式等。
图43A至图43C示出本实施方式的显示装置的平面图。在图43A中，以围绕显示区域231的方式设置有密封剂4005。衬底211及衬底221包括隔着密封剂4005彼此重叠的区域。衬底211及衬底221还包括隔着显示区域231彼此重叠的区域。
在图43A所示的显示装置中，在衬底211上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体或多晶半导体形成在另行准备的衬底上的电路232及电路233。电路232例如被用作信号线驱动电路。电路233例如被用作扫描线驱动电路。
各种信号及电位从FPC224a及FPC224b供应到电路232、电路233或显示区域231。
在图43B及图43C中，以围绕设置在衬底211上的显示区域231及电路233的方式设置有密封剂4005。衬底211及衬底221包括隔着密封剂4005彼此重叠的区域。衬底211及衬底221还包括隔着显示区域231彼此重叠的区域。衬底211及衬底221还包括隔着电路233彼此重叠的区域。
显示区域231及电路233与显示元件一起由衬底211、密封剂4005及衬底221密封。在图43B及图43C中，在衬底211上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体或多晶半导体形成在另行准备的衬底上的电路232。
在图43A中，在衬底211上的显示区域231与FPC224a之间的区域中安装有电路232。另外，在衬底211上的显示区域231与FPC224b之间的区域中安装有电路233。在图43B中，在衬底211上的显示区域231与FPC224之间的区域中安装有电路232。在图43C中，在FPC224上安装有电路232。
在图43B及图43C中，示出另行形成电路232且将其安装到衬底211或FPC224的例子，但是本发明的一个方式不局限于该结构。例如，也可以将构成电路232的电路的一部分设置在衬底211上的由密封剂4005围绕的区域。另外，例如，可以将构成电路232的电路的一部分设置在FPC224上。
另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用引线键合方法、COG(Chip On Glass，玻璃覆晶封装)方法、TCP(Tape Carrier Package：带载封装)、COF(Chip On Film：覆晶薄膜封装)等。图43A是通过COG方法安装电路232及电路233的例子，图43B是通过COG方法安装电路232的例子，图43C是通过TCP方法安装电路232的例子。
此外，显示装置有时包括显示元件为密封状态的面板和在该面板中安装有包括控制器的IC等的模块。
图44示出在一个像素中包括EL元件及液晶元件的显示装置的截面结构实例。注意，为了防止重复说明，主要对与图34A及图34B所示的显示装置不同之处进行说明。图44为示出图43B中的点划线N1-N2所示部分的截面结构的截面图。如图44所示，显示装置包括电极4015，并且，电极4015通过各向异性导电层223电连接到FPC224所包括的端子。另外，电极4015在形成在绝缘层4101、绝缘层4102、绝缘层102及绝缘层103中的开口中与布线4014电连接。
电极4015由与电极4131相同的导电层形成，布线4014由与用来形成晶体管251a、晶体管251b及晶体管252的电极104的导电层相同的导电层形成。
在图44中，示出包含在显示区域231中的晶体管251a和晶体管251b及包含在电路233中的晶体管252。图44所示的显示装置包括绝缘层102上的晶体管251a、晶体管251b、晶体管252、电容器4020a及电容器4020b。晶体管251a及晶体管251b具有与晶体管251同样的结构。电容器4020a包括晶体管251a的电极112a和电极112b中的一个的一部分与电极4021隔着绝缘层彼此重叠的区域。电极4021与晶体管251a的电极104使用同一导电层形成。电容器4020b具有与电容器4020a同样的结构。晶体管251a具有驱动发光元件225的功能，晶体管251b具有驱动液晶元件4013的功能。
图44所示的显示装置在绝缘层102的下方包括绝缘层4102。另外，该显示装置在绝缘层4102的下方包括反射电极4130、绝缘层4101、电极4131、取向膜4032、液晶层4008、取向膜4033、间隔物4035、电极4031、保护层268、着色层266、衬底211以及偏振片4134。
液晶元件4013包括电极4131、电极4031及液晶层4008。在图44所示的显示装置中，以夹着液晶层4008的方式设置有取向膜4032及取向膜4033。电极4131与电极4031包括隔着液晶层4008彼此重叠的区域。此外，电极4131包括与反射电极4130重叠的区域。此外，电极4131通过反射电极4130与晶体管251b的源极和漏极中的一个电连接。
此外，间隔物4035是通过对绝缘层选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制电极4131和电极4031之间的间隔(单元间隙)而设置的。注意，作为间隔物4035也可以使用球状间隔物。
图44所示的显示装置被用作底部发射结构的发光显示装置及反射型液晶显示装置。在图44所示的显示装置中，着色层266、遮光层264及保护层268被设置在衬底211一侧。
在发光元件225中发生的光4520从衬底211一侧射出。另外，从衬底211一侧入射的光4521被反射电极4130反射并从衬底211一侧射出。光4521在透过着色层266时指定的波长范围被吸收而成为具有与光4521不同的波长范围的光4522。注意，如果入射的光4521的波长范围在着色层266所透过的波长范围的内侧，光4522的波长范围则大致与光4521相同。
绝缘层4101及绝缘层4102可以利用与绝缘层103等同样的材料及方法形成。反射电极4130、电极4131及电极4031可以利用与电极104等同样的材料及方法形成。注意，在图44所示的显示装置中，反射电极4130使用光反射率高的导电材料形成，电极4131及电极4031使用具有透光性的导电材料形成。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
实施方式7
在本实施方式中，作为采用上述晶体管的半导体装置的例子对显示模块进行说明。在图45所示的显示模块6000中，在上盖6001与下盖6002之间设置有连接于FPC6003的触摸传感器6004、连接于FPC6005的显示面板6006、背光单元6007、框架6009、印刷电路板6010和电池6011。注意，有时没有设置背光单元6007、电池6011、触摸传感器6004等。
例如，可以将本发明的一个方式的半导体装置用于安装在触摸传感器6004、显示面板6006、印刷电路板6010上的集成电路等。例如，可以将在前面所述的显示装置用于显示面板6006。
上盖6001和下盖6002的形状和尺寸可以根据触摸传感器6004和显示面板6006等的尺寸适当地改变。
触摸传感器6004可以为电阻膜式或电容式，并且能够与显示面板6006重叠而使用。可以对显示面板6006附加触摸传感器功能。例如，也可以通过在显示面板6006的每个像素内设置触摸传感器用电极，附加电容式触摸传感器的功能等。或者，也可以通过在显示面板6006的每个像素内设置光传感器，附加光学式触摸传感器的功能等。在不需要设置触摸传感器6004的情况下，也可以省略触摸传感器6004。
背光单元6007包括光源6008。可以将光源6008设置于背光单元6007的端部，并且可以使用光扩散板。另外，当将发光显示装置等用于显示面板6006时，可以省略背光单元6007。
框架6009除了保护显示面板6006的功能之外还具有阻挡从印刷电路板6010一侧产生的电磁波的电磁屏蔽的功能。框架6009可以具有散热板的功能。
印刷电路板6010包括电源电路以及用来输出视频信号及时钟信号的信号处理电路等。作为对电源电路供电的电源，可以使用电池6011或商用电源。注意，当作为电源使用商用电源时可以省略电池6011。
另外，显示模块6000还可以追加设置有诸如偏振片、相位差板、棱镜片等的构件。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
实施方式8
在本实施方式中，对可用于发光元件225的发光元件的结构实例进行说明。注意，本实施方式所示的EL层320相当于其他实施方式所示的EL层217。
<发光元件的结构>
图46A所示的发光元件330具有在一对电极(电极318、电极322)之间夹有EL层320的结构。此外，在下面本实施方式的说明中，作为例子，将电极318用作阳极，将电极322用作阴极。
此外，EL层320至少包括发光层即可，也可以采用包括发光层以外的功能层的叠层结构。作为发光层以外的功能层，可以使用包含空穴注入性高的物质、空穴传输性高的物质、电子传输性高的物质、电子注入性高的物质、双极性(电子及空穴的传输性高的物质)的物质等的层。具体而言，可以适当地组合空穴注入层、空穴传输层、电子传输层、电子注入层等功能层而使用。
图46A所示的发光元件330在由于施加到电极318和电极322之间的电位差而使电流流过并在EL层320中空穴和电子再结合时进行发光。换言之，采用在EL层320中形成有发光区域的结构。
在本发明中，来自发光元件330的发光从电极318一侧或电极322一侧被提取到外部。因此，电极318和电极322中的某一个由具有透光性的物质构成。
另外，如图46B所示的发光元件331那样，也可以在电极318和电极322之间层叠多个EL层320。当层叠有n(n是2以上的自然数)个EL层320时，优选在第m(m是满足1≤m<n的自然数)EL层320和第(m+1)EL层320之间分别设置电荷产生层320a。
电荷产生层320a可以使用如下材料形成：有机化合物和金属氧化物的复合材料；金属氧化物；有机化合物和碱金属、碱土金属或这些的化合物的复合材料。除此之外，还可以适当地组合上述材料形成电荷产生层320a。作为有机化合物和金属氧化物的复合材料，例如是包含有机化合物和氧化钒、氧化钼或氧化钨等金属氧化物的复合材料。作为有机化合物，可以使用各种化合物：芳香胺化合物、咔唑衍生物、芳烃等低分子化合物；或者这些低分子化合物的低聚物、树枝状聚合物、聚合物等。此外，作为有机化合物，优选使用具有空穴传输性且其空穴迁移率为10-6cm2/Vs以上的有机化合物。注意，只要是空穴传输性高于电子传输性的物质，也可以使用上述以外的物质。另外，由于用于电荷产生层320a的这些材料具有优异的载流子注入性、载流子传输性，所以可以实现发光元件331的低电流驱动及低电压驱动。
另外，电荷产生层320a也可以使用有机化合物和金属氧化物的复合材料与其他材料的组合来形成。例如，也可以组合包含有机化合物及金属氧化物的复合材料的层与包含选自电子供给物质中的一种化合物及电子传输性高的化合物的层而形成。另外，也可以组合包含有机化合物及金属氧化物的复合材料的层与透明导电膜而形成。
具有上述结构的发光元件331不容易发生能量转移或猝灭等问题，并且因为其材料的选择范围变广，所以可以更容易地形成兼有高发光效率和长使用寿命的发光元件。另外，也容易从一个发光层得到磷光发光而从另一个发光层得到荧光发光。
另外，电荷产生层320a具有在对电极318和电极322之间施加电压时对与该电荷产生层320a相接的一个EL层320注入空穴且对另一个EL层320注入电子的功能。
在图46B所示的发光元件331中，通过改变用于EL层320的发光物质的种类，可以得到各种发光颜色。另外，通过作为发光物质使用发光颜色不同的多个发光物质，也可以得到宽光谱的发光或白色发光。
当使用图46B所示的发光元件331得到白色发光时，多个EL层的组合采用发射包括红色、蓝色及绿色的白色光的结构即可，例如可以举出包括作为发光物质包含蓝色荧光材料的发光层以及作为发光物质包含绿色及红色的磷光材料的发光层的结构。也可以采用包括呈现红色发光的发光层、呈现绿色发光的发光层以及呈现蓝色发光的发光层的结构。或者，通过采用包括发射处于补色关系的光的发光层的结构，也可以获得白色发光。在层叠有两个发光层的叠层型元件中，当使从一个发光层获得的发光颜色和从另一个发光层获得的发光颜色处于补色关系时，作为补色关系可以举出蓝色和黄色或者蓝绿色和红色等。
另外，在上述叠层型元件的结构中，通过在层叠的发光层之间配置电荷产生层，能够在保持低电流密度的状态下实现高亮度区域中的长使用寿命的元件。另外，由于可以降低电极材料的电阻所导致的电压下降，因此能够实现大面积的均匀发光。
另外，通过作为发光元件330或发光元件331采用使从EL层320发射的光谐振的微小光共振器(也称为“光学微谐振腔”)结构，即使在不同的发光元件330或不同的发光元件331中使用相同的EL层320，也可以使不同波长的光变窄而将其提取。可以将本实施方式所示的发光元件330及发光元件331用于发光元件225。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式9
可以将本发明的一个方式的晶体管和/或半导体装置用于各种电子设备。图47A至图48B示出使用本发明的一个方式的晶体管和/或半导体装置的电子设备的例子。
作为使用本发明的一个方式的半导体装置的电子设备，可以举出电视机、监视器等显示装置、照明装置、台式或笔记本型个人计算机、文字处理机、再现储存在DVD(DigitalVersatile Disc：数字通用光盘)等记录介质中的静态图像或动态图像的图像再现装置、便携式CD播放器、收音机、磁带录音机、头戴式耳机音响、音响、台钟、挂钟、无绳电话子机、收发机、移动电话、车载电话、便携式游戏机、平板终端、弹珠机等大型游戏机、计算器、便携式信息终端、电子笔记本、电子书阅读器、电子翻译器、声音输入器、摄像机、数字静物照相机、电动剃须刀、微波炉等高频加热装置、电饭煲、洗衣机、吸尘器、热水器、电扇、电吹风、空调器、加湿器及除湿器等空调设备、洗碗机、烘碗机、干衣机、烘被机、电冰箱、电冷冻箱、电冷藏冷冻箱、DNA保存用冰冻器、手电筒、链锯等工具、烟探测器、透析装置等医疗设备等。再者，还可以举出工业设备诸如引导灯、信号机、传送带、电梯、自动扶梯、工业机器人、蓄电系统、用于使电力均匀化或智能电网的蓄电装置等。
另外，利用来自蓄电装置的电力通过电动机推进的移动体等也包括在电子设备的范畴内。作为上述移动体，例如可以举出电动汽车(EV)、兼具内燃机和电动机的混合动力汽车(HEV)、插电式混合动力汽车(PHEV)、使用履带代替这些的车轮的履带式车辆、包括电动辅助自行车的电动自行车、摩托车、电动轮椅、高尔夫球车、小型或大型船舶、潜水艇、直升机、飞机、火箭、人造卫星、太空探测器、行星探测器、宇宙飞船等。
图47A至图47G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图47A至图47G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据来将其显示在显示部上的功能；等。注意，图47A至图47G所示的电子设备可具有的功能不局限于上述功能，而可以具有各种功能。另外，虽然在图47A至图47G中未图示，但是电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
图47A是示出电视装置9100的立体图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。
图47B是示出便携式信息终端9101的立体图。便携式信息终端9101例如具有电话机、电子笔记本和信息阅读装置等中的一种或多种的功能。具体而言，可以将其用作智能手机。另外，便携式信息终端9101可以设置有扬声器9003、连接端子9006、传感器9007等。另外，便携式信息终端9101可以将文字及图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或只称为图标)显示在显示部9001的一个面上。另外，可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。此外，作为信息9051的例子，可以举出提示收到来自电子邮件、SNS(Social Networking Services：社交网络服务)或电话等的信息的显示；电子邮件或SNS等的标题；电子邮件或SNS等的发送者姓名；日期；时间；电量；以及天线接收强度等。或者，可以在显示有信息9051的位置上显示操作按钮9050等代替信息9051。
图47C是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看这些信息的位置。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。
图47D是示出手表型便携式信息终端9200的立体图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。另外，便携式信息终端9200可以进行被通信标准化的近距离无线通信。例如，通过与可进行无线通信的耳麦相互通信，可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不通过连接端子9006。
图47E、图47F和图47G是示出能够折叠的便携式信息终端9201的立体图。图47E是展开状态的便携式信息终端9201的立体图，图47F是从展开状态和折叠状态中的一个状态变为另一个状态的中途的状态的便携式信息终端9201的立体图，图47G是折叠状态的便携式信息终端9201的立体图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性强。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。通过铰链9055使两个外壳9000之间弯折，可以从便携式信息终端9201的展开状态可逆性地变为折叠状态。例如，可以以1mm以上且150mm以下的曲率半径使便携式信息终端9201弯曲。
接着，图48A和图48B示出与图47A至图47G所示的电子设备不同的电子设备的例子。图48A和图48B是包括多个显示面板的显示装置的立体图。图48A是多个显示面板被卷绕时的立体图，图48B是展开多个显示面板时的立体图。
图48A和图48B所示的显示装置9500包括多个显示面板9501、轴部9511、轴承部9512。多个显示面板9501都包括显示区域9502、具有透光性的区域9503。
多个显示面板9501具有柔性。以其一部分互相重叠的方式设置相邻的两个显示面板9501。例如，可以重叠相邻的两个显示面板9501的各具有透光性的区域9503。通过使用多个显示面板9501，可以实现屏幕大的显示装置。另外，根据使用情况可以卷绕显示面板9501，所以可以实现通用性高的显示装置。
图48A和图48B示出相邻的两个显示面板9501的各显示区域9502彼此不重叠的情况，但是不局限于此，例如，也可以通过没有间隙地重叠相邻的两个显示面板9501的各显示区域9502，实现连续的显示区域9502。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
符号说明
100 晶体管
101 衬底
102 绝缘层
103 绝缘层
104 电极
105 绝缘层
106 半导体层
107 绝缘层
108 电极
109 绝缘层
110 绝缘层
112 电极
113 绝缘层
115 绝缘层
116 绝缘层
117 绝缘层
122 结构体
129 开口
141 线
142 切线
150 晶体管
181 导电层
182 半导体层
183 绝缘层
184 导电层
186 导电层
191 光

Claims (19)

1.一种半导体装置，包括：
第一绝缘层；
所述第一绝缘层上的第二绝缘层；以及
所述第二绝缘层上的晶体管，所述晶体管包括：
所述第二绝缘层上的第一栅电极；
所述第一栅电极上的第一栅极绝缘层；
所述第一栅极绝缘层上的半导体层，
与所述半导体层接触的源电极；
与所述半导体层接触的漏电极；
所述半导体层、所述源电极及所述漏电极上的第二栅极绝缘层；以及
所述第二栅极绝缘层上的第二栅电极，
其中，所述第一绝缘层包括与所述第二栅电极重叠的第一区域以及与所述第二栅电极不重叠的第二区域，
其中，所述第一区域的顶面包括凸部，
其中，所述第二区域的顶面包括多个凹部，
其中，所述凸部与所述第一栅电极、所述第一栅极绝缘层、所述半导体层、所述第二栅极绝缘层及所述第二栅电极重叠，并且
其中，所述第一绝缘层包含有机树脂。
2.根据权利要求1所述的半导体装置，其中所述凸部的顶端或所述顶端的附近的曲率半径为沟道长度的1倍以上且20倍以下。
3.根据权利要求1所述的半导体装置，其中所述有机树脂为聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂、聚酰胺和环氧树脂中的至少一个。
4.根据权利要求1所述的半导体装置，其中所述第二绝缘层包含无机材料。
5.根据权利要求1所述的半导体装置，其中所述半导体层为氧化物半导体层。
6.根据权利要求5所述的半导体装置，其中所述半导体层包含铟、镓及锌。
7.根据权利要求1所述的半导体装置，其中所述凸部与所述第一绝缘层下的结构体重叠。
8.一种半导体装置，包括：
第一绝缘层；
所述第一绝缘层上的第二绝缘层；以及
所述第二绝缘层上的晶体管，所述晶体管包括：
所述第二绝缘层上的第一栅电极；
所述第一栅电极上的第一栅极绝缘层；
所述第一栅极绝缘层上的半导体层，
与所述半导体层接触的源电极；
与所述半导体层接触的漏电极；
所述半导体层上的第二栅极绝缘层；
所述第二栅极绝缘层上的第二栅电极；以及
所述第二栅电极上的与所述半导体层接触的第三绝缘层，
其中，所述第一绝缘层包括与所述第二栅电极重叠的第一区域以及与所述第二栅电极不重叠的第二区域，
其中，所述第一区域的顶面包括凸部，
其中，所述第二区域的顶面包括多个凹部，
其中，所述凸部与所述第一栅电极、所述第一栅极绝缘层、所述半导体层、所述第二栅极绝缘层及所述第二栅电极重叠，并且
其中，所述第一绝缘层包含有机树脂。
9.根据权利要求8所述的半导体装置，其中所述凸部的顶端或所述顶端的附近的曲率半径为沟道长度的1倍以上且20倍以下。
10.根据权利要求8所述的半导体装置，其中所述有机树脂为聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂、聚酰胺和环氧树脂中的至少一个。
11.根据权利要求8所述的半导体装置，其中所述第二绝缘层包含无机材料。
12.根据权利要求8所述的半导体装置，其中所述第三绝缘层包含硅及氮。
13.根据权利要求8所述的半导体装置，其中所述半导体层为氧化物半导体层。
14.根据权利要求13所述的半导体装置，其中所述半导体层包含铟、镓及锌。
15.根据权利要求8所述的半导体装置，其中所述凸部与所述第一绝缘层下的结构体重叠。
16.一种半导体装置，包括：
衬底；
所述衬底上的包括有机树脂的第一绝缘层；
所述第一绝缘层上的第二绝缘层；以及
所述第二绝缘层上的晶体管，
其中，所述第一绝缘层和所述第二绝缘层均包括具有多个弯曲的部分的顶面，
其中，栅电极具有弯曲的顶面，并且
其中，所述第一绝缘层的杨氏模量比所述第二绝缘层小。
17.一种半导体装置，包括：
衬底；
所述衬底上的绝缘层；以及
所述绝缘层上的晶体管，所述晶体管包括栅电极，
其中，所述绝缘层包括有机树脂，
其中，所述绝缘层具有弯曲的顶面，
其中，所述绝缘层的所述顶面包括多个弯曲的部分，
其中，所述栅电极具有弯曲的顶面，
其中，所述绝缘层的杨氏模量比所述栅电极小，并且
其中，由所述衬底的表面和所述绝缘层的所述弯曲的部分的侧面的切线形成的最大角度为5°以上且60°以下。
18.一种半导体装置，包括：
衬底；
所述衬底上的绝缘层；以及
所述绝缘层上的晶体管，所述晶体管包括栅电极，
其中，所述绝缘层包括有机树脂，
其中，所述绝缘层具有弯曲的顶面，
其中，所述绝缘层的所述顶面包括多个弯曲的部分，
其中，所述栅电极具有弯曲的顶面，
其中，所述绝缘层的杨氏模量比所述栅电极小，并且
其中，由所述衬底的表面和所述绝缘层的所述弯曲的部分的侧面的切线形成的最大角度为5°以上且20°以下。
19.根据权利要求1-18中任一项所述的半导体装置，还包括电连接到所述晶体管的显示元件。
CN201710430180.0A 2016-06-09 2017-06-09 晶体管 Active CN107492574B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-115215 2016-06-09
JP2016-115216 2016-06-09
JP2016115215 2016-06-09
JP2016115216 2016-06-09

Publications (2)

Publication Number Publication Date
CN107492574A CN107492574A (zh) 2017-12-19
CN107492574B true CN107492574B (zh) 2022-10-14

Family

ID=60573155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710430180.0A Active CN107492574B (zh) 2016-06-09 2017-06-09 晶体管

Country Status (4)

Country Link
US (1) US10777685B2 (zh)
JP (1) JP6986862B2 (zh)
KR (1) KR102480052B1 (zh)
CN (1) CN107492574B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
WO2019202430A1 (ja) * 2018-04-20 2019-10-24 株式会社半導体エネルギー研究所 半導体装置
CN110164979B (zh) * 2019-05-31 2023-07-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
JP7391297B2 (ja) * 2019-06-28 2023-12-05 株式会社Flosfia エッチング処理方法およびエッチング処理装置
CN112687359B (zh) * 2020-12-25 2024-02-09 华中科技大学 纳米电流通道层中绝缘绝热材料与纳米晶粒金属材料的筛选与匹配方法
JP7115610B1 (ja) * 2021-03-15 2022-08-09 凸版印刷株式会社 薄膜トランジスタ、および、薄膜トランジスタの製造方法
JP2024046379A (ja) * 2022-09-22 2024-04-03 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422090A (en) * 1979-07-25 1983-12-20 Northern Telecom Limited Thin film transistors
US5821573A (en) 1996-10-17 1998-10-13 Mitsubishi Semiconductor America, Inc. Field effect transistor having an arched gate and manufacturing method thereof
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7968382B2 (en) * 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5454130B2 (ja) 2009-01-07 2014-03-26 富士通株式会社 半導体およびその製造方法
JP2011009704A (ja) * 2009-05-26 2011-01-13 Seiko Epson Corp 薄膜装置、薄膜装置を備えた可撓性回路基板、及び薄膜装置の製造方法
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
US8592879B2 (en) 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9006803B2 (en) * 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8981367B2 (en) * 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140151756A1 (en) * 2012-12-03 2014-06-05 International Business Machines Corporation Fin field effect transistors including complimentarily stressed channels
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
KR102084170B1 (ko) * 2013-07-25 2020-03-04 삼성디스플레이 주식회사 유기발광소자, 이를 포함하는 유기 발광 표시장치 및 그 제조방법
JP6401977B2 (ja) 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
TWI633668B (zh) 2013-09-23 2018-08-21 半導體能源研究所股份有限公司 半導體裝置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
DE112015001878B4 (de) * 2014-04-18 2021-09-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
CN110176482B (zh) 2014-07-25 2023-08-08 株式会社半导体能源研究所 显示装置及电子设备

Also Published As

Publication number Publication date
KR102480052B1 (ko) 2022-12-23
US10777685B2 (en) 2020-09-15
JP6986862B2 (ja) 2021-12-22
KR20170139447A (ko) 2017-12-19
CN107492574A (zh) 2017-12-19
JP2017224813A (ja) 2017-12-21
US20170358682A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
CN107492574B (zh) 晶体管
JP7055859B2 (ja) 表示装置
US9917267B2 (en) Electronic device comprising first opening and second opening with different widths
CN108738364B (zh) 半导体装置、其制造方法、显示装置以及电子设备
JP6987520B2 (ja) 半導体装置
TWI748456B (zh) 顯示裝置的製造方法及電子裝置的製造方法
JP7212813B2 (ja) 表示装置
JP2022033160A (ja) 半導体装置
TW201133785A (en) Semiconductor device and method for manufacturing the same
TW201812419A (zh) 電晶體的製造方法及顯示裝置
TW201729541A (zh) 半導體裝置及電子裝置
JP6722980B2 (ja) 表示装置および発光装置、並びに電子機器
JP6985812B2 (ja) トランジスタの作製方法
JP2022084716A (ja) 表示装置の作製方法
JP7078354B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant