JP2017195323A - チップ抵抗器および部品内蔵型回路基板 - Google Patents

チップ抵抗器および部品内蔵型回路基板 Download PDF

Info

Publication number
JP2017195323A
JP2017195323A JP2016085997A JP2016085997A JP2017195323A JP 2017195323 A JP2017195323 A JP 2017195323A JP 2016085997 A JP2016085997 A JP 2016085997A JP 2016085997 A JP2016085997 A JP 2016085997A JP 2017195323 A JP2017195323 A JP 2017195323A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
pair
resistor
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016085997A
Other languages
English (en)
Other versions
JP6674833B2 (ja
Inventor
松本 健太郎
Kentaro Matsumoto
健太郎 松本
秀和 唐澤
Hidekazu Karasawa
秀和 唐澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2016085997A priority Critical patent/JP6674833B2/ja
Publication of JP2017195323A publication Critical patent/JP2017195323A/ja
Application granted granted Critical
Publication of JP6674833B2 publication Critical patent/JP6674833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】表面に大きな外部電極を形成できると共に耐湿性の劣化を防止できるチップ抵抗器と、そのようなチップ抵抗器が内層された部品内蔵型回路基板を提供する。【解決手段】絶縁基板2の表面に設けられた第1および第2表電極3a,3bと、これら表電極3a,3bに接続する抵抗体4と、抵抗体4を覆うオーバーコート層6(保護膜)と、絶縁基板2の裏面に設けられ第1および第2裏電極8a,8bと、絶縁基板2の両端面に設けられた第1および第2端面電極9a,9bとを備えたチップ抵抗器1において、オーバーコート層6の一端部を除く領域に補助電極7を被着して、この補助電極7を第1表電極3aとのみ接続させるようにした。【選択図】図1

Description

本発明は、積層回路基板等に内蔵される部品内蔵型として用いて好適なチップ抵抗器と、そのようなチップ抵抗器が絶縁性の樹脂層に埋め込まれている部品内蔵型回路基板に関するものである。
一般的にチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間に設けられた抵抗体と、抵抗体を覆う絶縁性の保護膜と、前記絶縁基板の裏面における長手方向両端部に設けられた一対の裏電極と、表電極と裏電極を導通する一対の端面電極と、露出する表電極と裏電極および端面電極を覆う一対の外部電極等によって主に構成されており、抵抗体には抵抗値調整のためのトリミングが施されている。
近年、電子機器の小型・軽量化や回路構成の複雑化に伴って、このようなチップ抵抗器を回路基板上に面実装して使用するだけでなく、積層回路基板等の樹脂層の内部に埋め込んで内層型のチップ抵抗器として使用する場合が生じている。その場合、樹脂層表面の配線パターンと内部のチップ抵抗器はビアホールを介して接続されるため、ビアホールに接続される外部電極の表面は広く且つ平坦であることが望ましく、かかる要望に対応した構成例として、表面に広く且つ平坦な外部電極を有するようにしたチップ抵抗器が知られている(例えば、特許文献1参照)。
特許文献1に開示されたチップ抵抗器では、一対の表電極上にそれぞれ第2表電極を形成すると共に、これら第2表電極を保護膜の両端部から上面に達する位置まで延ばすことにより、第2表電極を覆うように形成された外部電極の面積が大きくなっているため、ベース基板の樹脂層にレーザ光を照射してビアホールを形成する際に、ビアホールの形成位置が正規の位置に対して多少ずれたとしても、チップ抵抗器の外部電極とビアホールを確実に接続することが可能になる。
国際公開第2013/137338号
ところで、この種のチップ抵抗器においては、互いに導通される外部電極とビアホールの材料は同じであることが好ましく、例えば、レーザ光の照射によって形成される連通孔内にCuメッキを施してビアホールとする場合、チップ抵抗器の外部電極もCuメッキによって形成するようにしている。その場合、銅(Cu)は空気中に曝されると酸化銅の被膜を形成するため、外部電極の表面に酸化銅が残ったままビアホールが形成されると、外部電極とビアホールの接続信頼性が著しく低下してしまう。
このような理由により、従来は、チップ抵抗器を塩酸等の洗浄液に浸漬することで、外部電極の表面に形成された酸化銅を除去するようにしているが、かかる洗浄時に絶縁性樹脂からなる保護膜が洗浄液によって損傷してしまい、結果的に保護膜の耐湿性が悪くなってしまうという問題があった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第1の目的は、表面に大きな外部電極を形成できると共に耐湿性の劣化を防止できるチップ抵抗器を提供することにあり、第2の目的は、チップ抵抗器の外部電極とビアホールとを簡単かつ確実に接続することができる部品内蔵型回路基板を提供することにある。
上記第1の目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して設けられた一対の表電極と、前記絶縁基板の表面に設けられて一対の前記表電極を橋絡する抵抗体と、前記抵抗体を覆う絶縁性の保護膜と、一対の前記表電極の一方とのみ接続されると共に、他方の前記表電極寄りの一端部を除いた領域の前記保護膜を覆う補助電極と、前記絶縁基板の裏面における前記表電極と対応する位置に設けられた一対の裏電極と、前記絶縁基板の両端面に設けられて対応する前記表電極と前記裏電極を導通する一対の端面電極と、少なくとも前記端面電極と前記裏電極の外表面を覆う一対の外部電極とを備え、一対の前記外部電極の一方は前記補助電極の外表面を覆っているという構成にした。
このように構成されたチップ抵抗器では、保護膜の一端部を除いて抵抗体を含むそれ以外の領域を補助電極が覆っており、この補助電極が一対の表電極の一方とのみ接続されているため、補助電極を覆う広くて平坦な外部電極を形成することができ、積層回路基板等の内層に実装するに際して、外部電極とビアホールの接続を容易に行うことができる。しかも、補助電極が他方の表電極を覆う位置まで延びているため、外部電極の表面に形成された酸化物を除去する洗浄処理が行われたとしても、抵抗体を覆っている部分の保護膜が洗浄液によってダメージを受けにくくなり、保護膜の損傷に起因する耐湿性の劣化を防止することができる。さらに、電流印加時に抵抗体から発生する熱が補助電極によって放熱されるため、放熱性に優れたチップ抵抗器を実現することができる。
上記の構成において、他方の外部電極が補助電極に接続していない方の表電極の外表面を覆っており、一対の外部電極が外表面の接続層と内部のバリア層とを有していると、ベース基板の樹脂層にレーザ光を照射して補助電極上の外部電極に達するビアホールを形成する際に、外部電極のバリア層がレーザ光をブロックして補助電極や表電極まで到達しないように阻止するため、ビアホールを介しての耐湿性の劣化を防止することができる。
また、上記第2の目的を達成するために、本発明の部品内蔵型回路基板は、絶縁性の樹脂層からなるベース基板の内層にチップ抵抗器が埋め込まれている部品内蔵型回路基板において、前記チップ抵抗器が、直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して設けられた一対の表電極と、前記絶縁基板の表面に設けられて一対の前記表電極を橋絡する抵抗体と、前記抵抗体を覆う絶縁性の保護膜と、一対の前記表電極の一方とのみ接続されると共に、他方の前記表電極寄りの一端部を除いた領域の前記保護膜を覆う補助電極と、前記絶縁基板の裏面における前記表電極と対応する位置に設けられた一対の裏電極と、前記絶縁基板の両端面に設けられて対応する前記表電極と前記裏電極を導通する一対の端面電極と、前記表電極と前記裏電極と前記端面電極および前記補助電極の外表面を覆う一対の外部電極とを備えると共に、前記ベース基板に、いずれか一方面から前記補助電極を覆う前記外部電極に達するビアホールと、いずれか他方面から前記補助電極に導通しない方の前記裏電極を覆う前記外部電極に達するビアホールとが設けられているという構成にした。
このように構成された部品内蔵型回路基板では、ベース基板の樹脂層に埋め込まれたチップ抵抗器が保護膜の一端部を除いて抵抗体を含むそれ以外の領域を覆う補助電極を有しており、この補助電極が絶縁基板上に設けられた一対の表電極の一方とのみ接続されているため、補助電極を覆う広くて平坦な外部電極を形成することができる。したがって、ベース基板の樹脂層に内層されたチップ抵抗器の表裏両面の外部電極に対してビアホールを簡単かつ確実に接続させることができる。しかも、補助電極が他方の表電極を覆う位置まで延びているため、外部電極の表面に形成された酸化物を除去する洗浄処理が行われたとしても、抵抗体を覆う保護膜が洗浄液によってダメージを受けにくくなり、保護膜の損傷に起因する耐湿性の劣化を防止することができる。
本発明によれば、表面に大きな外部電極を形成できると共に耐湿性の劣化を防止できるチップ抵抗器を提供することが可能であり、また、チップ抵抗器の外部電極とビアホールとを簡単かつ確実に接続することができる部品内蔵型回路基板を提供することが可能となる。
本発明の実施形態例に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す説明図である。 図2のX1−X1線に沿う断面図である。 本発明の実施形態例に係る部品内蔵型回路基板の断面図である。 本発明の他の実施形態例に係る部品内蔵型回路基板の断面図である。
発明の実施の形態について図面を参照して説明すると、図1に示すように、本発明の実施形態例に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面における長手方向両端部に所定間隔を存して形成された第1および第2表電極3a,3bと、これら両表電極3a,3bに接続するように形成された抵抗体4と、抵抗体4の全体を覆うように形成されたアンダーコート層5と、両表電極3a,3bの一部とアンダーコート層5の全体を覆うように形成されたオーバーコート層6と、オーバーコート層6の一端部を除いて抵抗体4を含むそれ以外の領域を覆うように形成されて図示右側の第1表電極3aとのみ接続する補助電極7と、絶縁基板2の裏面における長手方向両端部に所定間隔を存して形成された第1および第2裏電極8a,8bと、絶縁基板2の長手方向一端面に形成されて第1表電極3aと第1裏電極8aを導通する第1端面電極9aと、絶縁基板2の長手方向他端面に形成されて図示左側の第2表電極3bと第2裏電極8bを導通する第2端面電極9bと、補助電極7と第1表電極3aの露出部と第1端面電極9aおよび第1裏電極8aを覆う第1外部電極10aと、第2表電極3bの露出部と第2端面電極9bおよび第2裏電極8bを覆う第2外部電極10bとによって構成されている。
絶縁基板2はセラミックス基板からなり、この絶縁基板2は後述する大判基板を縦横に延びる一次分割溝と二次分割溝に沿って分割して多数個取りされたものである。
第1および第2表電極3a,3bと第1および第2裏電極8a,8bはいずれもAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、図示右側の第1表電極3aと第1裏電極8aおよび図示左側の第2表電極3bと第2裏電極8bは絶縁基板2を挟んだ対向位置に形成されている。
抵抗体4は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体4には抵抗値を調整するためのトリミング溝Tが形成されている。
アンダーコート層5はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、このアンダーコート層5の上からレーザ光を照射することでトリミング溝Tが形成される。オーバーコート層6はエポキシ樹脂系ペーストをスクリーン印刷して加熱硬化させたものであり、これらアンダーコート層5とオーバーコート層6によって2層構造の保護膜が構成されている。オーバーコート層6はトリミング溝Tを含めたアンダーコート層5の全体と第1および第2表電極3a,3bの一部を覆っているが、図示右側の第1表電極3aの大部分はオーバーコート層6によって覆われていない接続部となっている。
補助電極7はAgを含有する樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この補助電極7は図示右側の第1表電極3aと接続しているが、図示左側の第2表電極3bとは接続されていない。すなわち、補助電極7は、第2表電極3bの真上に位置するオーバーコート層6の上面端部から第1表電極3aの前記接続部に至る範囲に亘って形成されている。
第1端面電極9aと第2端面電極9bはいずれも絶縁基板2の端面にNi/Cr等をスパッタリングして形成されたものであり、補助電極7と第1裏電極8aは第1端面電極9aを介して導通され、第2表電極3bと第2裏電極8bは第2端面電極9bを介して導通されている。
第1外部電極10aと第2外部電極10bはいずれも、Niメッキからなる内部のバリア層とCuメッキからなる外表面の接続層とを有する2層構造となっており、後述するように、チップ抵抗器1が部品内蔵型回路基板の樹脂層に埋め込まれた際に、これら第1外部電極10aと第2外部電極10bの接続層に対してビアホールが接続されるようになっている。
次に、上述の如く構成されたチップ抵抗器1の製造方法について、図2と図3を参照しながら説明する。なお、図2(a)〜(f)は大判基板を表面的に見た平面図、図3(a)〜(f)は図2(a)〜(f)のX1−X1線に沿う断面図をそれぞれ示している。
まず、図2(a)と図3(a)に示すように、絶縁基板2が多数個取りされる大判基板20を準備する。この大判基板20の表裏両面には予め一次分割溝21と二次分割溝22が格子状に設けられており、両分割溝21,22によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。なお、図2では複数個分のチップ形成領域が代表的に示されているが、実際は多数個分のチップ形成領域に相当する大判基板20に対して以下に説明する各工程が一括して行われる。
すなわち、図2(b)と図3(b)に示すように、大判基板20の表面にAg系ペーストを印刷して乾燥・焼成させることにより、大判基板20の表面に一次分割溝21に跨るように複数の表電極3を形成すると共に、それに前後して大判基板20の裏面にAg系ペーストをスクリーン印刷して乾燥・焼成させることにより、大判基板20の裏面に一次分割溝21に跨るように複数の裏電極8を形成する。
次に、大判基板20の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図2(c)と図3(c)に示すように、対をなす表電極3に接続する抵抗体4を形成する。
次に、大判基板20の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、図2(d)と図3(d)に示すように、抵抗体4を覆うアンダーコート層5を形成した後、このアンダーコート層5の上からトリミング溝(図示省略)を形成して抵抗値を調整する。
しかる後、アンダーコート層5を覆うようにエポキシ樹脂系ペーストをスクリーン印刷して加熱硬化することにより、図2(e)と図3(e)に示すように、アンダーコート層5とオーバーコート層6の2層構造からなる保護膜を形成する。その際、抵抗体4と接続している表電極3の端部はオーバーコート層6によって覆われるが、一次分割溝21を跨ぐ位置近傍の表電極3はオーバーコート層6に覆われずに露出している。
次に、オーバーコート層6の上からAgを含有する樹脂ペーストをスクリーン印刷して加熱硬化することにより、図2(f)と図3(f)に示すように、オーバーコート層6の一端部から他端側の表電極3まで覆う補助電極7を形成する。その結果、チップ形成領域内でオーバーコート層6を介して露出する一対の表電極3のうち、一方の表電極3とのみ接続してオーバーコート層6の大部分を覆う補助電極7が形成されるが、この補助電極7は他方の表電極3から離間して接続されていない。
以下、図示は省略するが、大判基板20を一次分割溝21に沿って短冊状に一次分割して短冊状基板を得ることにより、表電極3が第1表電極3aと第2表電極3bに2分されると共に、裏電極8が第1裏電極8aと第2裏電極8bに2分される。しかる後、この短冊状基板の両方の分割面にNi/Crをスパッタリングすることにより、第1表電極3aと第1裏電極8aを導通する第1端面電極9aと、第2表電極3bと第2裏電極8bを導通する第2端面電極9bをそれぞれ形成する。
次に、短冊状基板を二次分割溝22に沿って二次分割してチップ抵抗器1と同等の大きさの個片(チップ単体)を得た後、各チップ単体の補助電極7と表電極3a,3bと端面電極9a,9bと裏電極8a,8bに対してNiメッキとCuメッキを順次施すことにより、第1外部電極10aと第2外部電極10bを備えたチップ抵抗器1が完成する。
図4は上記のごとく構成されたチップ抵抗器1を内層した部品内蔵型回路基板の断面図であり、図1に対応する部分には同一符号を付してある。
図4に示すように、チップ抵抗器1は積層回路基板等のベース基板の樹脂層30の内部に埋め込まれており、この樹脂層30の上面と下面にはそれぞれ配線パターン31,32が設けられている。樹脂層30には2つビアホール33,34が形成されており、一方のビアホール33は第1外部電極10aの上面に達しており、他方のビアホール34は第2外部電極10bの下面に達している。
これらビアホール33,34は、樹脂層30にレーザ光を照射して第1および第2外部電極10a,10bに達する連通孔を形成した後、その連通孔の内部にCuメッキを施すことによって形成されたものであり、一方のビアホール33を介して樹脂層30の上面側の配線パターン31とチップ抵抗器1の第1外部電極10aが接続され、他方のビアホール34を介して樹脂層30の下面側の配線パターン32とチップ抵抗器1の第2外部電極10bが接続されている。
以上説明したように、本実施形態例に係るチップ抵抗器1は、抵抗体4を覆う保護膜(アンダーコート層5とオーバーコート層6)の一端部を除く大部分に補助電極7が被着されており、この補助電極7が一対の表電極3a,3bの一方(第1表電極3a)とのみ接続されているため、補助電極7を覆う広くて平坦な第1外部電極10aを形成することができる。したがって、図4に示すように、積層回路基板等のベース基板の樹脂層30の内部に埋め込んで使用する場合、広くて平坦な第1外部電極10aに対してビアホール33を簡単かつ確実に接続させることができる。
また、補助電極7はオーバーコート層6を覆って他方の第2表電極3bの近くまで延びており、トリミング溝Tから大きく離れたオーバーコート層6の一端部だけが補助電極7から露出した状態となっているため、外部電極10a,10bの表面に形成された酸化物を除去する洗浄処理が行われたとしても、抵抗体4を覆う樹脂製のオーバーコート層6が洗浄液によってダメージを受けにくくなり、オーバーコート層6の損傷に起因する耐湿性の劣化を防止することができる。さらに、電流印加時に抵抗体4から発生する熱が補助電極7によって放熱されるため、放熱性に優れたチップ抵抗器1を実現することができる。
また、保護膜の厚み相当分だけ、第1表電極3aに接続された補助電極7を覆う第1外部電極10aと、第2表電極3bを覆う第2端面電極9bとに段差が形成されるため、ベース基板の樹脂層30にレーザ光を照射して補助電極7上の第1外部電極10aに達するビアホール33を形成する際に、レーザ光が絶縁基板2の表面側で隣接する第1外部電極10aと第2外部電極10bの段差部分に照射されたとしても、これら第1外部電極10aと第2外部電極10bがビアホール33を介して導通されてしまうことを防止できる。
また、第1および第2外部電極10a,10bはNiメッキからなる内部のバリア層とCuメッキからなる外表面の接続層との2層構造となっており、このバリア層がレーザ光をブロックして補助電極7や第1および第2表電極3a,3bまで到達しないように阻止するため、ビアホールを介しての耐湿性の劣化を防止することができる。
また、本実施形態例に係る部品内蔵型回路基板では、ベース基板の樹脂層30に埋め込まれたチップ抵抗器1が上記の如く構成されているため、樹脂層30に内層されたチップ抵抗器1の広くて平坦な第1外部電極10aに対してビアホールを簡単かつ確実に接続させることができる。
なお、図4に示す部品内蔵型回路基板の場合、チップ抵抗器1の表裏両面に露出する第1外部電極10aと第2外部電極10bに対してビアホールが接続されているが、図5に示す部品内蔵型回路基板のように、絶縁基板2の裏面側に露出する第1外部電極10aと第2外部電極10bに対してビアホールを接続させることも可能である。すなわち、図5に示すように、チップ抵抗器1は樹脂層30の内部に天地逆にした姿勢で埋め込まれており、一方のビアホール33を介して樹脂層30の上面側の配線パターン31とチップ抵抗器1の第2外部電極10bが接続され、他方のビアホール34を介して樹脂層30の上面側の配線パターン32とチップ抵抗器1の第1外部電極10aが接続されている。
1 チップ抵抗器
2 絶縁基板
3 表電極
3a 第1表電極
3b 第2表電極
4 抵抗体
5 アンダーコート層(保護膜)
6 オーバーコート層(保護膜)
7 補助電極
8 裏電極
8a 第1裏電極
8b 第2裏電極
9a 第1端面電極
9b 第2端面電極
10a 第1外部電極
10b 第2外部電極
20 大判基板
21 一次分割溝
22 二次分割溝
30 樹脂層
31,32 配線パターン
33,34 ビアホール
T トリミング溝

Claims (3)

  1. 直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して設けられた一対の表電極と、前記絶縁基板の表面に設けられて一対の前記表電極を橋絡する抵抗体と、前記抵抗体を覆う絶縁性の保護膜と、一対の前記表電極の一方とのみ接続されると共に、他方の前記表電極寄りの一端部を除いた領域の前記保護膜を覆う補助電極と、前記絶縁基板の裏面における前記表電極と対応する位置に設けられた一対の裏電極と、前記絶縁基板の両端面に設けられて対応する前記表電極と前記裏電極を導通する一対の端面電極と、少なくとも前記端面電極と前記裏電極の外表面を覆う一対の外部電極とを備え、一対の前記外部電極の一方は前記補助電極の外表面を覆っていることを特徴とするチップ抵抗器。
  2. 請求項1の記載において、他方の前記外部電極は前記補助電極に接続していない方の前記表電極の外表面を覆っており、一対の前記外部電極が外表面の接続層と内部のバリア層とを有していることを特徴とするチップ抵抗器。
  3. 絶縁性の樹脂層からなるベース基板の内層にチップ抵抗器が埋め込まれている部品内蔵型回路基板において、
    前記チップ抵抗器が、直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して設けられた一対の表電極と、前記絶縁基板の表面に設けられて一対の前記表電極を橋絡する抵抗体と、前記抵抗体を覆う絶縁性の保護膜と、一対の前記表電極の一方とのみ接続されると共に、他方の前記表電極寄りの一端部を除いた領域の前記保護膜を覆う補助電極と、前記絶縁基板の裏面における前記表電極と対応する位置に設けられた一対の裏電極と、前記絶縁基板の両端面に設けられて対応する前記表電極と前記裏電極を導通する一対の端面電極と、前記表電極と前記裏電極と前記端面電極および前記補助電極の外表面を覆う一対の外部電極とを備えると共に、
    前記ベース基板に、いずれか一方面から前記補助電極を覆う前記外部電極に達するビアホールと、いずれか他方面から前記補助電極に導通しない方の前記裏電極を覆う前記外部電極に達するビアホールとが設けられていることを特徴とする部品内蔵型回路基板。
JP2016085997A 2016-04-22 2016-04-22 チップ抵抗器および部品内蔵型回路基板 Active JP6674833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016085997A JP6674833B2 (ja) 2016-04-22 2016-04-22 チップ抵抗器および部品内蔵型回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016085997A JP6674833B2 (ja) 2016-04-22 2016-04-22 チップ抵抗器および部品内蔵型回路基板

Publications (2)

Publication Number Publication Date
JP2017195323A true JP2017195323A (ja) 2017-10-26
JP6674833B2 JP6674833B2 (ja) 2020-04-01

Family

ID=60155094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016085997A Active JP6674833B2 (ja) 2016-04-22 2016-04-22 チップ抵抗器および部品内蔵型回路基板

Country Status (1)

Country Link
JP (1) JP6674833B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864403A (ja) * 1994-08-26 1996-03-08 Matsushita Electric Ind Co Ltd 回路検査端子付き角形チップ抵抗器
JP2002353001A (ja) * 2001-05-25 2002-12-06 Tateyama Kagaku Kogyo Kk 厚膜型チップ抵抗器
JP2013153137A (ja) * 2011-12-26 2013-08-08 Rohm Co Ltd チップ抵抗器、および、電子デバイス
JP2014183104A (ja) * 2013-03-18 2014-09-29 Ibiden Co Ltd 電子部品および電子部品内蔵配線板
JP2015079872A (ja) * 2013-10-17 2015-04-23 コーア株式会社 チップ抵抗器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864403A (ja) * 1994-08-26 1996-03-08 Matsushita Electric Ind Co Ltd 回路検査端子付き角形チップ抵抗器
JP2002353001A (ja) * 2001-05-25 2002-12-06 Tateyama Kagaku Kogyo Kk 厚膜型チップ抵抗器
JP2013153137A (ja) * 2011-12-26 2013-08-08 Rohm Co Ltd チップ抵抗器、および、電子デバイス
JP2014183104A (ja) * 2013-03-18 2014-09-29 Ibiden Co Ltd 電子部品および電子部品内蔵配線板
JP2015079872A (ja) * 2013-10-17 2015-04-23 コーア株式会社 チップ抵抗器

Also Published As

Publication number Publication date
JP6674833B2 (ja) 2020-04-01

Similar Documents

Publication Publication Date Title
JP6373723B2 (ja) チップ抵抗器
JP2007088162A (ja) チップ抵抗器
JP2010161135A (ja) チップ抵抗器およびその製造方法
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP5481675B2 (ja) 基板内蔵用チップ抵抗器およびその製造方法
WO2014109224A1 (ja) チップ抵抗器
JP2016192509A (ja) チップ抵抗器
JP5663804B2 (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP6495724B2 (ja) チップ抵抗器およびその製造方法
JP2016152258A (ja) 基板内層用チップ抵抗器および部品内蔵型回路基板
JP2017195323A (ja) チップ抵抗器および部品内蔵型回路基板
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
JP5820294B2 (ja) チップ抵抗器用集合基板およびチップ抵抗器の製造方法
JP6715024B2 (ja) 基板内層用チップ抵抗器
JP6706942B2 (ja) 部品内蔵型回路基板
JP2017069441A (ja) チップ抵抗器
JP2018078150A (ja) 基板内層用チップ抵抗器および部品内蔵型回路基板
JP2018088496A (ja) 電子部品および電子部品の実装方法
JP6695415B2 (ja) チップ抵抗器
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP2021061311A (ja) チップ部品
WO2017065008A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
WO2016031441A1 (ja) 基板内層用チップ部品および部品内蔵型回路基板
JP2017220596A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200309

R150 Certificate of patent or registration of utility model

Ref document number: 6674833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250