JP2002353001A - 厚膜型チップ抵抗器 - Google Patents
厚膜型チップ抵抗器Info
- Publication number
- JP2002353001A JP2002353001A JP2001157117A JP2001157117A JP2002353001A JP 2002353001 A JP2002353001 A JP 2002353001A JP 2001157117 A JP2001157117 A JP 2001157117A JP 2001157117 A JP2001157117 A JP 2001157117A JP 2002353001 A JP2002353001 A JP 2002353001A
- Authority
- JP
- Japan
- Prior art keywords
- film
- internal electrode
- films
- electrode films
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 抵抗膜及び内部電極膜の密封が厳重であり、
且つ特性的な問題点の発生を抑制し得る構造を持った厚
膜型チップ抵抗器の提供。 【解決手段】 方形状の絶縁基板１上に当該基板１の両
端部に至る抵抗膜２と、当該抵抗膜２の両端部に重合さ
れた一対の内部電極膜３と、前記抵抗膜２の露出部全体
及び前記両内部電極膜３の一部を覆う一連の保護膜４
と、当該保護膜４の端部及び前記一対の内部電極膜３の
露出部をそれぞれ覆う一対の外部電極膜５とを具備する
厚膜型チップ抵抗器。
且つ特性的な問題点の発生を抑制し得る構造を持った厚
膜型チップ抵抗器の提供。 【解決手段】 方形状の絶縁基板１上に当該基板１の両
端部に至る抵抗膜２と、当該抵抗膜２の両端部に重合さ
れた一対の内部電極膜３と、前記抵抗膜２の露出部全体
及び前記両内部電極膜３の一部を覆う一連の保護膜４
と、当該保護膜４の端部及び前記一対の内部電極膜３の
露出部をそれぞれ覆う一対の外部電極膜５とを具備する
厚膜型チップ抵抗器。
Description
【０００１】
【発明の属する技術分野】本発明は、厚膜型のチップ抵
抗器の構造に関する。
抗器の構造に関する。
【０００２】
【従来の技術】従来より厚膜型チップ抵抗器は、分割溝
で等面積等形状に区画された多数の単位領域を持つ絶縁
基板上に、抵抗器本体の構成要素を導電ペーストや抵抗
ペースト或いはガラス等の絶縁ペーストを印刷し焼成す
ることによって多数の厚膜型チップ抵抗器を一括形成
し、分割工程を経ながら外部電極膜の形成及びそのメッ
キ処理が施され製造されるのが一般的である。
で等面積等形状に区画された多数の単位領域を持つ絶縁
基板上に、抵抗器本体の構成要素を導電ペーストや抵抗
ペースト或いはガラス等の絶縁ペーストを印刷し焼成す
ることによって多数の厚膜型チップ抵抗器を一括形成
し、分割工程を経ながら外部電極膜の形成及びそのメッ
キ処理が施され製造されるのが一般的である。
【０００３】この様に製造される従来の厚膜型チップ抵
抗器の構造は、図４又は図５に例示する如く、絶縁基板
３０上の両端部に形成した一対の内部電極膜３１，３１
間に抵抗膜３２を、当該抵抗膜３２と内部電極膜３１，
３１とが一部重合する状態で渡しかけ、当該抵抗膜３２
の露出部全面を覆う保護膜３３と、前記内部電極膜３
１，３１の露出部の全面を覆う外部電極膜３４，３４を
具備したものである。
抗器の構造は、図４又は図５に例示する如く、絶縁基板
３０上の両端部に形成した一対の内部電極膜３１，３１
間に抵抗膜３２を、当該抵抗膜３２と内部電極膜３１，
３１とが一部重合する状態で渡しかけ、当該抵抗膜３２
の露出部全面を覆う保護膜３３と、前記内部電極膜３
１，３１の露出部の全面を覆う外部電極膜３４，３４を
具備したものである。
【０００４】しかしながら、上記構造の厚膜型チップ抵
抗器では、先に形成した内部電極膜３１，３１間に抵抗
膜を渡しかけた構造上、電極部を除く部分に段差が多く
発生し、自動実装作業において実装機の真空チャックに
よる吸着性が不安定となりピックアップミスが生じると
いう問題がある。また、前記製造過程と、抵抗器の厚み
が嵩まない様にとの配慮とが相俟って保護膜３３と外部
電極膜３４との境界（接合部）が内部電極膜３１の表面
に接して存在する構造となり、実装時において当該境界
からフラックスや大気等が染み入り、酸化、硫化等によ
る腐食断線の原因となる。更に、今日チップ抵抗器の小
型化が進むにつれて抵抗器本体の構成要素となる前記各
種ペーストの印刷可能領域が益々狭くなるために、抵抗
膜３２と電極膜３１，３１との重なり面積が狭くなるの
みならず、抵抗膜３２の有効サイズ（表面積×厚み）も
小さくなる為に、当該抵抗器の過負荷特性や温度特性が
悪化するという問題もある。
抗器では、先に形成した内部電極膜３１，３１間に抵抗
膜を渡しかけた構造上、電極部を除く部分に段差が多く
発生し、自動実装作業において実装機の真空チャックに
よる吸着性が不安定となりピックアップミスが生じると
いう問題がある。また、前記製造過程と、抵抗器の厚み
が嵩まない様にとの配慮とが相俟って保護膜３３と外部
電極膜３４との境界（接合部）が内部電極膜３１の表面
に接して存在する構造となり、実装時において当該境界
からフラックスや大気等が染み入り、酸化、硫化等によ
る腐食断線の原因となる。更に、今日チップ抵抗器の小
型化が進むにつれて抵抗器本体の構成要素となる前記各
種ペーストの印刷可能領域が益々狭くなるために、抵抗
膜３２と電極膜３１，３１との重なり面積が狭くなるの
みならず、抵抗膜３２の有効サイズ（表面積×厚み）も
小さくなる為に、当該抵抗器の過負荷特性や温度特性が
悪化するという問題もある。
【０００５】
【発明が解決しようとする課題】本発明は、上記実情に
鑑みて成されたものであって、抵抗膜及び内部電極膜の
密封が厳重であり、且つ特性的な問題点の発生を抑制し
得る構造を持った厚膜型チップ抵抗器の提供を目的とす
る。
鑑みて成されたものであって、抵抗膜及び内部電極膜の
密封が厳重であり、且つ特性的な問題点の発生を抑制し
得る構造を持った厚膜型チップ抵抗器の提供を目的とす
る。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に成された本発明による厚膜型チップ抵抗器は、方形状
の絶縁基板上に当該基板の両端部に至る抵抗膜と、当該
抵抗体の両端部に重合された一対の内部電極膜と、前記
抵抗膜の露出部全体及び前記両内部電極膜の一部を覆う
一連の保護膜と、当該保護膜の端部及び前記一対の内部
電極膜の露出部をそれぞれ覆う一対の外部電極膜とを具
備することを特徴とする。
に成された本発明による厚膜型チップ抵抗器は、方形状
の絶縁基板上に当該基板の両端部に至る抵抗膜と、当該
抵抗体の両端部に重合された一対の内部電極膜と、前記
抵抗膜の露出部全体及び前記両内部電極膜の一部を覆う
一連の保護膜と、当該保護膜の端部及び前記一対の内部
電極膜の露出部をそれぞれ覆う一対の外部電極膜とを具
備することを特徴とする。
【０００７】上記厚膜型チップ抵抗器の変形例として、
方形状の絶縁基板上に当該基板の両端部に至る抵抗膜
と、当該抵抗体の両端部に重合された一対の内部電極膜
と、前記抵抗膜の露出部全体を覆う一連の内部保護膜
と、当該内部保護膜の露出部全体及び前記両内部電極膜
の一部を覆う一連の外部保護膜と、当該外部保護膜の端
部及び前記一対の内部電極膜の露出部をそれぞれ覆う一
対の外部電極膜とを具備する構成も可能である。
方形状の絶縁基板上に当該基板の両端部に至る抵抗膜
と、当該抵抗体の両端部に重合された一対の内部電極膜
と、前記抵抗膜の露出部全体を覆う一連の内部保護膜
と、当該内部保護膜の露出部全体及び前記両内部電極膜
の一部を覆う一連の外部保護膜と、当該外部保護膜の端
部及び前記一対の内部電極膜の露出部をそれぞれ覆う一
対の外部電極膜とを具備する構成も可能である。
【０００８】尚、上記各種の膜は、単層であるか複層で
あるかを問わない。例えば前記外部電極膜にあっては、
導電ペーストの印刷焼成による内層と、金、銀、半田メ
ッキ等のメッキ層とを重合した複層膜とする場合が多
く、保護膜にあっても前記の如く内部保護膜と外部保護
膜との複層構造の保護膜とすることが可能である。
あるかを問わない。例えば前記外部電極膜にあっては、
導電ペーストの印刷焼成による内層と、金、銀、半田メ
ッキ等のメッキ層とを重合した複層膜とする場合が多
く、保護膜にあっても前記の如く内部保護膜と外部保護
膜との複層構造の保護膜とすることが可能である。
【０００９】
【発明の実施の形態】以下、本発明による厚膜型チップ
抵抗器の実施の形態を、製造方法の一例と共に図面に基
づき説明する。
抵抗器の実施の形態を、製造方法の一例と共に図面に基
づき説明する。
【００１０】図１及び図２は、アルミナ製の絶縁基板
（以下、絶縁基板１と記す。）上に、予めＶ字状の分割
溝を碁盤目状に刻設することによって等面積等形状に区
画された単位領域を複数形成し、各単位領域に一つの抵
抗器本体を、導電ペーストや抵抗ペースト、或いはガラ
ス等の絶縁ペーストを印刷し焼成することによって形成
し、分割工程を適宜経ながら外部電極形成及び仕上げの
メッキ処理を施すという多数一括製造方法で製造した厚
膜型チップ抵抗器の一例である。
（以下、絶縁基板１と記す。）上に、予めＶ字状の分割
溝を碁盤目状に刻設することによって等面積等形状に区
画された単位領域を複数形成し、各単位領域に一つの抵
抗器本体を、導電ペーストや抵抗ペースト、或いはガラ
ス等の絶縁ペーストを印刷し焼成することによって形成
し、分割工程を適宜経ながら外部電極形成及び仕上げの
メッキ処理を施すという多数一括製造方法で製造した厚
膜型チップ抵抗器の一例である。
【００１１】当該厚膜型チップ抵抗器は、先ず、絶縁基
板１上に、抵抗ペーストを図３（イ）の如く、当該絶縁
基板１の長手方向の全域に亘って均一幅の一連の帯状に
印刷し、乾燥処理の後、約８５０℃等の所定温度で焼成
し抵抗器本体の抵抗膜２を形成する。当該抵抗膜２の両
端部にそれぞれ導電ペーストを、図３（ロ）の如く重合
印刷すると共に、当該導電ペーストの乾燥処理を経た後
に約８５０℃等の所定温度で焼成を行うことによって、
抵抗器本体の内部電極膜３，３が形成される。
板１上に、抵抗ペーストを図３（イ）の如く、当該絶縁
基板１の長手方向の全域に亘って均一幅の一連の帯状に
印刷し、乾燥処理の後、約８５０℃等の所定温度で焼成
し抵抗器本体の抵抗膜２を形成する。当該抵抗膜２の両
端部にそれぞれ導電ペーストを、図３（ロ）の如く重合
印刷すると共に、当該導電ペーストの乾燥処理を経た後
に約８５０℃等の所定温度で焼成を行うことによって、
抵抗器本体の内部電極膜３，３が形成される。
【００１２】上記構造を採ることによって、小サイズに
設定された厚膜型チップ抵抗器であっても内部電極膜
３，３と抵抗膜２との接触面積を十分に確保出来ること
はもとより、図４又は図５に示す従来の厚膜型チップ抵
抗器に見られるところの、内部電極膜３１，３１及び抵
抗膜３２による重合部と抵抗膜３２のみによる単層部と
の境界に生じた抵抗膜の厚肉部３５の発生が回避され、
抵抗器中央部の平坦な領域を絶縁基板１の長手方向に広
く確保出来るのみならず、当該厚肉部３５の形成状態の
不均一さに起因する定数のばらつき抑制にも寄与するこ
ととなる。また、抵抗膜に対する内部電極膜の位置合わ
せも容易となり、印刷焼成工程における歩留まりを向上
させることもできる。
設定された厚膜型チップ抵抗器であっても内部電極膜
３，３と抵抗膜２との接触面積を十分に確保出来ること
はもとより、図４又は図５に示す従来の厚膜型チップ抵
抗器に見られるところの、内部電極膜３１，３１及び抵
抗膜３２による重合部と抵抗膜３２のみによる単層部と
の境界に生じた抵抗膜の厚肉部３５の発生が回避され、
抵抗器中央部の平坦な領域を絶縁基板１の長手方向に広
く確保出来るのみならず、当該厚肉部３５の形成状態の
不均一さに起因する定数のばらつき抑制にも寄与するこ
ととなる。また、抵抗膜に対する内部電極膜の位置合わ
せも容易となり、印刷焼成工程における歩留まりを向上
させることもできる。
【００１３】次に、当該抵抗器本体における抵抗領域
（抵抗膜２の内部電極部３，３と重合していない領域）
のレーザートリミングに先駆けて、抵抗調整の便宜と共
に当該抵抗体の特性の安定化を図る為、前記抵抗膜２の
両端部に形成した一対の内部電極膜３，３間にガラスペ
ーストを、図３（ハ）の如く抵抗膜２の全面を覆う形で
印刷し、乾燥処理を経て約６００℃で焼成し内部保護膜
（絶縁性が不可欠）６を形成する。
（抵抗膜２の内部電極部３，３と重合していない領域）
のレーザートリミングに先駆けて、抵抗調整の便宜と共
に当該抵抗体の特性の安定化を図る為、前記抵抗膜２の
両端部に形成した一対の内部電極膜３，３間にガラスペ
ーストを、図３（ハ）の如く抵抗膜２の全面を覆う形で
印刷し、乾燥処理を経て約６００℃で焼成し内部保護膜
（絶縁性が不可欠）６を形成する。
【００１４】更に、レーザートリミング後、ガラスペー
ストを、図３（ニ）の如く、前記抵抗膜２を中央にして
当該抵抗膜２上に形成された前記内部保護膜６の全面を
覆い、且つ当該ガラスペーストと内部電極膜３とが一部
重合する状態で当該一対の内部電極膜３，３間に渡しか
けて一連の帯状に印刷し、乾燥処理を経て当該ガラスペ
ーストを約６００℃で焼成することにより外部保護膜
（絶縁性が不可欠）７を形成すれば、前記内部保護膜６
と当該外部保護膜７とから成る複層の保護膜４が形成さ
れる（場合によっては単層でも良い）。
ストを、図３（ニ）の如く、前記抵抗膜２を中央にして
当該抵抗膜２上に形成された前記内部保護膜６の全面を
覆い、且つ当該ガラスペーストと内部電極膜３とが一部
重合する状態で当該一対の内部電極膜３，３間に渡しか
けて一連の帯状に印刷し、乾燥処理を経て当該ガラスペ
ーストを約６００℃で焼成することにより外部保護膜
（絶縁性が不可欠）７を形成すれば、前記内部保護膜６
と当該外部保護膜７とから成る複層の保護膜４が形成さ
れる（場合によっては単層でも良い）。
【００１５】続いて、外部電極膜５の製造過程を説明す
る。先ず、導電ペーストを、図３（ホ）の如く両内部電
極膜３，３の表面の露出部全面を覆い、且つ外部保護膜
７の両端部のみを覆う形でそれぞれ印刷し、乾燥処理を
経て約６００℃で焼成し外部電極膜５，５の内層１０，
１０を形成する。更に、図１の如く、裏面内部電極膜１
５を絶縁基板１の長手方向の両端部裏面に、前記内部電
極膜３と同様に導電ペーストの印刷焼成によって形成
し、各々抵抗体を搭載した絶縁基板１における単位領域
の電極側端面が露出する様に、短冊状に連結した単数又
は複数の抵抗器を一単位として分割する一次分割工程を
行う。
る。先ず、導電ペーストを、図３（ホ）の如く両内部電
極膜３，３の表面の露出部全面を覆い、且つ外部保護膜
７の両端部のみを覆う形でそれぞれ印刷し、乾燥処理を
経て約６００℃で焼成し外部電極膜５，５の内層１０，
１０を形成する。更に、図１の如く、裏面内部電極膜１
５を絶縁基板１の長手方向の両端部裏面に、前記内部電
極膜３と同様に導電ペーストの印刷焼成によって形成
し、各々抵抗体を搭載した絶縁基板１における単位領域
の電極側端面が露出する様に、短冊状に連結した単数又
は複数の抵抗器を一単位として分割する一次分割工程を
行う。
【００１６】次に、分割された絶縁基板１に搭載された
抵抗体の電極部（前記外部電極膜５の内層の端部表面、
並びに抵抗膜２、内部電極３及び内層１０の端面、及び
前記裏面内部電極膜１５を含む。）を絶縁基板１の端面
を経て表裏に亘って覆う、一連の終端層１１を導電ペー
ストの印刷、及び約６００℃の焼成によって形成し（図
１、図３（ヘ）参照）、絶縁基板１に設けられた前記単
位領域を個々に分割する二次分割工程を行う。尚、当該
終端層１１，１１は、前記内層１０，１０と同時焼成す
る場合もある。また、当該終端層１１，１１について
は、抵抗領域における抵抗値の温度ドリフトを抑えるべ
く、樹脂系の導電ペーストを用い、約２００℃で焼成す
ることが望ましい場合もある。
抵抗体の電極部（前記外部電極膜５の内層の端部表面、
並びに抵抗膜２、内部電極３及び内層１０の端面、及び
前記裏面内部電極膜１５を含む。）を絶縁基板１の端面
を経て表裏に亘って覆う、一連の終端層１１を導電ペー
ストの印刷、及び約６００℃の焼成によって形成し（図
１、図３（ヘ）参照）、絶縁基板１に設けられた前記単
位領域を個々に分割する二次分割工程を行う。尚、当該
終端層１１，１１は、前記内層１０，１０と同時焼成す
る場合もある。また、当該終端層１１，１１について
は、抵抗領域における抵抗値の温度ドリフトを抑えるべ
く、樹脂系の導電ペーストを用い、約２００℃で焼成す
ることが望ましい場合もある。
【００１７】最後に、当該終端層１１、内層１０、裏面
内部電極膜１５の露出面全体に対しメッキ層１２を形成
するメッキ工程（ニッケル、金、銀、半田メッキ等。以
下同じ。）を経て図１及び図３（ト）に示す様な個々の
厚膜型チップ抵抗器が完成する。
内部電極膜１５の露出面全体に対しメッキ層１２を形成
するメッキ工程（ニッケル、金、銀、半田メッキ等。以
下同じ。）を経て図１及び図３（ト）に示す様な個々の
厚膜型チップ抵抗器が完成する。
【００１８】尚、当該例は、抵抗面を回路基板の実装面
と反する方向へ向けて実装する厚膜型チップ部品の一例
である。抵抗面を回路基板の実装面に向けて実装する図
２に示す様な厚膜型チップ部品を製造する場合には、前
記裏面内部電極膜１５及び外部電極膜５の終端層１１を
形成することなく、分割された絶縁基板１に搭載された
抵抗体の電極部（抵抗膜２、内部電極膜３及び内層１０
の端面を含む。）並びに内層１０，１０の表側露出面に
対するメッキ層１２を形成し、その間、単数又は複数の
抵抗器を一単位とする分割工程を適宜行えば、例えば、
図２に示す個々の厚膜型チップ抵抗器が完成する。
と反する方向へ向けて実装する厚膜型チップ部品の一例
である。抵抗面を回路基板の実装面に向けて実装する図
２に示す様な厚膜型チップ部品を製造する場合には、前
記裏面内部電極膜１５及び外部電極膜５の終端層１１を
形成することなく、分割された絶縁基板１に搭載された
抵抗体の電極部（抵抗膜２、内部電極膜３及び内層１０
の端面を含む。）並びに内層１０，１０の表側露出面に
対するメッキ層１２を形成し、その間、単数又は複数の
抵抗器を一単位とする分割工程を適宜行えば、例えば、
図２に示す個々の厚膜型チップ抵抗器が完成する。
【００１９】上記工程を経て製造された厚膜型チップ抵
抗器は、抵抗膜２及び内部電極膜３，３上から、異なる
二種類の膜又は層の接合部を経て直線的に外部へ繋がる
ことが回避された構造となっているので、外部からのフ
ラックスや大気の侵入が困難となっている。また、内部
電極膜３，３と抵抗膜２から成る厚膜型抵抗器の最小単
位のレベルでは、抵抗膜２の両端部である内部電極膜
３，３が形成された部分を除く部分の平滑性を高めるこ
とができることから、続く工程を経て最終的に形成され
た厚膜型チップ抵抗器の平滑領域を比較的広範囲に確保
することが可能となる。
抗器は、抵抗膜２及び内部電極膜３，３上から、異なる
二種類の膜又は層の接合部を経て直線的に外部へ繋がる
ことが回避された構造となっているので、外部からのフ
ラックスや大気の侵入が困難となっている。また、内部
電極膜３，３と抵抗膜２から成る厚膜型抵抗器の最小単
位のレベルでは、抵抗膜２の両端部である内部電極膜
３，３が形成された部分を除く部分の平滑性を高めるこ
とができることから、続く工程を経て最終的に形成され
た厚膜型チップ抵抗器の平滑領域を比較的広範囲に確保
することが可能となる。
【００２０】
【発明の効果】以上の如く、本発明による厚膜型チップ
抵抗器によれば、自動実装作業において実装機の真空チ
ャックによる吸着性が安定し、ピックアップミスの発生
を防止することができる。また、保護膜と外部電極膜と
の境界（接合部）が電極膜の表面に接して存在する構造
を採らないことで抵抗膜及び内部電極膜の密封性が高ま
り、実装時において当該境界からフラックスや大気等が
染み入ることに起因した腐食断線を防止することができ
る。更に、小型のチップ抵抗器であっても、抵抗膜と電
極膜との重なり面積を十分に取ることができ、また、電
極部を除いた抵抗膜の有効サイズも十分に取ることがで
きるので、当該抵抗器の過負荷特性や温度特性の悪化も
防止することができる。
抵抗器によれば、自動実装作業において実装機の真空チ
ャックによる吸着性が安定し、ピックアップミスの発生
を防止することができる。また、保護膜と外部電極膜と
の境界（接合部）が電極膜の表面に接して存在する構造
を採らないことで抵抗膜及び内部電極膜の密封性が高ま
り、実装時において当該境界からフラックスや大気等が
染み入ることに起因した腐食断線を防止することができ
る。更に、小型のチップ抵抗器であっても、抵抗膜と電
極膜との重なり面積を十分に取ることができ、また、電
極部を除いた抵抗膜の有効サイズも十分に取ることがで
きるので、当該抵抗器の過負荷特性や温度特性の悪化も
防止することができる。
【図１】本発明による厚膜型チップ抵抗器の一例を示す
長手方向に沿った縦断面図である。
長手方向に沿った縦断面図である。
【図２】本発明による厚膜型チップ抵抗器の一例を示す
長手方向に沿った縦断面図である。
長手方向に沿った縦断面図である。
【図３】（イ）（ロ）（ハ）（ニ）（ホ）（ヘ）（ト）
本発明による厚膜型チップ抵抗器の製造過程における状
態遷移の一例を示す平面図である。
本発明による厚膜型チップ抵抗器の製造過程における状
態遷移の一例を示す平面図である。
【図４】従来の厚膜型チップ抵抗器の一例を示す長手方
向に沿った縦断面図である。
向に沿った縦断面図である。
【図５】従来の厚膜型チップ抵抗器の一例を示す長手方
向に沿った縦断面図である。
向に沿った縦断面図である。
１ 絶縁基板 ２ 抵抗膜 ３ 内部電極膜 ４ 保護膜 ５ 外部電極膜 ６ 内部保護膜 ７ 外部保護膜 １０ 内層 １１ 終端層 １２ メッキ層 １５ 裏面内部電極膜
Claims (2)
- 【請求項１】 方形状の絶縁基板（１）上に当該基板
（１）の両端部に至る抵抗膜（２）と、当該抵抗膜
（２）の両端部に重合された一対の内部電極膜（３）
と、前記抵抗膜（２）の露出部全体及び前記両内部電極
膜（３）の一部を覆う一連の保護膜（４）と、当該保護
膜（４）の端部及び前記一対の内部電極膜（３）の露出
部をそれぞれ覆う一対の外部電極膜（５）とを具備する
厚膜型チップ抵抗器。 - 【請求項２】 方形状の絶縁基板（１）上に当該基板
（１）の両端部に至る抵抗膜（２）と、当該抵抗膜
（２）の両端部に重合された一対の内部電極膜（３）
と、前記抵抗膜（２）の露出部全体を覆う一連の内部保
護膜（６）と、当該内部保護膜（６）の露出部全体及び
前記両内部電極膜（３）の一部を覆う一連の外部保護膜
（７）と、当該外部保護膜（７）の端部及び前記一対の
内部電極膜（３）の露出部をそれぞれ覆う一対の外部電
極膜（５）とを具備する厚膜型チップ抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001157117A JP2002353001A (ja) | 2001-05-25 | 2001-05-25 | 厚膜型チップ抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001157117A JP2002353001A (ja) | 2001-05-25 | 2001-05-25 | 厚膜型チップ抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353001A true JP2002353001A (ja) | 2002-12-06 |
Family
ID=19001028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001157117A Pending JP2002353001A (ja) | 2001-05-25 | 2001-05-25 | 厚膜型チップ抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353001A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007034874A1 (ja) * | 2005-09-21 | 2007-03-29 | Koa Corporation | チップ抵抗器 |
| US9041483B2 (en) | 2012-01-18 | 2015-05-26 | Sae Magnetics (H.K.) Ltd. | Attenuator |
| JP2017195323A (ja) * | 2016-04-22 | 2017-10-26 | Koa株式会社 | チップ抵抗器および部品内蔵型回路基板 |
| JP2019096831A (ja) * | 2017-11-27 | 2019-06-20 | パナソニックＩｐマネジメント株式会社 | 抵抗器 |
| JP2019096834A (ja) * | 2017-11-27 | 2019-06-20 | パナソニックＩｐマネジメント株式会社 | 抵抗器 |
| JP2022023781A (ja) * | 2020-07-27 | 2022-02-08 | 禾伸堂企業股▲ふん▼有限公司 | 高電力抵抗器及びその製造方法 |
-
2001
- 2001-05-25 JP JP2001157117A patent/JP2002353001A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007034874A1 (ja) * | 2005-09-21 | 2007-03-29 | Koa Corporation | チップ抵抗器 |
| JP2007088162A (ja) * | 2005-09-21 | 2007-04-05 | Koa Corp | チップ抵抗器 |
| US7782173B2 (en) | 2005-09-21 | 2010-08-24 | Koa Corporation | Chip resistor |
| US9041483B2 (en) | 2012-01-18 | 2015-05-26 | Sae Magnetics (H.K.) Ltd. | Attenuator |
| JP2017195323A (ja) * | 2016-04-22 | 2017-10-26 | Koa株式会社 | チップ抵抗器および部品内蔵型回路基板 |
| JP2019096831A (ja) * | 2017-11-27 | 2019-06-20 | パナソニックＩｐマネジメント株式会社 | 抵抗器 |
| JP2019096834A (ja) * | 2017-11-27 | 2019-06-20 | パナソニックＩｐマネジメント株式会社 | 抵抗器 |
| JP7217419B2 (ja) | 2017-11-27 | 2023-02-03 | パナソニックＩｐマネジメント株式会社 | 抵抗器 |
| JP7296565B2 (ja) | 2017-11-27 | 2023-06-23 | パナソニックＩｐマネジメント株式会社 | 抵抗器 |
| JP2022023781A (ja) * | 2020-07-27 | 2022-02-08 | 禾伸堂企業股▲ふん▼有限公司 | 高電力抵抗器及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10153079B2 (en) | Laminated coil component and method of manufacturing the same | |
| JPH11288839A (ja) | 積層チップ型電子部品及びその製造方法 | |
| JP2002353001A (ja) | 厚膜型チップ抵抗器 | |
| JP2836303B2 (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP2002367818A (ja) | チップ形抵抗器 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH0969406A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JP4059967B2 (ja) | チップ型複合機能部品 | |
| JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JP2001118705A (ja) | チップ型抵抗器 | |
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPH0497501A (ja) | 抵抗器及びその製造方法 | |
| JP2003338401A (ja) | 厚膜型チップ抵抗器及びその製造方法 | |
| JP2003188001A (ja) | 厚膜型チップ抵抗器 | |
| JP2000021613A (ja) | チップ型抵抗器の製造方法 | |
| JP2023157576A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP2002208502A (ja) | チップ抵抗器及びその製造方法 | |
| JPH10321403A (ja) | 抵抗器の製造方法 | |
| JP2019071458A (ja) | チップ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |