JP2017147092A - 表示装置および表示装置の製造方法 - Google Patents

Abstract

【課題】狭額縁化した有機ＥＬ表示装置等を提供すること。【解決手段】表示装置１０は、第１基板１１と、第２基板１２と、両基板の間を封止する封止材２５と、有機発光素子と画素回路とを備える画素を有する画像表示部１５と、前記画素回路を駆動するトランジスタを有する駆動回路２０と、前記トランジスタに電圧を供給する第１配線部と、前記トランジスタと前記第１配線部とを接続する第２配線部とを有する。前記駆動回路２０は、前記画像表示部１５の外部に配置され、前記第１配線部は、前記画像表示部１５と前記駆動回路２０との間に配置され、前記画像表示部１５と前記第１配線部とは、前記第１基板１１と前記第２基板１２との間に配置され、前記電極部と前記第２配線部とを構成する第２金属の融点は、前記第１配線部を構成する第１金属の融点よりも高く、前記第１基板１１と前記駆動回路２０と前記封止材２５と前記第２基板１２とが積層されている。【選択図】図１

Description

本発明は、表示装置および表示装置の製造方法に関する。

有機発光素子を使用して画像を表示する有機電界発光型の表示装置が提案されている。なお、以下の説明では、有機電界発光を有機ＥＬ（Electro Luminescence）と記載する。また、有機ＥＬ型の表示装置を表示装置と略記する。

有機発光素子は、水分および酸素の影響を受けて劣化しやすい有機薄膜を含んでいる。そのため、表示装置は、表面に多数の有機発光素子と画素回路とを配列した画像表示部を有するガラス基板の上に、画像表示部を覆うようにガラス基板とほぼ同一寸法の封止ガラスを重ね、縁を気密に接合にした構造を有する（特許文献１〜４）。ガラス基板と封止ガラスとの間は、乾燥空気または窒素ガスで満たされている。この構造により、有機発光素子の劣化を防ぐ。

ガラス基板と封止ガラスとの間の接合には、低融点の粉末ガラスを使用する。接合方法の概略を説明する。ガラス基板の封止ガラスを接合する部分に粉末ガラスを含むペーストを塗布する。ガラス基板の上に封止ガラスを重ねる。封止ガラス越しにレーザを照射して粉末ガラスを含むペーストを溶解する。以上により、溶解したガラスが硬化して、ガラス基板と封止ガラスとを気密に接合する接合部を形成する。

ところで、画像表示部の外側には、画素回路を駆動して有機発光素子の発光輝度を制御する駆動回路を設ける必要がある。接合部は、駆動回路と画像表示部を囲むように設ける。接合部および駆動回路は、画像表示部の周囲を囲む画像を表示しない領域である。以後の説明では、画像表示部の周囲を囲む画像を表示しない領域を額縁領域と呼ぶ。

額縁領域を狭くする技術的手段が提案されている（特許文献１、２参照）。以下、額縁領域を狭くすることを狭額縁化と呼ぶ。

特開２０１０−２４４７６６号公報 特開２００７−２００８４９号公報 特開２０１３−０６５５４９号公報 特開２０１３−２５４７３２号公報

かかる狭額縁化を進め表示領域をより広くすることが好ましい。実施の形態の１つの側面は、表示装置において額縁領域を狭くすることを目的とする。

実施の形態の表示装置の１つの側面は、第１基板と、第２基板と、前記第１基板と前記第２基板とを封止する封止材と、電流に基づき発光する有機発光素子と前記有機発光素子に供給される電流を制御する画素回路とを備える複数の画素を有する画像表示部と、前記複数の画素回路を駆動するトランジスタを有する駆動回路と、前記トランジスタに電圧を供給する第１配線部と、前記トランジスタに含まれる電極部と前記第１配線部とを接続する第２配線部とを有する。前記駆動回路は、前記画像表示部の外部に配置され、前記第１配線部は、前記画像表示部と前記駆動回路との間に配置され、前記画像表示部と前記第１配線部とは、前記第１基板と前記第２基板との間に配置され、前記電極部と前記第２配線部とを構成する第２金属の融点は、前記第１配線部を構成する第１金属の融点よりも高く、前記第１基板と前記駆動回路と前記封止材と前記第２基板とが積層されている。

実施の形態の１つの側面によれば、狭額縁化した表示装置を提供することができる。

表示装置の外観図である。 図１のＩＩ−ＩＩ線による表示装置１０の模式断面図である。 図２の左側部分を拡大して示す模式断面拡大図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 表示装置の模式平面図である。 封止領域の模式断面図である。 第１電源領域および第２電源領域の模式断面図である。 表示領域の模式断面図である。 比較例の表示装置の外観図である。 有機ＥＬ表示パネルの製造の流れを示すフローチャートである。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 有機ＥＬ表示パネルの製造工程を示す説明図である。 表示装置のハードウェア構成図である。 ドライバＩＣの構成図である。 １個の有機発光素子を発光させる回路を示す回路図である。 駆動ＴＦＴの出力特性を示す説明図である。 映像信号および駆動信号を示すタイムチャートである。 実施の形態２の表示装置の模式平面図である。 実施の形態２の封止領域の模式断面図である。 実施の形態２の第１電源領域および第２電源領域の模式断面図である。 実施の形態２の表示領域の模式断面図である。 実施の形態２の有機ＥＬ表示パネルの製造工程を示す説明図である。 実施の形態２の有機ＥＬ表示パネルの製造工程を示す説明図である。 実施の形態３の封止領域の模式断面図である。 実施の形態４の封止領域の模式断面図である。

以下、表示装置の実施の形態を、図を適宜参照しながら説明する。なお、明細書、特許請求の範囲における“第１”、“第２”等の序数は、要素間の関係を明確にするため、および要素間の混同を防ぐために付している。したがって、これらの序数は、要素を数的に限定しているものではない。

また、図示した構成要素の寸法や比率などは、実物の構成要素と一致するようには図示されていない場合がある。また、図示や図面の説明の都合上、実物に含まれる構成要素が省略されていたり、図示した構成要素の寸法が実物に含まれる構成要素よりも誇張されている場合がある。

また、“接続”という用語は、接続対象間で電気的に接続していることを意味している。“電気的に接続”は、接続対象間が、電極、配線、抵抗、キャパシタ等の電気的素子を介して接続している場合も含む。なお、“電極”や“配線”という用語は、これらの構成要素を機能的に限定していない。たとえば、“配線”は“電極”の一部として利用されることも可能である。また、逆に、“電極”は“配線”の一部として利用されることも可能である。

［実施の形態１］
図１は、表示装置１０の外観図である。図１は、表示装置１０を前側、すなわち画像を表示する面の側から見た図である。表示装置１０は、静止画および動画を表示する装置である。表示装置１０は、電子機器に組み込まれる。電子機器は、たとえばスマートフォン、携帯電話機、タブレット端末、パソコン、テレビ等である。以下の説明では、各図中に矢印で示す左、右、上および下のそれぞれを使用する。本実施の形態の表示装置１０は、有機ＥＬ表示パネルである。

表示装置１０は、第１基板１１、第２基板１２、ドライバＩＣ１３およびＦＰＣ（Flexible Printed Circuits）１４を備える。第１基板１１および第２基板１２は、ガラス製の基板である。第１基板１１および第２基板１２は、上下方向に長い長方形である。第２基板１２の左右方向の長さは、第１基板１１の左右方向の長さとほぼ等しい。第２基板１２の上下方向の長さは、第１基板１１の上下方向の長さよりも短い。第１基板１１と第２基板１２とは、第２基板１２を前側にして、上辺、左辺および右辺を揃えて重なっている。第１基板１１の前側の面の下部は、第１基板１１に覆われていない。ドライバＩＣ１３は、異方性導電フィルムを使用して第１基板１１に実装された集積回路である。ドライバＩＣ１３の機能については後述する。

ＦＰＣ１４は、第１基板１１に接続された軟性の基板である。第１基板１１は、ＦＰＣ１４と、ドライバＩＣ１３および後述する駆動回路２０とを接続する図示しない配線を有する。ＦＰＣ１４は、電子機器の制御装置との接続用の図示しないコネクタを備える。表示装置１０は、ＦＰＣ１４を介して電子機器の制御装置から画像信号を取得する。

第１基板１１は、規則的に配列した多数の画素（図示しない）を有する画像表示部１５を備える。画像表示部１５は、カソード電極１９を含む。第２基板１２は、カソード電極１９を覆う。

画素は、有機発光素子（図２６参照）および有機発光素子に供給する電流を制御する画素回路（図２６参照）を含む。有機発光素子９７は、画素回路が供給する電流に基づいて発光する。画素回路については後述する。

カソード電極１９は、各画素に接続された有機ＥＬ素子上に配置される共通電極である。カソード電極１９には、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ｍｇ、Ａｇ、ＭｇＡｇ及びこれらの化合物などの仕事関数が小さな金属薄膜が用いられる。カソード電極１９の抵抗を下げるために、これらの金属薄膜上にＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＺｎＯまたはＩｎ_２Ｏ_３等の透明導電膜材料、あるいは透明導電性インク製またはグラフェン製等の半透明電極を全面または部分的な補助配線として堆積してもよい。

第１基板１１は、駆動回路２０を備える。本実施の形態の駆動回路２０は、走査ドライバ２１、デマルチプレクサ２２、エミッション制御ドライバ２３、保護回路２４の少なくとも１つの例示である。駆動回路２０は、例えば、走査ドライバ２１である。駆動回路２０は、半導体プロセスにより形成する。以下にこれらの半導体回路の概略を説明する。

走査ドライバ２１は、画像表示部１５の左辺に沿って画像表示部１５の外側に配置されている。走査ドライバ２１は、ＦＰＣ１４を介して取得した画像信号に基づいて、画像表示部１５の走査線を選択して駆動する回路である。走査線は、図１の左右方向の太線矢印で示す走査線方向に配列した、同時に輝度が変化する画素の列である。

図１の上下方向の太線矢印は、走査方向を示す。走査ドライバ２１は、駆動する走査線を走査方向に切り替えることにより、画像表示部１５に画像を表示する。なお、走査ドライバ２１が走査線を切り替える順番は、画像表示部１５の上側から下側に向けて、下側から上側に向けてのいずれでも良い。また、走査ドライバ２１は、任意の順番で走査線を切り替えても良い。

デマルチプレクサ２２は、画像表示部１５の下辺に沿って画像表示部１５の外側に配置されている。デマルチプレクサ２２は、ＦＰＣ１４を介して取得した高い転送速度のデータ列を本来の転送速度の複数のデータ列に戻す回路である。デマルチプレクサ２２は、１本の走査線の信号を同時に画像表示部１５に出力する。

エミッション制御ドライバ２３は、画像表示部１５の右辺に沿って画像表示部１５の外側に配置されている。エミッション制御ドライバ２３は、ＦＰＣ１４を介して取得した画像信号に基づいて、画像表示部１５内の各有機発光素子９７の発光時間を制御する回路である。

なお、走査ドライバ２１とエミッション制御ドライバ２３の配置は左右逆でも問題ない。走査ドライバ２１を左右両方に配置して、走査線を左右両側から同時に駆動しても構わない。このようにすることにより、走査線方向に配列した画素同士の動作の遅延を抑制することができる。

保護回路２４は、画像表示部１５の上辺に沿って画像表示部１５の外側に配置されている。保護回路２４は、静電気放電等による表示パネルの破損を防ぐ回路である。

走査ドライバ２１、デマルチプレクサ２２、エミッション制御ドライバ２３および保護回路２４は、いずれも多数のトランジスタを含む集積回路であり、駆動回路２０の例示である。以後の説明では、走査ドライバ２１、デマルチプレクサ２２、エミッション制御ドライバ２３および保護回路２４のうちのいずれか１つまたは複数を駆動回路２０と記載する場合がある。

図２は、図１のＩＩ−ＩＩ線による表示装置１０の模式断面図である。図３は、図２の左側部分を拡大して示す模式断面拡大図である。図２および図３を使用して、表示装置１０の断面構造を説明する。

表示装置１０の断面構造は、外側から順番に、余裕領域Ｂ（図３参照）、封止領域Ｃ、第１電源領域Ｄ、第２電源領域Ｅ、表示領域Ｆに分かれている。なお、余裕領域Ｂは狭いので、図２では省略し、図３で示す。

余裕領域Ｂは、第１基板１１と第２基板１２とを分離する場合の切断余裕である。この余裕が少なければ、表示パネルを個別に切断する時に封止材２５に物理的な応力が加わりクラックを生じ、そのクラックから水分が侵入してしまうため有機ＥＬ素子の信頼性が劣化してしまう。また、切断部分まで封止材２５が広がってしまうと、切断そのものが困難となり、切断加工精度が低下して切断面のでこぼこがひどくなってしまう。

封止領域Ｃは、第１基板１１と第２基板１２との間を封止する領域である。有機ＥＬは水分が侵入すると特性が劣化してしまう。そのため、封止材２５によって完全に密封された空間２７には、乾燥した空気や、窒素ガス等の不活性ガスが充填されている。また、封止部分に有機膜層があると、その層や界面を通じて水分が侵入する。水分の進入を防止するために、封止材２５の下部は無機膜のみの構造とする。製造工程中に使用する有機膜は封止領域Ｃでは除去されている。

封止領域Ｃ内に駆動回路２０（例えば、走査ドライバ２１）が配置されている。駆動回路２０は、トランジスタ２６を含む。図３では、図示の都合上、模式的に２個のトランジスタ２６を示しているが、封止領域Ｃには、実際には３個以上のトランジスタ２６がある。トランジスタ２６は、無機材料、ゲート部３２およびソースドレイン部３３を含む。

第１電源領域Ｄは、駆動回路２０に電源およびクロックを供給する第１配線部３４１を備える領域である。第１配線部３４１は、図３の紙面の厚さ方向、すなわち表示装置１０の上下方向（図１参照）に延びる平行線状の配線である。なお、図３では、図示の都合上、模式的に３本の第１配線部３４１を記載したが、本実施の形態の表示装置１０は後述するように４本の第１配線部３４１を備える。

第１配線部３４１は、低融点金属製である。第１配線部３４１は、第２コンタクトホール３７を介して金属製のソースドレイン部３３と接続する。第１電源領域Ｄの詳細については後述する。

第２電源領域Ｅには、カソード電極１９を含む画像表示部１５に電源を供給する配線が配置される。有機ＥＬ製造工程において、カソード電極１９は後述する表示領域Ｆから第２電源領域Ｅまでを覆うように形成され、第２電源領域Ｅにおいて画像表示部１５に電源を供給する配線に接続されている。

表示領域Ｆは、画像表示部１５を備える領域である。第２電源領域Ｅおよび表示領域Ｆの詳細については後述する。

図１から図３を使用して、第１基板１１と第２基板１２とを固定する構造を説明する。

図１に示すように、第２基板１２は、第１基板１１上の画像表示部１５、カソード電極１９、走査ドライバ２１、デマルチプレクサ２２、エミッション制御ドライバ２３および保護回路２４を覆う。

第１基板１１と第２基板１２とは対向する。第１基板１１と第２基板１２との間には空間２７がある。空間２７には、たとえば乾燥空気または窒素ガスなどの不活性ガスがある。

図１に示すように画像表示部１５の周囲を囲む封止材２５が、図２および図３に示すように第１基板１１と第２基板１２とを接合し、第１基板１１と第２基板１２との間の空間２７を気密に封止する。

封止材２５は、たとえば加熱により溶解し、冷却により硬化する部材である。封止材２５は、たとえばガラスフリット接合材である。表示装置１０の製造装置（図示しない）は、無機絶縁膜４４と第２基板１２との間に配置された低融点ガラス粉体に、第２基板１２を介してレーザを照射する。このレーザ照射により低融点ガラス粉体が加熱されて溶解する（なお、レーザが照射される領域については、図４のレーザ照射領域Ｌを参照）。

この溶解した低融点ガラス粉体は、その後硬化する。この硬化した低融点ガラス粉体（封止材２５）により、第１基板１１の面上に形成された駆動回路２０（例えば、走査ドライバ２１）と第２基板１２とが接合される。以上説明したように、封止材２５は、加熱により溶解し冷却により硬化する部材である。また、表示装置１０は、封止材２５と駆動回路２０との間に無機絶縁膜４４を有する。

画像表示部１５は、電流に基づき発光する有機発光素子（図２６参照）と有機発光素子に供給される電流を制御する画素回路（図２６参照）とを備える複数の画素を有する。駆動回路２０（例えば、走査ドライバ２１）は、複数の画素回路を駆動するトランジスタ２６を有する。第１配線部３４１は、トランジスタ２６に電圧を供給する。

駆動回路２０（例えば、走査ドライバ２１）は、画像表示部１５の外部（外側）に配置されている。第１配線部３４１は、画像表示部１５と駆動回路２０との間であって、第１の基板１１側に配置されている。

第２配線部３３２は、トランジスタ２６に含まれる電極部（例えば、ソースドレイン部３３）と第１配線部３４１とを接続する。なお、ソースドレイン部３３は、トランジスタのソース電極又はドレイン電極の何れか又は両方を意味する場合がある。また、ソースドレイン部３３は、ソース電極に接続するソース配線又はドレイン電極に接続するドレイン配線の何れか又は両方を意味する場合がある。

以上説明したように、表示装置１０は、第１基板１１と、第２基板１２と、封止材２５と、画像表示部１５と、駆動回路２０と、第１配線部３４１と、第２配線部３３２とを備える。封止材２５は、第１基板１１と第２基板１２とを封止する。なお、図３では、走査ドライバ２１の上に封止材２５を配置することで、第１基板１１と第２基板１２とを封止している。換言すれば、封止材２５は、第１基板１１と第２基板１２との間の空間２７を封止している。

封止材２５および第１基板１１と第２基板１２との間の空間２７を封止する方法の例について説明する。図４は、有機ＥＬ表示パネルの製造工程を示す説明図である。図４は、図２の左側部分を拡大して示す模式断面拡大図である。図４では、第１基板１１と第２基板１２との間に位置する層を省略して記載する。なお、図４は有機ＥＬ表示パネルを製造する工程の最終段階である封止工程を説明する図である。製造工程全体の流れについては後述する。

図４に示すように、封止領域Ｃは印刷領域Ｇ、アラインメント余裕Ｈ、拡散余裕Ｊおよびレーザ照射領域Ｌを含む。レーザが照射される領域Ｌの直下には、図３に示すトランジスタ２６が配置されている。なお、拡散余裕Ｊがトランジスタ２６の一部を含んでも良い。

封止工程の概要を説明する。製造装置は、画像表示部１５（図１参照）および駆動回路２０（図１参照）を作成した第１基板１１の片面の縁に、画像表示部１５を囲むように封止材２５を塗布する。製造装置は、封止材２５を、駆動回路２０（例えば、走査ドライバ２１）の上にも塗布する。なお、塗布は、たとえば印刷により行う。封止材２５を印刷する領域を、印刷領域Ｇで示す。印刷する封止材２５は、たとえば低融点ガラスの粉、すなわちガラスフリットを主成分とするペーストである。

製造装置は、第２基板１２を配置して封止材２５を覆う。製造装置は、第２基板１２側からレーザを照射して封止材２５を溶解する。レーザ照射領域Ｌは、レーザが照射される領域である。レーザ照射領域Ｌは、印刷領域Ｇよりもアラインメント余裕Ｈの２倍分広い。

溶解した封止材２５は、駆動回路２０（例えば、走査ドライバ２１）と第２基板１２の間で広がる。そのため、レーザ照射領域Ｌの左右に、拡散余裕Ｊを確保する。溶解した封止材２５が硬化して、ＴＦＴ基板１６と第２基板１２との間の空間２７、すなわち第１基板１１と第２基板１２との間の空間２７を封止する。

図１および図３に示すように、封止材２５は、駆動回路２０のトランジスタ２６と第２基板１２との間に配置されている。そして、レーザ照射領域Ｌには、駆動回路２０のトランジスタ２６が配置されている。レーザにより駆動回路２０のトランジスタ２６が照射されると、レーザの照射や、レーザの照射により溶解した封止材２５により、このトランジスタ２６の温度が上昇する。

前述のとおり、トランジスタ２６のゲート部３２を構成する金属およびソースドレイン部３３を形成する金属は、高融点金属材料である。また、トランジスタ２６を構成する無機材料も熱に強い。したがって、トランジスタ２６はレーザ照射の熱による損傷に対して耐性を有する。その結果、製造時に、トランジスタ２６にレーザが照射されても、トランジスタ２６の特性が変化することを抑制できる。

レーザ照射により溶解した封止材２５は、冷却により硬化する。封止材２５が硬化した部分と駆動回路２０とが重なる。さらに、無機絶縁膜４４と封止材２５が硬化した部分とが重なる。換言すれば、封止材２５が硬化した部分と駆動回路２０のトランジスタ２６とが対向（対面）する。より詳しく説明すれば、レーザ照射領域Ｌと、駆動回路２０のトランジスタ２６とが重なる（対向）する。

ところで、ガラスフリット接合材による封止構造を有する表示装置は、従来から使用されている。しかし、従来の表示装置は、ガラスフリットを用いた封止部の直下から外れた場所に、トランジスタを含む駆動回路が配置されている（特許文献１〜４参照）。

しかし、本件の発明者は、狭額縁化を図るため、封止材２５の直下であり、製造時にレーザが照射される領域Ｌの下に駆動回路２０を配置した。詳しくは、本件の発明者は、レーザ照射領域Ｌの直下に駆動回路２０のトランジスタ２６を配置するように設計した。なお、特許文献２においても、ガラスフリットのペーストを塗布した部分の直下に走査駆動部が配置されている。

しかしながら、特許文献２においては、封止工程の前に、走査駆動部等の熱に弱い部分にはマスキングが行われている。そのため、ガラスフリットを溶解するレーザは、走査駆動部の上を照射しない。このマスキングにより、走査駆動部内の配線およびトランジスタの熱変形を防止する。

以上により特許文献２においては、ガラスフリットを溶解するレーザが照射される領域には、走査駆動部が配置されていない。その結果、走査駆動部の上に塗布したガラスフリットは、溶融せず、封止構造には寄与しない。すなわち、特許文献２においては、封止構造を実現するためには、走査駆動部の直上を除く領域に、レーザを照射してガラスフリットを溶解する領域を設ける必要がある。したがって、十分に狭額縁化の効果を得ることは難しい。

本実施の形態では、レーザが照射されるレーザ照射領域Ｌの直下にも駆動回路２０を配置している。このような配置を行った結果、より狭額縁化した表示装置１０を提供することができる。

かかる配置の場合、レーザが、駆動回路２０のトランジスタのソース電極、ドレイン電極、ゲート電極およびこれらを接続する配線に照射されると、電極及び配線が融解する可能性がある。

そこで、本実施の形態においては、かかるトランジスタの電極および配線の材料にたとえばモリブデンまたはチタン等の高融点金属を使用して、レーザ照射による融解を防ぐ。このように、狭額縁化を図るため、高融点金属を有するトランジスタを封止材２５の直下に配置する構成は、従来の技術文献には何ら記載も示唆もない。

さらに、トランジスタに電圧を供給する第１配線部３４１を、画像表示部１５と駆動回路２０を配置した領域との間に設けて、配線レイアウトを最適化する。

配線部を駆動回路の配置領域の左右に設ける技術が開示されている。一例を挙げると、櫛歯形状の配線を対向させる構成である。この場合、配線部が、ガラスフリットを使用した封止部の直下に位置することになる（特許文献１参照）。このような位置関係にする場合には、フリット直下の配線部を高融点金属で構成しなければならない（特許文献１参照）。

配線部の材料に高融点金属を用いる場合には、抵抗が大きくなるので電圧低下が発生する場合がある。その結果、電源供給遅延、信号遅延が発生する。電源供給遅延、信号遅延等が発生した場合には、表示領域内の画素の動作が不安定になり、画質が低下する等の悪影響が発生する可能性がある。特に、かかる配線（例えば、第１配線部３４１）は、電源装置から駆動回路に電源を供給する。また、かかる配線は、クロック発生回路から駆動回路にクロックを供給する。そして、電源装置やクロック発生回路と駆動回路との距離は比較的長い。すなわち、かかる配線部の長さが長くなる。そのため、配線部の材料に高抵抗の高融点金属を使うと電源供給遅延、信号遅延等による悪影響が発生する可能性が高くなる。その結果、画素の動作が不安定になり易い。かかる遅延による悪影響を抑制するため、本実施の形態においては、前記したとおりレイアウトの最適化を行って、第１配線部３４１を高融点金属で構成する必要性を無くしている。そして、第１配線部３４１にシート抵抗の小さい低融点金属を使用して、前記した遅延の発生を抑制する。

本実施の形態の駆動回路２０のトランジスタ２６の電極および配線に使用する高融点金属（モリブデンまたはチタン等）は、アルミニウムなどに比べて高抵抗である。したがって、電圧低下が発生し、電源供給遅延、信号遅延が発生する可能性がある。

かかる遅延による悪影響を防止するため、本実施の形態においては第１配線部３４１の材料を有機発光素子（図２６参照）のアノード電極１８（図５参照）の材料と同一にする。アノード電極１８（図５参照）の材料は、低融点金属である。

なお、第１配線部３４１の材料にアノード電極１８の材料と同じ低融点金属を利用することにより、アノード電極１８の作成と同じタイミングで、第１配線部３４１を作成できる。したがって、製造プロセスを複雑にせずに、狭額縁の表示装置１０を提供することが可能になる。

一方、トランジスタ２６に含まれる電極部（例えば、ゲート部３２、ソースドレイン部３３）と第１配線部３４１とを接続する第２配線部３３２の長さは、前記した配線部（例えば、第１配線部３４１）の長さに比べて、電圧低下の発生による影響が無視できる程短い。そのため、前記した遅延の発生を抑制できる。

図５は、表示装置１０の模式平面図である。図５は、図１に示す表示装置１０の左側部分に設けた半導体および配線を拡大して示す図である。図５においては、第１基板１１、封止材２５、無機絶縁膜４４等は図示を省略する。図５の各領域（Ｂ〜Ｆ）は、図３の各領域を表示装置１０の前側から見た領域である。なお、図３においては封止領域Ｃには模式的に２個のトランジスタ２６を示したが、封止領域Ｃには３個以上のトランジスタが配置されている。

なお、本実施の形態では、駆動回路２０のトランジスタにＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタを使用する場合を例として説明する。

図５を使用して、半導体および配線の配置の概要を説明する。図５に示すように、余裕領域Ｂには配線がない。

封止領域Ｃについて説明する。封止領域Ｃには、半導体部３１、ゲート部３２およびソースドレイン部３３を有するトランジスタが多数並んでいる。半導体部３１は、多結晶シリコン製の層である。ゲート部３２は、高融点金属製の層である。ゲート部３２は、ゲート電極３２１を含む。ゲート電極３２１は、たとえば半導体部３１とゲート部３２とが重なる部分である。

ソースドレイン部３３は、高融点金属から構成される。高融点金属は、たとえばモリブデン、チタンまたはタングステン等の高融点の純金属である。高融点金属は、モリブデン／ニオブ、モリブデン／タングステンまたはモリブデン／タンタル等でも良い。ここで「／」は、前後の金属の積層体および前後の金属の合金の両方を意味している。また、高融点金属は、純金属と合金との積層体でも良い。ここに列挙した材料は例示であり、高融点金属をここに挙げた金属材料に限定するものではない。

半導体部３１、ゲート部３２およびソースドレイン部３３の間は、第１コンタクトホール３６を介して接続する。

封止領域Ｃのソースドレイン部３３は、トランジスタのソースドレイン電極部３３１を含む。ソースドレイン電極部３３１は、トランジスタのソース電極３３１１およびドレイン電極３３１２を含む。前述のとおり、ソースドレイン電極部３３１およびゲート電極３２１は、本実施の形態の駆動回路２０が備えるトランジスタに含まれる電極部の例示である。

本実施の形態においては、ゲート部３２およびソースドレイン部３３の材料は、同一の高融点金属材料である。したがって、ゲート電極３２１、ソース電極３３１１およびドレイン電極３３１２は、同一の高融点金属で構成される。

なお、ゲート部３２およびソースドレイン部３３の材料は、異なる高融点金属材料であっても良い。

第１電源領域Ｄについて説明する。第１電源領域Ｄには、封止領域Ｃから右方向に延びるソースドレイン部３３、および、図面の上下方向に延びる第１配線部３４１が配置されている。第１配線部３４１は、低融点金属製の低融点配線層３４の一部である。低融点金属は、たとえばアルミニウム、銅、金等の、配線に通常使用する金属であり、前述の高融点金属に比べて融点が低い。

第１配線部３４１は、たとえば駆動回路２０のトランジスタに低電源ＶＳＳを供給するＶＳＳ配線３４１１および高電源ＶＤＤを供給するＶＤＤ配線３４１２を含む。また第１配線部３４１は、２本のクロック配線３４１３を含む。１本目のクロック配線３４１３は、たとえば駆動回路２０のトランジスタにクロックＣＫ１を供給し、２本目のクロック配線３４１３は、たとえば駆動回路２０のトランジスタにクロックＣＫ２を供給する。すなわち、第１配線部３４１は、駆動回路２０が備えるトランジスタに電圧を供給する配線である。

ソースドレイン部３３は、第２配線部３３２を含む。第２配線部３３２は、駆動回路２０のトランジスタに含まれる電極部と第１配線部３４１とを接続する。第２配線部３３２は、たとえば第２ソース配線３３２１および第２ドレイン配線３３２２を含む。電極部は、例えば、ソース電極３３１１、ドレイン電極３３１２、ゲート電極３２１である。

第２ソース配線３３２１は、ソース電極３３１１から、右方向、すなわち第１配線部３４１の方向に延びている。第２ソース配線３３２１は、ソース電極３３１１とＶＳＳ配線３４１１またはＶＤＤ配線３４１２とを接続する。第２ソース配線３３２１は、右端の第２コンタクトホール３７を介してＶＳＳ配線３４１１またはＶＤＤ配線３４１２に接続する。すなわち、第２ソース配線３３２１は、右端の第２コンタクトホール３７を介して第１配線部３４１に接続する。

第２ドレイン配線３３２２は、ドレイン電極３３１２と第１配線部３４１に含まれる第１ドレイン配線とを接続する。第２ドレイン配線３３２２は、封止領域Ｃから右方向、すなわち第１配線部３４１の方向に延びている。第２ドレイン配線３３２２は、右端の図示しないコンタクトホールを介して第１配線部３４１に接続する。なお、第２ドレイン配線３３２２と第１配線部３４１との接続部については、図示を省略する。

第２電源領域Ｅについて説明する。第２電源領域Ｅには、カソード配線部３４２、第３配線部３４３、ゲート部３２Ｆおよびソースドレイン部３３Ｆが配置されている。カソード配線部３４２および第３配線部３４３は上下方向に延びる。

ゲート部３２Ｆは、封止領域Ｃのゲート部３２と同一の材料を使用して、同一の工程で製作される層である。ソースドレイン部３３Ｆは、封止領域Ｃおよび第１電源領域Ｄのソースドレイン部３３と同一の材料を使用して、同一の工程で製作される層である。ゲート部３２Ｆおよびソースドレイン部３３Ｆは、表示領域Ｆの方向に延びる。

カソード配線部３４２は、カソード電極１９にアナログ負電源ＰＶＥＥを供給する陰極電源配線である。第３配線部３４３は、画素回路にアナログ正電源ＰＶＤＤを供給する陽極電源配線である。カソード配線部３４２および第３配線部３４３は、低融点配線層３４の一部である。

ゲート部３２Ｆおよびソースドレイン部３３Ｆは、表示領域Ｆ内の画素回路にアナログ電源を供給する。カソード配線部３４２とカソード電極１９とは、両者が重なる場所に存在する開口部１７を介して接続する。なお、開口部１７は、素子分離層開口部とも呼ぶ。ゲート部３２Ｆは、ソースドレイン部３３Ｆと接続する。

表示領域Ｆについて説明する。表示領域Ｆには、アノード電極１８および発光部１７１が配置されている。なお、画素回路の配線および半導体は図示を省略する。アノード電極１８は、たとえば低融点配線層３４と同一の材料から構成される。アノード電極１８は、低融点配線層３４と同一の工程で作成可能である。アノード電極１８と重なる場所に、発光部１７１が配置される。発光部１７１は、有機発光素子９７（図２６参照）が発光する部分である。画像表示部１５は、多数の有機発光素子９７を含む。

図６は、封止領域Ｃの模式断面図である。図６では、図３と同様に封止領域Ｃに配置されている多数のトランジスタのうちの、２個のトランジスタを含む部分を模式的に示す。図６を使用して、封止領域Ｃの構造を説明する。なお、以後の断面図の説明では表示装置１０の後ろ側すなわち第１基板１１側を下、表示装置１０の前側すなわち第２基板１２側を上にして説明する。

表示装置１０は、第１基板１１上に、下地絶縁層４１、半導体部３１、ゲート絶縁層４２、ゲート部３２、層間絶縁層４３、ソースドレイン部３３、無機絶縁膜４４、封止材２５、第２基板１２、１／４波長位相差板２８および偏光板２９を有する。

第１基板１１の上には、全面に下地絶縁層４１が配置されている。下地絶縁層４１の上には半導体部３１が配置されている。半導体部３１の上および半導体部３１が覆っていない下地絶縁層４１の上には、ゲート絶縁層４２が配置されている。ゲート絶縁層４２の上には、ゲート部３２が配置されている。ゲート部３２の上およびゲート部３２が覆っていないゲート絶縁層４２の上には、層間絶縁層４３が配置されている。層間絶縁層４３の上には、ソースドレイン部３３が配置されている。ソースドレイン部３３の上およびソースドレイン部３３が覆っていない層間絶縁層４３の上には、無機絶縁膜４４が配置されている。封止材２５は、無機絶縁膜４４と第２基板１２との間を隙間無く埋める。

第２基板１２の上には、１／４波長位相差板２８が配置されている。１／４波長位相差板２８の上には、偏光板２９が配置されている。ソースドレイン部３３は、第１コンタクトホール３６を介して半導体部３１と接続する。

ゲート絶縁層４２、層間絶縁層４３および無機絶縁膜４４は、それぞれ一定の厚さを有し、下の層の凹凸を反映した形状である。

第１基板１１、下地絶縁層４１、半導体部３１、ゲート絶縁層４２、層間絶縁層４３、無機絶縁膜４４、封止材２５および第２基板１２は無機材料製である。ゲート部３２およびソースドレイン部３３は、高融点金属から構成される。すなわち、封止領域Ｃは、１／４波長位相差板２８および偏光板２９を除いて無機材料および高融点金属のみで構成されている。

図６の左側の半導体部３１、ゲート部３２およびソースドレイン部３３は、Ｐ−ｃｈ Ｓ／Ａ ＴＦＴ（P Channel Super Aluminum Thin Film Transistor）を形成する。左側の半導体部３１は、Ｐ型高濃度不純物層３１１およびアンドープ層３１３を含む。図６の右側の半導体部３１、ゲート部３２およびソースドレイン部３３は、Ｎ−ｃｈ ＬＤＤ ＴＦＴ（N Channel Lightly Doped Drain Thin Film Transistor）を形成する。右側の半導体部３１は、アンドープ層３１３、Ｎ型高濃度不純物層３１４およびＮ型低濃度不純物層３１５を含む。Ｐ−ｃｈ Ｓ／Ａ ＴＦＴ、Ｎ−ｃｈ ＬＤＤ ＴＦＴは、駆動回路２０を構成するトランジスタの一例である。図６に示すＰ−ｃｈ Ｓ／Ａ ＴＦＴおよびＮ−ｃｈ ＬＤＤ ＴＦＴは、図３に示すトランジスタ２６と対応している。

封止領域Ｃの一番右側に配置されたＮ−ｃｈ ＬＤＤ ＴＦＴの右側のソースドレイン部３３は、第１電源領域Ｄに向けて延びる第２配線部３３２（図３参照）と連続している。

図７は、第１電源領域Ｄおよび第２電源領域Ｅの模式断面図である。図７を使用して、第１電源領域Ｄおよび第２電源領域Ｅの構造を説明する。なお、図６を使用して説明した封止領域Ｃと共通する部分については説明を省略する。

表示装置１０は、第１基板１１の上に、下地絶縁層４１、ゲート絶縁層４２、層間絶縁層４３、第２配線部３３２、無機絶縁膜４４、平坦化層４５、低融点配線層３４、分離層４６、カソード電極１９、キャップ層４８、第２基板１２、１／４波長位相差板２８および偏光板２９を有する。

第１基板１１の上には、全面に下地絶縁層４１が配置されている。下地絶縁層４１の上には、ゲート絶縁層４２が配置されている。ゲート絶縁層４２の上には、層間絶縁層４３が配置されている。層間絶縁層４３の上には、第２配線部３３２が配置されている。第２配線部３３２上および第２配線部３３２が覆っていない層間絶縁層４３の上には、無機絶縁膜４４が配置されている。

無機絶縁膜４４の上には、平坦化層４５が配置されている。平坦化層４５の上には、低融点配線層３４が配置されている。この低融点配線層には従来のＡｌ、Ｃｕ等の低抵抗配線材料、あるいはこれらの抵抗配線材料と高融点金属薄膜を積層した多層構造の配線材料を用いることもできるが、本図のようにアノード電極材料３４２と同じ材料を用いれば製造工程を簡略化できる。電源配線やクロック配線等の回路主要部の配線には、この低融点配線層３４を用いる。したがって、回路設計上要求される上限以下の低抵抗値とアノード電極に要求される高反射率を両立できるような材料や膜構造が望ましい。例えばＩＴＯ／Ａｇの積層膜は低抵抗と高反射率を両立でき、アノード電極としての機能も実現できる。また、この積層膜の下部に他の金属薄膜を追加し、高融点金属膜３３２とのコンタクト抵抗を低減させることもできる。

低融点配線層３４および低融点配線層３４が覆っていない平坦化層４５の上には、分離層４６が配置されている。なお、この分離層４６は、素子分離層とも呼ぶ。分離層４６の上には、カソード電極１９が配置されている。カソード電極１９の上には、キャップ層４８が配置されている。なおキャップ層４８はカソード電極１９の縁も覆う。キャップ層４８およびキャップ層４８が覆っていない分離層４６は、空間２７を介して第２基板１２と対向する。

第２基板１２の上には、１／４波長位相差板２８が配置されている。１／４波長位相差板２８の上には、偏光板２９が配置されている。この構造により、外部より入射して第２基板１２やカソード電極１９、アノード電極３４２等の表面で反射した光は偏光板２９で吸収され、有機ＥＬ素子から発光された光のみが前面に透過する。そのため、高いコントラスト比を実現することができる。カソード電極１９は、開口部１７を介して低融点配線層３４と接続し、有機ＥＬ素子の点灯に必要な電流が有機ＥＬ素子に供給される。

平坦化層４５および分離層４６は、有機材料製である。平坦化層４５は、無機絶縁膜４４の上側を覆う。平坦化層４５の上面は、第２コンタクトホール３７を除いて平坦である。

第２配線部３３２は、右側の封止領域Ｃから第１電源領域Ｄの内部まで延びている。すなわち、第２配線部３３２は前述の、Ｎ−ｃｈ ＬＤＤ ＴＦＴの右側のソースドレイン部３３と接続する。

低融点配線層３４は、たとえば第１配線部３４１、カソード配線部３４２および第３配線部３４３を含む。第１配線部３４１は、第２コンタクトホール３７を介してソースドレイン部３３と接続する。

分離層４６は、低融点配線層３４を覆う。分離層４６は、第１電源領域Ｄの左端、すなわち封止領域Ｃと第１電源領域Ｄとの境界部から左側には存在しない。

カソード電極１９は、カソード配線部３４２と接続する。カソード電極１９とカソード配線部３４２とが接続する部分が、分離層４６が有する開口部１７に対応する。カソード電極１９は、キャップ層４８で覆われている。キャップ層４８の上面と、第２基板１２との間には、空間２７が形成される。

なお、平坦化層４５、分離層４６およびキャップ層４８は有機材料から構成される。低融点配線層３４およびカソード電極１９は、低融点金属製である。

図８は、表示領域Ｆの模式断面図である。図８を使用して、表示領域Ｆの構造を説明する。なお、図６を使用して説明した封止領域Ｃと共通する部分については説明を省略する。また、図７を使用して説明した第１電源領域Ｄおよび第２電源領域Ｅと共通する部分についても説明を省略する。

表示装置１０は、第１基板１１の上に、下地絶縁層４１、半導体部３１、ゲート絶縁層４２、層間絶縁層４３、ソースドレイン部３３、無機絶縁膜４４、平坦化層４５、アノード電極１８、分離層４６、発光層４７、カソード電極１９、キャップ層４８、第２基板１２、１／４波長位相差板２８および偏光板２９を有する。

第１基板１１の上には、全面に下地絶縁層４１が配置されている。下地絶縁層４１の上には半導体部３１が配置されている。半導体部３１の上および半導体部３１が覆っていない下地絶縁層４１の上には、ゲート絶縁層４２が配置されている。ゲート絶縁層４２の上には、ゲート部３２が配置されている。ゲート部３２の上およびゲート部３２が覆っていないゲート絶縁層４２の上には、層間絶縁層４３が配置されている。層間絶縁層４３の上には、ソースドレイン部３３が配置されている。ソースドレイン部３３の上およびソースドレイン部３３が覆っていない層間絶縁層４３の上には、無機絶縁膜４４が配置されている。

無機絶縁膜４４の上には、平坦化層４５が配置されている。平坦化層４５の上には、アノード電極１８が配置されている。アノード電極１８およびアノード電極１８が覆っていない平坦化層４５の上には、分離層４６が配置されている。分離層４６の上には、発光層４７が配置されている。発光層４７および発光層４７が覆っていない分離層４６の上には、カソード電極１９が配置されている。カソード電極１９の上には、キャップ層４８が配置されている。キャップ層４８は、空間２７を介して第２基板１２と対向している。

第２基板１２の上には、１／４波長位相差板２８が配置されている。１／４波長位相差板２８の上には、偏光板２９が配置されている。アノード電極１８は、接続部３８を介してソースドレイン部３３と接続する。

図８の左側の半導体部３１、ゲート部３２およびソースドレイン部３３は、ＴＦＴ（Thin Film Transistor）を形成する。図８の右側の半導体部３１、ゲート部３２およびソースドレイン部３３は、保持容量を形成する。いずれも、画素回路の回路部品の一例である。

アノード電極１８は、接続部３８を介してＴＦＴのソースドレイン部３３と接続する。分離層４６は、平坦化層４５およびアノード電極１８の縁を覆い、アノード電極１８の中央部を覆わない。

発光層４７は、電流が流れると発光する有機化合物の層、すなわち有機ＥＬ層である。発光層４７は、アノード電極１８の上で分離層４６が開口している部分およびその周囲に設けられている。カソード電極１９は、発光層４７および分離層４６を覆う。

発光層４７の動作について説明する。接続部３８を介して、アノード電極１８に電圧が印加される。アノード電極１８とカソード電極１９との間の電位差により、アノード電極１８側からは正孔が、カソード電極１９側からは電子がそれぞれ発光層４７に注入される。

発光層４７の内部で、正孔と電子との再結合によって生じた励起子（エキシトン）が基底状態に戻る際に光を発生する。すなわち、発光層４７は、アノード電極１８とカソード電極１９との間における電流に基づいて発光する。分離層４６が介在する部分では、電流が流れないため発光層４７は発光しない。以上により、アノード電極１８の上で分離層４６が開口している部分が、発光部１７１になる。

前述のとおり、平坦化層４５、分離層４６、発光層４７およびキャップ層４８は有機材料製である。アノード電極１８およびカソード電極１９は、低融点金属製である。すなわち、表示領域Ｆは、位相差板２８および偏光板２９以外にも有機材料および低融点金属を含む。

本実施の形態においては、第１配線部３４１の材料のシート抵抗は、第２配線部３３２の材料のシート抵抗よりも低いことが望ましい。すなわち低融点配線層３４のシート抵抗は、ソースドレイン部３３のシート抵抗よりも低いことが望ましい。

たとえば、第１配線部３４１のシート抵抗は０．１オーム以下であることが望ましい。たとえば、第１配線部３４１にＩＴＯと銀とＩＴＯとを積層した三層構造を採用する場合には、中央の銀の層を厚くすることにより、シート抵抗を０．１オーム以下にすることができる。

ここで第１配線部３４１のシート抵抗は、第２コンタクトホール３７等から離れた、一定の厚さの部分の第１配線部３４１のシート抵抗を意味する。また第２配線部３３２のシート抵抗は、第１コンタクトホール３６等から離れた、一定の厚さの部分の第２配線部３３２のシート抵抗を意味する。

図９は、比較例の表示装置８１０の外観図である。図９は、表示装置８１０を前側、すなわち画像を表示する面の側から見た図である。図１および図９を使用して、本実施形態の効果について説明する。

まず、図９に示す比較例の表示装置８１０の構造について説明する。図１と同一の部分については説明を省略する。比較例の第１基板８１１と第２基板８１２とを封止する封止材８２５は、走査ドライバ２１、デマルチプレクサ２２、エミッション制御ドライバ２３および保護回路２４の外側を囲んでいる。封止材２５と、走査ドライバ２１、デマルチプレクサ２２、エミッション制御ドライバ２３および保護回路２４とは、離れている。比較例では、封止材２５を溶解する際の熱が、走査ドライバ２１等の駆動回路２０中のトランジスタに影響を与えにくい。

比較例では、画像表示部１５の外周を囲む額縁領域は、たとえば画像表示部１５の左辺側では走査ドライバ２１、封止材８２５および両者の間の間隔を含む幅が必要である。封止材８２５を溶解する際の熱が走査ドライバ２１のトランジスタに悪影響を与えることを防ぐためには、両者の間に間隔を空ける必要があるからである。

一方、図１に示す本実施の形態の表示装置１０では高融点金属を使用して形成した走査ドライバ２１と封止材２５とを重ねて配置することができる。すなわち、走査ドライバ２１を封止材２５の直下に配置することができる。そのため、本実施の形態の表示装置１０は、比較例に比べて走査ドライバ２１の幅および走査ドライバ２１と封止材２５との間隔に相当する幅の分、額縁領域を狭くすることができる。したがって狭額縁化を実現した表示装置１０を提供することができる。

次に、配線構造の観点から本実施の形態の表示装置１０の効果を説明する。本実施の形態においては、高融点金属製の第２配線部３３２を介して低融点金属製の第１配線部３４１から駆動回路２０内のトランジスタに電圧を供給する。そのため、低融点金属製の第１配線部３４１と駆動回路２０との間を離すことができる。したがって、駆動回路２０の上に設けた封止材２５を溶解する熱が、第１配線部３４１に悪影響を及ぼすことを防ぐことができる。

また、第１配線部３４１にシート抵抗の小さい低融点金属を使用することにより、駆動回路２０に安定した電源やクロック信号を供給して、誤動作を防止することができる。

さらに、第１配線部３４１とアノード電極１８とを同一の工程で作成することができる。そのため、本実施の形態の表示装置１０は、たとえば図９を使用して説明した比較例と同じ工程数で製造することができる。すなわち、製造工程数を増加させずに、狭額縁化した表示装置１０を提供することができる。

図１０は、有機ＥＬ表示パネルの製造の流れを示すフローチャートである。図１１から図２３および図４は、有機ＥＬ表示パネルの製造工程を示す説明図である。図１０から図２３および図４を使用して、本実施の形態の表示装置１０の製造方法の概略を説明する。

なお、以下の説明では、図１１、図１３、図１５、図１７および図１９に示す模式断面図に関しては表示領域Ｆ内の一個の有機発光素子９７（図２６参照）および有機発光素子９７を制御する画素回路を例として説明する。模式断面図においては一個の有機発光素子９７について一個のＴＦＴを示すが、一個の有機発光素子９７が複数のＴＦＴを備えても良い。また、半導体部３１に不純物の添加等を行い、Ｐ型高濃度不純物層３１１、Ｐ型低濃度不純物層３１２、アンドープ層３１３、Ｎ型高濃度不純物層３１４およびＮ型低濃度不純物層３１５を形成する工程については、既存の半導体の製造工程と同様であるので説明を省略する。

表示装置１０の製造業者は、ガラス基板等の透光性基板である第１基板１１の一面に、半導体プロセスを用いて画素回路および駆動回路２０を作成する（ステップＳ５０１）。この際、表示装置１０の製造業者は、画素回路および駆動回路２０を構成する電極および配線に高融点金属を使用する。

ステップＳ５０１の工程の概要について図１１から図１６を使用して説明する。まず、図１１および図１２を使用して説明する。図１１は、製造工程の途中の表示装置１０の模式断面図である。図１２は、図１１に示す段階の表示装置１０を前側から見た図である。図１２は、図５と同じ部分を示す。

表示装置１０の製造装置は、第１基板１１の片面にＣＶＤ（Chemical Vapor Deposition）法等によって、たとえばシリコン窒化膜等を堆積して下地絶縁層４１を形成する。次に、製造装置は、下地絶縁層４１の上にＣＶＤ法等によってアモルファスシリコンを堆積し、ＥＬＡ（Excimer Laser Annealing）により結晶化して所定の形状の半導体部３１を形成する。

図１３および図１４を使用して説明を続ける。図１３は、製造工程の途中の表示装置１０の模式断面図である。図１４は、図１３に示す段階の表示装置１０を前側から見た図である。図１２は、図５と同じ部分を示す。なお、図１４には、本工程の後に作成する第１コンタクトホール３６も記載する。

製造装置は、半導体部３１および下地絶縁層４１の上にＣＶＤ法等によって、たとえばシリコン酸化膜等を堆積してゲート絶縁層４２を形成する。製造装置は、スパッタ法等により所定の形状のゲート部３２を積層する。前述のとおり、ゲート部３２は、高融点金属材料製である。

ゲート部３２のうち封止領域Ｃ内に位置する部分は、駆動回路２０内のトランジスタのゲート電極３２１および配線である。ゲート部３２のうち第２電源領域Ｅから右側の表示領域Ｆに延びるゲート部３２Ｆは、画素回路に電源を供給する配線である。

図１５および図１６を使用して説明を続ける。図１５は、製造工程の途中の表示装置１０の模式断面図である。図１６は、図１５に示す段階の表示装置１０を前側から見た図である。図１６は、図５と同じ部分を示す。なお、図１６には、本工程の後に作成する第２コンタクトホール３７も記載する。

製造装置は、ＣＶＤ法等によって、たとえばシリコン酸化膜等を堆積して層間絶縁層４３を形成する。製造装置は、層間絶縁層４３およびゲート絶縁層４２に異方性エッチングを行い、半導体部３１まで貫通する穴を作成する。製造装置は、スパッタ法等によって、所定の形状のソースドレイン部３３を積層する。この際、半導体部３１まで貫通する穴は、後の工程で半導体部３１またはゲート部３２とソースドレイン部３３とを接続する第１コンタクトホール３６になる。

ソースドレイン部３３の各部分について説明する。ソースドレイン部３３のうち、封止領域Ｃ内で半導体部３１と接続する第１コンタクトホール３６付近の部分は、ソース電極３３１１およびドレイン電極３３１２である。封止領域Ｃ内でゲート部３２と接続する第１コンタクトホール３６は、ゲート部３２を介してゲート電極３２１に接続する。

ソースドレイン部３３のうち、封止領域Ｃから右側に延びて、後の工程でＶＳＳ配線３４１１と接続される部分は、第２ソース配線３３２１である。ソースドレイン部３３のうち、封止領域Ｃから右側に延びて、後の工程でＶＤＤ配線３４１２と接続される部分は、第２ドレイン配線３３２２である。第２ソース配線３３２１および第２ドレイン配線３３２２は、第２配線部３３２の例示である。

以上の工程により図１０に示すステップＳ５０１が完了し、駆動回路２０を形成するトランジスタが完成する。

以上説明したように、表示装置１０は、トランジスタに含まれる電極部（例えば、ソース電極３３１１、ドレイン電極３３１２、ゲート電極３２１）と第１配線部３４１とを接続する第２配線部３３２を有する。画像表示部１５と第１配線部３４１とは、空間２７内であって第１基板１１面に配置されている。前記した電極部と第２配線部３３２とを構成する第２金属の融点は、第１配線部３４１を構成する第１金属の融点よりも高い。第１基板１１と駆動回路２０と封止材２５と第２基板１２とは積層されている。

トランジスタに含まれる電極部と第２配線部３３２とは同一の金属で構成される。第２配線部３３２は、電極部のソース電極３３１１と接続する第２ソース配線３３２１を有する。第１配線部３４１は、第２ソース配線３３２１と接続する第１ソース配線を有する。ＶＳＳ配線３４１１は、第１ソース配線の一例である。

第２ソース配線３３２１は、第１配線部３４１の方向に向けて伸び、第２ソース配線３３２１の第１配線部３４１の側の端が、第１ソース配線に接続する。

トランジスタに含まれる電極部と第２配線部３３２とは同一の金属で構成される。第２配線部３３２は、電極部のドレイン電極３３１２と接続する第２ドレイン配線３３２２を有する。第１配線部３４１は、第２ドレイン配線３３２２と接続する第１ドレイン配線を有する。ＶＤＤ配線３４１２は、第１ドレイン配線の一例である。第２ドレイン配線３３２２は、第１配線部３４１の方向に向けて伸び、第２ドレイン配線３３２２の第１配線部３４１側の端が、第１ドレイン配線に介して接続する。

図１７、図１８および図１０に示すフローチャートを使用して説明を続ける。図１７は、製造工程の途中の表示装置１０の模式断面図である。図１８は、図１７に示す段階の表示装置１０を前側から見た図である。図１７は、図５と同じ部分を示す。

製造装置は、ＣＶＤ法等によって層間絶縁層４３およびソースドレイン部３３を覆う無機絶縁膜４４を作成する（ステップＳ５０２）。無機絶縁膜４４は、たとえば酸化シリコンまたは窒化シリコン製である。

製造装置は、スピンコート法等によって感光性の有機材料を堆積して平坦化層４５を作成する（ステップＳ５０３）。製造装置は、異方性エッチング等によってソースドレイン部３３まで貫通する穴を作成する。製造装置は、異方性エッチング等によって余裕領域Ｂおよび封止領域Ｃの平坦化層４５を除去する。

製造装置は、アノード電極１８および低融点配線層３４を作成する（ステップＳ５０４）。具体的には、たとえば蒸着装置が平坦化層４５の前面およびソースドレイン部３３まで貫通する穴の内面に金属薄膜を堆積させる。フォトリソグラフィー法等により金属薄膜の一部を除去して、アノード電極１８および低融点配線層３４を作成する。なお、この工程において製造装置は封止領域Ｃの金属薄膜を除去する。

ソースドレイン部３３まで貫通する穴は、アノード電極１８とソースドレイン部３３とを接続する接続部３８または低融点配線層３４とソースドレイン部３３とを接続する第２コンタクトホール３７になる。

なお、アノード電極１８は、たとえばＩＴＯと銀とＩＴＯを積層した三層構造であることが望ましい。このようにすることにより、アノード電極１８は発光層４７が発生する光を第２基板１２側に反射する反射層の機能を備えることができる。したがって、発光層４７が発生する光を効率良く利用することができる。

また、アノード電極１８はアルミニウムとＩＴＯとを積層した二層構造であってもよい。アルミニウムの代わりに、アルミニウムニッケル合金またはアルミニウムチタン合金を使用しても良い。

低融点配線層３４は、アノード電極１８と同一の材料を同一の順番で積層した積層体であっても良い。このようにすることにより、低融点配線層３４とアノード電極１８とを同一の工程で作成することができる。

低融点配線層３４とアノード電極１８とは、一部の層が共通であっても良い。また低融点配線層３４とアノード電極１８との材質が異なっていても良い。

図１９、図２０および図１０に示すフローチャートを使用して説明を続ける。図１９は、製造工程の途中の表示装置１０の模式断面図である。図２０は、図１０に示すフローチャート中のステップＳ５０５終了時の表示装置１０を前側から見た図である。図１９は、図５と同じ部分を示す。

製造装置は、分離層４６を作成する（ステップＳ５０５）。具体的には、たとえばスピンコート装置が感光性の有機樹脂膜を積層する。露光装置が開口部１７に対応する形状のパターンを露光する。現像装置およびエッチング装置が開口部１７の部分の分離層４６を除去することにより、所定の形状の分離層４６を作成する。分離層４６を図２０に破線のハッチングで示す。

製造装置は、発光層４７を作成する（ステップＳ５０６）。具体的には、金属製マスクを使用して、所定の形状の発光層４７を蒸着する。発光層４７は、たとえば赤色、青色、緑色の３種類の有機発光材料である。

図１９、図２１および図１０に示すフローチャートを使用して説明を続ける。図２１は、図１０に示すフローチャート中のステップＳ５０７終了時の表示装置１０を前側から見た図である。図２１は、図５と同じ部分を示す。

製造装置は、たとえば蒸着によりカソード電極１９を作成する（ステップＳ５０７）。製造装置は、たとえば蒸着によりキャップ層４８を作成する。カソード電極１９およびキャップ層４８は、画像表示部１５全体にまたがる層なので、高い精度で作成する必要は無い。

以上の工程により、第１基板１１の片面に駆動回路２０および画像表示部１５を有するＴＦＴ基板１６が完成する。

図２２および図２３を使用して、図１０に示すフローチャート中のステップＳ５０８について説明する。図２２は、ステップＳ５０８を開始する前のＴＦＴ基板１６を前側から見た図である。図２３は、ステップＳ５０８を終了した後のＴＦＴ基板１６を前側から見た図である。

図２２を使用して、ステップＳ５０８を開始する前の第１基板１１について説明する。長方形の画像表示部１５の上をカソード電極１９が覆っている。画像表示部１５の周囲に、走査ドライバ２１、デマルチプレクサ２２、エミッション制御ドライバ２３および保護回路２４が配置されている。なお、画像表示部１５と走査ドライバ２１、デマルチプレクサ２２、エミッション制御ドライバ２３および保護回路２４に電圧を供給する第１配線部３４１、第２配線部３３２等は図示を省略する。

製造装置は、画像表示部１５の周囲に封止材２５を印刷する（ステップＳ５０８）。印刷する封止材２５は、たとえば低融点ガラスの粉、すなわちガラスフリットを主成分とするペーストである。図２３を使用して、製造装置が封止材２５を印刷する場所を説明する。製造装置は、走査ドライバ２１、デマルチプレクサ２２、エミッション制御ドライバ２３および保護回路２４の上を含み、画像表示部１５の周囲を囲むように封止材２５を印刷する。すなわち、製造装置は、画素回路、有機発光素子９７、第１配線部３４１および第２配線部３３２を囲む場所に封止材２５を配置する。このように、封止材２５は、少なくとも駆動回路２０の上側（断面図における上側）に配置される。

製造装置は、ＴＦＴ基板１６の上に第２基板１２を配置する（ステップＳ５０９）。第２基板１２は、画像表示部１５、カソード電極１９および封止材２５を覆う。なお、第２基板１２は、図２２および図２３で図示を省略した第１配線部３４１、第２配線部３３２等も覆う。

図４および図１０に示すフローチャートを使用して説明を続ける。前述のとおり、図４は、表示装置１０の左辺側の模式断面図である。

製造装置は、第２基板１２側からレーザを照射して封止材２５を溶解する。溶解した封止材２５が硬化して、ＴＦＴ基板１６と第２基板１２との間の空間２７、すなわち第１基板１１と第２基板１２との間の空間２７を封止する（ステップＳ５１０）。

ステップＳ５０８で封止材２５を印刷する領域を、図４中の印刷領域Ｇで示す。製造装置は、第２基板１２側から封止材２５にレーザを照射する。

レーザの照射により溶解した封止材２５は、硬化する前に第１基板１１と第２基板１２の間で広がる。そのため、レーザ照射領域Ｌの右側に、拡散余裕Ｊを確保する。このようにすることにより、溶解した熱い封止材２５が第１電源領域Ｄの低融点配線層３４に悪影響を与えることを防止できる。

同様に、レーザ照射領域Ｌの左側にも、拡散余裕Ｊを確保する。このようにすることにより、溶解した熱い封止材２５が第１基板１１と第２基板１２との間から流出してしまうことを防止できる。なお、拡散余裕Ｊの範囲のうち、第１基板１１の縁の近傍で実際には封止材２５が流れ込まない部分が、図３等を使用して説明した余裕領域Ｂである。

なお、封止工程は、たとえば乾燥空気、窒素ガス等の乾燥気体雰囲気中で行う。このようにすることにより、第１基板１１、第２基板１２および封止材２５は、内部の空間２７に乾燥気体を封止する。

その後、製造装置は第２基板１２に１／４波長位相差板２８および偏光板２９を張り付ける。以上の工程により、有機ＥＬ表示パネルが完成する。

図２４は、表示装置１０のハードウェア構成図である。表示装置１０は、ＦＰＣ１４、ドライバＩＣ１３およびＴＦＴ基板１６を有する。ＴＦＴ基板１６は、たとえば走査ドライバ２１、デマルチプレクサ２２、エミッション制御ドライバ２３を含む駆動回路２０と画像表示部１５とを有する。

ドライバＩＣ１３は、ＦＰＣ１４を介して取得した画像信号を処理して、ＴＦＴ基板１６の駆動回路２０に出力する。駆動回路２０が画像表示部１５を制御する。

図２５は、ドライバＩＣ１３の構成図である。図２５を使用して、ドライバＩＣ１３の機能について説明する。ドライバＩＣ１３は、調整部５１、受信部５６、高電圧ロジック部５７、アナログ制御部５８、アナログ出力部５９およびＤＣ／ＤＣコンバータ５５を有する。調整部５１は、高速で動作可能な低電圧ロジック回路である。調整部５１は、明るさ調整部５２、色調調整部５３およびガンマ調整部５４を有する。明るさ調整部５２、色調調整部５３およびガンマ調整部５４は、それぞれ明るさ調整回路、色調調整回路およびガンマ調整回路により実現される。

調整部５１はドライバＩＣ１３内に実装されたプロセッサであっても良い。このようにする場合には、調整部５１は、たとえばドライバＩＣ１３が内部に有する図示しない不揮発性記憶装置から制御プログラムを読み出して、ドライバＩＣ１３内に実装された図示しないＤＲＡＭ等に展開して実行する。以上により、明るさ調整部５２、色調調整部５３およびガンマ調整部５４が実現される。

ドライバＩＣ１３には、ＦＰＣ１４を介して制御信号、画像信号および入力電源が供給される。画像信号は、たとえばＭＩＰＩ（Mobile Industry Processor Interface）アライアンスで定められた規格に準拠した信号である。

受信部５６は、画像信号を受信して調整部５１に出力する。明るさ調整部５２、色調調整部５３およびガンマ調整部５４が制御信号に基づいて映像信号を順次処理して、表示装置１０の特性に合わせた信号になるように調整する。

調整部５１が処理した映像信号に基づいて、高電圧ロジック部５７が表示パネル制御信号を生成する。表示パネル制御信号は、高電圧デジタル信号である。高電圧ロジック部５７は、ＴＦＴ基板１６上の配線を介して駆動回路２０内のエミッション制御ドライバ２３および走査ドライバ２１に表示パネル制御信号を出力する。エミッション制御ドライバ２３および走査ドライバ２１に送られた信号は、両ドライバの入力信号として作用する。

調整部５１が処理した映像信号をアナログ制御部５８およびアナログ出力部５９が処理して、出力端子信号を出力する。出力端子信号は、アナログ信号である。アナログ出力部５９は、デマルチプレクサ２２を介して画像表示部１５に出力端子信号を出力する。出力端子信号は、画像表示部１５のアナログ入力信号として作用する。

調整部５１により処理された映像信号および入力電源に基づいてＤＣ／ＤＣコンバータ５５が表示パネル駆動電源を生成してＴＦＴ基板１６上の各回路に供給する。各回路は、供給された表示パネル駆動電源により動作する。

エミッション制御ドライバ２３、走査ドライバ２１が、それぞれの有機発光素子９７（図２６参照）の輝度を制御する。画像表示部１５は、この制御により、映像を表示する。

有機発光素子９７を発光させる回路の例について説明する。図２６は、一個の有機発光素子９７を発光させる回路を示す回路図である。図２６では、一個の有機発光素子９７を、有機発光ダイオードを意味するＯＬＥＤ（Organic Light Emitting Diode）の図記号を使用して記載する。以後の説明では、図２６に示す回路を画素回路と記載する。

画素回路には、正電源線ＰＶＤＤ、負電源線ＰＶＥＥ、映像信号線Ｖｄａｔａおよび走査信号線Ｓｃａｎが接続する。映像信号線Ｖｄａｔａは、デマルチプレクサ２２に接続する。走査信号線Ｓｃａｎは、走査ドライバ２１に接続する。

画素回路は、有機発光素子９７、スイッチＴＦＴ９６、駆動ＴＦＴ９８および保持容量９９を含む。映像信号線Ｖｄａｔａは、スイッチＴＦＴ９６のソース電極と接続する。走査信号線Ｓｃａｎは、スイッチＴＦＴ９６のゲート電極に接続する。正電源線ＰＶＤＤは保持容量９９の一方の電極および駆動ＴＦＴ９８のソース電極に接続する。負電源線ＰＶＥＥは、有機発光素子９７のカソード電極１９に接続する。スイッチＴＦＴ９６のドレイン電極は、保持容量９９の他方の電極および駆動ＴＦＴ９８のゲート電極に接続する。駆動ＴＦＴ９８のドレイン電極は、接続部３８を介して有機発光素子９７のアノード電極１８に接続する。

図２７は、駆動ＴＦＴ９８の出力特性を示す説明図である。図２６および図２７を使用して、画素回路の動作について説明する。

図２７の横軸は、駆動ＴＦＴ９８の出力電圧Ｖｄｓを示す。図２７の縦軸は、駆動ＴＦＴ９８の出力電流Ｉｄｓを示す。図２７中の実線は、駆動ＴＦＴ９８のゲート電極とソース電極との間の電位差Ｖｇｓが−１．５Ｖ、−２．０Ｖ、−２．５Ｖ、−３．０Ｖおよび−３．５Ｖのそれぞれである場合の駆動ＴＦＴ９８の出力電圧Ｖｄｓと出力電流Ｉｄｓとの間の関係を示す。図２７中の破線は、有機発光素子９７のアノード電極１８とカソード電極１９との間の電流と電圧の関係であるＩ−Ｖ特性を示す

図２８は、映像信号および駆動信号を示すタイムチャートである。図２８の横軸は時間を示す。図２８の縦軸は、映像信号Ｖｄａｔａ、Ｎ番目の走査線の走査信号ＳｃａｎＮおよびＮ＋１番目の走査線の走査信号ＳｃａｎＮ＋１の電圧を示す。映像信号Ｖｄａｔａは、それぞれの有機発光素子９７を発光させる明るさに対応した、黒電位から白電位までの間の電圧である。走査信号ＳｃａｎＮおよび走査信号Ｓｃａｎは、ＯＮまたはＯＦＦのいずれかである。図２８では、走査信号Ｓｃａｎは低電圧である場合にＯＮ、高電圧である場合にＯＦＦである。

図２６から図２８を使用して、有機発光素子９７の動作について説明する。各画素回路に対して、走査信号線Ｓｃａｎおよび映像信号線Ｖｄａｔａから電圧が印加される。走査線が走査ドライバ２１により選択されている場合、すなわち走査信号線ＳｃａｎがＯＮである場合には、スイッチＴＦＴ９６がＯＮになり、映像信号線Ｖｄａｔａから入力する電圧に応じた電圧がスイッチＴＦＴ９６のドレイン電極から出力される。

スイッチＴＦＴ９６のドレイン電極の出力電圧と正電源線ＰＶＤＤとの間の電位差Ｖｇｓに応じて、駆動ＴＦＴ９８は図２７に示す動作を行う。すなわちＶｇｓが低電圧であるほど、有機発光素子９７に多くの電流が流れる。その結果、有機発光素子９７は高い輝度で発光する。走査信号線Ｓｃａｎからの入力がＯＦＦになった後は、保持容量９９に蓄積された電荷により駆動ＴＦＴ９８の電位差Ｖｇｓが維持され、有機発光素子９７は発光を継続する。

なお、図２６に示す画素回路は一例である。画素回路は、さらに多数のＴＦＴおよび容量を組み合わせた構成であっても良い。

以上に説明した半導体部３１、ゲート部３２、ソースドレイン部３３、低融点配線層３４の形状はいずれも例示であり、説明のために簡略化した模式図である。また、製造工程および各工程で使用する製造装置も例示である。

なお、以上では表示装置１０に第２基板１２側の面に光を放射するトップエミッション型の有機ＥＬパネルを使用する場合を例として、構造、動作および製造方法を説明した。表示装置１０に、第１基板１１の側に光を放射するボトムエミッション型の有機ＥＬ表示パネルを使用しても良い。

［実施の形態２］
本実施の形態は、ゲート部３２とソースドレイン部３３との間に、第３高融点金属層３５を有する表示装置１０に関する。

図２９は、実施の形態２の表示装置１０の模式平面図である。図２９は、表示装置１０の左縁の半導体および配線を拡大した図である。図２９は、図５と同じ部分を示す。実施の形態１と共通する部分については説明を省略する。

図２９を使用して、本実施の形態の半導体および配線の配置の概要を説明する。実施の形態１との相違点は、封止領域Ｃに設けた第３高融点金属層３５である。なお、第３高融点金属層３５は表示領域Ｆにも設けてあるが、図２９では図示を省略する。

第３高融点金属層３５の一部はソースドレイン部３３で覆ってある。しかし、第３高融点金属層３５の形状および配置を判りやすく示すため、図２９においてはソースドレイン部３３で覆われた部分の第３高融点金属層３５も太い実線で表示する。

第３高融点金属層３５は、左右方向に長い長方形である。第３高融点金属層３５は、駆動回路２０のトランジスタのチャネル領域の上に配置されている。なお、第１コンタクトホール３６の存在する部分には、第３高融点金属層３５は配置しない。

図３０は、実施の形態２の封止領域Ｃの模式断面図である。図３０では、図３および図６と同様に封止領域Ｃに配置されている多数のトランジスタのうちの、２個のトランジスタを含む部分を模式的に示す。図３０を使用して、封止領域Ｃの構造を説明する。

第３高融点金属層３５は、第１層間絶縁層４３１と第２層間絶縁層４３２との間に配置されている。第３高融点金属層３５は、駆動回路２０を構成するトランジスタのチャネル領域を覆う。

第１層間絶縁層４３１および第２層間絶縁層４３２は、それぞれ一定の厚さを有し、下の層の凹凸を反映した形状である。

第１層間絶縁層４３１、第２層間絶縁層４３２は無機材料製である。なお、第１層間絶縁層４３１と第２層間絶縁層４３２とは同一の材料であっても、異なる材料であっても良い。第３高融点金属層３５は、高融点金属から構成される。

図３１は、実施の形態２の第１電源領域Ｄおよび第２電源領域Ｅの模式断面図である。図３１を使用して、第１電源領域Ｄおよび第２電源領域Ｅの構造を説明する。なお、図３０を使用して説明した封止領域Ｃと共通する部分については説明を省略する。図３１では、層間絶縁層として、第１層間絶縁層４３１、第２層間絶縁層４３２が配置されている。

図３２は、実施の形態２の表示領域Ｆの模式断面図である。図３２を使用して、表示領域Ｆの構造を説明する。なお、図３０を使用して説明した封止領域Ｃと共通する部分については説明を省略する。また、図３１を使用して説明した第１電源領域Ｄおよび第２電源領域Ｅと共通する部分についても説明を省略する。

本実施の形態の表示装置１０において、第１の実施の形態の図８で示した層間絶縁層４３に対応する層に、第１層間絶縁層４３１、第３高融点金属層３５、第２層間絶縁層４３２がこの順で配置（積層）されている。

図３２の右側の、ゲート部３２、第１層間絶縁層４３１および第３高融点金属層３５は、保持容量を形成する。ソースドレイン部３３は、第１コンタクトホール３６を介して第３高融点金属層３５と接続する。

図３２の断面には現れていないが、右側の部分でも下地絶縁層４１とゲート絶縁層４２との間に半導体部３１を設けても良い。右側のゲート部３２を設けずに半導体部３１を設ける場合には、半導体部３１と、ゲート絶縁層４２および第１層間絶縁層４３１と第３高融点金属層３５とは保持容量を形成する。右側のゲート部３２と第３高融点金属層３５との両方を設ける場合には、直列に接続した２個の保持容量を形成する。

図３３は、実施の形態２の有機ＥＬ表示パネルの製造工程を示す説明図である。本実施の形態の有機ＥＬ表示パネルは、実施の形態１で図１３および図１４を使用して説明した工程、すなわちゲート部３２を作成する工程までは、実施の形態１と同一の工程で製造する。

ゲート部３２を形成した後に、製造装置は、ＣＶＤ法等によって、たとえばシリコン酸化膜等を堆積して第１層間絶縁層４３１を形成する。製造装置は、スパッタ法等により所定の形状の第３高融点金属層３５を積層する。名称のとおり第３高融点金属層３５は、高融点金属材料製である。製造装置はＣＶＤ法等によって、たとえばシリコン酸化膜等を堆積して第２層間絶縁層４３２を形成する。

図３４は、実施の形態２の有機ＥＬ表示パネルの製造工程を示す説明図である。製造装置は、第１層間絶縁層４３１、第２層間絶縁層４３２およびゲート絶縁層４２に異方性エッチングを行い、半導体部３１または第３高融点金属層３５まで貫通する穴を作成する。製造装置は、スパッタ法等によって、所定の形状のソースドレイン部３３を積層する。以後の製造工程は、実施の形態１と同様であるので、説明を省略する。

以上に説明したように、表示装置１０は、駆動回路２０と封止材２５との間に、トランジスタの半導体部３１を覆う、第１金属の融点よりも高い材料により構成された金属層（例えば、第３高融点金属層３５）を備える。

本実施の形態によると、レーザを照射して封止材２５を溶解する工程において、駆動回路２０を構成するトランジスタのチャネル領域にレーザ光が照射されることを防止することができる。そのため、チャネル領域の半導体の劣化を防止することができる。

第３高融点金属層３５は、レーザ光の反射率が高い材料であることが望ましい。このようにすることによりと、第３高融点金属層３５が封止材２５側へレーザ光を反射するため、封止材２５が速やかに溶解する。したがって、短時間で確実に封止材２５を溶解し、第１基板１１と第２基板１２との間の空間２７を封止することができる。前記したように速やかに封止材２５が溶解するので、トランジスタ２６に対するレーザ光の照射時間を短くできる。その結果、レーザ光によるトランジスタ２６の劣化を抑制できる。

また、第３高融点金属層３５を画素回路の容量部および配線にも使用することができる。したがって、表示領域Ｆに複雑な画素回路を高密度に作成することができる。

［実施の形態３］
本実施の形態は、駆動回路２０にＰＭＯＳ（P-channel Metal Oxide Semiconductor）型のトランジスタを使用した表示装置１０に関する。なお、実施の形態１と共通する部分については説明を省略する。

図３５は、実施の形態３の封止領域Ｃの模式断面図である。図３５では、図３および図６と同様に封止領域Ｃに配置された存在する多数のトランジスタのうちの、２個のトランジスタを含む部分を模式的に示す。図３５を使用して、封止領域Ｃの構造を説明する。

図３５で示す駆動回路２０に使用するトランジスタは、ＰＭＯＳ型のトランジスタなので、図６で示した構成と異なり、ＮＭＯＳトランジスタが形成されていない。図６のＮＭＯＳトランジスタに変えて、図３５では、右側の半導体部３１、ゲート絶縁層４２およびゲート部３２により、保持容量を形成している。

半導体部３１は、Ｐ型高濃度不純物層３１１、Ｐ型低濃度不純物層３１２、アンドープ層３１３を含む。なお、図３５の左側の半導体部３１、ゲート部３２およびソースドレイン部３３は、ＴＦＴを形成する。

なお、図３５に示す断面には現れていないが、ソースドレイン部３３は実施の形態１と同様に第１電源領域Ｄに向けて延びる第２配線部３３２と接続している場合がある。

［実施の形態４］
本実施の形態は、駆動回路２０にＰＭＯＳ型のトランジスタを使用し、第３高融点金属層３５を有する表示装置１０に関する。なお、実施の形態２と共通する部分については説明を省略する。

図３６は、実施の形態４の封止領域Ｃの模式断面図である。図３６では、図３および図６と同様に封止領域Ｃに存在する多数のトランジスタのうちの、２個のトランジスタを含む部分を模式的に示す。図３６を使用して、封止領域Ｃの構造を説明する。

本実施の形態で示す駆動回路２０に使用するトランジスタは、実施の形態３と同様にＰＭＯＳ型のトランジスタである。半導体部３１等が形成するトランジスタの構造は、実施の形態３と同一であるので説明を省略する。

図３６の右側の部分では、第３高融点金属層３５の一部である第３電極部３５２、第１層間絶縁層４３１およびゲート部３２により、保持容量を形成している。

図３６の断面には現れていないが、右側の部分でも下地絶縁層４１とゲート絶縁層４２との間に半導体部３１を設けても良い。右側のゲート部３２を設けずに半導体部３１を設ける場合には、半導体部３１と、ゲート絶縁層４２および第１層間絶縁層４３１と第３電極部３５２とは保持容量を形成する。右側のゲート部３２と第３高融点金属層３５と半導体部３１とを設ける場合には、直列に接続した２個の保持容量を形成することができる。

各実施例で記載されている技術的特徴（構成要件）はお互いに組み合わせ可能であり、組み合わせすることにより、新しい技術的特徴を形成することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものでは無いと考えられるべきである。本発明の範囲は、上記した意味では無く、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０ 表示装置
１１ 第１基板
１２ 第２基板
１３ ドライバＩＣ
１４ ＦＰＣ
１５ 画像表示部
１６ ＴＦＴ基板
１７ 開口部
１７１ 発光部
１８ アノード電極
１９ カソード電極
２０ 駆動回路
２１ 走査ドライバ
２２ デマルチプレクサ
２３ エミッション制御ドライバ
２４ 保護回路
２５ 封止材
２６ トランジスタ
２７ 空間
２８ １／４波長位相差板
２９ 偏光板
３１ 半導体部
３１１ Ｐ型高濃度不純物層
３１２ Ｐ型低濃度不純物層
３１３ アンドープ層
３１４ Ｎ型高濃度不純物層
３１５ Ｎ型低濃度不純物層
３２ ゲート部
３２Ｆ ゲート部（第２電源領域Ｅから表示領域Ｆに向けて延びる部分）
３２１ ゲート電極
３３ ソースドレイン部
３３Ｆ ソースドレイン部（第２電源領域Ｅから表示領域Ｆに向けて延びる部分）
３３１ ソースドレイン電極部
３３１１ ソース電極
３３１２ ドレイン電極
３３２ 第２配線部
３３２１ 第２ソース配線
３３２２ 第２ドレイン配線
３４ 低融点配線層
３４１ 第１配線部
３４１１ ＶＳＳ配線
３４１２ ＶＤＤ配線
３４１３ クロック配線
３４２ カソード配線部
３４３ 第３配線部
３５ 第３高融点金属層
３５２ 第３電極部
３６ 第１コンタクトホール
３７ 第２コンタクトホール
３８ 接続部
４１ 下地絶縁層
４２ ゲート絶縁層
４３ 層間絶縁層
４３１ 第１層間絶縁層
４３２ 第２層間絶縁層
４４ 無機絶縁膜
４５ 平坦化層
４６ 分離層
４７ 発光層
４８ キャップ層
５１ 調整部
５２ 明るさ調整部
５３ 色調調整部
５４ ガンマ調整部
５５ ＤＣ／ＤＣコンバータ
５６ 受信部
５７ 高電圧ロジック部
５８ アナログ制御部
５９ アナログ出力部
８１０ 比較例の表示装置
８１１ 比較例の第１基板
８１２ 比較例の第２基板
８２５ 比較例の封止材
９６ スイッチＴＦＴ
９７ 有機発光素子
９８ 駆動ＴＦＴ
９９ 保持容量
Ｂ 余裕領域
Ｃ 封止領域
Ｄ 第１電源領域
Ｅ 第２電源領域
Ｆ 表示領域
Ｇ 印刷領域
Ｈ アラインメント余裕
Ｊ 拡散余裕
Ｌ レーザ照射領域

Claims (11)

1. 第１基板と、
   第２基板と、
   前記第１基板と前記第２基板とを封止する封止材と、
   電流に基づき発光する有機発光素子と前記有機発光素子に供給される電流を制御する画素回路とを備える複数の画素を有する画像表示部と、
   前記複数の画素回路を駆動するトランジスタを有する駆動回路と、
   前記トランジスタに電圧を供給する第１配線部と、
   前記トランジスタに含まれる電極部と前記第１配線部とを接続する第２配線部とを有し、
   前記駆動回路は、前記画像表示部の外部に配置され、
   前記第１配線部は、前記画像表示部と前記駆動回路との間に配置され、
   前記画像表示部と前記第１配線部とは、前記第１基板と前記第２基板との間に配置され、
   前記電極部と前記第２配線部とを構成する第２金属の融点は、前記第１配線部を構成する第１金属の融点よりも高く、
   前記第１基板と前記駆動回路と前記封止材と前記第２基板とが積層された表示装置。
2. 前記第１配線部のシート抵抗は、前記第２配線部のシート抵抗よりも低い請求項１に記載の表示装置。
3. 前記トランジスタに含まれる電極部は、ゲート電極、ドレイン電極およびソース電極を含み、
   前記ゲート電極、前記ドレイン電極および前記ソース電極を構成する前記第２金属の融点は、前記第１金属の融点よりも高い
   請求項１または請求項２に記載の表示装置。
4. 前記ゲート電極、ドレイン電極およびソース電極は、同一の金属で構成される
   請求項３に記載の表示装置。
5. 前記トランジスタに含まれる電極部と前記第２配線部とは同一の金属で構成され、
   前記第２配線部は、前記電極部のソース電極と接続する第２ソース配線を有し、
   前記第１配線部は、前記第２ソース配線と接続する第１ソース配線を有し、
   前記第２ソース配線は、前記第１配線部の方向に向けて伸び、前記第２ソース配線の前記第１配線部の側の端が、前記第１ソース配線に接続する
   請求項３に記載の表示装置。
6. 前記トランジスタに含まれる電極部と前記第２配線部とは同一の金属で構成され、
   前記第２配線部は、前記電極部のドレイン電極と接続する第２ドレイン配線を有し、
   前記第１配線部は、前記第２ドレイン配線と接続する第１ドレイン配線を有し、
   前記第２ドレイン配線は、前記第１配線部の方向に向けて伸び、前記第２ドレイン配線の前記第１配線部側の端が、前記第１ドレイン配線に接続する
   請求項３に記載の表示装置。
7. 前記封止材は、加熱により溶解し冷却により硬化する部材であって、前記駆動回路と前記封止材が硬化した部分とが重なる
   請求項１から請求項６のいずれか１つに記載の表示装置。
8. さらに、前記封止材と前記駆動回路との間に無機絶縁膜を有し、
   前記封止材は、加熱により溶解し冷却により硬化する部材であって、前記無機絶縁膜と前記封止材が硬化した部分とが重なる
   請求項１から請求項７のいずれか一つに記載の表示装置。
9. 前記第１配線部の材料は、前記有機発光素子のアノード電極の材料と同一である請求項１から請求項８のいずれか一つに記載の表示装置。
10. 前記駆動回路と前記封止材との間に、前記トランジスタの半導体部分を覆う、前記第１金属の融点よりも高い材料により構成された金属層を備える請求項１から請求項９のいずれか一つに記載の表示装置。
11. 電流により発光する有機発光素子と前記有機発光素子に供給される電流を制御する画素回路とを備える複数の画素を有する画像表示部と、前記画像表示部の外側に配置される、前記複数の画素回路を駆動するトランジスタおよび前記トランジスタに含まれる電極部に接続された第２配線部を有する駆動回路と、前記駆動回路と前記画像表示部との間に配置される、前記トランジスタに前記第２配線部を介して電圧を供給する第１配線部とを、前記第１基板に形成し、
    前記画素回路、前記有機発光素子、前記第１配線部および前記第２配線部を囲む場所に封止材を配置し、
    前記封止材の上側に、前記駆動回路と前記第１配線部と前記第２配線部と前記画像表示部とを覆う第２基板を配置し、
    前記封止材を溶解して前記第１基板と前記第２基板との間の空間を封止し、
    前記封止材は、少なくとも前記駆動回路の上側に配置され、
    前記電極部と前記第２配線部とを構成する第２金属の材料は、前記第１配線部を構成する第１金属の融点よりも高い材料で構成されている
    表示装置の製造方法。

Images