CN108206245B - 封装方法及显示屏 - Google Patents
封装方法及显示屏 Download PDFInfo
- Publication number
- CN108206245B CN108206245B CN201711484224.4A CN201711484224A CN108206245B CN 108206245 B CN108206245 B CN 108206245B CN 201711484224 A CN201711484224 A CN 201711484224A CN 108206245 B CN108206245 B CN 108206245B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- interlayer insulating
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 111
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 57
- 239000010410 layer Substances 0.000 claims abstract description 375
- 239000011229 interlayer Substances 0.000 claims abstract description 157
- 239000012212 insulator Substances 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002131 composite material Substances 0.000 claims abstract description 58
- 239000007788 liquid Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000003384 imaging method Methods 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 27
- 238000005538 encapsulation Methods 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 238000005516 engineering process Methods 0.000 claims description 21
- 238000001039 wet etching Methods 0.000 claims description 21
- 238000003475 lamination Methods 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 10
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 239000011344 liquid material Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 abstract description 13
- 230000001070 adhesive effect Effects 0.000 abstract description 13
- 238000005336 cracking Methods 0.000 abstract description 5
- 238000000926 separation method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005245 sintering Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Micromachines (AREA)
Abstract
本发明涉及一种封装方法及显示屏。上述的封装方法包括：将缓冲层膜层和半导体膜层成型于基板上；制备第一金属绝缘组合结构层，其中第一金属绝缘组合结构层包括第一层间绝缘层和第一金属膜层；采用成像工艺和干法刻蚀工艺对第一金属绝缘组合结构层进行刻蚀，以形成第一金属层图案，第一金属层图案具有多个网格通孔，多个网格通孔呈矩阵式分布；制备第二金属绝缘组合结构层，第二层间绝缘层包括至少一层抗湿液刻蚀层；采用成像工艺和干法刻蚀工艺对第二金属绝缘组合结构层进行刻蚀；多个凸台结构和第三层间绝缘层上的侧壁凹槽共同组成嵌入式防分离结构，以保证烧结层采用普通烧结材料进行封装即可达到预定的粘接强度，由于无需采用更高粘接度的烧结材料，解决了显示屏的封装处容易开裂且使用寿命较低的问题。
Description
技术领域
本发明涉及显示屏的制造的技术领域，特别是涉及一种封装方法及显示屏。
背景技术
随着科技的迅速发展，高利用率成为显示屏发展的必然趋势。为了提高显示屏的有效显示面积，显示屏在追求大屏显示的同时尽可能地减少显示屏的边框宽度。
由于显示屏采用烧结封装方法进行封装，为了提高显示屏的有效显示面积，显示屏上用于烧结封装的面积逐渐减少，进而增大了显示屏的封装的粘合程度的不足和封装失效的风险。虽然传统的烧结封装采用更高粘接度的烧结材料来提高显示屏的封装的粘合程度，但这种烧结材料经过激光烧结后应力较大且刚性较强，使显示屏的封装处容易开裂，从而使显示屏的使用寿命较低。
发明内容
基于此，有必要针对显示屏的封装处容易开裂且使用寿命较低的问题，提供一种封装方法及显示屏。
一种封装方法，包括：
将缓冲层膜层和半导体膜层成型于基板上；
制备第一金属绝缘组合结构层，其中所述第一金属绝缘组合结构层包括第一层间绝缘层和第一金属膜层；
采用成像工艺和干法刻蚀工艺对所述第一金属绝缘组合结构层进行刻蚀，以形成第一金属层图案，所述第一金属层图案具有多个网格通孔，多个所述网格通孔呈矩阵式分布；
制备第二金属绝缘组合结构层，其中所述第二金属绝缘组合结构层包括第二层间绝缘层和第二金属膜层，所述第二金属膜层成型于所述第二层间绝缘层，所述第二层间绝缘层包括至少一层抗湿液刻蚀层；
采用成像工艺和干法刻蚀工艺对所述第二金属绝缘组合结构层进行刻蚀，以去除与所述第一金属层图案对应的所述第二金属膜层；
在所述第二金属绝缘组合结构层上制备第三层间绝缘层，所述第三层间绝缘层包括至少一层抗湿液刻蚀层；
制备金属缓冲层图案，其中采用成像工艺和干法刻蚀工艺在所述第三层间绝缘层上制备多个凸台结构，以去除第一金属层图案上对应于封装区域的第三层间绝缘层；采用湿法刻蚀工艺在所述第三层间绝缘层上进行侧向刻蚀，以形成侧壁凹槽；所述金属缓冲层图案具有置空区域和两个未置空区域，所述置空区域将两个所述未置空区域隔开；
于所述基板上涂布烧结层；以及
将盖板封装于所述基板上。
在其中一个实施例中，多个所述凸台结构间隔分布，使凸台结构与烧结层的接触面积较为均匀，保证了封装区域的粘接强度的均匀性。
在其中一个实施例中，每个所述凸台结构的横截面呈梯形状，使每个凸台结构与烧结层的接触面积较大。
在其中一个实施例中，所述第二层间绝缘层为单层膜质结构层，所述单层膜质结构层的材料为抗湿刻液材质，使得所述第二层间绝缘层包括至少一层抗湿液刻蚀层，这样第二层间绝缘层的结构较薄且具有一定的抗湿液刻蚀的功能。
在其中一个实施例中，所述第二层间绝缘层为叠层膜质结构层，所述叠层膜质结构层包括至少两层膜质结构层，其中一层膜质结构层为抗湿液刻蚀层，使得所述第二层间绝缘层包括至少一层抗湿液刻蚀层，这样使第二层间绝缘层具有一定的抗湿液刻蚀的功能。
在其中一个实施例中，所述第三层间绝缘层为叠层膜质结构层，所述叠层膜质结构层包括至少两层膜质结构层，其中一层膜质结构层为抗湿液刻蚀层，使得所述第三层间绝缘层包括一层抗湿液刻蚀层，这样使第三层间绝缘层具有一定的抗湿液刻蚀的功能。
在其中一个实施例中，所述湿法刻蚀工艺所采用的刻蚀液包括但不仅限于氢氟酸。
在其中一个实施例中，所述凹凸区域的横截面呈锯齿状，使凹凸区域与烧结层之间的接触面积较大，从而使烧结层在基板封装于盖板时的粘接强度较高。
在其中一个实施例中，在于所述基板上涂布烧结层之前，以及在制备金属缓冲层图案之后，还包括步骤：
对发光材料进行蒸镀，以对发光材料进行加热并镀至基板上。
一种显示屏，采用上述任一实施例的所述封装方法进行封装制造。
上述的封装方法及显示屏，首先将缓冲层膜层和半导体膜层成型于基板上；然后制备第一金属绝缘组合结构层，其中第一金属绝缘组合结构层包括第一层间绝缘层和第一金属膜层，使第一层间绝缘层成型于缓冲层膜层和半导体膜层上；然后采用成像工艺和干法刻蚀工艺对第一金属绝缘组合结构层进行刻蚀，以形成第一金属层图案，第一金属层图案具有多个网格通孔，多个所述网格通孔呈矩阵式分布；然后制备第二金属绝缘组合结构层，其中第二金属绝缘组合结构层包括第二层间绝缘层和第二金属膜层，第二金属膜层成型于第二层间绝缘层；然后在第二金属绝缘组合结构层上制备第三层间绝缘层；然后制备金属缓冲层图案，金属缓冲层图案具有置空区域和两个未置空区域，置空区域将两个未置空区域隔开；然后于基板上涂布烧结层；最后将盖板封装于盖板上；由于在制备金属缓冲层图案时，采用成像工艺和干法刻蚀工艺在第三层间绝缘层上制备多个凸台结构，以去除第一金属层图案上对应于封装区域的第三层间绝缘层，使封装区域处对应的缓冲层的部分区域、第二层间绝缘层和第三层间绝缘层被去除，多个凸台结构形成凹凸区域，使烧结层在基板封装于盖板时的接触面积较大；采用湿法刻蚀工艺在第三层间绝缘层上进行侧向刻蚀，以形成与凹凸区域连通的侧壁凹槽，使烧结层在基板封装于盖板时的接触面积较大；多个凸台结构和第三层间绝缘层上的侧壁凹槽共同组成嵌入式防分离结构，以保证烧结层采用普通烧结材料进行封装即可达到预定的粘接强度，由于无需采用更高粘接度的烧结材料，解决了显示屏的封装处容易开裂且使用寿命较低的问题；由于第二层间绝缘层包括至少一层抗湿液刻蚀层，且第三层间绝缘层包括一层抗湿液刻蚀层，使第二层间绝缘层的部分和第三层间绝缘层的部分经过湿法刻蚀工艺之后部分保留下来，部分被刻蚀，在提高烧结层的粘接强度的同时保证第二层间绝缘层和第三层间绝缘层的绝缘性能。
附图说明
图1为一实施例的显示屏的封装处的局部截面的示意图；
图2为图1所示显示屏的封装处的局部截面的局部示意图；
图3为一实施例的封装方法的流程图；
图4为图3所示封装方法的步骤S101的流程图；
图5为图3所示封装方法的步骤S101的另一流程图；
图6为图3所示封装方法的步骤S103的流程图；
图7为图3所示封装方法步骤S105制作的第一金属层图案的示意图；
图8为图3所示封装方法步骤S107的流程图；
图9为图3所示封装方法步骤S113制作的金属缓冲层图案的示意图；
图10为烧结层的示意图，其与图7所示的第一金属层图案及图9所示的金属缓冲层图案相适应；
图11为图3所示封装方法的另一流程图；
图12为图3所示封装方法的又一流程图；
图13为图3所示封装方法的再一流程图；
图14为图3所示封装方法的再一流程图；
图15为另一实施例的封装方法的局部流程图；
图16为又一实施例的封装方法的局部流程图；
图17为再一实施例的封装方法的局部流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对封装方法及显示屏进行更全面的描述。附图中给出了封装方法及显示屏的首选实施例。但是，封装方法及显示屏可以采用许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对封装方法及显示屏的公开内容更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在封装方法及显示屏的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
例如，一种封装方法包括：例如，将缓冲层膜层和半导体膜层成型于基板上；例如，制备第一金属绝缘组合结构层，其中所述第一金属绝缘组合结构层包括第一层间绝缘层和第一金属膜层；例如，采用成像工艺和干法刻蚀工艺对所述第一金属绝缘组合结构层进行刻蚀，以形成第一金属层图案，所述第一金属层图案具有多个网格通孔，多个所述网格通孔呈矩阵式分布；例如，制备第二金属绝缘组合结构层，其中所述第二金属绝缘组合结构层包括第二层间绝缘层和第二金属膜层，所述第二金属膜层成型于所述第二层间绝缘层，所述第二层间绝缘层包括至少一层抗湿液刻蚀层；例如，采用成像工艺和干法刻蚀工艺对所述第二金属绝缘组合结构层进行刻蚀，以去除与所述第一金属层图案对应的所述第二金属膜层；例如，在所述第二金属绝缘组合结构层上制备第三层间绝缘层，所述第三层间绝缘层包括至少一层抗湿液刻蚀层；例如，制备金属缓冲层图案，其中采用成像工艺和干法刻蚀工艺在所述第三层间绝缘层上制备多个凸台结构，以去除第一金属层图案上对应于封装区域的第三层间绝缘层；例如，采用湿法刻蚀工艺在所述第三层间绝缘层上进行侧向刻蚀，以形成侧壁凹槽；所述金属缓冲层图案具有置空区域和两个未置空区域，所述置空区域将两个所述未置空区域隔开；例如，于所述基板上涂布烧结层；例如，将盖板封装于所述基板上。例如，一种封装方法包括：将缓冲层膜层和半导体膜层成型于基板上；制备第一金属绝缘组合结构层，其中所述第一金属绝缘组合结构层包括第一层间绝缘层和第一金属膜层；采用成像工艺和干法刻蚀工艺对所述第一金属绝缘组合结构层进行刻蚀，以形成第一金属层图案，所述第一金属层图案具有多个网格通孔，多个所述网格通孔呈矩阵式分布；制备第二金属绝缘组合结构层，其中所述第二金属绝缘组合结构层包括第二层间绝缘层和第二金属膜层，所述第二金属膜层成型于所述第二层间绝缘层，所述第二层间绝缘层包括至少一层抗湿液刻蚀层；采用成像工艺和干法刻蚀工艺对所述第二金属绝缘组合结构层进行刻蚀，以去除与所述第一金属层图案对应的所述第二金属膜层；在所述第二金属绝缘组合结构层上制备第三层间绝缘层，所述第三层间绝缘层包括至少一层抗湿液刻蚀层；制备金属缓冲层图案，其中采用成像工艺和干法刻蚀工艺在所述第三层间绝缘层上制备多个凸台结构，以去除第一金属层图案上对应于封装区域的第三层间绝缘层；采用湿法刻蚀工艺在所述第三层间绝缘层上进行侧向刻蚀，以形成侧壁凹槽；所述金属缓冲层图案具有置空区域和两个未置空区域，所述置空区域将两个所述未置空区域隔开；于所述基板上涂布烧结层；以及将盖板封装于所述基板上。
如图1、图2和图3所示，一实施例的封装方法用于对显示屏100进行封装。封装方法包括：
S101，将缓冲层膜层10和半导体膜层(图未示)成型于基板上。
同时参见图4，在其中一个实施例中，将缓冲层膜层和半导体膜层成型于基板上的步骤S101包括：
S101A，制备所述缓冲层膜层和所述半导体膜层，使缓冲层膜层和半导体膜层成型于基板上。例如，所述缓冲层膜层和所述半导体膜层一体成型于基板上，使缓冲层膜层和半导体膜层的结构较为紧凑。在其他实施例中，所述缓冲层膜层和所述半导体膜层也可以先后成型于基板上。
S101C，采用成像工艺和干法刻蚀工艺对所述半导体膜层进行刻蚀，以得到半导体膜层对应于封装处的图案。
同时参见图5，在其中一个实施例中，在采用成像工艺和干法刻蚀工艺对所述半导体膜层进行刻蚀之前，以及在制备所述缓冲层膜层和所述半导体膜层之后，还包括步骤：
S101B，对所述半导体膜层进行晶化处理，使所述半导体膜层的非晶硅转变为多晶硅，提高了半导体膜层的电子传输速率。
S103，制备第一金属绝缘组合结构层20，其中所述第一金属绝缘组合结构层包括第一层间绝缘层22和第一金属膜层24。
同时参见图6，在其中一个实施例中，制备第一金属绝缘组合结构层的步骤S103包括：
S103A，制备所述第一层间绝缘层，使第一层间绝缘层成型于缓冲层和半导体膜层上；
S103B，在所述第一层间绝缘层上制作所述第一金属膜层，使第一金属膜层成型于第一层间绝缘层上。
S105，采用成像工艺和干法刻蚀工艺对所述第一金属绝缘组合结构层进行刻蚀，以形成第一金属层图案26。同时参见图7，所述第一金属层图案具有多个网格通孔262，多个所述网格通孔呈矩阵式分布。
S107，制备第二金属绝缘组合结构层(图未示)，其中所述第二金属绝缘组合结构层包括第二层间绝缘层和第二金属膜层，所述第二金属膜层成型于所述第二层间绝缘层，所述第二层间绝缘层包括至少一层抗湿液刻蚀层。
在其中一个实施例中，所述第二层间绝缘层为单层膜质结构层，所述单层膜质结构层的材料为抗湿刻液材质，使得所述第二层间绝缘层包括至少一层抗湿液刻蚀层，这样第二层间绝缘层的结构较薄且具有一定的抗湿液刻蚀的功能。可以理解，所述第二层间绝缘层不仅限于单层膜质结构层。例如，所述第二层间绝缘层为叠层膜质结构层，所述叠层膜质结构层包括至少两层膜质结构层，其中一层膜质结构层为抗湿液刻蚀层，使得所述第二层间绝缘层包括至少一层抗湿液刻蚀层，这样使第二层间绝缘层具有一定的抗湿液刻蚀的功能。例如，第二层间绝缘层的抗湿液刻蚀层为第二层间绝缘层的邻近第一层间绝缘层的一层，即第二层间绝缘层的底层。
同时参见图8，在其中一个实施例中，制备第二金属绝缘组合结构层的步骤S107包括：
S107A，制备所述第二层间绝缘层，使第二层间绝缘层成型于缓冲层和第一层间绝缘层上。
S107B，在所述第二层间绝缘层上制作所述第二金属膜层，使第二金属膜层成型于第二层间绝缘层上。
S109，采用成像工艺和干法刻蚀工艺对所述第二金属绝缘组合结构层进行刻蚀，以去除与所述第一金属层图案对应的所述第二金属膜层。
S111，在所述第二金属绝缘组合结构层上制备第三层间绝缘层28，所述第三层间绝缘层包括至少一层抗湿液刻蚀层。在其中一个实施例中，所述第三层间绝缘层为叠层膜质结构层，所述叠层膜质结构层包括至少两层膜质结构层，其中一层膜质结构层为抗湿液刻蚀层，使得所述第三层间绝缘层包括一层抗湿液刻蚀层，这样使第三层间绝缘层具有一定的抗湿液刻蚀的功能。又如，抗湿液刻蚀层为第三层间绝缘层的背离第二层间绝缘层的一侧，即第三层间绝缘层的顶层。
S113，制备金属缓冲层图案29。如图2所示，采用成像工艺和干法刻蚀工艺在所述第三层间绝缘层上制备多个凸台结构282，以去除第一金属层图案上对应于封装区域的第三层间绝缘层；采用湿法刻蚀工艺在所述第三层间绝缘层上进行侧向刻蚀，以形成侧壁凹槽284；如图9所示，所述金属缓冲层图案29具有置空区域292和两个未置空区域294，所述置空区域将两个所述未置空区域隔开。
在其中一个实施例中，多个所述凸台结构间隔分布，使凸台结构与烧结层的接触面积较为均匀，保证了封装区域的粘接强度的均匀性。例如，相邻两个凸台结构之间的距离为5μm～10μm，使封装区域的烧结层的粘接强度较佳。又如，相邻两个凸台结构之间的距离为7μm，使封装区域的烧结层的粘接强度较佳。在其中一个实施例中，每个所述凸台结构的横截面呈梯形状，使每个凸台结构与烧结层的接触面积较大。可以理解，每个所述凸台结构的横截面不仅限于呈梯形状，在其他实施例中，个所述凸台结构的横截面还可以呈三角形状或半圆形状。在其中一个实施例中，所述凹凸区域的横截面呈锯齿状，使凹凸区域与烧结层之间的接触面积较大，从而使烧结层在基板封装于盖板时的粘接强度较高。
同时参见图10，S127，于所述基板上涂布烧结层30。
如图11所示，在其中一个实施例中，在于所述基板上涂布烧结层之前，以及在制备金属缓冲层图案之后，还包括步骤：
S126，对发光材料进行蒸镀，以对发光材料进行加热并镀至基板上。
同时参见图12，在其中一个实施例中，在对发光材料进行蒸镀之前，以及在制备缓冲金属层图案之后，还包括步骤：
S114，于所述缓冲金属层图案上制备第三金属膜层，使第三金属膜层成型于缓冲金属层图案上；
S115，采用成像工艺和干法刻蚀工艺在所述第三金属膜层上进行刻蚀，以形成所述第三金属膜层对应的图案，即第三金属膜层对应于封装处的图案。
同时参见图13，在其中一个实施例中，在对发光材料进行蒸镀之前，以及在采用成像工艺和干法刻蚀工艺在所述第三金属膜层上进行刻蚀之后，还包括步骤：
S116，制备第四层间绝缘层40，使所述第四层间绝缘层成型于所述第三层间绝缘层上；
S117，采用成像工艺和干法刻蚀工艺在所述第四层间绝缘层上进行刻蚀，以形成所述第四层间绝缘层对应的图案，即第四层间绝缘层对应于封装处的图案。
同时参见图14，在其中一个实施例中，在对发光材料进行蒸镀之前，以及在采用成像工艺和干法刻蚀工艺在所述第四层间绝缘层上进行刻蚀之后，还包括步骤：
S118，制备平坦化层，使所述平坦化层成型于所述第四层间绝缘层上；
S119，采用成像工艺在所述平坦化层上制作对应的图案，即平坦化层对应于封装处的图案。
如图15所示，在其中一个实施例中，在对发光材料进行蒸镀之前，以及在采用成像工艺在所述平坦化层上制作对应的图案之后，还包括步骤：
S120，制备阳极膜层，使所述阳极膜层成型于所述平坦化层上；
S121，湿法刻蚀工艺采用湿法刻蚀工艺在所述阳极膜层上进行刻蚀，以形成所述阳极膜层对应的图案，即阳极膜层对应于封装处的图案。
如图16所示，在其中一个实施例中，在对发光材料进行蒸镀之前，以及在湿法刻蚀工艺采用湿法刻蚀工艺在所述阳极膜层上进行刻蚀之后，还包括步骤：
S122，制备像素定义层，使像素定义层成型于阳极膜层上；
S123，采用成像工艺在像素定义层上制作对应的图案，即像素定义层对应于封装处的图案。可以理解，在其他实施例中，步骤S122与步骤S123可以合为一个步骤完成。例如，在对发光材料进行蒸镀之前，以及在湿法刻蚀工艺采用湿法刻蚀工艺在所述阳极膜层上进行刻蚀之后，还包括步骤：在阳极膜层上成型像素定义层，所述像素定义层形成有对应于封装处的图案。
如图17所示，在其中一个实施例中，在对发光材料进行蒸镀之前，以及在采用成像工艺在像素定义层上制作对应的图案之后，还包括步骤：
S124，制备盖板支撑层，使盖板支撑层成型于像素定义层上；
S125，采用成像工艺在盖板支撑层上制作对应的图案，即盖板支撑层对应于封装处的图案。可以理解，在其他实施例中，步骤S124和步骤S125可以合为一个步骤完成。例如，在对发光材料进行蒸镀之前，以及在采用成像工艺在像素定义层上制作对应的图案之后，还包括步骤：在像素定义层上成型盖板支撑层，盖板支撑层上形成有对应于封装处的图案。又如，像素定义层与盖板支撑层一体成型，使封装后的显示屏的结构较为紧凑，即步骤在像素定义层上成型盖板支撑层和步骤在阳极膜层上成型像素定义层可以同步进行。
S129，将盖板封装于所述基板上。
在其中一个实施例中，所述湿法刻蚀工艺所采用的刻蚀液包括但不仅限于氢氟酸。在其中一个实施例中，所述凹凸区域的横截面呈锯齿状，使凹凸区域与烧结层之间的接触面积较大，从而使烧结层在基板封装于盖板时的粘接强度较高；所述湿法刻蚀工艺所采用的刻蚀液包括但不仅限于氢氟酸。
如图1所示，本发明还提供一种显示屏100。显示屏采用上述任一实施例的所述封装方法进行封装制造。例如，显示屏包括基板11、缓冲层膜层10、半导体膜层(图未示)、第一金属绝缘组合结构层20、第二金属绝缘组合结构层(图未示)、第三层间绝缘层28、烧结层30以及盖板(图未示)，缓冲层膜层和半导体膜层成型于基板上，所述第一金属绝缘组合结构层包括第一层间绝缘层和第一金属膜层，第一层间绝缘层成型于缓冲层和半导体膜层上，第一金属膜层成型于第一层间绝缘层上；所述第二金属绝缘组合结构层包括第二层间绝缘层和第二金属膜层，所述第二金属膜层成型于所述第二层间绝缘层，所述第二层间绝缘层包括至少一层抗湿液刻蚀层，第二层间绝缘层成型于缓冲层和第一层间绝缘层上，第二金属膜层成型于第二层间绝缘层上；第三层间绝缘层成型于第二金属绝缘组合结构层上，所述第三层间绝缘层包括一层抗湿液刻蚀层；采用成像工艺和干法刻蚀工艺在所述第三层间绝缘层上制备多个凸台结构，以去除第一金属层图案上对应于封装区域的第三层间绝缘层；采用湿法刻蚀工艺在所述第三层间绝缘层上进行侧向刻蚀，以形成侧壁凹槽；所述金属缓冲层图案具有置空区域和两个未置空区域，所述置空区域将两个所述未置空区域隔开；于所述基板上涂布烧结层；以及将盖板封装于所述基板上；第三金属膜层成型于缓冲金属层图案上，烧结层填充于侧壁凹槽和凹凸不平的表面上。又如，显示屏还包括第四层间绝缘层，所述第四层间绝缘层成型于所述第三层间绝缘层上，且第四层间绝缘层形成有与封装处对应的图案。又如，显示屏还包括平坦化层，所述平坦化层成型于所述第四层间绝缘层上，平坦化层具有与封装处对应的图案。又如，显示屏还包括阳极膜层，阳极膜层成型于所述平坦化层上，阳极膜层形成有与封装处对应的图案。又如，显示屏还包括像素定义层，像素定义层成型于阳极膜层上，像素定义层上形成有与封装处对应的图案。又如，显示屏还包括盖板支撑层，盖板支撑层成型于像素定义层上，盖板支撑层上形成有与封装处对应的图案。上述的显示屏的缓冲层膜层、半导体膜层、第一金属绝缘组合结构层、第二金属绝缘组合结构层、第三层间绝缘层、第四层间绝缘层、平坦化层、阳极膜层、像素定义层、盖板支撑层及烧结层层叠设置，由于在制备缓冲金属层图案时，通过成型工艺和干法刻蚀工艺在缓冲层上制备凹凸不平的表面，使缓冲层部分被刻蚀，部分残留于基板上，从而使烧结层在基板封装于盖板时的接触面积较大；采用湿法刻蚀工艺在第三层间绝缘层上进行侧向刻蚀，以形成侧壁凹槽，烧结层与第三层间绝缘层的侧壁的接触面积较大，从而可以保证烧结层采用普通烧结材料进行封装即可达到预定的粘接强度，由于无需采用更高粘接度的烧结材料，解决了显示屏的封装处容易开裂且使用寿命较低的问题。
例如，所述第二层间绝缘层为叠层膜质结构层，所述叠层膜质结构层包括至少两层膜质结构层，其中一层膜质结构层为抗湿液刻蚀层，使得所述第二层间绝缘层包括至少一层抗湿液刻蚀层，这样使第二层间绝缘层具有一定的抗湿液刻蚀的功能。例如，第二层间绝缘层的抗湿液刻蚀层为第二层间绝缘层的邻近第一层间绝缘层的一层，即第二层间绝缘层的底层。
例如，所述第三层间绝缘层为叠层膜质结构层，所述叠层膜质结构层包括至少两层膜质结构层，其中一层膜质结构层为抗湿液刻蚀层，使得所述第三层间绝缘层包括一层抗湿液刻蚀层，这样使第三层间绝缘层具有一定的抗湿液刻蚀的功能。又如，抗湿液刻蚀层为第三层间绝缘层的背离第二层间绝缘层的一侧，即第三层间绝缘层的顶层。
上述的封装方法及显示屏，首先将缓冲层膜层和半导体膜层成型于基板上；然后制备第一金属绝缘组合结构层，其中第一金属绝缘组合结构层包括第一层间绝缘层和第一金属膜层，使第一层间绝缘层成型于缓冲层膜层和半导体膜层上；然后采用成像工艺和干法刻蚀工艺对第一金属绝缘组合结构层进行刻蚀，以形成第一金属层图案，第一金属层图案具有多个网格通孔，多个所述网格通孔呈矩阵式分布；然后制备第二金属绝缘组合结构层，其中第二金属绝缘组合结构层包括第二层间绝缘层和第二金属膜层，第二金属膜层成型于第二层间绝缘层；然后在第二金属绝缘组合结构层上制备第三层间绝缘层；然后制备金属缓冲层图案，金属缓冲层图案具有置空区域和两个未置空区域，置空区域将两个未置空区域隔开；然后于基板上涂布烧结层；最后将盖板封装于盖板上；由于在制备金属缓冲层图案时，采用成像工艺和干法刻蚀工艺在第三层间绝缘层上制备多个凸台结构，以去除第一金属层图案上对应于封装区域的第三层间绝缘层，使封装区域处对应的缓冲层的部分区域、第二层间绝缘层和第三层间绝缘层被去除，多个凸台结构形成凹凸区域，使烧结层在基板封装于盖板时的接触面积较大；采用湿法刻蚀工艺在第三层间绝缘层上进行侧向刻蚀，以形成与凹凸区域连通的侧壁凹槽，使烧结层在基板封装于盖板时的接触面积较大；多个凸台结构和第三层间绝缘层上的侧壁凹槽共同组成嵌入式防分离结构，以保证烧结层采用普通烧结材料进行封装即可达到预定的粘接强度，由于无需采用更高粘接度的烧结材料，解决了显示屏的封装处容易开裂且使用寿命较低的问题；由于第二层间绝缘层包括至少一层抗湿液刻蚀层，且第三层间绝缘层包括一层抗湿液刻蚀层，使第二层间绝缘层的部分和第三层间绝缘层的部分经过湿法刻蚀工艺之后部分保留下来，部分被刻蚀，在提高烧结层的粘接强度的同时保证第二层间绝缘层和第三层间绝缘层的绝缘性能。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种封装方法，其特征在于，包括：
将缓冲层膜层和半导体膜层成型于基板上；
制备第一金属绝缘组合结构层，其中所述第一金属绝缘组合结构层包括第一层间绝缘层和第一金属膜层；
采用成像工艺和干法刻蚀工艺对所述第一金属绝缘组合结构层进行刻蚀，以形成第一金属层图案，所述第一金属层图案具有多个网格通孔，多个所述网格通孔呈矩阵式分布；
制备第二金属绝缘组合结构层，其中所述第二金属绝缘组合结构层包括第二层间绝缘层和第二金属膜层，所述第二金属膜层成型于所述第二层间绝缘层，所述第二层间绝缘层包括至少一层抗湿液刻蚀层；
采用成像工艺和干法刻蚀工艺对所述第二金属绝缘组合结构层进行刻蚀，以去除与所述第一金属层图案对应的所述第二金属膜层；
在所述第二金属绝缘组合结构层上制备第三层间绝缘层，所述第三层间绝缘层包括至少一层抗湿液刻蚀层；
制备金属缓冲层图案，其中采用成像工艺和干法刻蚀工艺在所述第三层间绝缘层上制备多个凸台结构，多个所述凸台结构形成凹凸区域，以去除第一金属层图案上对应于封装区域的第三层间绝缘层；采用湿法刻蚀工艺在所述第三层间绝缘层上进行侧向刻蚀，以形成侧壁凹槽；所述金属缓冲层图案具有置空区域和两个未置空区域，所述置空区域将两个所述未置空区域隔开；
于所述基板上涂布烧结层；以及
将盖板封装于所述基板上。
2.根据权利要求1所述的封装方法，其特征在于，多个所述凸台结构间隔分布。
3.根据权利要求1所述的封装方法，其特征在于，每个所述凸台结构的横截面呈梯形状。
4.根据权利要求1所述的封装方法，其特征在于，所述第二层间绝缘层为单层膜质结构层，所述单层膜质结构层的材料为抗湿刻液材质，使得所述第二层间绝缘层包括至少一层抗湿液刻蚀层。
5.根据权利要求1所述的封装方法，其特征在于，所述第二层间绝缘层为叠层膜质结构层，所述叠层膜质结构层包括至少两层膜质结构层，其中一层膜质结构层为抗湿液刻蚀层。
6.根据权利要求1所述的封装方法，其特征在于，所述第三层间绝缘层为叠层膜质结构层，所述叠层膜质结构层包括至少两层膜质结构层，其中一层膜质结构层为抗湿液刻蚀层。
7.根据权利要求1所述的封装方法，其特征在于，所述湿法刻蚀工艺所采用的刻蚀液包括但不仅限于氢氟酸。
8.根据权利要求1所述的封装方法，其特征在于，所述凹凸区域的横截面呈锯齿状。
9.根据权利要求1所述的封装方法，其特征在于，在于所述基板上涂布烧结层之前，以及在制备金属缓冲层图案之后，还包括步骤：
对发光材料进行蒸镀。
10.一种显示屏，其特征在于，采用权利要求1至9中任一项所述封装方法进行封装制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711484224.4A CN108206245B (zh) | 2017-12-29 | 2017-12-29 | 封装方法及显示屏 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711484224.4A CN108206245B (zh) | 2017-12-29 | 2017-12-29 | 封装方法及显示屏 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108206245A CN108206245A (zh) | 2018-06-26 |
| CN108206245B true CN108206245B (zh) | 2019-09-17 |
Family
ID=62606024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711484224.4A Active CN108206245B (zh) | 2017-12-29 | 2017-12-29 | 封装方法及显示屏 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108206245B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111653632B (zh) * | 2020-06-15 | 2022-05-10 | 京东方科技集团股份有限公司 | 光电探测器及其制备方法、触控基板和显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136428A (zh) * | 2006-08-30 | 2008-03-05 | 精工爱普生株式会社 | 有机电致发光装置和其制造方法及电子设备 |
| JP2017147092A (ja) * | 2016-02-16 | 2017-08-24 | Ｎｌｔテクノロジー株式会社 | 表示装置および表示装置の製造方法 |
| CN107359273A (zh) * | 2017-06-20 | 2017-11-17 | 合肥市惠科精密模具有限公司 | 一种高强度amoled封装结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120066497A (ko) * | 2010-12-14 | 2012-06-22 | 삼성모바일디스플레이주식회사 | 유기발광표시장치 및 그 제조방법 |
-
2017
- 2017-12-29 CN CN201711484224.4A patent/CN108206245B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136428A (zh) * | 2006-08-30 | 2008-03-05 | 精工爱普生株式会社 | 有机电致发光装置和其制造方法及电子设备 |
| JP2017147092A (ja) * | 2016-02-16 | 2017-08-24 | Ｎｌｔテクノロジー株式会社 | 表示装置および表示装置の製造方法 |
| CN107359273A (zh) * | 2017-06-20 | 2017-11-17 | 合肥市惠科精密模具有限公司 | 一种高强度amoled封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108206245A (zh) | 2018-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| CN110473841A (zh) | 用于制造半导体装置封装的方法、封装和并入有此类封装的系统 | |
| US9444010B2 (en) | Process for forming light-emitting diodes | |
| JP2006121053A (ja) | 電子部品のための薄いガラスチップ及びその製造方法 | |
| CN103561376B (zh) | Mems麦克风及其制造方法 | |
| TW201230279A (en) | Integrated circuit device and method of forming the same | |
| TW201145622A (en) | Light-emitting diode submount, light-emitting diode package and fabrication method thereof | |
| TW201216526A (en) | Lamination process for LEDs | |
| CN108206245B (zh) | 封装方法及显示屏 | |
| CN111799178B (zh) | 一种超薄晶圆双面电镀铜厚膜工艺 | |
| JP5521561B2 (ja) | 貼り合わせウェーハの製造方法 | |
| US11538637B2 (en) | Substrates employing surface-area amplification, for use in fabricating capacitive elements and other devices | |
| JP2021535640A (ja) | バルク音響波共振器のパッケージング方法及びパッケージング構造 | |
| TWI283916B (en) | Manufacturing method of chip package structure | |
| CN213845274U (zh) | 半导体存储器 | |
| EP2562134B1 (en) | Capacitive transducer and methods of manufacturing and operating the same | |
| JP2006319203A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| CN108232040B (zh) | 封装方法及显示设备 | |
| TW201104934A (en) | Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and manufacturing method thereof | |
| JP2015060887A (ja) | Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ | |
| KR101287308B1 (ko) | 홈으로 분리된 접촉 패드들을 갖는 박형화된 이미지 센서 | |
| CN113809219A (zh) | 具有光转换功能的发光结构、led芯片及制备方法 | |
| CN108389834A (zh) | 芯片拾取方法以及封装工艺 | |
| US6716721B2 (en) | Method for manufacturing a silicon wafer | |
| KR100833250B1 (ko) | 적층구조를 갖는 집적회로의 제조방법 및 그 집적회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |