JP2017120782A - 有機発光表示装置及びその製造方法 - Google Patents

有機発光表示装置及びその製造方法 Download PDF

Info

Publication number
JP2017120782A
JP2017120782A JP2016252990A JP2016252990A JP2017120782A JP 2017120782 A JP2017120782 A JP 2017120782A JP 2016252990 A JP2016252990 A JP 2016252990A JP 2016252990 A JP2016252990 A JP 2016252990A JP 2017120782 A JP2017120782 A JP 2017120782A
Authority
JP
Japan
Prior art keywords
substrate
electrode
layer
lower electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016252990A
Other languages
English (en)
Other versions
JP6348166B2 (ja
Inventor
敬眞 南
Takamasa Minami
敬眞 南
正五 金
Jeong-O Kim
正五 金
容▲ミン▼ 金
Yong-Min Kim
容▲ミン▼ 金
恩榮 朴
Eun-Young Park
恩榮 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2017120782A publication Critical patent/JP2017120782A/ja
Application granted granted Critical
Publication of JP6348166B2 publication Critical patent/JP6348166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】構造を単純化することができ、マスク工程数を低減することができる有機発光表示装置及びその製造方法を提供する。
【解決手段】有機発光表示装置及びその製造方法は、基板上に配置される薄膜トランジスタと；その薄膜トランジスタと接続される発光素子と；発光素子のアノード電極及びカソード電極のいずれか一つと接続される補助上部電極と；補助上部電極と接続される補助下部電極とを含み、補助下部電極は基板のトレンチ内に埋め込まれることにより、構造安全性を確保することができる。
【選択図】 図１

Description

本発明は有機発光表示装置及びその製造方法に係り、より詳しくは構造を単純化することができ、マスク工程数を低減することができる有機発光表示装置及びその製造方法に関する。
多様な情報を画面として具現する映像表示装置は情報通信時代の核心技術で、より薄くて軽いし、携帯可能及び高性能の方向に発展している。それで、陰極線管（ＣＲＴ）の欠点である重さ及び嵩を減らすことができるフラットパネル表示装置として、有機発光層の発光量を制御して映像を表示する有機発光表示装置などが脚光を浴びている。この有機発光表示装置（ＯＬＥＤ）は自発光素子で、消費電力が低く、高速の応答速度、高い発光効率、高い輝度及び広視野角を有する。
このような有機発光表示装置を製造するためには、フォトマスクを用いるマスク工程が多数回遂行される。各マスク工程は、洗浄、露光、現像及び食刻などの部属工程を伴う。したがって、一回のマスク工程が追加される都度、有機発光表示装置を製造するための製造時間及び製造コストが増加し、不良発生率が増加して製造収率が低くなる問題点がある。よって、生産コストを節減し、生産収率及び生産効率を改善するために構造を単純化し、マスク工程数を減らすための方案が要求されている。
本発明は前記問題点を解決するためのもので、本発明の目的は構造を単純化することができ、マスク工程数を低減することができる有機発光表示装置及びその製造方法を提供することである。
前記目的を達成するために、本発明による有機発光表示装置は、基板上に配置される薄膜トランジスタと；薄膜トランジスタと接続される発光素子と；発光素子のアノード電極及びカソード電極のいずれか一つと接続される補助上部電極と；補助上部電極と接続される補助下部電極とを含み、補助下部電極は基板のトレンチ内に埋め込まれることによって構造安定性を確保することができる。
本発明では、遮光層と、補助下部電極を単一マスク工程で形成し、酸化物半導体層、耐熱バッファー層及び第２バッファー膜を単一マスク工程で形成する。したがって、本発明による有機発光表示装置は従来に比べて少なくともすべてで２回のマスク工程数を低減することができ、生産性を向上させることができ、コストを節減することができる。
また、本発明では、補助下部電極が基板のトレンチ内に埋め込まれ、基板上に耐熱バッファー層が配置されるので、耐熱バッファー層による補助下部電極を含む信号ラインの浸食不良を防止することができ、構造安定性を確保することができる。
本発明による有機発光表示装置の第１実施例を示す断面図である。
本発明による有機発光表示装置の第２実施例を示す断面図である。
図１に示した遮光層、補助下部電極、パッド下部電極及びアラインキーと、トレンチの製造方法を説明するための断面図である。
図２に示した遮光層、補助下部電極、パッド下部電極及びアラインキーと、トレンチの製造方法を説明するための断面図である。
基板上に表面処理を実施しなかった比較例と基板上に表面処理を実施した実施例を比較した図である。
図１に示した有機発光表示装置の製造方法を説明するための断面図である。
以下、添付図面に基づいて本発明による実施例を詳細に説明する。
図１は本発明による有機発光表示装置の断面図である。
図１に示したように、本発明による有機発光表示装置は、スイッチング薄膜トランジスタ（図示せず）、駆動薄膜トランジスタ１００、有機発光ダイオード１３０、ストレージキャパシタ１４０、補助電極１６０、信号パッド１５０及びアラインキー１７０を含む。
駆動薄膜トランジスタ１００は、ゲート電極１０６、ソース電極１０８、ドレイン電極１１０及び酸化物半導体層１０４を含む。一方、スイッチング薄膜トランジスタは駆動薄膜トランジスタ１１０と同一の構造に形成されるので、駆動薄膜トランジスタ１００と同一の構成要素を含む。
ゲート電極１０６はそのゲート電極１０６と同一パターンのゲート絶縁パターン１１２上に形成される。このゲート電極１０６はゲート絶縁パターン１１２を挟んで酸化物半導体層１０４と重畳する。このようなゲート電極１０６は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）及び銅（Ｃｕ）のいずれか一種又はこれらの合金でなる単一層又は多重層であってもよいが、これに限定されない。
ソース電極１０８は層間絶縁膜１１６を貫通するソースコンタクトホール１２４Ｓを介して酸化物半導体層１０４と接続される。ドレイン電極１１０は層間絶縁膜１１６を貫通するドレインコンタクトホール１２４Ｄを介して酸化物半導体層１０４と接続される。また、ドレイン電極１１０は保護膜１１８及び平坦化層１４８を貫通するように形成された画素コンタクトホール１２０を介してアノード電極１３２と接続される。
このようなソース電極１０８及びドレイン電極１１０は、透明導電層１７２ａと、その透明導電層１７２ａ上に形成される不透明導電層１７２ｂとを含んでなる。透明導電層１７２ａはＩＴＯなどの透明導電性物質でなり、不透明導電層１７２ｂは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）及び銅（Ｃｕ）のいずれか一種又はこれらの合金でなる単一層又は多重層であってもよいが、これに限定されない。
酸化物半導体層１０４はゲート絶縁パターン１１２上にゲート電極１０６と重畳するように形成されて、第１ソース及び第１ドレイン電極１０８、１１０の間にチャネルを形成する。この酸化物半導体層１０４は、Ｚｎ、Ｃｄ、Ｇａ、Ｉｎ、Ｓｎ、Ｈｆ及びＺｒから選択された少なくとも一種以上の金属を含む酸化物で形成される。このような酸化物半導体層１０４と遮光層１０２の間、かつ信号リンク１７４と補助下部電極１６２の間には第１バッファー膜１２６、耐熱バッファー層１２２及び第２バッファー膜１２８が順次積層されることで、素子の安定性を効果的に確保することができる。ここで、耐熱バッファー層１２２及び第２バッファー膜１２８は同じパターンで形成される。
耐熱バッファー層１２２は、第１及び第２バッファー膜１２６、１２８に比べて誘電率が低い有機膜素材、例えばアクリル樹脂で形成される。このような耐熱バッファー層１２２はスイッチング及び駆動薄膜トランジスタ１００の酸化物半導体層１０４の下部に形成される。また、耐熱バッファー層１２２は、ゲートライン、データライン及び電源ラインの少なくとも一つの信号ラインと信号パッド１５０の間を連結する信号リンク１７４の下部に形成される。なお、耐熱バッファー層１２２は信号ラインとその信号ラインと交差（重畳）する補助下部電極１６２との間にも形成される。これにより、信号ライン及び信号リンクのそれぞれと、基板１０１のトレンチ１０１に埋め込まれた補助下部電極１６２との間、かつスイッチング及び駆動薄膜トランジスタ１００の各電極と遮光層１０２との間の寄生キャパシタの容量値は耐熱バッファー層１２２の誘電率に比例して減少する。したがって、信号ライン及び信号リンクのそれぞれと基板１０１のトレンチ１０１に埋め込まれた補助下部電極１６２との間の信号干渉、及びスイッチング及び駆動薄膜トランジスタ１００の各電極と補助下部電極１６２と連結された遮光層１０２との間の信号干渉を最小化することができる。
第２バッファー膜１２８は耐熱バッファー層１２２と同一のパターンで耐熱バッファー層１２２上に形成されて、有機膜素材の耐熱バッファー層１２２で発生するガス（ｆｕｍｅ）を遮断するので、そのガスによる薄膜トランジスタ１００の劣化などを防止することができる。このような第２バッファー膜１２８は第１バッファー膜１２６と同様にＳｉＮｘ又はＳｉＯｘで形成される。
酸化物半導体層１０４と重畳する遮光層１０２は基板１０１のトレンチ内に埋め込まれる。この遮光層１０２は外部から入射する光を吸収するかあるいは反射するので、酸化物半導体層１０４に入射する光を最小化することができる。このような遮光層１０２は、Ｍｏ、Ｔｉ、Ａｌ、Ｃｕ、Ｃｒ、Ｃｏ、Ｗ、Ｔａ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｚｎのような不透明金属で形成される。
ストレージキャパシタ１４０は層間絶縁膜１１６を挟んで重畳するストレージ下部電極１４２とストレージ上部電極１４４を含む。この際、ストレージ下部電極１４２はゲート電極１０６と同一層であるゲート絶縁パターン１１２上に、ゲート電極１０６と同一の素材で形成される。ストレージ上部電極１４４はソース電極１０８と同一層である層間絶縁膜１１６上にソース電極１０８と同一の素材で形成される。
発光ダイオードなどの発光素子１３０は、薄膜トランジスタ１００のドレイン電極１１０と接続されたアノード電極１３２と、アノード電極１３２上に形成される有機発光層１３４と、有機発光層１３４上に形成されたカソード電極１３６とを含む。
アノード電極１３２は、保護膜１１８及び平坦化層１４８を貫通する画素コンタクトホール１２０を通じて露出するドレイン電極１１０と接続される。一方、アノード電極１３２は上面発光型有機発光表示装置の場合、インジウム−スズ−オキシド（ＩＴＯ）又はインジウム−ジンク−オキシド（ＩＺＯ）のような透明導電層と、アルミニウム（Ａｌ）、銀（Ａｇ）、ＡＰＣ（Ａｇ；Ｐｂ；Ｃｕ）などを含む金属層が積層された構造に形成される。
有機発光層１３４はバンク１３８によって形成された発光領域のアノード電極１３２上に形成される。有機発光層１３４はアノード電極１３２上に正孔関連層、発光層、電子関連層の順に又はその逆順に積層されて形成される。
バンク１３８は、有機発光層１３４と接触する内側面と、アノード電極１３２の側面を覆うようにアノード電極１３２の側面に沿って配置される外側面とを有する。よって、バンク１３８は発光領域を除いたアノード電極１３２の縁部に沿ってアノード電極１３２の側面を覆うように形成されるので、発光領域が開放された島（ｉｓｌａｎｄ）の形状を有する。このようなバンク１３８は隣接したサブ画素間の光干渉を防止するように不透明素材（例えば、ブラック材料）で形成されることもできる。この場合、バンク１３８は、カラー顔料、有機ブラック及びカーボンの少なくとも一種からなる遮光材を含む。
カソード電極１３６は有機発光層１３４を挟んでアノード電極１３２と対向するように有機発光層１３４及びバンク１３８の上面及び側面上に形成される。このカソード電極１３６は、前面発光型有機発光表示装置の場合、透明伝導性酸化膜（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ；ＴＣＯ）で形成される。
このような有機発光表示装置が大面積化するにつれて増加するカソード電極１３６の抵抗成分を減少させるため、補助電極１６０が形成される。補助電極１６０は、補助下部電極１６２、補助中間電極１６４及び補助上部電極１６６を含む。
補助下部電極１６２は基板１０１のトレンチ１０１ａ内に埋め込まれ、遮光層１０２と同一の素材で形成される。補助下部電極１６２がこのような基板１０１のトレンチ１０１内に埋め込まれて、信号干渉を遮断する耐熱バッファー層（厚膜）の下側に形成されるので、従来の厚膜である有機膜上に形成される補助下部電極に比べて浸食などの工程不良を防止することができ、構造安定性を確保することができる。
補助中間電極１６４は第１バッファー膜１２６及び層間絶縁膜１１６を貫通する第１補助コンタクトホール１６８ａを通じて露出する補助下部電極１６２と電気的に接続される。この補助中間電極１６４は、透明導電層１７２ａと、その透明導電層１７２ａ上に形成される不透明導電層１７２ｂとからなる。
補助上部電極１６６は保護膜１１８及び平坦化層１４８を貫通する第２補助コンタクトホール１６８ｂを通じて露出する補助中間電極１６４と電気的に接続される。この補助上部電極１６６はアノード電極１３２と同一の素材で同一平面上に形成される。
補助上部電極１６６上に形成される隔壁１４６は下面から上面に行くほど幅が次第に増加する逆テーパー形に形成される。このような隔壁１４６により、直進性を持って成膜される有機発光層１３４は隔壁１４６の上面及びバンク１３８によって露出する発光領域に位置するアノード電極１３２の上面上にのみ形成される。一方、有機発光層１３４よりステップカバレージが良いカソード電極１３６は隔壁１４６及びバンク１３８の側面にも形成されるので、補助上部電極１６６との接触が容易である。一方、補助上部電極１６２がカソード電極１３６と接続されるものを例として説明したが、その外にも補助上部電極１６２はアノード電極１３２とも接続されることができる。
信号パッド１５０は、信号リンク１７４を介して、ゲートライン、データライン及び電源ラインの少なくとも一つの信号ラインと接続される。この信号パッド１５０はパッド下部電極１５２及びパッド上部電極１５４を含む。
パッド下部電極１５２は遮光層１０２と同一の素材でなり、基板１０１に形成されたトレンチ１０１ａ内に埋め込まれる。パッド上部電極１５４はバッファー膜１２６及び層間絶縁膜１１６を貫通するパッドコンタクトホール１５６を通じて露出するパッド下部電極１５２と電気的に接続される。このパッド上部電極１５４は透明導電層１７２ａで形成される。このようなパッド上部電極１５４は第１保護膜１１８を貫通するパッドホール１５８を介して外部に露出する。
アラインキー１７０は、基板１０１上に薄膜層を形成するときに用いられる製造装置（例えばフォトマスク、シャドウマスクなど）と基板１０１の間の位置を整列する基準となる。このようなアラインキー１７０は、図１に示したように、遮光層１０２、補助下部電極１６２、パッド下部電極１５２と一緒に基板１０１のトレンチ１０１ａ内に埋め込まれるか、図２に示したように、遮光層１０２、補助下部電極１６２、パッド下部電極１５２がトレンチ１０１内に埋め込まれた基板１０１上に形成される。
図１に示したアラインキー１７０は、図３ａ〜図３ｄに示したように、電解メッキ法又は無電解メッキ法で形成される。具体的に、図３ａに示したように、基板１０１上にフォトリソグラフィー工程でフォトレジストパターン１８２を形成した後、そのフォトレジストパターン１８２をマスクとして用いる食刻工程で基板１０１をパターニングすることにより、基板１０１に多数のトレンチ１０１ａが形成される。その後、図３ｂに示したように、フォトレジストパターン１８２が残存する基板１０１上にシード（Ｓｅｅｄ）金属１８４を常温で蒸着する。ここで、シード金属１８４は低抵抗金属である銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）などが用いられる。その後、図３ｃに示したように、フォトレジストパターン１８２をストリップ（ｓｔｒｉｐ）することにより、フォトレジストパターン１８２とそのフォトレジストパターン１８２上のシード金属１８４が除去される。その後、トレンチ１０１ａ内に残存するシード金属１８４が成長することにより、図３ｄに示したように、トレンチ１０１ａ内に遮光層１０２、補助下部電極１６２、パッド下部電極１５２及びアラインキー１７０が同時に形成される。一方、電解メッキ法又は無電解メッキ法によってシード金属（Ｃｕ）で形成される遮光層１０２、補助下部電極１６２、パッド下部電極１５２及びアラインキー１７０は蒸着工程によって銅（Ｃｕ）で形成される薄膜層と同等な水準の比抵抗特性を有する。
図２に示したアラインキー１７０は、図４ａ〜図４ｄに示したように、多段フォトレジストパターン１８６によって形成される。具体的に、図４ａに示したように、基板１０１の全面上に不透明金属層１７０ａが蒸着された後、その不透明金属層１７０ａ上にハーフトーンマスクを用いるフォトリソグラフィー工程によって不透明金属層１７０ａ上に多段フォトレジストパターン１８６が形成される。多段フォトレジストパターン１８６は、第１厚さを有する第１フォトレジストパターン１８６ａと、第１厚さより厚い第２厚さを有する第２フォトレジストパターン１８６ｂとを含む。このような多段フォトレジストパターン１８６をマスクとして用いる食刻工程で不透明金属層１７０ａ及び基板１０１を食刻することにより、図４ｂに示したように、多段フォトレジストパターン１８６と基板１０１の間に位置する不透明金属層１７０ａが残存することになり、基板１０１にトレンチ１０１ａが形成される。
その後、多段フォトレジストパターン１８６をアッシングすることにより、第２フォトレジストパターン１８６ｂは厚さが薄くなり、第１フォトレジストパターン１８６ａは除去される。厚さが薄くなった第２フォトレジストパターン１８６ｂをマスクとして不透明金属層１７０ａを食刻することにより、図４ｃに示したように、第２フォトレジストパターン１８６ｂの下側に位置する不透明金属層１７０ａを除いた残りの不透明金属層１７０ａは除去され、第２フォトレジストパターン１８６ｂの下側に位置する不透明金属層１７０ａは残存してアラインキー１７０となる。アラインキー１７０上に残存するフォトレジストパターン１８６ｂは、図４ｄに示したように、ストリップ工程によって除去される。アラインキー１７０の形成後、トレンチ１０１ａが形成された基板１０１上に不透明金属層を蒸着した後、フォトリソグラフィー工程及び食刻工程で不透明金属層をパターニングすることにより、図４ｅに示したように、トレンチ１０１ａ内に遮光層１０２、補助下部電極１６２及びパッド下部電極１５２が同時に形成される。
一方、基板１０１にトレンチ１０１ａを形成するためには、フォトレジストパターン１８２をマスクとして用いる食刻工程が必要である。しかし、基板１０１とフォトレジストパターン１８２の間の接着力が良くない比較例の場合、図５に示したように、基板１０１とフォトレジストパターン１８２の間に食刻液が浸透することになる。したがって、基板１０１の側面とフォトレジストパターン１８２の間には第１幅（Ｄ１）だけのアンダーカットが発生する。隣接したトレンチ１０１ａの間に位置する基板１０１の幅が小さくなって、トレンチ１０１ａ内に埋め込まれた電極の間に電気的短絡が発生することができ、トレンチ１０１ａ内に埋め込まれる電極のテールが長くなって高解像度の適用が難しくなる。
一方、本発明の実施例では、基板１０１上にフォトレジストを塗布する前に基板１０１上にＨＭＤＳ（Ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌａｚａｎｅ、ヘキサメチルジシラザン）を塗布して表面処理を行う。このＨＭＤＳは基板１０１とフォトレジストの間の接着力を向上させるので、基板１０１の食刻の際、基板１０１とフォトレジストパターン１８２の間に食刻液が浸透することを防止することができる。よって、基板１０１の側面とフォトレジストパターン１８２の間には比較例より小さな第２幅（Ｄ２）だけのアンダーカットが発生する。隣接したトレンチ１０１ａの間に位置する基板１０１の幅が比較例より広くなることにより、トレンチ１０１ａ内に埋め込まれる電極間の電気的短絡を防止することができ、トレンチ１０１ａ内に埋め込まれる電極のテールが短くなって高解像度の適用が容易である。
図６ａ〜図６ｈは図１に示した有機発光表示装置の製造方法を説明するための断面図である。一方、図２に示した有機発光表示装置の製造方法は第１バッファー膜１２６の形成から図１に示した有機発光表示装置の製造方法と同様であるので、図２に示した有機発光表示装置の製造方法の説明は省略する。
図６ａを参照すると、図３ａ〜図３ｄに基づいて前述したように、基板１０１に多数のトレンチ１０１ａが形成され、そのトレンチ１０１ａ内に遮光層１０２、補助下部電極１６２、パッド下部電極１５２及びアラインキー１７０が埋め込まれる。
図６ｂを参照すると、トレンチ１０１ａ内に遮光層１０２、補助下部電極１６２、パッド下部電極１５２及びアラインキー１７０が形成された基板１０１上に第１バッファー膜１２６が形成され、その第１バッファー膜１２６上に耐熱バッファー層１２２、第２バッファー膜１２８及び酸化物半導体層１０４が形成される。
具体的に、トレンチ１０１ａ内に遮光層１０２、補助下部電極１６２、パッド下部電極１５２及びアラインキー１７０が形成された基板１０１上に蒸着方法によって第１バッファー膜１２６、耐熱バッファー層１２２、第２バッファー膜１２８及び酸化物半導体層１０４が形成される。その後、ハーフトーンマスクを用いるフォトリソグラフィー工程と食刻工程によって耐熱バッファー層１２２、第２バッファー膜１２８及び酸化物半導体層１０４を選択的に食刻する。したがって、遮光層１０２と重畳する領域には同じパターンの耐熱バッファー層１２２、第２バッファー膜１２８及び酸化物半導体層１０４が順次積層された構造に形成され、補助下部電極１６２と重畳する領域には同じパターンの耐熱バッファー層１２２及び第２バッファー膜１２８が順次積層された構造に形成される。
このように、耐熱バッファー層１２２及び第２バッファー膜１２８が酸化物半導体層１０４と同一のマスク工程で形成される。この場合、第２バッファー膜１２８及び酸化物半導体層１０４とは食刻特性の異なる耐熱バッファー層１２２が下部に配置されるので、食刻工程後のアンダーカット発生などの工程不良を防止することができ、工程安定性を確保することができる。
図６ｃを参照すると、耐熱バッファー層１２２、第２バッファー膜１２８及び酸化物半導体層１０４が形成された基板１０１上にゲート絶縁パターン１１２、ストレージ下部電極１４２及びゲート電極１０６が形成される。
具体的に、耐熱バッファー層１２２、第２バッファー膜１２８及び酸化物半導体層１０４が形成された基板１０１上にゲート絶縁膜が形成され、その上にスパッタリングなどの蒸着方法でゲート金属層が形成される。ゲート絶縁膜としては、ＳｉＯｘ、ＳｉＮｘなどの無機絶縁物質が使われる。ゲート金属層としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ又はこれらの合金のように金属物質が単一層に形成されるかあるいはこれを用いて多層構造に形成される。その後、フォトリソグラフィー工程及び食刻工程でゲート金属層及びゲート絶縁膜を同時にパターニングすることにより、ゲート電極１０６及びストレージ下部電極１４２のそれぞれとゲート絶縁パターン１１２が同じパターンで形成される。
図６ｄを参照すると、ゲート電極１０６及びストレージ下部電極１４２が形成された基板１０１上にソース及びドレインコンタクトホール１２４Ｓ、１２４Ｄ、第１パッドコンタクトホール１５６及び第１補助コンタクトホール１６８ａを有する層間絶縁膜１１６が形成される。
具体的に、ゲート電極１０６及びストレージ下部電極１４２が形成された基板１０１上にＰＥＣＶＤなどの蒸着方法で層間絶縁膜１１６が形成される。その後、フォトリソグラフィー工程及び食刻工程で層間絶縁膜１１６及び第１バッファー膜１２６がパターニングされることによってソース及びドレインコンタクトホール１２４Ｓ、１２４Ｄ、パッドコンタクトホール１５６及び第１補助コンタクトホール１６８ａが形成される。
図６ｅを参照すると、ソース及びドレインコンタクトホール１２４Ｓ、１２４Ｄ、パッドコンタクトホール１５６及び第１補助コンタクトホール１６８ａを有する層間絶縁膜１１６上にソース電極１０８、ドレイン電極１１０、ストレージ上部電極１４４及びパッド上部電極１５４が形成される。
具体的に、ソース及びドレインコンタクトホール１２４Ｓ、１２４Ｄ、パッドコンタクトホール１５６及び第１補助コンタクトホール１６８ａを有する層間絶縁膜１１６上にスパッタリングなどの蒸着方法で透明導電層１７２ａ及び不透明導電層１７４が順次蒸着される。その後、ハーフトーンマスクを用いるフォトリソグラフィー工程及び食刻工程で透明導電層１７２ａ及び不透明導電層１７４がパターニングされることによってソース電極１０８、ドレイン電極１１０、ストレージ上部電極１４４及びパッド上部電極１５４が形成される。この際、ソース電極１０８、ドレイン電極１１０及びストレージ上部電極１４４は透明導電層１７２ａ及び不透明導電層１７４が積層された構造に形成され、パッド上部電極１５４は耐食性及び耐酸性の強い透明導電層１７２ａで形成される。
図６ｆを参照すると、ソース電極１０８、ドレイン電極１１０、ストレージ上部電極１４４及びパッド上部電極１５４が形成された層間絶縁膜１１６上に画素コンタクトホール１２０及び第２補助コンタクトホール１６８ｂを有する保護膜１１８及び平坦化層１４８が形成される。
具体的に、ソース電極１０８、ドレイン電極１１０、ストレージ上部電極１４４及びパッド上部電極１５４が形成された層間絶縁膜１１６上に保護膜１１８及び平坦化層１４８が順次形成される。保護膜１１８としては、ＳｉＯｘ、ＳｉＮｘなどの無機絶縁物質が使われ、平坦化層１４８としては、フォトアクリルなどの有機絶縁物質が使われる。その後、ハーフトーンマスクを用いるフォトリソグラフィー工程及び食刻工程で保護膜１１８及び平坦化層１４８を選択的に食刻することによって画素コンタクトホール１２０及び第２補助コンタクトホール１６８ｂが形成される。画素コンタクトホール１２０は保護膜１１８及び平坦化層１４８を貫通するように形成されてドレイン電極１１０を露出させ、第２補助コンタクトホール１６８ｂは保護膜１１８及び平坦化層１４８を貫通するように形成されて補助中間電極１６４を露出させる。そして、平坦化層１４８が信号パッド１５０の上部で選択的に除去されることにより、信号パッド１５０上部には保護膜１１８が露出する。
図６ｇを参照すると、画素コンタクトホール１２０及び第２補助コンタクトホール１６８ｂを有する保護膜１１８及び平坦化層１４８が形成された基板１０１上にアノード電極１３２、バンク１３８及びパッドホール１５８が形成される。
具体的に、オーバーコート層１２６が形成された基板１０１の全面に不透明導電膜及びバンク用感光膜が塗布される。その後、ハーフトーンマスクを用いるフォトリソグラフィー工程及び食刻工程でバンク用感光膜及び不透明導電膜と保護膜１１８がパターニングされることによってアノード電極１３２、バンク１３８及びパッドホール１５８が形成される。
図６ｈを参照すると、アノード電極１３２、バンク１３８及びパッドホール１５８が形成された基板１０１上に隔壁１４６、有機発光層１３４及びカソード電極１３６が順次形成される。
具体的に、アノード電極１３２、バンク１３８及びパッドホール１５８が形成された基板１０１上に隔壁用感光膜が塗布された後、フォトリソグラフィー工程でパターニングされることによって逆テーパー形の隔壁１４６が形成される。その後、有機発光層１３４がバンク１３８によって露出する発光領域に形成され、有機発光層１３４が形成された基板１０１上にカソード電極１３６が形成される。
このように、本発明による有機発光表示装置は、遮光層１０２と補助下部電極１６２を単一マスク工程で形成し、酸化物半導体層１０４、耐熱バッファー層１２２及び第２バッファー膜１２８を単一マスク工程で形成する。これにより、本発明による有機発光表示装置は従来に比べて少なくとも合わせて２回のマスク工程数を低減することができ、生産性を向上させることができ、コストを節減することができる。
一方、本発明では駆動薄膜トランジスタ１００の半導体層１０４が酸化物で形成された場合を例として説明したが、その外にも駆動薄膜トランジスタ１００の半導体層１０４が多結晶シリコンで形成されることもできる。
以上の説明は本発明を例示的に説明したものに過ぎなく、本発明が属する技術分野で通常の知識を持った者によって本発明の技術的思想から逸脱しない範疇内で多様な変形が可能であろう。したがって、本発明の明細書に開示された実施例は本発明を限定するものではない。本発明の範囲は添付の特許請求範囲によって解釈されなければならなく、それと均等な範囲内にある全ての技術も本発明の範囲に含まれるものに解釈しなければならないであろう。
１３２ アノード電極
１３４ 発光層
１３６ カソード電極
１３８ バンク
１２２ 耐熱バッファー層
１６２ 補助下部電極
１６４ 補助中間電極
１６６ 補助上部電極
図２に示した遮光層、補助下部電極、パッド下部電極及びアラインキーと、トレンチの製造方法を説明するための断面図である。
その後、多段フォトレジストパターン１８６をアッシングすることにより、第２フォトレジストパターン１８６ｂは厚さが薄くなり、第１フォトレジストパターン１８６ａは除去される。厚さが薄くなった第２フォトレジストパターン１８６ｂをマスクとして不透明金属層１７０ａを食刻することにより、図４ｃに示したように、第２フォトレジストパターン１８６ｂの下側に位置する不透明金属層１７０ａを除いた残りの不透明金属層１７０ａは除去され、第２フォトレジストパターン１８６ｂの下側に位置する不透明金属層１７０ａは残存してアラインキー１７０となる。アラインキー１７０上に残存するフォトレジストパターン１８６ｂは、図４ｄに示したように、ストリップ工程によって除去される。アラインキー１７０の形成後、トレンチ１０１ａが形成された基板１０１上に不透明金属層を蒸着した後、フォトリソグラフィー工程及び食刻工程で不透明金属層をパターニングすることにより、トレンチ１０１ａ内に遮光層１０２、補助下部電極１６２及びパッド下部電極１５２が同時に形成される。

Claims (9)

  1. 多数のトレンチを有する基板と；
    前記基板上に配置される薄膜トランジスタと；
    前記薄膜トランジスタと接続される発光素子と；
    前記発光素子のアノード電極及びカソード電極のいずれか一つと接続される補助上部電極と；
    前記トレンチ内に埋め込まれ、前記補助上部電極と接続される補助下部電極とを含む、有機発光表示装置。
  2. 前記薄膜トランジスタと重畳する領域に配置され、前記トレンチ内に埋め込まれる遮光層と；
    前記遮光層と前記薄膜トランジスタの間に順次積層される第１バッファー膜、耐熱バッファー層及び第２バッファー膜とをさらに含む、請求項１に記載の有機発光表示装置。
  3. 前記耐熱バッファー層は、第１及び第２バッファー膜より誘電率が低い有機膜素材で形成される、請求項２に記載の有機発光表示装置。
  4. 前記補助下部電極上部に位置する信号リンクと、
    前記信号リンクと接続される信号パッドとをさらに含み、
    前記補助下部電極と前記信号リンクの間には前記第１バッファー膜、前記耐熱バッファー層及び前記第２バッファー膜が順次積層され、
    前記信号パッドは、
    前記トレンチ内に埋め込まれるパッド下部電極と；
    前記第１バッファー膜及び層間絶縁膜を貫通するパッドコンタクトホールを通じて露出する前記パッド下部電極と接続されるパッド上部電極とを含む、請求項３に記載の有機発光表示装置。
  5. 前記トレンチ内に埋め込まれるか前記基板上に配置されるアラインキーをさらに含む、請求項４に記載の有機発光表示装置。
  6. 補助下部電極が埋め込まれた多数のトレンチを有する基板を用意する段階と；
    前記補助下部電極が形成された基板上に薄膜トランジスタを形成する段階と；
    前記薄膜トランジスタと接続されるアノード電極及び前記補助下部電極と接続される補助上部電極を形成する段階と；
    前記アノード電極上に有機発光層を形成する段階と；
    前記有機発光層上にカソード電極を形成する段階とを含む、有機発光表示装置の製造方法。
  7. 前記補助下部電極が埋め込まれた多数のトレンチを有する基板を用意する段階は、
    前記基板上にフォトレジストパターンを形成する段階と；
    前記フォトレジストパターンを用いる前記基板の食刻工程によって前記多数のトレンチを形成する段階と；
    前記フォトレジストパターンが残存する基板の全面上にシード金属を蒸着する段階と；
    前記フォトレジストパターン及び前記フォトレジストパターン上のシード金属を除去する段階と；
    前記シード金属を成長させることで、前記トレンチ内に埋め込まれる前記補助下部電極及びアラインキーを形成する段階とを含む、請求項６に記載の有機発光表示装置の製造方法。
  8. 前記補助下部電極が埋め込まれた多数のトレンチを有する基板を用意する段階は、
    前記基板上に不透明金属層を形成し、その不透明金属層上に多段フォトレジストパターンを形成する段階と；
    前記多段フォトレジストパターンを用いる前記基板及び前記不透明金属層の食刻工程で前記多数のトレンチを形成する段階と；
    前記多段フォトレジストパターンをアッシングする段階と；
    前記アッシングされたフォトレジストパターンを用いる前記不透明金属層の食刻工程でアラインキーを形成する段階と；
    前記アラインキーが形成された基板のトレンチ内に埋め込まれる前記補助下部電極を形成する段階とを含む、請求項６に記載の有機発光表示装置の製造方法。
  9. 前記薄膜トランジスタと重畳する領域に配置され、前記トレンチ内に埋め込まれる遮光層を前記補助下部電極と同時に形成する段階と；
    前記遮光層、前記補助下部電極及びアラインキーが形成された基板上に第１バッファー膜を形成する段階と；
    前記第１バッファー膜上に前記遮光層と重畳する耐熱バッファー層、第２バッファー膜及び前記薄膜トランジスタの半導体層を形成すると同時に前記補助下部電極と重畳する耐熱バッファー層及び第２バッファー膜を形成する段階と；
    前記薄膜トランジスタの半導体層上にゲート絶縁パターン及び薄膜トランジスタのゲート電極を形成する段階と；
    前記薄膜トランジスタのゲート電極上に層間絶縁膜を形成する段階と；
    前記層間絶縁膜上に前記薄膜トランジスタのソース及びドレイン電極と信号リンクを形成する段階とをさらに含む、請求項７又は８に記載の有機発光表示装置の製造方法。
JP2016252990A 2015-12-29 2016-12-27 有機発光表示装置及びその製造方法 Active JP6348166B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0188439 2015-12-29
KR1020150188439A KR102458907B1 (ko) 2015-12-29 2015-12-29 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2017120782A true JP2017120782A (ja) 2017-07-06
JP6348166B2 JP6348166B2 (ja) 2018-06-27

Family

ID=56893821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016252990A Active JP6348166B2 (ja) 2015-12-29 2016-12-27 有機発光表示装置及びその製造方法

Country Status (5)

Country Link
US (2) US10050098B2 (ja)
EP (1) EP3188274B1 (ja)
JP (1) JP6348166B2 (ja)
KR (1) KR102458907B1 (ja)
CN (1) CN107039491B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020044170A1 (ja) * 2018-08-29 2020-03-05 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102405695B1 (ko) * 2015-08-31 2022-06-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP7016535B2 (ja) 2015-10-26 2022-02-07 オーティーアイ ルミオニクス インコーポレーテッド パターン化されたコーティングを含む表面およびデバイス上のコーティングをパターン化する方法
KR102443645B1 (ko) * 2016-01-13 2022-09-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102424445B1 (ko) 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102627284B1 (ko) * 2016-05-12 2024-01-22 엘지디스플레이 주식회사 캐소드 전극과 보조 캐소드 전극의 접속구조 형성 방법과 그를 이용한 유기발광 다이오드 표시장치
US10020351B2 (en) * 2016-06-24 2018-07-10 Lg Display Co., Ltd. Electroluminescence display device
KR20180013601A (ko) * 2016-07-29 2018-02-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180062293A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180068634A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102563713B1 (ko) 2017-04-26 2023-08-07 오티아이 루미오닉스 인크. 표면의 코팅을 패턴화하는 방법 및 패턴화된 코팅을 포함하는 장치
US10295875B2 (en) * 2017-05-12 2019-05-21 A.U. Vista, Inc. TFT array having conducting lines with low resistance
KR20200006569A (ko) 2017-05-17 2020-01-20 오티아이 루미오닉스 인크. 패턴화 코팅 위에 전도성 코팅을 선택적으로 증착시키는 방법 및 전도성 코팅을 포함하는 디바이스
CN108933154B (zh) * 2017-05-26 2021-04-27 京东方科技集团股份有限公司 有机发光二极管显示基板的制备方法、显示基板及显示装置
CN109103215B (zh) * 2017-06-21 2021-03-09 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
CN107464836B (zh) * 2017-07-19 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
TWI653747B (zh) * 2017-07-25 2019-03-11 友達光電股份有限公司 陣列基板及其製造方法
CN107565048B (zh) * 2017-08-24 2020-05-26 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN107565049B (zh) * 2017-08-25 2019-11-01 京东方科技集团股份有限公司 Amoled显示面板及其制备方法
WO2019041337A1 (en) * 2017-09-04 2019-03-07 Boe Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY APPARATUS
CN109509768A (zh) * 2017-09-15 2019-03-22 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
US10756292B2 (en) * 2017-10-13 2020-08-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing an OLED panel and an OLED panel
KR102461391B1 (ko) * 2017-10-16 2022-10-31 엘지디스플레이 주식회사 대면적 유기발광 다이오드 표시장치
CN107845739B (zh) * 2017-11-07 2023-10-17 深圳市华星光电半导体显示技术有限公司 一种oled器件、oled显示面板及制备方法
CN108010943B (zh) * 2017-11-28 2019-04-02 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制造方法
KR102014179B1 (ko) 2017-12-08 2019-08-26 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102506035B1 (ko) * 2017-12-27 2023-03-03 엘지디스플레이 주식회사 전계발광 표시장치
KR102457997B1 (ko) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 전계 발광 표시장치
US11751415B2 (en) 2018-02-02 2023-09-05 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
CN109065751A (zh) 2018-07-25 2018-12-21 武汉华星光电技术有限公司 显示模组及电子装置
KR102654918B1 (ko) * 2018-10-08 2024-04-05 삼성디스플레이 주식회사 표시장치
CN109638038B (zh) * 2018-11-15 2021-04-02 武汉华星光电半导体显示技术有限公司 一种主动阵列有机发光二极管显示模块
CN109285874A (zh) * 2018-11-23 2019-01-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102607781B1 (ko) * 2018-12-28 2023-11-28 엘지디스플레이 주식회사 고 개구율 전계 발광 조명장치
JP6791283B2 (ja) * 2019-02-15 2020-11-25 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の製造方法
WO2020178804A1 (en) 2019-03-07 2020-09-10 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
CN110402496B (zh) * 2019-04-15 2023-04-14 京东方科技集团股份有限公司 显示基板、显示设备、制造显示基板的方法
US11049884B2 (en) 2019-04-28 2021-06-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and method of manufacturing same, and display module
CN110148599B (zh) * 2019-04-28 2023-06-30 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN110335886A (zh) * 2019-06-21 2019-10-15 武汉华星光电半导体显示技术有限公司 阵列基板
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
CN117500334A (zh) 2019-06-26 2024-02-02 Oti照明公司 包括具有光衍射特征的光透射区域的光电设备
CN110265460A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
KR20210016145A (ko) * 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220045202A (ko) 2019-08-09 2022-04-12 오티아이 루미오닉스 인크. 보조 전극 및 파티션을 포함하는 광전자 디바이스
JP7352826B2 (ja) * 2019-10-21 2023-09-29 セイコーエプソン株式会社 電気光学装置および電子機器
CN113035902A (zh) * 2019-12-24 2021-06-25 群创光电股份有限公司 显示装置
KR20210081623A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시패널 및 표시장치
US11626460B2 (en) * 2019-12-24 2023-04-11 Innolux Corporation Display device including blue organic light emitting diode and blue light blocking layer
KR20210085248A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시장치
KR20210086064A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN111244114B (zh) * 2020-02-10 2023-10-17 Tcl华星光电技术有限公司 显示面板
CN111312732B (zh) * 2020-03-04 2024-04-12 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
US11197384B1 (en) * 2020-06-29 2021-12-07 Quanta Computer Inc. Tool-less latch system for a node sled
KR20220007788A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN111883574A (zh) * 2020-09-02 2020-11-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
KR20220064456A (ko) * 2020-11-11 2022-05-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP2023553379A (ja) 2020-12-07 2023-12-21 オーティーアイ ルミオニクス インコーポレーテッド 核形成抑制被膜及び下地金属被膜を用いた導電性堆積層のパターニング
KR20220080801A (ko) * 2020-12-07 2022-06-15 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
US20240122032A1 (en) * 2021-04-21 2024-04-11 Boe Technology Group Co., Ltd. Display Substrate, Preparation Method Thereof, and Display Device
CN113871432B (zh) * 2021-09-17 2023-05-05 深圳市华星光电半导体显示技术有限公司 一种显示面板
CN114023764A (zh) * 2021-10-20 2022-02-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN114141852B (zh) * 2021-11-30 2023-05-05 深圳市华星光电半导体显示技术有限公司 柔性显示面板及柔性显示装置
CN114530458B (zh) * 2022-01-27 2022-11-29 长沙惠科光电有限公司 显示面板和显示面板的制造方法
CN114784065A (zh) * 2022-04-11 2022-07-22 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置及显示面板的制作方法
CN115295581A (zh) * 2022-06-07 2022-11-04 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034447A1 (fr) * 1996-03-12 1997-09-18 Idemitsu Kosan Co., Ltd. Element electroluminescent organique et affichage electroluminescent organique
JP2007150258A (ja) * 2005-10-27 2007-06-14 Seiko Epson Corp パターン形成方法、膜構造体、電気光学装置及び電子機器
JP2008116691A (ja) * 2006-11-06 2008-05-22 Mitsubishi Electric Corp ハーフトーンマスク及びこれを用いたパターン基板の製造方法
JP2009124152A (ja) * 2007-11-14 2009-06-04 Samsung Electronics Co Ltd アレイ基板及びこれの製造方法
JP2009271188A (ja) * 2008-05-01 2009-11-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置とその製造方法
JP2011171748A (ja) * 1999-10-26 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914355B2 (ja) * 1997-07-17 1999-06-28 日本電気株式会社 有機ｅｌ素子
JP2002015866A (ja) * 2000-06-30 2002-01-18 Seiko Epson Corp 有機ｅｌ表示体の製造方法
JP3968519B2 (ja) * 2002-12-03 2007-08-29 ソニー株式会社 表示装置の製造方法
KR100788545B1 (ko) * 2006-12-29 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP4930501B2 (ja) * 2008-12-22 2012-05-16 ソニー株式会社 表示装置および電子機器
KR101889918B1 (ko) * 2010-12-14 2018-09-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101912406B1 (ko) * 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
KR101922177B1 (ko) * 2012-04-17 2019-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN102981335A (zh) * 2012-11-15 2013-03-20 京东方科技集团股份有限公司 像素单元结构、阵列基板和显示装置
KR102206412B1 (ko) * 2012-12-27 2021-01-22 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR20170038964A (ko) * 2015-09-30 2017-04-10 삼성디스플레이 주식회사 표시 패널 및 그의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034447A1 (fr) * 1996-03-12 1997-09-18 Idemitsu Kosan Co., Ltd. Element electroluminescent organique et affichage electroluminescent organique
JP2011171748A (ja) * 1999-10-26 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007150258A (ja) * 2005-10-27 2007-06-14 Seiko Epson Corp パターン形成方法、膜構造体、電気光学装置及び電子機器
JP2008116691A (ja) * 2006-11-06 2008-05-22 Mitsubishi Electric Corp ハーフトーンマスク及びこれを用いたパターン基板の製造方法
JP2009124152A (ja) * 2007-11-14 2009-06-04 Samsung Electronics Co Ltd アレイ基板及びこれの製造方法
JP2009271188A (ja) * 2008-05-01 2009-11-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020044170A1 (ja) * 2018-08-29 2020-03-05 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
JP7411554B2 (ja) 2018-08-29 2024-01-11 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
US11968863B2 (en) 2018-08-29 2024-04-23 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device

Also Published As

Publication number Publication date
US20170186831A1 (en) 2017-06-29
EP3188274A1 (en) 2017-07-05
KR102458907B1 (ko) 2022-10-25
EP3188274B1 (en) 2019-04-03
US10050098B2 (en) 2018-08-14
KR20170078175A (ko) 2017-07-07
US10504985B2 (en) 2019-12-10
JP6348166B2 (ja) 2018-06-27
CN107039491A (zh) 2017-08-11
CN107039491B (zh) 2020-10-09
US20180331169A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
JP6348166B2 (ja) 有機発光表示装置及びその製造方法
KR101980780B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
WO2016179940A1 (zh) Oled像素单元、透明显示装置及制作方法、显示设备
KR20180047589A (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI627744B (zh) 有機發光顯示裝置及製造該有機發光顯示裝置的方法
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
KR20170135182A (ko) 표시 장치 및 그 제조 방법
KR20180013226A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20180047607A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20170013553A (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20110015240A (ko) 유기전계발광표시장치 및 그의 제조방법
KR20170021428A (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
CN112687721A (zh) 发光显示装置及其制造方法
KR101330376B1 (ko) 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법
KR102520691B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101992914B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160008023A (ko) 유기전계발광 표시장치 및 그 제조 방법
CN216980567U (zh) 显示基板及显示装置
KR20170079632A (ko) 유기전계 발광표시장치 및 그 제조방법
CN114759077A (zh) 显示面板及其制作方法、显示装置
KR102437165B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20130051214A (ko) 박막 트랜지스터 기판과 그 제조방법
CN114420711A (zh) 显示基板及其制备方法、显示装置
KR20200020327A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180530

R150 Certificate of patent or registration of utility model

Ref document number: 6348166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250