KR20220064456A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220064456A
KR20220064456A KR1020200150212A KR20200150212A KR20220064456A KR 20220064456 A KR20220064456 A KR 20220064456A KR 1020200150212 A KR1020200150212 A KR 1020200150212A KR 20200150212 A KR20200150212 A KR 20200150212A KR 20220064456 A KR20220064456 A KR 20220064456A
Authority
KR
South Korea
Prior art keywords
electrode
opening
auxiliary electrode
light emitting
insulating layer
Prior art date
Application number
KR1020200150212A
Other languages
English (en)
Inventor
김상균
이대웅
조일훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200150212A priority Critical patent/KR20220064456A/ko
Priority to US17/463,304 priority patent/US20220149317A1/en
Priority to CN202111331753.7A priority patent/CN114551522A/zh
Publication of KR20220064456A publication Critical patent/KR20220064456A/ko

Links

Images

Classifications

    • H01L51/5225—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3258—
    • H01L51/5209—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/55—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 트랜지스터, 상기 트랜지스터와 연결된 제1 전극, 상기 제1 전극과 동일 층에 위치하는 보조 전극, 상기 제1 전극 위에 위치하는 발광층, 상기 발광층 위에 위치하는 제2 전극을 포함하고, 상기 보조 전극은 개구를 포함하고, 상기 보조 전극의 개구에서 상기 보조 전극의 측면과 상기 제2 전극이 직접 접한다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 텔레비전 또는 모니터의 표시 화면 이외에도 노트북 컴퓨터, 테블릿 컴퓨터, 스마트 폰, 휴대용 표시 기기, 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.
최근에는, 발광 소자를 이용한 표시 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 표시 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 표시로서 각광받고 있다. 이러한 표시 장치는 자발광 소자로서, 소비 전력이 낮고, 고속의 응답 속도, 높은 발광 효율, 높은 휘도 및 광시야각을 갖는다. 이러한 표시 장치는 텔레비전, 모니터, 노트북 컴퓨터, 스마트 폰, 테블릿 컴퓨터, 전자 패드, 웨어러블 기기, 워치 폰, 휴대용 정보 기기, 네비게이션, 또는 차량 제어 디스플레이 기기 등의 전자 제품 또는 가전 제품에 탑재되어 영상을 표시하는 디스플레이로 사용될 수 있는 차세대 디스플레이로 주목 받고 있다.
표시 장치는 대면적 디스플레이로도 사용되고 있으며, 이 경우 투명 전도성 금속 물질로 이루어진 캐소드 전극의 높은 저항으로 인하여 캐소드 전압의 전압 강하(IR drop)에 의해 휘도 균일도가 저하되는 문제점이 있다.
실시예들은 대면적 표시 장치에서 캐소드의 전압 강하를 방지한 표시 장치 및 이의 제조 방법을 제공하기 위한 위한 것이다.
일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 트랜지스터, 상기 트랜지스터와 연결된 제1 전극, 상기 제1 전극과 동일 층에 위치하는 보조 전극, 상기 제1 전극 위에 위치하는 발광층, 상기 발광층 위에 위치하는 제2 전극을 포함하고, 상기 보조 전극은 개구를 포함하고, 상기 보조 전극의 개구에서 상기 보조 전극의 측면과 상기 제2 전극이 직접 접한다.
상기 보조 전극의 개구 중 상기 보조 전극의 가장자리에는 내부홈이 위치하고, 상기 내부홈에서 상기 보조 전극과 상기 제2 전극이 접할 수 있다.
상기 보조 전극의 개구와 상기 기판의 면에 수직한 방향으로 중첩하는 영역에 상기 발광층의 일부가 위치하고, 상기 발광층과 상기 보조 전극이 접하지 않을 수 있다.
상기 트랜지스터와 상기 제1 전극 사이에 위치하는 절연막을 더 포함하고, 상기 절연막은 상기 트랜지스터와 상기 기판의 면에 수직한 방향으로 중첩하는 제1 개구; 및 상기 트랜지스터와 상기 기판의 면에 수직한 방향으로 중첩하지 않는 제2 개구를 포함하고, 상기 제1 개구와 상기 제2 개구 사이에 위치하는 상기 절연막의 상기 기판의 면에 수직한 방향으로의 단면은 곡면일 수 있다.
상기 절연막의 상기 제2 개구는 상기 보조 전극의 상기 개구와 중첩할 수 있다.
상기 절연막의 상기 제2 개구 내에서 상기 보조 전극과 상기 제2 전극이 직접 접할 수 있다.
다른 일 실시예에 따른 표시 장치는 기판, 상기 기판에 위치하는 복수개의 트랜지스터, 상기 복수개의 트랜지스터와 각각 연결된 복수개의 제1 전극, 상기 복수개의 제1 전극과 동일 층에 위치하며 일 방향을 따라 위치하는 보조 전극, 상기 제1 전극 위에 각각 위치하는 발광층, 상기 발광층 위에 위치하는 통판 형태의 제2 전극을 포함하고, 상기 보조 전극은 일부 영역에서 개구를 포함하고, 상기 보조 전극의 개구에서 상기 보조 전극의 측면과 상기 제2 전극이 직접 접한다.
상기 보조 전극의 개구 중 상기 보조 전극의 가장자리에는 내부홈이 위치하고, 상기 보조 전극의 내부홈과 상기 제2 전극이 접할 수 있다.
상기 트랜지스터와 상기 제1 전극 사이에 위치하는 절연막을 더 포함하고, 상기 절연막은 상기 보조 전극의 개구와 중첩하는 개구를 포함하고, 상기 절연막의 개구와 인접한 절연막의 상기 기판의 면에 수직한 방향으로의 단면은 곡면일 수 있다.
상기 보조 전극은 상기 절연막의 곡면을 따라 위치할 수 있다.
상기 절연막의 개구 내에 발광층이 위치하고, 상기 발광층과 상기 보조 전극이 접하지 않을 수 있다.
상기 절연막의 개구 내에 발광층과 접하여 제2 전극이 위치하고, 상기 제2 전극과 상기 보조 전극이 접할 수 있다.
다른 일 실시예에 따른 표시 장치는 트랜지스터가 위치하는 기판을 준비하는 단계, 상기 트랜지스터 위에 상기 트랜지스터와 중첩하는 제1 개구 및 중첩하지 않는 제2 개구를 포함하는 절연막을 형성하는 단계, 상기 절연막 위에 제1 전극 물질을 증착하는 단계, 상기 제1 전극 물질을 식각하여 제1 전극 및 개구를 포함하는 보조 전극을 형성하는 단계, 상기 제1 전극 및 상기 보조 전극 위에 격벽을 형성하는 단계, 상기 보조 전극을 식각하여 보조 전극에 내부홈을 형성하는 단계, 상기 격벽 위에 발광층을 형성하는 단계, 상기 발광층 위에 제2 전극을 형성하는 단계를 포함하고, 상기 보조 전극의 개구에서 상기 보조 전극의 측면과 상기 제2 전극이 직접 접한다.
상기 절연막의 제1 개구에서 상기 제1 전극과 상기 트랜지스터가 접하고, 상기 절연막의 제2 개구와 상기 보조 전극의 개구가 중첩할 수 있다.
상기 절연막의 제2 개구에서 상기 보조 전극과 상기 제2 전극이 접하고, 상기 제2 전극은 상기 보조 전극의 내부홈과 직접 접할 수 있다.
상기 절연막의 상기 제1 개구와 상기 제2 개구 사이에 위치하는 상기 절연막의 상기 기판의 면에 수직한 방향으로의 단면은 곡면일 수 있다.
상기 격벽은 상기 제1 전극과 상기 기판의 면에 수직한 방향으로 중첩하는 개구를 포함하고, 상기 격벽 위에 발광층을 형성하는 단계에서, 상기 발광층은 상기 격벽의 개구 및 상기 절연막의 제2 개구 내에 형성될 수 있다.
상기 절연막의 제2 개구 내에서 상기 발광층은 상기 보조 전극과 접하지 않을 수 있다.
상기 격벽 위에 발광층을 형성하는 단계에서, 상기 발광층 물질의 증착 각도는 40도 이상일 수 있다.
상기 발광층 위에 제2 전극을 형성하는 단계에서, 상기 제2 전극 물질의 증착 각도는 20도 이하일 수 있다.
실시예들에 따르면, 대면적 표시 장치에서 캐소드의 전압 강하를 방지한 표시 장치 및 이의 제조 방법을 제공한다.
도 1은 일 실시예에 따른 표시 장치에서 제1 전극, 보조 전극, 제2 전극의 구성으로 화소를 간략하게 도시한 것이다.
도 2는 도 1에서 A로 표시된 영역의 화소의 단면을 간략하게 도시한 것이다.
도 3은 도 2에서 C로 표시한 부분을 확대하여 도시한 것이다.
도 4는 도 1에서 B로 표시한 부분에 위치하는 화소의 단면을 도시한 것이다.
도 5는 절연막의 개구 내에서 발광층이 증착되는 각도를 도시한 것이다.
도 6은 절연막의 개구 내에서 제2 전극이 증착되는 각도를 도시한 것이다.
도 7 내지 도 12는 일 실시예에 따른 표시 장치의 제조 공정을 나타낸 단면도이다.
도 13은 하나의 화소에 대하여 제1 전극, 보조 전극, 발광층 및 제2 전극의 구성을 개략적으로 도시한 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
그러면 도면을 참고로 하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 상세하게 설명한다.
도 1은 일 실시예에 따른 표시 장치에서 제1 전극(191), 보조 전극(193), 제2 전극(270)의 구성으로 화소(PX)를 간략하게 도시한 것이다. 도 1을 참고로 하면 본 실시예에 따른 표시 장치는 각각의 화소(PX)마다 서로 분리되어 위치하는 제1 전극(191), 제1 전극(191)과 동일 층에 위치하는 보조 전극(193)을 포함하고, 제1 전극(191) 및 보조 전극(193)과 중첩하여 위치하는 통판 형태의 제2 전극(270)을 포함한다. 도 1에서 도시되지는 않았으나, 각 화소에서 제1 전극(191)은 트랜지스터와 연결되어 있고, 제1 전극(191)과 제2 전극(270) 사이에는 발광층이 위치할 수 있다.
도 1에 도시된 바와 같이, 보조 전극(193)의 일부에는 개구(195)가 형성되어 있다. 개구(195)에서 제2 전극(270)이 보조 전극(193)과 접하면서, 제2 전극(270)의 전압 강하(IR drop)을 방지할 수 있다. 즉 대면적의 표시 장치에서 제2 전극(270)에 인가되는 전압이 영역에 따라 감소하는 현상이 발생할 수 있으나, 본 실시예에 따른 표시 장치는 제2 전극(270)의 일부가 보조 전극(193)과 접하면서 이러한 현상을 방지할 수 있다.
구체적인 제2 전극(270)과 보조 전극(193)의 접촉 형태에서 대하여는 이하 도면을 참고로 하여 상세하게 설명한다.
도 2는 도 1에서 A로 표시된 영역의 화소의 단면을 간략하게 도시한 것이다. 도 2를 참고로 하면 본 실시예에 따른 표시 장치는 기판(SUB) 및 기판(SUB)위에 위치하는 반도체층(ACT)을 포함한다.
기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다.　 기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.　 기판(SUB)은 단층 또는 다층일 수 있다.　 기판(SUB)은 순차적으로 적층된 고분자 수지를 포함하는 적어도 하나의 베이스층과 적어도 하나의 무기층이 교번하여 적층될 수 있다.
반도체층(ACT)은 비정질 실리콘, 다결정 실리콘 및 산화물 반도체 중 어느 하나를 포함할 수 있다. 일례로, 반도체층(ACT)은 저온폴리실리콘(LTPS)을 포함하거나 또는 아연(Zn),　인듐(In), 갈륨(Ga), 주석(Sn) 및 이들의 혼합물 중 적어도 하나를 포함하는 산화물 반도체 물질을 포함할 수 있다. 일례로, 반도체층은 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
반도체층(ACT) 위에 게이트 절연막(GI)이 위치할 수 있다. 게이트 절연막(GI)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘질산화물(SiOxNy)을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
게이트 절연막(GI) 위에 게이트 전극(GE)이 위치할 수 있다. 게이트 전극(GE)은 반도체층(ACT)과 기판(SUB)의 면에 수직한 방향으로 중첩할 수 있다. 게이트 전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 금속 산화물을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
게이트 전극(GE) 위에 층간 절연막(ILD)이 위치할 수 있다. 층간 절연막(ILD)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘질산화물(SiOxNy)을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 층간 절연막(ILD)이 실리콘 질화물 및 실리콘 산화물을 포함하는 다층 구조인 경우, 실리콘 질화물을 포함하는 층이 실리콘 산화물을 포함하는 층보다 기판(SUB)에 가까이 위치할 수 있다.
층간 절연막(ILD)은 반도체층(ACT)과 중첩하는 제1 개구(OP1) 및 제2 개구(OP2)를 포함할 수 있다.
층간 절연막(ILD) 위에 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 데이터 도전층이 위치한다. 소스 전극(SE)은 제1 개구(OP1)에서 반도체층(ACT)과 접할 수 있고, 드레인 전극(DE)은 제2 개구(OP2)에서 반도체층(ACT)과 접할 수 있다. 데이터 도전층은 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 크로뮴(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 및 금속 산화물을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
반도체층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 트랜지스터(TFT)를 구성한다.
데이터 도전층 위에 절연막(VIA)이 위치할 수 있다. 절연막(VIA)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
절연막(VIA)은 드레인 전극(DE)과 중첩하는 제3 개구(OP3) 및 제4 개구(OP4)를 포함할 수 있다. 제4 개구(OP4)는 드레인 전극(DE)과 중첩하지 않고 위치하고, 도 2에 도시된 바와 같이 제1 전극(191)과도 기판(SUB)에 수직한 방향으로 중첩하지 않고 위치할 수 있다.
이때, 제3 개구(OP3)와 제4 개구(OP4) 사이의 절연막(VIA)은 기판(SUB)의 면에 수직한 방향으로의 단면이 곡면일 수 있다. 이렇게 제4 개구(OP4) 부근의 절연막(VIA)이 곡면을 가지기 때문에, 이후 설명하는 바와 같이 보조 전극(193)과 제2 전극(270)이 접할 수 있다. 구체적인 접촉 형태에 대하여는 후술한다.
도 2를 참고로 하면, 절연막(VIA)위에 제1 전극(191) 및 보조 전극(193)이 위치한다. 제1 전극(191)은 절연막(VIA)의 제3 개구(OP3)에서 드레인 전극(DE)과 접한다. 보조 전극(193)은 제1 전극(191)과 동일 공정으로 형성되고, 동일 층에 위치한다. 보조 전극(193)은 도 1에 도시된 바와 같이 일 방향을 따라 위치할 수 있으며, 개구(195)를 포함할 수 있다. 도 2는 보조 전극(193)의 개구(195)를 포함하는 단면을 도시한 것이다. 보조 전극(193)의 개구(195)는 절연막(VIA)의 제4 개구(OP4)와 중첩할 수 있다.
제1 전극(191)은 트랜지스터(TFT)로부터 화소 전압을 전달받는 화소 전극일 수 있다.
제1 전극(191) 및 보조 전극(193)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다.　 제1 전극(191)은 금속 물질 또는 투명 도전성 산화물을 포함하는 단일층 또는 이들을 포함하는 다중층으로 이루어질 수 있다.　 예를 들면, 제1 전극(191)은 인듐 주석 산화물(ITO)/은(Ag)/인듐 주석 산화물(ITO)의 삼중막 구조를 가질 수 있다.
도 3은 도 2에서 C로 표시한 부분을 확대하여 도시한 것이다. 도 2 및 도 3을 동시에 참고로 하면 보조 전극(193)의 일 가장자리는 안쪽으로 홈(194)이 형성되어 있다. 이후 이러한 보조 전극(193)의 내부홈(194)에서 제2 전극(270)과 보조 전극(193)이 접할 수 있다.
다음, 절연막(VIA) 위에 격벽(350)이 위치한다. 격벽(350)은 제1 전극(191)과 기판(SUB)의 면에 수직한 방향으로 중첩하는 제5 개구(OP5)를 포함한다. 또한 격벽(350)은 절연막(VIA)의 제4 개구(OP4)와 중첩하는 제6 개구(OP6)를 포함한다.
다음, 절연막(VIA) 및 격벽(350) 위에 발광층(360)이 위치한다. 발광층(360)은 격벽(350)의 제5 개구(OP5) 내, 격벽(350)의 상면, 절연막(VIA)의 제4 개구(OP4) 내에 위치할 수 있다.
이후 별도로 설명하겠으나 발광층(360)의 증착 과정에서 유기 재료의 열증착 각도에 의해, 발광층(360)은 보조 전극(193)과 접하지 않도록 형성된다.
도 2 및 도 3을 동시에 참고로 하면 제4 개구(OP4) 내에서 발광층(360)은 보조 전극(193)과 접하지 않는다.
다음 도 2 및 도 3을 참고로 하면 발광층(360)위에 제2 전극(270)을 형성한다. 제2 전극(270)은 발광층의 상면에 형성되며, 절연막(VIA)의 제4 개구(OP4) 내에 형성된다.
제2 전극(270)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
제2 전극(270)은 표시 장치 전 영역에서 통판으로 위치하며, 공통 전압을 공급받는 공통 전극일 수 있다.
제1 전극(191), 발광층(360) 및 제2 전극(270)은 발광 소자(LED)를 구성할 수 있다.
도 3을 참고로 하면, 절연막(VIA)의 제4 개구(OP4) 내에서 제2 전극(270)은 보조 전극(193)과 측면에서 접한다. 즉, 이후 별도로 설명하겠으나 금속 재료의 열증착 각도에 의해 제2 전극(270)은 보조 전극(193)의 내부홈(194)까지 형성되고, 보조 전극(193)과 접할 수 있다.
이렇게 제2 전극(270)이 보조 전극(193)과 접하기 때문에 제2 전극(270)에 인가되는 전압 강하를 방지할 수 있다. 도 2 및 도 3에서 절연막(VIA)의 제4 개구(OP4) 내에 위치하는 제2 전극(270)은 절연막(VIA)의 제4 개구(OP4) 밖에 위치한 제2 전극(270)과 분리된 것처럼 보이지만 도 1에 도시된 바와 같이 제2 전극(270)은 통판 형태를 가지고 있고, 다른 부분에서 제2 전극(270)들이 서로 연결되어 있다.
도 4는 도 1에서 B로 표시한 부분에 위치하는 화소의 단면을 도시한 것이다. 도 4를 참고로 하면 해당 위치의 화소는 절연막(VIA)이 제4 개구(OP4)를 포함하지 않는다는 점을 제외하고는 도 1과 동일하다. 동일한 구성요소에 대한 구체적인 설명은 생략한다. 도 4를 참고로 하면 보조 전극(193)은 개구부를 포함하지 않으며, 보조 전극(193)위에 발광층(360) 및 제2 전극(270)이 차례로 위치한다.
즉 본 실시예에 따른 표시 장치는 절연막(VIA)에 측면이 곡면인 개구(제4 개구, OP4)를 형성하고, 보조 전극(193)의 가장자리에 내부 홈(194)을 형성하여 보조 전극(193)과 제2 전극(270)을 접하게 한 것을 특징으로 한다. 따라서 대면적의 표시 장치에서, 대면적의 제2 전극(270)에 인가되는 전압이 영역별로 상이해지는 현상을 방지할 수 있다.
이는 유기 재료인 발광층(360)의 증착 각도와, 금속 재료인 제2 전극(270)의 증착 각도가 상이하기 때문이다.
도 5는 절연막(VIA)의 개구(OP4) 내에서 발광층(360)이 증착되는 각도를 도시한 것이다. 도 5에 도시된 단면은 설명의 편의를 위한 가상의 단면으로, 제1 전극(191), 보조 전극(193), 절연막(VIA), 발광층(360)의 구성만을 간단하게 도시한 것이다. 도 5에 도시된 바와 같이 발광층(360)은 증착 각도(θ1)는 약 40도 이상일 수 있다. 따라서, 보조 전극(193)의 내부홈(194) 에는 발광층(360)이 형성되지 못하고, 발광층(360)은 보조 전극(193)과 접하지 않도록 형성된다.
도 6은 절연막(VIA)의 개구(OP4) 내에서 제2 전극(270)이 증착되는 각도를 도시한 것이다. 도 6의 도시된 단면은 설명의 편의를 위한 가상의 단면으로, 제1 전극(191), 보조 전극(193), 절연막(VIA), 발광층(360) 및 제2 전극(270)의 구성만을 간단하게 도시한 것이다. 도 6에 도시된 바와 같이 제2 전극(270)의 증착 각도(θ2)는 약 20도 이하일 수 있다. 따라서, 제2 전극(270)은 발광층(360)보다 더 낮은 각도로 증착되는 바 발광층(360)이 형성되지 않았던 영역까지 형성될 수 있다.
따라서 도 6에 도시된 바와 같이 제2 전극(270)은 보조 전극(193)의 내부홈(194)까지 형성되고, 보조 전극(193)과 직접 접할 수 있다.
이렇게 본 실시예에 따른 표시 장치는 절연막(VIA)에 측면이 곡면인 개구를 형성하고, 보조 전극(193)의 가장자리에 내부 홈(194)을 형성하고, 발광층(360)과 제2 전극(270)의 증착 각도를 다르게 하여 보조 전극(193)과 제2 전극(270)을 접하게 한 것을 특징으로 한다. 따라서 대면적의 표시 장치에서 제2 전극(270)의 전압 강하에 의한 표시 특성 저하를 완화 및 개선할 수 있다.
그러면 이하에서 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다. 도 7 내지 도 12는 일 실시예에 따른 표시 장치의 제조 공정을 나타낸 단면도이다.
도 7을 참고로 하면, 기판(SUB) 및 기판(SUB)위에 위치하는 반도체층(ACT)을 포함한다. 반도체층(ACT) 위에는 게이트 절연막(GI)이 위치하고, 게이트 절연막(GI) 위에 게이트 전극(GE), 층간 절연막(ILD)이 위치한다. 층간 절연막(ILD) 위에 소스 전극(SE) 및 드레인 전극(DE)이 위치한다. 기판(SUB), 반도체층(ACT), 게이트 절연막(GI), 게이트 전극(GE), 층간 절연막(ILD), 소스 전극(SE) 및 드레인 전극(DE)에 관한 설명은 앞서 도 1에서의 설명 내용과 동일한바, 동일한 구성요소에 대한 구체적인 설명은 생략한다.
도 7을 참고로 하면, 절연막(VIA)은 드레인 전극(DE)과 중첩하는 제3 개구(OP3) 및 드레인 전극(DE)과 중첩하지 않는 제4 개구(OP4)를 포함한다. 제3 개구(OP3)는 이후 설명할 제1 전극(191)이 드레인 전극(DE)과 접하는 영역이고, 제4 개구(OP4)는 보조 전극(193)과 제2 전극(270)이 접하는 영역이다.
도 7에 도시된 바와 같이 제3 개구(OP3)와 제4 개구(OP4) 사이의 절연막(VIA)의 기판(SUB)의 면과 수직한 방향의 단면은 곡면을 갖는다. 이렇게 곡면을 갖는 절연막(VIA)의 경사면을 이용하여 보조 전극(193)과 제2 전극(270)이 접할 수 있다.
도 8을 참고로 하면, 절연막(VIA) 위에 제1 전극(191)을 형성한다. 이때 제1 전극(191)은 절연막(VIA)의 제3 개구(OP3) 및 제4 개구(OP4)를 포함한 전면에 형성된다.
다음 도 9를 참고로 하면 제1 전극(191)위에 포토 레지스트(700)를 위치시키고 제1 전극(191) 및 보조 전극(193)을 형성한다. 도 9에 도시된 바와 같이 제1 전극(191)의 일부가 식각되어 보조 전극(193)을 구성한다. 보조 전극(193)은 중앙에 개구부(195)를 포함한다. 이후 보조 전극(193)의 개구부(195)에서 제2 전극(270)이 보조 전극(193)과 접할 수 있다.
다음, 도 10을 참고로 하면 제1 전극(191) 및 보조 전극(193)위에 격벽(350)을 형성한다. 격벽(350)은 제1 전극(191)과 중첩하는 제5 개구(OP5 및 절연막(VIA)의 제4 개구(OP4)와 중첩하는 제6 개구(OP6)를 포함한다.
다음, 도 11을 참고로 하면 격벽(350)의 제5 개구(OP5) 위에 포토 레지스트(700)를 위치시키고 보조 전극(193)의 가장자리를 식각하여 내부홈(194)을 형성한다. 도 11에 도시된 바와 같이 보조 전극(193)의 끝에 안쪽으로 파인 내부홈(194)이 형성된다. 이는 이후 제2 전극(270)이 보조 전극(193)과 접하는 영역이 된다.
다음 도 12를 참고로 하면, 제1 전극(191) 및 격벽(350) 위에 발광층(360)을 형성한다. 발광층(360)은 격벽(350)의 제4 개구(OP4) 내에도 형성된다. 이때 도 5에서 설명한 바와 같이 발광층(360)의 형성시의 증착 각도에 의해 발광층(360)은 보조 전극(193)의 내부홈(194)에 형성되지 않으며, 보조 전극(193)과 접하지 않는다.
다음 발광층(360) 위에 제2 전극(270)을 형성한다. 도 6에서 설명한 바와 같이 제2 전극(270)은 20도 이하의 증착 각도로 형성되는바 보조 전극(193)의 내부 홈(194)에도 형성되며 보조 전극(193)과 접한다. 이렇게 도 2에 도시된 표시 장치가 제조될 수 있다.
도 13은 하나의 화소에 대하여 제1 전극(191), 보조 전극(193), 발광층(360) 및 제2 전극(270)의 구성을 개략적으로 도시한 것이다. 도 13에 도시된 바와 같이 제1 전극(191)은 화소(PX)마다 이격되어 위치하고, 제1 전극(191)과 동일 층에 보조 전극(193)이 형성되어 있다. 보조 전극(193)의 일부는 제2 전극(270)과 연결되는 연결부(196)를 포함한다. 도 13에서는 연결부(196)가 보조 전극(193)으로부터 돌출된 구성으로 도시되었으나, 연결부(196)는 앞서 설명한 바와 같이 보조 전극(193)에 형성된 개구(195)의 형태일 수 도 있다.
도 13에 도시된 바와 같이 제1 전극(191) 위에 발광층(360)이 위치한다. 발광층(360) 또한 하나의 화소(PX)마다 위치할 수 있다. 이후 발광층(360) 위의 전면에 제2 전극(270)이 위치한다. 제2 전극(270)은 복수개의 화소 위에 위치하는 통판 형태이며, 연결부(196)에서 보조 전극(193)과 접하고 있다. 따라서 대면적의 표시 장치에서 제2 전극(270)의 전압 강하를 방지할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
191: 제1 전극 193: 보조 전극
270: 제2 전극 VIA: 절연막
350: 격벽 SUB: 기판
ACT: 반도체층

Claims (20)

  1. 기판;
    상기 기판 위에 위치하는 트랜지스터;
    상기 트랜지스터와 연결된 제1 전극;
    상기 제1 전극과 동일 층에 위치하는 보조 전극;
    상기 제1 전극 위에 위치하는 발광층;
    상기 발광층 위에 위치하는 제2 전극을 포함하고,
    상기 보조 전극은 개구를 포함하고,
    상기 보조 전극의 개구에서 상기 보조 전극의 측면과 상기 제2 전극이 직접 접하는 표시 장치.
  2. 제1항에서,
    상기 보조 전극의 개구 중 상기 보조 전극의 가장자리에는 내부홈이 위치하고,
    상기 내부홈에서 상기 보조 전극과 상기 제2 전극이 접하는 표시 장치.
  3. 제2항에서,
    상기 보조 전극의 개구와 상기 기판의 면에 수직한 방향으로 중첩하는 영역에 상기 발광층의 일부가 위치하고,
    상기 발광층과 상기 보조 전극이 접하지 않는 표시 장치.
  4. 제1항에서,
    상기 트랜지스터와 상기 제1 전극 사이에 위치하는 절연막을 더 포함하고,
    상기 절연막은 상기 트랜지스터와 상기 기판의 면에 수직한 방향으로 중첩하는 제1 개구; 및
    상기 트랜지스터와 상기 기판의 면에 수직한 방향으로 중첩하지 않는 제2 개구를 포함하고,
    상기 제1 개구와 상기 제2 개구 사이에 위치하는 상기 절연막의 상기 기판의 면에 수직한 방향으로의 단면은 곡면인 표시 장치.
  5. 제4항에서,
    상기 절연막의 상기 제2 개구는 상기 보조 전극의 상기 개구와 중첩하는 표시 장치.
  6. 제5항에서,
    상기 절연막의 상기 제2 개구 내에서 상기 보조 전극과 상기 제2 전극이 직접 접하는 표시 장치.
  7. 기판;
    상기 기판에 위치하는 복수개의 트랜지스터;
    상기 복수개의 트랜지스터와 각각 연결된 복수개의 제1 전극;
    상기 복수개의 제1 전극과 동일 층에 위치하며 일 방향을 따라 위치하는 보조 전극;
    상기 제1 전극 위에 각각 위치하는 발광층;
    상기 발광층 위에 위치하는 통판 형태의 제2 전극을 포함하고,
    상기 보조 전극은 일부 영역에서 개구를 포함하고,
    상기 보조 전극의 개구에서 상기 보조 전극의 측면과 상기 제2 전극이 직접 접하는 표시 장치.
  8. 제7항에서,
    상기 보조 전극의 개구 중 상기 보조 전극의 가장자리에는 내부홈이 위치하고,
    상기 보조 전극의 내부홈과 상기 제2 전극이 접하는 표시 장치.
  9. 제7항에서,
    상기 트랜지스터와 상기 제1 전극 사이에 위치하는 절연막을 더 포함하고,
    상기 절연막은 상기 보조 전극의 개구와 중첩하는 개구를 포함하고,
    상기 절연막의 개구와 인접한 절연막의 상기 기판의 면에 수직한 방향으로의 단면은 곡면인 표시 장치.
  10. 제9항에서,
    상기 보조 전극은 상기 절연막의 곡면을 따라 위치하는 표시 장치.
  11. 제10항에서,
    상기 절연막의 개구 내에 발광층이 위치하고,
    상기 발광층과 상기 보조 전극이 접하지 않는 표시 장치.
  12. 제11항에서,
    상기 절연막의 개구 내에 발광층과 접하여 제2 전극이 위치하고,
    상기 제2 전극과 상기 보조 전극이 접하는 표시 장치.
  13. 트랜지스터가 위치하는 기판을 준비하는 단계;
    상기 트랜지스터 위에 상기 트랜지스터와 중첩하는 제1 개구 및 중첩하지 않는 제2 개구를 포함하는 절연막을 형성하는 단계;
    상기 절연막 위에 제1 전극 물질을 증착하는 단계;
    상기 제1 전극 물질을 식각하여 제1 전극 및 개구를 포함하는 보조 전극을 형성하는 단계;
    상기 제1 전극 및 상기 보조 전극 위에 격벽을 형성하는 단계;
    상기 보조 전극을 식각하여 보조 전극에 내부홈을 형성하는 단계;
    상기 격벽 위에 발광층을 형성하는 단계;
    상기 발광층 위에 제2 전극을 형성하는 단계를 포함하고,
    상기 보조 전극의 개구에서 상기 보조 전극의 측면과 상기 제2 전극이 직접 접하는 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 절연막의 제1 개구에서 상기 제1 전극과 상기 트랜지스터가 접하고,
    상기 절연막의 제2 개구와 상기 보조 전극의 개구가 중첩하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 절연막의 제2 개구에서 상기 보조 전극과 상기 제2 전극이 접하고,
    상기 제2 전극은 상기 보조 전극의 내부홈과 직접 접하는 표시 장치의 제조 방법.
  16. 제14항에서,
    상기 절연막의 상기 제1 개구와 상기 제2 개구 사이에 위치하는 상기 절연막의 상기 기판의 면에 수직한 방향으로의 단면은 곡면인 표시 장치의 제조 방법.
  17. 제1항에서,
    상기 격벽은 상기 제1 전극과 상기 기판의 면에 수직한 방향으로 중첩하는 개구를 포함하고,
    상기 격벽 위에 발광층을 형성하는 단계에서,
    상기 발광층은 상기 격벽의 개구 및 상기 절연막의 제2 개구 내에 형성되는 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 절연막의 제2 개구 내에서 상기 발광층은 상기 보조 전극과 접하지 않는 표시 장치의 제조 방법.
  19. 제13항에서,
    상기 격벽 위에 발광층을 형성하는 단계에서,
    상기 발광층 물질의 증착 각도는 40도 이상인 표시 장치의 제조 방법.
  20. 제13항에서,
    상기 발광층 위에 제2 전극을 형성하는 단계에서,
    상기 제2 전극 물질의 증착 각도는 20도 이하인 표시 장치의 제조 방법.
KR1020200150212A 2020-11-11 2020-11-11 표시 장치 및 표시 장치의 제조 방법 KR20220064456A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200150212A KR20220064456A (ko) 2020-11-11 2020-11-11 표시 장치 및 표시 장치의 제조 방법
US17/463,304 US20220149317A1 (en) 2020-11-11 2021-08-31 Display device and manufacturing method thereof
CN202111331753.7A CN114551522A (zh) 2020-11-11 2021-11-11 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200150212A KR20220064456A (ko) 2020-11-11 2020-11-11 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220064456A true KR20220064456A (ko) 2022-05-19

Family

ID=81453781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200150212A KR20220064456A (ko) 2020-11-11 2020-11-11 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20220149317A1 (ko)
KR (1) KR20220064456A (ko)
CN (1) CN114551522A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936881B1 (ko) * 2008-11-26 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101097338B1 (ko) * 2010-03-05 2011-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR102020805B1 (ko) * 2012-12-28 2019-09-11 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
KR102389209B1 (ko) * 2015-09-16 2022-04-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101795579B1 (ko) * 2015-11-10 2017-11-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102458907B1 (ko) * 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102696807B1 (ko) * 2017-02-06 2024-08-21 삼성디스플레이 주식회사 디스플레이 장치
KR102524429B1 (ko) * 2017-10-31 2023-04-20 엘지디스플레이 주식회사 투명 디스플레이 장치

Also Published As

Publication number Publication date
CN114551522A (zh) 2022-05-27
US20220149317A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
US20230162653A1 (en) Display substrate and display device including the same
US20230337460A1 (en) Flexible display apparatus
EP3573105A1 (en) Organic light emitting diode (oled) array substrate and preparation method therefor, and display device
US11985842B2 (en) Display substrate with display area having different pixel density regions, method of manufacturing the same, and electronic apparatus
US11594587B2 (en) Display device
CN109638049B (zh) 显示面板
US11404508B2 (en) Display device and method thereof of reduced masks
US11844238B2 (en) Display device
US11393888B2 (en) Thin film transistor substrate and display apparatus including the same
WO2014020850A1 (en) Light emitting device, display unit including the same, and electronic apparatus
CN113517320A (zh) 显示装置和用于制造显示装置的方法
CN112420771A (zh) 显示装置和制造显示装置的方法
KR20220094259A (ko) 표시 장치 및 표시 장치의 제조 방법
US20070170848A1 (en) Method of manufacturing dual emission display and dual emission display manufactured thereby
KR20210103017A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220063872A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220064456A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220058757A (ko) 표시 장치
KR20210055832A (ko) 표시 장치
US20240244883A1 (en) Display device and method of manufacturing the same
US20240258461A1 (en) Display device
KR20220070082A (ko) 표시 장치
KR20240027206A (ko) 표시 장치
KR20230111632A (ko) 표시 장치 및 그 제조 방법
KR20220140073A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination