CN110148599B - 显示面板及其制作方法 - Google Patents
显示面板及其制作方法 Download PDFInfo
- Publication number
- CN110148599B CN110148599B CN201910350383.8A CN201910350383A CN110148599B CN 110148599 B CN110148599 B CN 110148599B CN 201910350383 A CN201910350383 A CN 201910350383A CN 110148599 B CN110148599 B CN 110148599B
- Authority
- CN
- China
- Prior art keywords
- layer
- resistance
- reducing metal
- line
- metal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Abstract
本申请提出了一种显示面板及其制作方法,该显示面板包括衬底;位于该衬底上的信号走线层,包括栅极层和源漏极层;该栅极层包括栅极和扫描信号线;该源漏极层包括源极、漏极、及电源驱动线;至少一降阻金属线,位于该衬底与该源漏极层之间,该降阻金属线通过过孔与该电源驱动线电连接。本申请通过在该显示面板上增加至少一条降阻金属线,并通过过孔与该电源驱动线电连接,使该降阻金属线与该电源驱动线形成网状结构,以形成并联电路进行数据信号的传输,降低了显示面板中传输数据信号的金属线的电阻,减小了电压降,从而提高显示面板在不同区域的亮度均匀度;另外网状结构设计还可降低因金属线断线造成的断路异常。
Description
技术领域
本申请涉及显示领域,特别涉及一种显示面板及其制作方法。
背景技术
在现有的显示面板中,主要通过电流来驱动该显示面板显示。工作电流通过电源端向阵列基板中的源极/漏极进行传输,以达到信号传输的目的。但是,由于源极/漏极存在一定电阻,导致信号在传递过程中存在电压下降,使显示面板在不同区域出现亮度不均的现象,降低显示面板的品质。
发明内容
本申请提供一种显示面板及其制作方法,以解决现有显示面板亮度不均的技术问题。
为解决上述问题,本申请提供的技术方案如下:
本申请提供一种显示面板,其包括;
衬底;
位于所述衬底上的信号走线层,包括栅极层和源漏极层;
所述栅极层包括栅极和扫描信号线;
所述源漏极层包括源极、漏极、及电源驱动线;
至少一降阻金属线,位于所述衬底与所述源漏极层之间,所述降阻金属线通过过孔与所述电源驱动线电连接。
在本申请的显示面板中,
所述显示面板包括第一降阻金属线,所述第一降阻金属线通过第一过孔与所述电源驱动线电连接;
其中,所述第一降阻金属线与所述扫描信号线平行。
在本申请的显示面板中,
所述第一降阻金属线与所述扫描信号线同层设置。
在本申请的显示面板中,所述信号走线层包括:
第一栅极层,包括至少一第一栅极和扫描信号线;
位于所述第一栅极层上的第二栅极层,包括至少一与所述第一栅极相对设置的第二栅极;
所述第一栅极与所述第二栅极形成存储电容;
所述第一降阻金属线与所述第二栅极同层设置。
在本申请的显示面板中,所述第二栅极层还包括信号复位线;
所述信号复位线与所述扫描信号线平行;
所述第一降阻金属线位于所述相邻两像素单元的边界线与所述信号复位线之间。
在本申请的显示面板中,所述显示面板还包括遮光层;
所述遮光层位于所述衬底与所述栅极层之间;
所述第一降阻金属线与所述遮光层同层设置。
在本申请的显示面板中,
所述显示面板还包括第二降阻金属线;
所述第一降阻金属线及所述第二降阻金属线与遮光层、第一栅极层或第二栅极层中的一者同层设置;
所述第一降阻金属线与所述第二降阻金属线非同层设置;
所述第二降阻金属线通过第二过孔与所述电源驱动线电连接。
在本申请的显示面板中,
所述显示面板还包括第三降阻金属线;
所述第三降阻金属线与遮光层、第一栅极层或第二栅极层中的一者同层设置;
所述第一降阻金属线、所述第二降阻金属线及所述第三降阻金属线互不同层设置;
所述第三降阻金属线通过第三过孔与所述电源驱动线电连接。
本申请还提出了一种显示面板的制作方法,其包括:
S10、提供一衬底;
S20、在所述衬底上形成第一金属层,经图案化处理形成栅极和扫描信号线;
S30、在所述第一金属层上形成第三金属层,经图案化处理形成源极、漏极、及电源驱动线;
其中,所述显示面板的制作方法还包括:
在所述衬底与所述第三金属层之间形成至少一降阻金属线;
所述降阻金属线通过过孔与所述电源驱动线电连接。
在本申请的制作方法中,在所述衬底与所述第三金属层之间形成至少一降阻金属线的步骤包括:
在所述衬底与所述第三金属层之间形成第一降阻金属线;
其中,所述第一降阻金属线通过第一过孔与所述电源驱动线电连接,所述第一降阻金属线与所述扫描信号线平行。
在本申请的制作方法中,步骤S20包括:
S201、在所述衬底上形成第一金属层;
S202、所述第一金属层经图案化处理形成至少一第一栅极、扫描信号线以及所述第一降阻金属线。
在本申请的制作方法中,步骤S20包括:
S211、在所述衬底上形成第一金属层;
S212、所述第一金属层经图案化处理形成至少一第一栅极和扫描信号线;
S213、在所述第一金属层上形成第二金属层;
S214、所述第二金属层经图案化处理形成至少一第二栅极及所述第一降阻金属线;
其中,所述第一栅极与所述第二栅极相对设置;
所述第一栅极与所述第二栅极形成存储电容。
在本申请的制作方法中,步骤S214包括:
所述第二金属层经图案化处理形成至少一第二栅极、所述第一降阻金属线、及信号复位线;
其中,所述信号复位线与所述扫描信号线平行;
所述第一降阻金属线位于所述相邻两像素单元的边界线与所述信号复位线之间。
在本申请的制作方法中,
在所述衬底上形成所述第一金属层之前,还包括:
在所述衬底形成第四金属层,经图案化处理形成遮光层及所述第一降阻金属线。
在本申请的制作方法中,在所述衬底与所述第二金属层之间形成至少一降阻金属线的步骤包括:
在所述衬底上形成第一降阻金属线;
在所述第一降阻金属线上形成第二降阻金属线;
所述第一降阻金属线与遮光层同层设置,所述第二降阻金属线与第一栅极层或者第二栅极层同层设置;或者
所述第一降阻金属线与第一栅极层同层设置,所述第二降阻金属线与第二栅极层同层设置;
所述第一降阻金属线通过第一过孔与所述电源驱动线电连接,所述第二降阻金属线通过第二过孔与所述电源驱动线电连接。
在本申请的制作方法中,在所述衬底与所述第二金属层之间形成至少一降阻金属线的步骤包括:
在所述衬底上形成第一降阻金属线;
在所述第一降阻金属线上形成第二降阻金属线;
在所述第二降阻金属线上形成第三降阻金属线;
所述第一降阻金属线与遮光层同层设置,所述第二降阻金属线与第一栅极层同层设置;所述第三降阻金属线与第二栅极层同层设置。
有益效果:本申请通过在该显示面板上增加至少一条降阻金属线,并通过过孔与该电源驱动线电连接,使该降阻金属线与该电源驱动线形成网状结构,以形成并联电路进行数据信号的传输,降低了显示面板中传输数据信号的金属线的电阻,减小了电压降,提高了显示面板亮度的均匀度。另外网状结构设计方式可以降低部分金属线断线造成的断路异常。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请显示面板的第一种膜层结构图;
图2为本申请显示面板的俯视结构图;
图3为本申请显示面板的第二种膜层结构图;
图4为本申请显示面板的第三种膜层结构图;
图5为本申请显示面板的第四种膜层结构图;
图6为本申请显示面板的第五种膜层结构图;
图7为本申请显示面板的第六种膜层结构图;
图8为本申请显示面板的制作方法的步骤图;
图9A~9I为本申请显示面板的制作方法的工艺步骤图。
具体实施方式
以下各实施例的说明是参考附加的图示,用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本申请,而非用以限制本申请。在图中,结构相似的单元是用以相同标号表示。
请参阅图1,图1为本申请显示面板的第一种膜层结构图。
所述显示面板100包括衬底10、位于所述衬底10上的薄膜晶体管层20。所述薄膜晶体管21包括至少两个薄膜晶体管21。
在本实施例中,所述衬底10可以为玻璃基板、石英基板、树脂基板等中的一种。所述衬底10还可以为柔性基板,所述柔性基板的材料可以包括聚酰亚胺。
所述薄膜晶体管21可以为蚀刻阻挡型、背沟道蚀刻型或顶栅薄膜晶体管21型等结构,具体没有限制。例如顶栅薄膜晶体管21型的所述薄膜晶体管21包括有源层30、信号走线层40。
本申请以双栅极的顶栅薄膜晶体管21为例进行说明。
请参阅图1,所述显示面板100还包括位于所述衬底10上的阻挡层102。
在本实施例中,所述阻挡层102的材料可以包括氧化硅。
所述显示面板100还包括位于所述阻挡层102上的缓冲层103。
所述缓冲层103主要用于缓冲膜层质结构之间的压力,并且还可以具有一定阻水氧的功能。
在本实施例中,所述缓冲层103的材料可以包括氮化硅或氧化硅中的一种或一种以上的组合物。
所述有源层30位于所述缓冲层103上。
在本实施例中,所述有源层30包括第一有源区31。
所述第一有源区31包括沟道区311和位于沟道区311两侧的第一掺杂区312。所述第一掺杂区312可以由对应的栅极层200阻挡所述沟道区311,并对所述沟道区311两侧的区域进行离子掺杂工艺而形成。
请参阅图2,图2为本申请显示面板的俯视结构图。
所述信号走线层40位于所述有源层30上。
所述信号走线层40包括栅极层200和源漏极层41。
在本实施例中,所述栅极层200包括栅极和扫描信号线422。
所述栅极层200可以包括第一栅极层42和第二栅极层43。
所述第一栅极层42包括至少一第一栅极421和扫描信号线422。
在本实施例中,所述第一栅极层42还包括发光控制扫描线423。所述发光控制扫描线423与所述第一栅极421、扫描信号线422在同一道光罩工艺中形成。
所述第二栅极层43包括至少一第二栅极431。所述第二栅极431与所述第一栅极421相对设置。
在本实施例中,所述第一栅极421与所述第二栅极431数量相等。所述第一栅极421与所述第二栅极431形成对应薄膜晶体管21中的存储电容。
所述源漏极层41位于所述第二栅极层43上。
在本实施例中,所述源漏极层41包括源极411、漏极412、数据信号线413、电源驱动线414。所述源极411/漏极412通过第四过孔415与所述第一掺杂区312电连接。
请参阅图1,所述显示面板100还包括位于所述有源层30与所述栅极层200之间的第一栅极绝缘层44。
所述第一栅极绝缘层44形成于所述有源层30上。
所述第一栅极绝缘层44主要用于将所述有源层30与位于所述有源层30上的金属层隔离。
所述第一栅极层42位于所述第一栅极绝缘层44上。
所述第一栅极层42的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属中的一种,也可以使用上述几种金属材料的组合物。
在本实施例中,所述第一栅极层42的金属材料可以为钼。
第二栅极绝缘层45形成于所述第一栅极层42上。
所述第二栅极绝缘层45主要用于将所述第一栅极层42和第二栅极层43隔离。
在本实施例中,所述第一栅极绝缘层44和所述第二栅极绝缘层45的材料可以为氮化硅、氧化硅或氮氧化硅等其他绝缘的无机材料。
所述第二栅极层43形成于所述第二栅极绝缘层45上。
在本实施例中,所述第二栅极层43的金属材料可以与所述第一栅极层42的金属材料相同。
所述间绝缘层46形成于所述第二栅极层43上。
所述间绝缘层46将所述第二栅极层43覆盖,主要用于将所述第二栅极层43和所述源漏极层41隔离。
在本实施例中,所述间绝缘层46的材料可以与所述第一栅极绝缘层44和所述第二栅极绝缘层45相同。
所述源漏极层41形成于所述间绝缘层46上。
所述源漏极412的金属材料可以采用钼、铝、铝镍合金、钼钨合金、铬、铜或钛铝合金等金属中的一种,也可以使用上述几种金属材料的组合物。
在本实施例中,所述源漏极层41的金属材料可以为钛铝合金。
所述显示面板100还包括位于所述源漏极层41上的平坦层47。
所述平坦层47用于保证所述阵列基板膜层结构的平整性。所述平坦层47的通常由有机材料所制备。
所述显示面板100还包括位于所述平坦层47上的发光器件层(未画出)及封装层(未画出)。
所述显示面板100还包括至少一降阻金属线50。
所述降阻金属线50位于所述衬底10与所述源漏极层41之间,所述降阻金属线50通过过孔与所述电源驱动线414电连接。
请参阅图1,所述显示面板100包括第一降阻金属线51,所述第一降阻金属线51通过第一过孔511与所述电源驱动线414电连接。
在本实施例中,所述第一降阻金属线51与所述第二栅极层43同层设置。所述第一降阻金属线51与所述第二栅极431在同一道光罩工艺中形成。
在本实施例中,所述第一过孔511贯穿部分所述间绝缘层46。
所述第一降阻金属线51与所述扫描信号在同一道光罩工艺中形成,且所述第一降阻金属线51与所述扫描信号线422平行。
所述第一降阻金属线51通过第一过孔511与所述电源驱动线414短接,使所述第一降阻金属线51与所述电源驱动线414形成网状结构,以形成并联电路进行数据信号的传输,降低了显示面板100中传输数据信号的金属线的电阻,减小了电压降,提高了显示面板100亮度的均匀度;另外网状结构设计方式可以降低因金属线断线造成的断路异常。
请参阅图3,图3为本申请显示面板的第二种膜层结构图。
所述第一降阻金属线51与所述扫描信号线422同层设置。所述第一降阻金属线51与所述扫描信号线422、第一栅极421在同一道光罩工艺中形成。
在本实施例中,所述第一过孔511贯穿所述间绝缘层46、及部分所述第二栅极绝缘层45。
请参阅图4,图4为本申请显示面板的第三种膜层结构图。
所述显示面板100还包括遮光层60。
所述遮光层60位于所述衬底10与所述栅极层200之间。
在本实施例中,所述遮光层60由一金属层经图案化处理形成遮光区61及所述第一降阻金属线51。
所述第一降阻金属线51通过第一过孔511与所述电源驱动线414电连接。
在本实施例中,所述第一过孔511贯穿所述间绝缘层46、所述第二栅极绝缘层45、所述第一栅极绝缘层44、缓冲层103及部分所述阻挡层102。
在本实施例中,所述遮光层60的位置不限定于本申请的方案。
在上述图1~4中,所述显示面板100还包括复位信号线432。
所述复位信号线与所述第二栅极431在同一道光罩工艺中形成。所述复位信号线与所述第二栅极层43同层设置。
在本实施例中,所述信号复位线与所述扫描信号线422平行。
在本实施例中,所述第一降阻金属线51位于所述相邻两像素单元的边界线与所述信号复位线之间。
请参阅图5,图5为本申请显示面板的第四种膜层结构图。
在图1、3或4的基础上,所述显示面板100还包括第二降阻金属线52。
所述第一降阻金属线51及所述第二降阻金属线52与遮光层60、第一栅极层42或第二栅极层43中的一者同层设置;
所述第一降阻金属线51与所述第二降阻金属线52非同层设置;
所述第二降阻金属线52通过第二过孔521与所述电源驱动线414电连接。
在本实施例中,所述第一降阻金属线51与所述第一栅极层42同层设置,所述第二降阻金属线52与所述第二栅极层43同层设置。
在本实施例中,所述第二降阻金属线52与所述第一降阻金属线51平行。
请参阅图6,图6为本申请显示面板的第五种膜层结构图。
在图5的基础上,所述显示面板100还包括第三降阻金属线53。
所述第三降阻金属线53与遮光层60、第一栅极层42或第二栅极层43中的一者同层设置。
所述第一降阻金属线51、所述第二降阻金属线52及所述第三降阻金属线53互不同层设置;
所述第三降阻金属线53通过第三过孔531与所述电源驱动线414电连接。
在本实施例中,所述第一降阻金属线51与遮光层60同层设置,所述第二降阻金属线52与所述第一栅极层42同层设置,所述第三降阻金属线53与所述第二栅极层43同层设置。
在本实施例中,所述第三降阻金属线53与所述第一降阻金属线51及第二降阻金属线52平行。
在上述实施例中,所述第一降阻金属线51、所述第二降阻金属线52及所述第三降阻金属线53与所述电源驱动线414垂直,且均通过对应的过孔短接,降低数据信号线413的电阻。而由于膜层结构的复杂及空间的局限性,该降阻金属线50的数量及位置可以根据实际情况去选择。
请参阅图7,图7为本申请显示面板的第六种膜层结构图。
所述有源层30还可以包括第二有源区32和第三有源区33。
所述第二有源区32包括第二掺杂区321。
所述第三有源区33包括第三掺杂区331。
所述源漏极层41还包括与源极411/漏极412同层设置的第一连接金属线416及第二连接金属层417。
所述第一连接金属线416通过对应接触过孔同时与所述第二掺杂区321及所述第一栅极421电连接。
所述第二连接金属线417通过对应接触过孔同时与所述第三掺杂区331及所述第二栅极431电连接。
此部分区域与所述薄膜晶体管21的功能类似,以保证显示面板100亮度的均匀性。在一个像素单元中,上述结构可以不设置或者设置一个以上。本申请没有具体的限制。
本申请通过在该显示面板100上增加至少一条降阻金属线50,并通过过孔与该电源驱动线414电连接,使该降阻金属线50与该电源驱动线414形成网状结构,以形成并联电路进行数据信号的传输,降低了显示面板100中传输数据信号的金属线的电阻,减小了电压降,提高了显示面板100亮度的均匀度。
请参阅图8,图8为本申请显示面板的制作方法的步骤图。
请参阅图9A~9C,图9A~9C为本申请显示面板的制作方法的工艺步骤图。
所述显示面板100包括衬底10和位于所述衬底10上的薄膜晶体管层20。
所述薄膜晶体管21可以为蚀刻阻挡型、背沟道蚀刻型或顶栅薄膜晶体管21型等结构,具体没有限制。例如顶栅薄膜晶体管21型的所述薄膜晶体管21包括阻挡层102、缓冲层103、有源层30、信号走线层40、及平坦层47。
本申请以双栅极的顶栅薄膜晶体管21为例进行说明。
所述显示面板100的制作方法包括:
S10、提供一衬底10;
请参阅图9A,所述衬底10可以为玻璃基板、石英基板、树脂基板等中的一种。所述衬底10还可以为柔性基板,所述柔性基板的材料可以包括聚酰亚胺。
步骤S10还包括:
S101、在所述衬底10上形成阻挡层102;
S102、在所述阻挡层102上形成缓冲层103;
S103、在所述缓冲层103上形成有源层30;
在本实施例中,所述阻挡层102的材料可以包括氧化硅。
所述缓冲层103位于所述阻挡层102上,主要用于缓冲膜层质结构之间的压力,并且还可以具有一定阻水氧的功能。
在本实施例中,所述缓冲层103的材料可以包括氮化硅或氧化硅中的一种或一种以上的组合物。
所述有源层30位于所述缓冲层103上。
在本实施例中,所述有源层30包括第一有源区31。
所述第一有源区31包括沟道区311和位于沟道区311两侧的第一掺杂区312。所述第一掺杂区312可以由对应的栅极层200阻挡所述沟道区311,并对所述沟道区311两侧的区域进行离子掺杂工艺而形成。
S20、在所述衬底10上形成第一金属层,经图案化处理形成栅极和扫描信号线422;
在形成所述第一金属层之前,还包括:
在所述有源层30上形成第一栅极绝缘层44。
在本实施例中,所述第一栅极绝缘层44主要用于将所述有源层30与位于所述有源层30上的金属层隔离。
请参阅图9B,步骤S20可以包括:
S201、在所述衬底10上形成第一金属层;
S202、所述第一金属层经图案化处理形成至少一第一栅极421、扫描信号线422以及至少一第一降阻金属线51;
S203、在所述第一金属层上形成第二金属层;
S204、所述第二金属层经图案化处理形成至少一第二栅极431;
在本实施例中,所述第一栅极421与所述第二栅极431数量相等。所述第一栅极421与所述第二栅极431相对设置,所述第一栅极421与所述第二栅极431形成对应薄膜晶体管21中的存储电容。
在本实施例中,所述第一金属层形成第一栅极层42,所述第二金属层形成第二栅极层43。
在本实施例中,所述第一栅极层42位于所述第一栅极绝缘层44上。
所述第一栅极层42的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属中的一种,也可以使用上述几种金属材料的组合物。
在本实施例中,所述第一栅极层42的金属材料可以为钼。
第二栅极绝缘层45形成于所述第一栅极层42与所述第二栅极层43之间。所述第二栅极绝缘层45主要用于将所述第一栅极层42和第二栅极层43隔离。
在本实施例中,所述第一栅极绝缘层44和所述第二栅极绝缘层45的材料可以为氮化硅、氧化硅或氮氧化硅等其他绝缘的无机材料。
所述第二栅极层43形成于所述第二栅极绝缘层45上。
在本实施例中,所述第二栅极层43的金属材料可以与所述第一栅极层42的金属材料相同。
在本实施例中,步骤S20还包括:
S205、在所述第二栅极层43上行间绝缘层46;
所述间绝缘层46将所述第二栅极层43覆盖,主要用于将所述第二栅极层43和所述源漏极层41隔离。
在本实施例中,所述间绝缘层46的材料可以与所述第一栅极绝缘层44和所述第二栅极绝缘层45相同。
S30、在所述第一金属层上形成第三金属层,经图案化处理形成源极411、漏极412、及电源驱动线414;
请参阅图9C,步骤S30具体可以包括:
S301、在所述衬底10上形成第三金属层;
S302、所述第三金属层经图案化处理形成源极411、漏极412、数据信号线413、及电源驱动线414;
在本实施例中,所述第三金属层形成所述显示面板100的源漏极层41。所述源漏极412的金属材料可以采用钼、铝、铝镍合金、钼钨合金、铬、铜或钛铝合金等金属中的一种,也可以使用上述几种金属材料的组合物。
在本实施例中,所述源漏极层41的金属材料可以为钛铝合金。
在形成所述第三金属层之前,还包括步骤:
在所述显示面板100上形成第一过孔511。
所述第一过孔511贯穿所述间绝缘层46及部分所述第二栅极绝缘层45,使部分所述第一降阻金属线51裸露,所述电源驱动线414通过所述第一过孔511与所述第一降阻金属线51电连接。
请参阅图2,所述第一降阻金属线51与所述扫描信号在同一道光罩工艺中形成,且所述第一降阻金属线51与所述扫描信号线422平行。
所述第一降阻金属线51通过第一过孔511与所述电源驱动线414短接,使所述第一降阻金属线51与所述电源驱动线414形成网状结构,以形成并联电路进行数据信号的传输,降低了显示面板100中传输数据信号的金属线的电阻,减小了电压降,提高了显示面板100亮度的均匀度。
请参阅图9C,在形成所述第三金属后之前,还包括步骤:
在所述源漏极层41上形成平坦层47。
所述平坦层47用于保证所述阵列基板膜层结构的平整性。所述平坦层47的通常由有机材料所制备。
请参阅图9D,步骤S20可以包括:
S211、在所述衬底10上形成第一金属层;
S212、所述第一金属层经图案化处理形成至少一第一栅极421和扫描信号线422;
S213、在所述第一金属层上形成第二金属层;
S214、所述第二金属层经图案化处理形成至少一第二栅极431及至少一所述第一降阻金属线51;
在本实施例中,所述第一降阻金属线51与所述第二栅极层43同层设置。所述第一降阻金属线51与所述第二栅极431在同一道光罩工艺中形成。
在图9D的基础上,请参阅图9E,所述第一过孔511贯穿部分所述间绝缘层46。所述第一降阻金属线51通过所述第一过孔511与所述电源驱动线414电连接。
请参阅图9F,在形成所述第一金属层之前,S10包括:
在所述衬底10上形成第四金属层,经图案化处理形成遮光层60及至少一所述第一降阻金属线51。
在本实施例中,所述遮光层60的位置不限定于本申请的方案。
在图9F的基础上,请参阅图9G,所述第一过孔511贯穿所述间绝缘层46、所述第二栅极绝缘层45、所述第一栅极绝缘层44、缓冲层103及部分所述阻挡层102。
在本实施例中,在步骤S204还可以包括:
所述第二金属层经图案化处理形成至少一第二栅极431、及信号复位线。或者,
步骤S214还可以包括:
所述第二金属层经图案化处理形成至少一第二栅极431、所述第一降阻金属线51、及信号复位线。
所述复位信号线与所述第二栅极431在同一道光罩工艺中形成。所述复位信号线与所述第二栅极层43同层设置。
在本实施例中,所述信号复位线与所述扫描信号线422平行。
在本实施例中,所述第一降阻金属线51位于所述相邻两像素单元的边界线与所述信号复位线之间。
在本实施例中,所述第一栅极层42还可以包括发光控制扫描线423(Em)。所述发光控制扫描线423与所述第一栅极421、扫描信号线422在同一道光罩工艺中形成。
请参阅图9H,所述显示面板100的制作方法还可以包括:
在所述衬底10上形成第一降阻金属线51;
在所述第一降阻金属线51上形成第二降阻金属线52;
所述第一降阻金属线51与遮光层60同层设置,所述第二降阻金属线52与第一栅极层42或者第二栅极层43同层设置;或者
所述第一降阻金属线51与第一栅极层42同层设置,所述第二降阻金属线52与第二栅极层43同层设置;
所述第一降阻金属线51通过第一过孔511与所述电源驱动线414电连接,所述第二降阻金属线52通过第二过孔521与所述电源驱动线414电连接。
在本实施例中,所述第二降阻金属线52与所述第一降阻金属线51平行。
请参阅图9I,所述显示面板100的制作方法还可以包括:
在所述衬底10上形成第一降阻金属线51;
在所述第一降阻金属线51上形成第二降阻金属线52;
在所述第二降阻金属线52上形成第三降阻金属线53;
所述第一降阻金属线51与遮光层60同层设置,所述第二降阻金属线52与第一栅极层42同层设置,所述第二降阻金属线52与第二栅极层43同层设置。
在本实施例中,所述第三降阻金属线53与所述第一降阻金属线51及第二降阻金属线52平行。
在上述实施例中,所述第一降阻金属线51、所述第二降阻金属线52及所述第三降阻金属线53与所述电源驱动线414垂直,且均通过对应的过孔短接,降低数据信号线413的电阻。而由于膜层结构的复杂及空间的局限性,该降阻金属线50的数量及位置可以根据实际情况去选择。
所述显示面板还包括位于所述平坦层上的发光器件层(未画出)及封装层(未画出)。
本申请还提出了一种显示模组,所述显示模组包括上述显示面板。所述显示模组的工作原理与上述显示面板相似,本申请不再赘述。
本申请提出了一种显示面板及其制作方法,该显示面板包括衬底;位于该衬底上的信号走线层,包括栅极层和源漏极层;该栅极层包括栅极和扫描信号线;该源漏极层包括源极、漏极、及电源驱动线;至少一降阻金属线,位于该衬底与该源漏极层之间,该降阻金属线通过过孔与该电源驱动线电连接。本申请通过在该显示面板上增加至少一条降阻金属线,并通过过孔与该电源驱动线电连接,使该降阻金属线与该电源驱动线形成网状结构,以形成并联电路进行数据信号的传输,降低了显示面板中传输数据信号的金属线的电阻,减小了电压降,提高了显示面板亮度的均匀度;另外还可降低因断线造成的断路异常。
综上所述,虽然本申请已以优选实施例揭露如上,但上述优选实施例并非用以限制本申请,本领域的普通技术人员,在不脱离本申请的精神和范围内,均可作各种更动与润饰,因此本申请的保护范围以权利要求界定的范围为准。
Claims (7)
1.一种显示面板,其特征在于,包括:
衬底;
位于所述衬底上的信号走线层,包括栅极层和源漏极层;
所述栅极层包括栅极和扫描信号线;
所述源漏极层包括源极、漏极、及电源驱动线;
至少一降阻金属线,位于所述衬底与所述源漏极层之间,所述降阻金属线通过过孔与所述电源驱动线电连接,所述降阻金属线与所述电源驱动线形成网状结构;
遮光层,所述遮光层位于所述衬底与所述栅极层之间;
所述信号走线层包括:
第一栅极层,包括至少一第一栅极和扫描信号线;
位于所述第一栅极层上的第二栅极层,包括至少一与所述第一栅极相对设置的第二栅极;
所述第一栅极与所述第二栅极形成存储电容;
至少一所述降阻金属线包括第一降阻金属线,所述第一降阻金属线通过第一过孔与所述电源驱动线电连接;
其中,所述第一降阻金属线与所述第一栅极层中的所述扫描信号线平行;
至少一所述降阻金属线还包括第二降阻金属线;
所述第一降阻金属线及所述第二降阻金属线与遮光层、第一栅极层或第二栅极层中的一者同层设置;
所述第一降阻金属线与所述第二降阻金属线非同层设置;
所述第二降阻金属线通过第二过孔与所述电源驱动线电连接;
至少一所述降阻金属线还包括第三降阻金属线;
所述第三降阻金属线与遮光层、第一栅极层或第二栅极层中的一者同层设置;
所述第一降阻金属线、所述第二降阻金属线及所述第三降阻金属线互不同层设置;
所述第三降阻金属线通过第三过孔与所述电源驱动线电连接。
2.根据权利要求1所述的显示面板,其特征在于,
所述第一降阻金属线与所述扫描信号线同层设置。
3.根据权利要求1所述的显示面板,其特征在于,
所述第一降阻金属线与所述第二栅极同层设置。
4.根据权利要求3所述的显示面板,其特征在于,
所述第二栅极层还包括信号复位线;
所述信号复位线与所述扫描信号线平行;
所述第一降阻金属线位于相邻两像素单元的边界线与所述信号复位线之间。
5.根据权利要求1所述的显示面板,其特征在于,
所述第一降阻金属线与所述遮光层同层设置。
6.一种显示面板的制作方法,其特征在于,包括:
S10、提供一衬底;
在所述衬底形成第四金属层,经图案化处理形成遮光层;
S20、在所述第四金属层上形成第一金属层,经图案化处理形成栅极和扫描信号线;所述第一金属层经图案化处理形成至少一第一栅极、扫描信号线;
S213、在所述第一金属层上形成第二金属层;
S214、所述第二金属层经图案化处理形成至少一第二栅极;其中,所述第一栅极与所述第二栅极相对设置,所述第一栅极与所述第二栅极形成存储电容;
S30、在所述第二金属层上形成第三金属层,经图案化处理形成源极、漏极、及电源驱动线;
其中,所述显示面板的制作方法还包括:
在所述衬底与所述第三金属层之间形成至少一降阻金属线,至少一所述降阻金属线包括第一降阻金属线、第二降阻金属线和第三降阻金属线;
所述降阻金属线通过过孔与所述电源驱动线电连接,所述降阻金属线与所述电源驱动线形成网状结构;
所述第一降阻金属线与第二栅极层同层设置,所述第二降阻金属线与所述遮光层同层设置,所述第三降阻金属线与第一栅极层同层设置;
或,所述第一降阻金属线与所述第二栅极层同层设置,所述第二降阻金属线与所述第一栅极层同层设置,所述第三降阻金属线与所述遮光层同层设置;
其中,所述第一降阻金属线通过第一过孔与所述电源驱动线电连接,所述第一降阻金属线与所述扫描信号线平行。
7.根据权利要求6所述的制作方法,其特征在于,
步骤S214包括:
所述第二金属层经图案化处理形成所述第一降阻金属线、及信号复位线;
其中,所述信号复位线与所述扫描信号线平行;
所述第一降阻金属线位于相邻两像素单元的边界线与所述信号复位线之间。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910350383.8A CN110148599B (zh) | 2019-04-28 | 2019-04-28 | 显示面板及其制作方法 |
PCT/CN2019/101531 WO2020220519A1 (zh) | 2019-04-28 | 2019-08-20 | 显示面板及其制作方法、显示模组 |
US16/605,213 US11049884B2 (en) | 2019-04-28 | 2019-08-20 | Display panel and method of manufacturing same, and display module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910350383.8A CN110148599B (zh) | 2019-04-28 | 2019-04-28 | 显示面板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110148599A CN110148599A (zh) | 2019-08-20 |
CN110148599B true CN110148599B (zh) | 2023-06-30 |
Family
ID=67594044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910350383.8A Active CN110148599B (zh) | 2019-04-28 | 2019-04-28 | 显示面板及其制作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110148599B (zh) |
WO (1) | WO2020220519A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109254462B (zh) * | 2018-11-12 | 2021-09-28 | 成都中电熊猫显示科技有限公司 | 阵列基板及液晶显示面板 |
CN110600484A (zh) * | 2019-08-30 | 2019-12-20 | 南京中电熊猫平板显示科技有限公司 | 一种自发光的阵列基板及其制造方法 |
CN110739338B (zh) * | 2019-10-24 | 2022-11-29 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板 |
CN111063721A (zh) * | 2020-01-06 | 2020-04-24 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及显示装置 |
CN111682031B (zh) * | 2020-06-23 | 2024-04-02 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
CN112599533A (zh) * | 2020-12-04 | 2021-04-02 | 福建华佳彩有限公司 | 一种透明显示面板结构及其制备方法 |
CN113805393A (zh) * | 2021-08-25 | 2021-12-17 | 武汉华星光电技术有限公司 | 显示面板及电子终端 |
CN114883344B (zh) * | 2022-04-24 | 2023-06-30 | 绵阳惠科光电科技有限公司 | 显示面板及显示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106684103A (zh) * | 2017-02-28 | 2017-05-17 | 厦门天马微电子有限公司 | 阵列基板、显示面板及显示装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080104875A (ko) * | 2007-05-29 | 2008-12-03 | 엘지전자 주식회사 | 유기전계발광표시장치 |
JP5476878B2 (ja) * | 2009-09-14 | 2014-04-23 | カシオ計算機株式会社 | 発光パネルの製造方法 |
KR101113451B1 (ko) * | 2009-12-01 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 유기 전계발광 표시장치 |
CN104733470A (zh) * | 2013-12-20 | 2015-06-24 | 昆山国显光电有限公司 | 一种平板显示装置及其制备方法 |
CN103927977B (zh) * | 2013-12-31 | 2017-06-09 | 上海天马有机发光显示技术有限公司 | 有机发光显示的阵列基板及显示器 |
CN104091818B (zh) * | 2014-06-23 | 2017-09-29 | 上海天马有机发光显示技术有限公司 | 一种有机发光显示面板、装置及其制造方法 |
CN104465711A (zh) * | 2014-12-30 | 2015-03-25 | 京东方科技集团股份有限公司 | Amoled阵列基板及其制造方法、显示装置 |
CN104681595A (zh) * | 2015-03-11 | 2015-06-03 | 上海和辉光电有限公司 | Oled显示面板及双边驱动方法 |
CN106298835B (zh) * | 2015-05-20 | 2019-07-09 | 上海和辉光电有限公司 | 一种oled显示面板以及oled显示装置 |
KR102410426B1 (ko) * | 2015-07-28 | 2022-06-20 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 제조 방법 |
KR102458907B1 (ko) * | 2015-12-29 | 2022-10-25 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR102483229B1 (ko) * | 2015-12-31 | 2022-12-29 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
KR20180036434A (ko) * | 2016-09-30 | 2018-04-09 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR20180062293A (ko) * | 2016-11-30 | 2018-06-08 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102360094B1 (ko) * | 2017-09-15 | 2022-02-09 | 삼성디스플레이 주식회사 | 표시 장치 |
CN109509768A (zh) * | 2017-09-15 | 2019-03-22 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
CN107610636B (zh) * | 2017-10-30 | 2021-02-02 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN107863373A (zh) * | 2017-10-31 | 2018-03-30 | 昆山国显光电有限公司 | 显示面板及终端 |
CN207409490U (zh) * | 2017-10-31 | 2018-05-25 | 昆山国显光电有限公司 | 一种显示面板及装置 |
CN107910352B (zh) * | 2017-11-20 | 2020-03-24 | 武汉天马微电子有限公司 | 一种有机发光显示面板及显示装置 |
CN109166886A (zh) * | 2018-08-20 | 2019-01-08 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及oled显示设备 |
CN109585520A (zh) * | 2018-12-28 | 2019-04-05 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示模组、电子装置 |
-
2019
- 2019-04-28 CN CN201910350383.8A patent/CN110148599B/zh active Active
- 2019-08-20 WO PCT/CN2019/101531 patent/WO2020220519A1/zh active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106684103A (zh) * | 2017-02-28 | 2017-05-17 | 厦门天马微电子有限公司 | 阵列基板、显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2020220519A1 (zh) | 2020-11-05 |
CN110148599A (zh) | 2019-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110148599B (zh) | 显示面板及其制作方法 | |
US11107839B2 (en) | Array substrate and manufacturing method thereof, and display panel | |
US10930867B2 (en) | Display device | |
US8318521B2 (en) | Organic light emitting display and method of manufacturing the same | |
CN108257977B (zh) | 显示背板及其制作方法、显示面板和显示装置 | |
US7488982B2 (en) | Thin film transistor and manufacturing method thereof, and active matrix display device and manufacturing method thereof | |
CN110265470B (zh) | 显示装置、显示面板及其制造方法 | |
KR20150075512A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
US11121226B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
CN109935622B (zh) | 阵列基板、显示面板、显示装置和阵列基板的制作方法 | |
CN112687190B (zh) | 显示面板、显示装置及显示面板的制备方法 | |
CN110047847B (zh) | 显示面板 | |
CN110729328A (zh) | 有机发光二极管显示面板及有机发光二极管显示装置 | |
US20230180537A1 (en) | Light emitting display device | |
CN110797352B (zh) | 显示面板及其制作方法、显示装置 | |
CN111276527A (zh) | 一种显示面板及其制作方法 | |
CN110190091B (zh) | 显示面板及其制作方法 | |
KR100669715B1 (ko) | 유기전계 발광표시장치 및 그의 제조방법 | |
US20210376029A1 (en) | Array substrate and manufacturing method thereof, and display panel | |
US20240138186A1 (en) | Display panel, method of fabricating same and display device | |
US11049884B2 (en) | Display panel and method of manufacturing same, and display module | |
CN113745343B (zh) | 阵列基板及其制备方法 | |
CN112820743B (zh) | 显示面板及其制作方法、显示装置 | |
US20220140013A1 (en) | Display apparatus including substrate hole | |
US20240138185A1 (en) | Display panel and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |