JP2017117990A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2017117990A
JP2017117990A JP2015253368A JP2015253368A JP2017117990A JP 2017117990 A JP2017117990 A JP 2017117990A JP 2015253368 A JP2015253368 A JP 2015253368A JP 2015253368 A JP2015253368 A JP 2015253368A JP 2017117990 A JP2017117990 A JP 2017117990A
Authority
JP
Japan
Prior art keywords
wafer
groove
mold resin
semiconductor wafer
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015253368A
Other languages
English (en)
Other versions
JP6608694B2 (ja
Inventor
シン ル
Xin Lu
シン ル
敦嗣 久保
Atsushi Kubo
敦嗣 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2015253368A priority Critical patent/JP6608694B2/ja
Priority to TW105136688A priority patent/TWI715663B/zh
Priority to KR1020160166176A priority patent/KR102505700B1/ko
Priority to US15/385,387 priority patent/US10262899B2/en
Priority to CN201611190802.9A priority patent/CN106997867B/zh
Publication of JP2017117990A publication Critical patent/JP2017117990A/ja
Application granted granted Critical
Publication of JP6608694B2 publication Critical patent/JP6608694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】品質が良好なウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）とよばれるパッケージデバイスを得ることができるウエーハの加工方法を提供する。
【解決手段】表面に形成された複数のデバイスを区画する分割予定ラインにデバイスの仕上がり厚さに相当する深さの溝が形成され、デバイスを含む表面にモールド樹脂を敷設するとともに溝にモールド樹脂が埋設されたウエーハの加工方法であって、ウエーハの表面に敷設されたモールド樹脂の外周部を除去して溝に埋設されたモールド樹脂をウエーハの表面に露出させるモールド樹脂除去工程と、ウエーハの外周部に露出された該溝に埋設されたモールド樹脂を検出し、溝に埋設されたモールド樹脂の幅方向中央にレーザー光線の集光点を位置付けて溝に沿って照射することによりウエーハを個々のデバイスに分割する分割溝を形成する分割溝形成工程とを含む。
【選択図】図７

Description

本発明は、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って個々のデバイスに分割するとともに個々のデバイスを樹脂で被覆するウエーハの加工方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。このように形成された半導体ウエーハを分割予定ラインに沿って切断することにより、デバイスが形成された領域を分割して個々のデバイスを製造している。
近年、ウエーハを個々のデバイスに分割するとともに、個々のデバイスを樹脂で被覆するパッケージ技術が開発されている。このパッケージ技術の一つであるウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）と呼ばれるパッケージ技術が下記特許文献１に開示されている。
下記特許文献１に開示されたパッケージ技術は、ウエーハの裏面に樹脂を被覆し、ウエーハの表面から分割予定ラインに沿って樹脂に達する切削溝を形成し、ウエーハの表面にモールド樹脂を敷設して各デバイスを被覆するとともに切削溝にモールド樹脂を埋設した後、切削溝の幅より薄い厚みの切削ブレードによって切削溝に充填されたモールド樹脂を切断することにより、個々のウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）と呼ばれるパッケージデバイスに分割する。
また、ウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）と呼ばれるパッケージデバイスを製造するウエーハの加工方法として次の技術が開発されている。
（１）ウエーハの表面側から分割予定ラインに沿ってデバイスの仕上がり厚みに相当する深さの切削溝を形成する。
（２）ウエーハの表面にモールド樹脂を敷設するとともに切削溝にモールド樹脂を埋設する。
（３）ウエーハの表面に敷設されたモールド樹脂の表面に保護部材を貼着しウエーハの裏面を研削して切削溝を表出させる。
（４）ウエーハの裏面をダイシングテープに貼着し、切削溝の幅より薄い厚みの切削ブレードによって切削溝に埋設されたモールド樹脂を切断することにより、個々のウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）と呼ばれるパッケージデバイスに分割する。
特開２００６−１００５３５号公報
しかるに、上述したいずれの加工方法においても、切削ブレードによって切削溝に埋設されたモールド樹脂を切断する際、ウエーハの表面にはモールド樹脂が敷設されているため、デバイスに形成されモールド樹脂の表面から露出されている突起電極であるバンプを基準として分割予定ラインに形成された切削溝を間接的に切削ブレードを位置付けているが、バンプと分割予定ラインとが必ずしも正確な位置関係なっていないことに起因して切削ブレードが分割予定ラインに形成された切削溝から外れてウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）を構成するデバイスの側面に傷をつけるという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、品質が良好なウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）を得ることができるウエーハの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、表面に形成された複数のデバイスを区画する分割予定ラインにデバイスの仕上がり厚さに相当する深さの溝が形成され、デバイスを含む表面にモールド樹脂を敷設するとともに該溝にモールド樹脂が埋設されたウエーハの加工方法であって、
ウエーハの表面に敷設されたモールド樹脂の外周部を除去して該溝に埋設されたモールド樹脂をウエーハの表面に露出させるモールド樹脂除去工程と、
ウエーハの外周部に露出された該溝に埋設されたモールド樹脂を検出し、該溝に埋設されたモールド樹脂の幅方向中央にレーザー光線の集光点を位置付けて該溝に沿って照射することによりウエーハを個々のデバイスに分割する分割溝を形成する分割溝形成工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
上記分割溝形成工程を実施する前にウエーハの裏面を研削してウエーハをデバイスの仕上がり厚さに形成する裏面研削工程を実施し、分割溝形成工程はウエーハを個々のデバイスに分割する深さの分割溝を形成する。
また、上記分割溝形成工程においてはデバイスの仕上がり厚さに相当する深さの分割溝を形成し、分割溝形成工程が実施されたウエーハの表面に保護部材を貼着する保護部材貼着工程と、ウエーハの裏面を研削してウエーハをデバイスの仕上がり厚さに形成して分割溝を表出させることによりウエーハを個々のデバイスに分割する裏面研削工程とを実施する。
本発明におけるウエーハの加工方法は、表面に形成された複数のデバイスを区画する分割予定ラインにデバイスの仕上がり厚さに相当する深さの溝が形成され、デバイスを含む表面にモールド樹脂を敷設するとともに該溝にモールド樹脂を埋設されたウエーハの加工方法であって、
ウエーハの表面に敷設されたモールド樹脂の外周部を除去して該溝に埋設されたモールド樹脂をウエーハの表面に露出させるモールド樹脂除去工程と、
ウエーハの外周部に露出された該溝に埋設されたモールド樹脂を検出し、該溝に埋設されたモールド樹脂の幅方向中央にレーザー光線の集光点を位置付けて該溝に沿って照射することによりウエーハを個々のデバイスに分割する分割溝を形成する分割溝形成工程と、を含んでいるので、分割溝形成工程は、ウエーハの外周部表面に露出された溝に埋設されたモールド樹脂の幅方向中央をレーザー光線を照射する集光器の直下に位置付けて実施するため、ウエーハの表面にモールド樹脂が敷設されていても溝に埋設されたモールド樹脂の幅方向中央に溝に沿ってパルスレーザー光線を照射することができ、デバイスを損傷することはない。
本発明によるウエーハの加工方法によって分割されるウエーハとしての半導体ウエーハの斜視図。 本発明によるウエーハの加工方法における溝形成工程を実施するための切削装置の要部斜視図。 本発明によるウエーハの加工方法における溝形成工程の説明図。 本発明によるウエーハの加工方法におけるモールディング工程の説明図。 本発明によるウエーハの加工方法におけるバンプ露出工程を示す説明図。 本発明によるウエーハの加工方法におけるモールド樹脂除去工程の説明図。 本発明によるウエーハの加工方法における保護部材貼着工程の説明図。 本発明によるウエーハの加工方法における裏面研削工程の説明図。 本発明によるウエーハの加工方法におけるウエーハ支持工程の説明図。 本発明によるウエーハの加工方法における分割溝形成工程を実施するためのレーザー加工装置の要部斜視図。 本発明によるウエーハの加工方法における分割溝形成工程の説明図。 本発明によるウエーハの加工方法によって半導体ウエーハが個々に分割されたパッケージデバイスの斜視図。 本発明によるウエーハの加工方法における他の実施形態による分割溝形成工程を示す斜視図。 本発明によるウエーハの加工方法における他の実施形態による分割溝形成工程を示す説明図。 本発明によるウエーハの加工方法における他の実施形態による保護部材貼着工程の説明図。 本発明によるウエーハの加工方法における他の実施形態による裏面研削工程の説明図。 本発明によるウエーハの加工方法における他の実施形態によるウエーハ支持工程の説明図。
以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、本発明に従って加工されるウエーハとしての半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、厚みが例えば６００μｍのシリコンウエーハからなっており、表面２ａに複数の分割予定ライン２１が格子状に形成されているとともに、該複数の分割予定ライン２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。この各デバイス２２は、全て同一の構成をしている。デバイス２２の表面にはそれぞれ複数の突起電極であるバンプ２３が形成されている。以下、この半導体ウエーハ２を分割予定ライン２１に沿って個々のデバイス２２に分割するとともに個々のデバイスを樹脂で被覆するウエーハの加工方法について説明する。
上記半導体ウエーハ２には、表面に形成された複数のデバイスを区画する分割予定ラインにデバイスの仕上がり厚さに相当する深さの溝が形成され、デバイスを含む表面にモールド樹脂が敷設されるとともに該溝にモールド樹脂を埋設される。
先ず、半導体ウエーハ２の表面側から分割予定ライン２１に沿ってデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程を実施する。この溝形成工程は、図示の実施形態においては図２に示す切削装置３を用いて実施する。図２に示す切削装置３は、被加工物を保持するチャックテーブル３１と、該チャックテーブル３１に保持された被加工物を切削する切削手段３２と、該チャックテーブル３１に保持された被加工物を撮像する撮像手段３３を具備している。チャックテーブル３１は、被加工物を吸引保持するように構成されており、図示しない切削送り手段によって図２において矢印Ｘで示す切削送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記切削手段３２は、実質上水平に配置されたスピンドルハウジング３２１と、該スピンドルハウジング３２１に回転自在に支持された回転スピンドル３２２と、該回転スピンドル３２２の先端部に装着された環状の切れ刃３２３ａを備えた切削ブレード３２３を含んでおり、回転スピンドル３２２がスピンドルハウジング３２１内に配設された図示しないサーボモータによって矢印３２２ａで示す方向に回転せしめられるようになっている。なお、切削ブレード３２３の環状の切れ刃３２３ａの厚みは、図示の実施形態においては４０μｍに設定されている。上記撮像手段３３は、顕微鏡やＣＣＤカメラ等の光学手段からなっており、撮像した画像信号を図示しない制御手段に送る。
上述した切削装置３を用いて溝形成工程を実施するには、図２に示すようにチャックテーブル３１上に半導体ウエーハ２の裏面２ｂ側を載置し、図示しない吸引手段を作動することにより半導体ウエーハ２をチャックテーブル３１上に吸引保持する。従って、チャックテーブル３１に保持された半導体ウエーハ２は、表面２ａが上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル３１は、図示しない切削送り手段によって撮像手段３３の直下に位置付けられる。
チャックテーブル３１が撮像手段３３の直下に位置付けられると、撮像手段３３および図示しない制御手段によって半導体ウエーハ２の分割予定ライン２１に沿って分割溝を形成すべき切削領域を検出するアライメント作業を実行する。即ち、撮像手段３３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されている分割予定ライン２１と、切削ブレード３２３との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削領域のアライメントを遂行する（アライメント工程）。また、半導体ウエーハ２に形成されている上記所定方向に対して直交する方向に延びる分割予定ライン２１に対しても、同様に切削領域のアライメントが遂行される。
以上のようにしてチャックテーブル３１上に保持されている半導体ウエーハ２の切削領域を検出するアライメントが行われたならば、半導体ウエーハ２を保持したチャックテーブル３１を切削加工領域の切削開始位置に移動する。このとき、図３の（ａ）で示すように半導体ウエーハ２は分割予定ライン２１の一端（図３の（ａ）において左端）が切削ブレード３２３の環状の切れ刃３２３ａの直下より所定量右側に位置するように位置付けられる。次に、切削ブレード３２３を図３の（ａ）において２点鎖線で示す待機位置から矢印Ｚ１で示すように下方に切り込み送りし、図３の（ａ）において実線で示すように所定の切り込み送り位置に位置付ける。この切り込み送り位置は、図３の（ａ）および図３の（ｃ）に示すように切削ブレード３２３の環状の切れ刃３２３ａの下端が半導体ウエーハ２の表面からデバイスの仕上がり厚さに相当する深さ位置（例えば、２００μｍ）に設定されている。
次に、切削ブレード３２３を図３の（ａ）において矢印３２２ａで示す方向に所定の回転速度で回転せしめ、チャックテーブル３１を図３の（ａ）において矢印Ｘ１で示す方向に所定の切削送り速度で移動せしめる。そして、分割予定ライン２１の他端（図３の（ｂ）において右端）が切削ブレード３２３の環状の切れ刃３２３ａの直下より所定量左側に位置する位置まで達したら、チャックテーブル３１の移動を停止する。このようにチャックテーブル３１を切削送りすることにより、図３の（ｄ）で示すように半導体ウエーハ２には分割予定ライン２１に沿って表面からデバイスの仕上がり厚さに相当する深さ（例えば、２００μｍ）で幅が４０μｍの溝（切削溝）２１０が形成される（溝形成工程）。
次に、切削ブレード３２３を図３の（ｂ）において矢印Ｚ２で示すように上昇させて２点鎖線で示す待機位置に位置付け、チャックテーブル３１を図３の（ｂ）において矢印Ｘ２で示す方向に移動して、図３の（ａ）に示す位置に戻す。そして、チャックテーブル３１を紙面に垂直な方向（割り出し送り方向）に分割予定ライン２１の間隔に相当する量だけ割り出し送りし、次に切削すべき分割予定ライン２１を切削ブレード３２３と対応する位置に位置付ける。このようにして、次に切削すべき分割予定ライン２１を切削ブレード３２３と対応する位置に位置付けたならば、上述した溝形成工程を実施する。そして、上述した溝形成工程を半導体ウエーハ２に形成された全ての分割予定ライン２１に実施する。
上述した溝形成工程は切削装置３の切削ブレード３２３によって半導体ウエーハ２の表面側から分割予定ライン２１に沿ってデバイスの仕上がり厚さに相当する深さの溝（切削溝）２１０を形成する例を示したが、溝形成工程は分割予定ライン２１に沿ってレーザー光線を照射することによりデバイスの仕上がり厚さに相当する深さのレーザー加工溝を形成してもよい。
次に、溝形成工程が実施された半導体ウエーハ２のデバイスを含む表面にモールド樹脂を敷設するとともに溝２１０にモールド樹脂を埋設するモールディング工程を実施する。このモールディング工程は、図４の（ａ）に示すように樹脂被覆装置４の保持テーブル４１の上面である保持面上に上記溝形成工程が実施された半導体ウエーハ２の裏面２ｂ側を載置する。そして、図示しない吸引手段を作動することにより、保持テーブル４１の保持面上に半導体ウエーハ２を吸引保持する。従って、保持テーブル４１に保持された半導体ウエーハ２は、表面２ａが上側となる。このようにして、保持テーブル４１上に半導体ウエーハ２を保持したならば、図４の（ａ）に示すように樹脂供給ノズル４２の噴出口４２１を保持テーブル４１上に保持された半導体ウエーハ２の中心部に位置付け、図示しない樹脂供給手段を作動して、樹脂供給ノズル４２の噴出口４２１からモールド樹脂４０を保持テーブル４１上に保持された半導体ウエーハ２の中央領域に所定量滴下する。半導体ウエーハ２の表面２ａの中央領域へ所定量のモールド樹脂４０を滴下したならば、図４の（ｂ）に示すように保持テーブル４１を矢印４１ａで示す方向に所定の回転速度で所定時間回転することにより、図４の（ｂ）および（ｃ）に示すように半導体ウエーハ２の表面２ａにモールド樹脂４０が敷設されるとともに溝２１０にモールド樹脂４０が埋設される。なお、モールド樹脂４０は、図示の実施形態においては熱硬化性の液状樹脂（エポキシ系の樹脂）が用いられており、半導体ウエーハ２の表面２ａに敷設されるとともに切削溝２１０に埋設された後、１５０℃程度で加熱することにより硬化せしめられる。
次に、半導体ウエーハ２の表面２ａに敷設されたモールド樹脂４０を研磨して、デバイス２２の表面に形成されたバンプ２３を露出するバンプ露出工程を実施する。このバンプ露出工程は、図５の（ａ）に示す研磨装置５を用いて実施する。図５の（ａ）に示す研磨装置５は、被加工物を保持するチャックテーブル５１と、該チャックテーブル５１に保持された被加工物を研磨する研磨手段５２を具備している。チャックテーブル５１は、上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図５の（ａ）において矢印５１ａで示す方向に回転せしめられる。研磨手段５２は、スピンドルハウジング５２１と、該スピンドルハウジング５２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル５２２と、該回転スピンドル５２２の下端に装着されたマウンター５２３と、該マウンター５２３の下面に取り付けられた研磨工具５２４とを具備している。この研磨工具５２４は、円形状の基台５２５と、該基台５２５の下面に装着された研磨パッド５２６とからなっており、基台５２５がマウンター５２３の下面に締結ボルト５２７によって取り付けられている。なお、研磨パッド５２６は、図示の実施形態においては、フェルトに研磨材としてシリカからなる砥粒が混入されている。
上述した研磨装置５を用いて上記バンプ露出工程を実施するには、図５の（ａ）に示すようにチャックテーブル５１の上面（保持面）に上記モールディング工程が実施された半導体ウエーハ２の裏面２ｂ側を載置する。そして、図示しない吸引手段を作動することによりチャックテーブル５１上に半導体ウエーハ２を吸着保持する（ウエーハ保持工程）。従って、チャックテーブル５１上に保持された半導体ウエーハ２は、表面２ａに敷設されたモールド樹脂４０が上側となる。このようにチャックテーブル５１上に半導体ウエーハ２を吸引保持したならば、チャックテーブル５１を図５の（ａ）において矢印５１ａで示す方向に所定の回転速度で回転しつつ、研磨手段５２の研磨工具５２４を図５の（ａ）において矢印５２４ａで示す方向に所定の回転速度で回転せしめて、図５の（ｂ）に示すように研磨パッド５２６を被加工面である表面２ａに敷設されたモールド樹脂４０の上面に接触せしめ、研磨工具５２４を図５の（ａ）および図５の（ｂ）において矢印５２４ｂで示すように所定の研磨送り速度で下方（チャックテーブル５１の保持面に対し垂直な方向）に所定量研磨送りする。この結果、図５の（ｃ）に示すように表面２ａに敷設されたモールド樹脂４０が研磨され、デバイス２２の表面に形成されたバンプ２３が露出せしめられる。
なお、上記モールディング工程においてバンプ２３を被覆しないで半導体ウエーハ２の表面２ａにモールド樹脂４０を敷設した場合には、上述したバンプ露出工程は必ずしも必要ではない。
次に、半導体ウエーハ２の表面に敷設されたモールド樹脂４０の外周部を除去して溝２１０に埋設されたモールド樹脂を半導体ウエーハ２の表面に露出させるモールド樹脂除去工程を実施する。このモールド樹脂除去工程は、図示の実施形態においては図６の（ａ）に示す切削装置３０を用いて実施する。なお、図６の（ａ）に示す切削装置３０は、上記図２に示す切削装置３と切削ブレード３２３の環状の切れ刃３２３ａ以外は同一の構成であるため、同一部材には同一符号を付して説明は省略する。図６の（ａ）に示す切削装置３０における切削ブレード３２３の環状の切れ刃３２３ｂは、厚みが２〜３ｍｍに設定されている。
図６の（ａ）に示す切削装置３０を用いてモールド樹脂除去工程を実施するには、切削装置３０のチャックテーブル３１上に半導体ウエーハ２の裏面２ｂ側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル３１上に半導体ウエーハ２を吸引保持する。従って、チャックテーブル３１上に保持された半導体ウエーハ２は、半導体ウエーハ２の表面に敷設されたモールド樹脂４０が上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル３１は、切削ブレード３２３による切削加工領域に移動され、図６の（ａ）に示すように半導体ウエーハ２の外周部を切削ブレード３２３の直下に位置付ける。
次に、切削ブレード３２３を図６の（ａ）において矢印３２２ａで示す方向に所定の回転速度で回転せしめるとともに矢印Ｚ１で示すように下方に切り込み送りする。この切り込み送り位置は、モールド樹脂４０が敷設された半導体ウエーハ２の表面に達する位置に設定されている。そして、チャックテーブル３１を図６の（ａ）において矢印３１ａで示す方向に１回転させる。この結果、図６の（ｂ）に示すように半導体ウエーハ２の表面に敷設されたモールド樹脂４０の外周部が環状に除去されて溝２１０に埋設されたモールド樹脂４０が半導体ウエーハ２の表面に露出される。
なお、上述した実施形態においては半導体ウエーハ２の表面に敷設されたモールド樹脂４０の外周部を環状に除去した例を示したが、モールド樹脂４０の外周部を部分的に除去してもよい。
上述したモールド樹脂除去工程を実施したならば、半導体ウエーハ２の表面に保護部材を貼着する保護部材貼着工程を実施する。即ち、図７の（ａ）および（ｂ）に示すように上記モールド樹脂除去工程が実施された半導体ウエーハ２の表面２ａに保護部材としての保護テープＰＴを貼着する。
次に、保護部材貼着工程が実施された半導体ウエーハ２の裏面を研削しデバイスの仕上がり厚さに形成して溝２１０に埋設されたモールド樹脂４０を露出させる裏面研削工程を実施する。この裏面研削工程は、図８の（ａ）に示す研削装置６を用いて実施する。図８の（ａ）に示す研削装置６は、被加工物を保持するチャックテーブル６１と、該チャックテーブル６１に保持された被加工物を研削する研削手段６６２を具備している。チャックテーブル６１は、保持面である上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図８の（ａ）において矢印６１ａで示す方向に回転せしめられる。研削手段６２は、スピンドルハウジング６２１と、該スピンドルハウジング６２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル６２２と、該回転スピンドル６２２の下端に装着されたマウンター６２３と、該マウンター６２３の下面に取り付けられた研削ホイール６２４とを具備している。この研削ホイール６２４は、円環状の基台６２５と、該基台６２５の下面に環状に装着された研削砥石６２６とからなっており、基台６２５がマウンター６２３の下面に締結ボルト６２７によって取り付けられている。
上述した研削装置６を用いて上記裏面研削工程を実施するには、図８の（ａ）に示すようにチャックテーブル６１の上面（保持面）に上記保護部材貼着工程が実施された半導体ウエーハ２の保護テープＰＴ側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル６１上に半導体ウエーハ２を保護テープＰＴを介して吸引保持する。従って、チャックテーブル６１上に保持された半導体ウエーハ２は、裏面２ｂが上側となる。このようにチャックテーブル６１上に半導体ウエーハ２を保護テープＰＴを介して吸引保持したならば、チャックテーブル６１を図８の（ａ）において矢印６１ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段６２の研削ホイール６２４を図８の（ａ）において矢印６２４ａで示す方向に例えば６０００ｒｐｍで回転して、図８の（ｂ）に示すように研削砥石６２６を被加工面である半導体ウエーハ２の裏面２ｂに接触せしめ、研削ホイール６２４を図８の（ａ）および図８の（ｂ）において矢印６２４ｂで示すように例えば１μｍ／秒の研削送り速度で下方（チャックテーブル６１の保持面に対し垂直な方向）に所定量研削送りする。この結果、半導体ウエーハ２の裏面２ｂが研削され、図８の（ｃ）で示すように上記溝２１０に埋設されたモールド樹脂４０が半導体ウエーハ２の裏面２ｂに露出せしめられる。
上述した裏面研削工程を実施したならば、図９に示すように、環状のフレームＦの内側開口部を覆うように外周部が装着されたダイシングテープＤＴの表面に上述した裏面研削工程が実施された半導体ウエーハ２の裏面２ｂを貼着する。そして、半導体ウエーハ２の表面に貼着されている保護テープＰＴを剥離する（ウエーハ支持工程）。従って、ダイシングテープＤＴの表面に貼着された半導体ウエーハ２は、表面に敷設されたモールド樹脂４０が上側となる。
次に、半導体ウエーハ２の外周部表面に露出された溝２１０に埋設されたモールド樹脂を検出し、溝２１０に埋設されたモールド樹脂の幅方向中央にレーザー光線の集光点を位置付けて溝２１０に沿って照射することにより半導体ウエーハ２を個々のデバイスに分割する分割溝を形成する分割溝形成工程を実施する。この分割溝形成工程は、図１０に示すレーザー加工装置７を用いて実施する。図１０に示すレーザー加工装置７は、被加工物を保持するチャックテーブル７１と、該チャックテーブル７１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段７２と、チャックテーブル７１上に保持された被加工物を撮像する撮像手段７３を具備している。チャックテーブル７１は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図１０において矢印Ｘで示す加工送り方向に移動されるとともに図示しない割り出し送り手段によって図１０において矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段７２は、実質上水平に配置された円筒形状のケーシング７２１の先端に装着された集光器７２２からパルスレーザー光線を照射する。なお、集光器７２２から照射されるパルスレーザー光線の集光スポット径は、図示の実施形態においては上記溝２１０の幅より小さいφ１０μｍに設定されている。また、上記レーザー光線照射手段７２を構成するケーシング７２１の先端部に装着された撮像手段７３は、被加工物を照明する照明手段と、該照明手段によって照明された領域を捕らえる光学系と、該光学系によって捕らえられた像を撮像する撮像素子（ＣＣＤ）等を備え、撮像した画像信号を図示しない制御手段に送る。
上記図１０に示すレーザー加工装置７を用いて分割溝形成工程実施するには、図１０に示すようにチャックテーブル７１上に上記ウエーハ支持工程が実施された半導体ウエーハ２のダイシングテープＤＴ側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル７１上に半導体ウエーハ２をダイシングテープＤＴを介して吸引保持する。従って、チャックテーブル７１上に保持された半導体ウエーハ２は、表面に敷設されたモールド樹脂４０が上側となる。なお、図１０においてはダイシングテープＤＴが装着された環状のフレームＦを省いて示しているが、環状のフレームＦはチャックテーブル７１に配設された適宜のフレーム保持手段に保持される。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル７１は、図示しない加工送り手段によって撮像手段７３の直下に位置付けられる。
チャックテーブル７１が撮像手段７３の直下に位置付けられると、撮像手段７３および図示しない制御手段によって半導体ウエーハ２に形成された溝２１０に埋設されたモールド樹脂４０の切断すべき切断領域を検出するアライメント作業を実行する。即ち、撮像手段７３および図示しない制御手段は、半導体ウエーハ２の外周部に露出し所定方向に形成されている溝２１０に埋設されたモールド樹脂４０と、該溝２１０に埋設されたモールド樹脂４０に沿ってレーザー光線を照射するレーザー光線照射手段７２の集光器７２２との位置合わせを行うためのアライメントを遂行する（アライメント工程）。また、半導体ウエーハ２に形成されている上記所定方向に対して直交する方向に形成された溝２１０に埋設されたモールド樹脂４０に対しても、同様に切断領域のアライメントが遂行される。このアライメント工程においては、溝２１０に埋設されたモールド樹脂４０が半導体ウエーハ２の外周部表面に露出されているので、溝２１０に埋設されたモールド樹脂４０を撮像手段７３によって撮像することによって明確に検出することができる。
以上のようにしてチャックテーブル７１上に保持されている半導体ウエーハ２に形成されている分割予定ライン２１に沿って形成された溝２１０に埋設されたモールド樹脂４０を検出し、レーザー光線照射位置のアライメントが行われたならば、図１１の（ａ）で示すようにチャックテーブル６１をレーザー光線を照射するレーザー光線照射手段７２の集光器７２２が位置するレーザー光線照射領域に移動し、所定の溝２１０に埋設されたモールド樹脂４０の一端（図１１の（ａ）において左端）をレーザー光線照射手段７２の集光器７２２の直下に位置付けるとともに、図１１の（ｃ）に示すように溝２１０に埋設されたモールド樹脂４０の幅方向中央を集光器７２２の直下に位置付ける。そして、集光器７２２から照射されるパルスレーザー光線の集光点Ｐを図１１の（ｃ）に示すように溝２１０に埋設され半導体ウエーハ２の表面に露出されたモールド樹脂４０の上面付近に位置付ける。次に、集光器７２２からモールド樹脂４０に対して吸収性を有する波長のパルスレーザー光線を照射しつつチャックテーブル７１を図１１の（ａ）において矢印Ｘ１で示す方向に所定の送り速度で移動せしめる。そして、図１１（ｂ）で示すようにレーザー光線照射手段７２の集光器７２２の照射位置に溝２１０に埋設されたモールド樹脂４０の他端の位置が達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル７１の移動を停止する。この結果、図１１（ｄ）で示すように半導体ウエーハ２の表面に敷設されたモールド樹脂４０および溝２１０に埋設されたモールド樹脂４０には、溝２１０に沿って半導体ウエーハ２を個々のデバイスに分割する幅が１０μｍのレーザー加工溝からなる分割溝２２０が形成される。この分割溝２２０は、溝２１０に埋設されたモールド樹脂４０を切断してダイシングテープＤＴに達し、半導体ウエーハ２を個々のデバイスの分割する深さに設定されている。分割溝形成工程においては、上述したアライメント工程において検出され半導体ウエーハ２の外周部表面に露出された溝２１０に埋設されたモールド樹脂４０の幅方向中央を集光器７２２の直下に位置付けて実施するので、半導体ウエーハ２の表面にモールド樹脂４０が敷設されていても溝２１０に埋設されたモールド樹脂４０の幅方向中央に溝２１０に沿ってパルスレーザー光線を照射することができ、デバイスを損傷することはない。
上記分割溝形成工程における加工条件は、例えば次のように設定されている。
波長 ：３５５ｎｍのパルスレーザー
繰り返し周波数 ：１００ｋＨｚ
平均出力 ：２Ｗ
集光スポット径 ：φ１０μｍ
加工送り速度 ：１００ｍｍ／秒
上述したように所定の分割予定ライン２１に沿って形成された溝２１０に埋設されたモールド樹脂４０沿って上記分割溝形成工程を実施したら、チャックテーブル７１を図１１（ｂ）において紙面に垂直な方向（割り出し送り方向）にモールド樹脂４０が埋設された溝２１０の間隔（分割予定ライン２１の間隔）に相当する量だけ割り出し送りし、上記分割溝形成工程を実施する。このようにして所定方向に形成された全ての溝２１０に埋設されたモールド樹脂４０に沿って上記分割溝形成工程を実施したならば、チャックテーブル７１を９０度回動せしめて、上記所定方向に形成された溝２１０に埋設されたモールド樹脂４０に対して直交する方向に形成された溝２１０に埋設されたモールド樹脂４０に沿って上記分割溝形成工程を実施する。
このようにして分割溝形成工程を実施した結果、半導体ウエーハ２は溝２１０に埋設されたモールド樹脂４０を切断したレーザー加工溝からなる分割溝２２０によって個々のデバイスに分割され、個々に分割されたデバイス２２は図１２に示すように表面および側面がモールド樹脂４０によって被覆されたウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）と呼ばれるパッケージデバイスを構成している。
なお、上述した実施形態においては、上記半導体ウエーハ２の表面に敷設されたモールド樹脂４０の外周部を除去して溝２１０に埋設されたモールド樹脂を半導体ウエーハ２の表面に露出させるモールド樹脂除去工程を保護部材貼着工程および裏面研削工程を実施する前に実施する例を示したが、モールド樹脂除去工程は保護部材貼着工程と裏面研削工程およびウエーハ支持工程を実施した後、上記分割溝形成工程を実施する前に実施してもよい。
次に、本発明によるウエーハの加工方法の他の実施形態について、図１３乃至図１７を参照して説明する。
この実施形態においては、上記図６に示すモールド樹脂除去工程を実施した後に、半導体ウエーハ２の外周部に露出された溝２１０に埋設されたモールド樹脂を検出し、溝２１０に埋設されたモールド樹脂の幅方向中央部にレーザー光線の集光点を位置付けて溝２１０に沿って照射することにより半導体ウエーハ２を個々のデバイスに分割する分割溝を形成する分割溝形成工程を実施する。この分割溝形成工程は、上記図１０に示すレーザー加工装置７を用いて実施する。即ち、図１３に示すようにレーザー加工装置７のチャックテーブル７１上に上記モールド樹脂除去工程が実施された半導体ウエーハ２の裏面２ｂ側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル７１上に半導体ウエーハ２を吸引保持する。従って、チャックテーブル７１上に保持された半導体ウエーハ２は、表面に敷設されたモールド樹脂４０が上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル７１は、図示しない加工送り手段によって撮像手段７３の直下に位置付けられる。
チャックテーブル７１が撮像手段７３の直下に位置付けられると、撮像手段７３および図示しない制御手段によって半導体ウエーハ２に形成された溝２１０に埋設されたモールド樹脂４０の切断すべき切断領域を検出するアライメント工程を実行する。このアライメント工程は、上記図１０に示す実施形態におけるアライメント工程と同様に実施する。
以上のようにしてチャックテーブル７１上に保持されている半導体ウエーハ２に形成されている分割予定ライン２１に沿って形成された溝２１０に埋設されたモールド樹脂４０を検出し、レーザー光線照射位置のアライメントが行われたならば、図１４の（ａ）で示すようにチャックテーブル７１をレーザー光線を照射するレーザー光線照射手段７２の集光器７２２が位置するレーザー光線照射領域に移動し、所定の溝２１０に埋設されたモールド樹脂４０の一端（図１４の（ａ）において左端）をレーザー光線照射手段７２の集光器７２２の直下に位置付けるとともに、図１４の（ｃ）に示すように溝２１０に埋設されたモールド樹脂４０の幅方向中央を集光器７２２の直下に位置付ける。そして、集光器７２２から照射されるパルスレーザー光線の集光点Ｐを図１４の（ｃ）に示すように溝２１０に埋設され半導体ウエーハ２の表面に露出されたモールド樹脂４０の上面付近に位置付ける。次に、集光器７２２からモールド樹脂４０に対して吸収性を有する波長のパルスレーザー光線を照射しつつチャックテーブル７１を図１４の（ａ）において矢印Ｘ１で示す方向に所定の送り速度で移動せしめる。そして、図１４（ｂ）で示すようにレーザー光線照射手段７２の集光器７２２の照射位置に溝２１０に埋設されたモールド樹脂４０の他端が位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル７１の移動を停止する。この結果、図１４（ｄ）で示すように半導体ウエーハ２の表面に敷設されたモールド樹脂４０および溝２１０に埋設されたモールド樹脂４０には、溝２１０に沿って半導体ウエーハ２を個々のデバイスに分割する幅が１０μｍのレーザー加工溝からなる分割溝２２０が形成される。この分割溝２２０は、溝２１０に埋設されたモールド樹脂４０を切断して溝２１０の底面に達し、デバイスの仕上がり厚さに相当する深さ、即ち半導体ウエーハ２を個々のデバイスの分割する深さに設定されている。なお、分割溝形成工程においては、上述したアライメント工程において検出され半導体ウエーハ２の外周部表面に露出された溝２１０に埋設されたモールド樹脂４０の幅方向中央を集光器６２２の直下に位置付けて実施するので、半導体ウエーハ２の表面にモールド樹脂４０が敷設されていても溝２１０に埋設されたモールド樹脂４０の幅方向中央に溝２１０に沿ってパルスレーザー光線を照射することができ、デバイスを損傷することはない。
なお、分割溝形成工程における加工条件は、上記図１０および図１１に示す分割溝形成工程における加工条件と同様でよい。
そして、上述した分割溝形成工程を半導体ウエーハ２に形成された全ての分割予定ライン２１に沿って実施する。
次に、分割溝形成工程が実施された半導体ウエーハ２の表面に保護部材を貼着する保護部材貼着工程を実施する。即ち、図１５の（ａ）および（ｂ）に示すように半導体ウエーハ２の表面２ａに保護部材としての保護テープＰＴを貼着する。なお、保護テープＰＴは、図示の実施形態においては厚さが１００μｍのポリ塩化ビニル（ＰＶＣ）からなるシート状基材の表面にアクリル樹脂系の糊が厚さ５μｍ程度塗布されている。
次に、保護部材貼着工程が実施された半導体ウエーハ２の裏面を研削しデバイスの仕上がり厚さに形成して分割溝を表出させることにより半導体ウエーハ２を個々のデバイスに分割する裏面研削工程を実施する。この裏面研削工程は、上記図８の（ａ）に示す研削装置６を用いて実施する。即ち、図１６の（ａ）に示すようにチャックテーブル６１の上面（保持面）に上記保護部材貼着工程が実施された半導体ウエーハ２の保護テープＰＴ側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル６１上に半導体ウエーハ２を保護テープＰＴを介して吸引保持する。従って、チャックテーブル６１上に保持された半導体ウエーハ２は、裏面２ｂが上側となる。このようにチャックテーブル６１上に半導体ウエーハ２を保護テープＰＴを介して吸引保持したならば、チャックテーブル６１を図１６の（ａ）において矢印６１ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段６２の研削ホイール６２４を図１６の（ａ）において矢印６２４ａで示す方向に例えば６０００ｒｐｍで回転して、図１６の（ｂ）に示すように研削砥石６２６を被加工面である半導体ウエーハ２の裏面２ｂに接触せしめ、研削ホイール６２４を図１６の（ａ）および図１６の（ｂ）において矢印６２４ｂで示すように例えば１μｍ／秒の研削送り速度で下方（チャックテーブル６１の保持面に対し垂直な方向）に所定量研削送りする。この結果、半導体ウエーハ２の裏面２ｂが研削され、図１６の（ｃ）で示すように上記分割溝２２０が半導体ウエーハ２の裏面２ｂに表出せしめられ、半導体ウエーハ２は個々のデバイス２２に分割される。なお、個々に分割されたデバイス２２は保護テープＰＴの作用でバラバラにはならず、ウエーハの形態が維持されている。
次に、裏面研削工程が実施された半導体ウエーハ２の裏面にダイシングテープを貼着するとともに該ダイシングテープの外周部を環状のフレームＦに装着し、半導体ウエーハ２の表面に貼着されている保護テープＰＴを剥離するウエーハ支持工程を実施する。即ち、図１７に示すように、環状のフレームＦの内側開口部を覆うように外周部が装着されたダイシングテープＤＴの表面に上述した裏面研削工程が実施された半導体ウエーハ２の裏面２ｂを貼着する。そして、半導体ウエーハ２の表面に貼着されている保護テープＰＴを剥離する。従って、ダイシングテープＤＴの表面に貼着された半導体ウエーハ２は、表面に敷設されたモールド樹脂４０が上側となる。このようにして、ウエーハ支持工程が実施された半導体ウエーハ２は、次工程であるピックアップ工程に搬送され、個々のデバイス毎にピックアップされる。このようにしてピックアップされたデバイス２２は、上記図１２に示すように表面および側面がモールド樹脂４０によって被覆されたウエーハレベルチップサイズパッケージ（ＷＬＣＳＰ）を構成している。
２：半導体ウエーハ
２１：分割予定ライン
２２：デバイス
３，３０：切削装置
３１：切削装置のチャックテーブル
３２：切削手段
３２３：切削ブレード
４：樹脂被覆装置
４０：モールド樹脂
５：研磨装置
５１：研磨装置のチャックテーブル
５２：研磨手段
５２４：研磨工具
６：研削装置
６１：研削装置のチャックテーブル
６２：研削手段
６６：研削ホイール
７：レーザー加工装置
７１：レーザー加工装置のチャックテーブル
７２：レーザー光線照射手段
７２２：集光器
Ｆ：環状のフレーム
ＰＴ：保護テープ
ＤＴ：ダイシングテープ

Claims (3)

  1. 表面に形成された複数のデバイスを区画する分割予定ラインにデバイスの仕上がり厚さに相当する深さの溝が形成され、デバイスを含む表面にモールド樹脂を敷設するとともに該溝にモールド樹脂が埋設されたウエーハの加工方法であって、
    ウエーハの表面に敷設されたモールド樹脂の外周部を除去して該溝に埋設されたモールド樹脂をウエーハの表面に露出させるモールド樹脂除去工程と、
    ウエーハの外周部に露出された該溝に埋設されたモールド樹脂を検出し、該溝に埋設されたモールド樹脂の幅方向中央にレーザー光線の集光点を位置付けて該溝に沿って照射することによりウエーハを個々のデバイスに分割する分割溝を形成する分割溝形成工程と、を含む、
    ことを特徴とするウエーハの加工方法。
  2. 該分割溝形成工程を実施する前にウエーハの裏面を研削してウエーハをデバイスの仕上がり厚さに形成する裏面研削工程を実施し、該分割溝形成工程はウエーハを個々のデバイスに分割する深さの分割溝を形成する、請求項１記載のウエーハの加工方法。
  3. 該分割溝形成工程においてはデバイスの仕上がり厚さに相当する深さの分割溝を形成し、該分割溝形成工程が実施されたウエーハの表面に保護部材を貼着する保護部材貼着工程と、ウエーハの裏面を研削してウエーハをデバイスの仕上がり厚さに形成して該分割溝を表出させることによりウエーハを個々のデバイスに分割する裏面研削工程とを実施する、請求項１記載のウエーハの加工方法。
JP2015253368A 2015-12-25 2015-12-25 ウエーハの加工方法 Active JP6608694B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015253368A JP6608694B2 (ja) 2015-12-25 2015-12-25 ウエーハの加工方法
TW105136688A TWI715663B (zh) 2015-12-25 2016-11-10 晶圓的加工方法
KR1020160166176A KR102505700B1 (ko) 2015-12-25 2016-12-07 웨이퍼의 가공 방법
US15/385,387 US10262899B2 (en) 2015-12-25 2016-12-20 Method of processing wafer
CN201611190802.9A CN106997867B (zh) 2015-12-25 2016-12-21 晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015253368A JP6608694B2 (ja) 2015-12-25 2015-12-25 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2017117990A true JP2017117990A (ja) 2017-06-29
JP6608694B2 JP6608694B2 (ja) 2019-11-20

Family

ID=59087405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015253368A Active JP6608694B2 (ja) 2015-12-25 2015-12-25 ウエーハの加工方法

Country Status (5)

Country Link
US (1) US10262899B2 (ja)
JP (1) JP6608694B2 (ja)
KR (1) KR102505700B1 (ja)
CN (1) CN106997867B (ja)
TW (1) TWI715663B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041763A (ja) * 2016-09-05 2018-03-15 株式会社ディスコ パッケージデバイスチップの製造方法
KR20190028323A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028316A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028317A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028310A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028321A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028315A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028322A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028311A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190032191A (ko) * 2017-09-19 2019-03-27 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190032192A (ko) * 2017-09-19 2019-03-27 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190095134A (ko) 2018-02-05 2019-08-14 가부시기가이샤 디스코 분할 예정 라인의 검출 방법
TWI766090B (zh) * 2017-09-08 2022-06-01 日商迪思科股份有限公司 晶圓之加工方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7013276B2 (ja) * 2018-02-23 2022-01-31 株式会社ディスコ 加工装置
JP7267455B2 (ja) * 2019-06-20 2023-05-01 長江存儲科技有限責任公司 方法及びレーザ・ダイシング・システム
US11908831B2 (en) 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982082B2 (ja) * 1998-09-28 2007-09-26 ソニー株式会社 半導体装置の製造方法
JP3423245B2 (ja) * 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
JP3784776B2 (ja) * 2003-03-10 2006-06-14 沖電気工業株式会社 半導体装置の製造方法
JP4607531B2 (ja) 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法
JP2009099838A (ja) * 2007-10-18 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
JP5081037B2 (ja) * 2008-03-31 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
JP5948034B2 (ja) * 2011-09-27 2016-07-06 株式会社ディスコ アライメント方法
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Ｃｓｐウエーハの加工方法

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041763A (ja) * 2016-09-05 2018-03-15 株式会社ディスコ パッケージデバイスチップの製造方法
JP2019050262A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
KR20190028311A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028317A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028310A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102631706B1 (ko) 2017-09-08 2024-01-30 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028315A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028322A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP7013085B2 (ja) 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
KR102631710B1 (ko) * 2017-09-08 2024-01-30 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP7058904B2 (ja) 2017-09-08 2022-04-25 株式会社ディスコ ウェーハの加工方法
JP2019050252A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
JP2019050263A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
JP2019050264A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
JP2019050261A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
JP2019050251A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
KR20190028323A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028321A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190028316A (ko) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102631711B1 (ko) * 2017-09-08 2024-01-30 가부시기가이샤 디스코 웨이퍼의 가공 방법
TWI766091B (zh) * 2017-09-08 2022-06-01 日商迪思科股份有限公司 晶圓之加工方法
TWI766094B (zh) * 2017-09-08 2022-06-01 日商迪思科股份有限公司 晶圓之加工方法
TWI766090B (zh) * 2017-09-08 2022-06-01 日商迪思科股份有限公司 晶圓之加工方法
JP7098221B2 (ja) 2017-09-08 2022-07-11 株式会社ディスコ ウェーハの加工方法
TWI789422B (zh) * 2017-09-08 2023-01-11 日商迪思科股份有限公司 晶圓之加工方法
KR102619266B1 (ko) * 2017-09-08 2023-12-28 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102581138B1 (ko) * 2017-09-08 2023-09-20 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102581132B1 (ko) * 2017-09-08 2023-09-20 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102581131B1 (ko) * 2017-09-08 2023-09-20 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102581127B1 (ko) * 2017-09-08 2023-09-20 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102569622B1 (ko) * 2017-09-19 2023-08-22 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102569623B1 (ko) * 2017-09-19 2023-08-22 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190032192A (ko) * 2017-09-19 2019-03-27 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190032191A (ko) * 2017-09-19 2019-03-27 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20190095134A (ko) 2018-02-05 2019-08-14 가부시기가이샤 디스코 분할 예정 라인의 검출 방법

Also Published As

Publication number Publication date
US20170186645A1 (en) 2017-06-29
JP6608694B2 (ja) 2019-11-20
TWI715663B (zh) 2021-01-11
KR20170077029A (ko) 2017-07-05
US10262899B2 (en) 2019-04-16
CN106997867B (zh) 2021-09-07
TW201735137A (zh) 2017-10-01
CN106997867A (zh) 2017-08-01
KR102505700B1 (ko) 2023-03-02

Similar Documents

Publication Publication Date Title
JP6608694B2 (ja) ウエーハの加工方法
US9640420B2 (en) Wafer processing method
JP6557081B2 (ja) ウエーハの加工方法
JP2017028160A (ja) ウエーハの加工方法
US20160172312A1 (en) Wafer processing method
JP2017054888A (ja) ウエーハの加工方法
JP2017092125A (ja) ウエーハの加工方法
JP2008182015A (ja) ウエーハの研削方法
JP2017005056A (ja) ウエーハの加工方法
JP2016063060A (ja) ウエーハの加工方法
JP2017022162A (ja) ウエーハの加工方法
JP2016082023A (ja) ウエーハの加工方法
JP6491055B2 (ja) ウエーハの加工方法
JP6487275B2 (ja) ウエーハの加工方法
US20230282486A1 (en) Wafer processing method
JP7325903B2 (ja) ウェーハの加工方法
JP2016025116A (ja) ウエーハの加工方法
KR20230012980A (ko) 웨이퍼의 처리 방법
TW202305904A (zh) 晶圓之處理方法
KR20220131832A (ko) 적층 웨이퍼의 가공 방법
TW202305906A (zh) 晶圓之處理方法
JP2018190833A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191024

R150 Certificate of patent or registration of utility model

Ref document number: 6608694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250