KR20190028317A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20190028317A
KR20190028317A KR1020180105772A KR20180105772A KR20190028317A KR 20190028317 A KR20190028317 A KR 20190028317A KR 1020180105772 A KR1020180105772 A KR 1020180105772A KR 20180105772 A KR20180105772 A KR 20180105772A KR 20190028317 A KR20190028317 A KR 20190028317A
Authority
KR
South Korea
Prior art keywords
wafer
sealing material
divided
cutting groove
line
Prior art date
Application number
KR1020180105772A
Other languages
English (en)
Other versions
KR102581138B1 (ko
Inventor
가츠히코 스즈키
유리 반
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20190028317A publication Critical patent/KR20190028317A/ko
Application granted granted Critical
Publication of KR102581138B1 publication Critical patent/KR102581138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은, 웨이퍼 표면에 피복된 카본 블랙을 포함하는 밀봉재를 통하여 얼라인먼트 공정을 실시 가능한 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
교차하여 형성된 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 각각 복수의 범프를 갖는 디바이스가 형성된 웨이퍼의 가공 방법으로서, 상기 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 절삭 블레이드에 의해 디바이스 칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성하는 절삭홈 형성 공정과, 상기 절삭홈 형성 공정을 실시한 후, 상기 절삭홈을 포함하는 상기 웨이퍼의 표면을 밀봉재로 밀봉하는 밀봉 공정과, 상기 밀봉 공정을 실시한 후, 상기 웨이퍼의 이면측으로부터 상기 디바이스 칩의 마무리 두께까지 상기 웨이퍼를 연삭하여 상기 절삭홈 내의 상기 밀봉재를 노출시키는 연삭 공정과, 상기 연삭 공정을 실시한 후, 상기 웨이퍼의 표면측으로부터 가시광 촬상 수단에 의해 상기 밀봉재를 투과하여 얼라인먼트 마크를 검출하고, 상기 얼라인먼트 마크에 기초하여 레이저 가공해야 할 상기 분할 예정 라인을 검출하는 얼라인먼트 공정과, 상기 얼라인먼트 공정을 실시한 후, 상기 밀봉재에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 상기 절삭홈 내의 상기 밀봉재의 내부에 위치시켜, 상기 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 레이저 빔을 조사하여, 상기 밀봉재의 내부에 개질층을 형성하는 개질층 형성 공정과, 상기 개질층 형성 공정을 실시한 후, 상기 절삭홈 내의 상기 밀봉재에 외력을 부여하여 상기 개질층을 분할 기점으로 하여 상기 밀봉재에 의해 표면 및 4 측면이 위요된 개개의 디바이스 칩으로 분할하는 분할 공정을 구비하고, 상기 얼라인먼트 공정은, 상기 가시광 촬상 수단에 의해 촬상하는 영역에 사광 수단에 의해 비스듬하게 광을 조사하면서 실시한다.

Description

웨이퍼의 가공 방법{METHOD FOR PROCESSING WAFER}
본 발명은, 웨이퍼를 가공하여 5S 몰드 패키지를 형성하는 웨이퍼의 가공 방법에 관한 것이다.
LSI나 NAND형 플래시 메모리 등의 각종 디바이스의 소형화 및 고밀도 실장화를 실현하는 구조로서, 예컨대 디바이스 칩을 칩 사이즈로 패키지화한 칩 사이즈 패키지(CSP)가 실용에 제공되고, 휴대전화나 스마트폰 등에 널리 사용되고 있다. 또한, 최근에는 이 CSP 중에서, 칩의 표면뿐만 아니라 전체 측면을 밀봉재로 밀봉한 CSP, 소위 5S 몰드 패키지가 개발되어 실용화되고 있다.
종래의 5S 몰드 패키지는, 이하의 공정에 의해 제작되고 있다.
(1) 반도체 웨이퍼(이하, 웨이퍼라고 약칭하는 경우가 있음)의 표면에 디바이스(회로) 및 범프라고 불리는 외부 접속 단자를 형성한다.
(2) 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 웨이퍼를 절삭하고, 디바이스 칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성한다.
(3) 웨이퍼의 표면을 카본 블랙이 들어 있는 밀봉재로 밀봉한다.
(4) 웨이퍼의 이면측을 디바이스 칩의 마무리 두께까지 연삭하여 절삭홈 내의 밀봉재를 노출시킨다.
(5) 웨이퍼의 표면은 카본 블랙이 들어 있는 밀봉재로 밀봉되어 있기 때문에, 웨이퍼 표면의 외주 부분의 밀봉재를 제거하여 타깃 패턴 등의 얼라인먼트 마크를 노출시키고, 이 얼라인먼트 마크에 기초하여 절삭해야 할 분할 예정 라인을 검출하는 얼라인먼트를 실시한다.
(6) 얼라인먼트에 기초하여, 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 웨이퍼를 절삭하여, 표면 및 전체 측면이 밀봉재로 밀봉된 5S 몰드 패키지로 분할한다.
전술한 바와 같이, 웨이퍼의 표면은 카본 블랙을 포함하는 밀봉재로 밀봉되어 있기 때문에, 웨이퍼 표면에 형성되어 있는 디바이스 등은 육안으로는 전혀 볼 수 없다. 이 문제를 해결하여 얼라인먼트를 가능하게 하기 위해서, 상기 (5)에서 기재한 바와 같이, 웨이퍼 표면의 밀봉재의 외주 부분을 제거하여 타깃 패턴 등의 얼라인먼트 마크를 노출시키고, 이 얼라인먼트 마크에 기초하여 절삭해야 할 분할 예정 라인을 검출하여 얼라인먼트를 실행하는 기술을 본 출원인은 개발하였다(일본 특허 공개 제2013-074021호 공보 및 일본 특허 공개 제2016-015438호 공보 참조).
[특허문헌 1] 일본 특허 공개 제2013-074021호 공보 [특허문헌 2] 일본 특허 공개 제2016-015438호 공보
그러나, 상기 공개 공보에 기재된 얼라인먼트 방법에서는, 다이싱용의 절삭 블레이드 대신에 에지 트리밍용의 폭이 넓은 절삭 블레이드를 스핀들에 장착하여 웨이퍼의 외주 부분의 밀봉재를 제거하는 공정이 필요하고, 절삭 블레이드의 교환 및 에지 트리밍에 의해 외주 부분의 밀봉재를 제거하는 시간이 걸려, 생산성이 나쁘다고 하는 문제가 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 웨이퍼 표면에 피복된 카본 블랙을 포함하는 밀봉재를 통하여 얼라인먼트 공정을 실시 가능한 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 교차하여 형성된 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 각각 복수의 범프를 갖는 디바이스가 형성된 웨이퍼의 가공 방법으로서, 상기 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 절삭 블레이드에 의해 디바이스 칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성하는 절삭홈 형성 공정과, 상기 절삭홈 형성 공정을 실시한 후, 상기 절삭홈을 포함하는 상기 웨이퍼의 표면을 밀봉재로 밀봉하는 밀봉 공정과, 상기 밀봉 공정을 실시한 후, 상기 웨이퍼의 이면측으로부터 상기 디바이스 칩의 마무리 두께까지 상기 웨이퍼를 연삭하여 상기 절삭홈 내의 상기 밀봉재를 노출시키는 연삭 공정과, 상기 연삭 공정을 실시한 후, 상기 웨이퍼의 표면측으로부터 가시광 촬상 수단에 의해 상기 밀봉재를 투과하여 얼라인먼트 마크를 검출하고, 상기 얼라인먼트 마크에 기초하여 레이저 가공해야 할 상기 분할 예정 라인을 검출하는 얼라인먼트 공정과, 상기 얼라인먼트 공정을 실시한 후, 상기 밀봉재에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 상기 절삭홈 내의 상기 밀봉재의 내부에 위치시켜, 상기 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 레이저 빔을 조사하여, 상기 밀봉재의 내부에 개질층을 형성하는 개질층 형성 공정과, 상기 개질층 형성 공정을 실시한 후, 상기 절삭홈 내의 상기 밀봉재에 외력을 부여하여 상기 개질층을 분할 기점으로 하여 상기 밀봉재에 의해 표면 및 4 측면이 위요(圍繞)된 개개의 디바이스 칩으로 분할하는 분할 공정을 구비하고, 상기 얼라인먼트 공정은, 상기 가시광 촬상 수단에 의해 촬상하는 영역에 사광(斜光) 수단에 의해 비스듬하게 광을 조사하면서 실시하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
본 발명의 웨이퍼 가공 방법에 따르면, 사광 수단에 의해 비스듬하게 광을 조사하면서 가시광 촬상 수단에 의해 밀봉재를 투과하여 웨이퍼에 형성된 얼라인먼트 마크를 검출하며, 얼라인먼트 마크에 기초하여 얼라인먼트를 실시할 수 있도록 하였기 때문에, 종래와 같이 웨이퍼 표면의 외주 부분의 밀봉재를 제거하지 않고, 간단히 얼라인먼트 공정을 실시할 수 있다.
따라서, 밀봉재에 대하여 투과성을 갖는 파장의 레이저 빔을 절삭홈 내의 밀봉재의 내부에 위치시켜, 웨이퍼의 표면측으로부터 레이저 빔을 조사하여, 절삭홈 내의 밀봉재의 내부에 개질층을 형성하고, 상기 개질층을 분할 기점으로 하여 웨이퍼를 상기 밀봉재에 의해 표면 및 4 측면이 위요된 개개의 디바이스 칩으로 분할할 수 있다.
도 1은 반도체 웨이퍼의 사시도이다.
도 2는 절삭홈 형성 공정을 도시한 사시도이다.
도 3은 밀봉 공정을 도시한 사시도이다.
도 4는 연삭 공정을 도시한 일부 단면 측면도이다.
도 5는 얼라인먼트 공정을 도시한 단면도이다.
도 6(A)는 개질층 형성 공정을 도시한 단면도, 도 6(B)는 개질층 형성 공정을 도시한 확대 단면도이다.
도 7은 분할 장치의 사시도이다.
도 8은 분할 단계를 도시한 단면도이다.
도 9는 분할 단계 실시 후의 웨이퍼의 일부 확대 단면도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 본 발명의 가공 방법으로 가공하는 데 알맞은 반도체 웨이퍼(이하, 단순히 웨이퍼라 약칭하는 경우가 있음)(11)의 표면측 사시도가 도시되어 있다.
반도체 웨이퍼(11)의 표면(11a)에 있어서는, 복수의 분할 예정 라인(스트리트)(13)이 격자형으로 형성되어 있고, 직교하는 분할 예정 라인(13)에 의해 구획된 각 영역에는 IC, LSI 등의 디바이스(15)가 형성되어 있다.
각 디바이스(15)의 표면에는 복수의 전극 범프(이하, 단순히 범프라고 약칭하는 경우가 있음)(17)를 갖고 있고, 웨이퍼(11)는 각각 복수의 범프(17)를 구비한 복수의 디바이스(15)가 형성된 디바이스 영역(19)과, 디바이스 영역(19)을 위요하는 외주 잉여 영역(21)을 그 표면에 구비하고 있다.
본 발명 실시형태의 웨이퍼의 가공 방법에서는, 우선, 제1 공정으로서, 웨이퍼(11)의 표면측으로부터 분할 예정 라인(13)을 따라 절삭 블레이드에 의해 디바이스 칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성하는 절삭홈 형성 공정을 실시한다. 이 절삭홈 형성 공정을 도 2를 참조하여 설명한다.
절삭 유닛(10)은, 스핀들(12)의 선단부에 착탈 가능하게 장착된 절삭 블레이드(14)와, 가시광 촬상 수단(가시광 촬상 유닛)(18)을 갖는 얼라인먼트 유닛(16)을 구비하고 있다. 가시광 촬상 유닛(18)은, 가시광으로 촬상하는 현미경 및 카메라를 갖고 있다.
절삭홈 형성 공정을 실시하기 전에, 우선 촬상 유닛(18)으로 웨이퍼(11)의 표면을 가시광으로 촬상하고, 각 디바이스(15)에 형성되어 있는 타깃 패턴 등의 얼라인먼트 마크를 검출하며, 이 얼라인먼트 마크에 기초하여 절삭해야 할 분할 예정 라인(13)을 검출하는 얼라인먼트를 실시한다.
얼라인먼트 실시 후, 화살표 R1 방향으로 고속 회전하는 절삭 블레이드(14)를 웨이퍼(11)의 표면(11a) 측으로부터 분할 예정 라인(13)을 따라 디바이스 칩의 마무리 두께에 상당하는 깊이로 절입시키고, 웨이퍼(11)를 흡인 유지한 도시하지 않은 척 테이블을 화살표 X1 방향으로 가공 이송함으로써, 분할 예정 라인(13)을 따라 절삭홈(23)을 형성하는 절삭홈 형성 공정을 실시한다.
이 절삭홈 형성 공정을, 절삭 유닛(10)을 분할 예정 라인(13)의 피치씩 가공 이송 방향 X1과 직교하는 방향으로 인덱싱 이송하면서, 제1 방향으로 신장되는 분할 예정 라인(13)을 따라 차례로 실시한다.
계속해서, 도시하지 않은 척 테이블을 90° 회전시킨 후, 제1 방향에 직교하는 제2 방향으로 신장되는 분할 예정 라인(13)을 따라 동일한 절삭홈 형성 공정을 차례로 실시한다.
절삭홈 형성 공정을 실시한 후, 도 3에 도시된 바와 같이, 웨이퍼(11)의 표면(11a)에 밀봉재(20)를 도포하여, 절삭홈(23)을 포함하는 웨이퍼(11)의 표면(11a)을 밀봉재로 밀봉하는 밀봉 공정을 실시한다. 밀봉재(20)는 유동성이 있기 때문에, 밀봉 공정을 실시하면, 절삭홈(23) 내에 밀봉재(20)가 충전된다.
밀봉재(20)로서는, 질량%로 에폭시 수지 또는 에폭시 수지+페놀 수지 10.3%, 실리카 필러 85.3%, 카본 블랙 0.1∼0.2%, 그 밖의 성분 4.2∼4.3%를 포함하는 조성으로 하였다. 그 밖의 성분으로는, 예컨대, 금속수산화물, 삼산화안티몬, 이산화규소 등을 포함한다.
이러한 조성의 밀봉재(20)로 웨이퍼(11)의 표면(11a)을 피복하여 웨이퍼(11)의 표면(11a)을 밀봉하면, 밀봉재(20) 내에 극히 소량 포함되어 있는 카본 블랙에 의해 밀봉재(20)가 흑색이 되기 때문에, 밀봉재(20)를 통해 웨이퍼(11)의 표면(11a)을 보는 것은 통상 곤란하다.
여기서, 밀봉재(20) 내에 카본 블랙을 혼입시키는 것은, 주로 디바이스(15)의 정전 파괴를 방지하기 위함이며, 현재 시점에서 카본 블랙을 함유하지 않는 밀봉재는 시판되고 있지 않다.
밀봉재(20)의 도포 방법은 특별히 한정되지 않지만, 범프(17)의 높이까지 밀봉재(20)를 도포하는 것이 바람직하고, 계속해서 에칭에 의해 밀봉재(20)를 에칭하여, 범프(17)의 헤드를 돌출시킨다.
밀봉 공정을 실시한 후, 웨이퍼(11)의 이면(11b) 측으로부터 디바이스 칩의 마무리 두께까지 웨이퍼(11)를 연삭하여, 제1 절삭홈(23) 내의 밀봉재(20)를 노출시키는 연삭 공정을 실시한다.
이 연삭 공정을 도 4를 참조하여 설명한다. 웨이퍼(11)의 표면(11a)에 표면 보호 테이프(22)를 접착하고, 연삭 장치의 척 테이블(24)에서 표면 보호 테이프(22)를 통해 웨이퍼(11)를 흡인 유지한다.
연삭 유닛(26)은, 스핀들 하우징(28) 내에 회전 가능하게 수용되어 도시하지 않은 모터에 의해 회전 구동되는 스핀들(30)과, 스핀들(30)의 선단에 고정된 휠 마운트(32)와, 휠 마운트(32)에 착탈 가능하게 장착된 연삭휠(34)을 포함하고 있다. 연삭휠(34)은, 환형의 휠 베이스(36)와, 휠 베이스(36)의 하단 외주에 고착된 복수의 연삭 지석(38)으로 구성된다.
연삭 공정에서는, 척 테이블(24)을 화살표 a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭휠(34)을 화살표 b로 나타내는 방향으로 예컨대 6000 rpm으로 회전시킴과 더불어, 도시하지 않은 연삭 유닛 이송 기구를 구동하여 연삭휠(34)의 연삭 지석(38)을 웨이퍼(11)의 이면(11b)에 접촉시킨다.
그리고, 연삭휠(34)을 소정의 연삭 이송 속도로 아래쪽으로 소정량 연삭 이송하면서 웨이퍼(11)의 이면(11b)을 연삭한다. 접촉식 또는 비접촉식 두께 측정 게이지로 웨이퍼(11)의 두께를 측정하면서, 웨이퍼(11)를 소정의 두께, 예컨대 100 ㎛로 연삭하여, 절삭홈(23) 내에 매설된 밀봉재(20)를 노출시킨다.
연삭 공정을 실시한 후, 웨이퍼(11)의 표면(11a) 측으로부터 가시광 촬상 수단에 의해 밀봉재(20)를 통해 웨이퍼(11)의 표면(11a)을 촬상하고, 웨이퍼(11)의 표면(11a)에 형성되어 있는 적어도 2개의 타깃 패턴 등의 얼라인먼트 마크를 검출하며, 이들 얼라인먼트 마크에 기초하여 레이저 가공해야 할 분할 예정 라인(13)을 검출하는 얼라인먼트 공정을 실시한다.
이 얼라인먼트 공정에 대해서, 도 5를 참조하여 상세히 설명한다. 얼라인먼트 공정을 실시하기 전에, 웨이퍼(11)의 이면(11b) 측을 외주부가 환형 프레임(F)에 장착된 다이싱 테이프(T)에 접착한다.
얼라인먼트 공정에서는, 도 5에 도시된 바와 같이, 다이싱 테이프(T)를 통해 레이저 가공 장치의 척 테이블(40)에서 웨이퍼(11)를 흡인 유지하고, 웨이퍼(11)의 표면(11a)을 밀봉하고 있는 밀봉재(20)를 위쪽으로 노출시킨다. 그리고, 클램프(42)로 환형 프레임(F)을 클램프하여 고정한다.
얼라인먼트 공정에서는, 절삭 장치의 가시광 촬상 유닛(18)과 동일한 레이저 가공 장치의 가시광 촬상 유닛(18A)의 CCD 등의 촬상 소자로 웨이퍼(11)의 표면(11a)을 촬상한다. 그러나, 밀봉재(20) 내에는 실리카 필러, 카본 블랙 등의 성분이 포함되어 있고, 또한 밀봉재(20)의 표면에는 요철이 있기 때문에, 가시광 촬상 유닛(18A)의 수직 조명에서는 밀봉재(20)를 투과하여 웨이퍼(11)의 표면(11a)을 촬상하여도, 촬상 화상의 초점이 맞지 않아 부옇게 되어 버려, 타깃 패턴 등의 얼라인먼트 마크를 검출하는 것이 곤란하다.
그래서, 본 실시형태의 얼라인먼트 공정에서는, 가시광 촬상 유닛(18A)의 수직 조명에 덧붙여 사광 수단(31)으로부터 촬상 영역에 비스듬하게 광을 조사하고, 촬상 화상의 초점이 맞지 않아 부옇게 되는 것을 개선하여, 얼라인먼트 마크의 검출을 가능하게 하고 있다.
사광 수단(31)으로부터 조사하는 광은 백색광이 바람직하고, 웨이퍼(11)의 표면(11a)에 대한 입사각은 30°∼60°의 범위 내가 바람직하다. 바람직하게는, 가시광 촬상 유닛(18A)은, 노광 시간 등을 조정할 수 있는 익스포저를 구비하고 있다.
계속해서, 이들 얼라인먼트 마크를 연결한 직선이 가공 이송 방향과 평행해지도록 척 테이블(40)을 θ 회전시키고, 얼라인먼트 마크와 분할 예정 라인(13)의 중심과의 거리만큼 도 2에 도시된 절삭 유닛(10)을 가공 이송 방향 X1과 직교하는 방향으로 더 이동시킴으로써, 절삭해야 할 분할 예정 라인(13)을 검출한다.
얼라인먼트 공정을 실시한 후, 도 6(A)에 도시된 바와 같이, 웨이퍼(11)의 표면(11a) 측으로부터 분할 예정 라인(13)을 따라 레이저 가공 장치의 레이저 헤드(집광기)(46)로부터 밀봉재(20)에 대하여 투과성을 갖는 파장(예컨대 1064 ㎚)의 레이저 빔(LB)을 그 집광점을 절삭홈(23) 내의 밀봉재(20)의 내부에 위치시켜 조사하고, 척 테이블(40)을 화살표 X1 방향으로 가공 이송함으로써, 절삭홈(23) 내의 밀봉재(20)의 내부에 도 6(B)에 도시된 바와 같은 개질층(25)을 형성하는 개질층 형성 공정을 실시한다.
이 개질층 형성 공정을, 제1 방향으로 신장되는 분할 예정 라인(13)을 따라 차례로 실시한 후, 척 테이블(40)을 90° 회전시키고, 제1 방향에 직교하는 제2 방향으로 신장되는 분할 예정 라인(13)을 따라 차례로 실시한다.
개질층 형성 공정 실시 후, 도 7에 도시된 분할 장치(50)를 사용하여 웨이퍼(11)에 외력을 부여하고, 웨이퍼(11)를 개개의 디바이스 칩(27)으로 분할하는 분할 단계를 실시한다. 도 7에 도시된 분할 장치(50)는, 환형 프레임(F)을 유지하는 프레임 유지 수단(52)과, 프레임 유지 수단(52)에 유지된 환형 프레임(F)에 장착된 다이싱 테이프(T)를 확장하는 테이프 확장 수단(54)을 구비하고 있다.
프레임 유지 수단(52)은, 환형의 프레임 유지 부재(56)와, 프레임 유지 부재(56)의 외주에 설치된 고정 수단으로서의 복수의 클램프(58)로 구성된다. 프레임 유지 부재(56)의 상면은 환형 프레임(F)을 배치하는 배치면(56a)을 형성하고 있고, 이 배치면(56a) 상에 환형 프레임(F)이 배치된다.
그리고, 배치면(56a) 상에 배치된 환형 프레임(F)은, 클램프(58)에 의해 프레임 유지 수단(56)에 고정된다. 이와 같이 구성된 프레임 유지 수단(52)은 테이프 확장 수단(54)에 의해 상하 방향으로 이동 가능하게 지지되어 있다.
테이프 확장 수단(54)은, 환형의 프레임 유지 부재(56)의 내측에 설치된 확장 드럼(60)을 구비하고 있다. 확장 드럼(60)의 상단은 덮개(62)로 폐쇄되어 있다. 이 확장 드럼(60)은, 환형 프레임(F)의 내경보다 작고, 환형 프레임(F)에 장착된 다이싱 테이프(T)에 접착되는 웨이퍼(11)의 외경보다 큰 내경을 갖고 있다.
확장 드럼(60)은 그 하단에 일체적으로 형성된 지지 플랜지(64)를 갖고 있다. 테이프 확장 수단(54)은 환형의 프레임 유지 부재(56)를 상하 방향으로 이동시키는 구동 수단(66)을 더 구비하고 있다. 이 구동 수단(66)은 지지 플랜지(64) 상에 설치된 복수의 에어 실린더(68)로 구성되어 있고, 그 피스톤 로드(70)는 프레임 유지 부재(56)의 하면에 연결되어 있다.
복수의 에어 실린더(68)로 구성된 구동 수단(66)은, 환형의 프레임 유지 부재(56)를, 그 배치면(56a)이 확장 드럼(60)의 상단인 덮개(62)의 표면과 대략 동일 높이가 되는 기준 위치와, 확장 드럼(60)의 상단보다 소정량 아래쪽의 확장 위치 사이에서 상하 방향으로 이동한다.
이상과 같이 구성된 분할 장치(50)를 이용하여 실시하는 웨이퍼(11)의 분할 공정에 대해서 도 8을 참조하여 설명한다. 도 8(A)에 도시된 바와 같이, 웨이퍼(11)를 다이싱 테이프(T)를 통해 지지한 환형 프레임(F)을, 프레임 유지 부재(56)의 배치면(56a) 상에 배치하고, 클램프(58)에 의해 프레임 유지 부재(56)에 고정한다. 이때, 프레임 유지 부재(56)는 그 배치면(56a)이 확장 드럼(60)의 상단과 대략 동일 높이가 되는 기준 위치에 위치된다.
계속해서, 에어 실린더(68)를 구동하여 프레임 유지 부재(56)를 도 8(B)에 도시된 확장 위치로 하강시킨다. 이에 따라, 프레임 유지 부재(56)의 배치면(56a) 상에 고정되어 있는 환형 프레임(F)을 하강시키기 위해서, 환형 프레임(F)에 장착된 다이싱 테이프(T)는 확장 드럼(60)의 상단 가장자리에 접촉하여 주로 반경 방향으로 확장된다.
그 결과, 다이싱 테이프(T)에 접착되어 있는 웨이퍼(11)에는 방사상으로 인장력이 작용한다. 이와 같이 웨이퍼(11)에 방사상으로 인장력이 작용하면, 분할 예정 라인(13)을 따라 밀봉재(20) 내에 형성된 개질층(25)이 분할 기점으로 되어 웨이퍼(11)가 개질층(25)을 따라 도 9의 확대도에 도시된 바와 같이 할단되고, 밀봉재(20)에 의해 표면 및 4 측면이 위요된 개개의 디바이스 칩(27)으로 분할된다.
10 : 절삭 유닛 11 : 반도체 웨이퍼
13 : 분할 예정 라인 14 : 절삭 블레이드
15 : 디바이스 16 : 얼라인먼트 유닛
17 : 전극 범프 18, 18A : 촬상 유닛
20 : 밀봉재 23 : 절삭홈
25 : 개질층 26 : 연삭 유닛
27 : 디바이스 칩 31 : 사광 수단
34 : 연삭휠 38 : 연삭 지석
46 : 레이저 헤드(집광기) 50 : 분할 장치

Claims (1)

  1. 교차하여 형성된 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 각각 복수의 범프를 갖는 디바이스가 형성된 웨이퍼의 가공 방법으로서,
    상기 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 절삭 블레이드에 의해 디바이스 칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성하는 절삭홈 형성 공정과,
    상기 절삭홈 형성 공정을 실시한 후, 상기 절삭홈을 포함하는 상기 웨이퍼의 표면을 밀봉재로 밀봉하는 밀봉 공정과,
    상기 밀봉 공정을 실시한 후, 상기 웨이퍼의 이면측으로부터 상기 디바이스 칩의 마무리 두께까지 상기 웨이퍼를 연삭하여 상기 절삭홈 내의 상기 밀봉재를 노출시키는 연삭 공정과,
    상기 연삭 공정을 실시한 후, 상기 웨이퍼의 표면측으로부터 가시광 촬상 수단에 의해 상기 밀봉재를 투과하여 얼라인먼트 마크를 검출하고, 상기 얼라인먼트 마크에 기초하여 레이저 가공해야 할 상기 분할 예정 라인을 검출하는 얼라인먼트 공정과,
    상기 얼라인먼트 공정을 실시한 후, 상기 밀봉재에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 상기 절삭홈 내의 상기 밀봉재의 내부에 위치시켜, 상기 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 레이저 빔을 조사하여, 상기 밀봉재의 내부에 개질층을 형성하는 개질층 형성 공정과,
    상기 개질층 형성 공정을 실시한 후, 상기 절삭홈 내의 상기 밀봉재에 외력을 부여하여 상기 개질층을 분할 기점으로 하여 상기 밀봉재에 의해 표면 및 4 측면이 위요(圍繞)된 개개의 디바이스 칩으로 분할하는 분할 공정
    을 포함하고,
    상기 얼라인먼트 공정은, 상기 가시광 촬상 수단에 의해 촬상하는 영역에 사광(斜光) 수단에 의해 비스듬하게 광을 조사하면서 실시하는 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020180105772A 2017-09-08 2018-09-05 웨이퍼의 가공 방법 KR102581138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017172839A JP6918418B2 (ja) 2017-09-08 2017-09-08 ウェーハの加工方法
JPJP-P-2017-172839 2017-09-08

Publications (2)

Publication Number Publication Date
KR20190028317A true KR20190028317A (ko) 2019-03-18
KR102581138B1 KR102581138B1 (ko) 2023-09-20

Family

ID=65441994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180105772A KR102581138B1 (ko) 2017-09-08 2018-09-05 웨이퍼의 가공 방법

Country Status (6)

Country Link
JP (1) JP6918418B2 (ko)
KR (1) KR102581138B1 (ko)
CN (1) CN109473351A (ko)
DE (1) DE102018215247A1 (ko)
SG (1) SG10201807747VA (ko)
TW (1) TWI789422B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7368098B2 (ja) * 2019-04-17 2023-10-24 株式会社ディスコ ウエーハの加工方法
CN110744731B (zh) * 2019-10-30 2021-07-27 许昌学院 一种基于光电控制的晶片切片设备
US11908831B2 (en) 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219655A (ja) * 1990-01-24 1991-09-27 Mitsubishi Electric Corp 半導体装置のリード平坦性測定装置
JP2004200258A (ja) * 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd バンプ検査装置および検査方法
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
JP2007190596A (ja) * 2006-01-20 2007-08-02 Seiko Epson Corp 基体の製造方法、フレキシブル回路基板、電気光学装置、電子機器
KR20090071364A (ko) * 2007-12-27 2009-07-01 가부시기가이샤 디스코 보호막 피복 장치
JP2011216789A (ja) * 2010-04-01 2011-10-27 Nikon Corp 位置検出装置、重ね合わせ装置、位置検出方法およびデバイスの製造方法
JP2013074021A (ja) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd アライメント方法
JP2014003274A (ja) * 2012-05-25 2014-01-09 Nitto Denko Corp 半導体装置の製造方法及びアンダーフィル材
JP2016015438A (ja) 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法
JP2017022280A (ja) * 2015-07-13 2017-01-26 株式会社ディスコ ウエーハの加工方法
JP2017028160A (ja) * 2015-07-24 2017-02-02 株式会社ディスコ ウエーハの加工方法
JP2017054888A (ja) * 2015-09-08 2017-03-16 株式会社ディスコ ウエーハの加工方法
JP2017117990A (ja) * 2015-12-25 2017-06-29 株式会社ディスコ ウエーハの加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010024064A (ja) * 2008-07-15 2010-02-04 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド
JP5474630B2 (ja) * 2010-03-30 2014-04-16 トッパン・フォームズ株式会社 電子部品およびその製造方法、部品実装基板
US9085685B2 (en) * 2011-11-28 2015-07-21 Nitto Denko Corporation Under-fill material and method for producing semiconductor device
JP6157890B2 (ja) * 2013-03-26 2017-07-05 日東電工株式会社 アンダーフィル材、封止シート及び半導体装置の製造方法
CN105102179B (zh) * 2013-03-27 2017-04-26 浜松光子学株式会社 激光加工装置及激光加工方法
JP2016166120A (ja) * 2015-03-06 2016-09-15 三星ダイヤモンド工業株式会社 積層基板の加工方法及びレーザ光による積層基板の加工装置
JP2017022162A (ja) * 2015-07-07 2017-01-26 株式会社ディスコ ウエーハの加工方法
CN107924877B (zh) * 2015-08-11 2020-08-28 株式会社村田制作所 高频模块及其制造方法
JP6506137B2 (ja) * 2015-08-17 2019-04-24 株式会社ディスコ 貼り合せ基板の加工方法
JP2017107984A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219655A (ja) * 1990-01-24 1991-09-27 Mitsubishi Electric Corp 半導体装置のリード平坦性測定装置
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
JP2004200258A (ja) * 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd バンプ検査装置および検査方法
JP2007190596A (ja) * 2006-01-20 2007-08-02 Seiko Epson Corp 基体の製造方法、フレキシブル回路基板、電気光学装置、電子機器
KR20090071364A (ko) * 2007-12-27 2009-07-01 가부시기가이샤 디스코 보호막 피복 장치
JP2011216789A (ja) * 2010-04-01 2011-10-27 Nikon Corp 位置検出装置、重ね合わせ装置、位置検出方法およびデバイスの製造方法
JP2013074021A (ja) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd アライメント方法
JP2014003274A (ja) * 2012-05-25 2014-01-09 Nitto Denko Corp 半導体装置の製造方法及びアンダーフィル材
JP2016015438A (ja) 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法
JP2017022280A (ja) * 2015-07-13 2017-01-26 株式会社ディスコ ウエーハの加工方法
JP2017028160A (ja) * 2015-07-24 2017-02-02 株式会社ディスコ ウエーハの加工方法
JP2017054888A (ja) * 2015-09-08 2017-03-16 株式会社ディスコ ウエーハの加工方法
JP2017117990A (ja) * 2015-12-25 2017-06-29 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
KR102581138B1 (ko) 2023-09-20
JP2019050252A (ja) 2019-03-28
JP6918418B2 (ja) 2021-08-11
CN109473351A (zh) 2019-03-15
TWI789422B (zh) 2023-01-11
TW201913783A (zh) 2019-04-01
DE102018215247A1 (de) 2019-03-14
SG10201807747VA (en) 2019-04-29

Similar Documents

Publication Publication Date Title
CN109473396B (zh) 晶片的加工方法
KR102581138B1 (ko) 웨이퍼의 가공 방법
KR20190028321A (ko) 웨이퍼의 가공 방법
KR20190028316A (ko) 웨이퍼의 가공 방법
KR102581129B1 (ko) 웨이퍼의 가공 방법
KR102619266B1 (ko) 웨이퍼의 가공 방법
KR102581127B1 (ko) 웨이퍼의 가공 방법
KR102581128B1 (ko) 웨이퍼의 가공 방법
CN109494189B (zh) 晶片的加工方法
JP7007052B2 (ja) ウェーハの加工方法
KR102631706B1 (ko) 웨이퍼의 가공 방법
JP7098224B2 (ja) ウェーハの加工方法
KR102581131B1 (ko) 웨이퍼의 가공 방법
KR20190028300A (ko) 웨이퍼의 가공 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant