JP2017102903A - メモリ管理メカニズムを具備する電子システム - Google Patents
メモリ管理メカニズムを具備する電子システム Download PDFInfo
- Publication number
- JP2017102903A JP2017102903A JP2016200814A JP2016200814A JP2017102903A JP 2017102903 A JP2017102903 A JP 2017102903A JP 2016200814 A JP2016200814 A JP 2016200814A JP 2016200814 A JP2016200814 A JP 2016200814A JP 2017102903 A JP2017102903 A JP 2017102903A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- electronic system
- bit line
- hierarchical
- tier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Dram (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】本発明の電子システムは、運営データにアクセスするプロセッサと、プロセッサに結合されて運営データの制限された量を格納するバッファーリングキャッシュメモリと、バッファーリングキャッシュメモリに結合されて運営データの流れを維持するメモリコントローラと、メモリコントローラに結合されたメモリサブシステムと、を備え、メモリサブシステムは、高速制御バスによってタイミングが重要な運営データを格納する第1階層メモリと、減少性能制御バスによってタイミングが重要でない運営データを格納する第2階層メモリと、を含む。
【選択図】図1
Description
2)個別的な格納セルに格納されたビット値がBL308及び−BL310をバイアス(bias)する。
3)ポジティブフィードバックがBL308及び−BL310をそれぞれVDD332及びVSS334に強制する。
4)印加されたCS318がBL308及び−BL310を反映するDQ320及び−DQ322をアクティブにする。
5)set_high336及びset_low338がBL308と−BL310との隔離を否定する。
6)次のビット値を読み出す準備として、イコライズ制御信号304が印加されてBL308及び−BL310をVDD/2電圧306でプリチャージする。
102 プロセッサアレイ
104 第1プロセッサ
105 高速ローカルメモリ
106 第2プロセッサ
108 N−1番目のプロセッサ
110 N番目のプロセッサ
112 バッファーリングキャッシュメモリ(ローカルキャッシュメモリ)
113 運営データ
114 メモリコントローラ
116 メモリサブシステム
118 第1階層メモリ
120 第2階層メモリ
122 メモリデータバス
124 高速制御バス(主制御バス)
126 減少性能制御バス(副制御バス)
201 第2階層格納アレイ
202 格納セルアレイ
204 アレイセグメント
206 ワードライン
208 グローバルワードラインドライバー
210 グローバルワードライン
212 データビットライン
301 ローカルビットライン感知増幅器
302 ビットラインプリチャージ回路
304 イコライズ制御信号
306 VDD/2電圧
308 ビットライン(BL)
310 相補ビットライン(−BL)
312 シャントトランジスタ
314 ビットラインフィードバック回路
316 ビットラインフォロワ
318 チップ選択信号(CS)
320 データ出力(DQ)
322 相補データ出力(−DQ)
324 上部NMOSトランジスタ
326 上部PMOSトランジスタ
328 下部NMOSトランジスタ
330 下部PMOSトランジスタ
332 VDD
334 VSS
336 制御ラインセット_ハイ(set_high)
338 制御ラインセット_ロー(set_low)
401 追加的な容量
402 個別的な格納メモリセル
404 ポリシリコン配線
Claims (15)
- 運営データにアクセスするプロセッサと、
前記プロセッサに結合されて前記運営データの制限された量を格納するバッファーリングキャッシュメモリと、
前記バッファーリングキャッシュメモリに結合されて前記運営データの流れを維持するメモリコントローラと、
前記メモリコントローラに結合されたメモリサブシステムと、を備え、
前記メモリサブシステムは、
高速制御バスによってタイミングが重要な前記運営データを格納する第1階層メモリと、
減少性能制御バスによってタイミングが重要でない前記運営データを格納する第2階層メモリと、を含むことを特徴とする電子システム。 - 前記第2階層メモリは、前記第1階層メモリよりも更に多い容量及び更に長い遅延時間を提供することを特徴とする請求項1に記載の電子システム。
- 前記第2階層メモリは、ビットラインフィードバック回路を有する変形されたローカルビットライン感知増幅器を含むことを特徴とする請求項1に記載の電子システム。
- 前記第2階層メモリは、格納セルアレイに結合されたグローバルワードラインドライバーを含むことを特徴とする請求項1に記載の電子システム。
- 前記第2階層メモリは、ビットラインのためのポリシリコン配線を有する格納セルアレイを含むことを特徴とする請求項1に記載の電子システム。
- 前記第1階層メモリは、、アドレスライン増幅器及びサブワードラインドライバーを含む低遅延(low latency)素子であり、
前記第2階層メモリは、前記アドレスライン増幅器及び前記サブワードラインドライバーを含まない高容量(higher capacity)素子であることを特徴とする請求項1に記載の電子システム。 - 前記第2階層メモリは、ビットラインプリチャージ回路を有する変形されたローカルビットライン感知増幅器を含むことを特徴とする請求項1に記載の電子システム。
- 前記第2階層メモリは、グローバルワードラインをアレイセグメントに直接結合させるグローバルワードラインドライバーを含むことを特徴とする請求項1に記載の電子システム。
- 前記第2階層メモリは、前記第1階層メモリよりも更に多いアレイセグメントを含むことを特徴とする請求項1に記載の電子システム。
- 前記第2階層メモリは、ビットラインフィードバック回路に結合された制御ラインセット_ハイ及び制御ラインセット_ローを含む変形されたローカルビットライン感知増幅器を含むことを特徴とする請求項1に記載の電子システム。
- 前記第2階層メモリは、グローバルワードラインドライバー、最適化されたローカルビットライン感知増幅器、及びビットラインのためのポリシリコン配線によって、前記第1階層メモリよりも30%〜50%更に大きい容量を含むことを特徴とする請求項1に記載の電子システム。
- 前記第2階層メモリは、格納セルアレイ内の追加的な容量及びビットラインのためのポリシリコン配線を含むことを特徴とする請求項1に記載の電子システム。
- 前記第2階層メモリは、前記第1階層メモリのローカルビットライン感知増幅器よりも狭い幅のトランジスタを有する最適化されたローカルビットライン感知増幅器を含むことを特徴とする請求項1に記載の電子システム。
- 前記メモリサブシステムは、1つのモジュールに実装された前記第1階層メモリ及び前記第2階層メモリを含むことを特徴とする請求項1に記載の電子システム。
- 前記メモリコントローラは、前記第1階層メモリに低い遅延(latency)アクセスを提供し、前記第2階層メモリに高い遅延(latency)アクセスを提供することを特徴とする請求項1に記載の電子システム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562262493P | 2015-12-03 | 2015-12-03 | |
US62/262,493 | 2015-12-03 | ||
US15/174,986 | 2016-06-06 | ||
US15/174,986 US9934154B2 (en) | 2015-12-03 | 2016-06-06 | Electronic system with memory management mechanism and method of operation thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017102903A true JP2017102903A (ja) | 2017-06-08 |
JP2017102903A5 JP2017102903A5 (ja) | 2019-10-03 |
Family
ID=58799726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016200814A Pending JP2017102903A (ja) | 2015-12-03 | 2016-10-12 | メモリ管理メカニズムを具備する電子システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US9934154B2 (ja) |
JP (1) | JP2017102903A (ja) |
KR (1) | KR20170065433A (ja) |
CN (1) | CN106847331B (ja) |
TW (1) | TWI724036B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018196628A (ja) * | 2017-05-24 | 2018-12-13 | 株式会社大一商会 | 遊技機 |
JP2018196631A (ja) * | 2017-05-24 | 2018-12-13 | 株式会社大一商会 | 遊技機 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102353859B1 (ko) | 2017-11-01 | 2022-01-19 | 삼성전자주식회사 | 컴퓨팅 장치 및 비휘발성 듀얼 인라인 메모리 모듈 |
US11288070B2 (en) | 2019-11-04 | 2022-03-29 | International Business Machines Corporation | Optimization of low-level memory operations in a NUMA environment |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969063A (ja) * | 1995-06-07 | 1997-03-11 | Hitachi Ltd | 低電力メモリシステム |
JP2007323192A (ja) * | 2006-05-30 | 2007-12-13 | Toshiba Corp | キャッシュメモリ装置および処理方法 |
US20100095048A1 (en) * | 2008-10-10 | 2010-04-15 | Andreas Bechtolsheim | Self-contained densely packed solid-state storage subsystem |
JP2011118469A (ja) * | 2009-11-30 | 2011-06-16 | Toshiba Corp | メモリ管理装置およびメモリ管理方法 |
US20120137075A1 (en) * | 2009-06-09 | 2012-05-31 | Hyperion Core, Inc. | System and Method for a Cache in a Multi-Core Processor |
US20130254488A1 (en) * | 2012-03-20 | 2013-09-26 | Stefanos Kaxiras | System and method for simplifying cache coherence using multiple write policies |
WO2014203383A1 (ja) * | 2013-06-20 | 2014-12-24 | 株式会社日立製作所 | 異種メモリを混載したメモリモジュール、及びそれを搭載した情報処理装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6384439B1 (en) | 1998-02-02 | 2002-05-07 | Texas Instruments, Inc. | DRAM memory cell and array having pass transistors with recessed channels |
US6992919B2 (en) | 2002-12-20 | 2006-01-31 | Integrated Magnetoelectronics Corporation | All-metal three-dimensional circuits and memories |
US7203123B2 (en) * | 2004-12-08 | 2007-04-10 | Infineon Technologies Ag | Integrated DRAM memory device |
US7483422B2 (en) * | 2005-02-10 | 2009-01-27 | International Business Machines Corporation | Data processing system, method and interconnect fabric for selective link information allocation in a data processing system |
KR101498673B1 (ko) * | 2007-08-14 | 2015-03-09 | 삼성전자주식회사 | 반도체 드라이브, 그것의 데이터 저장 방법, 그리고 그것을포함한 컴퓨팅 시스템 |
US8335122B2 (en) * | 2007-11-21 | 2012-12-18 | The Regents Of The University Of Michigan | Cache memory system for a data processing apparatus |
US8671263B2 (en) | 2011-02-03 | 2014-03-11 | Lsi Corporation | Implementing optimal storage tier configurations for a workload in a dynamic storage tiering system |
KR101246475B1 (ko) | 2011-05-25 | 2013-03-21 | 에스케이하이닉스 주식회사 | 반도체 셀 및 반도체 소자 |
US8738875B2 (en) | 2011-11-14 | 2014-05-27 | International Business Machines Corporation | Increasing memory capacity in power-constrained systems |
BR112014013390A2 (pt) | 2011-12-20 | 2017-06-13 | Intel Corp | redução de potência parcial dinâmica de cache de lado de memória em hierarquia de memória de 2 níveis |
US8873329B1 (en) * | 2012-01-17 | 2014-10-28 | Rambus Inc. | Patterned memory page activation |
US8811110B2 (en) | 2012-06-28 | 2014-08-19 | Intel Corporation | Configuration for power reduction in DRAM |
US11687292B2 (en) * | 2013-02-26 | 2023-06-27 | Seagate Technology Llc | Data update management in a cloud computing environment |
US9342443B2 (en) * | 2013-03-15 | 2016-05-17 | Micron Technology, Inc. | Systems and methods for memory system management based on thermal information of a memory system |
JP2014191622A (ja) * | 2013-03-27 | 2014-10-06 | Fujitsu Ltd | 処理装置 |
US9710226B1 (en) * | 2013-07-16 | 2017-07-18 | Rambus Inc. | Unsuccessful write retry buffer |
-
2016
- 2016-06-06 US US15/174,986 patent/US9934154B2/en active Active
- 2016-09-08 KR KR1020160115818A patent/KR20170065433A/ko not_active Application Discontinuation
- 2016-10-07 TW TW105132465A patent/TWI724036B/zh active
- 2016-10-09 CN CN201610880974.2A patent/CN106847331B/zh active Active
- 2016-10-12 JP JP2016200814A patent/JP2017102903A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969063A (ja) * | 1995-06-07 | 1997-03-11 | Hitachi Ltd | 低電力メモリシステム |
JP2007323192A (ja) * | 2006-05-30 | 2007-12-13 | Toshiba Corp | キャッシュメモリ装置および処理方法 |
US20100095048A1 (en) * | 2008-10-10 | 2010-04-15 | Andreas Bechtolsheim | Self-contained densely packed solid-state storage subsystem |
US20120137075A1 (en) * | 2009-06-09 | 2012-05-31 | Hyperion Core, Inc. | System and Method for a Cache in a Multi-Core Processor |
JP2011118469A (ja) * | 2009-11-30 | 2011-06-16 | Toshiba Corp | メモリ管理装置およびメモリ管理方法 |
US20130254488A1 (en) * | 2012-03-20 | 2013-09-26 | Stefanos Kaxiras | System and method for simplifying cache coherence using multiple write policies |
WO2014203383A1 (ja) * | 2013-06-20 | 2014-12-24 | 株式会社日立製作所 | 異種メモリを混載したメモリモジュール、及びそれを搭載した情報処理装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018196628A (ja) * | 2017-05-24 | 2018-12-13 | 株式会社大一商会 | 遊技機 |
JP2018196631A (ja) * | 2017-05-24 | 2018-12-13 | 株式会社大一商会 | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
CN106847331B (zh) | 2019-11-26 |
TWI724036B (zh) | 2021-04-11 |
TW201729069A (zh) | 2017-08-16 |
KR20170065433A (ko) | 2017-06-13 |
US20170161201A1 (en) | 2017-06-08 |
US9934154B2 (en) | 2018-04-03 |
CN106847331A (zh) | 2017-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8009459B2 (en) | Circuit for high speed dynamic memory | |
JP5343544B2 (ja) | 半導体メモリ、半導体装置およびシステム | |
US10073790B2 (en) | Electronic system with memory management mechanism and method of operation thereof | |
RU2641478C2 (ru) | Полупроводниковое запоминающее устройство | |
US9176553B2 (en) | Semiconductor device employing DVFS function | |
US9767885B2 (en) | Semiconductor systems for fast sensing speed and correct amplification | |
JP2017102903A (ja) | メモリ管理メカニズムを具備する電子システム | |
KR20170060739A (ko) | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 | |
JP5018786B2 (ja) | コンパイルドメモリ、asicチップおよびコンパイルドメモリのレイアウト方法 | |
TWI771090B (zh) | 記憶體裝置、記憶體輸入/輸出以及形成記憶體裝置的方法 | |
JP2008108417A (ja) | 低電力dram及びその駆動方法 | |
EP3939042B1 (en) | Area-efficient dual-port and multi-port memory cell for sram | |
US20020054530A1 (en) | Method and apparatus for refreshing semiconductor memory | |
KR101861647B1 (ko) | 메모리 시스템 및 그 리프레시 제어 방법 | |
WO2023273554A1 (zh) | 读出电路结构 | |
JP3345282B2 (ja) | 半導体集積回路装置の設計方法 | |
JP2009230787A (ja) | メモリ装置、メモリ制御方法 | |
WO2011161798A1 (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 | |
TW202230352A (zh) | 記憶體電路架構 | |
KR20150052632A (ko) | 반도체장치 | |
KR20220045222A (ko) | 기록 전용 모드 레지스터 비트로 지향되는 독출 명령에 응답하여 장치 상태를 제공하기 위한 방법 및 이를 사용하는 메모리 장치 및 시스템 | |
JP2001344969A (ja) | 半導体記憶装置 | |
Ha | Understanding and improving the energy efficiency of DRAM | |
JP2003257184A (ja) | 半導体記憶装置 | |
TW202401264A (zh) | 具有合併在基板上的記憶庫的記憶體裝置,以及操作記憶體裝置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190822 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190822 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200703 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200703 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200714 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200721 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20200828 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20200901 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20201208 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20210119 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20210302 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20210302 |