KR20220045222A - 기록 전용 모드 레지스터 비트로 지향되는 독출 명령에 응답하여 장치 상태를 제공하기 위한 방법 및 이를 사용하는 메모리 장치 및 시스템 - Google Patents

기록 전용 모드 레지스터 비트로 지향되는 독출 명령에 응답하여 장치 상태를 제공하기 위한 방법 및 이를 사용하는 메모리 장치 및 시스템 Download PDF

Info

Publication number
KR20220045222A
KR20220045222A KR1020227008592A KR20227008592A KR20220045222A KR 20220045222 A KR20220045222 A KR 20220045222A KR 1020227008592 A KR1020227008592 A KR 1020227008592A KR 20227008592 A KR20227008592 A KR 20227008592A KR 20220045222 A KR20220045222 A KR 20220045222A
Authority
KR
South Korea
Prior art keywords
memory device
mode register
write
memory
command
Prior art date
Application number
KR1020227008592A
Other languages
English (en)
Inventor
매튜 에이. 프래더
란달 제이. 루니
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20220045222A publication Critical patent/KR20220045222A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

모드 레지스터의 하나 이상의 기록 전용 비트에 대한 모드 레지스터 독출(MRR) 명령을 수신하는 것에 응답하여, 메모리 장치가, 기록 전용 모드 레지스터와는 상이한 메모리 장치의 메모리 어레이의 하나 이상의 셀로부터 메모리 장치에 관한 메모리 장치의 상태를 나타내는 데이터를 독출하도록 구성되는, 메모리 장치, 메모리 시스템 및 이를 작동하는 방법이 개시된다. 데이터에는 장치 설정, 환경 조건, 사용 통계, 메타데이터, 기능 지원, 기능 구현, 장치 상태, 온도 등이 포함될 수 있다. 상태 정보 모드는 선택적으로 활성화 또는 비활성화될 수 있다. 메모리 장치는 DDR5 DRAM 메모리 장치를 포함할 수 있다.

Description

기록 전용 모드 레지스터 비트로 지향되는 독출 명령에 응답하여 장치 상태를 제공하기 위한 방법 및 이를 사용하는 메모리 장치 및 시스템
관련 출원에 대한 상호 참조
본 출원은 2019년 8월 21일에 출원된 미국 가출원 번호 62/889,954의 이익을 주장하며, 그 전문이 참조로 여기에 포함된다.
기술분야
본 개시는 일반적으로 기록 전용 모드 레지스터 비트로부터 상태 독출을 제공하기 위한 방법 및 이를 사용하는 메모리 장치 및 시스템에 관한 것이다.
메모리 장치는 컴퓨터, 무선 통신 장치, 카메라, 디지털 디스플레이 등과 같은 다양한 전자 장치와 관련된 정보를 저장하기 위해 널리 사용된다. 정보는 메모리 셀의 다양한 상태를 프로그래밍하여 저장된다. 자기 하드 디스크, RAM(Random Access Memory), ROM(Read Only Memory), SRAM(Static RAM), DRAM(Dynamic RAM), SDRAM(Synchronous Dynamic RAM) 등 다양한 유형의 메모리 장치가 존재한다. 메모리 장치는 휘발성 또는 비휘발성일 수 있다. 메모리 장치를 개선하는 것은 일반적으로 다른 메트릭 중에서도, 메모리 셀 밀도 증가, 독출/기록 속도 증가 또는 작동 대기 시간 감소, 신뢰성 증가, 데이터 보유 증가, 전력 소비 감소 또는 제조 비용 감소를 포함할 수 있다.
도 1은 본 기술의 일 실시예에 따른 메모리 장치를 개략적으로 예시하는 단순화된 블록도이다.
도 2는 본 기술의 일 실시예에 따른 메모리 시스템을 개략적으로 예시하는 단순화된 블록도이다.
도 3은 본 기술의 일 실시예에 따른 메모리 장치를 동작시키는 방법을 예시하는 흐름도이다.
도 4는 본 기술의 일 실시예에 따른 메모리 장치를 동작시키는 방법을 예시하는 흐름도이다.
메모리 장치는 종종 시스템 및/또는 사용자 데이터의 저장만을 위한 대형 메모리 어레이에 더하여, 장치 상태 정보(예: 장치 설정, 환경 조건, 사용 통계, 메타데이터, 기능 지원, 기능 구현, 장치 상태, 온도 등)를 저장하는 데 사용되는 모드 레지스터와 같은 별도의 저장 영역을 포함한다. 이러한 모드 레지스터의 대부분에는 독출 전용 또는 독출/기록 기능이 제공되지만 설계 제약 조건(아래에 자세히 설명됨)은 때때로 일부 모드 레지스터 비트의 기능을 제한하여, 독출 작업을 신뢰할 수 없게 만들거나, 금지하거나, 불가능하게 만들 수 있다. 기록 전용 비트를 처리하는 한 가지 접근 방식은 이러한 비트에 대한 MRW(모드 레지스터 기록) 명령이 의도한 대로 기록 작업을 일으키지만 이러한 비트에 대한 MRR(모드 레지스터 독출) 명령이 데이터 없음을 반환하도록 구성하는 것이다(예: 저장된 실제 데이터에 관계없이 이러한 비트의 내용에 대해 0을 반환). 이러한 기록 전용 비트에 대한 MRR 명령에 응답 없음을 제공하면(예: 0 반환) 버스 대역폭이 낭비되어, 많은 애플리케이션에서 최적이 아닌 메모리 장치 성능을 초래할 수 있다.
따라서, 본 기술의 몇몇 실시예는, 기록 전용 모드 레지스터 비트로 지향되는 모드 레지스터 독출 명령에 응답하여, 메모리 장치가 목표 기록 전용 모드 레지스터 비트에 저장되지 않은 장치 상태 정보(가령, 장치 설정, 환경 조건, 사용 통계, 메타데이터, 기능 지원, 기능 구현, 장치 상태, 온도, 등)를 반환하게 하는, 메모리 장치, 메모리 장치 포함하는 시스템, 및 메모리 장치 동작 방법을 지향한다. 이러한 배열은 메모리 장치의 상태를 나타내는 데이터를 획득하신 시간 감소 및 버스 활용 개선과 같이, 여러가지 장점을 안겨준다.
도 1은 본 기술의 일 실시예에 따른 메모리 장치(100)를 개략적으로 도시한 블록도이다. 메모리 장치(100)는 메모리 어레이(150)와 같은 메모리 셀의 어레이를 포함할 수 있다. 메모리 어레이(150)는 복수의 뱅크(예를 들어, 도 1의 예에서 뱅크 0-15)를 포함할 수 있고, 각 뱅크는 복수의 워드 라인(WL), 복수의 비트 라인(BL), 및 워드 라인과 비트 라인의 교차점에 배치된 복수의 메모리 셀을 포함할 수 있다. 워드 라인(WL)의 선택은 행 디코더(140)에 의해 수행되고 비트 라인(BL)의 선택은 열 디코더(145)에 의해 수행될 수 있다. 스위치로 기능할 수 있는, 트랜스퍼 게이트(TG)를 통해, 적어도 하나의 메인 I/O 라인 쌍(MIOT/B)에 각각 결합될 수 있는 적어도 하나의 개별 로컬 I/O 라인 쌍(LIOT/B)에 연결되도록, 그리고 대응하는 비트 라인 BL에 대해, 감지 증폭기(SAMP)가 제공될 수 있다.
메모리 장치(100)는 명령 신호(CMD) 및 어드레스 신호(ADDR)를 각각 수신하기 위해 명령 버스 및 어드레스 버스에 연결된 명령 및 어드레스 단자를 포함하는 복수의 외부 단자를 사용할 수 있다. 메모리 장치는 칩 선택 신호 CS를 수신하는 칩 선택 단자, 클럭 신호 CK 및 CKF를 수신하는 클럭 단자, 데이터 클럭 신호 WCK 및 WCKF를 수신하는 데이터 클럭 단자, 데이터 단자 DQ, RDQS, DBI 및 DMI, 전원 공급 단자 VDD, VSS, VDDQ 및 VSSQ 및 온-다이 종단 단자 ODT를 더 포함할 수 있다.
명령 단자 및 어드레스 단자는 외부로부터 어드레스 신호 및 뱅크 어드레스 신호를 공급받을 수 있다. 어드레스 단자에 공급된 어드레스 신호 및 뱅크 어드레스 신호는 명령/어드레스 입력 회로(105)를 통해 어드레스 디코더(110)로 전달될 수 있다. 어드레스 디코더(110)는 어드레스 신호를 수신하고, 디코딩된 행 어드레스 신호(XADD)를 행 디코더(140)에 공급할 수 있고, 디코딩된 열 어드레스 신호(YADD)를 열 디코더(145)로 공급할 수 있다. 어드레스 디코더(110)는 또한 뱅크 어드레스 신호(BADD)를 수신하고 행 디코더(140)와 열 디코더(145) 모두에 뱅크 어드레스 신호를 공급할 수 있다.
명령 및 어드레스 단자에는 메모리 컨트롤러로부터 명령 신호(CMD), 어드레스 신호(ADDR) 및 칩 선택 신호(CS)가 공급될 수 있다. 명령 신호는 메모리 컨트롤러로부터의 다양한 메모리 명령(예를 들어, 독출 명령 및 기록 명령을 포함할 수 있는 액세스 명령 포함)을 나타낼 수 있다. 선택 신호(CS)는 명령 및 어드레스 단자에 제공된 명령 및 어드레스에 응답하기 위해 메모리 장치(100)를 선택하는 데 사용될 수 있다. 활성 CS 신호가 메모리 장치(100)에 제공되면, 명령 및 어드레스가 디코딩될 수 있고 메모리 동작이 수행될 수 있다. 명령 신호들(CMD)은 명령/어드레스 입력 회로(105)를 통해 명령 디코더(115)에 내부 명령 신호들(ICMD)로서 제공될 수 있다. 명령 디코더(115)는 예를 들어 워드 라인을 선택하기 위한 행 명령 신호 및 비트 라인을 선택하기 위한 열 명령 신호와 같이, 메모리 동작을 수행하기 위한 다양한 내부 신호들 및 명령들을 생성하기 위해 내부 명령 신호들(ICMD)을 디코딩하는 회로들을 포함할 수 있다. 내부 명령 신호에는 클럭 명령 CMDCK와 같은 출력 및 입력 활성화 명령도 포함될 수 있다.
독출 명령이 발행되고 행 어드레스 및 열 어드레스가 독출 명령과 함께 적시에 공급되면, 이들 행 어드레스 및 열 어드레스에 의해 지정된 메모리 어레이(150)의 메모리 셀로부터 독출 데이터가 독출될 수 있다. 독출 명령은 명령 디코더(115)에 의해 수신될 수 있어서, 독출 데이터가 데이터 단자 DQ, RDQS, DBI, 및 DMI로부터 RDQS 클럭 신호에 따라 독출/기록 증폭기(155) 및 입출력 회로(160)를 통해 출력될 수 있도록, 입/출력 회로(160)에 내부 명령을 제공할 수 있다. 독출 데이터는 메모리 장치(100), 예를 들어 모드 레지스터(도 1에 도시되지 않음)에 프로그래밍될 수 있는 독출 레이턴시 정보(RL)에 의해 정의된 시간에 제공될 수 있다. 독출 레이턴시 정보(RL)는 CK 클럭 신호의 클럭 주기로 정의될 수 있다. 예를 들어, 독출 레이턴시 정보(RL)는 연관된 독출 데이터가 제공될 때 독출 명령이 메모리 장치(100)에 의해 수신된 후의 CK 신호의 클럭 사이클의 수일 수 있다.
기록 명령이 발행되고 행 어드레스와 열 어드레스가 적시에 공급되면 WCK 및 WCKF 클럭 신호에 따라 데이터 단자(DQ, DBI, DMI)에 기록 데이터가 공급될 수 있다. 기록 명령은 명령 디코더(115)에 의해 수신될 수 있어서, 기록 데이터가 입출력 회로(160)의 데이터 수신기에 의해 수신되고 입출력 회로(160) 및 독출/기록 증폭기(155)를 통해 메모리 어레이(150)에 공급될 수 있도록, 입출력 회로(160)에 내부 명령을 제공할 수 있다. 기록 데이터는 행 어드레스 및 열 어드레스에 의해 지정된 메모리 셀에 기록될 수 있다. 기록 데이터는 기록 레이턴시(WL) 정보에 의해 정의된 시간에 데이터 단자에 제공될 수 있다. 기록 레이턴시 WL 정보는 메모리 장치(100), 예를 들어 모드 레지스터(도 1에 도시되지 않음)에 프로그래밍될 수 있다. 기록 레이턴시(WL) 정보는 CK 클럭 신호의 클럭 주기로 정의될 수 있다. 예를 들어, 기록 레이턴시 정보(WL)는 연관된 기록 데이터가 수신될 때 기록 명령이 메모리 장치(100)에 의해 수신된 후의 CK 신호의 클럭 사이클의 수일 수 있다.
전원 단자에는 전원 전위 VDD 및 VSS가 공급될 수 있다. 이러한 전원 전위(VDD, VSS)는 내부 전압 생성 회로(170)에 공급될 수 있다. 내부 전압 생성 회로(170)는 전원 전위(VDD, VSS)에 기초하여 다양한 내부 전위(VPP, VOD, VARY, VPERI, 등)를 생성할 수 있다. 내부 전위(VPP)는 행 디코더(140)에서 사용될 수 있고, 내부 전위(VOD 및 VARY)는 메모리 어레이(150)에 포함된 감지 증폭기에서 사용될 수 있으며, 내부 전위(VPERI)는 다른 많은 회로 블록에서 사용될 수 있다.
전원 단자에는 전원 전위(VDDQ)가 공급될 수도 있다. 전원 전위(VDDQ)는 전원 전위(VSS)와 함께 입/출력 회로(160)에 공급될 수 있다. 전원 전위(VDDQ)는 본 기술의 일 실시예에서의 전원 전위(VDD)와 동일한 전위일 수 있다. 전원 전위(VDDQ)는 본 기술의 다른 실시예에서 전원 전위(VDD)와 다른 전위일 수 있다. 다만, 입출력 회로(160)에서 발생하는 전원 노이즈가 다른 회로 블록으로 전파되지 않도록 전용 전원 전위(VDDQ)를 입출력 회로(160)에 사용할 수 있다.
온-다이 종단 단자(들)에는 온-다이 종단 신호(ODT)가 공급될 수 있다. 온-다이 종단 신호 ODT는 입력/출력 회로(160)에 공급되어, 메모리 장치(100)로 하여금 온-다이 종단 모드에 들어가도록(예를 들어, 메모리 장치(100)의 나머지 단자들 중 하나 이상에서 기결정된 숫자의 임피던스 레벨 중 하나를 제공하도록) 지시할 수 있다.
클럭 단자 및 데이터 클럭 단자에는 외부 클럭 신호 및 상보적 외부 클럭 신호가 공급될 수 있다. 외부 클럭 신호(CK, CKF, WCK, WCKF)는 클럭 입력 회로(120)에 공급될 수 있다. CK 및 CKF 신호는 상보적일 수 있고, WCK 및 WCKF 신호도 상보적일 수 있다. 상보 클럭 신호는 반대 클럭 레벨을 가질 수 있고 동시에 반대 클럭 레벨 사이에서 전환할 수 있다. 예를 들어, 클럭 신호가 로우 클럭 레벨에 있을 때 상보적 클럭 신호는 하이 레벨에 있고, 클럭 신호가 하이 클럭 레벨에 있을 때 상보적 클럭 신호가 로우 클럭 레벨에 있다. 또한, 클럭 신호가 로우 클럭 레벨에서 하이 클럭 레벨로 천이할 때 상보적 클럭 신호가 하이 클럭 레벨에서 로우 클럭 레벨로 천이하고 클럭 신호가 하이 클럭 레벨에서 로우 클럭 레벨로 천이할 때 상보적 클럭 신호는 로우 클럭 레벨에서 하이 클럭 레벨로 전환한다.
클럭 입력 회로(120)에 포함된 입력 버퍼는 외부 클럭 신호를 수신할 수 있다. 예를 들어, 명령 디코더(115)로부터의 CKE 신호에 의해 활성화(enable)될 때, 입력 버퍼는 CK 및 CKF 신호와 WCK 및 WCKF 신호를 수신할 수 있다. 클럭 입력 회로(120)는 외부 클럭 신호를 수신하여 내부 클럭 신호(ICLK)를 생성할 수 있다. 내부 클럭 신호(ICLK)는 내부 클럭 회로(130)에 공급될 수 있다. 내부 클럭 회로(130)는 명령/어드레스 입력 회로(105)로부터 수신된 내부 클럭 신호(ICLK) 및 클럭 인에이블 신호(CKE)에 기초하여 다양한 위상 및 주파수 제어된 내부 클럭 신호를 제공할 수 있다. 예를 들어, 내부 클럭 회로(130)는 내부 클럭 신호 ICLK를 수신하는 그리고 다양한 클럭 신호를 명령 디코더(115)에 제공하는 클럭 경로(도 1에 도시되지 않음)를 포함할 수 있다. 내부 클럭 회로(130)는 입/출력(IO) 클럭 신호를 더 제공할 수 있다. IO 클럭 신호는 입출력 회로(160)에 공급될 수 있고, 독출 데이터의 출력 타이밍 및 기록 데이터의 입력 타이밍을 결정하기 위한 타이밍 신호로 사용될 수 있다. IO 클럭 신호는 다중 클럭 주파수로 제공되어, 데이터가 서로 다른 데이터 레이트로 메모리 장치(100)에서 출력 및 입력될 수 있다. 높은 메모리 속도가 필요한 경우 보다 높은 클럭 주파수가 바람직할 수 있다. 낮은 전력 소비가 필요한 경우 보다 낮은 클럭 주파수가 바람직할 수 있다. 내부 클럭 신호(ICLK)도 타이밍 생성기(135)로 공급되어 다양한 내부 클럭 신호를 생성할 수 있다.
메모리 장치(100)는 다양한 데이터(예를 들어, 장치 상태 정보)를 저장하기 위한 하나 이상의 레지스터(118)를 더 포함할 수 있다. 모드 레지스터(118)는 독출 전용 비트, 독출 기록 비트, 기록 전용 비트, 또는 이들의 임의의 조합을 포함할 수 있다. 일부 실시예에서, 모드 레지스터(118)는 바이트 크기의 어드레스 지정 가능한 부분으로 배열될 수 있으며, 각각의 개별적으로 어드레스 지정 가능한 모드 레지스터는 8비트를 포함한다. 독출-기록 및 기록 전용 모드 레지스터 비트는 기록될 데이터가 CA 인터페이스를 통해 제공되는 모드 레지스터 기록(MRW) 명령에 응답하여 기록될 수 있으며, 독출-기록 및 독출 전용 모드 레지스터 비트는 저장된 데이터가 DQ 데이터 단자를 통해 출력되는 모드 레지스터 독출(MRR) 명령에 응답하여 독출될 수 있다. 모드 레지스터(118)는 또한 메모리 장치(100)의 다양한 구성요소에 의해 내부적으로, 그러나, 메모리 장치의 단자와 데이터 교환없이, 독출 및 기록될 수 있다(예를 들어, 독출 전용 모드 레지스터 비트를 장치 상태 정보로 채우고, 기록 전용 모드 레지스터 비트의 상태를 결정하는, 등).
일부 모드 레지스터는 중앙에 위치할 수 있으며(예를 들어, 모드 레지스터를 저장하는 데 전용인 메모리 장치의 영역에), 저장한 정보를 이용하는 회로에 중앙 모드 레지스터를 연결하기 위해 장치 전체에 제어 회로가 분산된다. 그러나 다른 모드 레지스터는 모드 레지스터가 관련 설정을 저장하는 회로 근처에 물리적으로 위치할 수 있다. 따라서, 이러한 모드 레지스터 중 일부는 추가 회로로 혼잡한 메모리 장치 영역에 위치하기 때문에, 그리고 MRR 명령을 통해 해당 모드 레지스터의 가독성을 제공하는 데 사용될 회로의 부피가 클 수 있으므로, 이러한 모드 레지스터에는 MRR 명령에 대한 응답으로 모드 레지스터(또는 그 안의 특정 비트)를 독출하기 위한 회로가 제공되지 않을 수 있고, 따라서, 기록 전용으로 간주될 수 있다(또는 기록 전용 비트를 포함함). 이러한 기록 전용 모드 레지스터(또는 기록 전용 모드 레지스터 비트)에 저장된 정보가 여전히 메모리 장치 자체에 액세스할 수 있고, 메모리 장치는 메모리 장치의 동작 중 정보에 액세스할 수 있지만(예: 모드 레지스터 비트의 상태를 회로 구현 상태 머신에 대한 입력으로 사용), MRR 명령에 응답하여 내부의 정보를 출력할 수 없다는 것은 메모리 장치의 사용자가 일반적으로 정보를 사용할 수 없다는 것을 의미한다. 기록 전용 레지스터 또는 비트에서 정보 독출을 위해 MRR 명령에 응답하는 한 가지 접근 방식은 미리 결정된 비트(예: 일반적으로 0)를 반환하는 것을 포함한다. 그러나 이 접근 방식의 단점은 버스 활용도가 낮고 그에 따라 메모리 장치 성능이 최적에 못미친다는 것이다.
본 개시의 일 실시예에 따르면, 메모리 장치(100)와 같은 메모리 장치는 MRR 명령이 목표로 하는 기록 전용 비트에 저장되지 않은 장치 상태 정보를 반환함으로써 모드 레지스터(모드 레지스터(118)와 같은)의 기록 전용 비트에 대한 MRR 명령에 응답하도록 구성될 수 있다. 반환되도록 구성된 장치 상태 정보는 예를 들어 기능 구현, 기능 지원, 장치 성능, 장치 상태, 장치 구성, 환경 정보(예: 온도) 등을 포함한, 다양한 유형의 정보 중 임의의 것을 포함할 수 있다. 기록 전용 모드 레지스터 비트에 대한 MRR 명령에 대한 응답으로 장치 상태 정보를 반환함으로써, 버스 활용도를 높일 수 있고 메모리 장치에 대한 추가 장치 상태 정보를 보다 쉽게 사용할 수 있다.
예를 들어, 본 개시의 일 실시예에 따르면, 바이트-크기 모드 레지스터는 DRAM 메모리 장치의 리프레시 기능에 관한 정보를 저장하도록 구성될 수 있다. 이러한 예시적인 모드 레지스터가 아래의 표 1에 예시되어 있다.
기능 레지스터 유형 피연산자 데이터
리프레시 레이트 R OP[2:0] 000B: RFU001B: tREFI x1 (1x 리프레시 레이트), <80℃ 명목
010B: tREFI x1 (1x 리프레시 레이트), 80-85℃ 명목
011B: tREFI /2 (2x 리프레시 레이트), 85-90℃ 명목
100B: tREFI /2 (2x 리프레시 레이트), 90-95℃ 명목
101B: tREFI /2 (2x 리프레시 레이트), >95℃ 명목
110B: RFU
111B: RFU
리프레시 인터벌 레이트 인디케이터 SR/W OP[3] DRAM 상태 독출 (SR):
0B: 구현없음 (디폴트)
1B: 구현
호스트 기록 (W):
0B: 비활성화 (디폴트)
1B: 활성화
리프트레시 tRFC 모드 R/W OP[4] 0B: 정규 리프레시 모드 (tRFC1)
1B: 정밀 입도 리프레시 모드 (tRFC2)
RFU (차후 사용을 위한 예비) RFU OP[6:5] RFU
TUF (온도 업데이트 플래그) R OP[7] 0B: 최종 MR4 독출 이래 OP[3:1] 변화없음 (디폴트)
1B: 최종 MR4 독출 이래 OP[3:1] 변화
표 1을 참조하여 알 수 있는 바와 같이, 피연산자 OP[3]를 갖는 MR 비트는 호스트로부터 수신되는 리프레시 명령이 지정된 리프레시 명령이 지정된 리프레시 레이트를 포함할 것인지 여부를 나타내는 호스트로부터 수신된 정보를 저장한다. 이 비트는 기록 전용 비트(예를 들어, MRR 명령에 의해 독출 불가)이지만, 메모리 장치는 메모리 장치가 리프레시 최적화 기능을 지원하는지 여부에 관한 장치 상태 정보를 반환하도록 구성될 수 있다(예를 들어, 메모리 장치가 호스트로부터 수신한 지정된 리프레시 레이트를 사용). 사용 중에, OP[3] 비트는 0 또는 1을 저장하여, Refresh Internal Rate Indication 기능이 호스트에 의해 제공되는지(즉, 1로) 제공되지 않는지(즉, 0으로) 여부를 표시한다. 그러나 이 OP[3] 비트가 MRR 연산의 대상이 될 때, 레지스터에 저장된 값을 반환하는 대신, 메모리 장치는 리프레시 최적화 기능에 대한 지원이 메모리 장치에 의해 구현되는지(즉, 1로) 아닌지(즉, 0으로) 여부를 나타내는 장치 상태 정보를 반환할 것이다.
다른 실시예에서, 다른 장치 상태 정보는, 장치 온도, 장치 상태, 장치 구성 등을 포함하여, 하나 이상의 기록 전용 모드 레지스터 비트를 목표로 하는 MRR 명령에 응답하여 제공될 수 있다. 이와 관련하여, 본 개시의 일 양태에 따르면, 특정 기록 전용 모드 레지스터 비트를 대상으로 하는 MRR 명령에 응답하여 반환될 장치 상태 정보는 다른 모드 레지스터에 명시도리 수 있어서, 정보가 사용자 구성 가능 형태일 수 있다.
본 개시의 다른 양태에 따르면, 하나 이상의 기록 전용 모드 레지스터 비트를 목표로 하는 MRR 명령에 응답하여 장치 상태 정보를 제공하는 전술한 접근 방식은 메모리 장치 및/또는 메모리 모듈의 최종 사용자에 의해 활성화 또는 비활성화될 수 있다. 예를 들어, 기능이 구성 가능한 일 실시예에서, 기능은 해당 모드 레지스터 값을 변경함으로써 활성화 또는 비활성화될 수 있다. 메모리 장치에 명령을 전송하거나, 메모리 장치 입력에 인가된 전압을 변경하는 것과 같이, 전술한 기능을 활성화 및 비활성화하는 다른 접근 방식도 사용될 수 있다.
도 2는 본 기술의 일 실시예에 따른 메모리 시스템(200)을 개략적으로 예시하는 단순화된 블록도이다. 메모리 시스템(200)은 메모리 모듈(220)(예를 들어, DIMM(dual in-line memory module))에 작동 가능하게 연결된 호스트 장치(210)를 포함한다. 메모리 모듈(220)은 버스(240)에 의해 복수의 메모리 장치(250)에 동작 가능하게 연결된 컨트롤러(230)를 선택적으로 포함할 수 있다. 메모리 모듈(220)은 선택적으로, 컨트롤러(230)에 추가로 또는 컨트롤러(230) 대신에 등록 클럭 드라이버(RCD)를 포함할 수 있다.
도 3은 본 기술의 일 실시예에 따른 메모리 시스템(예를 들어, 하나 이상의 메모리 장치를 포함하는 메모리 모듈)을 동작시키는 방법을 예시하는 흐름도이다. 방법은 메모리 장치에서, 기록 전용 모드 레지스터로부터 데이터를 독출하기 위하도록을 수신하는 단계를 포함한다(박스 310). 본 개시의 일 양태에 따르면, 박스(310)의 수신 기능은 위의 도 1에 더 상세히 예시된 바와 같이 명령/어드레스 입력 회로(105)로 구현될 수 있다. 방법은 이 명령에 응답하여 메모리 장치에 대한 장치 상태 정보를 독출 및/또는 출력하는 단계를 더 포함하며, 장치 상태 정보는 기록 전용 모드 레지스터에 저장되지 않다(박스 320). 본 개시의 일 양태에 따르면, 박스(320)의 출력 기능은 위의 도 1에 더 상세히 예시된 바와 같이 입/출력 회로(160)로 구현될 수 있다.
도 4는 본 기술의 일 실시예에 따른 메모리 시스템(예를 들어, 하나 이상의 메모리 장치를 포함하는 메모리 모듈)을 동작시키는 방법을 예시하는 흐름도이다. 방법은 메모리 장치에서, 데이터를 기록 전용 모드 레지스터에 저장하기 위한 제1 명령을 수신하는 단계를 포함한다(박스 410). 본 개시의 일 양태에 따르면, 박스(410)의 수신 기능은 위의 도 1에 더 상세히 예시된 바와 같이 명령/어드레스 입력 회로(105)로 구현될 수 있다. 방법은 제1 명령에 응답하여, 기록 전용 모드 레지스터에 데이터를 저장하는 단계를 더 포함한다(박스 420). 본 개시의 일 양태에 따르면, 박스(420)의 저장 기능은 위의 도 1에 더 상세히 예시된 바와 같이 모드 레지스터(118)로 구현될 수 있다. 방법은 메모리 장치에서, 기록 전용 모드 레지스터로부터 데이터를 독출하기 위한 제2 명령을 수신하는 단계를 더 포함한다(박스 430). 본 개시의 일 양태에 따르면, 박스(430)의 수신 기능은 위의 도 1에 더 상세히 예시된 바와 같이 명령/어드레스 입력 회로(105)로 구현될 수 있다. 방법은 제2 명령에 응답하여, 메모리 장치에 대한 장치 상태 정보를 독출 및/또는 출력하는 단계를 더 포함하고, 장치 상태 정보는 기록 전용 모드 레지스터에 저장되지 않는다(박스 440). 본 개시의 일 양태에 따르면, 박스(440)의 출력 특징은 위의 도 1에 더 상세히 예시된 바와 같이 입/출력 회로(160)로 구현될 수 있다.
위에서 설명된 방법은 가능한 구현을 설명하고 있으며, 이러한 동작 및 단계가 재배열되거나 달리 수정될 수 있고 다른 구현이 가능하다는 점에 유의해야 한다. 또한, 둘 이상의 방법으로부터의 실시예들이 결합될 수 있다.
전술한 예시적인 실시예에서, 메모리 모듈 및 장치가 DRAM 장치와 관련하여 예시되고 설명되었지만, 본 기술의 실시예는 SRAM, SDRAM, NAND 및/또는 NOR 플래시, 상변화 메모리(PCM), 자기 RAM(MRAM), 강유전체 RAM(FeRAM) 등을 포함하는 다른 메모리 기술에 적용될 수 있다. 게다가, 비록 메모리 모듈이 9개의 메모리 장치를 갖는 듀얼 인라인 메모리 모듈(DIMM)로서 예시되고 설명되었지만, 본 개시의 실시예는 더 많거나 더 적은 수의 메모리 장치를 포함하거나 및/또는 다른 메모리 모듈 또는 패키지 형식을 포함할 수 있다(예: SIMM(Single In-Line Memory Module), SODIMM(Small Outline DIMM), SIPP(Single In-Line Pin Package), 맞춤형 메모리 패키지 등).
본 명세서에 기술된 정보 및 신호는 다양한 상이한 기술 및 기법 중 임의의 것을 사용하여 표현될 수 있다. 예를 들어, 위의 설명 전체에서 참조될 수 있는 데이터, 명령, 명령어, 정보, 신호, 비트, 기호 및 칩은 전압, 전류, 전자기파, 자기장 또는 입자, 광학 필드 또는 입자, 또는 이들의 임의의 조합으로 표현될 수 있다. 일부 도면은 신호를 단일 신호로 나타낼 수 있다. 그러나, 당업자는 신호가 신호의 버스를 나타낼 수 있고, 여기서 버스는 다양한 비트 폭을 가질 수 있음을 이해할 것이다.
메모리 장치를 포함하여 본 명세서에서 논의된 장치는 실리콘, 게르마늄, 실리콘-게르마늄 합금, 갈륨 비소, 갈륨 질화물 등과 같은 반도체 기판 또는 다이 상에 형성될 수 있다. 일부 경우에, 기판은 반도체 웨이퍼이다. 다른 경우에, 기판은 SOG(silicon-on-glass) 또는 SOP(silicon-on-sapphire)와 같은 SOI(silicon-on-insulator) 기판, 또는 다른 기판 상의 반도체 재료의 에피택셜 층일 수 있다. 기판의 전도도, 또는 기판의 하위 영역은 인, 붕소 또는 비소를 포함하지만 이에 제한되지 않는 다양한 화학종을 사용하여 도핑을 통해 제어될 수 있다. 도핑은 기판의 초기 형성 또는 성장 동안, 이온 주입에 의해, 또는 임의의 다른 도핑 수단에 의해 수행될 수 있다.
본 명세서에 설명된 기능은 하드웨어적으로, 프로세서에 의해 실행되는 소프트웨어에 의해, 펌웨어로, 또는 이들의 임의의 조합으로 구현될 수 있다. 다른 예 및 구현은 본 개시 및 첨부된 청구범위의 범위 내에 있다. 기능을 구현하는 특징들은, 또한 기능들 중 일부가 다른 물리적 위치에서 구현되도록 분산되는 것을 포함하여, 다양한 위치에 물리적으로 위치할 수 있다.
청구범위를 포함하여 본 명세서에 사용된 바와 같이, 항목의 목록(예를 들어, "~ 중 적어도 하나" 또는 "~중 하나 이상의"와 같은 문구가 앞에 붙는 항목의 목록)에서 사용되는 "또는"은 예를 들어, A, B 또는 C 중 적어도 하나의 목록이 A 또는 B 또는 C 또는 AB 또는 AC 또는 BC 또는 ABC(즉, A 및 B 및 C)를 의미하는 포괄적 목록을 나타낸다. 또한, 본 명세서에 사용된 바와 같이, "~에 기초한"이라는 문구는 폐쇄된 조건 세트에 대한 참조로 해석되어서는 안 된다. 예를 들어, "조건 A에 기초한"으로 설명된 예시적인 단계는 본 개시의 범위를 벗어나지 않고 조건 A 및 조건 B 모두에 기반할 수 있다. 다시 말해서, 본 명세서에서 "~에 기초한"이라는 문구는 "적어도 부분적으로 ~에 기초한"이라는 문구와 동일한 방식으로 해석되어야 한다.
전술한 내용으로부터, 본 발명의 특정 실시예가 예시의 목적으로 여기에 설명되었지만, 본 발명의 범위를 벗어나지 않고 다양한 수정이 이루어질 수 있음을 이해할 것이다. 오히려, 전술한 설명에서, 본 기술의 실시예에 대한 철저하고 가능한 설명을 제공하기 위해 다수의 특정 세부사항이 논의된다. 그러나, 관련 기술 분야의 숙련자는 본 개시내용이 하나 이상의 특정 세부사항 없이 실시될 수 있음을 인식할 것이다. 다른 예에서, 메모리 시스템 및 장치와 자주 관련된 잘 알려진 구조 또는 동작은 기술의 다른 측면을 모호하게 하는 것을 피하기 위해 도시되지 않거나 상세하게 설명되지 않다. 일반적으로, 여기에 개시된 특정 실시예에 더하여 다양한 다른 장치, 시스템 및 방법이 본 기술의 범위 내에 있을 수 있음을 이해해야 한다.

Claims (26)

  1. 메모리 장치에서, 기록 전용 모드 레지스터로부터 데이터를 독출하기 위한 명령을 수신하는 단계; 그리고
    상기 명령에 응답하여, 기록 전용 모드 레지스터와 상이한 메모리 장치의 메모리 어레이의 하나 이상의 셀로부터, 메모리 장치의 상태를 나타내는 데이터를 독출하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 메모리 장치의 상태 정보 모드가 활성화(enable)됨을 결정하는 단계를 더 포함하고, 상기 데이터를 독출하는 단계는 상기 결정에 적어도 부분적으로 기초하는, 방법.
  3. 제2항에 있어서, 상기 메모리 장치의 상태 정보 모드가 활성화됨을 결정하는 단계는 상기 메모리 장치의 다른 모드 레지스터에 저장된 설정을 독출하는 단계를 포함하는 방법.
  4. 제1항에 있어서, 상기 메모리 장치의 상태를 나타내는 데이터는 장치 설정, 환경 조건, 사용 통계, 메타데이터, 기능 지원(feature support), 기능 구현(feature implementation), 장치 상태, 온도 중 적어도 하나를 포함하는 방법.
  5. 제1항에 있어서, 상기 명령은 모드 레지스터 독출(MRR) 명령인 방법.
  6. 제1항에 있어서, 상기 메모리 장치는 DRAM(Dynamic Random-Access Memory) 장치인 방법.
  7. 메모리 장치의 기록 전용 모드 레지스터로부터 데이터를 독출하기 위한 명령을 전송하는 단계; 그리고
    상기 명령에 응답하여, 상기 메모리 장치의 상태를 나타내는 데이터를 수신하는 단계 - 상기 데이터는 기록 전용 모드 레지스터와 상이한 메모리 장치의 어레이의 하나 이상의 셀에 저장됨 - 를 포함하는, 방법.
  8. 제7항에 있어서, 상기 메모리 장치의 상태 정보 모드를 활성화하는 단계를 더 포함하고, 상기 데이터를 수신하는 단계는 상기 활성화에 적어도 부분적으로 기초하는 방법.
  9. 제8항에 있어서, 상기 메모리 장치의 상태 정보 모드를 활성화하는 단계는 상기 메모리 장치의 다른 모드 레지스터에 설정을 기록하는 단계를 포함하는 방법.
  10. 제7항에 있어서, 상기 메모리 장치의 상태를 나타내는 데이터는 장치 설정, 환경 조건, 사용 통계, 메타데이터, 기능 지원, 기능 구현, 장치 상태, 온도 중 적어도 하나를 포함하는 방법.
  11. 제7항에 있어서, 상기 명령은 모드 레지스터 독출(MRR) 명령인 방법.
  12. 제7항에 있어서, 상기 메모리 장치는 DRAM(Dynamic Random-Access Memory) 장치인 방법.
  13. 메모리 장치에 있어서,
    메모리 어레이;
    적어도 하나의 기록 전용 모드 레지스터 비트를 포함하는 모드 레지스터; 그리고
    적어도 하나의 기록 전용 모드 레지스터 비트로부터 데이터를 독출하라는 명령에 응답하여, 상기 메모리 장치의 상태를 나타내는 기록 전용 모드 레지스터 데이터와 상이한 메모리 어레이의 하나 이상의 셀로부터 독출하도록 구성된 회로를 포함하는, 메모리 장치.
  14. 제13항에 있어서, 상기 회로는 상기 메모리 장치의 상태 정보 모드가 활성화됨을 결정하도록 더 구성되고, 상기 데이터를 독출하는 것은 상기 결정에 적어도 부분적으로 기초하는, 메모리 장치.
  15. 제14항에 있어서, 상기 회로는 상기 메모리 장치의 다른 모드 레지스터에 저장된 설정을 독출함으로써 상기 메모리 장치의 상태 정보 모드가 활성화됨을 결정하도록 구성되는 메모리 장치.
  16. 제13항에 있어서, 상기 메모리 장치의 상태를 나타내는 데이터는 장치 설정, 환경 조건, 사용 통계, 메타데이터, 기능 지원, 기능 구현, 장치 상태, 온도 중 적어도 하나를 포함하는 메모리 장치.
  17. 제13항에 있어서, 상기 명령은 모드 레지스터 독출(MRR) 명령인 메모리 장치.
  18. 제13항에 있어서, 상기 메모리 장치는 DRAM(Dynamic Random-Access Memory) 장치인, 메모리 장치.
  19. 메모리 시스템에 있어서,
    호스트 장치; 그리고
    상기 호스트 장치에 작동 가능하게 결합된 메모리 장치를 포함하며, 상기 메모리 장치는:
    메모리 어레이,
    기록 전용 모드 레지스터 비트, 및
    기록 전용 모드 레지스터 비트로부터 데이터를 독출하라는 명령에 응답하여, 기록 전용 모드 레지스터 비트와 상이한 어레이의 하나 이상의 셀로부터 메모리 장치의 상태를 나타내는 데이터를 독출하도록 구성된 회로를 포함하는, 메모리 시스템.
  20. 제19항에 있어서, 상기 회로는 상기 메모리 장치의 상태 정보 모드가 활성화됨을 결정하도록 더 구성되고, 상기 회로는 상기 결정에 적어도 부분적으로 기초하여 상기 데이터를 독출하도록 구성되는, 메모리 시스템.
  21. 제20항에 있어서, 상기 회로는 상기 메모리 장치의 다른 모드 레지스터에 저장된 설정을 독출함으로써 상기 메모리 장치의 상태 정보 모드가 활성화됨을 결정하도록 구성되는 메모리 시스템.
  22. 제19항에 있어서, 상기 메모리 장치의 상태를 나타내는 데이터는 장치 설정, 환경 조건, 사용 통계, 메타데이터, 기능 지원, 기능 구현, 장치 상태, 온도 중 적어도 하나를 포함하는 메모리 시스템.
  23. 제19항에 있어서, 상기 명령은 모드 레지스터 독출(MRR) 명령인 메모리 시스템.
  24. 제19항에 있어서, 상기 메모리 장치는 DRAM(Dynamic Random-Access Memory) 장치인 메모리 시스템.
  25. 제1 데이터를 기록 전용 모드 레지스터에 저장하기 위한 제1 명령을 메모리 장치에서 수신하는 단계;
    상기 제1 명령에 응답하여, 상기 기록 전용 모드 레지스터에 상기 제1 데이터를 저장하는 단계;
    상기 기록 전용 모드 레지스터로부터 독출하기 위한 제2 명령을 상기 메모리 장치에서 수신하는 단계; 그리고
    상기 제2 명령에 응답하여, 상기 메모리 장치의 상태를 나타내는 제2 데이터를 출력하는 단계 - 상기 제2 데이터는 상기 기록 전용 모드 레지스터에 저장된 상기 제1 데이터에 대응하지 않음 - 를 포함하는, 방법.
  26. 메모리 장치의 기록 전용 모드 레지스터에 제1 데이터를 기록하기 위한 제1 명령을 전송하는 단계; 그리고
    기록 전용 모드 레지스터로부터 독출하기 위한 제2 명령을 전송하는 단계; 그리고
    상기 제2 명령에 응답하여, 상기 메모리 장치의 상태를 나타내는 제2 데이터를 수신하는 단계 - 상기 제2 데이터는 상기 제1 데이터에 대응하지 않음 - 를 포함하는, 방법.
KR1020227008592A 2019-08-21 2020-07-16 기록 전용 모드 레지스터 비트로 지향되는 독출 명령에 응답하여 장치 상태를 제공하기 위한 방법 및 이를 사용하는 메모리 장치 및 시스템 KR20220045222A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962889954P 2019-08-21 2019-08-21
US62/889,954 2019-08-21
US16/815,999 2020-03-11
US16/815,999 US11189327B2 (en) 2019-08-21 2020-03-11 Methods for providing device status in response to read commands directed to write-only mode register bits and memory devices and systems employing the same
PCT/US2020/042340 WO2021034431A1 (en) 2019-08-21 2020-07-16 Methods for providing device status in response to read commands directed to write-only mode register bits and memory devices and systems employing the same

Publications (1)

Publication Number Publication Date
KR20220045222A true KR20220045222A (ko) 2022-04-12

Family

ID=74645593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227008592A KR20220045222A (ko) 2019-08-21 2020-07-16 기록 전용 모드 레지스터 비트로 지향되는 독출 명령에 응답하여 장치 상태를 제공하기 위한 방법 및 이를 사용하는 메모리 장치 및 시스템

Country Status (5)

Country Link
US (3) US11189327B2 (ko)
EP (1) EP4018444A4 (ko)
KR (1) KR20220045222A (ko)
CN (1) CN114258570A (ko)
WO (1) WO2021034431A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189327B2 (en) 2019-08-21 2021-11-30 Micron Technology, Inc. Methods for providing device status in response to read commands directed to write-only mode register bits and memory devices and systems employing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305350A (ja) * 2007-06-11 2008-12-18 Spansion Llc メモリシステム、メモリ装置、およびメモリ装置の制御方法
TWI401694B (zh) * 2009-01-14 2013-07-11 Nanya Technology Corp 動態隨機存取記憶體行命令位址的控制電路及方法
JP5565425B2 (ja) 2012-02-29 2014-08-06 富士通株式会社 演算装置、情報処理装置および演算方法
US10141034B1 (en) * 2015-06-25 2018-11-27 Crossbar, Inc. Memory apparatus with non-volatile two-terminal memory and expanded, high-speed bus
US10101933B2 (en) * 2016-02-26 2018-10-16 Toshiba Memory Corporation Controller and memory system
US10599206B2 (en) * 2017-06-02 2020-03-24 Intel Corporation Techniques to change a mode of operation for a memory device
US20180357076A1 (en) 2017-06-12 2018-12-13 Qualcomm Incorporated Method to establish operating configuration in a vgmi interface
US10395722B2 (en) * 2017-09-29 2019-08-27 Intel Corporation Reading from a mode register having different read and write timing
US11189327B2 (en) 2019-08-21 2021-11-30 Micron Technology, Inc. Methods for providing device status in response to read commands directed to write-only mode register bits and memory devices and systems employing the same

Also Published As

Publication number Publication date
WO2021034431A8 (en) 2022-02-17
US20210057003A1 (en) 2021-02-25
US11854655B2 (en) 2023-12-26
EP4018444A4 (en) 2023-08-23
US20240203464A1 (en) 2024-06-20
US11189327B2 (en) 2021-11-30
US20220084565A1 (en) 2022-03-17
CN114258570A (zh) 2022-03-29
EP4018444A1 (en) 2022-06-29
WO2021034431A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
KR102435915B1 (ko) 사용자 정의 동작 및 관련 방법 및 시스템을 갖는 반도체 디바이스
US11294836B2 (en) Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
CN112445645A (zh) 具有经修改存取的半导体装置以及相关联方法和系统
US20240203464A1 (en) Methods for providing device status in response to read commands directed to write-only mode register bits and memory devices and systems employing the same
KR20200078676A (ko) 온-다이 메모리 종단을 위한 방법들, 및 이를 이용하는 메모리 디바이스들 및 시스템들
US11163487B2 (en) Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US20230205712A1 (en) Memory devices with multiple pseudo-channels
CN112309453B (zh) 用于存储器功率管理的方法以及采用所述方法的存储器装置和系统
US11508422B2 (en) Methods for memory power management and memory devices and systems employing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal