JP2017054120A - ディスプレイデバイス - Google Patents

ディスプレイデバイス Download PDF

Info

Publication number
JP2017054120A
JP2017054120A JP2016175296A JP2016175296A JP2017054120A JP 2017054120 A JP2017054120 A JP 2017054120A JP 2016175296 A JP2016175296 A JP 2016175296A JP 2016175296 A JP2016175296 A JP 2016175296A JP 2017054120 A JP2017054120 A JP 2017054120A
Authority
JP
Japan
Prior art keywords
light emitting
transistor
substrate
emitting diode
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016175296A
Other languages
English (en)
Other versions
JP6947366B2 (ja
Inventor
仁杰 彭
Jen-Chieh Peng
仁杰 彭
朝樺 謝
Tsau-Hua Hsieh
朝樺 謝
柏鋒 陳
Bo-Feng Chen
柏鋒 陳
順源 胡
Shun-Yuan Hu
順源 胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW105117520A external-priority patent/TWI621256B/zh
Application filed by Innolux Display Corp, Innolux Corp filed Critical Innolux Display Corp
Publication of JP2017054120A publication Critical patent/JP2017054120A/ja
Application granted granted Critical
Publication of JP6947366B2 publication Critical patent/JP6947366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0041Devices characterised by their operation characterised by field-effect operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】コスト効果が高い発光ダイオードチップを有するディスプレイデバイスを提供する。
【解決手段】ディスプレイデバイスは、第一基板と、第一基板上に配置される第一トランジスタ116および第二トランジスタ116と、第一基板上に配置されるコモン電極112と、第一基板上に配置され、且つ、第一トランジスタ116および第二トランジスタ116に対応して配置される発光ダイオードチップ(LEDチップ)110とを有する。発光ダイオードチップ110は、第一発光ユニットおよび第二発光ユニットを有し、第一発光ユニットは、第一トランジスタ116およびコモン電極112に電気的に接続され、第二発光ユニットは、第二トランジスタ116およびコモン電極112に電気的に接続される。
【選択図】図1B

Description

本発明は、ディスプレイデバイスに関し、特に、発光ダイオードチップを有するディスプレイデバイスに関する。
デジタル技術の発展に伴い、ディスプレイデバイスは、幅広く、日常生活に用いられている。たとえば、ディスプレイデバイスは、現代の情報および通信装置、たとえば、テレビ、ノートブック、コンピュータ、携帯電話やスマートフォンに応用されている。このほか、各世代のディスプレイデバイスは、軽、薄、短小およびファッション化に発展している。ディスプレイデバイスは、発光ダイオードディスプレイデバイスを含む。
発光ダイオード中の電子とホールの再結合放射は、p−n接合の電流により、電磁放射(たとえば、光)を生成する。たとえば、GaAsやGaN等の直接バンドギャップ材料により形成される順方向バイアスp−n接合において、空乏領域中に注入される電子とホールの再結合は、電磁放射、たとえば、光を生成する。上記の電磁放射は、可視光領域または非可視光領域に位置する。異なるバンドギャップを有する材料が用いられて、異なる色の発光ダイオードを形成する。
近年、発光ダイオード産業においては、大量生産が趨勢になっているので、発光ダイオードの製造の歩留まり改善がコストを削減させ、巨大な経済効果をもたらすだろう。しかし、既存のディスプレイデバイスは、各方面において、十分ではない。
これにより、コスト効果が高いディスプレイデバイスが必要である。
本発明は、コスト効果が高い発光ダイオードチップを有するディスプレイデバイスを提供することを目的とする。
本発明は、ディスプレイデバイスを提供し、当該ディスプレイデバイスは、第一基板と、第一基板上に配置される第一トランジスタおよび第二トランジスタと、第一基板上に配置されるコモン電極と、第一基板上に配置され、且つ、第一トランジスタおよび第二トランジスタに対応して配置される発光ダイオードチップ(LEDチップ)と、を有し、発光ダイオードチップは、第一発光ユニットおよび第二発光ユニットを有し、第一発光ユニットは、第一トランジスタおよびコモン電極に電気的に接続され、第二発光ユニットは、第二トランジスタおよびコモン電極に電気的に接続される。
本発明の他の多くの目的および利点および特徴は、次に続く本発明に一実施例の説明を添付図面と併せて読めば明らかとなる。
本発明は、ディスプレイデバイス中に、少なくとも2個のトランジスタに対応する発光ダイオードチップを配置し、よって、ディスプレイデバイスに用いられる発光ダイオードチップの数量が減少する。これにより、発光ダイオードチップが、製造プロセスにおいて取り付けられる回数が減少し、製造時間とコストを削減させ、歩留まりを改善する。
本発明が充分理解できるように、次に添付図面を参照しながら発明を説明する。
本発明のいくつかの実施態様によるディスプレイデバイスの上面図である。 図1Aのディスプレイデバイスの領域1Bの部分拡大図である。 本発明のいくつかの実施態様による図1Bの線1C−1Cに沿った断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの上面図である。 本発明のいくつかの実施態様による図2Aの線2B−2Bに沿った断面図である。 本発明のいくつかの実施態様による発光ダイオードチップにより対応するトランジスタの数量の三種表すように使用されるディスプレイデバイスの上面図である。 本発明の別の実施態様によるディスプレイデバイスの上面図である。 本発明の別の実施態様によるディスプレイデバイスの上面図である。 本発明の別の実施態様によるディスプレイデバイスの上面図である。 本発明の別の実施態様によるディスプレイデバイスの上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である 本発明のいくつかの実施態様による図6Dの線6E−6Eに沿った断面図である。 図6Dに示される本発明のいくつかの実施態様による発光ダイオードチップおよび第一基板の概略図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップの側面図である 本発明の別の実施態様による発光ダイオードチップの側面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。
本発明のディスプレイデバイスは以下で詳細に記述される。以下の詳細な記述において、説明を目的として、本発明に対する十分な理解を提供するために、多くの特定の詳細と実施態様を説明する。本発明をわかりやすくするために、以下の詳細な記述で、特定の素子と配置を説明する。しかし、本明細書に説明される例示的な実施態様は、説明の目的のために用いられ、本発明の概念は、それらの実施態様に限定されることなく、各種形式で具体化される。このほか、異なる実施態様の図面は、本発明の説明をわかりやすくするため、類似および/または対応する数字を使用して、類似および/または対応する素子を表示している。しかし、異なる実施態様の図面における類似および/または対応する数字の使用は、異なる実施態様間の任意の相関を示唆するものではない。このほか、本明細書において、たとえば、「第二材料層上に配置される第一材料層(first material layer disposed on/over a second material layer)」という表現は、第一材料層および第二材料層の直接接触を示すか、または、第一材料層と第二材料層との間に一つ以上の中間層がある非接触状態を示す。上述の状況において、第一材料層は、第二材料層と直接接触しなくてもよい。
注意すべきことは、本発明の図面中の素子またはデバイスは、当業者によく知られた任意の形式あるいは配置で存在していることである。このほか、「別の層を覆う一層(a layer overlying another layer)」、「一層が別の層の上に配置される(a layer is disposed above another layer)」、「一層が別の層上に配置される(a layer is disposed on another layer)」、「一層が別の層の上に配置される(a layer is disposed over another layer)」という表現は、その層が、その他の層と直接接触するか、あるいは、その層が、その他の層と直接接触せず、その層とその他の層との間に一つ以上の中間層があることを意味する。
このほか、本明細書において、相対表現が用いられる。たとえば、「低い(lower)」、「底部(bottom)」、「高い(higher)」または「頂部(top)」が用いられて、もう一つの素子に対する一素子の位置を示す。理解できることは、デバイスがひっくり返される場合、「低い」素子は「高い」素子になる。
用語「約(about)」および「実質的に(substantially)」というのは、一般的に、表示値の+/-20%、さらに一般的に、表示値の+/-10%、さらに一般的に、表示値の+/-5%、さらに一般的に、表示値の+/-3%、さらに一般的に、表示値の+/-2%、さらに一般的に、表示値の+/-1%、さらに一般的に、表示値の+/-0.5%を意味する。本発明の表示値は概略値である。特定の記述がないとき、表示値は、「約」または「実質的に」の意味を含んでいる。
理解すべきことは、本明細書中で第一、第二、第三等の用語が用いられて、各種素子、コンポーネンツ、領域、層、部分および/またはセクションを記述しているが、これらの素子、コンポーネンツ、領域、層、部分および/またはセクションは、これらの用語に限定されない。これらの用語は、一素子、コンポーネンツ、領域、層、部分あるいはセクションと、別の領域、層あるいはセクションを区別するためだけに用いられる。よって、以下で記述される第一素子、コンポーネンツ、領域、層、部分あるいはセクションは、本発明の教示を逸脱しない範囲で、第二素子、コンポーネンツ、領域、層、部分あるいはセクションと称される。
別に定義されない限り、本明細書中に使用される全ての技術的且つ科学的用語は、この開示が属する当業者により共通して理解できる同じ意味を有する。理解できることは、いずれの場合でも、通常使用される辞書中で定義されるこれらの用語は、本発明の相関技術および本発明の背景やコンテクストと一致する意味を有すると解釈されるべきであり、ここで特別に定義されない限り、理想的且つ過度に正式な方法で解釈されるできではない。
実施態様のこの記述は、図面を参照して理解することができ、記述説明の一部分とみなされる。図面は尺寸通りに描かれているのではない。このほか、図面を簡潔にするため、構造とデバイスは要約して示される。
記述において、相対用語、たとえば、「下(lower)」、「上(upper)」、「水平(horizontal)」、「垂直(vertical)」、「の下(below)」、「の上(above)」、「上方(up)」、「下方(down)」「頂部(top)」「底部(bottom)」およびそれらの派生語(たとえば、「水平に(horizontally)」、「下方に(downwardly)」、「上方に(upwardly)」等)は、議論中の図面中に記載され、且つ、描かれる方位を指すように理解されるべきである。これらの相対用語は、説明を便利にするためのものであり、装置が、特定の方位で構成されるか、あるいは、操作される必要があるのではない。取り付けや結合に関する用語、たとえば、「接続される(connected)」や「相互接続される(interconnected)」などは、特別に定義されない限り、構造が、互いに対して直接的に、あるいは、介在する構造を介して間接的に固定されるか、あるいは、取り付けられる関係を意味するだけでなく、これら用語は、双方が可動または強固な取り付けおよび関係も意味する。
用語「基板(substrate)」は、半導体ウェハ内に形成された素子とウェハを覆う層を含むことを意味する。必要とされる全半導体素子がすでに基板上に形成され得る。しかし、図面を簡潔にするため、基板は平坦な表面として表現されている。用語「基板表面(substrate surface)」は、半導体ウェハの最上の露出層、たとえば、ケイ素表面および絶縁層および/または金属線を有することを意味する。
本発明の実施態様は、ディスプレイデバイスに用いられる発光ダイオードチップの数量を減らすようにディスプレイデバイス中に、少なくとも2個のトランジスタに対応する発光ダイオードチップを配置する。これにより、発光ダイオードチップが、製造プロセスにおいて取り付けられる回数を減少させることができ、製造時間とコストを削減させ、歩留まりを改善する。
図1Aは、本発明のいくつかの実施態様によるディスプレイデバイス100の上面図である。図1Bは、図1Aのディスプレイデバイス100の領域1Bの部分拡大図である。図1Aを参照すると、ディスプレイデバイス100は、表示領域102および表示領域102に隣接する非表示領域104を有する。この実施態様において、非表示領域104は、表示領域102を取り囲むか包囲する。表示領域102は、トランジスタが配置されるディスプレイデバイス100中の表示領域である。つまり、表示領域102は、ディスプレイデバイス100中の非表示領域ではない領域である。トランジスタは、これに限定されないが、薄膜トランジスタを含むことができる。このほか、非表示領域104は、図1Aに示されるように、アウターリードボンディング(OLB:outer lead bonding)領域106を有することができる。
図1Aと図1Bを参照すると、ディスプレイデバイス100は、これに限定されないが、発光ダイオードチップディスプレイデバイスを含むことができる。ディスプレイデバイス100は、複数のトランジスタ116および少なくとも2個のトランジスタ116に対応して配置される発光ダイオードチップ110を有する。
本発明の実施態様において、発光ダイオードチップ110は、3個のトランジスタ(たとえば、116A、116Bおよび116C)に対応して配置される。ディスプレイデバイス100は、コモン電極112をさらに有する。
本発明の実施態様は、ディスプレイデバイスに用いられる発光ダイオードチップの量を減少させるように、ディスプレイデバイス中、3個のトランジスタに対応する発光ダイオードチップを配置する。これにより、発光ダイオードチップを製造プロセス期間中に取り付ける回数が減少し、製造時間とコストを削減させ、歩留まりが改善する。
図1Cは、本発明のいくつかの実施態様による図1Bの線1C−1Cに沿った断面図である。図1Cを参照すると、ディスプレイデバイス100は、第一基板114を有する。いくつかの実施態様において、第一基板114はトランジスタ基板である。トランジスタ基板として機能する第一基板114は、透明基板を含むことができる。透明基板の材料は、これに限定されないが、ガラス基板、セラミック基板、プラスチック基板あるいは任意のその他の適切な透明基板を有することができる。このほか、トランジスタ116、たとえば、薄膜トランジスタ(図示しない)が第一基板114上に配置される。このトランジスタ116が用いられて、発光ダイオードチップ110が発光するのを制御する。
トランジスタ116は、ボトムゲート電極またはトップゲート電極でよい。このほか、図1Cを参照すると、ボトムゲート電極タイプのトランジスタ116は、ゲート電極118、ゲート誘電体層120、半導体層122、ソース電極124およびドレイン電極126を有することができる。ゲート電極118は、第一基板114上に配置される。ゲート誘電体層120は、ゲート電極118および第一基板114を被覆する。半導体層122は、ゲート誘電体層120上に配置されるとともに、ゲート電極118に対応して配置される。ソース電極124は、半導体層122上に配置されるとともに、半導体層122の一部と重複する。ドレイン電極126も半導体層122上に配置されるとともに、半導体層122の別の部分と重複する。トップゲート電極タイプのトランジスタ116の構造は当業者によく知られており、簡潔化のため、本明細書では詳述しない。
ゲート電極118は、これに限定されないが、銅、アルミニウム、モリブデン、タングステン、金、クロム、ニッケル、プラチナ、チタン、イリジウム、ロジウム、それらの合金、それらの組み合わせまたは任意のその他の導電材料を有することができる。その他の実施態様において、ゲート電極118は、電気導電性を有する非金属材料を含むことができる。ゲート電極118は、ゲートラインに電気的に接続され得る。
ゲート誘電体層120の材料は、これに限定されないが、酸化ケイ素、窒化ケイ素、酸窒化物ケイ素、高k材料(high k material)、任意のその他の適切な誘電材またはそれらの組み合わせを有することができる。高k材料は、これに限定されないが、金属酸化物、金属窒化物、金属シリサイド、遷移金属酸化物、遷移金属窒化物、遷移金属シリサイド、遷移金属酸窒化物、金属アルミン酸塩、ケイ酸塩ジルコニウム、アルミン酸塩ジルコニウムを有することができる。たとえば、高k材料の材料は、これに限定されないが、LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba、Sr)TiO3(BST)、Al2O3、任意のその他の適切な高k誘電材またはそれらの組み合わせを有することができる。ゲート誘電体層120は、化学気相蒸着またはスピンオンコーティングにより形成され得る。化学気相蒸着は、これに限定されないが、低圧化学気相蒸着(LPCVD:low pressure chemical vapor deposition)、低温化学気相蒸着(LTCVD:low temperature chemical vapor deposition)、高速熱化学気相蒸着(RTCVD:rapid thermal chemical vapor deposition)、プラズマ化学気相蒸着(PECVD:plasma enhanced chemical vapor deposition)、原子層堆積(ALD:atomic layer deposition)またはその他の適切な方法を含むことができる。
半導体層122は、これに限定されないが、アモルファス-Si、poly-Si、ゲルマニウムを含むことができる元素半導体;窒化ガリウム(GaN)、炭化ケイ素、ヒ化ガリウム、ガリウムリン、リン化インジウム、ヒ化インジウムおよび/またはアンチモン化インジウムを含むことができる化合物半導体;SiGe合金、GaAsP合金、AlInAs合金、AlGaAs合金、GaInAs合金、GaInP合金および/またはGaInAsP合金を含むことができる合金半導体;またはそれらの組み合わせを有することができる。半導体層122はまた、これに限定されないが、金属酸化物、たとえば、インジウムガリウム亜鉛酸化物(IGZO)、インジウム酸化亜鉛(IZO)、インジウムガリウム亜鉛酸化物(IGZTO)または多環芳香族化合物を含む有機半導体あるいはそれらの組み合わせを有することができる。
ソース電極124およびドレイン電極126は、これに限定されないが、銅、アルミニウム、モリブデン、タングステン、金、クロム、ニッケル、プラチナ、チタン、イリジウム、ロジウム、それらの合金、それらの組み合わせまたは任意のその他の導電材料を有することができる。その他の実施態様において、ソース電極124およびドレイン電極126は、電気導電性を有する非金属材料を含むことができる。ソース電極124は、データラインに電気的に接続され得る。トランジスタ116は、第一基板114上に配置される接続電極128をさらに有することができる。接続電極128は、ドレイン電極126に電気的に接続される。このほか、その他の実施態様において、ドレイン電極126は、接続電極128の追加が省かれるように、直接、接続電極128として機能することができる。
接続電極128は、これに限定されないが、銅、アルミニウム、タングステン、金、クロム、ニッケル、プラチナ、チタン、イリジウム、ロジウム、それらの合金、それらの組み合わせまたは任意のその他の導電材料を有することができる。接続電極128は、さらに、これに限定されないが、インジウムスズ酸化物(ITO)、酸化スズ(TO)、インジウム酸化亜鉛(IZO)、インジウムガリウム亜鉛酸化物(IGZO)、インジウムスズ亜鉛酸化物(ITZO)、アンチモン酸化スズ(ATO)、アンチモン化亜鉛酸化物(AZO)、それらの組み合わせあるいは任意のその他の適切な透明導電性酸化物材料を有することができる。
ディスプレイデバイス100は、第一基板114に対向して配置される第二基板130をさらに有する。第二基板130は、これに限定されないが、ガラス基板、セラミック基板、プラスチック基板あるいは任意のその他の適切な透明基板を有することができる。このほか、発光ダイオードチップ110と第二基板130との間にギャップがある。このギャップは、表示領域102中に配置されるスペーサあるいは非表示領域104中に配置されるスペーサによるものである。スペーサは、ディスプレイデバイス100が押されるかまたはタッチされたとき、発光ダイオードチップ110が、第二基板130に接触して、ダメージを生じるのを防止する。いくつかの実施態様において、スペーサは、感光性有機材を有することができる。
このほか、ディスプレイデバイス100の発光ダイオードチップ110は、第一基板114と第二基板130との間に配置される。発光ダイオードチップ110は、これに限定されないが、紫外線発光ユニット、青色発光ユニット、緑色発光ユニット、赤色発光ユニットあるいは任意のその他の適切な発光ユニットあるいは任意のその他の適切な発光ユニットを含む複数の発光ユニット132を有することができる。
図1Bと図1Cの実施態様において、発光ダイオードチップ110は、3個の発光ユニット132A、132Bおよび132Cを有する。発光ユニット132A、132Bおよび132Cは、それぞれ、3個のトランジスタ116A、116Bおよび116Cに電気的に接続される。第一発光ユニット132Aは、第一電極134を介して、接続電極128に電気的に接続され、且つ、第二電極を介して、コモン電極112に電気的に接続される。コモン電極112は、これに限定されないが、銅、アルミニウム、タングステン、金、クロム、ニッケル、プラチナ、チタン、イリジウム、ロジウム、それらの合金、それらの組み合わせまたは任意のその他の導電材料を有することができる。コモン電極112はまた、これに限定されないが、インジウムスズ酸化物(ITO)、酸化スズ(TO)、インジウム酸化亜鉛(IZO)、インジウムガリウム亜鉛酸化物(IGZO)、インジウムスズ亜鉛酸化物(ITZO)、アンチモン酸化スズ(ATO)、アンチモン化亜鉛酸化物(AZO)、それらの組み合わせあるいは任意のその他の適切な透明導電性酸化物材料を有することができる。
このほか、電流が、トランジスタ116Aおよび第一電極134を介して、第一発光ユニット132Aに流入し、第二電極を介して、第一発光ユニット132Aを流出する。これにより、第一発光ユニット132Aは発光することができる。本発明の実施態様において、発光ユニットの材料は、任意の既知あるいは論理的に実行可能な電界発光材料、たとえば、無機発光ダイオードあるいは有機発光ダイオードを有することができる。
このほか、図1Bと図1Cに示される実施態様において、発光ダイオードチップ110は、複数のトランジスタ116に対応して配置される。発光ダイオードチップ110は、異なる色を発光する2個の発光ユニットを有することができる。本発明において、発光ユニットから発光する色は、赤色、緑色、青色に限定されない。発光ユニットは任意の色を発光し、任意の色は、任意の既知あるいは論理的に実行可能な方法を用いて、エレクトロルミネセント素子により生成され得る色である。たとえば、いくつかの実施態様において、発光ユニット132Aは、青色光を発光するトランジスタ116Aに電気的に接続され、発光ユニット132Bは、赤色光を発光するトランジスタ116Bに電気的に接続され、発光ユニット132Cは、緑色光を発光するトランジスタ116Cに電気的に接続される。その他の実施態様において、発光ユニット132A、132Bおよび132Cは、図1Cで示されるもの以外の順序で配列され得る。
注意すべきことは、図1Cに記述される例示的な実施態様は、単に説明の目的のためであることである。図1Cに記述される実施態様のほかに、複数のトランジスタに対応して配置される発光ダイオードチップは、図1Dと図1Eに示されるように、一色の光を発する発光ユニットを有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図1Cに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図1Dは、本発明の別の実施態様によるディスプレイデバイスの断面図である。図1Dを参照すると、発光ダイオードチップ110が、複数のトランジスタ116に対応して配置される。発光ダイオードチップ110は、一色の光を発する発光ユニットを有する。つまり、図1Dに示される発光ダイオードチップ110は、3個のトランジスタ116A、116Bおよび116Cに対応するように配置され、それぞれ、3個のトランジスタ116A、116Bおよび116Cに電気的に接続される発光ユニット132D、132Eおよび132Fは、同じ色の光を発する。たとえば、発光ユニット132D、132Eおよび132Fは、赤色光、緑色光、青色光または白色光を発する。しかし、発光ユニット132D、132Eおよび132Fにより発せられる光の色は、これらの色に限定されない。
このほか、この実施態様において、発光ダイオードチップ110は、白色光を発光する発光ユニットを有し、ディスプレイデバイス100は、第二基板130上に配置されるカラーフィルター層136をさらに有する。一実施態様において、カラーフィルター層136は、発光ユニット132D、132Eおよび132Fに対応して配置される青色カラーフィルター層136A、赤色カラーフィルター層136Bおよび緑色カラーフィルター層136Cを有する。
注意すべきことは、図1Dに記述される例示的な実施態様は、単に説明の目的のためであるということである。図1Dに記述される実施態様のほかに、カラーフィルター層は、図1Eに示されるように、別の層によって代替され得る。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図1Dに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。
図1Eは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、ディスプレイデバイス100は、第二基板130上に配置される量子ドット膜146をさらに有する。一実施態様において、量子ドット膜146は、発光ユニット132D、132Eおよび132Fに対応して配置される第一量子ドット膜146A、第二量子ドット膜146Bおよび第三量子ドット膜146Cを有する。発光ユニット132D、132Eおよび132Fは、全て、同じ色の光を発する。たとえば、発光ユニット132D、132Eおよび132Fは、全て、380〜500nmの波長の青色光を発光する。
量子ドット膜146の材料は、これに限定されないが、量子ドットと混合される有機物層または量子ドットを混合される無機物層を有することができる。量子ドットは、亜鉛、カドミウム、セレ二ウム、硫黄あるいはそれらの組み合わせを含むナノ三次元構造でよい。量子ドットの粒径は、約1nm〜10nmでよい。量子ドットの粒径を調節することにより、光源(たとえば、380〜500nmの波長の青色光)による量子ドット膜146の励起から生じる光のスペクトルを変化させることができる。たとえば、第一粒径を有する量子ドットと混合される第一量子ドット膜146Aは、青色光により励起後、第一の色の光を発する。第二粒径を有する量子ドットと混合される第二量子ドット膜146Bは、青色光による励起後、第二の色の光を発する。第三粒径を有する量子ドットと混合される第三量子ドット膜146Cは、青色光による励起後、第三の色の光を発する。第一の色、第二の色および第三の色の光は、それぞれ、異なるスペクトルを有してよい。
図1Fは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、量子ドット膜146は、発光ユニット132Eと132Fに対応して配置される第二量子ドット膜146Bおよび第三量子ドット膜146Cを有する。量子ドット膜146は、発光ユニット132Dに対応して配置される第一量子ドット膜146Aを省略して、コストを削減させる。発光ユニット132D、132Eおよび132Fは、全て、同じ色の光を発する。たとえば、発光ユニット132D、132Eおよび132Fは、すべて、380〜500nmの波長の青色光を発光する。
図1Gは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、発光ユニット132D、132Eおよび132Fは、同じ色の光を発する。たとえば、発光ユニット132D、132Eおよび132Fは、青色光、紫外線光または任意のその他の適切な色の光を発する。しかし、発光ユニット132D、132Eおよび132Fにより発せられる光の色は、これらの色に限定されない。ディスプレイデバイス100は、第二基板130上に配置されるカラーフィルター層136を有する。カラーフィルター層136は、発光ユニット132D、132Eおよび132Fに対応して配置される青色カラーフィルター層136A、赤色カラーフィルター層136Bおよび緑色カラーフィルター層136Cを有する。フォトルミネセンス層138は、発光ダイオードチップ110上に配置される。発光ユニット132D、132Eおよび132Fから発せられる光は、フォトルミネセンス層138を介して、白色光に変換される。白色光は、カラーフィルター層136を介して、異なる色の光に変換される。フォトルミネセンス層138は、蛍光層、リン光層、上記の量子ドット膜または任意のその他の適切なフォトルミネセンス材料を有することができる。蛍光層の材料は、これに限定されないが、アルミン酸塩、ケイ酸塩、窒化物、酸窒化物、硫化物、ハロゲン化物、それらの組み合わせまたは任意のその他の適切な蛍光材料を有することができる。
このほか、第二基板130は、互いに対向する前面130S1および裏面130S2を有する。注意すべきことは、図1G中のカラーフィルター層136は、第二基板130の前面130S1上に配置されているが、カラーフィルター層136は、さらに、第二基板130の裏面130S2上に配置され得る。本発明のいくつかのその他の実施態様において、カラーフィルター層136は、発光ダイオードチップ110と第二基板130の裏面130S2と間の任意の適切な位置に配置され得る。この実施態様において、第二基板130は、発光方向に沿ったディスプレイデバイス100の最外部キャリアである。
図1Hは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、カラーフィルター層136は、赤色カラーフィルター層136Bと、発光ユニット132Eと132Fに対応して配置される緑色カラーフィルター層136Cとを有する。材料のコストは、発光ユニット132Dに対応して配置されるカラーフィルター層136の第一カラーフィルター層136Aを省略することにより削減され得る。材料のコストはまた、発光ユニット132Dに対応して配置されるフォトルミネセンス層138の一部を省略することにより削減され得る。発光ユニット132D、132Eおよび132Fは、同じ色の光を発する。たとえば、発光ユニット132D、132Eおよび132Fは、青色光あるいは任意のその他の適切な色の光を発する。
図1Iは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、ディスプレイデバイス100は、発光ダイオードチップ110上に配置されるフォトルミネセンス層148を有する。フォトルミネセンス層148は、それぞれ、発光ユニット132D、132Eおよび132Fに対応して配置される第一フォトルミネセンス層148A、第二フォトルミネセンス層148Bおよび第三フォトルミネセンス層148Cを有することができる。発光ユニット132D、132Eおよび132Fは、同じ色の光を発する。たとえば、発光ユニット132D、132Eおよび132Fは、青色光、紫外線光または任意のその他の適切な色の光を発する。
フォトルミネセンス層148は、蛍光層、リン光層、上記の量子ドット膜または任意のその他の適切なフォトルミネセンス材料を有することができる。発光ユニット132D、132Eおよび132Fは、これらの3個のフォトルミネセンス層148(つまり、第一フォトルミネセンス層148A、第二フォトルミネセンス層148Bおよび第三フォトルミネセンス層148C)を介して、3つの異なる光(たとえば、青色、赤色、緑色)を生成することができる。
注意すべきことは、図1I中のフォトルミネセンス層148は、発光ダイオードチップ110上に配置されているが、フォトルミネセンス層148は、発光ダイオードチップ110中に配置されてもよい。本発明のいくつかのその他の実施態様において、フォトルミネセンス層のフォトルミネセンス材料は、アレイ基板(素子、たとえば、第一基板114、トランジスタ116および発光ダイオードチップ110を有する)および第二基板130の取り付けに用いられる接着剤に混合される。本発明のいくつかのその他の実施態様において、第二基板130は、互いに対向する前面130S1および裏面130S2を有し、フォトルミネセンス層148は、第二基板130の前面130S1または裏面130S2上に配置される。本発明のいくつかのその他の実施態様において、フォトルミネセンス層148は、発光ダイオードチップ110と第二基板130の裏面130S2との間の任意の適切な位置に配置される。この実施態様において、第二基板130は、発光方向に沿ったディスプレイデバイス100の最外部キャリアである。
図1Jは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、フォトルミネセンス層148は、それぞれ、発光ユニット132Eと132Fに対応して配置される第二フォトルミネセンス層148Bおよび第三フォトルミネセンス層148Cを有することができる。材料のコストはまた、発光ユニット132Dに対応して配置されるフォトルミネセンス層148の第一フォトルミネセンス層148Aを省略することにより削減され得る。発光ユニット132D、132Eおよび132Fは、同じ色の光を発する。たとえば、発光ユニット132D、132Eおよび132Fは、青色光または任意のその他の適切な色の光を発する。
本発明のいくつかの実施態様において、異なる光(たとえば、赤色光、青色光または緑色光)を発する発光ダイオードチップがアレイ基板上に配置される。しかし、製造プロセスの変化に起因して、同じ光を実質的に発する発光ダイオードチップ間のスペクトルが異なってよい。このほか、発光ダイオードチップをアレイ基板に接合する前、適当なスペクトルを有する発光ダイオードチップの選択が必要である。このほか、接合プロセスにおいて、異なる光を発する発光ダイオードチップが、それぞれ、異なるステップで接合され、これが製造時間を増加させる。これにより、本発明のいくつかの実施態様において、カラーフィルター層および/またはフォトルミネセンス層とともに同じ光を発する発光ダイオードチップを用いることにより、フルカラーを達成することができ、製造時間を大幅に削減させることができる。
このほか、図1Aと図1Bに示されるように、発光ダイオードチップ110は、表示領域を完全に被覆する。このほか、発光ダイオードチップ110は、3Nトランジスタ116に対応して配置され、Nは、1より大きい正の整数である。3Nトランジスタ116に対応する発光ダイオードチップ110を配置することにより、白色光が、3種の原色(赤、青および緑)から構成されるので、用いられる発光ダイオードチップ110の数量は、理論的に最適化され得る。たとえば、図1Bに示される実施態様において、発光ダイオードチップ110は、3個のトランジスタ116A、116Bおよび116Cに対応して配置される。
図2Aは、本発明の別の実施態様によるディスプレイデバイス200の上面図である。図2Aに示されるように、発光ダイオードチップ210は、6個のトランジスタ216A、216B、216C、216D、216Eおよび216Fに対応して配置される。
このほか、図2Bは、本発明のいくつかの実施態様による図2Aの線2B−2Bに沿った断面図である。発光ユニット232は、第一電極234を介して、接続電極228およびトランジスタ216に電気的に接続され、且つ、第二電極238を介して、コモン電極212に電気的に接続される。このほか、トランジスタ216および第一電極234を介して、電流が発光ユニット232に流入し、第二電極238を介して、発光ユニット232から流出する。これにより、発光ユニット232は光を発することができる。
注意すべきことは、図1A〜図2Bに記述される例示的な実施態様は、単に説明の目的のためのものであることである。図1A〜図2Bに記述される実施態様のほかに、図3に示されるように、発光ダイオードチップは、その他の数量のトランジスタに対応して配置され得る。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図1A〜図2Bに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。
図3は、本発明のいくつかの実施態様による発光ダイオードチップにより対応するトランジスタの数量の三種を表すように使用されるディスプレイデバイスの上面図である。しかし、一発光ダイオードチップに対応するトランジスタの量は、設計要件に従って変化することができ、三種に限定されない。発光ダイオードチップ310(LEDチップ)は、2Nトランジスタ316に対応して配置され、Nは1より大きい正の整数である。たとえば、発光ダイオードチップ310Aは、16個のトランジスタ316に対応して配置され、発光ダイオードチップ310Bは、4個のトランジスタ316に対応して配置され、発光ダイオードチップ310Cは、4個のトランジスタ316に対応して配置される。発光ダイオードチップ310Bおよび発光ダイオードチップ310Cは、同じ数量のトランジスタ316に対応して配置されるが、発光ダイオードチップ310Bは、一色を発光する発光ユニットを有し、発光ダイオードチップ310Cは、異なる色の光を発する2個以上の発光ユニットを有する。
注意すべきことは、図1A〜図3に記述される例示的な実施態様は、単に説明の目的のためであることである。図1A〜図3に記述される実施態様のほかに、異なる行に配置されるトランジスタは、図4Aと図4Bに示されるように、同じコモン電極を使用することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図1A〜図3に示される例示的な実施態様に限定されない。これは以下で詳細に記述される。
図4Aは、本発明の別の実施態様によるディスプレイデバイス400Aの上面図である。ディスプレイデバイス400Aは、第一トランジスタ行440Aおよび第二トランジスタ行440Bを有する。第一トランジスタ行440Aおよび第二トランジスタ行440Bは、それぞれ、複数のトランジスタ416を有することができる。第一トランジスタ行440Aは、第一ゲートライン446Aに電気的に接続される。第二トランジスタ行440Bは、第二ゲートライン446Bに電気的に接続される。
ディスプレイデバイス400Aは、第一ゲートライン446Aと第二ゲートライン446Bとの間に配置される行コモン電極(raw common electrode)412をさらに有する。発光ダイオードチップ410Aは、第一トランジスタ行440Aおよび第二トランジスタ行440Bに対応して配置される。発光ダイオードチップ410Aは、複数の発光ユニット432を有する。複数の発光ユニット432は全て、行コモン電極412を電気的に接続する。特に、複数の発光ユニット432の全第二電極は、第一基板114上に配置される行コモン電極412に電気的を接続する。複数の発光ユニット432の第一電極は、それぞれ、対応するトランジスタ416のドレイン電極を電気的に接続する。
たとえば、一実施態様において、図4Aに示されるように、発光ダイオードチップ410Aは、第一トランジスタ行440Aおよび第二トランジスタ行440B中の4個のトランジスタ416に対応して配置される。発光ダイオードチップ410Aの4個の発光ユニット432は、それぞれ、これらの4個のトランジスタ416に電気的に接続される。発光ダイオードチップ410Aの4個の発光ユニット432は、全て、行コモン電極412に電気的に接続される。特に、4個の発光ユニット432の第二電極は、すべて、第一基板114上に配置される行コモン電極412を電気的に接続する。
注意すべきことは、図4Aに記述される例示的な実施態様は、単に説明の目的のためであることである。図4Aに記述される実施態様のほかに、トランジスタおよび発光ダイオードチップは、図4Bに示される別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図4Aに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。
図4Bは、本発明の別の実施態様によるディスプレイデバイス400Aの平面上面図である。ディスプレイデバイス400Aは、第一トランジスタ列442Aおよび第二トランジスタ列442Bを有する。第一トランジスタ列442Aおよび第二トランジスタ列442Bは、それぞれ、複数のトランジスタ416を有することができる。第一トランジスタ列442Aは、第一データライン444Aに電気的に接続される。第二トランジスタ列442Bは、第二データライン444Bに電気的に接続される。
ディスプレイデバイス400Aは、第一データライン444Aと第二データライン444Bとの間に配置される列コモン電極448をさらに有する。この実施態様において、図4Bに示されるように、発光ダイオードチップ410Aは、第一トランジスタ列442Aおよび第二トランジスタ列442B中、4個のトランジスタ416に対応して配置される。発光ダイオードチップ410Aの4個の発光ユニット432は、それぞれ、これらの4個のトランジスタ416に電気的に接続される。発光ダイオードチップ410Aの4個の発光ユニット432は、全て、列コモン電極448に電気的に接続される。特に、4個の発光ユニット432の第二電極は、全て、第一基板114上に配置される列コモン電極448に電気的に接続される。
本発明において、各行の方向はディスプレイデバイスのゲートラインの方向に平行で、列の方向はディスプレイデバイスのゲートラインの方向に垂直である。
注意すべきことは、図4Aと図4Bに記述される例示的な実施態様は、単に説明の目的のためであることである。図4Aと図4Bに記述される実施態様のほかに、発光ダイオードチップは、図5Aに示される別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図4Aと図4Bに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図5Aは、本発明の別の実施態様によるディスプレイデバイス500Aの上面図である。図5Aに示される実施態様と図4Aと図4Bに示される実施態様との間の同じ部分は、発光ダイオードチップ510Aが、4個のトランジスタ516に対応して配置されることである。図5Aに示される実施態様と図4Aと図4Bに示される実施態様との間の差異は、発光ダイオードチップ510Aが、表示領域102を部分的に被覆することである。
本発明において、発光ダイオードチップ510Aは、部分的に、表示領域102を被覆する。発光ダイオードチップ510Aにより部分的に被覆される表示領域102の面積の比率は、以下の方法により計算され得る。表示領域中の発光ダイオードチップ510Aは、第一基板114に投影されることによりチップ投射面積Aを有する。表示領域102は、第一基板114に投影されることにより、ディスプレイ投射面積Bを有する。発光ダイオードチップ510Aにより部分的に被覆される表示領域102の面積の比率は、チップ投射面積A対ディスプレイ投射面積B(A/B)の比率である。
チップ投射面積Aは、発光ダイオードチップを第一基板114に投影することにより得られる投射面積と発光ダイオードチップの個数の乗数である。ディスプレイ投射面積Bは、当業者により知られる表示領域102面積である(表示領域102中のブラックマトリクスの面積は引かれない)。
本発明において、チップ投射面積A対ディスプレイ投射面積Bの比率(A/B)は、約0〜1である。
図5Bは、本発明の別の実施態様によるディスプレイデバイス500Bの上面図である。図5Bに示される実施態様と図5Aに示される実施態様との間の差異は、発光ダイオードチップ510Bが、第一トランジスタ行540Aと第二トランジスタ行540B全体に対応して配置されることである。
注意すべきことは、図4Aと図4Bに記述される例示的な実施態様は、単に説明の目的のためであることである。図4Aと図4Bに記述される実施態様のほか、発光ダイオードチップは、図6A〜図11Eに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図4Aと図4Bに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図6Aは、本発明の別の実施態様によるディスプレイデバイス600Aの部分的上面図である。図6Aに示されるように、ディスプレイデバイス600Aの複数のトランジスタは、第一トランジスタ616Aおよび第二トランジスタ616Bを有する。
このほか、ディスプレイデバイス600Aは、ゲートライン646並びに2個のデータライン648Aおよび648Bを有する。ゲートライン646並びに2個のデータライン648Aおよび648Bは、一緒に、第一トランジスタ616Aおよび第二トランジスタ616Bを制御する。ゲートライン646は方向A1に沿って延伸し、2個のデータライン648Aおよび648Bは方向A2に沿って延伸する。このほか、ディスプレイデバイス600Aは、2個のデータライン648Aと648Bとの間に配置される列コモン電極650を有する。列コモン電極650は、方向A2にも延伸する。
発光ダイオードチップ610Aは、第一トランジスタ616Aおよび第二トランジスタ616Bに対応して配置される。発光ダイオードチップ610Aは、第一発光ユニット632Aおよび第二発光ユニット632Bを有する。第一発光ユニット632Aおよび第二発光ユニット632Bは、それぞれ、第一トランジスタ616Aおよび第二トランジスタ616Bに電気的に接続される。第一発光ユニット632Aおよび第二発光ユニット632Bは、ともに、列コモン電極650に電気的に接続される。
このほか、図6Aに示される実施態様において、発光ダイオードチップ610Aは、表示領域102を部分的に被覆しているが、発光ダイオードチップ610Aは、発光ダイオードチップ610Aが対応する第一トランジスタ616Aおよび第二トランジスタ616Bを完全に被覆する。
注意すべきことは、図6Aに記述される例示的な実施態様は、単に説明の目的のためであることである。図6Aに記述される実施態様のほかに、発光ダイオードチップは、図6Bと図6Cに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図6Aに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のために、後文で詳述しない。
注意すべきことは、図6A〜図6Cに記述される例示的な実施態様は、単に説明の目的のためであることである。図6A〜図6Cに記述される実施態様のほかに、発光ダイオードチップは、図6Dに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図6A〜図6Cに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。図6Dに示されるように、発光ダイオードチップ610Bは、表示領域102を部分的に被覆する。発光ダイオードチップ610Bは、また、発光ダイオードチップ610Bが対応する第一トランジスタ616Aおよび第二トランジスタ616Bを部分的に被覆する。特に、発光ダイオードチップ610Bは、トランジスタ616Aと616Bの接続電極628Aと628Bを被覆する。しかし、接続電極628Aと628Bがないその他の実施態様において、発光ダイオードチップ610Bは、トランジスタ616Aおよび616Bのドレイン電極を被覆する。
図6Eは、本発明のいくつかの実施態様による図6Dの線6E−6Eに沿った断面図である。図6Eに示されるように、発光ダイオードチップ610Bにより被覆されないトランジスタ616Aおよび616Bの一部は、遮光層652Aおよび652Bにより被覆される。遮光層652Aおよび652Bは、カラーフィルター層636上に配置される。あるいは、別の実施態様において、遮光層がトランジスタ616Aと616Bの上に配置される。このほか、発光ダイオードチップ610Bの発光ユニット632Cと632Dは、ともに、第二電極638を介して、列コモン電極650に電気的に接続される。その他の実施態様において、発光ユニット632Cと632Dは、それぞれ、それら自身のそれぞれの第二電極638を有することができる。
遮光層652Aおよび652Bは、これに限定されないが、黒色フォトレジスト、ブラックプリントインク、ブラックレジンまたは各種色を有する任意のその他の適切な遮光材料を含むことができる。
図6Fは、図6Dに示される本発明のいくつかの実施態様による発光ダイオードチップおよび第一基板の概略図である。図6Fは、発光ダイオードチップ610Bの第一電極634A、634Bおよび第二電極638を示す図である。図6Fは、さらに、第一基板614上に配置されるトランジスタ616Aと616B、接続電極628Aと628B、列コモン電極650、ゲートライン646並びに2個のデータライン648Aおよび648Bを示す。
注意すべきことは、図6A〜図6Fに記述される例示的な実施態様は、単に説明の目的のためであることである。図6A〜図6Fに記述される実施態様のほかに、発光ダイオードチップは、図7A〜図7Dに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図6A〜図6Fに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図7Aは、本発明の別の実施態様によるディスプレイデバイス700Aの部分的上面図である。図7Aに示されるように、ディスプレイデバイス700Aは、第一トランジスタ716A、第二トランジスタ716B、第三トランジスタ716Cおよび第四トランジスタ716Dを有する。
このほか、ディスプレイデバイス700Aは、2個のゲートライン746Aおよび746B、2個のデータライン748Aおよび748Bを有する。2個のゲートライン746Aおよび746B、2個のデータライン748Aおよび748Bは、一緒に、第一トランジスタ716A、第二トランジスタ716B、第三トランジスタ716Cおよび第四トランジスタ716Dを制御する。
このほか、ディスプレイデバイス700Aは、列コモン電極750を有する。列コモン電極750は、対向する側S1とS2を有する。第一トランジスタ716Aおよび第二トランジスタ716Bは、列コモン電極750の一側S1に配置される。第三トランジスタ716Cおよび第四トランジスタ716Dは、列コモン電極750の一側S2に配置される。
発光ダイオードチップ710Aは、第一トランジスタ716A、第二トランジスタ716B、第三トランジスタ716Cおよび第四トランジスタ716Dに対応して配置される。発光ダイオードチップ710Aは、第一発光ユニット732A、第二発光ユニット732B、第三発光ユニット732Cおよび第四発光ユニット732Dを有する。第一発光ユニット732A、第二発光ユニット732B、第三発光ユニット732Cおよび第四発光ユニット732Dは、それぞれ、第一トランジスタ716A、第二トランジスタ716B、第三トランジスタ716Cおよび第四トランジスタ716Dに電気的に接続される。第一発光ユニット732A、第二発光ユニット732B、第三発光ユニット732Cおよび第四発光ユニット732Dは、全て、列コモン電極750に電気的に接続される。
このほか、図7Aに示される実施態様において、発光ダイオードチップ710Aは、表示領域102を部分的に被覆しているが、発光ダイオードチップ710Aは、発光ダイオードチップ710Aが対応する第一トランジスタ716A、第二トランジスタ716B、第三トランジスタ716Cおよび第四トランジスタ716Dを完全に被覆する。
注意すべきことは、図7Aに記述される例示的な実施態様は、単に説明の目的のためであることである。図7A中に記述される実施態様のほかに、発光ダイオードチップは、図7Bと図7Cに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図7Aに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
注意すべきことは、図7A〜図7Cに記述される例示的な実施態様は、単に説明の目的のためであることである。図7A〜図7Cに記述される実施態様のほかに、発光ダイオードチップは、図7Dに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図7A〜図7Cに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図7Dに示される実施態様と図7A〜図7Cに示される実施態様との間の差異は、発光ダイオードチップ710Bが、表示領域102を部分的に被覆することである。発光ダイオードチップ710Bは、さらに、発光ダイオードチップ710Aが対応する第一トランジスタ716A、第二トランジスタ716B、第三トランジスタ716Cおよび第四トランジスタ716Dを部分的に被覆する。特に、発光ダイオードチップ710Bは、トランジスタ716A、716B、716Cおよび716Dの接続電極726A、726B、726Cおよび726Dを被覆する。しかし、接続電極726A、726B、726Cおよび726Dがないその他の実施態様において、発光ダイオードチップ710Bは、トランジスタ716A、716B、716Cおよび716Dのドレイン電極を被覆する。
注意すべきことは、図6A〜図7Dに記述される例示的な実施態様は、単に説明の目的のためであることである。図6A〜図7Dに記述される実施態様のほかに、発光ダイオードチップは、図8A〜図8Dに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図6A〜図7Dに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図8Aは、本発明の別の実施態様によるディスプレイデバイス800Aの部分的上面図である。図8Aに示されるように、ディスプレイデバイス800Aの複数のトランジスタは、第一トランジスタ816Aおよび第二トランジスタ816Bを有する。
このほか、ディスプレイデバイス800Aは、2個のゲートライン846Aおよび846B並びにデータライン848を有する。2個のゲートライン846Aおよび846B並びにデータライン848は、一緒に、第一トランジスタ816Aおよび第二トランジスタ816Bを制御する。
このほか、ディスプレイデバイス800Aは、行コモン電極854を有する。第一トランジスタ816Aおよび第二トランジスタ816Bは、それぞれ、行コモン電極854の両側に配置される。発光ダイオードチップ810Aは、第一トランジスタ816Aおよび第二トランジスタ816Bに対応して配置される。発光ダイオードチップ810Aは、第一発光ユニット832Aおよび第二発光ユニット832Bを有する。第一発光ユニット832Aおよび第二発光ユニット832Bは、それぞれ、第一トランジスタ816Aおよび第二トランジスタ816Bに電気的に接続される。第一発光ユニット832Aおよび第二発光ユニット832Bは、全て、行コモン電極854に電気的に接続される。
このほか、図8Aに示される実施態様において、発光ダイオードチップ810Aは、表示領域102を部分的に被覆しているが、発光ダイオードチップ810Aは、発光ダイオードチップ810Aが対応する第一トランジスタ816Aおよび第二トランジスタ816Bを完全に被覆する。
注意すべきことは、図8Aに記述される例示的な実施態様は、単に説明の目的のためであることである。図8Aに記述される実施態様のほかに、発光ダイオードチップは、図8Bと図8Cに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図8Aに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
注意すべきことは、図8A〜図8Cに記述される例示的な実施態様は、単に説明の目的のためであることである。図8A〜図8Cに記述される実施態様のほかに、発光ダイオードチップは、図8Dに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図8A〜図8Cに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図8Dに示される実施態様と図8A〜図8Cに示される実施態様との間の差異は、発光ダイオードチップ810Bが、表示領域102を部分的に被覆することである。発光ダイオードチップ810Bは、さらに、発光ダイオードチップ810Aが対応する第一トランジスタ816Aおよび第二トランジスタ816Bを部分的に被覆する。特に、発光ダイオードチップ810Bは、トランジスタ816Aおよび816Bの接続電極826Aおよび826Bを被覆する。しかし、接続電極826Aおよび826Bがないその他の実施態様において、発光ダイオードチップ810Bは、トランジスタ816Aおよび816Bのドレイン電極を被覆する。
注意すべきことは、図8A〜図8Dに記述される例示的な実施態様は、単に説明の目的のためであることである。図8A〜図8Dに記述される実施態様のほか、発光ダイオードチップは、図9A〜図9Dに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図8A〜図8Dに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図9Aは、本発明の別の実施態様によるディスプレイデバイス900Aの部分的上面図である。図9Aに示されるように、ディスプレイデバイス900Aは、第一トランジスタ916A、第二トランジスタ916B、第三トランジスタ916Cおよび第四トランジスタ916Dを有する。
このほか、ディスプレイデバイス900Aは、2個のゲートライン946Aおよび946B、2個のデータライン948Aおよび948Bを有する。2個のゲートライン946Aおよび946B、2個のデータライン948Aおよび948Bは、一緒に、第一トランジスタ916A、第二トランジスタ916B、第三トランジスタ916Cおよび第四トランジスタ916Dを制御する。
このほか、ディスプレイデバイス900Aは、行コモン電極954を有する。行コモン電極954は対向する側S3とS4を有する。第一トランジスタ916Aおよび第二トランジスタ916Bは、行コモン電極954の第一側S3に配置される。第三トランジスタ916Cおよび第四トランジスタ916Dは、行コモン電極954の第二側S4に配置される。
発光ダイオードチップ910Aは、第一トランジスタ916A、第二トランジスタ916B、第三トランジスタ916Cおよび第四トランジスタ916Dに対応して配置される。発光ダイオードチップ910Aは、第一発光ユニット932A、第二発光ユニット932B、第三発光ユニット932Cおよび第四発光ユニット932Dを有する。第一発光ユニット932A、第二発光ユニット932B、第三発光ユニット932Cおよび第四発光ユニット932Dは、それぞれ、第一トランジスタ916A、第二トランジスタ916B、第三トランジスタ916Cおよび第四トランジスタ916Dに電気的に接続される。第一発光ユニット932A、第二発光ユニット932B、第三発光ユニット932Cおよび第四発光ユニット932Dは、全て、行コモン電極954に電気的に接続される。
このほか、図9Aに示される実施態様において、発光ダイオードチップ910Aは、表示領域102を部分的に被覆しているが、発光ダイオードチップ910Aは、発光ダイオードチップ910Aが対応する第一トランジスタ916A、第二トランジスタ916B、第三トランジスタ916Cおよび第四トランジスタ916Dを完全に被覆する。
注意すべきことは、図9Aに記述される例示的な実施態様は、単に説明の目的のためであることである。図9Aに記述される実施態様のほかに、発光ダイオードチップは、図9Bと図9Cに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図9Aに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
注意すべきことは、図9A〜図9Cに記述される例示的な実施態様は、単に説明の目的のためであることである。図9A〜図9Cで記述される実施態様のほかに、発光ダイオードチップは、図9Dに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図9A〜図9Cに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図9Dに示される実施態様と図9A〜図9Cに示される実施態様との間の差異は、発光ダイオードチップ910Bが、表示領域102を部分的に被覆することである。発光ダイオードチップ910Bは、さらに、発光ダイオードチップ910Aが対応する第一トランジスタ916A、第二トランジスタ916B、第三トランジスタ916Cおよび第四トランジスタ916Dを部分的に被覆する。特に、発光ダイオードチップ910Bは、トランジスタ916A、916B、916Cおよび916Dの接続電極926A、926B、926Cおよび926Dを被覆する。しかし、接続電極926A、926B、926Cおよび926Dがないその他の実施態様において、発光ダイオードチップ910Bは、トランジスタ916A、916B、916Cおよび916Dのドレイン電極を被覆する。
注意すべきことは、図9A〜図9Dに記述される例示的な実施態様は、単に説明の目的のためであることである。図9A〜図9Dで記述される実施態様のほかに、発光ダイオードチップは、図10A〜図10Dに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図9A〜図9Dに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図10Aは、本発明の別の実施態様によるディスプレイデバイス1000Aの部分的上面図である。図10Aに示されるように、ディスプレイデバイス1000Aは、第一トランジスタ1016A、第二トランジスタ1016B、第三トランジスタ1016Cおよび第四トランジスタ1016Dを有する。
このほか、ディスプレイデバイス1000Aは、2個のゲートライン1046Aおよび1046B、2個のデータライン1048Aおよび1048Bを有する。2個のゲートライン1046Aおよび1046B、2個のデータライン1048Aおよび1048Bは、一緒に、第一トランジスタ1016A、第二トランジスタ1016B、第三トランジスタ1016Cおよび第四トランジスタ1016Dを制御する。
このほか、ディスプレイデバイス1000Aは、列コモン電極1050および行コモン電極1054を有する。列コモン電極1050は、互いに対向する第一側S5および第二側S6を有する。行コモン電極1054は、互いに対向する第三側S7および第四側S8を有する。行コモン電極1054は列コモン電極1050と交差する。行コモン電極1054および列コモン電極1050が等しい電位であるとき、行コモン電極1054および列コモン電極1050は、互いに電気的に接続される。行コモン電極1054および列コモン電極1050が等しい電位でない場合、行コモン電極1054および列コモン電極1050は、互いに電気的に接続されない。第一トランジスタ1016Aおよび第二トランジスタ1016Bは、列コモン電極1050の第一側S5に配置される。第三トランジスタ1016Cおよび第四トランジスタ1016Dは、列コモン電極1050の第二側S6に配置される。このほか、第一トランジスタ1016Aおよび第三トランジスタ1016Cは、行コモン電極1054の第三側S7に配置される。第二トランジスタ1016Bおよび第四トランジスタ1016Dは、行コモン電極1054の第四側S8に配置される。
発光ダイオードチップ1010Aは、第一トランジスタ1016A、第二トランジスタ1016B、第三トランジスタ1016Cおよび第四トランジスタ1016Dに対応して配置される。発光ダイオードチップ1010Aは、第一発光ユニット1032A、第二発光ユニット1032B、第三発光ユニット1032Cおよび第四発光ユニット1032Dを有する。第一発光ユニット1032A、第二発光ユニット1032B、第三発光ユニット1032Cおよび第四発光ユニット1032Dは、それぞれ、第一トランジスタ1016A、第二トランジスタ1016B、第三トランジスタ1016Cおよび第四トランジスタ1016Dに電気的に接続される。第一発光ユニット1032A、第二発光ユニット1032B、第三発光ユニット1032Cおよび第四発光ユニット1032Dは、すべて、列コモン電極1050および行コモン電極1054に電気的に接続される。
列コモン電極1050および行コモン電極1054を同時に用いることにより、デバイス中の電界の均一性を改善することができ、ディスプレイ品質を改善する。
このほか、図10Aに示される実施態様において、発光ダイオードチップ1010Aは、表示領域102を部分的に被覆しているが、発光ダイオードチップ1010Aは、発光ダイオードチップ1010Aが対応する第一トランジスタ1016A、第二トランジスタ1016B、第三トランジスタ1016Cおよび第四トランジスタ1016Dを完全に被覆する。
注意すべきことは、図10Aに記述される例示的な実施態様は、単に説明の目的のためであることである。図10Aに記述される実施態様のほかに、発光ダイオードチップは、図10Bと図10Cに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図10Aに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
注意すべきことは、図10A〜図10Cに記述される例示的な実施態様は、単に説明の目的のためであることである。図10A〜図10Cに記述される実施態様のほかに、発光ダイオードチップは、図10Dに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図10A〜図10Cに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図10Dに示される実施態様と図10A〜図10Cに示される実施態様との間の差異は、発光ダイオードチップ1010Bが、表示領域102を部分的に被覆することである。発光ダイオードチップ1010Bは、さらに、発光ダイオードチップ1010Aが対応する第一トランジスタ1016A、第二トランジスタ1016B、第三トランジスタ1016Cおよび第四トランジスタ1016Dを部分的に被覆する。特に、発光ダイオードチップ1010Bは、トランジスタ1016A、1016B、1016Cおよび1016Dの接続電極1026A、1026B、1026Cおよび1026Dを被覆する。しかし、接続電極1026A、1026B、1026Cおよび1026Dがないその他の実施態様において、発光ダイオードチップ1010Bは、トランジスタ1016A、1016B、1016Cおよび1016Dのドレイン電極を被覆する。
注意すべきことは、図6A〜図10Dに記述される例示的な実施態様は、単に説明の目的のためであることである。図6A〜図10Dに記述される実施態様のほかに、ゲートラインおよびデータラインは、図11A〜図11Dに示されるような別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図6A〜図10Dに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図11Aは、本発明の別の実施態様によるディスプレイデバイス1100Aの部分的上面図である。図11Aに示されるように、ディスプレイデバイス1100Aの複数のトランジスタは、第一トランジスタ1116A、第二トランジスタ1116B、第三トランジスタ1116Cおよび第四トランジスタ1116Dを有する。
このほか、ディスプレイデバイス1100Aは、ゲートライン1146並びに4個のデータライン1148A、1148B、1148Cおよび1148Dを有する。ゲートライン1146並びに4個のデータライン1148A、1148B、1148Cおよび1148Dは、一緒に、第一トランジスタ1116A、第二トランジスタ1116B、第三トランジスタ1116Cおよび第四トランジスタ1116Dを制御する。
ゲートライン1146並びに4個のデータライン1148A、1148B、1148Cおよび1148Dを用いて、4個のトランジスタを制御することにより、デバイスの走査周波数または各スキャンのスキャン時間を増加させることができ、ディスプレイ品質を改善する。
注意すべきことは、図11Aに記述される例示的な実施態様は、単に説明の目的のためであることである。図11Aに記述される実施態様のほかに、発光ダイオードチップは、図11B〜図11Dに示されるような別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図11Aに示される実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
注意すべきことは、図11A〜図11Dに記述される例示的な実施態様は、単に説明の目的のためであることである。図11A〜図11Dに記述される実施態様のほか、発光ダイオードチップは、図11Eに示されるような別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図11A〜図11Dに示される例示的な実施態様に制限されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図11Eに示される実施態様と図11A〜図11Dに示される実施態様との間の差異は、発光ダイオードチップ1110Bが、表示領域102を部分的に被覆することである。発光ダイオードチップ1110Bは、さらに、発光ダイオードチップ1110Aが対応する第一トランジスタ1116A、第二トランジスタ1116B、第三トランジスタ1116Cおよび第四トランジスタ1116Dを部分的に被覆する。特に、発光ダイオードチップ1110Bは、トランジスタ1116Bおよび1116Cの接続電極1126Bおよび1126Cを被覆する。しかし、接続電極1126Bおよび1126Cがないその他の実施態様において、発光ダイオードチップ1110Bは、トランジスタ1116Bおよび1116Cのドレイン電極を被覆する。
図12Aは、本発明の別の実施態様による発光ダイオードチップ1210および基板SBの側面図である。図12Bは、本発明の別の実施態様による発光ダイオードチップ1210の底面図である。図12Aと図12Bに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ1210が基板SB上に配置される。本発明のいくつかの実施態様において、基板SBはトランジスタ基板でよい。
発光ダイオードチップ1210は、3個の発光ユニット1232A、1232Bおよび1232Cを有する。発光ユニット1232A、1232Bおよび1232Cは、発光領域とも称される。この実施態様において、発光ユニット1232A、1232Bおよび1232Cは、同じ発光ダイオードチップ1210中に配置される。つまり、発光ユニット1232A、1232Bおよび1232Cは、同じ発光ダイオードチップ1210の異なる部分である。
本発明のいくつかの実施態様において、発光ダイオードチップ1210の発光ユニット1232A、1232Bおよび1232Cは、同じウェハから製造され得る。このほか、発光ダイオードチップ1210は、発光ユニット1232A、1232Bおよび1232Cにより一体に形成される。
本発明のいくつかの実施態様において、発光ユニット1232Aは青色光を発し、発光ユニット1232Bは緑色光を発し、発光ユニット1232Cは赤色光を発する。このほか、発光ダイオードチップ1210は、発光ユニット1232A、1232Bおよび1232Cを制御することにより、白色光または任意のその他の色の光を発することができる。
この開示において、発光ユニットにより発せられる色は、原色(赤色、青色および緑色)に限定されない。エレクトロルミネセント素子により理論上または実質的に生成され得る任意のその他の色は、発光ユニットにより発せられ得る。
図12Aと図12Bを引き続き参照すると、本発明のいくつかの実施態様において、発光ダイオードチップ1210の発光ユニットは、上表面1232S1と下表面1232S2とを有する。発光ダイオードチップ1210は、発光ユニットの下表面1232S2上に配置される複数の電極を有することができる。特に、発光ダイオードチップ1210は、発光ユニット1232Aの下表面1232S2上に配置される電極12A1および電極12A2を有する。電極12A1および電極12A2は、発光ユニット1232Aに電気的に接続される。電極12A1および電極12A2は、それぞれ、P型電極およびN型電極でよい。発光ユニット1232Aは、電極12A1および電極12A2を介して、基板SBに接合されることができ、且つ、基板SBに電気的に接続されることができる。
発光ダイオードチップ1210は、発光ユニット1232Bの下表面1232S2上に配置される電極12B1および電極12B2をさらに有する。電極12B1および電極12B2は、発光ユニット1232Bに電気的に接続される。電極12B1および電極12B2は、それぞれ、P型電極およびN型電極でよい。発光ユニット1232Bは、電極12B1および電極12B2を介して、基板SBに接合されることができ、且つ、基板SBに電気的に接続されることができる。
発光ダイオードチップ1210は、発光ユニット1232Cの下表面1232S2上に配置される電極12C1および電極12C2をさらに有する。電極12C1および電極12C2は、発光ユニット1232Cに電気的に接続される。電極12C1および電極12C2は、それぞれ、P型電極およびN型電極でよい。発光ユニット1232Cは、電極12C1および電極12C2を介して、基板SBに接合されることができ、且つ、基板SBに電気的に接続されることができる。
図12Aを引き続き参照すると、本発明のいくつかの実施態様において、電極12A1、電極12A2、電極12B1、電極12B2、電極12C1および電極12C2は、全て、発光ダイオードチップ1210の発光ユニットの下表面1232S2上に配置される。つまり、電極12A1、電極12A2、電極12B1、電極12B2、電極12C1および電極12C2は、全て、発光ダイオードチップ1210の同じ側に配置される。このほか、本発明のいくつかの実施態様において、発光ダイオードチップ1210は、フリップチップ方法を用いて、基板SBに接合される。
本発明のいくつかの実施態様において、発光ダイオードチップは、同時に、複数の発光ユニットを有し、且つ、発光ダイオードチップは、自身により、白色光または任意のその他の色の光を発するので、単一色だけを発することができる発光ダイオードチップを用いたディスプレイデバイスと比較して、ディスプレイデバイスに用いられる発光ダイオードチップの数量が減少され得る。これにより、製造プロセスで、トランジスタ基板上に発光ダイオードチップを取り付ける回数が減少し、製造時間とコストを削減させ、歩留まりを改善する。
このほか、本発明の実施態様は、三個の発光ダイオードチップを用いて、一画素の色を示すのではなく、一発光ダイオードチップだけを用いて、一画素の色を示すので、本発明の実施態様は、解像度を改善することができる。このほか、本発明の実施態様は、波長変換材料を用いて、発光ダイオードチップにより発せられる光の色を変換する必要がないので、本発明の実施態様のデバイスの厚さを減少させることができる。
図13Aは、本発明の別の実施態様による発光ダイオードチップ1310および基板SBの側面図である。図13Bは、本発明の別の実施態様による発光ダイオードチップ1310の底面図である。図13Aと図13Bに示される実施態様と図12Aと図12Bに示される実施態様との間の差異は、発光ユニット1332A、1332Bおよび1332Cが、コモン電極13Eに電気的に接続されることである。特に、発光ユニット1332Aが、電極13A1およびコモン電極13Eに電気的に接続され、発光ユニット1332Bが、電極13B1およびコモン電極13Eに電気的に接続され、発光ユニット1332Cは、電極13C1およびコモン電極13Eに電気的に接続される。
図14Aは、本発明の別の実施態様による発光ダイオードチップ1410および基板SBの側面図である。図14Bは、本発明の別の実施態様による発光ダイオードチップ1410の底面図である。図14Aと図14Bに示される実施態様と図12Aと図12Bに示される実施態様との間の差異は、発光ダイオードチップ1410が、4個の発光ユニット1432A、1432B、1432Cおよび1432Dを有することである。
本発明のいくつかの実施態様において、発光ユニット1432Aは、青色光を発し、発光ユニット1432Bは、緑色光を発し、発光ユニット1432Cは赤色光を発し、発光ユニット1432Dは、黄色光を発する。発光ダイオードチップ1410の輝度は、追加の発光ユニット1432Dにより増加され得る。
図14Aと図14Bを引き続き参照すると、本発明のいくつかの実施態様において、発光ダイオードチップ1410は、発光ユニットの下表面1432S2上に配置される複数の電極を有する。特に、発光ダイオードチップ1410は、発光ユニット1432Aの下表面1432S2上に配置される電極14A1および電極14A2を有する。電極14A1および電極14A2は、発光ユニット1432Aに電気的に接続される。電極14A1および電極14A2は、それぞれ、P型電極およびN型電極でよい。発光ユニット1432Aは、電極14A1および電極14A2を介して、基板SBに接合され、且つ、基板SBに電気的に接続され得る。
特に、発光ダイオードチップ1410は、発光ユニット1432Bの下表面1432S2上に配置される電極14B1および電極14B2をさらに有する。電極14B1および電極14B2は、発光ユニット1432Bに電気的に接続される。電極14B1および電極14B2は、それぞれ、P型電極およびN型電極でよい。発光ユニット1432Bは、電極14B1および電極14B2を介して、基板SBに接合され、且つ、基板SBに電気的に接続され得る。
特に、発光ダイオードチップ1410は、発光ユニット1432Cの下表面1432S2上に配置される電極14C1および電極14C2をさらに有する。電極14C1および電極14C2は、発光ユニット1432Cに電気的に接続される。電極14C1および電極14C2は、それぞれ、P型電極およびN型電極でよい。発光ユニット1432Cは、電極14C1および電極14C2を介して、基板SBに接合され、且つ、基板SBに電気的に接続され得る。
特に、発光ダイオードチップ1410は、発光ユニット1432Dの下表面1432S2上に配置される電極14D1および電極14D2をさらに有する。電極14D1および電極14D2は、発光ユニット1432Dに電気的に接続される。電極14D1および電極14D2は、それぞれ、P型電極およびN型電極でよい。発光ユニット1432Dは、電極14D1および電極14D2を介して、基板SBに接合され、且つ、基板SBに電気的に接続され得る。
図15Aは、本発明の別の実施態様による発光ダイオードチップ1510および基板SBの側面図で、図15Bは、本発明の別の実施態様による発光ダイオードチップ1510の底面図である。図15Aと図15Bに示される実施態様と図12Aと図12Bに示される実施態様との間の差異は、発光ユニット1532A、1532B、1532Cおよび1532Dが、コモン電極15Eに電気的に接続されることである。特に、発光ユニット1532Aは、電極15A1およびコモン電極15Eに電気的に接続され、発光ユニット1532Bは、電極15B1およびコモン電極15Eに電気的に接続され、発光ユニット1532Cは、電極15C1およびコモン電極15Eに電気的に接続され、発光ユニット1532Dは、電極15D1およびコモン電極15Eに電気的に接続される。
図16Aは、本発明の別の実施態様による発光ダイオードチップ1610および基板SBの側面図で、図16Bは、本発明の別の実施態様による発光ダイオードチップ1610の底面図である。図16Aと図16Bに示される実施態様と図12Aと図12Bに示される実施態様との間の差異は、発光ダイオードチップ1610が、2個の発光ユニット1632Aおよび1632Bを有することである。発光ユニット1632Aおよび1632Bは、コモン電極16Eに電気的に接続される。特に、発光ユニット1632Aは、電極16A1およびコモン電極16Eに電気的に接続され、発光ユニット1632Bは、電極16B1およびコモン電極16Eに電気的に接続される。
このほか、発光ユニット1632Aは、青色光を発し、発光ユニット1632Bは、黄色光を発する。このほか、発光ダイオードチップ1610は、発光ユニット1632Aおよび1632Bを制御することにより白色光または任意のその他の色の光を発する。
図17Aは、本発明の別の実施態様による発光ダイオードチップ1710および基板SBの側面図で、図17Bは、本発明の別の実施態様による発光ダイオードチップ1710の底面図である。図17Aと図17Bに示される実施態様と図12Aと図12Bに示される実施態様との間の差異は、ディスプレイデバイスが、発光ダイオードチップ1710の上表面1732S1上に配置される波長変換材料層1738(または、フォトルミネセンス層1738)をさらに有することである。
本発明のいくつかの実施態様において、発光ユニット1732A、1732Bおよび1732Cは、青色光を発することができ、波長変換材料層1738は、青色光を白色光に変換することができる。
このほか、発光ユニット1732Aは、電極17A1およびコモン電極17Eに電気的に接続され、発光ユニット1732Bは、電極17B1およびコモン電極17Eに電気的に接続され、発光ユニット1732Cは、電極17C1およびコモン電極17Eに電気的に接続される。
図18Aは、本発明の別の実施態様による発光ダイオードチップ1810および基板SBの側面図で、図18Bは、本発明の別の実施態様による発光ダイオードチップ1810の側面図である。図18Aと図18Bに示される実施態様と図17Aと図17Bに示される実施態様との間の差異は、発光ダイオードチップ1810の発光ユニット1832A上に配置される波長変換材料層がないことである。発光ユニット1832B上に配置される波長変換材料層1838B、および、発光ユニット1832C上に配置される波長変換材料層1838Cがある。
本発明のいくつかの実施態様において、発光ユニット1832A、1832Bおよび1832Cは、青色光を発することができる。波長変換材料層1838Bは、発光ユニット1832Bから発せられる青色光を緑色光に変換することができ、波長変換材料層1838Cは、発光ユニット1832Cから発せられる青色光を、赤色光に変換することができる。発光ユニット1832Aにより発せられる赤色光、緑色光および青色光は混合されて、白色光または任意のその他の色の光を生成することができる。
このほか、発光ユニット1832Aは、電極18A1およびコモン電極18Eに電気的に接続され、発光ユニット1832Bは、電極18B1およびコモン電極18Eに電気的に接続され、発光ユニット1832Cは、電極18C1およびコモン電極18Eに電気的に接続される。
図19Aは、本発明の別の実施態様による発光ダイオードチップ1910および基板SBの側面図で、図19Bは、本発明の別の実施態様による発光ダイオードチップ1910の底面図である。図19Aと図19Bに示される実施態様と図12Aと図12Bに示される実施態様との間の差異は、電極19A1および電極19A2が、それぞれ、発光ユニット1932Aの下表面1932S2および上表面1932S1上に配置されることである。電極19B1および電極19B2は、発光ユニット1932Bの下表面1932S2および上表面1932S1上に配置される。電極19C1および電極19C2は、それぞれ、発光ユニット1932Cの下表面1932S2および上表面1932S1上に配置される。
図20Aは、本発明の別の実施態様による発光ダイオードチップ2010および基板SBの側面図で、図20Bは、本発明の別の実施態様による発光ダイオードチップ2010の底面図である。図20Aと図20Bに示される実施態様と図13Aと図13Bに示される実施態様との間の差異は、コモン電極20Eが、発光ユニット2032A、発光ユニット2032Bおよび発光ユニット2032Cの上表面2032S1上に配置されることである。電極20A1、電極20B1および電極20C1は、それぞれ、発光ユニット2032A、発光ユニット2032Bおよび発光ユニット2032Cの下表面2032S2上に配置される。
図21Aは、本発明の別の実施態様による発光ダイオードチップ2110および基板SBの側面図で、図21Bは、本発明の別の実施態様による発光ダイオードチップ2110の底面図である。図21Aと図21Bに示される実施態様と図16Aと図16Bに示される実施態様との間の差異は、コモン電極21Eが、発光ユニット2132Aおよび発光ユニット2132Bの上表面2132S1上に配置されることである。電極21A1および電極21B1は、それぞれ、発光ユニット2132Aおよび発光ユニット2132Bの下表面213S2上に配置されることである。
図22は、本発明の別の実施態様による発光ダイオードチップ2210の側面図である。図22に示される実施態様と図15Aと図15Bに示される実施態様との間の差異は、コモン電極22Eが、発光ユニット2232A、発光ユニット2232B、発光ユニット2232Cおよび発光ユニット2232Dの上表面2232S1上に配置されることである。電極22A1、電極22B1、電極22C1および電極22D1は、それぞれ、発光ユニット2232A、発光ユニット2232B、発光ユニット2232Cおよび発光ユニット2232Dの下表面2232S2上に配置される。
図23は、本発明の別の実施態様による発光ダイオードチップ2310の側面図である。図23に示される実施態様と図14Aと図14Bに示される実施態様との間の差異は、電極23A2、電極23B2、電極23C2および電極23D2が、それぞれ、発光ユニット2332A、発光ユニット2332B、発光ユニット2332Cおよび発光ユニット2332Dの上表面2332S1上に配置されることである。電極23A1、電極23B1、電極23C1および電極23D1は、発光ユニット2332A、発光ユニット2332B、発光ユニット2332Cおよび発光ユニット2332Dの下表面2332S2上に配置される。
図24Aは、本発明の別の実施態様による発光ダイオードチップ2410Aの上面図である。図24Aに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ2410Aは、長方形を有し、発光ユニット2432A、発光ユニット2432Bおよび発光ユニット2432Cは、それぞれ、実質的に方形を有する。
図24Bは、本発明の別の実施態様による発光ダイオードチップ2410Bの上面図である。図24Bに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ2410Bは、長方形を有し、発光ユニット2432A、発光ユニット2432Bおよび発光ユニット2432Cは、それぞれ、実質的に長方形を有する。
図24Cは、本発明の別の実施態様による発光ダイオードチップ2410Cの上面図である。図24Cに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ2410Cは三角形を有し、発光ダイオードチップ2410Cは、三個の発光ユニット、発光ユニット2432A、発光ユニット2432Bおよび発光ユニット2432Cを有する。
図24Dは、本発明の別の実施態様による発光ダイオードチップ2410Dの上面図である。図24Dに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ2410Dは三角形を有し、発光ダイオードチップ2410Dは、2個の発光ユニット、発光ユニット2432Aおよび発光ユニット2432Bを有する。
図25Aは、本発明の別の実施態様による発光ダイオードチップ2510Aの上面図である。図25Aに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ2510Aは円形を有し、発光ダイオードチップ2510Aは、2個の発光ユニット、発光ユニット2532Aおよび発光ユニット2532Bを有する。
図25Bは、本発明の別の実施態様による発光ダイオードチップ2510Bの上面図である。図25Bに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ2510Bは円形を有し、発光ダイオードチップ2510Bは、3個の発光ユニット、発光ユニット2532A、発光ユニット2532Bおよび発光ユニット2532Cを有する。
注意すべきことは、上述の素子尺寸、素子パラメータおよび素子形状は、本発明に限定されないことである。当業者なら、異なる要件にしたがって、これらの設定や値を調節することができる。理解できることは、本発明によるディスプレイデバイスおよびその製造方法は、図1A〜図25Bの配置に限定されないことである。本発明は、単に、図1A〜図25Bの一つ以上の任意の実施態様の任意の一つ以上の特徴を有することができる。つまり、図示される全ての特徴が、本発明のディスプレイデバイスおよびその製造方法で実施されるのはない。
本発明のいくつかの実施態様において、コモン電極は、好ましくは、列コモン電極、行コモン電極または全表面を被覆するコモン電極を有する。しかし、本発明はこの限りではない。
本発明のいくつかの実施態様において、発光ユニットは、好ましくは、P型半導体層、N型半導体層、P型半導体層に接続される第一電極およびN型半導体層に接続される第二電極を有する。しかし、本発明はこの限りではない。
総合すると、本発明の実施態様は、ディスプレイデバイスにも使用される発光ダイオードチップの数量を減少することができるように、ディスプレイデバイス中に、少なくとも二つのトランジスタに対応する発光ダイオードチップを配置する。これにより、製造プロセス中、発光ダイオードチップをアレイ基板に取り付ける回数が減少し、製造時間とコストを削減させ、歩留まりを改善する。本発明のいくつかの実施態様において、異なる光(たとえば、赤色光、青色光または緑色光)を発する発光ダイオードチップは、アレイ基板上に配置される。しかし、製造プロセスにおける変化に起因して、同じ光を実質的に発する発光ダイオードチップ間のスペクトルは異なってよい。このほか、発光ダイオードチップをアレイ基板に接合する前、適当なスペクトルを有する発光ダイオードチップの選択が必要である。このほか、ボンディングプロセスにおいて、異なる光を発する発光ダイオードチップは、それぞれ、異なるステップで接合され、製造回数を増加させる。これにより、本発明のいくつかの実施態様において、カラーフィルター層および/またはフォトルミネセンス層をとともに同じ光を発する発光ダイオードチップを用いることにより、フルカラーを達成することができ、製造時間を大幅に削減させることができる。
本発明のいくつかの実施例およびその利点を詳細に開示したが、添付の請求の範囲によって定義されるように、本開示の精神および範囲を逸脱せずに、本明細書において種々の変更、代替、および改変をすることができることを理解すべきである。例えば、本明細書で述べられる特徴、機能、プロセス、および材料の多くが本開示の範囲を逸脱することなく変更できることが当業者にとっては容易に理解されるだろう。また、本出願の範囲は、本明細書中に述べられたプロセス、機械、製造、物質の組成、手段、方法およびステップの特定の実施形態に限定されることを意図するものではない。当業者が本開示の開示から容易に諒解するように、本明細書で述べられた対応する実施形態と、実質的に同様の機能を実行するか、あるいは、実質的に同様の結果を達成する、現存の、または後に開発される、プロセス、機械、製造、物質の組成、手段、方法またはステップが、本開示に従って利用され得る。従って、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質の組成、手段、方法またはステップを含むように意図される。
100…ディスプレイデバイス
102…表示領域
104…非表示領域
106…アウターリードボンディング(OLB)領域
110…発光ダイオードチップ
112…コモン電極
114…第一基板
116、116A、116B、116C…トランジスタ
118…ゲート電極
120…ゲート誘電体層
122…半導体層
124…ソース電極
126…ドレイン電極
128…接続電極
130…第二基板
132、132A、132B、132C、132D、132E、132F、132D…発光ユニット
134…第一電極
136…カラーフィルター層
136A…青色カラーフィルター層
136B…赤色カラーフィルター層
136C…緑色カラーフィルター層
138…フォトルミネセンス層
146…量子ドット膜
146A…第一量子ドット膜
146B…第二量子ドット膜
146C…第三量子ドット膜
200…ディスプレイデバイス
210…発光ダイオードチップ
212…コモン電極
216…トランジスタ
216A、216B、216C、216D、216E、216F…トランジスタ
228…接続電極
232…発光ユニット
234…第一電極
238…第二電極
310、310A、310B、310C…発光ダイオードチップ
316…トランジスタ
400A…ディスプレイデバイス
410A…発光ダイオードチップ
412…行コモン電極
416…トランジスタ
432…発光ユニット
440A…第一トランジスタ行
440B…第二トランジスタ行
442A…第一トランジスタ列
442B…第二トランジスタ列
444A…第一データライン
444B…第二データライン
446A…第一ゲートライン
446B…第二ゲートライン
448…列コモン電極
500A、500B…ディスプレイデバイス
516…トランジスタ
510A、510B…発光ダイオードチップ
540A…第一トランジスタ行
540B…第二トランジスタ行
600A…ディスプレイデバイス
610A、610B…発光ダイオードチップ
614…第一基板
616A、616B…トランジスタ
628A、628B…接続電極
632A、632B、632C、632D…発光ユニット
634A、634B…第一電極
636…カラーフィルター層
638…第二電極
646…ゲートライン
648A、648B…データライン
650…列コモン電極
652A、652B…遮光層
700A…ディスプレイデバイス
710A、710B…発光ダイオードチップ
716A、716B、716C、716D…トランジスタ
726A、726B、726C、726D…接続電極
732A、732B、732C、732D…発光ユニット
746A、746B…ゲートライン
748A、748B…データライン
750…列コモン電極
800A…ディスプレイデバイス
810A、810B…発光ダイオードチップ
816A、816B…トランジスタ
826A、826B…接続電極
832A、832B…発光ユニット
846A、846B…ゲートライン
848…データライン
854…行コモン電極
900A…ディスプレイデバイス
910A、910B…発光ダイオードチップ
916A、916B、916C、916D…トランジスタ
926A、926B、926C、926D…接続電極
932A、932B、932C、932D…発光ユニット
946A、946B…ゲートライン
948A、948B…データライン
954…行コモン電極
1000A…ディスプレイデバイス
1010A、1010B…発光ダイオードチップ
1016A、1016B、1016C、1016D…トランジスタ
1026A、1026B、1026C、1026D…接続電極
1032A、1032B、1032C、1032D…発光ユニット
1046A、1046B…ゲートライン
1048A、1048B…データライン
1050…列コモン電極
1054…行コモン電極
1100A…ディスプレイデバイス
1110A、1110B…発光ダイオードチップ
1116A、1116B、1116C、1116D…トランジスタ
1126B、1126C…接続電極
1146…ゲートライン
1148A、1148B、1148C、1148D…データライン
1150…列コモン電極
S1…第一側
S2…第二側
S3…第一側
S4…第二側
S5…第一側
S6…第二側
S7…第三側
S8…第四側
1B…領域
1C−1C、2B−2B、6E−6E…線
A1、A2…方向

Claims (20)

  1. ディスプレイデバイスであって、
    第一基板と、
    前記第一基板上に配置される第一トランジスタおよび第二トランジスタと、
    前記第一基板上に配置されるコモン電極と、
    前記第一基板上に配置され、且つ、前記第一トランジスタおよび前記第二トランジスタに対応して配置され、且つ、第一発光ユニットおよび第二発光ユニットを有する発光ダイオードチップ(LEDチップ)と、
    を有し、
    前記第一発光ユニットは、前記第一トランジスタおよび前記コモン電極に電気的に接続され、前記第二発光ユニットは、前記第二トランジスタおよび前記コモン電極に電気的に接続される、
    ディスプレイデバイス。
  2. 前記発光ダイオードチップ(LEDチップ)は、前記第一基板上に配置され、且つ、2Nトランジスタに対応して配置され、Nは1より大きい正の整数である、請求項1に記載のディスプレイデバイス。
  3. 前記第一基板上に配置される第三トランジスタをさらに有し、前記発光ダイオードチップは前記第一基板上に配置され、且つ、前記第三トランジスタに対応してさらに配置され、前記発光ダイオードチップは、第三発光ユニットをさらに有し、前記第三発光ユニットは、前記第三トランジスタおよび前記コモン電極に電気的に接続される、請求項1に記載のディスプレイデバイス。
  4. 前記発光ダイオードチップ(LEDチップ)は、前記第一基板上に配置され、且つ、3Nトランジスタに対応して配置され、Nは1より大きい正の整数である、請求項3に記載のディスプレイデバイス。
  5. 前記発光ダイオードチップの発光表面上に配置される蛍光層をさらに有する、請求項1に記載のディスプレイデバイス。
  6. 前記第一基板と対向して配置される第二基板と、
    前記第一基板と前記第二基板との間に配置されるカラーフィルター層と、をさらに有し、
    前記カラーフィルター層は、第一カラーフィルターユニットおよび第二カラーフィルターユニットを有し、前記第一カラーフィルターユニットは、前記第一発光ユニットの発光経路で配置され、前記第二カラーフィルターユニットは、前記第二発光ユニットの発光経路で配置される、請求項5に記載のディスプレイデバイス。
  7. 前記第一基板と対向して配置される第二基板と
    前記第一基板と前記第二基板との間に配置される量子ドット膜と、をさらに有し、
    前記量子ドット膜は、第一量子ドット膜および第二量子ドット膜を有し、前記第一量子ドット膜は、前記第一発光ユニットの発光経路で配置され、前記第二量子ドット膜は、前記第二発光ユニットの発光経路で配置される、請求項1に記載のディスプレイデバイス。
  8. 前記第一基板上に配置され、且つ、第一方向に沿って延伸する第一スキャンラインと、
    前記第一基板上に配置され、且つ、前記第一方向に沿って延伸する第二スキャンラインと、
    前記第一基板上に配置され、且つ、第二方向に沿って延伸するデータラインと、をさらに有し、
    前記第一方向は、前記第二方向に実質的に垂直であり、
    前記第一トランジスタは、前記第一スキャンラインおよび前記データラインに電気的に接続され、前記第二トランジスタは、前記第二スキャンラインおよび前記データラインに電気的に接続される、請求項1に記載のディスプレイデバイス。
  9. 前記第一基板上に配置され、且つ、第一方向に沿って延伸するスキャンラインと、
    前記第一基板上に配置され、且つ、第二方向に沿って延伸する第一データラインと、
    前記第一基板上に配置され、且つ、前記第二方向に沿って延伸する第二データラインと、をさらに有し、
    前記第一方向は、前記第二方向に実質的に垂直であり、
    前記第一トランジスタは、前記第一データラインおよび前記スキャンラインに電気的に接続され、前記第二トランジスタは、前記第二データラインおよび前記スキャンラインに電気的に接続される、請求項1に記載のディスプレイデバイス。
  10. 前記第一基板上に配置される第三トランジスタおよび第四トランジスタ、をさらに有し、
    前記発光ダイオードチップ(LEDチップ)は、前記第一基板上に配置され、且つ、前記第三トランジスタおよび前記第四トランジスタに対応してさらに配置され、前記発光ダイオードチップは、第三発光ユニットおよび第四発光ユニットをさらに有し、且つ、前記コモン電極は、互いに交差する第一コモン電極および第二コモン電極を有し、
    前記第三発光ユニットは、前記第三トランジスタおよび前記コモン電極に電気的に接続され、前記第四発光ユニットは、前記第四トランジスタおよび前記コモン電極に電気的に接続される、請求項1に記載のディスプレイデバイス。
  11. 前記第一基板上に配置されるスキャンラインと、
    前記第一基板上に配置される第一データラインと、
    前記第一基板上に配置される第二データラインと、
    前記第一基板上に配置される第三データラインと、
    前記第一基板上に配置される第四データラインと、
    前記第一基板上に配置される第三トランジスタおよび第四トランジスタと、をさらに有し、
    前記発光ダイオードチップ(LEDチップ)は、前記第一基板上に配置され、且つ、前記第三トランジスタおよび前記第四トランジスタに対応してさらに配置され、前記発光ダイオードチップは、第三発光ユニットおよび第四発光ユニットをさらに有し、前記第三発光ユニットは、前記第三トランジスタおよび前記コモン電極に電気的に接続され、前記第四発光ユニットは、前記第四トランジスタおよび前記コモン電極に電気的に接続され、
    前記第一トランジスタは、前記第一データラインおよび前記スキャンラインに電気的に接続され、前記第二トランジスタは、前記第二データラインおよび前記スキャンラインに電気的に接続され、前記第三トランジスタは、前記第三データラインおよび前記スキャンラインに電気的に接続され、前記第四トランジスタは、前記第四データラインおよび前記スキャンラインに電気的に接続される、請求項1に記載のディスプレイデバイス。
  12. 前記発光ダイオードチップは、前記第一基板の法線の方向で、前記第一トランジスタおよび前記第二トランジスタを完全に被覆する、請求項1に記載のディスプレイデバイス。
  13. 前記発光ダイオードチップは、前記第一基板の法線の方向で、前記第一トランジスタおよび前記第二トランジスタを部分的に被覆する、請求項1に記載のディスプレイデバイス。
  14. 前記第一基板と対向して配置される第二基板と、
    前記第一基板と前記第二基板との間に配置されるスペーサと、をさらに有する、請求項1に記載のディスプレイデバイス。
  15. 前記スペーサは、前記ディスプレイデバイスの非表示領域で配置される、請求項14に記載のディスプレイデバイス。
  16. 前記スペーサは、前記ディスプレイデバイスの表示領域で配置される、請求項14に記載のディスプレイデバイス。
  17. 前記第一発光ユニットは、前記第一トランジスタに電気的に接続される第一電極と、前記コモン電極に電気的に接続される第二電極とを有する、請求項1に記載のディスプレイデバイス。
  18. 前記第一トランジスタは薄膜トランジスタであり、前記薄膜トランジスタは、ゲート電極、ソース電極およびドレイン電極を有する、請求項17に記載のディスプレイデバイス。
  19. 前記薄膜トランジスタは、前記ドレイン電極および前記第一電極に電気的に接続される接続電極をさらに有する、請求項18に記載のディスプレイデバイス。
  20. 前記第一発光ユニットおよび前記第二発光ユニットは、それぞれ、無機発光ダイオードを有する、請求項1に記載のディスプレイデバイス。
JP2016175296A 2015-09-09 2016-09-08 ディスプレイデバイス Active JP6947366B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
TW104129743 2015-09-09
TW104129743 2015-09-09
TW105103992 2016-02-05
TW105103992 2016-02-05
TW105117520 2016-06-03
TW105117520A TWI621256B (zh) 2015-09-09 2016-06-03 顯示裝置

Publications (2)

Publication Number Publication Date
JP2017054120A true JP2017054120A (ja) 2017-03-16
JP6947366B2 JP6947366B2 (ja) 2021-10-13

Family

ID=58190330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016175296A Active JP6947366B2 (ja) 2015-09-09 2016-09-08 ディスプレイデバイス

Country Status (3)

Country Link
US (1) US9859456B2 (ja)
JP (1) JP6947366B2 (ja)
KR (1) KR102609932B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6431969B1 (ja) * 2017-11-10 2018-11-28 ルーメンス カンパニー リミテッド Ledディスプレイ装置
JP2019032514A (ja) * 2017-07-13 2019-02-28 タレス 有色発光ダイオードを有する発光画素を備えた透明アクティブ・マトリクス・ディスプレイ
JP2019174807A (ja) * 2018-03-29 2019-10-10 群創光電股▲ふん▼有限公司Innolux Corporation 電子装置
JP2020004973A (ja) * 2018-06-29 2020-01-09 啓耀光電股▲分▼有限公司 電子装置及びその製造方法
WO2020084898A1 (ja) * 2018-10-26 2020-04-30 株式会社ジャパンディスプレイ 表示装置
JP2020534560A (ja) * 2017-08-25 2020-11-26 ナノシス・インク. ナノ構造に基づいた表示装置
JP2021064789A (ja) * 2019-10-14 2021-04-22 隆達電子股▲ふん▼有限公司 発光ダイオードパッケージ構造
JP2022163025A (ja) * 2017-06-05 2022-10-25 三星電子株式会社 ディスプレイ装置、電子機器
US11664384B2 (en) 2017-06-05 2023-05-30 Samsung Electronics Co., Ltd. Display apparatus including array of inorganic light emitting elements

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975635A (zh) 2017-05-31 2022-08-30 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN107195654B (zh) * 2017-06-02 2020-11-13 南京昀光科技有限公司 一种全彩半导体发光微显示器及其制造工艺
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管,其制造方法和包括其的显示设备
KR102355917B1 (ko) * 2017-10-26 2022-01-25 엘지디스플레이 주식회사 발광다이오드 및 전계발광 표시장치
CN113555379B (zh) * 2021-07-26 2023-12-26 北京京东方光电科技有限公司 显示面板及其制备方法、显示装置
TWI836879B (zh) * 2023-01-19 2024-03-21 友達光電股份有限公司 微發光二極體顯示裝置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195783A (ja) * 2001-12-26 2003-07-09 Sony Corp 表示装置及び表示装置の製造方法
JP2004207217A (ja) * 2002-12-11 2004-07-22 Sony Corp 表示装置及び表示装置の製造方法
JP2005038833A (ja) * 2003-06-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2006058814A (ja) * 2004-08-24 2006-03-02 Sony Corp 表示装置
JP2007157514A (ja) * 2005-12-06 2007-06-21 Sony Corp 表示装置
JP2007265756A (ja) * 2006-03-28 2007-10-11 Seiko Epson Corp 発光装置、その製造方法および電子機器
JP2010062003A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 表示装置
JP2012230928A (ja) * 2006-06-19 2012-11-22 Sony Corp 発光表示装置およびその製造方法
JP2013122836A (ja) * 2011-12-09 2013-06-20 Sony Corp 表示装置およびその製造方法、電子機器並びに照明装置
JP2013175470A (ja) * 2002-01-24 2013-09-05 Semiconductor Energy Lab Co Ltd 発光装置
JP2015050245A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ タッチセンサ内蔵有機エレクトロルミネッセンス装置
WO2015193434A2 (en) * 2014-06-18 2015-12-23 X-Celeprint Limited Micro assembled led displays and lighting elements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008100043A1 (en) 2007-02-16 2008-08-21 Samsung Electronics Co., Ltd. Active reflective polarizer and magnetic display panel comprising the same
CN101510029B (zh) 2008-02-15 2012-01-25 奇美电子股份有限公司 液晶显示装置
US20130303777A1 (en) * 2010-10-06 2013-11-14 Sharp Kabushiki Kaisha Luminescent material, and organic light-emitting element, wavelength-converting light-emitting element, light-converting light-emitting element, organic laser diode light-emitting element, dye laser, display device, and illumination device using same
TW201427893A (zh) 2013-01-07 2014-07-16 群康科技(深圳)有限公司 圖案化色轉換膜及應用其之顯示裝置
JP5696190B2 (ja) * 2013-09-20 2015-04-08 株式会社半導体エネルギー研究所 表示装置
US9343691B2 (en) * 2014-08-08 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, electronic device, and lighting device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195783A (ja) * 2001-12-26 2003-07-09 Sony Corp 表示装置及び表示装置の製造方法
JP2013175470A (ja) * 2002-01-24 2013-09-05 Semiconductor Energy Lab Co Ltd 発光装置
JP2004207217A (ja) * 2002-12-11 2004-07-22 Sony Corp 表示装置及び表示装置の製造方法
JP2005038833A (ja) * 2003-06-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2006058814A (ja) * 2004-08-24 2006-03-02 Sony Corp 表示装置
JP2007157514A (ja) * 2005-12-06 2007-06-21 Sony Corp 表示装置
JP2007265756A (ja) * 2006-03-28 2007-10-11 Seiko Epson Corp 発光装置、その製造方法および電子機器
JP2012230928A (ja) * 2006-06-19 2012-11-22 Sony Corp 発光表示装置およびその製造方法
JP2010062003A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 表示装置
JP2013122836A (ja) * 2011-12-09 2013-06-20 Sony Corp 表示装置およびその製造方法、電子機器並びに照明装置
JP2015050245A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ タッチセンサ内蔵有機エレクトロルミネッセンス装置
WO2015193434A2 (en) * 2014-06-18 2015-12-23 X-Celeprint Limited Micro assembled led displays and lighting elements

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664384B2 (en) 2017-06-05 2023-05-30 Samsung Electronics Co., Ltd. Display apparatus including array of inorganic light emitting elements
JP2022163025A (ja) * 2017-06-05 2022-10-25 三星電子株式会社 ディスプレイ装置、電子機器
JP7410231B2 (ja) 2017-06-05 2024-01-09 三星電子株式会社 ディスプレイ装置、電子機器
JP2019032514A (ja) * 2017-07-13 2019-02-28 タレス 有色発光ダイオードを有する発光画素を備えた透明アクティブ・マトリクス・ディスプレイ
JP7357184B2 (ja) 2017-08-25 2023-10-06 ナノシス・インク. ナノ構造に基づいた表示装置
JP2020534560A (ja) * 2017-08-25 2020-11-26 ナノシス・インク. ナノ構造に基づいた表示装置
JP6431969B1 (ja) * 2017-11-10 2018-11-28 ルーメンス カンパニー リミテッド Ledディスプレイ装置
JP2019091000A (ja) * 2017-11-10 2019-06-13 ルーメンス カンパニー リミテッド Ledディスプレイ装置
JP2019174807A (ja) * 2018-03-29 2019-10-10 群創光電股▲ふん▼有限公司Innolux Corporation 電子装置
JP7394533B2 (ja) 2018-03-29 2023-12-08 群創光電股▲ふん▼有限公司 電子装置
JP7134923B2 (ja) 2018-06-29 2022-09-12 方略電子股▲ふん▼有限公司 電子装置
JP2020004973A (ja) * 2018-06-29 2020-01-09 啓耀光電股▲分▼有限公司 電子装置及びその製造方法
JP2020067626A (ja) * 2018-10-26 2020-04-30 株式会社ジャパンディスプレイ 表示装置
WO2020084898A1 (ja) * 2018-10-26 2020-04-30 株式会社ジャパンディスプレイ 表示装置
JP2021064789A (ja) * 2019-10-14 2021-04-22 隆達電子股▲ふん▼有限公司 発光ダイオードパッケージ構造
US11616173B2 (en) 2019-10-14 2023-03-28 Lextar Electronics Corporation Light emitting diode package
JP7089567B2 (ja) 2019-10-14 2022-06-22 隆達電子股▲ふん▼有限公司 発光ダイオードパッケージ構造
US11978832B2 (en) 2019-10-14 2024-05-07 Lextar Electronics Corporation Light emitting diode package

Also Published As

Publication number Publication date
KR20170030433A (ko) 2017-03-17
US20170069784A1 (en) 2017-03-09
US9859456B2 (en) 2018-01-02
KR102609932B1 (ko) 2023-12-04
JP6947366B2 (ja) 2021-10-13

Similar Documents

Publication Publication Date Title
JP6947366B2 (ja) ディスプレイデバイス
US11437288B2 (en) Display device
CN108666338B (zh) 显示设备
KR102492526B1 (ko) 표시 패널 및 그 제조방법
JP7409089B2 (ja) アレイ基板、アレイ基板の製造方法、アレイ基板マザーボード、表示パネル及び表示装置
US10236280B2 (en) Light emitting device package and display device using the same
CN107507834B (zh) 显示装置及显示装置的制造方法
US10084147B2 (en) Display device
CN107544177B (zh) 显示装置
US11005074B2 (en) Display device
TWI621256B (zh) 顯示裝置
CN113170550A (zh) 显示装置和电子装置
JP6678830B1 (ja) 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置
CN106531759B (zh) 显示装置
CN112368839A (zh) 显示面板及制造该显示面板的方法
US20220187878A1 (en) Reducing hole bezel region in displays
JP7264669B2 (ja) 表示装置
JP2014078399A (ja) 有機el装置
US11978678B2 (en) Display device
CN108735771B (zh) 显示设备及其制造方法
US20240088328A1 (en) Light-emitting device, light-emitting substrate, and method for manufacturing light-emitting device
KR20140071091A (ko) 마스크 기판의 제조 방법 및 이를 이용하여 유기전계발광 표시장치를 제조하는 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170706

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210908

R150 Certificate of patent or registration of utility model

Ref document number: 6947366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150