JP2017054120A - ディスプレイデバイス - Google Patents

ディスプレイデバイス Download PDF

Info

Publication number
JP2017054120A
JP2017054120A JP2016175296A JP2016175296A JP2017054120A JP 2017054120 A JP2017054120 A JP 2017054120A JP 2016175296 A JP2016175296 A JP 2016175296A JP 2016175296 A JP2016175296 A JP 2016175296A JP 2017054120 A JP2017054120 A JP 2017054120A
Authority
JP
Japan
Prior art keywords
light emitting
transistor
substrate
emitting diode
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016175296A
Other languages
English (en)
Other versions
JP6947366B2 (ja
Inventor
仁杰 彭
Jen-Chieh Peng
仁杰 彭
朝樺 謝
Tsau-Hua Hsieh
朝樺 謝
柏鋒 陳
Bo-Feng Chen
柏鋒 陳
順源 胡
Shun-Yuan Hu
順源 胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW105117520A external-priority patent/TWI621256B/zh
Application filed by Innolux Display Corp, Innolux Corp filed Critical Innolux Display Corp
Publication of JP2017054120A publication Critical patent/JP2017054120A/ja
Application granted granted Critical
Publication of JP6947366B2 publication Critical patent/JP6947366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】コスト効果が高い発光ダイオードチップを有するディスプレイデバイスを提供する。
【解決手段】ディスプレイデバイスは、第一基板と、第一基板上に配置される第一トランジスタ１１６および第二トランジスタ１１６と、第一基板上に配置されるコモン電極１１２と、第一基板上に配置され、且つ、第一トランジスタ１１６および第二トランジスタ１１６に対応して配置される発光ダイオードチップ(ＬＥＤチップ)１１０とを有する。発光ダイオードチップ１１０は、第一発光ユニットおよび第二発光ユニットを有し、第一発光ユニットは、第一トランジスタ１１６およびコモン電極１１２に電気的に接続され、第二発光ユニットは、第二トランジスタ１１６およびコモン電極１１２に電気的に接続される。
【選択図】図１Ｂ

Description

本発明は、ディスプレイデバイスに関し、特に、発光ダイオードチップを有するディスプレイデバイスに関する。
デジタル技術の発展に伴い、ディスプレイデバイスは、幅広く、日常生活に用いられている。たとえば、ディスプレイデバイスは、現代の情報および通信装置、たとえば、テレビ、ノートブック、コンピュータ、携帯電話やスマートフォンに応用されている。このほか、各世代のディスプレイデバイスは、軽、薄、短小およびファッション化に発展している。ディスプレイデバイスは、発光ダイオードディスプレイデバイスを含む。
発光ダイオード中の電子とホールの再結合放射は、ｐ−ｎ接合の電流により、電磁放射(たとえば、光)を生成する。たとえば、GaAsやGaN等の直接バンドギャップ材料により形成される順方向バイアスｐ−ｎ接合において、空乏領域中に注入される電子とホールの再結合は、電磁放射、たとえば、光を生成する。上記の電磁放射は、可視光領域または非可視光領域に位置する。異なるバンドギャップを有する材料が用いられて、異なる色の発光ダイオードを形成する。
近年、発光ダイオード産業においては、大量生産が趨勢になっているので、発光ダイオードの製造の歩留まり改善がコストを削減させ、巨大な経済効果をもたらすだろう。しかし、既存のディスプレイデバイスは、各方面において、十分ではない。
これにより、コスト効果が高いディスプレイデバイスが必要である。
本発明は、コスト効果が高い発光ダイオードチップを有するディスプレイデバイスを提供することを目的とする。
本発明は、ディスプレイデバイスを提供し、当該ディスプレイデバイスは、第一基板と、第一基板上に配置される第一トランジスタおよび第二トランジスタと、第一基板上に配置されるコモン電極と、第一基板上に配置され、且つ、第一トランジスタおよび第二トランジスタに対応して配置される発光ダイオードチップ(ＬＥＤチップ)と、を有し、発光ダイオードチップは、第一発光ユニットおよび第二発光ユニットを有し、第一発光ユニットは、第一トランジスタおよびコモン電極に電気的に接続され、第二発光ユニットは、第二トランジスタおよびコモン電極に電気的に接続される。
本発明の他の多くの目的および利点および特徴は、次に続く本発明に一実施例の説明を添付図面と併せて読めば明らかとなる。
本発明は、ディスプレイデバイス中に、少なくとも２個のトランジスタに対応する発光ダイオードチップを配置し、よって、ディスプレイデバイスに用いられる発光ダイオードチップの数量が減少する。これにより、発光ダイオードチップが、製造プロセスにおいて取り付けられる回数が減少し、製造時間とコストを削減させ、歩留まりを改善する。
本発明が充分理解できるように、次に添付図面を参照しながら発明を説明する。
本発明のいくつかの実施態様によるディスプレイデバイスの上面図である。 図１Ａのディスプレイデバイスの領域１Ｂの部分拡大図である。 本発明のいくつかの実施態様による図１Ｂの線１Ｃ−１Ｃに沿った断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの断面図である。 本発明の別の実施態様によるディスプレイデバイスの上面図である。 本発明のいくつかの実施態様による図２Ａの線２Ｂ−２Ｂに沿った断面図である。 本発明のいくつかの実施態様による発光ダイオードチップにより対応するトランジスタの数量の三種表すように使用されるディスプレイデバイスの上面図である。 本発明の別の実施態様によるディスプレイデバイスの上面図である。 本発明の別の実施態様によるディスプレイデバイスの上面図である。 本発明の別の実施態様によるディスプレイデバイスの上面図である。 本発明の別の実施態様によるディスプレイデバイスの上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である 本発明のいくつかの実施態様による図６Ｄの線６Ｅ−６Ｅに沿った断面図である。 図６Ｄに示される本発明のいくつかの実施態様による発光ダイオードチップおよび第一基板の概略図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様によるディスプレイデバイスの部分的上面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップおよび基板の側面図である。 本発明の別の実施態様による発光ダイオードチップの底面図である。 本発明の別の実施態様による発光ダイオードチップの側面図である 本発明の別の実施態様による発光ダイオードチップの側面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。 本発明の別の実施態様による発光ダイオードチップの上面図である。
本発明のディスプレイデバイスは以下で詳細に記述される。以下の詳細な記述において、説明を目的として、本発明に対する十分な理解を提供するために、多くの特定の詳細と実施態様を説明する。本発明をわかりやすくするために、以下の詳細な記述で、特定の素子と配置を説明する。しかし、本明細書に説明される例示的な実施態様は、説明の目的のために用いられ、本発明の概念は、それらの実施態様に限定されることなく、各種形式で具体化される。このほか、異なる実施態様の図面は、本発明の説明をわかりやすくするため、類似および／または対応する数字を使用して、類似および／または対応する素子を表示している。しかし、異なる実施態様の図面における類似および／または対応する数字の使用は、異なる実施態様間の任意の相関を示唆するものではない。このほか、本明細書において、たとえば、「第二材料層上に配置される第一材料層（ｆｉｒｓｔ ｍａｔｅｒｉａｌ ｌａｙｅｒ ｄｉｓｐｏｓｅｄ ｏｎ／ｏｖｅｒ ａ ｓｅｃｏｎｄ ｍａｔｅｒｉａｌ ｌａｙｅｒ）」という表現は、第一材料層および第二材料層の直接接触を示すか、または、第一材料層と第二材料層との間に一つ以上の中間層がある非接触状態を示す。上述の状況において、第一材料層は、第二材料層と直接接触しなくてもよい。
注意すべきことは、本発明の図面中の素子またはデバイスは、当業者によく知られた任意の形式あるいは配置で存在していることである。このほか、「別の層を覆う一層（ａ ｌａｙｅｒ ｏｖｅｒｌｙｉｎｇ ａｎｏｔｈｅｒ ｌａｙｅｒ）」、「一層が別の層の上に配置される（ａ ｌａｙｅｒ ｉｓ ｄｉｓｐｏｓｅｄ ａｂｏｖｅ ａｎｏｔｈｅｒ ｌａｙｅｒ）」、「一層が別の層上に配置される（ａ ｌａｙｅｒ ｉｓ ｄｉｓｐｏｓｅｄ ｏｎ ａｎｏｔｈｅｒ ｌａｙｅｒ）」、「一層が別の層の上に配置される（ａ ｌａｙｅｒ ｉｓ ｄｉｓｐｏｓｅｄ ｏｖｅｒ ａｎｏｔｈｅｒ ｌａｙｅｒ）」という表現は、その層が、その他の層と直接接触するか、あるいは、その層が、その他の層と直接接触せず、その層とその他の層との間に一つ以上の中間層があることを意味する。
このほか、本明細書において、相対表現が用いられる。たとえば、「低い（ｌｏｗｅｒ）」、「底部（ｂｏｔｔｏｍ）」、「高い（ｈｉｇｈｅｒ）」または「頂部（ｔｏｐ）」が用いられて、もう一つの素子に対する一素子の位置を示す。理解できることは、デバイスがひっくり返される場合、「低い」素子は「高い」素子になる。
用語「約（ａｂｏｕｔ）」および「実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）」というのは、一般的に、表示値の+/-20%、さらに一般的に、表示値の+/-10%、さらに一般的に、表示値の+/-5%、さらに一般的に、表示値の+/-3%、さらに一般的に、表示値の+/-2%、さらに一般的に、表示値の+/-1%、さらに一般的に、表示値の+/-0.5%を意味する。本発明の表示値は概略値である。特定の記述がないとき、表示値は、「約」または「実質的に」の意味を含んでいる。
理解すべきことは、本明細書中で第一、第二、第三等の用語が用いられて、各種素子、コンポーネンツ、領域、層、部分および／またはセクションを記述しているが、これらの素子、コンポーネンツ、領域、層、部分および／またはセクションは、これらの用語に限定されない。これらの用語は、一素子、コンポーネンツ、領域、層、部分あるいはセクションと、別の領域、層あるいはセクションを区別するためだけに用いられる。よって、以下で記述される第一素子、コンポーネンツ、領域、層、部分あるいはセクションは、本発明の教示を逸脱しない範囲で、第二素子、コンポーネンツ、領域、層、部分あるいはセクションと称される。
別に定義されない限り、本明細書中に使用される全ての技術的且つ科学的用語は、この開示が属する当業者により共通して理解できる同じ意味を有する。理解できることは、いずれの場合でも、通常使用される辞書中で定義されるこれらの用語は、本発明の相関技術および本発明の背景やコンテクストと一致する意味を有すると解釈されるべきであり、ここで特別に定義されない限り、理想的且つ過度に正式な方法で解釈されるできではない。
実施態様のこの記述は、図面を参照して理解することができ、記述説明の一部分とみなされる。図面は尺寸通りに描かれているのではない。このほか、図面を簡潔にするため、構造とデバイスは要約して示される。
記述において、相対用語、たとえば、「下（ｌｏｗｅｒ）」、「上（ｕｐｐｅｒ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「垂直（ｖｅｒｔｉｃａｌ）」、「の下（ｂｅｌｏｗ）」、「の上（ａｂｏｖｅ）」、「上方（ｕｐ）」、「下方（ｄｏｗｎ）」「頂部（ｔｏｐ）」「底部（ｂｏｔｔｏｍ）」およびそれらの派生語(たとえば、「水平に（ｈｏｒｉｚｏｎｔａｌｌｙ）」、「下方に（ｄｏｗｎｗａｒｄｌｙ）」、「上方に（ｕｐｗａｒｄｌｙ)」等)は、議論中の図面中に記載され、且つ、描かれる方位を指すように理解されるべきである。これらの相対用語は、説明を便利にするためのものであり、装置が、特定の方位で構成されるか、あるいは、操作される必要があるのではない。取り付けや結合に関する用語、たとえば、「接続される（ｃｏｎｎｅｃｔｅｄ）」や「相互接続される（ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ）」などは、特別に定義されない限り、構造が、互いに対して直接的に、あるいは、介在する構造を介して間接的に固定されるか、あるいは、取り付けられる関係を意味するだけでなく、これら用語は、双方が可動または強固な取り付けおよび関係も意味する。
用語「基板（ｓｕｂｓｔｒａｔｅ）」は、半導体ウェハ内に形成された素子とウェハを覆う層を含むことを意味する。必要とされる全半導体素子がすでに基板上に形成され得る。しかし、図面を簡潔にするため、基板は平坦な表面として表現されている。用語「基板表面（ｓｕｂｓｔｒａｔｅ ｓｕｒｆａｃｅ）」は、半導体ウェハの最上の露出層、たとえば、ケイ素表面および絶縁層および／または金属線を有することを意味する。
本発明の実施態様は、ディスプレイデバイスに用いられる発光ダイオードチップの数量を減らすようにディスプレイデバイス中に、少なくとも２個のトランジスタに対応する発光ダイオードチップを配置する。これにより、発光ダイオードチップが、製造プロセスにおいて取り付けられる回数を減少させることができ、製造時間とコストを削減させ、歩留まりを改善する。
図１Ａは、本発明のいくつかの実施態様によるディスプレイデバイス１００の上面図である。図１Ｂは、図１Ａのディスプレイデバイス１００の領域１Ｂの部分拡大図である。図１Ａを参照すると、ディスプレイデバイス１００は、表示領域１０２および表示領域１０２に隣接する非表示領域１０４を有する。この実施態様において、非表示領域１０４は、表示領域１０２を取り囲むか包囲する。表示領域１０２は、トランジスタが配置されるディスプレイデバイス１００中の表示領域である。つまり、表示領域１０２は、ディスプレイデバイス１００中の非表示領域ではない領域である。トランジスタは、これに限定されないが、薄膜トランジスタを含むことができる。このほか、非表示領域１０４は、図１Ａに示されるように、アウターリードボンディング(ＯＬＢ：ｏｕｔｅｒ ｌｅａｄ ｂｏｎｄｉｎｇ)領域１０６を有することができる。
図１Ａと図１Ｂを参照すると、ディスプレイデバイス１００は、これに限定されないが、発光ダイオードチップディスプレイデバイスを含むことができる。ディスプレイデバイス１００は、複数のトランジスタ１１６および少なくとも２個のトランジスタ１１６に対応して配置される発光ダイオードチップ１１０を有する。
本発明の実施態様において、発光ダイオードチップ１１０は、３個のトランジスタ(たとえば、１１６Ａ、１１６Ｂおよび１１６Ｃ)に対応して配置される。ディスプレイデバイス１００は、コモン電極１１２をさらに有する。
本発明の実施態様は、ディスプレイデバイスに用いられる発光ダイオードチップの量を減少させるように、ディスプレイデバイス中、３個のトランジスタに対応する発光ダイオードチップを配置する。これにより、発光ダイオードチップを製造プロセス期間中に取り付ける回数が減少し、製造時間とコストを削減させ、歩留まりが改善する。
図１Ｃは、本発明のいくつかの実施態様による図１Ｂの線１Ｃ−１Ｃに沿った断面図である。図１Ｃを参照すると、ディスプレイデバイス１００は、第一基板１１４を有する。いくつかの実施態様において、第一基板１１４はトランジスタ基板である。トランジスタ基板として機能する第一基板１１４は、透明基板を含むことができる。透明基板の材料は、これに限定されないが、ガラス基板、セラミック基板、プラスチック基板あるいは任意のその他の適切な透明基板を有することができる。このほか、トランジスタ１１６、たとえば、薄膜トランジスタ(図示しない)が第一基板１１４上に配置される。このトランジスタ１１６が用いられて、発光ダイオードチップ１１０が発光するのを制御する。
トランジスタ１１６は、ボトムゲート電極またはトップゲート電極でよい。このほか、図１Ｃを参照すると、ボトムゲート電極タイプのトランジスタ１１６は、ゲート電極１１８、ゲート誘電体層１２０、半導体層１２２、ソース電極１２４およびドレイン電極１２６を有することができる。ゲート電極１１８は、第一基板１１４上に配置される。ゲート誘電体層１２０は、ゲート電極１１８および第一基板１１４を被覆する。半導体層１２２は、ゲート誘電体層１２０上に配置されるとともに、ゲート電極１１８に対応して配置される。ソース電極１２４は、半導体層１２２上に配置されるとともに、半導体層１２２の一部と重複する。ドレイン電極１２６も半導体層１２２上に配置されるとともに、半導体層１２２の別の部分と重複する。トップゲート電極タイプのトランジスタ１１６の構造は当業者によく知られており、簡潔化のため、本明細書では詳述しない。
ゲート電極１１８は、これに限定されないが、銅、アルミニウム、モリブデン、タングステン、金、クロム、ニッケル、プラチナ、チタン、イリジウム、ロジウム、それらの合金、それらの組み合わせまたは任意のその他の導電材料を有することができる。その他の実施態様において、ゲート電極１１８は、電気導電性を有する非金属材料を含むことができる。ゲート電極１１８は、ゲートラインに電気的に接続され得る。
ゲート誘電体層１２０の材料は、これに限定されないが、酸化ケイ素、窒化ケイ素、酸窒化物ケイ素、高ｋ材料（ｈｉｇｈ ｋ ｍａｔｅｒｉａｌ）、任意のその他の適切な誘電材またはそれらの組み合わせを有することができる。高ｋ材料は、これに限定されないが、金属酸化物、金属窒化物、金属シリサイド、遷移金属酸化物、遷移金属窒化物、遷移金属シリサイド、遷移金属酸窒化物、金属アルミン酸塩、ケイ酸塩ジルコニウム、アルミン酸塩ジルコニウムを有することができる。たとえば、高ｋ材料の材料は、これに限定されないが、LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba、Sr)TiO3(BST)、Al2O3、任意のその他の適切な高ｋ誘電材またはそれらの組み合わせを有することができる。ゲート誘電体層１２０は、化学気相蒸着またはスピンオンコーティングにより形成され得る。化学気相蒸着は、これに限定されないが、低圧化学気相蒸着(ＬＰＣＶＤ：ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ)、低温化学気相蒸着(ＬＴＣＶＤ：ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ)、高速熱化学気相蒸着(ＲＴＣＶＤ：ｒａｐｉｄ ｔｈｅｒｍａｌ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ)、プラズマ化学気相蒸着(ＰＥＣＶＤ：ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ)、原子層堆積(ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ)またはその他の適切な方法を含むことができる。
半導体層１２２は、これに限定されないが、アモルファス-Si、poly-Si、ゲルマニウムを含むことができる元素半導体;窒化ガリウム(GaN)、炭化ケイ素、ヒ化ガリウム、ガリウムリン、リン化インジウム、ヒ化インジウムおよび／またはアンチモン化インジウムを含むことができる化合物半導体;SiGe合金、GaAsP合金、AlInAs合金、AlGaAs合金、GaInAs合金、GaInP合金および／またはGaInAsP合金を含むことができる合金半導体;またはそれらの組み合わせを有することができる。半導体層１２２はまた、これに限定されないが、金属酸化物、たとえば、インジウムガリウム亜鉛酸化物(IGZO)、インジウム酸化亜鉛(IZO)、インジウムガリウム亜鉛酸化物(IGZTO)または多環芳香族化合物を含む有機半導体あるいはそれらの組み合わせを有することができる。
ソース電極１２４およびドレイン電極１２６は、これに限定されないが、銅、アルミニウム、モリブデン、タングステン、金、クロム、ニッケル、プラチナ、チタン、イリジウム、ロジウム、それらの合金、それらの組み合わせまたは任意のその他の導電材料を有することができる。その他の実施態様において、ソース電極１２４およびドレイン電極１２６は、電気導電性を有する非金属材料を含むことができる。ソース電極１２４は、データラインに電気的に接続され得る。トランジスタ１１６は、第一基板１１４上に配置される接続電極１２８をさらに有することができる。接続電極１２８は、ドレイン電極１２６に電気的に接続される。このほか、その他の実施態様において、ドレイン電極１２６は、接続電極１２８の追加が省かれるように、直接、接続電極１２８として機能することができる。
接続電極１２８は、これに限定されないが、銅、アルミニウム、タングステン、金、クロム、ニッケル、プラチナ、チタン、イリジウム、ロジウム、それらの合金、それらの組み合わせまたは任意のその他の導電材料を有することができる。接続電極１２８は、さらに、これに限定されないが、インジウムスズ酸化物(ITO)、酸化スズ(TO)、インジウム酸化亜鉛(IZO)、インジウムガリウム亜鉛酸化物(IGZO)、インジウムスズ亜鉛酸化物(ITZO)、アンチモン酸化スズ(ATO)、アンチモン化亜鉛酸化物(AZO)、それらの組み合わせあるいは任意のその他の適切な透明導電性酸化物材料を有することができる。
ディスプレイデバイス１００は、第一基板１１４に対向して配置される第二基板１３０をさらに有する。第二基板１３０は、これに限定されないが、ガラス基板、セラミック基板、プラスチック基板あるいは任意のその他の適切な透明基板を有することができる。このほか、発光ダイオードチップ１１０と第二基板１３０との間にギャップがある。このギャップは、表示領域１０２中に配置されるスペーサあるいは非表示領域１０４中に配置されるスペーサによるものである。スペーサは、ディスプレイデバイス１００が押されるかまたはタッチされたとき、発光ダイオードチップ１１０が、第二基板１３０に接触して、ダメージを生じるのを防止する。いくつかの実施態様において、スペーサは、感光性有機材を有することができる。
このほか、ディスプレイデバイス１００の発光ダイオードチップ１１０は、第一基板１１４と第二基板１３０との間に配置される。発光ダイオードチップ１１０は、これに限定されないが、紫外線発光ユニット、青色発光ユニット、緑色発光ユニット、赤色発光ユニットあるいは任意のその他の適切な発光ユニットあるいは任意のその他の適切な発光ユニットを含む複数の発光ユニット１３２を有することができる。
図１Ｂと図１Ｃの実施態様において、発光ダイオードチップ１１０は、３個の発光ユニット１３２Ａ、１３２Ｂおよび１３２Ｃを有する。発光ユニット１３２Ａ、１３２Ｂおよび１３２Ｃは、それぞれ、３個のトランジスタ１１６Ａ、１１６Ｂおよび１１６Ｃに電気的に接続される。第一発光ユニット１３２Ａは、第一電極１３４を介して、接続電極１２８に電気的に接続され、且つ、第二電極を介して、コモン電極１１２に電気的に接続される。コモン電極１１２は、これに限定されないが、銅、アルミニウム、タングステン、金、クロム、ニッケル、プラチナ、チタン、イリジウム、ロジウム、それらの合金、それらの組み合わせまたは任意のその他の導電材料を有することができる。コモン電極１１２はまた、これに限定されないが、インジウムスズ酸化物(ITO)、酸化スズ(TO)、インジウム酸化亜鉛(IZO)、インジウムガリウム亜鉛酸化物(IGZO)、インジウムスズ亜鉛酸化物(ITZO)、アンチモン酸化スズ(ATO)、アンチモン化亜鉛酸化物(AZO)、それらの組み合わせあるいは任意のその他の適切な透明導電性酸化物材料を有することができる。
このほか、電流が、トランジスタ１１６Ａおよび第一電極１３４を介して、第一発光ユニット１３２Ａに流入し、第二電極を介して、第一発光ユニット１３２Ａを流出する。これにより、第一発光ユニット１３２Ａは発光することができる。本発明の実施態様において、発光ユニットの材料は、任意の既知あるいは論理的に実行可能な電界発光材料、たとえば、無機発光ダイオードあるいは有機発光ダイオードを有することができる。
このほか、図１Ｂと図１Ｃに示される実施態様において、発光ダイオードチップ１１０は、複数のトランジスタ１１６に対応して配置される。発光ダイオードチップ１１０は、異なる色を発光する２個の発光ユニットを有することができる。本発明において、発光ユニットから発光する色は、赤色、緑色、青色に限定されない。発光ユニットは任意の色を発光し、任意の色は、任意の既知あるいは論理的に実行可能な方法を用いて、エレクトロルミネセント素子により生成され得る色である。たとえば、いくつかの実施態様において、発光ユニット１３２Ａは、青色光を発光するトランジスタ１１６Ａに電気的に接続され、発光ユニット１３２Ｂは、赤色光を発光するトランジスタ１１６Ｂに電気的に接続され、発光ユニット１３２Ｃは、緑色光を発光するトランジスタ１１６Ｃに電気的に接続される。その他の実施態様において、発光ユニット１３２Ａ、１３２Ｂおよび１３２Ｃは、図１Ｃで示されるもの以外の順序で配列され得る。
注意すべきことは、図１Ｃに記述される例示的な実施態様は、単に説明の目的のためであることである。図１Ｃに記述される実施態様のほかに、複数のトランジスタに対応して配置される発光ダイオードチップは、図１Ｄと図１Ｅに示されるように、一色の光を発する発光ユニットを有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図１Ｃに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図１Ｄは、本発明の別の実施態様によるディスプレイデバイスの断面図である。図１Ｄを参照すると、発光ダイオードチップ１１０が、複数のトランジスタ１１６に対応して配置される。発光ダイオードチップ１１０は、一色の光を発する発光ユニットを有する。つまり、図１Ｄに示される発光ダイオードチップ１１０は、３個のトランジスタ１１６Ａ、１１６Ｂおよび１１６Ｃに対応するように配置され、それぞれ、３個のトランジスタ１１６Ａ、１１６Ｂおよび１１６Ｃに電気的に接続される発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、同じ色の光を発する。たとえば、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、赤色光、緑色光、青色光または白色光を発する。しかし、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆにより発せられる光の色は、これらの色に限定されない。
このほか、この実施態様において、発光ダイオードチップ１１０は、白色光を発光する発光ユニットを有し、ディスプレイデバイス１００は、第二基板１３０上に配置されるカラーフィルター層１３６をさらに有する。一実施態様において、カラーフィルター層１３６は、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆに対応して配置される青色カラーフィルター層１３６Ａ、赤色カラーフィルター層１３６Ｂおよび緑色カラーフィルター層１３６Ｃを有する。
注意すべきことは、図１Ｄに記述される例示的な実施態様は、単に説明の目的のためであるということである。図１Ｄに記述される実施態様のほかに、カラーフィルター層は、図１Ｅに示されるように、別の層によって代替され得る。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図１Ｄに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。
図１Ｅは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、ディスプレイデバイス１００は、第二基板１３０上に配置される量子ドット膜１４６をさらに有する。一実施態様において、量子ドット膜１４６は、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆに対応して配置される第一量子ドット膜１４６Ａ、第二量子ドット膜１４６Ｂおよび第三量子ドット膜１４６Ｃを有する。発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、全て、同じ色の光を発する。たとえば、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、全て、３８０〜５００ｎｍの波長の青色光を発光する。
量子ドット膜１４６の材料は、これに限定されないが、量子ドットと混合される有機物層または量子ドットを混合される無機物層を有することができる。量子ドットは、亜鉛、カドミウム、セレ二ウム、硫黄あるいはそれらの組み合わせを含むナノ三次元構造でよい。量子ドットの粒径は、約１ｎｍ〜１０ｎｍでよい。量子ドットの粒径を調節することにより、光源(たとえば、３８０〜５００ｎｍの波長の青色光)による量子ドット膜１４６の励起から生じる光のスペクトルを変化させることができる。たとえば、第一粒径を有する量子ドットと混合される第一量子ドット膜１４６Ａは、青色光により励起後、第一の色の光を発する。第二粒径を有する量子ドットと混合される第二量子ドット膜１４６Ｂは、青色光による励起後、第二の色の光を発する。第三粒径を有する量子ドットと混合される第三量子ドット膜１４６Ｃは、青色光による励起後、第三の色の光を発する。第一の色、第二の色および第三の色の光は、それぞれ、異なるスペクトルを有してよい。
図１Ｆは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、量子ドット膜１４６は、発光ユニット１３２Ｅと１３２Ｆに対応して配置される第二量子ドット膜１４６Ｂおよび第三量子ドット膜１４６Ｃを有する。量子ドット膜１４６は、発光ユニット１３２Ｄに対応して配置される第一量子ドット膜１４６Ａを省略して、コストを削減させる。発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、全て、同じ色の光を発する。たとえば、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、すべて、３８０〜５００ｎｍの波長の青色光を発光する。
図１Ｇは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、同じ色の光を発する。たとえば、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、青色光、紫外線光または任意のその他の適切な色の光を発する。しかし、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆにより発せられる光の色は、これらの色に限定されない。ディスプレイデバイス１００は、第二基板１３０上に配置されるカラーフィルター層１３６を有する。カラーフィルター層１３６は、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆに対応して配置される青色カラーフィルター層１３６Ａ、赤色カラーフィルター層１３６Ｂおよび緑色カラーフィルター層１３６Ｃを有する。フォトルミネセンス層１３８は、発光ダイオードチップ１１０上に配置される。発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆから発せられる光は、フォトルミネセンス層１３８を介して、白色光に変換される。白色光は、カラーフィルター層１３６を介して、異なる色の光に変換される。フォトルミネセンス層１３８は、蛍光層、リン光層、上記の量子ドット膜または任意のその他の適切なフォトルミネセンス材料を有することができる。蛍光層の材料は、これに限定されないが、アルミン酸塩、ケイ酸塩、窒化物、酸窒化物、硫化物、ハロゲン化物、それらの組み合わせまたは任意のその他の適切な蛍光材料を有することができる。
このほか、第二基板１３０は、互いに対向する前面１３０Ｓ１および裏面１３０Ｓ２を有する。注意すべきことは、図１Ｇ中のカラーフィルター層１３６は、第二基板１３０の前面１３０Ｓ１上に配置されているが、カラーフィルター層１３６は、さらに、第二基板１３０の裏面１３０Ｓ２上に配置され得る。本発明のいくつかのその他の実施態様において、カラーフィルター層１３６は、発光ダイオードチップ１１０と第二基板１３０の裏面１３０Ｓ２と間の任意の適切な位置に配置され得る。この実施態様において、第二基板１３０は、発光方向に沿ったディスプレイデバイス１００の最外部キャリアである。
図１Ｈは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、カラーフィルター層１３６は、赤色カラーフィルター層１３６Ｂと、発光ユニット１３２Ｅと１３２Ｆに対応して配置される緑色カラーフィルター層１３６Ｃとを有する。材料のコストは、発光ユニット１３２Ｄに対応して配置されるカラーフィルター層１３６の第一カラーフィルター層１３６Ａを省略することにより削減され得る。材料のコストはまた、発光ユニット１３２Ｄに対応して配置されるフォトルミネセンス層１３８の一部を省略することにより削減され得る。発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、同じ色の光を発する。たとえば、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、青色光あるいは任意のその他の適切な色の光を発する。
図１Ｉは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、ディスプレイデバイス１００は、発光ダイオードチップ１１０上に配置されるフォトルミネセンス層１４８を有する。フォトルミネセンス層１４８は、それぞれ、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆに対応して配置される第一フォトルミネセンス層１４８Ａ、第二フォトルミネセンス層１４８Ｂおよび第三フォトルミネセンス層１４８Ｃを有することができる。発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、同じ色の光を発する。たとえば、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、青色光、紫外線光または任意のその他の適切な色の光を発する。
フォトルミネセンス層１４８は、蛍光層、リン光層、上記の量子ドット膜または任意のその他の適切なフォトルミネセンス材料を有することができる。発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、これらの３個のフォトルミネセンス層１４８(つまり、第一フォトルミネセンス層１４８Ａ、第二フォトルミネセンス層１４８Ｂおよび第三フォトルミネセンス層１４８Ｃ)を介して、３つの異なる光(たとえば、青色、赤色、緑色)を生成することができる。
注意すべきことは、図１Ｉ中のフォトルミネセンス層１４８は、発光ダイオードチップ１１０上に配置されているが、フォトルミネセンス層１４８は、発光ダイオードチップ１１０中に配置されてもよい。本発明のいくつかのその他の実施態様において、フォトルミネセンス層のフォトルミネセンス材料は、アレイ基板(素子、たとえば、第一基板１１４、トランジスタ１１６および発光ダイオードチップ１１０を有する)および第二基板１３０の取り付けに用いられる接着剤に混合される。本発明のいくつかのその他の実施態様において、第二基板１３０は、互いに対向する前面１３０Ｓ１および裏面１３０Ｓ２を有し、フォトルミネセンス層１４８は、第二基板１３０の前面１３０Ｓ１または裏面１３０Ｓ２上に配置される。本発明のいくつかのその他の実施態様において、フォトルミネセンス層１４８は、発光ダイオードチップ１１０と第二基板１３０の裏面１３０Ｓ２との間の任意の適切な位置に配置される。この実施態様において、第二基板１３０は、発光方向に沿ったディスプレイデバイス１００の最外部キャリアである。
図１Ｊは、本発明の別の実施態様によるディスプレイデバイスの断面図である。この実施態様において、フォトルミネセンス層１４８は、それぞれ、発光ユニット１３２Ｅと１３２Ｆに対応して配置される第二フォトルミネセンス層１４８Ｂおよび第三フォトルミネセンス層１４８Ｃを有することができる。材料のコストはまた、発光ユニット１３２Ｄに対応して配置されるフォトルミネセンス層１４８の第一フォトルミネセンス層１４８Ａを省略することにより削減され得る。発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、同じ色の光を発する。たとえば、発光ユニット１３２Ｄ、１３２Ｅおよび１３２Ｆは、青色光または任意のその他の適切な色の光を発する。
本発明のいくつかの実施態様において、異なる光(たとえば、赤色光、青色光または緑色光)を発する発光ダイオードチップがアレイ基板上に配置される。しかし、製造プロセスの変化に起因して、同じ光を実質的に発する発光ダイオードチップ間のスペクトルが異なってよい。このほか、発光ダイオードチップをアレイ基板に接合する前、適当なスペクトルを有する発光ダイオードチップの選択が必要である。このほか、接合プロセスにおいて、異なる光を発する発光ダイオードチップが、それぞれ、異なるステップで接合され、これが製造時間を増加させる。これにより、本発明のいくつかの実施態様において、カラーフィルター層および／またはフォトルミネセンス層とともに同じ光を発する発光ダイオードチップを用いることにより、フルカラーを達成することができ、製造時間を大幅に削減させることができる。
このほか、図１Ａと図１Ｂに示されるように、発光ダイオードチップ１１０は、表示領域を完全に被覆する。このほか、発光ダイオードチップ１１０は、３Ｎトランジスタ１１６に対応して配置され、Ｎは、１より大きい正の整数である。３Ｎトランジスタ１１６に対応する発光ダイオードチップ１１０を配置することにより、白色光が、３種の原色(赤、青および緑)から構成されるので、用いられる発光ダイオードチップ１１０の数量は、理論的に最適化され得る。たとえば、図１Ｂに示される実施態様において、発光ダイオードチップ１１０は、３個のトランジスタ１１６Ａ、１１６Ｂおよび１１６Ｃに対応して配置される。
図２Ａは、本発明の別の実施態様によるディスプレイデバイス２００の上面図である。図２Ａに示されるように、発光ダイオードチップ２１０は、６個のトランジスタ２１６Ａ、２１６Ｂ、２１６Ｃ、２１６Ｄ、２１６Ｅおよび２１６Ｆに対応して配置される。
このほか、図２Ｂは、本発明のいくつかの実施態様による図２Ａの線２Ｂ−２Ｂに沿った断面図である。発光ユニット２３２は、第一電極２３４を介して、接続電極２２８およびトランジスタ２１６に電気的に接続され、且つ、第二電極２３８を介して、コモン電極２１２に電気的に接続される。このほか、トランジスタ２１６および第一電極２３４を介して、電流が発光ユニット２３２に流入し、第二電極２３８を介して、発光ユニット２３２から流出する。これにより、発光ユニット２３２は光を発することができる。
注意すべきことは、図１Ａ〜図２Ｂに記述される例示的な実施態様は、単に説明の目的のためのものであることである。図１Ａ〜図２Ｂに記述される実施態様のほかに、図３に示されるように、発光ダイオードチップは、その他の数量のトランジスタに対応して配置され得る。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図１Ａ〜図２Ｂに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。
図３は、本発明のいくつかの実施態様による発光ダイオードチップにより対応するトランジスタの数量の三種を表すように使用されるディスプレイデバイスの上面図である。しかし、一発光ダイオードチップに対応するトランジスタの量は、設計要件に従って変化することができ、三種に限定されない。発光ダイオードチップ３１０(ＬＥＤチップ)は、２Ｎトランジスタ３１６に対応して配置され、Ｎは１より大きい正の整数である。たとえば、発光ダイオードチップ３１０Ａは、１６個のトランジスタ３１６に対応して配置され、発光ダイオードチップ３１０Ｂは、４個のトランジスタ３１６に対応して配置され、発光ダイオードチップ３１０Ｃは、４個のトランジスタ３１６に対応して配置される。発光ダイオードチップ３１０Ｂおよび発光ダイオードチップ３１０Ｃは、同じ数量のトランジスタ３１６に対応して配置されるが、発光ダイオードチップ３１０Ｂは、一色を発光する発光ユニットを有し、発光ダイオードチップ３１０Ｃは、異なる色の光を発する２個以上の発光ユニットを有する。
注意すべきことは、図１Ａ〜図３に記述される例示的な実施態様は、単に説明の目的のためであることである。図１Ａ〜図３に記述される実施態様のほかに、異なる行に配置されるトランジスタは、図４Ａと図４Ｂに示されるように、同じコモン電極を使用することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図１Ａ〜図３に示される例示的な実施態様に限定されない。これは以下で詳細に記述される。
図４Ａは、本発明の別の実施態様によるディスプレイデバイス４００Ａの上面図である。ディスプレイデバイス４００Ａは、第一トランジスタ行４４０Ａおよび第二トランジスタ行４４０Ｂを有する。第一トランジスタ行４４０Ａおよび第二トランジスタ行４４０Ｂは、それぞれ、複数のトランジスタ４１６を有することができる。第一トランジスタ行４４０Ａは、第一ゲートライン４４６Ａに電気的に接続される。第二トランジスタ行４４０Ｂは、第二ゲートライン４４６Ｂに電気的に接続される。
ディスプレイデバイス４００Ａは、第一ゲートライン４４６Ａと第二ゲートライン４４６Ｂとの間に配置される行コモン電極（ｒａｗ ｃｏｍｍｏｎ ｅｌｅｃｔｒｏｄｅ）４１２をさらに有する。発光ダイオードチップ４１０Ａは、第一トランジスタ行４４０Ａおよび第二トランジスタ行４４０Ｂに対応して配置される。発光ダイオードチップ４１０Ａは、複数の発光ユニット４３２を有する。複数の発光ユニット４３２は全て、行コモン電極４１２を電気的に接続する。特に、複数の発光ユニット４３２の全第二電極は、第一基板１１４上に配置される行コモン電極４１２に電気的を接続する。複数の発光ユニット４３２の第一電極は、それぞれ、対応するトランジスタ４１６のドレイン電極を電気的に接続する。
たとえば、一実施態様において、図４Ａに示されるように、発光ダイオードチップ４１０Ａは、第一トランジスタ行４４０Ａおよび第二トランジスタ行４４０Ｂ中の４個のトランジスタ４１６に対応して配置される。発光ダイオードチップ４１０Ａの４個の発光ユニット４３２は、それぞれ、これらの４個のトランジスタ４１６に電気的に接続される。発光ダイオードチップ４１０Ａの４個の発光ユニット４３２は、全て、行コモン電極４１２に電気的に接続される。特に、４個の発光ユニット４３２の第二電極は、すべて、第一基板１１４上に配置される行コモン電極４１２を電気的に接続する。
注意すべきことは、図４Ａに記述される例示的な実施態様は、単に説明の目的のためであることである。図４Ａに記述される実施態様のほかに、トランジスタおよび発光ダイオードチップは、図４Ｂに示される別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図４Ａに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。
図４Ｂは、本発明の別の実施態様によるディスプレイデバイス４００Ａの平面上面図である。ディスプレイデバイス４００Ａは、第一トランジスタ列４４２Ａおよび第二トランジスタ列４４２Ｂを有する。第一トランジスタ列４４２Ａおよび第二トランジスタ列４４２Ｂは、それぞれ、複数のトランジスタ４１６を有することができる。第一トランジスタ列４４２Ａは、第一データライン４４４Ａに電気的に接続される。第二トランジスタ列４４２Ｂは、第二データライン４４４Ｂに電気的に接続される。
ディスプレイデバイス４００Ａは、第一データライン４４４Ａと第二データライン４４４Ｂとの間に配置される列コモン電極４４８をさらに有する。この実施態様において、図４Ｂに示されるように、発光ダイオードチップ４１０Ａは、第一トランジスタ列４４２Ａおよび第二トランジスタ列４４２Ｂ中、４個のトランジスタ４１６に対応して配置される。発光ダイオードチップ４１０Ａの４個の発光ユニット４３２は、それぞれ、これらの４個のトランジスタ４１６に電気的に接続される。発光ダイオードチップ４１０Ａの４個の発光ユニット４３２は、全て、列コモン電極４４８に電気的に接続される。特に、４個の発光ユニット４３２の第二電極は、全て、第一基板１１４上に配置される列コモン電極４４８に電気的に接続される。
本発明において、各行の方向はディスプレイデバイスのゲートラインの方向に平行で、列の方向はディスプレイデバイスのゲートラインの方向に垂直である。
注意すべきことは、図４Ａと図４Ｂに記述される例示的な実施態様は、単に説明の目的のためであることである。図４Ａと図４Ｂに記述される実施態様のほかに、発光ダイオードチップは、図５Ａに示される別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図４Ａと図４Ｂに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図５Ａは、本発明の別の実施態様によるディスプレイデバイス５００Ａの上面図である。図５Ａに示される実施態様と図４Ａと図４Ｂに示される実施態様との間の同じ部分は、発光ダイオードチップ５１０Ａが、４個のトランジスタ５１６に対応して配置されることである。図５Ａに示される実施態様と図４Ａと図４Ｂに示される実施態様との間の差異は、発光ダイオードチップ５１０Ａが、表示領域１０２を部分的に被覆することである。
本発明において、発光ダイオードチップ５１０Ａは、部分的に、表示領域１０２を被覆する。発光ダイオードチップ５１０Ａにより部分的に被覆される表示領域１０２の面積の比率は、以下の方法により計算され得る。表示領域中の発光ダイオードチップ５１０Ａは、第一基板１１４に投影されることによりチップ投射面積Ａを有する。表示領域１０２は、第一基板１１４に投影されることにより、ディスプレイ投射面積Ｂを有する。発光ダイオードチップ５１０Ａにより部分的に被覆される表示領域１０２の面積の比率は、チップ投射面積Ａ対ディスプレイ投射面積Ｂ(Ａ/Ｂ)の比率である。
チップ投射面積Ａは、発光ダイオードチップを第一基板１１４に投影することにより得られる投射面積と発光ダイオードチップの個数の乗数である。ディスプレイ投射面積Ｂは、当業者により知られる表示領域１０２面積である(表示領域１０２中のブラックマトリクスの面積は引かれない)。
本発明において、チップ投射面積Ａ対ディスプレイ投射面積Ｂの比率(Ａ/Ｂ)は、約０〜１である。
図５Ｂは、本発明の別の実施態様によるディスプレイデバイス５００Ｂの上面図である。図５Ｂに示される実施態様と図５Ａに示される実施態様との間の差異は、発光ダイオードチップ５１０Ｂが、第一トランジスタ行５４０Ａと第二トランジスタ行５４０Ｂ全体に対応して配置されることである。
注意すべきことは、図４Ａと図４Ｂに記述される例示的な実施態様は、単に説明の目的のためであることである。図４Ａと図４Ｂに記述される実施態様のほか、発光ダイオードチップは、図６Ａ〜図１１Ｅに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図４Ａと図４Ｂに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図６Ａは、本発明の別の実施態様によるディスプレイデバイス６００Ａの部分的上面図である。図６Ａに示されるように、ディスプレイデバイス６００Ａの複数のトランジスタは、第一トランジスタ６１６Ａおよび第二トランジスタ６１６Ｂを有する。
このほか、ディスプレイデバイス６００Ａは、ゲートライン６４６並びに２個のデータライン６４８Ａおよび６４８Ｂを有する。ゲートライン６４６並びに２個のデータライン６４８Ａおよび６４８Ｂは、一緒に、第一トランジスタ６１６Ａおよび第二トランジスタ６１６Ｂを制御する。ゲートライン６４６は方向Ａ１に沿って延伸し、２個のデータライン６４８Ａおよび６４８Ｂは方向Ａ２に沿って延伸する。このほか、ディスプレイデバイス６００Ａは、２個のデータライン６４８Ａと６４８Ｂとの間に配置される列コモン電極６５０を有する。列コモン電極６５０は、方向Ａ２にも延伸する。
発光ダイオードチップ６１０Ａは、第一トランジスタ６１６Ａおよび第二トランジスタ６１６Ｂに対応して配置される。発光ダイオードチップ６１０Ａは、第一発光ユニット６３２Ａおよび第二発光ユニット６３２Ｂを有する。第一発光ユニット６３２Ａおよび第二発光ユニット６３２Ｂは、それぞれ、第一トランジスタ６１６Ａおよび第二トランジスタ６１６Ｂに電気的に接続される。第一発光ユニット６３２Ａおよび第二発光ユニット６３２Ｂは、ともに、列コモン電極６５０に電気的に接続される。
このほか、図６Ａに示される実施態様において、発光ダイオードチップ６１０Ａは、表示領域１０２を部分的に被覆しているが、発光ダイオードチップ６１０Ａは、発光ダイオードチップ６１０Ａが対応する第一トランジスタ６１６Ａおよび第二トランジスタ６１６Ｂを完全に被覆する。
注意すべきことは、図６Ａに記述される例示的な実施態様は、単に説明の目的のためであることである。図６Ａに記述される実施態様のほかに、発光ダイオードチップは、図６Ｂと図６Ｃに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図６Ａに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のために、後文で詳述しない。
注意すべきことは、図６Ａ〜図６Ｃに記述される例示的な実施態様は、単に説明の目的のためであることである。図６Ａ〜図６Ｃに記述される実施態様のほかに、発光ダイオードチップは、図６Ｄに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図６Ａ〜図６Ｃに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。図６Ｄに示されるように、発光ダイオードチップ６１０Ｂは、表示領域１０２を部分的に被覆する。発光ダイオードチップ６１０Ｂは、また、発光ダイオードチップ６１０Ｂが対応する第一トランジスタ６１６Ａおよび第二トランジスタ６１６Ｂを部分的に被覆する。特に、発光ダイオードチップ６１０Ｂは、トランジスタ６１６Ａと６１６Ｂの接続電極６２８Ａと６２８Ｂを被覆する。しかし、接続電極６２８Ａと６２８Ｂがないその他の実施態様において、発光ダイオードチップ６１０Ｂは、トランジスタ６１６Ａおよび６１６Ｂのドレイン電極を被覆する。
図６Ｅは、本発明のいくつかの実施態様による図６Ｄの線６Ｅ−６Ｅに沿った断面図である。図６Ｅに示されるように、発光ダイオードチップ６１０Ｂにより被覆されないトランジスタ６１６Ａおよび６１６Ｂの一部は、遮光層６５２Ａおよび６５２Ｂにより被覆される。遮光層６５２Ａおよび６５２Ｂは、カラーフィルター層６３６上に配置される。あるいは、別の実施態様において、遮光層がトランジスタ６１６Ａと６１６Ｂの上に配置される。このほか、発光ダイオードチップ６１０Ｂの発光ユニット６３２Ｃと６３２Ｄは、ともに、第二電極６３８を介して、列コモン電極６５０に電気的に接続される。その他の実施態様において、発光ユニット６３２Ｃと６３２Ｄは、それぞれ、それら自身のそれぞれの第二電極６３８を有することができる。
遮光層６５２Ａおよび６５２Ｂは、これに限定されないが、黒色フォトレジスト、ブラックプリントインク、ブラックレジンまたは各種色を有する任意のその他の適切な遮光材料を含むことができる。
図６Ｆは、図６Ｄに示される本発明のいくつかの実施態様による発光ダイオードチップおよび第一基板の概略図である。図６Ｆは、発光ダイオードチップ６１０Ｂの第一電極６３４Ａ、６３４Ｂおよび第二電極６３８を示す図である。図６Ｆは、さらに、第一基板６１４上に配置されるトランジスタ６１６Ａと６１６Ｂ、接続電極６２８Ａと６２８Ｂ、列コモン電極６５０、ゲートライン６４６並びに２個のデータライン６４８Ａおよび６４８Ｂを示す。
注意すべきことは、図６Ａ〜図６Ｆに記述される例示的な実施態様は、単に説明の目的のためであることである。図６Ａ〜図６Ｆに記述される実施態様のほかに、発光ダイオードチップは、図７Ａ〜図７Ｄに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図６Ａ〜図６Ｆに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図７Ａは、本発明の別の実施態様によるディスプレイデバイス７００Ａの部分的上面図である。図７Ａに示されるように、ディスプレイデバイス７００Ａは、第一トランジスタ７１６Ａ、第二トランジスタ７１６Ｂ、第三トランジスタ７１６Ｃおよび第四トランジスタ７１６Ｄを有する。
このほか、ディスプレイデバイス７００Ａは、２個のゲートライン７４６Ａおよび７４６Ｂ、２個のデータライン７４８Ａおよび７４８Ｂを有する。２個のゲートライン７４６Ａおよび７４６Ｂ、２個のデータライン７４８Ａおよび７４８Ｂは、一緒に、第一トランジスタ７１６Ａ、第二トランジスタ７１６Ｂ、第三トランジスタ７１６Ｃおよび第四トランジスタ７１６Ｄを制御する。
このほか、ディスプレイデバイス７００Ａは、列コモン電極７５０を有する。列コモン電極７５０は、対向する側Ｓ１とＳ２を有する。第一トランジスタ７１６Ａおよび第二トランジスタ７１６Ｂは、列コモン電極７５０の一側Ｓ１に配置される。第三トランジスタ７１６Ｃおよび第四トランジスタ７１６Ｄは、列コモン電極７５０の一側Ｓ２に配置される。
発光ダイオードチップ７１０Ａは、第一トランジスタ７１６Ａ、第二トランジスタ７１６Ｂ、第三トランジスタ７１６Ｃおよび第四トランジスタ７１６Ｄに対応して配置される。発光ダイオードチップ７１０Ａは、第一発光ユニット７３２Ａ、第二発光ユニット７３２Ｂ、第三発光ユニット７３２Ｃおよび第四発光ユニット７３２Ｄを有する。第一発光ユニット７３２Ａ、第二発光ユニット７３２Ｂ、第三発光ユニット７３２Ｃおよび第四発光ユニット７３２Ｄは、それぞれ、第一トランジスタ７１６Ａ、第二トランジスタ７１６Ｂ、第三トランジスタ７１６Ｃおよび第四トランジスタ７１６Ｄに電気的に接続される。第一発光ユニット７３２Ａ、第二発光ユニット７３２Ｂ、第三発光ユニット７３２Ｃおよび第四発光ユニット７３２Ｄは、全て、列コモン電極７５０に電気的に接続される。
このほか、図７Ａに示される実施態様において、発光ダイオードチップ７１０Ａは、表示領域１０２を部分的に被覆しているが、発光ダイオードチップ７１０Ａは、発光ダイオードチップ７１０Ａが対応する第一トランジスタ７１６Ａ、第二トランジスタ７１６Ｂ、第三トランジスタ７１６Ｃおよび第四トランジスタ７１６Ｄを完全に被覆する。
注意すべきことは、図７Ａに記述される例示的な実施態様は、単に説明の目的のためであることである。図７Ａ中に記述される実施態様のほかに、発光ダイオードチップは、図７Ｂと図７Ｃに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図７Ａに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
注意すべきことは、図７Ａ〜図７Ｃに記述される例示的な実施態様は、単に説明の目的のためであることである。図７Ａ〜図７Ｃに記述される実施態様のほかに、発光ダイオードチップは、図７Ｄに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図７Ａ〜図７Ｃに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図７Ｄに示される実施態様と図７Ａ〜図７Ｃに示される実施態様との間の差異は、発光ダイオードチップ７１０Ｂが、表示領域１０２を部分的に被覆することである。発光ダイオードチップ７１０Ｂは、さらに、発光ダイオードチップ７１０Ａが対応する第一トランジスタ７１６Ａ、第二トランジスタ７１６Ｂ、第三トランジスタ７１６Ｃおよび第四トランジスタ７１６Ｄを部分的に被覆する。特に、発光ダイオードチップ７１０Ｂは、トランジスタ７１６Ａ、７１６Ｂ、７１６Ｃおよび７１６Ｄの接続電極７２６Ａ、７２６Ｂ、７２６Ｃおよび７２６Ｄを被覆する。しかし、接続電極７２６Ａ、７２６Ｂ、７２６Ｃおよび７２６Ｄがないその他の実施態様において、発光ダイオードチップ７１０Ｂは、トランジスタ７１６Ａ、７１６Ｂ、７１６Ｃおよび７１６Ｄのドレイン電極を被覆する。
注意すべきことは、図６Ａ〜図７Ｄに記述される例示的な実施態様は、単に説明の目的のためであることである。図６Ａ〜図７Ｄに記述される実施態様のほかに、発光ダイオードチップは、図８Ａ〜図８Ｄに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図６Ａ〜図７Ｄに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図８Ａは、本発明の別の実施態様によるディスプレイデバイス８００Ａの部分的上面図である。図８Ａに示されるように、ディスプレイデバイス８００Ａの複数のトランジスタは、第一トランジスタ８１６Ａおよび第二トランジスタ８１６Ｂを有する。
このほか、ディスプレイデバイス８００Ａは、２個のゲートライン８４６Ａおよび８４６Ｂ並びにデータライン８４８を有する。２個のゲートライン８４６Ａおよび８４６Ｂ並びにデータライン８４８は、一緒に、第一トランジスタ８１６Ａおよび第二トランジスタ８１６Ｂを制御する。
このほか、ディスプレイデバイス８００Ａは、行コモン電極８５４を有する。第一トランジスタ８１６Ａおよび第二トランジスタ８１６Ｂは、それぞれ、行コモン電極８５４の両側に配置される。発光ダイオードチップ８１０Ａは、第一トランジスタ８１６Ａおよび第二トランジスタ８１６Ｂに対応して配置される。発光ダイオードチップ８１０Ａは、第一発光ユニット８３２Ａおよび第二発光ユニット８３２Ｂを有する。第一発光ユニット８３２Ａおよび第二発光ユニット８３２Ｂは、それぞれ、第一トランジスタ８１６Ａおよび第二トランジスタ８１６Ｂに電気的に接続される。第一発光ユニット８３２Ａおよび第二発光ユニット８３２Ｂは、全て、行コモン電極８５４に電気的に接続される。
このほか、図８Ａに示される実施態様において、発光ダイオードチップ８１０Ａは、表示領域１０２を部分的に被覆しているが、発光ダイオードチップ８１０Ａは、発光ダイオードチップ８１０Ａが対応する第一トランジスタ８１６Ａおよび第二トランジスタ８１６Ｂを完全に被覆する。
注意すべきことは、図８Ａに記述される例示的な実施態様は、単に説明の目的のためであることである。図８Ａに記述される実施態様のほかに、発光ダイオードチップは、図８Ｂと図８Ｃに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図８Ａに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
注意すべきことは、図８Ａ〜図８Ｃに記述される例示的な実施態様は、単に説明の目的のためであることである。図８Ａ〜図８Ｃに記述される実施態様のほかに、発光ダイオードチップは、図８Ｄに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図８Ａ〜図８Ｃに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図８Ｄに示される実施態様と図８Ａ〜図８Ｃに示される実施態様との間の差異は、発光ダイオードチップ８１０Ｂが、表示領域１０２を部分的に被覆することである。発光ダイオードチップ８１０Ｂは、さらに、発光ダイオードチップ８１０Ａが対応する第一トランジスタ８１６Ａおよび第二トランジスタ８１６Ｂを部分的に被覆する。特に、発光ダイオードチップ８１０Ｂは、トランジスタ８１６Ａおよび８１６Ｂの接続電極８２６Ａおよび８２６Ｂを被覆する。しかし、接続電極８２６Ａおよび８２６Ｂがないその他の実施態様において、発光ダイオードチップ８１０Ｂは、トランジスタ８１６Ａおよび８１６Ｂのドレイン電極を被覆する。
注意すべきことは、図８Ａ〜図８Ｄに記述される例示的な実施態様は、単に説明の目的のためであることである。図８Ａ〜図８Ｄに記述される実施態様のほか、発光ダイオードチップは、図９Ａ〜図９Ｄに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図８Ａ〜図８Ｄに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図９Ａは、本発明の別の実施態様によるディスプレイデバイス９００Ａの部分的上面図である。図９Ａに示されるように、ディスプレイデバイス９００Ａは、第一トランジスタ９１６Ａ、第二トランジスタ９１６Ｂ、第三トランジスタ９１６Ｃおよび第四トランジスタ９１６Ｄを有する。
このほか、ディスプレイデバイス９００Ａは、２個のゲートライン９４６Ａおよび９４６Ｂ、２個のデータライン９４８Ａおよび９４８Ｂを有する。２個のゲートライン９４６Ａおよび９４６Ｂ、２個のデータライン９４８Ａおよび９４８Ｂは、一緒に、第一トランジスタ９１６Ａ、第二トランジスタ９１６Ｂ、第三トランジスタ９１６Ｃおよび第四トランジスタ９１６Ｄを制御する。
このほか、ディスプレイデバイス９００Ａは、行コモン電極９５４を有する。行コモン電極９５４は対向する側Ｓ３とＳ４を有する。第一トランジスタ９１６Ａおよび第二トランジスタ９１６Ｂは、行コモン電極９５４の第一側Ｓ３に配置される。第三トランジスタ９１６Ｃおよび第四トランジスタ９１６Ｄは、行コモン電極９５４の第二側Ｓ４に配置される。
発光ダイオードチップ９１０Ａは、第一トランジスタ９１６Ａ、第二トランジスタ９１６Ｂ、第三トランジスタ９１６Ｃおよび第四トランジスタ９１６Ｄに対応して配置される。発光ダイオードチップ９１０Ａは、第一発光ユニット９３２Ａ、第二発光ユニット９３２Ｂ、第三発光ユニット９３２Ｃおよび第四発光ユニット９３２Ｄを有する。第一発光ユニット９３２Ａ、第二発光ユニット９３２Ｂ、第三発光ユニット９３２Ｃおよび第四発光ユニット９３２Ｄは、それぞれ、第一トランジスタ９１６Ａ、第二トランジスタ９１６Ｂ、第三トランジスタ９１６Ｃおよび第四トランジスタ９１６Ｄに電気的に接続される。第一発光ユニット９３２Ａ、第二発光ユニット９３２Ｂ、第三発光ユニット９３２Ｃおよび第四発光ユニット９３２Ｄは、全て、行コモン電極９５４に電気的に接続される。
このほか、図９Ａに示される実施態様において、発光ダイオードチップ９１０Ａは、表示領域１０２を部分的に被覆しているが、発光ダイオードチップ９１０Ａは、発光ダイオードチップ９１０Ａが対応する第一トランジスタ９１６Ａ、第二トランジスタ９１６Ｂ、第三トランジスタ９１６Ｃおよび第四トランジスタ９１６Ｄを完全に被覆する。
注意すべきことは、図９Ａに記述される例示的な実施態様は、単に説明の目的のためであることである。図９Ａに記述される実施態様のほかに、発光ダイオードチップは、図９Ｂと図９Ｃに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図９Ａに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
注意すべきことは、図９Ａ〜図９Ｃに記述される例示的な実施態様は、単に説明の目的のためであることである。図９Ａ〜図９Ｃで記述される実施態様のほかに、発光ダイオードチップは、図９Ｄに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図９Ａ〜図９Ｃに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図９Ｄに示される実施態様と図９Ａ〜図９Ｃに示される実施態様との間の差異は、発光ダイオードチップ９１０Ｂが、表示領域１０２を部分的に被覆することである。発光ダイオードチップ９１０Ｂは、さらに、発光ダイオードチップ９１０Ａが対応する第一トランジスタ９１６Ａ、第二トランジスタ９１６Ｂ、第三トランジスタ９１６Ｃおよび第四トランジスタ９１６Ｄを部分的に被覆する。特に、発光ダイオードチップ９１０Ｂは、トランジスタ９１６Ａ、９１６Ｂ、９１６Ｃおよび９１６Ｄの接続電極９２６Ａ、９２６Ｂ、９２６Ｃおよび９２６Ｄを被覆する。しかし、接続電極９２６Ａ、９２６Ｂ、９２６Ｃおよび９２６Ｄがないその他の実施態様において、発光ダイオードチップ９１０Ｂは、トランジスタ９１６Ａ、９１６Ｂ、９１６Ｃおよび９１６Ｄのドレイン電極を被覆する。
注意すべきことは、図９Ａ〜図９Ｄに記述される例示的な実施態様は、単に説明の目的のためであることである。図９Ａ〜図９Ｄで記述される実施態様のほかに、発光ダイオードチップは、図１０Ａ〜図１０Ｄに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図９Ａ〜図９Ｄに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図１０Ａは、本発明の別の実施態様によるディスプレイデバイス１０００Ａの部分的上面図である。図１０Ａに示されるように、ディスプレイデバイス１０００Ａは、第一トランジスタ１０１６Ａ、第二トランジスタ１０１６Ｂ、第三トランジスタ１０１６Ｃおよび第四トランジスタ１０１６Ｄを有する。
このほか、ディスプレイデバイス１０００Ａは、２個のゲートライン１０４６Ａおよび１０４６Ｂ、２個のデータライン１０４８Ａおよび１０４８Ｂを有する。２個のゲートライン１０４６Ａおよび１０４６Ｂ、２個のデータライン１０４８Ａおよび１０４８Ｂは、一緒に、第一トランジスタ１０１６Ａ、第二トランジスタ１０１６Ｂ、第三トランジスタ１０１６Ｃおよび第四トランジスタ１０１６Ｄを制御する。
このほか、ディスプレイデバイス１０００Ａは、列コモン電極１０５０および行コモン電極１０５４を有する。列コモン電極１０５０は、互いに対向する第一側Ｓ５および第二側Ｓ６を有する。行コモン電極１０５４は、互いに対向する第三側Ｓ７および第四側Ｓ８を有する。行コモン電極１０５４は列コモン電極１０５０と交差する。行コモン電極１０５４および列コモン電極１０５０が等しい電位であるとき、行コモン電極１０５４および列コモン電極１０５０は、互いに電気的に接続される。行コモン電極１０５４および列コモン電極１０５０が等しい電位でない場合、行コモン電極１０５４および列コモン電極１０５０は、互いに電気的に接続されない。第一トランジスタ１０１６Ａおよび第二トランジスタ１０１６Ｂは、列コモン電極１０５０の第一側Ｓ５に配置される。第三トランジスタ１０１６Ｃおよび第四トランジスタ１０１６Ｄは、列コモン電極１０５０の第二側Ｓ６に配置される。このほか、第一トランジスタ１０１６Ａおよび第三トランジスタ１０１６Ｃは、行コモン電極１０５４の第三側Ｓ７に配置される。第二トランジスタ１０１６Ｂおよび第四トランジスタ１０１６Ｄは、行コモン電極１０５４の第四側Ｓ８に配置される。
発光ダイオードチップ１０１０Ａは、第一トランジスタ１０１６Ａ、第二トランジスタ１０１６Ｂ、第三トランジスタ１０１６Ｃおよび第四トランジスタ１０１６Ｄに対応して配置される。発光ダイオードチップ１０１０Ａは、第一発光ユニット１０３２Ａ、第二発光ユニット１０３２Ｂ、第三発光ユニット１０３２Ｃおよび第四発光ユニット１０３２Ｄを有する。第一発光ユニット１０３２Ａ、第二発光ユニット１０３２Ｂ、第三発光ユニット１０３２Ｃおよび第四発光ユニット１０３２Ｄは、それぞれ、第一トランジスタ１０１６Ａ、第二トランジスタ１０１６Ｂ、第三トランジスタ１０１６Ｃおよび第四トランジスタ１０１６Ｄに電気的に接続される。第一発光ユニット１０３２Ａ、第二発光ユニット１０３２Ｂ、第三発光ユニット１０３２Ｃおよび第四発光ユニット１０３２Ｄは、すべて、列コモン電極１０５０および行コモン電極１０５４に電気的に接続される。
列コモン電極１０５０および行コモン電極１０５４を同時に用いることにより、デバイス中の電界の均一性を改善することができ、ディスプレイ品質を改善する。
このほか、図１０Ａに示される実施態様において、発光ダイオードチップ１０１０Ａは、表示領域１０２を部分的に被覆しているが、発光ダイオードチップ１０１０Ａは、発光ダイオードチップ１０１０Ａが対応する第一トランジスタ１０１６Ａ、第二トランジスタ１０１６Ｂ、第三トランジスタ１０１６Ｃおよび第四トランジスタ１０１６Ｄを完全に被覆する。
注意すべきことは、図１０Ａに記述される例示的な実施態様は、単に説明の目的のためであることである。図１０Ａに記述される実施態様のほかに、発光ダイオードチップは、図１０Ｂと図１０Ｃに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図１０Ａに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
注意すべきことは、図１０Ａ〜図１０Ｃに記述される例示的な実施態様は、単に説明の目的のためであることである。図１０Ａ〜図１０Ｃに記述される実施態様のほかに、発光ダイオードチップは、図１０Ｄに示されるように、別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図１０Ａ〜図１０Ｃに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図１０Ｄに示される実施態様と図１０Ａ〜図１０Ｃに示される実施態様との間の差異は、発光ダイオードチップ１０１０Ｂが、表示領域１０２を部分的に被覆することである。発光ダイオードチップ１０１０Ｂは、さらに、発光ダイオードチップ１０１０Ａが対応する第一トランジスタ１０１６Ａ、第二トランジスタ１０１６Ｂ、第三トランジスタ１０１６Ｃおよび第四トランジスタ１０１６Ｄを部分的に被覆する。特に、発光ダイオードチップ１０１０Ｂは、トランジスタ１０１６Ａ、１０１６Ｂ、１０１６Ｃおよび１０１６Ｄの接続電極１０２６Ａ、１０２６Ｂ、１０２６Ｃおよび１０２６Ｄを被覆する。しかし、接続電極１０２６Ａ、１０２６Ｂ、１０２６Ｃおよび１０２６Ｄがないその他の実施態様において、発光ダイオードチップ１０１０Ｂは、トランジスタ１０１６Ａ、１０１６Ｂ、１０１６Ｃおよび１０１６Ｄのドレイン電極を被覆する。
注意すべきことは、図６Ａ〜図１０Ｄに記述される例示的な実施態様は、単に説明の目的のためであることである。図６Ａ〜図１０Ｄに記述される実施態様のほかに、ゲートラインおよびデータラインは、図１１Ａ〜図１１Ｄに示されるような別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図６Ａ〜図１０Ｄに示される例示的な実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図１１Ａは、本発明の別の実施態様によるディスプレイデバイス１１００Ａの部分的上面図である。図１１Ａに示されるように、ディスプレイデバイス１１００Ａの複数のトランジスタは、第一トランジスタ１１１６Ａ、第二トランジスタ１１１６Ｂ、第三トランジスタ１１１６Ｃおよび第四トランジスタ１１１６Ｄを有する。
このほか、ディスプレイデバイス１１００Ａは、ゲートライン１１４６並びに４個のデータライン１１４８Ａ、１１４８Ｂ、１１４８Ｃおよび１１４８Ｄを有する。ゲートライン１１４６並びに４個のデータライン１１４８Ａ、１１４８Ｂ、１１４８Ｃおよび１１４８Ｄは、一緒に、第一トランジスタ１１１６Ａ、第二トランジスタ１１１６Ｂ、第三トランジスタ１１１６Ｃおよび第四トランジスタ１１１６Ｄを制御する。
ゲートライン１１４６並びに４個のデータライン１１４８Ａ、１１４８Ｂ、１１４８Ｃおよび１１４８Ｄを用いて、４個のトランジスタを制御することにより、デバイスの走査周波数または各スキャンのスキャン時間を増加させることができ、ディスプレイ品質を改善する。
注意すべきことは、図１１Ａに記述される例示的な実施態様は、単に説明の目的のためであることである。図１１Ａに記述される実施態様のほかに、発光ダイオードチップは、図１１Ｂ〜図１１Ｄに示されるような別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図１１Ａに示される実施態様に限定されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
注意すべきことは、図１１Ａ〜図１１Ｄに記述される例示的な実施態様は、単に説明の目的のためであることである。図１１Ａ〜図１１Ｄに記述される実施態様のほか、発光ダイオードチップは、図１１Ｅに示されるような別の配置を有することができる。これは以下で詳細に記述される。これにより、本発明の概念と範囲は、図１１Ａ〜図１１Ｄに示される例示的な実施態様に制限されない。これは以下で詳細に記述される。注意すべきことは、半導体デバイスの同じ若しくは類似素子または層に対応する同じ若しくは類似素子または層は、類似の参照符号により表示されることである。類似の参照符号により示される同じ若しくは類似素子または層は、同じ意味を有し、且つ、この部分は、簡潔化のため、後文で詳述しない。
図１１Ｅに示される実施態様と図１１Ａ〜図１１Ｄに示される実施態様との間の差異は、発光ダイオードチップ１１１０Ｂが、表示領域１０２を部分的に被覆することである。発光ダイオードチップ１１１０Ｂは、さらに、発光ダイオードチップ１１１０Ａが対応する第一トランジスタ１１１６Ａ、第二トランジスタ１１１６Ｂ、第三トランジスタ１１１６Ｃおよび第四トランジスタ１１１６Ｄを部分的に被覆する。特に、発光ダイオードチップ１１１０Ｂは、トランジスタ１１１６Ｂおよび１１１６Ｃの接続電極１１２６Ｂおよび１１２６Ｃを被覆する。しかし、接続電極１１２６Ｂおよび１１２６Ｃがないその他の実施態様において、発光ダイオードチップ１１１０Ｂは、トランジスタ１１１６Ｂおよび１１１６Ｃのドレイン電極を被覆する。
図１２Ａは、本発明の別の実施態様による発光ダイオードチップ１２１０および基板ＳＢの側面図である。図１２Ｂは、本発明の別の実施態様による発光ダイオードチップ１２１０の底面図である。図１２Ａと図１２Ｂに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ１２１０が基板ＳＢ上に配置される。本発明のいくつかの実施態様において、基板ＳＢはトランジスタ基板でよい。
発光ダイオードチップ１２１０は、３個の発光ユニット１２３２Ａ、１２３２Ｂおよび１２３２Ｃを有する。発光ユニット１２３２Ａ、１２３２Ｂおよび１２３２Ｃは、発光領域とも称される。この実施態様において、発光ユニット１２３２Ａ、１２３２Ｂおよび１２３２Ｃは、同じ発光ダイオードチップ１２１０中に配置される。つまり、発光ユニット１２３２Ａ、１２３２Ｂおよび１２３２Ｃは、同じ発光ダイオードチップ１２１０の異なる部分である。
本発明のいくつかの実施態様において、発光ダイオードチップ１２１０の発光ユニット１２３２Ａ、１２３２Ｂおよび１２３２Ｃは、同じウェハから製造され得る。このほか、発光ダイオードチップ１２１０は、発光ユニット１２３２Ａ、１２３２Ｂおよび１２３２Ｃにより一体に形成される。
本発明のいくつかの実施態様において、発光ユニット１２３２Ａは青色光を発し、発光ユニット１２３２Ｂは緑色光を発し、発光ユニット１２３２Ｃは赤色光を発する。このほか、発光ダイオードチップ１２１０は、発光ユニット１２３２Ａ、１２３２Ｂおよび１２３２Ｃを制御することにより、白色光または任意のその他の色の光を発することができる。
この開示において、発光ユニットにより発せられる色は、原色(赤色、青色および緑色)に限定されない。エレクトロルミネセント素子により理論上または実質的に生成され得る任意のその他の色は、発光ユニットにより発せられ得る。
図１２Ａと図１２Ｂを引き続き参照すると、本発明のいくつかの実施態様において、発光ダイオードチップ１２１０の発光ユニットは、上表面１２３２Ｓ１と下表面１２３２Ｓ２とを有する。発光ダイオードチップ１２１０は、発光ユニットの下表面１２３２Ｓ２上に配置される複数の電極を有することができる。特に、発光ダイオードチップ１２１０は、発光ユニット１２３２Ａの下表面１２３２Ｓ２上に配置される電極１２Ａ１および電極１２Ａ２を有する。電極１２Ａ１および電極１２Ａ２は、発光ユニット１２３２Ａに電気的に接続される。電極１２Ａ１および電極１２Ａ２は、それぞれ、Ｐ型電極およびＮ型電極でよい。発光ユニット１２３２Ａは、電極１２Ａ１および電極１２Ａ２を介して、基板ＳＢに接合されることができ、且つ、基板ＳＢに電気的に接続されることができる。
発光ダイオードチップ１２１０は、発光ユニット１２３２Ｂの下表面１２３２Ｓ２上に配置される電極１２Ｂ１および電極１２Ｂ２をさらに有する。電極１２Ｂ１および電極１２Ｂ２は、発光ユニット１２３２Ｂに電気的に接続される。電極１２Ｂ１および電極１２Ｂ２は、それぞれ、Ｐ型電極およびＮ型電極でよい。発光ユニット１２３２Ｂは、電極１２Ｂ１および電極１２Ｂ２を介して、基板ＳＢに接合されることができ、且つ、基板ＳＢに電気的に接続されることができる。
発光ダイオードチップ１２１０は、発光ユニット１２３２Ｃの下表面１２３２Ｓ２上に配置される電極１２Ｃ１および電極１２Ｃ２をさらに有する。電極１２Ｃ１および電極１２Ｃ２は、発光ユニット１２３２Ｃに電気的に接続される。電極１２Ｃ１および電極１２Ｃ２は、それぞれ、Ｐ型電極およびＮ型電極でよい。発光ユニット１２３２Ｃは、電極１２Ｃ１および電極１２Ｃ２を介して、基板ＳＢに接合されることができ、且つ、基板ＳＢに電気的に接続されることができる。
図１２Ａを引き続き参照すると、本発明のいくつかの実施態様において、電極１２Ａ１、電極１２Ａ２、電極１２Ｂ１、電極１２Ｂ２、電極１２Ｃ１および電極１２Ｃ２は、全て、発光ダイオードチップ１２１０の発光ユニットの下表面１２３２Ｓ２上に配置される。つまり、電極１２Ａ１、電極１２Ａ２、電極１２Ｂ１、電極１２Ｂ２、電極１２Ｃ１および電極１２Ｃ２は、全て、発光ダイオードチップ１２１０の同じ側に配置される。このほか、本発明のいくつかの実施態様において、発光ダイオードチップ１２１０は、フリップチップ方法を用いて、基板ＳＢに接合される。
本発明のいくつかの実施態様において、発光ダイオードチップは、同時に、複数の発光ユニットを有し、且つ、発光ダイオードチップは、自身により、白色光または任意のその他の色の光を発するので、単一色だけを発することができる発光ダイオードチップを用いたディスプレイデバイスと比較して、ディスプレイデバイスに用いられる発光ダイオードチップの数量が減少され得る。これにより、製造プロセスで、トランジスタ基板上に発光ダイオードチップを取り付ける回数が減少し、製造時間とコストを削減させ、歩留まりを改善する。
このほか、本発明の実施態様は、三個の発光ダイオードチップを用いて、一画素の色を示すのではなく、一発光ダイオードチップだけを用いて、一画素の色を示すので、本発明の実施態様は、解像度を改善することができる。このほか、本発明の実施態様は、波長変換材料を用いて、発光ダイオードチップにより発せられる光の色を変換する必要がないので、本発明の実施態様のデバイスの厚さを減少させることができる。
図１３Ａは、本発明の別の実施態様による発光ダイオードチップ１３１０および基板ＳＢの側面図である。図１３Ｂは、本発明の別の実施態様による発光ダイオードチップ１３１０の底面図である。図１３Ａと図１３Ｂに示される実施態様と図１２Ａと図１２Ｂに示される実施態様との間の差異は、発光ユニット１３３２Ａ、１３３２Ｂおよび１３３２Ｃが、コモン電極１３Ｅに電気的に接続されることである。特に、発光ユニット１３３２Ａが、電極１３Ａ１およびコモン電極１３Ｅに電気的に接続され、発光ユニット１３３２Ｂが、電極１３Ｂ１およびコモン電極１３Ｅに電気的に接続され、発光ユニット１３３２Ｃは、電極１３Ｃ１およびコモン電極１３Ｅに電気的に接続される。
図１４Ａは、本発明の別の実施態様による発光ダイオードチップ１４１０および基板ＳＢの側面図である。図１４Ｂは、本発明の別の実施態様による発光ダイオードチップ１４１０の底面図である。図１４Ａと図１４Ｂに示される実施態様と図１２Ａと図１２Ｂに示される実施態様との間の差異は、発光ダイオードチップ１４１０が、４個の発光ユニット１４３２Ａ、１４３２Ｂ、１４３２Ｃおよび１４３２Ｄを有することである。
本発明のいくつかの実施態様において、発光ユニット１４３２Ａは、青色光を発し、発光ユニット１４３２Ｂは、緑色光を発し、発光ユニット１４３２Ｃは赤色光を発し、発光ユニット１４３２Ｄは、黄色光を発する。発光ダイオードチップ１４１０の輝度は、追加の発光ユニット１４３２Ｄにより増加され得る。
図１４Ａと図１４Ｂを引き続き参照すると、本発明のいくつかの実施態様において、発光ダイオードチップ１４１０は、発光ユニットの下表面１４３２Ｓ２上に配置される複数の電極を有する。特に、発光ダイオードチップ１４１０は、発光ユニット１４３２Ａの下表面１４３２Ｓ２上に配置される電極１４Ａ１および電極１４Ａ２を有する。電極１４Ａ１および電極１４Ａ２は、発光ユニット１４３２Ａに電気的に接続される。電極１４Ａ１および電極１４Ａ２は、それぞれ、Ｐ型電極およびＮ型電極でよい。発光ユニット１４３２Ａは、電極１４Ａ１および電極１４Ａ２を介して、基板ＳＢに接合され、且つ、基板ＳＢに電気的に接続され得る。
特に、発光ダイオードチップ１４１０は、発光ユニット１４３２Ｂの下表面１４３２Ｓ２上に配置される電極１４Ｂ１および電極１４Ｂ２をさらに有する。電極１４Ｂ１および電極１４Ｂ２は、発光ユニット１４３２Ｂに電気的に接続される。電極１４Ｂ１および電極１４Ｂ２は、それぞれ、Ｐ型電極およびＮ型電極でよい。発光ユニット１４３２Ｂは、電極１４Ｂ１および電極１４Ｂ２を介して、基板ＳＢに接合され、且つ、基板ＳＢに電気的に接続され得る。
特に、発光ダイオードチップ１４１０は、発光ユニット１４３２Ｃの下表面１４３２Ｓ２上に配置される電極１４Ｃ１および電極１４Ｃ２をさらに有する。電極１４Ｃ１および電極１４Ｃ２は、発光ユニット１４３２Ｃに電気的に接続される。電極１４Ｃ１および電極１４Ｃ２は、それぞれ、Ｐ型電極およびＮ型電極でよい。発光ユニット１４３２Ｃは、電極１４Ｃ１および電極１４Ｃ２を介して、基板ＳＢに接合され、且つ、基板ＳＢに電気的に接続され得る。
特に、発光ダイオードチップ１４１０は、発光ユニット１４３２Ｄの下表面１４３２Ｓ２上に配置される電極１４Ｄ１および電極１４Ｄ２をさらに有する。電極１４Ｄ１および電極１４Ｄ２は、発光ユニット１４３２Ｄに電気的に接続される。電極１４Ｄ１および電極１４Ｄ２は、それぞれ、Ｐ型電極およびＮ型電極でよい。発光ユニット１４３２Ｄは、電極１４Ｄ１および電極１４Ｄ２を介して、基板ＳＢに接合され、且つ、基板ＳＢに電気的に接続され得る。
図１５Ａは、本発明の別の実施態様による発光ダイオードチップ１５１０および基板ＳＢの側面図で、図１５Ｂは、本発明の別の実施態様による発光ダイオードチップ１５１０の底面図である。図１５Ａと図１５Ｂに示される実施態様と図１２Ａと図１２Ｂに示される実施態様との間の差異は、発光ユニット１５３２Ａ、１５３２Ｂ、１５３２Ｃおよび１５３２Ｄが、コモン電極１５Ｅに電気的に接続されることである。特に、発光ユニット１５３２Ａは、電極１５Ａ１およびコモン電極１５Ｅに電気的に接続され、発光ユニット１５３２Ｂは、電極１５Ｂ１およびコモン電極１５Ｅに電気的に接続され、発光ユニット１５３２Ｃは、電極１５Ｃ１およびコモン電極１５Ｅに電気的に接続され、発光ユニット１５３２Ｄは、電極１５Ｄ１およびコモン電極１５Ｅに電気的に接続される。
図１６Ａは、本発明の別の実施態様による発光ダイオードチップ１６１０および基板ＳＢの側面図で、図１６Ｂは、本発明の別の実施態様による発光ダイオードチップ１６１０の底面図である。図１６Ａと図１６Ｂに示される実施態様と図１２Ａと図１２Ｂに示される実施態様との間の差異は、発光ダイオードチップ１６１０が、２個の発光ユニット１６３２Ａおよび１６３２Ｂを有することである。発光ユニット１６３２Ａおよび１６３２Ｂは、コモン電極１６Ｅに電気的に接続される。特に、発光ユニット１６３２Ａは、電極１６Ａ１およびコモン電極１６Ｅに電気的に接続され、発光ユニット１６３２Ｂは、電極１６Ｂ１およびコモン電極１６Ｅに電気的に接続される。
このほか、発光ユニット１６３２Ａは、青色光を発し、発光ユニット１６３２Ｂは、黄色光を発する。このほか、発光ダイオードチップ１６１０は、発光ユニット１６３２Ａおよび１６３２Ｂを制御することにより白色光または任意のその他の色の光を発する。
図１７Ａは、本発明の別の実施態様による発光ダイオードチップ１７１０および基板ＳＢの側面図で、図１７Ｂは、本発明の別の実施態様による発光ダイオードチップ１７１０の底面図である。図１７Ａと図１７Ｂに示される実施態様と図１２Ａと図１２Ｂに示される実施態様との間の差異は、ディスプレイデバイスが、発光ダイオードチップ１７１０の上表面１７３２Ｓ１上に配置される波長変換材料層１７３８(または、フォトルミネセンス層１７３８)をさらに有することである。
本発明のいくつかの実施態様において、発光ユニット１７３２Ａ、１７３２Ｂおよび１７３２Ｃは、青色光を発することができ、波長変換材料層１７３８は、青色光を白色光に変換することができる。
このほか、発光ユニット１７３２Ａは、電極１７Ａ１およびコモン電極１７Ｅに電気的に接続され、発光ユニット１７３２Ｂは、電極１７Ｂ１およびコモン電極１７Ｅに電気的に接続され、発光ユニット１７３２Ｃは、電極１７Ｃ１およびコモン電極１７Ｅに電気的に接続される。
図１８Ａは、本発明の別の実施態様による発光ダイオードチップ１８１０および基板ＳＢの側面図で、図１８Ｂは、本発明の別の実施態様による発光ダイオードチップ１８１０の側面図である。図１８Ａと図１８Ｂに示される実施態様と図１７Ａと図１７Ｂに示される実施態様との間の差異は、発光ダイオードチップ１８１０の発光ユニット１８３２Ａ上に配置される波長変換材料層がないことである。発光ユニット１８３２Ｂ上に配置される波長変換材料層１８３８Ｂ、および、発光ユニット１８３２Ｃ上に配置される波長変換材料層１８３８Ｃがある。
本発明のいくつかの実施態様において、発光ユニット１８３２Ａ、１８３２Ｂおよび１８３２Ｃは、青色光を発することができる。波長変換材料層１８３８Ｂは、発光ユニット１８３２Ｂから発せられる青色光を緑色光に変換することができ、波長変換材料層１８３８Ｃは、発光ユニット１８３２Ｃから発せられる青色光を、赤色光に変換することができる。発光ユニット１８３２Ａにより発せられる赤色光、緑色光および青色光は混合されて、白色光または任意のその他の色の光を生成することができる。
このほか、発光ユニット１８３２Ａは、電極１８Ａ１およびコモン電極１８Ｅに電気的に接続され、発光ユニット１８３２Ｂは、電極１８Ｂ１およびコモン電極１８Ｅに電気的に接続され、発光ユニット１８３２Ｃは、電極１８Ｃ１およびコモン電極１８Ｅに電気的に接続される。
図１９Ａは、本発明の別の実施態様による発光ダイオードチップ１９１０および基板ＳＢの側面図で、図１９Ｂは、本発明の別の実施態様による発光ダイオードチップ１９１０の底面図である。図１９Ａと図１９Ｂに示される実施態様と図１２Ａと図１２Ｂに示される実施態様との間の差異は、電極１９Ａ１および電極１９Ａ２が、それぞれ、発光ユニット１９３２Ａの下表面１９３２Ｓ２および上表面１９３２Ｓ１上に配置されることである。電極１９Ｂ１および電極１９Ｂ２は、発光ユニット１９３２Ｂの下表面１９３２Ｓ２および上表面１９３２Ｓ１上に配置される。電極１９Ｃ１および電極１９Ｃ２は、それぞれ、発光ユニット１９３２Ｃの下表面１９３２Ｓ２および上表面１９３２Ｓ１上に配置される。
図２０Ａは、本発明の別の実施態様による発光ダイオードチップ２０１０および基板ＳＢの側面図で、図２０Ｂは、本発明の別の実施態様による発光ダイオードチップ２０１０の底面図である。図２０Ａと図２０Ｂに示される実施態様と図１３Ａと図１３Ｂに示される実施態様との間の差異は、コモン電極２０Ｅが、発光ユニット２０３２Ａ、発光ユニット２０３２Ｂおよび発光ユニット２０３２Ｃの上表面２０３２Ｓ１上に配置されることである。電極２０Ａ１、電極２０Ｂ１および電極２０Ｃ１は、それぞれ、発光ユニット２０３２Ａ、発光ユニット２０３２Ｂおよび発光ユニット２０３２Ｃの下表面２０３２Ｓ２上に配置される。
図２１Ａは、本発明の別の実施態様による発光ダイオードチップ２１１０および基板ＳＢの側面図で、図２１Ｂは、本発明の別の実施態様による発光ダイオードチップ２１１０の底面図である。図２１Ａと図２１Ｂに示される実施態様と図１６Ａと図１６Ｂに示される実施態様との間の差異は、コモン電極２１Ｅが、発光ユニット２１３２Ａおよび発光ユニット２１３２Ｂの上表面２１３２Ｓ１上に配置されることである。電極２１Ａ１および電極２１Ｂ１は、それぞれ、発光ユニット２１３２Ａおよび発光ユニット２１３２Ｂの下表面２１３Ｓ２上に配置されることである。
図２２は、本発明の別の実施態様による発光ダイオードチップ２２１０の側面図である。図２２に示される実施態様と図１５Ａと図１５Ｂに示される実施態様との間の差異は、コモン電極２２Ｅが、発光ユニット２２３２Ａ、発光ユニット２２３２Ｂ、発光ユニット２２３２Ｃおよび発光ユニット２２３２Ｄの上表面２２３２Ｓ１上に配置されることである。電極２２Ａ１、電極２２Ｂ１、電極２２Ｃ１および電極２２Ｄ１は、それぞれ、発光ユニット２２３２Ａ、発光ユニット２２３２Ｂ、発光ユニット２２３２Ｃおよび発光ユニット２２３２Ｄの下表面２２３２Ｓ２上に配置される。
図２３は、本発明の別の実施態様による発光ダイオードチップ２３１０の側面図である。図２３に示される実施態様と図１４Ａと図１４Ｂに示される実施態様との間の差異は、電極２３Ａ２、電極２３Ｂ２、電極２３Ｃ２および電極２３Ｄ２が、それぞれ、発光ユニット２３３２Ａ、発光ユニット２３３２Ｂ、発光ユニット２３３２Ｃおよび発光ユニット２３３２Ｄの上表面２３３２Ｓ１上に配置されることである。電極２３Ａ１、電極２３Ｂ１、電極２３Ｃ１および電極２３Ｄ１は、発光ユニット２３３２Ａ、発光ユニット２３３２Ｂ、発光ユニット２３３２Ｃおよび発光ユニット２３３２Ｄの下表面２３３２Ｓ２上に配置される。
図２４Ａは、本発明の別の実施態様による発光ダイオードチップ２４１０Ａの上面図である。図２４Ａに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ２４１０Ａは、長方形を有し、発光ユニット２４３２Ａ、発光ユニット２４３２Ｂおよび発光ユニット２４３２Ｃは、それぞれ、実質的に方形を有する。
図２４Ｂは、本発明の別の実施態様による発光ダイオードチップ２４１０Ｂの上面図である。図２４Ｂに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ２４１０Ｂは、長方形を有し、発光ユニット２４３２Ａ、発光ユニット２４３２Ｂおよび発光ユニット２４３２Ｃは、それぞれ、実質的に長方形を有する。
図２４Ｃは、本発明の別の実施態様による発光ダイオードチップ２４１０Ｃの上面図である。図２４Ｃに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ２４１０Ｃは三角形を有し、発光ダイオードチップ２４１０Ｃは、三個の発光ユニット、発光ユニット２４３２Ａ、発光ユニット２４３２Ｂおよび発光ユニット２４３２Ｃを有する。
図２４Ｄは、本発明の別の実施態様による発光ダイオードチップ２４１０Ｄの上面図である。図２４Ｄに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ２４１０Ｄは三角形を有し、発光ダイオードチップ２４１０Ｄは、２個の発光ユニット、発光ユニット２４３２Ａおよび発光ユニット２４３２Ｂを有する。
図２５Ａは、本発明の別の実施態様による発光ダイオードチップ２５１０Ａの上面図である。図２５Ａに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ２５１０Ａは円形を有し、発光ダイオードチップ２５１０Ａは、２個の発光ユニット、発光ユニット２５３２Ａおよび発光ユニット２５３２Ｂを有する。
図２５Ｂは、本発明の別の実施態様による発光ダイオードチップ２５１０Ｂの上面図である。図２５Ｂに示されるように、本発明のいくつかの実施態様において、発光ダイオードチップ２５１０Ｂは円形を有し、発光ダイオードチップ２５１０Ｂは、３個の発光ユニット、発光ユニット２５３２Ａ、発光ユニット２５３２Ｂおよび発光ユニット２５３２Ｃを有する。
注意すべきことは、上述の素子尺寸、素子パラメータおよび素子形状は、本発明に限定されないことである。当業者なら、異なる要件にしたがって、これらの設定や値を調節することができる。理解できることは、本発明によるディスプレイデバイスおよびその製造方法は、図１Ａ〜図２５Ｂの配置に限定されないことである。本発明は、単に、図１Ａ〜図２５Ｂの一つ以上の任意の実施態様の任意の一つ以上の特徴を有することができる。つまり、図示される全ての特徴が、本発明のディスプレイデバイスおよびその製造方法で実施されるのはない。
本発明のいくつかの実施態様において、コモン電極は、好ましくは、列コモン電極、行コモン電極または全表面を被覆するコモン電極を有する。しかし、本発明はこの限りではない。
本発明のいくつかの実施態様において、発光ユニットは、好ましくは、Ｐ型半導体層、Ｎ型半導体層、Ｐ型半導体層に接続される第一電極およびＮ型半導体層に接続される第二電極を有する。しかし、本発明はこの限りではない。
総合すると、本発明の実施態様は、ディスプレイデバイスにも使用される発光ダイオードチップの数量を減少することができるように、ディスプレイデバイス中に、少なくとも二つのトランジスタに対応する発光ダイオードチップを配置する。これにより、製造プロセス中、発光ダイオードチップをアレイ基板に取り付ける回数が減少し、製造時間とコストを削減させ、歩留まりを改善する。本発明のいくつかの実施態様において、異なる光(たとえば、赤色光、青色光または緑色光)を発する発光ダイオードチップは、アレイ基板上に配置される。しかし、製造プロセスにおける変化に起因して、同じ光を実質的に発する発光ダイオードチップ間のスペクトルは異なってよい。このほか、発光ダイオードチップをアレイ基板に接合する前、適当なスペクトルを有する発光ダイオードチップの選択が必要である。このほか、ボンディングプロセスにおいて、異なる光を発する発光ダイオードチップは、それぞれ、異なるステップで接合され、製造回数を増加させる。これにより、本発明のいくつかの実施態様において、カラーフィルター層および／またはフォトルミネセンス層をとともに同じ光を発する発光ダイオードチップを用いることにより、フルカラーを達成することができ、製造時間を大幅に削減させることができる。
本発明のいくつかの実施例およびその利点を詳細に開示したが、添付の請求の範囲によって定義されるように、本開示の精神および範囲を逸脱せずに、本明細書において種々の変更、代替、および改変をすることができることを理解すべきである。例えば、本明細書で述べられる特徴、機能、プロセス、および材料の多くが本開示の範囲を逸脱することなく変更できることが当業者にとっては容易に理解されるだろう。また、本出願の範囲は、本明細書中に述べられたプロセス、機械、製造、物質の組成、手段、方法およびステップの特定の実施形態に限定されることを意図するものではない。当業者が本開示の開示から容易に諒解するように、本明細書で述べられた対応する実施形態と、実質的に同様の機能を実行するか、あるいは、実質的に同様の結果を達成する、現存の、または後に開発される、プロセス、機械、製造、物質の組成、手段、方法またはステップが、本開示に従って利用され得る。従って、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質の組成、手段、方法またはステップを含むように意図される。
１００…ディスプレイデバイス
１０２…表示領域
１０４…非表示領域
１０６…アウターリードボンディング(OLB)領域
１１０…発光ダイオードチップ
１１２…コモン電極
１１４…第一基板
１１６、１１６Ａ、１１６Ｂ、１１６Ｃ…トランジスタ
１１８…ゲート電極
１２０…ゲート誘電体層
１２２…半導体層
１２４…ソース電極
１２６…ドレイン電極
１２８…接続電極
１３０…第二基板
１３２、１３２Ａ、１３２Ｂ、１３２Ｃ、１３２Ｄ、１３２Ｅ、１３２Ｆ、１３２Ｄ…発光ユニット
１３４…第一電極
１３６…カラーフィルター層
１３６A…青色カラーフィルター層
１３６Ｂ…赤色カラーフィルター層
１３６Ｃ…緑色カラーフィルター層
１３８…フォトルミネセンス層
１４６…量子ドット膜
１４６Ａ…第一量子ドット膜
１４６Ｂ…第二量子ドット膜
１４６Ｃ…第三量子ドット膜
２００…ディスプレイデバイス
２１０…発光ダイオードチップ
２１２…コモン電極
２１６…トランジスタ
２１６Ａ、２１６Ｂ、２１６Ｃ、２１６Ｄ、２１６Ｅ、２１６Ｆ…トランジスタ
２２８…接続電極
２３２…発光ユニット
２３４…第一電極
２３８…第二電極
３１０、３１０Ａ、３１０Ｂ、３１０Ｃ…発光ダイオードチップ
３１６…トランジスタ
４００Ａ…ディスプレイデバイス
４１０Ａ…発光ダイオードチップ
４１２…行コモン電極
４１６…トランジスタ
４３２…発光ユニット
４４０Ａ…第一トランジスタ行
４４０Ｂ…第二トランジスタ行
４４２Ａ…第一トランジスタ列
４４２Ｂ…第二トランジスタ列
４４４Ａ…第一データライン
４４４Ｂ…第二データライン
４４６Ａ…第一ゲートライン
４４６Ｂ…第二ゲートライン
４４８…列コモン電極
５００Ａ、５００Ｂ…ディスプレイデバイス
５１６…トランジスタ
５１０Ａ、５１０Ｂ…発光ダイオードチップ
５４０Ａ…第一トランジスタ行
５４０Ｂ…第二トランジスタ行
６００Ａ…ディスプレイデバイス
６１０Ａ、６１０Ｂ…発光ダイオードチップ
６１４…第一基板
６１６Ａ、６１６Ｂ…トランジスタ
６２８Ａ、６２８Ｂ…接続電極
６３２Ａ、６３２Ｂ、６３２Ｃ、６３２Ｄ…発光ユニット
６３４Ａ、６３４Ｂ…第一電極
６３６…カラーフィルター層
６３８…第二電極
６４６…ゲートライン
６４８Ａ、６４８Ｂ…データライン
６５０…列コモン電極
６５２Ａ、６５２Ｂ…遮光層
７００Ａ…ディスプレイデバイス
７１０Ａ、７１０Ｂ…発光ダイオードチップ
７１６Ａ、７１６Ｂ、７１６Ｃ、７１６Ｄ…トランジスタ
７２６Ａ、７２６Ｂ、７２６Ｃ、７２６Ｄ…接続電極
７３２Ａ、７３２Ｂ、７３２Ｃ、７３２Ｄ…発光ユニット
７４６Ａ、７４６Ｂ…ゲートライン
７４８Ａ、７４８Ｂ…データライン
７５０…列コモン電極
８００Ａ…ディスプレイデバイス
８１０Ａ、８１０Ｂ…発光ダイオードチップ
８１６Ａ、８１６Ｂ…トランジスタ
８２６Ａ、８２６Ｂ…接続電極
８３２Ａ、８３２Ｂ…発光ユニット
８４６Ａ、８４６Ｂ…ゲートライン
８４８…データライン
８５４…行コモン電極
９００Ａ…ディスプレイデバイス
９１０Ａ、９１０Ｂ…発光ダイオードチップ
９１６Ａ、９１６Ｂ、９１６Ｃ、９１６Ｄ…トランジスタ
９２６Ａ、９２６Ｂ、９２６Ｃ、９２６Ｄ…接続電極
９３２Ａ、９３２Ｂ、９３２Ｃ、９３２Ｄ…発光ユニット
９４６Ａ、９４６Ｂ…ゲートライン
９４８Ａ、９４８Ｂ…データライン
９５４…行コモン電極
１０００Ａ…ディスプレイデバイス
１０１０Ａ、１０１０Ｂ…発光ダイオードチップ
１０１６Ａ、１０１６Ｂ、１０１６Ｃ、１０１６Ｄ…トランジスタ
１０２６Ａ、１０２６Ｂ、１０２６Ｃ、１０２６Ｄ…接続電極
１０３２Ａ、１０３２Ｂ、１０３２Ｃ、１０３２Ｄ…発光ユニット
１０４６Ａ、１０４６Ｂ…ゲートライン
１０４８Ａ、１０４８Ｂ…データライン
１０５０…列コモン電極
１０５４…行コモン電極
１１００Ａ…ディスプレイデバイス
１１１０Ａ、１１１０Ｂ…発光ダイオードチップ
１１１６Ａ、１１１６Ｂ、１１１６Ｃ、１１１６Ｄ…トランジスタ
１１２６Ｂ、１１２６Ｃ…接続電極
１１４６…ゲートライン
１１４８Ａ、１１４８Ｂ、１１４８Ｃ、１１４８Ｄ…データライン
１１５０…列コモン電極
Ｓ１…第一側
Ｓ２…第二側
Ｓ３…第一側
Ｓ４…第二側
Ｓ５…第一側
Ｓ６…第二側
Ｓ７…第三側
Ｓ８…第四側
１Ｂ…領域
１Ｃ−１Ｃ、２Ｂ−２Ｂ、６Ｅ−６Ｅ…線
Ａ１、Ａ２…方向

Claims (20)

  1. ディスプレイデバイスであって、
    第一基板と、
    前記第一基板上に配置される第一トランジスタおよび第二トランジスタと、
    前記第一基板上に配置されるコモン電極と、
    前記第一基板上に配置され、且つ、前記第一トランジスタおよび前記第二トランジスタに対応して配置され、且つ、第一発光ユニットおよび第二発光ユニットを有する発光ダイオードチップ(ＬＥＤチップ)と、
    を有し、
    前記第一発光ユニットは、前記第一トランジスタおよび前記コモン電極に電気的に接続され、前記第二発光ユニットは、前記第二トランジスタおよび前記コモン電極に電気的に接続される、
    ディスプレイデバイス。
  2. 前記発光ダイオードチップ(ＬＥＤチップ)は、前記第一基板上に配置され、且つ、２Ｎトランジスタに対応して配置され、Ｎは１より大きい正の整数である、請求項１に記載のディスプレイデバイス。
  3. 前記第一基板上に配置される第三トランジスタをさらに有し、前記発光ダイオードチップは前記第一基板上に配置され、且つ、前記第三トランジスタに対応してさらに配置され、前記発光ダイオードチップは、第三発光ユニットをさらに有し、前記第三発光ユニットは、前記第三トランジスタおよび前記コモン電極に電気的に接続される、請求項１に記載のディスプレイデバイス。
  4. 前記発光ダイオードチップ(ＬＥＤチップ)は、前記第一基板上に配置され、且つ、３Ｎトランジスタに対応して配置され、Ｎは１より大きい正の整数である、請求項３に記載のディスプレイデバイス。
  5. 前記発光ダイオードチップの発光表面上に配置される蛍光層をさらに有する、請求項１に記載のディスプレイデバイス。
  6. 前記第一基板と対向して配置される第二基板と、
    前記第一基板と前記第二基板との間に配置されるカラーフィルター層と、をさらに有し、
    前記カラーフィルター層は、第一カラーフィルターユニットおよび第二カラーフィルターユニットを有し、前記第一カラーフィルターユニットは、前記第一発光ユニットの発光経路で配置され、前記第二カラーフィルターユニットは、前記第二発光ユニットの発光経路で配置される、請求項５に記載のディスプレイデバイス。
  7. 前記第一基板と対向して配置される第二基板と
    前記第一基板と前記第二基板との間に配置される量子ドット膜と、をさらに有し、
    前記量子ドット膜は、第一量子ドット膜および第二量子ドット膜を有し、前記第一量子ドット膜は、前記第一発光ユニットの発光経路で配置され、前記第二量子ドット膜は、前記第二発光ユニットの発光経路で配置される、請求項１に記載のディスプレイデバイス。
  8. 前記第一基板上に配置され、且つ、第一方向に沿って延伸する第一スキャンラインと、
    前記第一基板上に配置され、且つ、前記第一方向に沿って延伸する第二スキャンラインと、
    前記第一基板上に配置され、且つ、第二方向に沿って延伸するデータラインと、をさらに有し、
    前記第一方向は、前記第二方向に実質的に垂直であり、
    前記第一トランジスタは、前記第一スキャンラインおよび前記データラインに電気的に接続され、前記第二トランジスタは、前記第二スキャンラインおよび前記データラインに電気的に接続される、請求項１に記載のディスプレイデバイス。
  9. 前記第一基板上に配置され、且つ、第一方向に沿って延伸するスキャンラインと、
    前記第一基板上に配置され、且つ、第二方向に沿って延伸する第一データラインと、
    前記第一基板上に配置され、且つ、前記第二方向に沿って延伸する第二データラインと、をさらに有し、
    前記第一方向は、前記第二方向に実質的に垂直であり、
    前記第一トランジスタは、前記第一データラインおよび前記スキャンラインに電気的に接続され、前記第二トランジスタは、前記第二データラインおよび前記スキャンラインに電気的に接続される、請求項１に記載のディスプレイデバイス。
  10. 前記第一基板上に配置される第三トランジスタおよび第四トランジスタ、をさらに有し、
    前記発光ダイオードチップ(ＬＥＤチップ)は、前記第一基板上に配置され、且つ、前記第三トランジスタおよび前記第四トランジスタに対応してさらに配置され、前記発光ダイオードチップは、第三発光ユニットおよび第四発光ユニットをさらに有し、且つ、前記コモン電極は、互いに交差する第一コモン電極および第二コモン電極を有し、
    前記第三発光ユニットは、前記第三トランジスタおよび前記コモン電極に電気的に接続され、前記第四発光ユニットは、前記第四トランジスタおよび前記コモン電極に電気的に接続される、請求項１に記載のディスプレイデバイス。
  11. 前記第一基板上に配置されるスキャンラインと、
    前記第一基板上に配置される第一データラインと、
    前記第一基板上に配置される第二データラインと、
    前記第一基板上に配置される第三データラインと、
    前記第一基板上に配置される第四データラインと、
    前記第一基板上に配置される第三トランジスタおよび第四トランジスタと、をさらに有し、
    前記発光ダイオードチップ(ＬＥＤチップ)は、前記第一基板上に配置され、且つ、前記第三トランジスタおよび前記第四トランジスタに対応してさらに配置され、前記発光ダイオードチップは、第三発光ユニットおよび第四発光ユニットをさらに有し、前記第三発光ユニットは、前記第三トランジスタおよび前記コモン電極に電気的に接続され、前記第四発光ユニットは、前記第四トランジスタおよび前記コモン電極に電気的に接続され、
    前記第一トランジスタは、前記第一データラインおよび前記スキャンラインに電気的に接続され、前記第二トランジスタは、前記第二データラインおよび前記スキャンラインに電気的に接続され、前記第三トランジスタは、前記第三データラインおよび前記スキャンラインに電気的に接続され、前記第四トランジスタは、前記第四データラインおよび前記スキャンラインに電気的に接続される、請求項１に記載のディスプレイデバイス。
  12. 前記発光ダイオードチップは、前記第一基板の法線の方向で、前記第一トランジスタおよび前記第二トランジスタを完全に被覆する、請求項１に記載のディスプレイデバイス。
  13. 前記発光ダイオードチップは、前記第一基板の法線の方向で、前記第一トランジスタおよび前記第二トランジスタを部分的に被覆する、請求項１に記載のディスプレイデバイス。
  14. 前記第一基板と対向して配置される第二基板と、
    前記第一基板と前記第二基板との間に配置されるスペーサと、をさらに有する、請求項１に記載のディスプレイデバイス。
  15. 前記スペーサは、前記ディスプレイデバイスの非表示領域で配置される、請求項１４に記載のディスプレイデバイス。
  16. 前記スペーサは、前記ディスプレイデバイスの表示領域で配置される、請求項１４に記載のディスプレイデバイス。
  17. 前記第一発光ユニットは、前記第一トランジスタに電気的に接続される第一電極と、前記コモン電極に電気的に接続される第二電極とを有する、請求項１に記載のディスプレイデバイス。
  18. 前記第一トランジスタは薄膜トランジスタであり、前記薄膜トランジスタは、ゲート電極、ソース電極およびドレイン電極を有する、請求項１７に記載のディスプレイデバイス。
  19. 前記薄膜トランジスタは、前記ドレイン電極および前記第一電極に電気的に接続される接続電極をさらに有する、請求項１８に記載のディスプレイデバイス。
  20. 前記第一発光ユニットおよび前記第二発光ユニットは、それぞれ、無機発光ダイオードを有する、請求項１に記載のディスプレイデバイス。
JP2016175296A 2015-09-09 2016-09-08 ディスプレイデバイス Active JP6947366B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
TW104129743 2015-09-09
TW104129743 2015-09-09
TW105103992 2016-02-05
TW105103992 2016-02-05
TW105117520 2016-06-03
TW105117520A TWI621256B (zh) 2015-09-09 2016-06-03 顯示裝置

Publications (2)

Publication Number Publication Date
JP2017054120A true JP2017054120A (ja) 2017-03-16
JP6947366B2 JP6947366B2 (ja) 2021-10-13

Family

ID=58190330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016175296A Active JP6947366B2 (ja) 2015-09-09 2016-09-08 ディスプレイデバイス

Country Status (3)

Country Link
US (1) US9859456B2 (ja)
JP (1) JP6947366B2 (ja)
KR (1) KR102609932B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6431969B1 (ja) * 2017-11-10 2018-11-28 ルーメンス カンパニー リミテッド Ｌｅｄディスプレイ装置
JP2019032514A (ja) * 2017-07-13 2019-02-28 タレス 有色発光ダイオードを有する発光画素を備えた透明アクティブ・マトリクス・ディスプレイ
JP2019174807A (ja) * 2018-03-29 2019-10-10 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 電子装置
JP2020004973A (ja) * 2018-06-29 2020-01-09 啓耀光電股▲分▼有限公司 電子装置及びその製造方法
WO2020084898A1 (ja) * 2018-10-26 2020-04-30 株式会社ジャパンディスプレイ 表示装置
JP2020534560A (ja) * 2017-08-25 2020-11-26 ナノシス・インク． ナノ構造に基づいた表示装置
JP2021064789A (ja) * 2019-10-14 2021-04-22 隆達電子股▲ふん▼有限公司 発光ダイオードパッケージ構造
JP2022163025A (ja) * 2017-06-05 2022-10-25 三星電子株式会社 ディスプレイ装置、電子機器
US11664384B2 (en) 2017-06-05 2023-05-30 Samsung Electronics Co., Ltd. Display apparatus including array of inorganic light emitting elements

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975635A (zh) 2017-05-31 2022-08-30 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN107195654B (zh) * 2017-06-02 2020-11-13 南京昀光科技有限公司 一种全彩半导体发光微显示器及其制造工艺
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
KR102355917B1 (ko) * 2017-10-26 2022-01-25 엘지디스플레이 주식회사 발광다이오드 및 전계발광 표시장치
CN113555379B (zh) * 2021-07-26 2023-12-26 北京京东方光电科技有限公司 显示面板及其制备方法、显示装置
TWI836879B (zh) * 2023-01-19 2024-03-21 友達光電股份有限公司 微發光二極體顯示裝置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195783A (ja) * 2001-12-26 2003-07-09 Sony Corp 表示装置及び表示装置の製造方法
JP2004207217A (ja) * 2002-12-11 2004-07-22 Sony Corp 表示装置及び表示装置の製造方法
JP2005038833A (ja) * 2003-06-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2006058814A (ja) * 2004-08-24 2006-03-02 Sony Corp 表示装置
JP2007157514A (ja) * 2005-12-06 2007-06-21 Sony Corp 表示装置
JP2007265756A (ja) * 2006-03-28 2007-10-11 Seiko Epson Corp 発光装置、その製造方法および電子機器
JP2010062003A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 表示装置
JP2012230928A (ja) * 2006-06-19 2012-11-22 Sony Corp 発光表示装置およびその製造方法
JP2013122836A (ja) * 2011-12-09 2013-06-20 Sony Corp 表示装置およびその製造方法、電子機器並びに照明装置
JP2013175470A (ja) * 2002-01-24 2013-09-05 Semiconductor Energy Lab Co Ltd 発光装置
JP2015050245A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ タッチセンサ内蔵有機エレクトロルミネッセンス装置
WO2015193434A2 (en) * 2014-06-18 2015-12-23 X-Celeprint Limited Micro assembled led displays and lighting elements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008100043A1 (en) 2007-02-16 2008-08-21 Samsung Electronics Co., Ltd. Active reflective polarizer and magnetic display panel comprising the same
CN101510029B (zh) 2008-02-15 2012-01-25 奇美电子股份有限公司 液晶显示装置
US20130303777A1 (en) * 2010-10-06 2013-11-14 Sharp Kabushiki Kaisha Luminescent material, and organic light-emitting element, wavelength-converting light-emitting element, light-converting light-emitting element, organic laser diode light-emitting element, dye laser, display device, and illumination device using same
TW201427893A (zh) 2013-01-07 2014-07-16 群康科技(深圳)有限公司 圖案化色轉換膜及應用其之顯示裝置
JP5696190B2 (ja) * 2013-09-20 2015-04-08 株式会社半導体エネルギー研究所 表示装置
US9343691B2 (en) * 2014-08-08 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, electronic device, and lighting device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195783A (ja) * 2001-12-26 2003-07-09 Sony Corp 表示装置及び表示装置の製造方法
JP2013175470A (ja) * 2002-01-24 2013-09-05 Semiconductor Energy Lab Co Ltd 発光装置
JP2004207217A (ja) * 2002-12-11 2004-07-22 Sony Corp 表示装置及び表示装置の製造方法
JP2005038833A (ja) * 2003-06-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2006058814A (ja) * 2004-08-24 2006-03-02 Sony Corp 表示装置
JP2007157514A (ja) * 2005-12-06 2007-06-21 Sony Corp 表示装置
JP2007265756A (ja) * 2006-03-28 2007-10-11 Seiko Epson Corp 発光装置、その製造方法および電子機器
JP2012230928A (ja) * 2006-06-19 2012-11-22 Sony Corp 発光表示装置およびその製造方法
JP2010062003A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 表示装置
JP2013122836A (ja) * 2011-12-09 2013-06-20 Sony Corp 表示装置およびその製造方法、電子機器並びに照明装置
JP2015050245A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ タッチセンサ内蔵有機エレクトロルミネッセンス装置
WO2015193434A2 (en) * 2014-06-18 2015-12-23 X-Celeprint Limited Micro assembled led displays and lighting elements

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664384B2 (en) 2017-06-05 2023-05-30 Samsung Electronics Co., Ltd. Display apparatus including array of inorganic light emitting elements
JP2022163025A (ja) * 2017-06-05 2022-10-25 三星電子株式会社 ディスプレイ装置、電子機器
JP7410231B2 (ja) 2017-06-05 2024-01-09 三星電子株式会社 ディスプレイ装置、電子機器
JP2019032514A (ja) * 2017-07-13 2019-02-28 タレス 有色発光ダイオードを有する発光画素を備えた透明アクティブ・マトリクス・ディスプレイ
JP7357184B2 (ja) 2017-08-25 2023-10-06 ナノシス・インク． ナノ構造に基づいた表示装置
JP2020534560A (ja) * 2017-08-25 2020-11-26 ナノシス・インク． ナノ構造に基づいた表示装置
JP6431969B1 (ja) * 2017-11-10 2018-11-28 ルーメンス カンパニー リミテッド Ｌｅｄディスプレイ装置
JP2019091000A (ja) * 2017-11-10 2019-06-13 ルーメンス カンパニー リミテッド Ｌｅｄディスプレイ装置
JP2019174807A (ja) * 2018-03-29 2019-10-10 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 電子装置
JP7394533B2 (ja) 2018-03-29 2023-12-08 群創光電股▲ふん▼有限公司 電子装置
JP7134923B2 (ja) 2018-06-29 2022-09-12 方略電子股▲ふん▼有限公司 電子装置
JP2020004973A (ja) * 2018-06-29 2020-01-09 啓耀光電股▲分▼有限公司 電子装置及びその製造方法
JP2020067626A (ja) * 2018-10-26 2020-04-30 株式会社ジャパンディスプレイ 表示装置
WO2020084898A1 (ja) * 2018-10-26 2020-04-30 株式会社ジャパンディスプレイ 表示装置
JP2021064789A (ja) * 2019-10-14 2021-04-22 隆達電子股▲ふん▼有限公司 発光ダイオードパッケージ構造
US11616173B2 (en) 2019-10-14 2023-03-28 Lextar Electronics Corporation Light emitting diode package
JP7089567B2 (ja) 2019-10-14 2022-06-22 隆達電子股▲ふん▼有限公司 発光ダイオードパッケージ構造
US11978832B2 (en) 2019-10-14 2024-05-07 Lextar Electronics Corporation Light emitting diode package

Also Published As

Publication number Publication date
KR20170030433A (ko) 2017-03-17
US20170069784A1 (en) 2017-03-09
US9859456B2 (en) 2018-01-02
KR102609932B1 (ko) 2023-12-04
JP6947366B2 (ja) 2021-10-13

Similar Documents

Publication Publication Date Title
JP6947366B2 (ja) ディスプレイデバイス
US11437288B2 (en) Display device
CN108666338B (zh) 显示设备
KR102492526B1 (ko) 표시 패널 및 그 제조방법
JP7409089B2 (ja) アレイ基板、アレイ基板の製造方法、アレイ基板マザーボード、表示パネル及び表示装置
US10236280B2 (en) Light emitting device package and display device using the same
CN107507834B (zh) 显示装置及显示装置的制造方法
US10084147B2 (en) Display device
CN107544177B (zh) 显示装置
US11005074B2 (en) Display device
TWI621256B (zh) 顯示裝置
CN113170550A (zh) 显示装置和电子装置
JP6678830B1 (ja) 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置
CN106531759B (zh) 显示装置
CN112368839A (zh) 显示面板及制造该显示面板的方法
US20220187878A1 (en) Reducing hole bezel region in displays
JP7264669B2 (ja) 表示装置
JP2014078399A (ja) 有機ｅｌ装置
US11978678B2 (en) Display device
CN108735771B (zh) 显示设备及其制造方法
US20240088328A1 (en) Light-emitting device, light-emitting substrate, and method for manufacturing light-emitting device
KR20140071091A (ko) 마스크 기판의 제조 방법 및 이를 이용하여 유기전계발광 표시장치를 제조하는 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170706

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210908

R150 Certificate of patent or registration of utility model

Ref document number: 6947366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150